JP2005156766A - 表示システムおよびそれを用いた電子機器 - Google Patents

Abstract

【課題】 ２画面の表示装置を組み合わせた表示システムにおいて、表示システムの大型化を抑え、またコスト増を抑える。
【解決手段】 ガラス基板６ａ、７ａ上に形成されたＴＦＴにより構成された表示装置６、７が接続されてなる表示システムにおいて、画素数の少ない方の第1の表示装置７に、ＣＭＯＳ構成の、電源電圧を形成する電源回路、ロジック電圧を形成するロジックコントローラ、画像電圧を形成するDACを有する回路モジュール13を形成し、この回路モジュール13から、表示装置６、７の双方に、それらを駆動するための電源電圧、ロジック電圧、画像電圧を供給する。
【選択図】 図２

Description

本発明は、複数の表示装置を接続してなる表示システムおよびそれを用いた電子機器に関し、複数の表示装置を有する携帯電話等に係る表示システムとそれを用いた電子機器に関するものである。

携帯電話に代表される携帯性を重視した電子機器の進展に伴い、表示システムもカラー化、高精細化が進んでいる。特に近年では、筐体の複数の面や同一面の上下等に複数の画面を配置した表示システムを用いた電子機器が知られている（例えば、特許文献１、２参照）。図２６は、２画面を搭載した携帯型電話機の例である。図に示すように、携帯電話１には、ＳＴＮ液晶パネル４１とＴＦＴ液晶パネル４２とが備えられている。また、図２７は、図２６の携帯電話１の表示システムの要部ブロック図である。図２７に示されるように、この従来例の表示システムは、キー操作部４３、制御部４４、ＳＴＮ液晶コントローラ４５、ＳＴＮ液晶パネル４１、ＴＦＴ液晶コントローラ４６、ＴＦＴ液晶パネル４２、バックライト回路４７から構成されている。

また、図２８は、有機ＥＬ（エレクトロルミネッセンス）表示装置と液晶表示装置とを有する表示システムを備えた携帯電話の概略図である。図２８に示すように、携帯電話１には、有機ＥＬパネル４８と液晶パネル４９とが備えられている。また、図２９は、図２８の携帯電話における表示システムを示すブロック図である。図２９に示されるように、本表示システムには、電源回路５０、クロック発生回路５１、液晶用表示情報出力回路５２、有機EL用表示情報出力回路５３、液晶用表示情報処理回路５４、有機EL用表示情報処理回路５５、データ線駆動回路５６および走査線駆動回路５７を有する液晶パネル４９、データ線駆動回路５８および走査線駆動回路５９を有する有機ELパネル４８が備えられている。
これらの従来技術は、例えば電子機器の消費電力を低く抑えるために一方の表示装置のみを使用することで効率的な使用を行うことを目的としている。例えば携帯電話で、表示システムとして画面を２つ持っている場合、待ち受けモードで動作している場合には電池の残量、現在の時刻等の少ない情報のみを表示しておくだけでよいので、この際一方の画面にこれらの情報を表示して残りの画面をオフ状態にすることにより、消費電力を低減することが可能になる。

上述した従来技術では、表示パネルを駆動する駆動回路は、すべて配線基板上に搭載し配線基板と表示パネルとの間をフラットケーブルで接続するかあるいは各表示パネルにそれぞれのパネルを駆動する回路を配置する。しかしながら、前者の場合には、配線基板やフラットケーブルが大型化して表示システムが大型化してしまう。また、後者の場合にも、２組の同じ動作を行う回路が用意されることになり、やはり表示システムの大型化を招く。さらに、２つのパネルに同じ動作を行う回路を形成することにより両パネルに高耐圧ＴＦＴと低耐圧ＴＦＴの両方を形成しなければならないことになり、工程の煩雑化と歩留まりの低下を招く。
このような問題を解決するため、回路を共用する解決方法が提案されている（例えば、非特許文献１参照）。図３０は非特許文献１に記載の解決方法の例である。図３０は携帯電話にメインディスプレイと背面ディスプレイを搭載した場合について述べられている。図３０において６０はメインディスプレイ、６１は背面ディスプレイ、６２はメインディスプレイの表示部、６３は背面ディスプレイの表示部、６４はデータドライバIC、６５はゲートドライバIC、６６はメインディスプレイ６０のゲートドライバICとゲートバスラインとの間の配線、６７は背面ディスプレイ６１のゲートバスラインへの配線、６８はプリント基板、６９はメインディスプレイと背面ディスプレイおよびメインディスプレイとプリント基板を接続するフラットケーブルである。

本従来例では、１つのゲートドライバIC６５内にディスプレイ２枚分のゲートドライバ回路が内蔵されている。また、データドライバ回路はデータドライバIC６４をメインディスプレイと背面ディスプレイで共用している。背面ディスプレイへのゲートドライバIC６５からの配線は、メインディスプレイの横にある配線６６の一部を使用している。また、背面ディスプレイへのデータドライバIC６４からの配線は、メインディスプレイ６０のデータバスラインをそのまま使用しており、データドライバIC６４からメインディスプレイ６０のデータバスラインを介して背面ディスプレイのデータバスラインに接続されている。
本方式を用いればICを２チップで２画面ディスプレイを構成することができるので、従来の方法に比べてディスプレイの額縁面積を小さくでき、また、コストも下げることができる。
特開２００２−２７８５１８号公報 特開２００２−３０４１３６号公報 月刊ディスプレイ ２００３年２月号 第19−24頁

しかしながら、上記非特許文献１に記載された方法では、駆動回路を表示パネルに搭載した特許文献２の方法よりも額縁の面積は低下するものの、メインディスプレイ６０の横方向の額縁の幅は、背面ディスプレイのゲートバスラインへの配線分広くなってしまう。これは例えば携帯電話のように横幅に制限のある装置に使用する際に、体積の増加という問題を招く。
本発明は、上記した従来の技術が有する問題点を解決するためになされたものであり、表示システム全体としての回路の構成を簡略化し、高解像度の表示システムにおいても額縁面積を低く抑えることができるようにすることを目的とする。

上記の目的を達成するため、本発明によれば、第１の絶縁基板上にＴＦＴとそのＴＦＴにより駆動される第１の表示部とが形成されている第１の表示装置と、第２の絶縁基板上にＴＦＴとそのＴＦＴにより駆動される第２の表示部とが形成されている第２の表示装置と、が接続されている表示システムにおいて、前記第１の絶縁基板上に形成された、ＴＦＴを有する回路モジュールから、前記第２の表示装置を駆動する少なくとも１つの電圧が供給され、かつ、前記第１の表示部の画素数が前記第２の表示部の画素数より少ないことを特徴とする表示システム、が提供される。

また、上記の目的を達成するため、本発明によれば、第１の絶縁基板上にＴＦＴとそのＴＦＴにより駆動される第１の表示部とが形成されている第１の表示装置と、第２の絶縁基板上にＴＦＴとそのＴＦＴにより駆動される第２の表示部とが形成されている第２の表示装置と、が接続されている表示システムにおいて、前記第１の絶縁基板上に形成された、ＴＦＴを有する回路モジュールから、前記第２の表示装置を駆動する少なくとも１つの電圧が供給され、かつ、前記第１の表示部の表示面積が前記第２の表示部の表示面積より狭いことを特徴とする表示システム、が提供される。
そして、所望により、第１の絶縁基板上にメモリなどの集積回路チップが搭載され、該集積回路チップから前記回路モジュールへ信号が伝達される。

上記構成によれば、表示面積の小さいあるいは画素数の少ない表示装置側に集中的に回路を搭載することが可能になるので、表示システム全体としてみた場合に、より小型化された表示システムを提供できる。また、回路共通化により額縁面積を縮小することができる。
また、本発明によれば、表示システムのなかでパネル毎にプロセスを例えば高耐圧ＴＦＴプロセスと低耐圧ＴＦＴプロセス、もしくはＣＭＯＳプロセスとｐチャネルもしくはｎチャネルプロセスのみ、のように分離することにより製造上の歩留まりを向上させることができると同時に、製造プロセスを簡略化することで、表示システム全体としての低コスト化を図ることが可能となる。
また、外付けの集積回路を採用する方式の場合は、外付け集積回路はたとえば3.3Vのような低電圧での動作を行う部分だけを集積し、表示部を駆動するための高電圧回路とのインターフェースは絶縁基板上に搭載することにより、集積回路の製造プロセスの簡略化と面積の低減を図ることが出来るので、外付け集積回路のコストを低減することが可能となる。

以下、図面を参照して本発明の実施の形態について詳細に説明する。
［第１の実施の形態］
図１は、本発明に係る電子機器の概略図である。図１には電子機器としてメインディスプレイの他にサブディスプレイを搭載した携帯電話の例が示されている。図１に示すように、携帯電話１は、操作部２と表示部３を有しており、操作部２には各種のキーボタンが備えられており、また、表示部３にはメインディスプレイ４が搭載され、表示部３のメインディスプレイ４の背面にはサブディスプレイ５が搭載されている。図１の携帯電話１は折り畳みが可能で、折りたたんだ状態ではサブディスプレイ５に各種情報が表示される。メインディスプレイ４の表示部のサイズは対角2.4型で、ドット数は縦３２０ドット、横２４０ｘＲＧＢドットである。また、サブディスプレイ５の表示部のサイズは対角１型で、ドット数は縦１２０ドット、横１６０ｘＲＧＢドットである。メインディスプレイ４には主に、電話番号、住所、電子メールアドレス、電子メールの送受信の内容、インターネットの受信情報、電波の強度を示すアンテナマーク、現在の時刻、携帯電話の設定情報、等通信に必要なメインの情報に関する表示がなされ、サブディスプレイ５には主に、電波の強度を示すアンテナマーク、電池の残量を示す電池マーク、現在の時刻、着信したメールの送り主、かかってきた電話の電話番号等、待ち受け時に必要な情報に関する表示がなされる。また、各ディスプレイはアクティブマトリクス型の液晶表示装置である。

図２はメインディスプレイ４とサブディスプレイ５からなる表示システムの構成を示すブロック図である。図２に示すように、本実施の形態の表示システムは、ガラス基板６ａ上に構成されたメインディスプレイモジュール６とガラス基板７ａ上に構成されたサブディスプレイモジュール７とを備えており、メインディスプレイモジュール６は表示部８を有し、サブディスプレイモジュール７は表示部９を有している。各表示部は、液晶と液晶を駆動するための電極からなる画素、画素に電圧を供給するスイッチの役割を果たすＴＦＴ、表示データを書き込む画素に接続されたＴＦＴを選択するゲートバスライン、ゲートバスラインによって選択されたＴＦＴを介して画素に印加する電圧を供給するデータバスラインによって構成されている。１０は表示部８のゲートバスラインに信号を供給する目的でガラス基板上に形成されたＴＦＴからなるゲートドライバ回路、１１は表示部８のデータバスラインに印加する電圧の供給先を切り替える目的でガラス基板上に形成されたＴＦＴからなるスイッチ回路、１２は表示部９のゲートバスラインに信号を供給する目的でガラス基板上に形成されたＴＦＴからなるゲートドライバ回路、１３は、メインディスプレイモジュール６およびサブディスプレイモジュール７に供給する電源電圧、アナログ電圧およびロジック電圧を生成する電源回路、ＤＡＣ（デジタル／アナログ変換回路）およびロジックコントローラを有する、ガラス基板上に形成されたＣＭＯＳ構成の回路モジュール、１４は表示部９のデータバスラインに印加する電圧の供給先を切り替える目的でガラス基板上に形成されたＴＦＴからなるスイッチ回路、１５はディスプレイモジュールを駆動するために、本表示システムの外部から供給される電源電圧および信号電圧および画像データ、１６はメインディスプレイモジュールを駆動するために回路モジュール１３で形成された電源電圧、１７はメインディスプレイモジュールを駆動するために回路モジュール１３で形成されたロジック電圧、１８はメインディスプレイモジュールを駆動するために回路モジュール１３で形成されたアナログ電圧である。
ここで、ゲートドライバ回路１０、１２とスイッチ回路１１、１４は、多結晶シリコンを用いた高耐圧ＴＦＴによって構成され、回路モジュール１３は多結晶シリコンを用いたＣＭＯＳ回路によって構成される。そして、回路モジュール１３には高耐圧ＴＦＴと低耐圧ＴＦＴとが混在する。また、表示部８、９におけるスイッチ素子も多結晶シリコンＴＦＴによって構成されている。

図３は、本発明の回路モジュール１３中のDAC部の構成を示すブロック図である。図３において、１９は６ビットのディジタル画像データを供給するデータライン、２０は８０段のシフトレジスタ、２１はディジタル画像データを一時的に記憶する６ビットｘ８０個のデータレジスタ、２２は６ビットｘ８０個のラッチ回路、２３はレベルシフタ、２４は６ビットDAC、２５はボルテージフォロワである。
図４は、本実施の形態の表示システムのゲートドライバ１０および１２の出力タイミングを示す図である。ゲートドライバ１０の出力はOUTGA1からOUTGA320の３２０個、ゲートドライバ１２の出力はOUTGB1からOUTGB120の１２０個である。１フレーム期間は、メインディスプレイ４の画面書き換え期間T1とサブディスプレイ５の画面書き換え期間T2に分けられる。期間T1では、ゲートドライバ回路１０が外部からの信号電圧１５により回路モジュール１３で生成されたスタートパルスST1およびクロック信号CLK1を元にOUTGA1、OUTGA2・・・のように順次出力を行う。本実施例ではメインディスプレイのゲートドライバ側のドット数は３２０であるので、OUTGA320まで出力する。OUTGA320まで出力が行われると、次に、サブディスプレイ５のゲートドライバ回路が動作して順次出力を行う。本実施例ではサブディスプレイのゲートドライバ側のドット数は１２０であるので、OUTGB1からOUTGB120まで出力する。図４中の期間T3はゲートドライバ１０の１つの出力がオンになる期間、期間T4はゲートドライバ１２の１つの出力がオンになる期間である。図のT3およびT4は、それぞれメインディスプレイ４およびサブディスプレイ５の表示部の１本目のゲートバスラインの選択期間を示している。

図５は、期間T3でのDAC回路の動作を示すタイミングチャートである。図５に示すように、期間T3は期間TD1〜TD9に９分割される。例えば図５のTD1では、メインディスプレイモジュール６の１本目のゲートバスラインと２本目、１１本目、２０本目・・・、７１３本目の８本おきのデータバスラインとの交差部の画素に供給されるべき信号がデータライン１９から順次送出され、このデータ送出と同期して図３のシフトレジスタ２０が動作し、データレジスタ２１にディジタル画像データを格納していく。TD1に同期して８０個のデータレジスタ２１に全てデータが格納され終わると、期間TD2に移行すると同時にこのデータは一斉にラッチ回路２２に転送される。ラッチ回路２２に格納されたディジタル画像データは、ビット毎にレベルシフタ２３を介して６ビットDAC２４に供給される。６ビットDAC２４は供給されたディジタル画像データを元に、期間TD2でメインディスプレイに供給するアナログ電圧を出力する。

図６は、メインディスプレイモジュール６に搭載されている８０個のスイッチ群１１ａを有するスイッチ回路１１のうちの１つの回路構成の例を、図７はスイッチ群１１ａの切り替え信号SD1〜SD9のタイミングチャートである。スイッチ群１１ａの入力INは、それぞれ８０個のDACの出力の１つに接続されている。また、スイッチ群１１ａの出力は順次９本ずつデータバスラインに接続されている。また、切り替え信号SD1〜SD9は期間TD1〜TD9に同期しており、期間TD1にはSD1が選択され、TD2にはSD2が選択され、以下TD3とSD3・・・、TD9とSD9とがそれぞれ対応している。例えば上記期間TD2にはSD2が選択されており、それぞれのDAC出力はスイッチ群１１ａのオンになったスイッチを介して２本目、１１本目、２０本目・・・、７１３本目の８本おきのデータバスラインに供給される。このときメインディスプレイモジュール６の１本目のゲートバスラインと２本目、１１本目、２０本目・・・、７１３本目の８本おきのデータバスラインとの交差部の画素にアナログ信号が供給される。

このようにして以下TD3〜TD8の期間において、順次データバスラインに供給されるべきディジタル画像データが格納、ディジタル−アナログ変換されて出力される。これに伴いスイッチ回路１１では、この出力をスイッチで順次切り替えてデータバスラインへと供給する。TD1で出力されるべきメインディスプレイの１本目、１０本目、１９本目・・・、７１２本目のデータは、期間TD1の直前の期間にてTD1と同じタイミングで、データバスラインに供給されるべきディジタル画像データが格納、ディジタル−アナログ変換されてデータバスラインに供給される。また、TD9では、メインディスプレイモジュール６の２本目のゲートバスラインと１本目、１０本目、１９本目・・・、７１２本目の８本おきのデータバスラインとの交差部の画素に供給されるべき信号がデータライン１９から順次送出される。
つまり、SD1からSD9を順次出力することによりゲートバスライン一本分のデータをデータバスラインに出力することができる。この動作をゲートバスライン毎に順次行うことにより、メインディスプレイモジュール６に１画面分の画像を表示することが出来る。

次に、サブディスプレイモジュール７への画像表示方法について説明する。図８は期間T4でのDAC回路の動作を示すタイミングチャートである。図に示すように期間T4は期間TDA1〜TDA6に６分割される。例えば図８のTDA1では、サブディスプレイモジュール７の１本目のゲートバスラインと２本目、８本目、１４本目・・・、４７６本目の５本おきのデータバスラインとの交差部の画素に供給されるべき信号がデータライン１９から順次送出され、このデータ送出と同期して図３のシフトレジスタ２０が動作し、データレジスタ２１にディジタル画像データを格納していく。TDA1に同期して８０個のデータレジスタに全てデータが格納され終わると、期間TD2に移行すると同時にこのデータは一斉にラッチ回路２２に転送される。ラッチ回路２２に格納されたディジタル画像データは、ビット毎にレベルシフタ２３を介して６ビットの6ビットDAC２４に供給される。６ビットDAC２４は供給されたディジタル画像データを元に、サブディスプレイに供給するアナログ電圧を出力する。

図９は、サブディスプレイモジュール７に搭載されているスイッチ回路１４に含まれる８０個のスイッチ群１４ａの中の１つの回路構成の例を示し、また図１０はスイッチ群１４ａの切り替え信号SDA1〜SDA6のタイミングチャートである。
スイッチ群１４ａの入力INは、DACの出力の１つに接続されている。また、スイッチ群１４ａの出力は順次６本ずつデータバスラインに接続されている。また、切り替え信号SDA1〜SD6は期間TDA1〜TDA6に同期しており、期間TDA1にはSDA1が選択され、TDA2にはSDA2が選択され、以下TDA3とSDA3・・・、TDA6とSDA6とがそれぞれ対応している。例えば上記期間TDA2にはSDA2が選択されており、それぞれのDAC出力はそれぞれスイッチ群１４ａのオンになったスイッチを介して２本目、８本目、１４本目・・・、４７６本目の５本おきのデータバスラインに供給される。このときサブディスプレイモジュール７の１本目のゲートバスラインと２本目、８本目、１４本目・・・、４７６本目の５本おきのデータバスラインとの交差部の画素にアナログ信号が供給される。

このようにして以下TD3〜TD6の期間において、順次データバスラインに供給されるべきディジタル画像データが格納、ディジタル−アナログ変換されて出力される。これに伴いスイッチ回路１４では、この出力をスイッチで順次切り替えてデータバスラインへと供給する。TDA1で出力されるべきメインディスプレイの１本目、７本目、１３本目・・・、４７５本目のデータは、期間TDA1の直前の期間でTDA1と同じタイミングで、データバスラインに供給されるべきディジタル画像データが格納、ディジタル−アナログ変換されてデータバスラインに供給される。また、TDA6では、メインディスプレイモジュール６の２本目のゲートバスラインと１本目、７本目、１３本目・・・、４７５本目の５本おきのデータバスラインとの交差部の画素に供給されるべき信号がデータライン１９から順次送出される。
つまり、SDA1からSDA6を順次出力することによりゲートバスライン一本分のデータをデータバスラインに出力することができる。この動作をゲートバスライン毎に順次行うことにより、サブディスプレイモジュール７へも１画面分の画像を表示することが出来る。
本発明においては、上記したように、画素数が多く表示面積の大きいメインディスプレイモジュール６側には、簡単な回路構成のゲートドライバ回路１０とスイッチ回路１１のみしか形成されないので、メインディスプレイモジュール６の額縁面積を狭くすることが可能になり、ひいては表示システムをコンパクトに構成することが可能になる。また、メインディスプレイモジュール６は、高耐圧TFTのみによって構成されるためその製造プロセスが簡素化され、歩留まりの向上を期待することができる。

なお、本実施の形態においては、サブディスプレイモジュール７からメインディスプレイモジュール６に電源電圧１５、ロジック電圧１６、アナログ電圧１７の３種類の信号をすべて供給する場合について示したが、本発明は必ずしもこれに限らず、電源電圧、ロジック電圧、アナログ電圧の内の１種または２種をサブディスプレイモジュール７からメインディスプレイモジュール６に供給するようにし、他は別の手段により供給するようにしてもよい。
また、本実施の形態においては、ディスプレイモジュールが２つである場合について説明したが、本発明の表示システムは、３個以上のディスプレイモジュールによって構成されていてもよい。ディスプレイモジュールが３個以上であるとき、サブディスプレイモジュール７から少なくとも１つのディスプレイモジュールが本発明に従い電圧の供給を受けるものとする。
また、本発明において２つのディスプレイの面積、画素数に特に制限は無いが、本実施例においてはメインディスプレイに対してサブディスプレイの方が表示部の面積が少なく筐体に対して周囲の余白が大きいので、この部分にメインディスプレイを駆動する回路を搭載することにより、メインディスプレイの周辺に回路を配置する方法よりも表示システムの大きさを小さくすることが出来、これに伴い携帯電話表示部３の筐体を小さく設計することができる。

また、本実施の形態に示したメインディスプレイ４およびサブディスプレイ５はそれぞれＴＦＴ−LCDである場合について示したが、本発明はこれに限らずディスプレイは有機ELディスプレイのようなディスプレイでも同様の効果を有することは明白である。また、信号を供給される側のメインディスプレイ４は画素にダイオードやアモルファスシリコンを使用したタイプのアクティブマトリクス型LCDでも同様の効果を得ることが出来る。
図２に示すブロック図において、サブディスプレイモジュール７からメインディスプレイモジュール６への電圧１６〜１７の供給は、例えば両基板間に接続されたフラットケーブルを介して行われる。フラットケーブルは、１６〜１８の矢印の記載位置に設けることができる。本実施の形態においては、回路モジュール１３は、メインディスプレイの表示部８とサブディスプレイの表示部９の間に配置されている（回路モジュール１３の異なる側に表示部８と表示部９が配置されている）が、例えば図１１に示されるように、回路モジュール１３の同じ側にメインディスプレイの表示部８とサブディスプレイの表示部９を配置するようにしてもよい。この場合には、表示部８を駆動するための電圧の少なくとも一部を表示部９内を通過する配線を介して伝達するようにすることができる。
また、各表示部のゲートバスラインとデータバスラインの本数は上記実施の形態に記載されたものに限定されず、さらに各信号のタイミング等についても、同様の動作を行うものであれば例示されたものに限定されない。

［第２の実施の形態］
図１２は、本発明の第２の実施の形態に係るメインディスプレイ４とサブディスプレイ５からなる表示システムの構成を示すブロック図である。図１２において、図２に示した第１の実施の形態の部分と同一機能を果たす部分には同一の参照記号を付し重複する説明は省略する。
図１２において、２８はディスプレイモジュールを駆動するために、本表示システムの外部から供給される電源電圧および信号電圧、２６は画像データを格納しておくメモリ回路が搭載されたＩＣ、２７は、本表示システムの外部からＩＣ２６へ供給される画像データである。
ＩＣ２６は、汎用の安価なメモリによって構成することができ、ガラス基板７ａ上にＣＯＧ(chip on glass)実装方式にて搭載されている。ＩＣ２６は、ＴＡＢ(tape automated bonding)方式にて実装されてもよく、あるいはＣＳＰ(chip size package)のデバイスを搭載することによって実装されてもよい。

図１３は、回路モジュール１３中のDAC部とＩＣ２６の接続を示すブロック図である。図１３において、２２は６ビットｘ８０個のラッチ回路、２３はレベルシフタ、２４は６ビットDAC、２５はボルテージフォロワである。
本実施の形態におけるゲートドライバ回路の選択タイミングとDAC部の動作タイミングとスイッチ回路の構成とは、図４〜図１０に示される第１の実施の形態の場合と同様であるので、図示および重複する説明は省略する。
図１３に示される回路おいて、例えば図５に示されるTD1では、メインディスプレイモジュール６の１本目のゲートバスラインと１本目、１０本目、１９本目・・・、７１２本目の８本おきのデータバスラインとの交差部の画素に供給されるべき信号がメモリ回路（ＩＣ２６）から送出され、同時にこのデータは一斉にラッチ回路２２に転送される。ラッチ回路２２に格納されたディジタル画像データは、ビット毎にレベルシフタ２３を介して６ビットDAC２４に供給される。６ビットDAC２４は供給されたディジタル画像データを元に、メインディスプレイに供給するアナログ電圧を出力する。
図３に示される第１の実施の形態のDAC回路では、シフトレジスタ２０が動作して６ビット画像データを８０個のデータレジスタ２１に順次格納していくため、高速のデータ転送が必要となるが、本実施の形態では上記したようにメモリ回路から画像を一度にDAC回路へと送出しているため、画像データの転送周波数を大幅に低減することができ、これに伴い消費電力も低減することができる。また、外部から新たに画像データが書き換えられない限り、メモリ回路（ＩＣ２６）へのアクセスはなく、外部回路から高速に転送されてくる画像データを内部回路用へと展開する必要が無いので、この点でも消費電力を低減できる。

また、本実施の形態においては、サブディスプレイとメインディスプレイの両方の画像データを格納するためのメモリ回路（ＩＣ２６）を設ける構成について示したが、本発明はこれに限らず、サブディスプレイもしくはメインディスプレイのどちらか一方のみの画像データをメモリ回路に格納しておき、メモリ回路に格納されていない画像データは外部から供給するようにしても同様の効果が得られることは明らかである。
なお、本実施の形態は、上記した効果の他第１の実施の形態での効果を同様に享受することができる。また、第１の本実施の形態の説明において示した実施の形態の変更態様は、本実施の形態の変更態様として採用できるものである。

［第３の実施の形態］
図１４は、第３の実施の形態のメインディスプレイ４とサブディスプレイ５からなる表示システムの構成を示すブロック図である。図１４において、図12に示した第2の実施の形態の部分と同等の機能を有する部分には同一の参照符号を付し、重複する説明は省略する。
図１４において、２９は、メインディスプレイモジュール６およびサブディスプレイモジュール７に供給する電源電圧およびアナログ電圧を生成する電源回路およびＤＡＣを有する、ガラス基板７ａ上に形成されたＣＭＯＳ構成の回路モジュール、３０は、画像データを格納しておくメモリ回路およびメインディスプレイモジュール６およびサブディスプレイモジュール７に供給するロジック電圧を生成するロジックコントローラが搭載されたＩＣ、３１は、本表示システムの外部からＩＣ３０へ供給される信号電圧および画像データ、３２は、本表示システムの外部から回路モジュール２９およびＩＣ３０へ供給される電源電圧である。
ＩＣ３０に搭載されるメモリ回路とロジックコントローラは、いずれも低耐圧トランジスタのみによって形成することができるので、ＩＣ３０は異なる機能が搭載されたものではあるが、比較的安価に構成することができる。本実施の形態において、ＩＣ３０はＣＯＧ方式にて実装されているが、ＴＡＢ方式にて実装されてもよい。あるいはＣＳＰデバイスをガラス基板７a上に搭載してもよい。

本実施の形態においては、回路モジュール２９は、高耐圧ＴＦＴのみによって構成することができる。したがって、ガラス基板上に形成されるＴＦＴはゲートドライバ回路１２、スイッチ回路１４を含めてすべて高耐圧のものとなり、薄膜トランジスタ形成工程が簡素化され、歩留まりの向上を期待することができる。

図１５は、本発明の回路モジュール２９中のDAC部とCOG実装されたIC３０との接続を示すブロック図である。図１５において、２２は６ビットｘ８０個のラッチ回路、２４は６ビットDAC、２５はボルテージフォロワ、３３は低電圧で供給される信号を、ディスプレイを駆動するための電圧に変換するためのレベルシフタ回路、３０はIC、３４は画像データを格納しておくメモリ回路、３５は外部から供給される信号からディスプレイ駆動用の信号を生成するロジックコントローラである。
本実施の形態におけるゲートドライバ回路の選択タイミングとDAC部の動作タイミングとスイッチ回路の構成とは、図４〜図１０に示される第１の実施の形態の場合と同様であるので、図示および重複する説明は省略する。
図１５に示される回路おいて、例えば図５に示されるTD1では、メインディスプレイモジュール６の１本目のゲートバスラインと１本目、１０本目、１９本目・・・、７１２本目の８本おきのデータバスラインとの交差部の画素に供給されるべき信号がメモリ回路３４から送出され、レベルシフタ回路３３により電圧変換され、同時にラッチ回路２２に転送される。ラッチ回路２２に格納されたディジタル画像データは、６ビットDAC２４に供給される。６ビットDAC２４は供給されたディジタル画像データを元に、メインディスプレイに供給するアナログ電圧を出力する。この際、各回路を駆動するためのロジックコントローラ３５からの信号も、レベルシフタ回路３４を介して供給する。
図３に示される第１の実施の形態のDAC回路では、シフトレジスタ２０が動作して６ビット画像データを８０個のデータレジスタ２１に順次格納していくため、高速のデータ転送が必要となるが、本実施の形態では上記したようにメモリ回路３４から画像を一度にレベルシフタ回路へと送出しているため、第２の実施の形態同様画像データの転送周波数を大幅に低減することができ、これに伴い消費電力も低減することができる。また、外部から新たに画像データが書き換えられない限り、メモリ回路へのアクセスはなく、外部回路から高速に転送されてくる画像データを内部回路用へと展開する必要が無いので、この点でも消費電力を低減できる。

なお、本実施の形態は、上記した効果の他第１の実施の形態での効果を同様に享受することができる。また、第１の本実施の形態の説明において示した実施の形態の変更態様は、本実施の形態の変更態様として採用できるものである。

［第４の実施の形態］
図１６は、本発明の第４の実施の形態のメインディスプレイとサブディスプレイからなる表示システムの構成を示すブロック図である。図１６において、６はメインディスプレイモジュール、７はサブディスプレイモジュール、８は、スイッチ素子がｐチャネルＴＦＴによって構成された、メインディスプレイモジュール６の表示部、９はサブディスプレイモジュール７の表示部である。各表示部は、液晶と液晶を駆動するための電極からなる画素、画素に電圧を供給するスイッチの役割をはたすＴＦＴ、表示データを書き込む画素に接続されたＴＦＴを選択するゲートバスライン、ゲートバスラインによって選択されたＴＦＴを介して画素に印加する電圧を供給するデータバスラインによって構成されている。１０は、表示部８のゲートバスラインに信号を供給する目的でガラス基板上に形成されたｐチャネルＴＦＴからなるゲートドライバ回路、１１は、表示部８のデータバスラインに印加する電圧の供給先を切り替える目的でガラス基板上に形成されたｐチャネルＴＦＴからなるスイッチ回路、１２は表示部９のゲートバスラインに信号を供給する目的でＴＦＴによりガラス基板上に形成されたゲートドライバ回路、１３はメインディスプレイモジュール６およびサブディスプレイモジュール７に供給する電源電圧、アナログ電圧、ロジック電圧を発生する目的でガラス基板上に形成されたＣＭＯＳ構成の回路モジュール、１４は表示部９のデータバスラインに印加する電圧の供給先を切り替える目的でＴＦＴによりガラス基板上に形成されたスイッチ回路、１５はディスプレイモジュールを駆動するために外部から供給される電源電圧および信号電圧および画像データ、１６はメインディスプレイモジュールを駆動するためにサブディスプレイの回路モジュール１３で生成された電源電圧、１７はメインディスプレイモジュールを駆動するために回路モジュール１３で生成されたロジック電圧、１８はメインディスプレイモジュールを駆動するために回路モジュール１３で生成されたアナログ電圧である。

表示部８のサイズは対角2.4型で、ドット数は縦３２０ドット、横２４０ｘＲＧＢドットである。また、表示部９のサイズは対角１型で、ドット数は縦１２０ドット、横１６０ｘＲＧＢドットである。メインディスプレイモジュール６には主に、電話番号、住所、電子メールアドレス、電子メールの送受信の内容、インターネットの受信情報、電波の強度を示すアンテナマーク、現在の時刻、携帯電話の設定情報、等通信に必要なメインの情報に関する表示がなされ、サブディスプレイモジュール７には主に、電波の強度を示すアンテナマーク、電池の残量を示す電池マーク、現在の時刻、着信したメールの送り主、かかってきた電話の電話番号等、待ち受け時に必要な情報に関する表示がなされる。また、各ディスプレイはアクティブマトリクス型の液晶表示装置である。
図１７は、回路モジュール１３中のDAC部の構成を示すブロック図である。図１７において、１９は６ビットのディジタル画像データを供給するデータライン、２０は８０段のシフトレジスタ、２１はディジタル画像データを一時的に記憶する６ビットｘ８０個のデータレジスタ、２２は６ビットｘ８０個のラッチ回路、２３はレベルシフタ、２４は６ビットDAC、２５はボルテージフォロワである。

図１８は、メインディスプレイの画素部の構成を示す回路図である。図において、３６はゲートドライバ回路１０により順次選択されるゲートバスライン、３７は画素に画像データ用のアナログ電圧を供給するデータバスライン、３８はゲートバスライン３６が選択された際に画素にデータバスライン３７からの信号を印加するスイッチの役割をはたすｐチャネルＴＦＴ、３９は液晶により構成される画素、４０は画素３９の両端の電圧を決定するために印加する共通電圧源である。
図１９は、本発明の表示システムのゲートドライバ１０および１２の出力タイミングを示す図である。ゲートドライバ１０の出力はOUTGA1からOUTGA320の３２０個、ゲートドライバ１２の出力はOUTGB1からOUTGB120の１２０個である。１フレーム期間は、メインディスプレイ４の画面書き換え期間T1とサブディスプレイ５の画面書き換え期間T2に分けられる。期間T1では、ゲートドライバ回路１０が外部からの信号電圧（１５に含まれている）により回路モジュール１３で生成されたスタートパルスST1およびクロック信号CLK1を元にOUTGA1、OUTGA2・・・のように順次出力を行う。本実施の形態では、メインディスプレイのゲートドライバ側のドット数は３２０であるので、OUTGA320まで出力する。OUTGA320まで出力が行われると、次に、サブディスプレイ５のゲートドライバ回路が動作して順次出力を行う。本実施例ではサブディスプレイのゲートドライバ側のドット数は１２０であるので、OUTGB1からOUTGB120まで出力する。図１９中の期間T3はゲートドライバ１０の１つの出力がオンになる期間、期間T4はゲートドライバ１２の１つの出力がオンになる期間である。図のT3およびT4は、それぞれメインディスプレイ４およびサブディスプレイ５の表示部の１本目のゲートバスラインの選択期間を示している。
メインディスプレイの画素部はｐチャネルＴＦＴにより構成されているので、図１９に示すようにメインディスプレイにおいては、あるゲートバスラインが選択された場合にその出力電圧はローレベルに、非選択時はハイレベルになっている。

図２０は、期間T3でのDAC回路の動作を示すタイミングチャートである。図に示すように、期間T3は期間TD1〜TD9に９分割される。例えば図２０のTD1では、メインディスプレイモジュール６の１本目のゲートバスラインと２本目、１１本目、２０本目・・・、７１３本目の８本おきのデータバスラインとの交差部の画素に供給されるべき信号がデータライン１９から順次送出され、このデータ送出と同期して図１７のシフトレジスタ２０が動作し、データレジスタ２１にディジタル画像データを格納していく。TD1に同期して８０個のデータレジスタに全てデータが格納され終わると、期間TD2に移行すると同時にこのデータは一斉にラッチ回路２２に転送される。ラッチ回路２２に格納されたディジタル画像データは、ビット毎にレベルシフタ２３を介して６ビットDAC２４に供給される。６ビットDAC２４は供給されたディジタル画像データを元に、期間TD2でメインディスプレイに供給するアナログ電圧を出力する。

図２１はメインディスプレイモジュール６に搭載されている、８０個のスイッチ群１１ａを有するスイッチ回路１１のうちの１つのスイッチ群１１ａの回路構成を示し、また図２２はスイッチ群１１ａの切り替え信号SD1〜SD9のタイミングチャートである。１つのスイッチ群１１ａの入力INは、それぞれ８０個のDACの出力の１つに接続されている。また、スイッチ群１１ａの出力は順次９本ずつデータバスラインに接続されている。
切り替え信号SD1〜SD9は期間TD1〜TD9に同期しており、期間TD1にはSD1が選択され、TD2にはSD2が選択され、以下TD3とSD3・・・、TD9とSD9とがそれぞれ対応している。例えば上記期間TD2にはSD2が選択されており、それぞれのDAC出力はスイッチ回路１１のオンになったスイッチを介して２本目、１１本目、２０本目・・・、７１３本目の８本おきのデータバスラインに供給される。このときメインディスプレイモジュール６の１本目のゲートバスラインと２本目、１１本目、２０本目・・・、７１３本目の８本おきのデータバスラインとの交差部の画素にアナログ信号が供給される。

このようにして以下TD3〜TD8の期間において、順次データバスラインに供給されるべきディジタル画像データが格納、ディジタル−アナログ変換されて出力される。これに伴いスイッチ回路１１では、この出力をスイッチで順次切り替えてデータバスラインへと供給する。TD1で出力されるべきメインディスプレイの１本目、１０本目、１９本目・・・、７１２本目のデータは、期間TD1の直前の期間でTD1と同じタイミングで、データバスラインに供給されるべきディジタル画像データが格納、ディジタル−アナログ変換されてデータバスラインに供給される。また、TD9では、メインディスプレイモジュール６の２本目のゲートバスラインと１本目、１０本目、１９本目・・・、７１２本目の８本おきのデータバスラインとの交差部の画素に供給されるべき信号がデータライン１９から順次送出される。
つまり、SD1からSD9を順次出力することによりゲートバスライン一本分のデータをデータバスラインに出力することができる。この動作をゲートバスライン毎に順次行うことにより、メインディスプレイモジュール６に１画面分の画像を表示することが出来る。

次に、サブディスプレイモジュール７への画像表示方法について説明する。図２３は期間T4でのDAC回路の動作を示すタイミングチャートである。図２３に示すように、期間T4は期間TDA1〜TDA6に６分割される。例えば図２３のTDA1では、サブディスプレイモジュール７の１本目のゲートバスラインと２本目、８本目、１４本目・・・、４７６本目の５本おきのデータバスラインとの交差部の画素に供給されるべき信号がデータライン１９から順次送出され、このデータ送出と同期して図１７のシフトレジスタ２０が動作し、データレジスタ２１にディジタル画像データを格納していく。TDA1に同期して８０個のデータレジスタに全てデータが格納され終わると、期間TD2に移行すると同時にこのデータは一斉にラッチ回路２２に転送される。ラッチ回路２２に格納されたディジタル画像データは、ビット毎にレベルシフタ２３を介して６ビットDAC２４に供給される。６ビットDAC２４は供給されたディジタル画像データを元に、サブディスプレイに供給するアナログ電圧を出力する。

図２４はサブディスプレイモジュール７に搭載されているスイッチ回路１４に含まれる８０個のスイッチ群１４ａの中の１つの回路構成の例を示し、また図２５はスイッチ群１４ａの切り替え信号SDA1〜SDA6のタイミングチャートである。
スイッチ群１４ａの入力INは、DACの出力の１つに接続されている。また、それぞれのスイッチ群１４ａの出力は順次６本ずつデータバスラインに接続されている。また、切り替え信号SDA1〜SD6は期間TDA1〜TDA6に同期しており、期間TDA1にはSDA1が選択され、TDA2にはSDA2が選択され、以下TDA3とSDA3・・・、TDA6とSDA6とがそれぞれ対応している。例えば上記期間TDA2にはSDA2が選択されており、それぞれのDAC出力はスイッチ群１４ａのオンになったスイッチを介して２本目、８本目、１４本目・・・、４７６本目の５本おきのデータバスラインに供給される。このときサブディスプレイモジュール７の１本目のゲートバスラインと２本目、８本目、１４本目・・・、４７６本目の５本おきのデータバスラインとの交差部の画素にアナログ信号が供給される。

このようにして以下TD3〜TD6の期間において、順次データバスラインに供給されるべきディジタル画像データが格納、ディジタル−アナログ変換されて出力される。これに伴いスイッチ回路１４では、この出力をスイッチで順次切り替えてデータバスラインへと供給する。TDA1で出力されるべきメインディスプレイの１本目、７本目、１３本目・・・、４７５本目のデータは、期間TDA1の直前の期間でTDA1と同じタイミングで、データバスラインに供給されるべきディジタル画像データが格納、ディジタル−アナログ変換されてデータバスラインに供給される。また、TDA6では、メインディスプレイモジュール６の２本目のゲートバスラインと１本目、７本目、１３本目・・・、４７５本目の５本おきのデータバスラインとの交差部の画素に供給されるべき信号がデータライン１９から順次送出される。

つまり、SDA1からSDA6を順次出力することによりゲートバスライン一本分のデータをデータバスラインに出力することができる。この動作をゲートバスライン毎に順次行うことにより、サブディスプレイモジュール７へも１画面分の画像を表示することが出来る。
なお、本実施の形態は、上記した第１の実施の形態での効果を同様に享受することができる。また、第１の本実施の形態の説明において示した実施の形態の変更態様は、本実施の形態の変更態様として採用できるものである。

本発明による電子機器の一例を示す本体概略図。 本発明の第1の実施の形態の表示システムのブロック図。 本発明の第1の実施の形態の回路モジュール１３中のDAC部の構成を示すブロック図。 本発明の第1の実施の形態の表示システムのゲートドライバの選択タイミングを示す図。 本発明の第1の実施の形態の期間T3でのDAC回路の動作を示すタイミングチャート。 本発明の第1の実施の形態のスイッチ回路１１の回路構成を示す図。 本発明の第1の実施の形態の切り替え信号SD1〜SD9のタイミングチャート。 本発明の第1の実施の形態の期間T4でのDAC回路の動作を示すタイミングチャート。 本発明の第1の実施の形態のスイッチ回路１４の回路構成を示す図。 本発明の第1の実施の形態の切り替え信号SDA1〜SDA6のタイミングチャート。 本発明の第1の実施の形態の代替配置例を示す図。 本発明の第２の実施の形態の表示システムのブロック図。 本発明の第２の実施の形態のDAC部およびメモリ回路の構成を示すブロック図。 本発明の第３の実施の形態の表示システムのブロック図。 本発明の第３の実施の形態のDAC部およびメモリ回路の構成を示すブロック図。 本発明の第４の実施の形態の表示システムのブロック図。 本発明の第４の実施の形態の回路モジュール１３中のDAC部の構成を示すブロック図。 本発明の第４の実施の形態の画素の構成を示す図。 本発明の第４の実施の形態の表示システムのゲートドライバの選択タイミングを示す図。 本発明の第４の実施の形態の期間T3でのDAC回路の動作を示すタイミングチャート。 本発明の第４の実施の形態のスイッチ回路１１の回路構成を示す図。 本発明の第４の実施の形態の切り替え信号SD1〜SD9のタイミングチャート。 本発明の第４の実施の形態の期間T4でのDAC回路の動作を示すタイミングチャート。 本発明の第４の実施の形態のスイッチ回路１４の回路構成を示す図。 本発明の第４の実施の形態の切り替え信号SDA1〜SDA6のタイミングチャート。 携帯電話の第１の従来例を示す概略図。 表示システムの第１の従来例のブロック図。 携帯電話の第２の従来例を示す概略図。 表示システムの第２の従来例のブロック図。 表示システムの第３の従来例のブロック図。

符号の説明

１ 携帯電話
２ 操作部
３ 表示部
４ メインディスプレイ
５ サブディスプレイ
６ メインディスプレイモジュール
６ａ、７ａ ガラス基板
７ サブディスプレイモジュール
８ 表示部
９ 表示部
１０、１２ ゲートドライバ回路
１１、１４ スイッチ回路
１１ａ、１４ａ スイッチ群
１３、２９ 回路モジュール
１５ 電源電圧および信号電圧および画像データ
１６ 電源電圧
１７ ロジック電圧
１８ アナログ電圧
１９ データライン
２０ シフトレジスタ
２１ データレジスタ
２２ ラッチ回路
２３ レベルシフタ
２４ ６ビットDAC
２５ ボルテージフォロワ
２６、３０ ＩＣ
２７ 画像データ
２８ 電源電圧および信号電圧
３１ 信号電圧および画像データ
３２ 電源電圧
３３ レベルシフタ回路
３４ メモリ回路
３５ ロジックコントローラ
３６ ゲートバスライン
３７ データバスライン
３８ ｐチャネルＴＦＴ
３９ 画素
４０ 共通電圧源
４１ ＳＴＮ液晶パネル
４２ ＴＦＴ液晶パネル
４３ キー操作部
４４ 制御部
４５ ＳＴＮ液晶コントローラ
４６ ＴＦＴ液晶コントローラ
４７ バックライト回路
４８ 有機ＥＬパネル
４９ 液晶パネル
５０ 電源回路
５１ クロック発生回路
５２ 液晶用表示情報出力回路
５３ 有機EL用表示情報出力回路
５４ 液晶用表示情報処理回路
５５ 有機EL用表示情報処理回路
５６、５８ データ線駆動回路
５７、５９ 走査線駆動回路
６０ メインディスプレイ
６１ 背面ディスプレイ
６２ メインディスプレイの表示部
６３ 背面ディスプレイの表示部
６４ データドライバIC
６５ ゲートドライバIC
６６、６７ 配線パターン
６８ プリント基板
６９ フラットケーブル

Claims (12)

1. 第１の絶縁基板上に薄膜電界効果型トランジスタ（以下、ＴＦＴと略）とそのＴＦＴにより駆動される第１の表示部とが形成されている第１の表示装置と、第２の絶縁基板上にＴＦＴとそのＴＦＴにより駆動される第２の表示部とが形成されている第２の表示装置と、が接続されている表示システムにおいて、前記第１の絶縁基板上に形成された、ＴＦＴを有する回路モジュールから、前記第２の表示装置を駆動する少なくとも１つの電圧が供給され、かつ、前記第１の表示部の画素数が前記第２の表示部の画素数より少ないことを特徴とする表示システム。
2. 第１の絶縁基板上にＴＦＴとそのＴＦＴにより駆動される第１の表示部とが形成されている第１の表示装置と、第２の絶縁基板上にＴＦＴとそのＴＦＴにより駆動される第２の表示部とが形成されている第２の表示装置と、が接続されている表示システムにおいて、前記第１の絶縁基板上に形成された、ＴＦＴを有する回路モジュールから、前記第２の表示装置を駆動する少なくとも１つの電圧が供給され、かつ、前記第１の表示部の表示面積が前記第２の表示部の表示面積より狭いことを特徴とする表示システム。
3. 第１の絶縁基板上に集積回路チップが搭載され、該集積回路チップから前記回路モジュールへ信号が伝達されることを特徴とする請求項１または２に記載の表示システム。
4. 前記集積回路チップが、ＣＯＧ(chip on glass)方式により、または、ＴＡＢ(tape automated bonding)方式により、または、ＣＳＰ(chip size package)形態にて、前記第１の絶縁基板上に搭載されていることを特徴とする請求項３に記載の表示システム。
5. 前記集積回路チップには、画像データが格納されるメモリ、または、画像データが格納されるメモリ並びに前記第１および第２表示装置へ供給するデジタル信号を生成するロジックコントローラが搭載されていることを特徴とする請求項３または４に記載の表示システム。
6. 前記集積回路チップが単一電源で動作することを特徴とする請求項３から５のいずれかに記載の表示システム。
7. 前記回路モジュールには、前記第１および第２表示装置へ供給する表示データを生成するデジタル／アナログ変換回路、前記第１および第２表示装置へ供給する電源電圧を生成する電源回路、前記第１および第２表示装置へ供給するデジタル信号を生成するロジックコントローラ、の中の何れか１つ若しくは複数が形成されていることを特徴とする請求項１から６のいずれかに記載の表示システム。
8. 前記回路モジュール、および／または、前記集積回路チップが、ＣＭＯＳ回路を有していることを特徴とする請求項１から７のいずれかに記載の表示システム。
9. 前記第２の表示部を駆動する前記第２の絶縁基板上に形成されたＴＦＴが、ｐチャネル型トランジスタのみまたはｎチャネル型トランジスタのみにより構成されていることを特徴とする請求項１から８のいずれかに記載の表示システム。
10. 前記第１の表示装置から前記第２の表示装置へ、前記第２の表示部を表示するための全ての電圧が供給されることを特徴とする請求項１から９のいずれかに記載の表示システム。
11. 前記第１の表示装置から前記第２の表示装置へ供給される電圧の少なくとも１つが前記第１の表示部を通る配線を介して供給されることを特徴とする請求項１から１０３のいずれかに記載の表示システム。
12. 請求項１から１１のいずれかに記載の表示システムを用いたことを特徴とする電子機器。
    

Images