[go: up one dir, main page]

JP2005148766A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2005148766A
JP2005148766A JP2005003499A JP2005003499A JP2005148766A JP 2005148766 A JP2005148766 A JP 2005148766A JP 2005003499 A JP2005003499 A JP 2005003499A JP 2005003499 A JP2005003499 A JP 2005003499A JP 2005148766 A JP2005148766 A JP 2005148766A
Authority
JP
Japan
Prior art keywords
film
insulating film
pixel electrode
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005003499A
Other languages
Japanese (ja)
Inventor
Hongyong Zhang
宏勇 張
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005003499A priority Critical patent/JP2005148766A/en
Publication of JP2005148766A publication Critical patent/JP2005148766A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an active matrix type liquid crystal display device. <P>SOLUTION: This active matrix type liquid crystal device has a backing film formed on a glass substrate, a semiconductor layer formed on the backing film, a gate insulating film formed on the semiconductor layer, a gate electrode formed on the gate insulating film, a silicon nitride film formed on the gate insulating film and gate electrode, a an electrode connected to the semiconductor layer in a 1st contact hole penetrating the gate insulating film and silicon nitride film, an organic resin film formed on the silicon nitride film and electrode, and a pixel electrode connected to the electrode in a 2nd contact hole penetrating the organic resin film, corners of the pixel electrode being rounded. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本明細書で開示する発明は、アクティブマトリクス型の表示装置(特に液晶表示装置)の画素の構成に関する。さらにいうならば、画素電極と並列に接続される補助容量とブラックマトリクス(BM)の構成に関する。
また、広くブラックマトリクスを必要とするフラットパネルディスプレイの画素の構成に関する。
The invention disclosed in this specification relates to a pixel structure of an active matrix display device (particularly, a liquid crystal display device). More specifically, the present invention relates to a configuration of an auxiliary capacitor and a black matrix (BM) connected in parallel with the pixel electrode.
The present invention also relates to a pixel configuration of a flat panel display that requires a black matrix widely.

アクティブマトリクス回路を有する表示装置が知られている。これは、画像データを伝達するための複数のソース配線と、それに交差するように配置され、スイッチング信号を伝達するための複数のゲイト配線と、それらの交差部に設けられた複数の画素を有する構造のもので、スイッチング素子としては通常、トランジスタ(特に薄膜トランジスタ)が用いられる。   A display device having an active matrix circuit is known. This has a plurality of source wirings for transmitting image data, a plurality of gate wirings arranged so as to intersect therewith and a plurality of gate wirings for transmitting switching signals, and a plurality of pixels provided at the intersections thereof. A transistor (particularly a thin film transistor) is usually used as the switching element.

画素は、スイッチングのためのトランジスタのみならず、画素電極をも有し、トランジスタのゲイト電極をゲイト配線に、ソースをソース配線に、ドレインを画素電極に接続した構造となる。なお、トランジスタの動作上はソース、ドレインの区別は定常のものではなく、通常の電気回路的な定義からすると信号によって変動するものであるが、以下の記述では、トランジスタに設けられた不純物領域のうち、単にソース配線に接続する方をソース、画素電極に接続する方をドレインと称する。   The pixel has not only a transistor for switching but also a pixel electrode, and has a structure in which the gate electrode of the transistor is connected to the gate wiring, the source is connected to the source wiring, and the drain is connected to the pixel electrode. Note that in the operation of a transistor, the distinction between a source and a drain is not a steady one and varies according to a signal according to a normal electric circuit definition. However, in the following description, an impurity region provided in a transistor Of these, the one simply connected to the source wiring is called the source, and the one connected to the pixel electrode is called the drain.

各画素にはトランジスタを一つ以上有する。特に2つ以上のトランジスタを直列に接続したものではトランジスタが非選択状態でもリーク電流が低減できるので有効である。このような場合でも上記の定義を適用し、ソース配線、画素電極のいずれにも接続しない不純物領域は特に定義しないものとする。   Each pixel has one or more transistors. In particular, the connection of two or more transistors in series is effective because the leakage current can be reduced even when the transistors are not selected. Even in such a case, the above definition is applied, and an impurity region that is not connected to either the source wiring or the pixel electrode is not particularly defined.

画素電極は液晶を挟んで対向する電極との間で容量(キャパシタ)を形成している。上記のトランジスタは、この容量に電荷を出し入れするスイッチング素子として機能する。しかし、実際の動作においては、この画素電極部分のみでは、容量が値が小さすぎ、十分な時間、必要な電荷を保持できない。そのため、別に補助の容量を設ける必要がある。   The pixel electrode forms a capacitor (capacitor) between the opposing electrodes across the liquid crystal. The above-described transistor functions as a switching element that takes charge into and out of this capacitor. However, in actual operation, the capacitance is too small with only the pixel electrode portion, and the necessary charge cannot be held for a sufficient time. Therefore, it is necessary to provide an auxiliary capacity separately.

従来は、この補助容量(保持容量ともいう)を金属等の不透明な導電材料を別に設け、これと、画素電極もしくは半導体層との間とで容量を形成していた。通常は、次行のゲイト配線が対向電極として用いられた。しかし、画素面積が大きい場合にはゲイト配線を用いて形成された容量でも十分であったが、画素面積が小さくなると、本来のゲイト配線のみでは容量が不十分となり、補助容量の電極の面積を確保するためにゲイト配線を必要以上に拡げることが要求された。このような構造では、画素内に光を遮蔽する部分が存在することとなるので、開口率が低下してしまう。   Conventionally, this auxiliary capacitor (also referred to as a storage capacitor) has been separately provided with an opaque conductive material such as metal, and a capacitor is formed between this auxiliary capacitor and a pixel electrode or a semiconductor layer. Usually, the gate wiring in the next row was used as the counter electrode. However, when the pixel area is large, the capacitance formed using the gate wiring is sufficient, but when the pixel area is small, the capacitance is insufficient with the original gate wiring alone, and the area of the auxiliary capacitor electrode is reduced. In order to secure it, it was required to expand the gate wiring more than necessary. In such a structure, there is a portion that shields light in the pixel, so that the aperture ratio decreases.

本発明は上記の問題に鑑みてなされたものであり、実質的な開口率の低下をともなうことなく、十分な容量を得ることのできる画素の構造を提供することを課題とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a pixel structure capable of obtaining a sufficient capacity without a substantial decrease in aperture ratio.

特にアクティブマトリクス型の液晶表示装置においては、画素電極の周囲には、ブラックマトリクスという光を遮蔽する部材が必要とされる。
一般に、格子状に配置されたソース配線とゲイト配線が形成されている領域においては、その上部が盛り上がってしまう。
In particular, in an active matrix type liquid crystal display device, a light blocking member called a black matrix is required around the pixel electrode.
In general, in an area where source wirings and gate wirings arranged in a grid pattern are formed, the upper part is raised.

この結果、この部分における配向膜に対するラビング処理が上手くいかず、その部分での液晶分子の配向性が乱れてしまう。そしてこのことにより、画素の周辺部において、光が漏れたり、逆に光が十分に透過しなかったりする現象が現れてしまう。また、この部分において液晶に所定の電気光学的な動作を行わすことができなくなってしまう。   As a result, the rubbing treatment for the alignment film in this portion does not work well, and the orientation of the liquid crystal molecules in that portion is disturbed. As a result, a phenomenon in which light leaks or light is not sufficiently transmitted appears in the periphery of the pixel. In addition, it is impossible to perform a predetermined electro-optical operation on the liquid crystal in this portion.

上記の現象が生じると、画素周辺の表示がぼやけたようになり、全体としての画像の鮮明さが失われてしまう。
この問題を解決するための構成として、画素電極の縁の部分を覆うように遮光膜を配置する構成がある。この遮光膜はブラックマトリクス(BM)と称されている。
When the above phenomenon occurs, the display around the pixel becomes blurry, and the overall sharpness of the image is lost.
As a configuration for solving this problem, there is a configuration in which a light shielding film is disposed so as to cover the edge portion of the pixel electrode. This light shielding film is called a black matrix (BM).

本明細書で開示する第1の発明は、
(1)ソース配線およびゲイト配線を覆って可視光を遮蔽する電極(一定の電位に保持されるので、コモン電極と称する)が配置されている。
(2)画素電極の周辺部は前記コモン電極と重なっている。
(3)前記コモン電極は、前記画素電極と同一層の被膜を介して、ソース配線と同一層の配線と接続されている。
という特徴を有する。
The first invention disclosed in this specification is:
(1) An electrode that covers the source wiring and the gate wiring and shields visible light (it is called a common electrode because it is held at a constant potential) is disposed.
(2) The peripheral portion of the pixel electrode overlaps the common electrode.
(3) The common electrode is connected to a wiring in the same layer as the source wiring through a film in the same layer as the pixel electrode.
It has the characteristics.

上記の構成においては、画素電極およびトランジスタのソース、ドレインの一部以外の領域を全てコモン電極によって入射光から遮光することができる。特に、ソース配線やゲイト配線を完全に外部からシールドすることができる。このようにすることにより、ソース配線やゲイト配線に外部から電磁波が飛び込み、装置の誤動作や動作不良が生じてしまうことも防ぐことができる。   In the above configuration, all regions other than the pixel electrode and part of the source and drain of the transistor can be shielded from incident light by the common electrode. In particular, the source wiring and the gate wiring can be completely shielded from the outside. By doing so, it is possible to prevent electromagnetic waves from entering the source wiring and the gate wiring from the outside and causing malfunction and malfunction of the device.

また開口率の低下の招かずに補助容量を形成することができる。これは、ブラックマトリクス自体は本来必要とされているものであり、本発明では、ブラックマトリクスとしても機能するコモン電極と画素電極の重なりの部分に補助容量を形成することができる。
上記構成において、画素電極はITO(インディウム錫酸化物)等の透明導電膜で構成される。基本的な構成においては、画素電極は各画素に一つであるが、一つの画素において、画素電極を複数に分割する構成も採用してもよい。
In addition, an auxiliary capacitor can be formed without causing a decrease in the aperture ratio. This is because the black matrix itself is originally required, and in the present invention, an auxiliary capacitor can be formed in the overlapping portion of the common electrode and the pixel electrode that also function as the black matrix.
In the above configuration, the pixel electrode is formed of a transparent conductive film such as ITO (indium tin oxide). In the basic configuration, one pixel electrode is provided for each pixel, but a configuration in which the pixel electrode is divided into a plurality of pixels may be employed.

画素電極の周囲の縁の部分と重なる形で配置されるコモン電極(ブラックマトリクス)は、チタンやクロムで構成される。上記の説明から明らかなようにコモン電極は、補助容量を構成する一方の電極としても機能する。
そのためには、コモン電極を外部と接続する必要がある。本発明では、その目的のために(3)の要件を設けた。すなわち、(3)の要件において、ソース配線と同一層の配線は外部の配線とのボンディング部分に接続した配線である。しかしながら、一般のプロセスにおいてはコモン電極の層と、上記の配線とを直接、コンタクトさせる工程は存在しない。そこで、本発明では、画素電極と同一層の被膜を仲介して、コモン電極と外部のボンディング部分とを電気的に接続させる。
The common electrode (black matrix) arranged so as to overlap with the peripheral edge portion of the pixel electrode is made of titanium or chromium. As is apparent from the above description, the common electrode also functions as one electrode constituting the auxiliary capacitance.
For this purpose, it is necessary to connect the common electrode to the outside. In the present invention, the requirement (3) is provided for that purpose. That is, in the requirement (3), a wiring in the same layer as the source wiring is a wiring connected to a bonding portion with an external wiring. However, in a general process, there is no step of directly contacting the common electrode layer and the above wiring. Therefore, in the present invention, the common electrode and the external bonding portion are electrically connected to each other through a film in the same layer as the pixel electrode.

コモン電極は、下層の配線部分と絶縁層(第1の絶縁層)を介して存在する。また、画素電極の層は、コモン電極と別の絶縁層(第2の絶縁層)を介して存在する。そこで、コモン電極上と、コモン電極の存在しない部分のそれぞれに、第2の絶縁層をエッチングしてコンタクトホールを形成する。さらに、連続的に第1の絶縁層をもエッチングし、コンタクトホールを形成する。その際には、コモン電極は後者のエッチング工程でエッチングされないことが望ましい。   The common electrode exists through a lower wiring portion and an insulating layer (first insulating layer). In addition, the pixel electrode layer exists via an insulating layer (second insulating layer) separate from the common electrode. Therefore, a contact hole is formed by etching the second insulating layer on the common electrode and on each portion where the common electrode does not exist. Further, the first insulating layer is continuously etched to form a contact hole. In that case, it is desirable that the common electrode is not etched in the latter etching step.

以上の工程によって、コモン電極に達するコンタクトホール(第1のコンタクトホール)と、下層の配線に達するコンタクトホール(第2のコンタクトホール)が形成される。その後、透明導電性被膜を形成し、画素電極の形成と同一の工程でこれをエッチングし、第1のコンタクトホールと第2のコンタクトホールを接続する配線を該透明導電性被膜により構成する。かくして、コモン電極が外部の配線と接続される。   Through the above steps, a contact hole reaching the common electrode (first contact hole) and a contact hole reaching the lower wiring (second contact hole) are formed. Thereafter, a transparent conductive film is formed and etched in the same process as the formation of the pixel electrode, and a wiring connecting the first contact hole and the second contact hole is constituted by the transparent conductive film. Thus, the common electrode is connected to the external wiring.

第2の発明の構成は、
(1)画素電極の周辺部に重ねて光を遮蔽するコモン電極が配置されている。
(3)前記画素電極と同一層の被膜よりなり、前記コモン電極および前記ソース配線と同一層の配線とコンタクトする被膜を有する。
た有機樹脂層に配置されている
という特徴を有する。第2の発明の作用、効果は、第1の発明に関して説明したものと同じである。
The configuration of the second invention is as follows:
(1) A common electrode for shielding light is disposed on the periphery of the pixel electrode.
(3) A film made of the same layer as the pixel electrode and having a film in contact with the common electrode and the wiring of the same layer as the source wiring.
It is characterized by being disposed in the organic resin layer. The operation and effect of the second invention are the same as those described with respect to the first invention.

上記の第1もしくは第2の発明において、画素電極の層とコモン電極の間の絶縁層(第2の絶縁層)はポリイミド等の有機樹脂を用いて、その表面が平坦となるようにしてもよい。
また、上記の第1もしくは第2の発明において、画素電極の層とコモン電極の間の絶縁層(第2の絶縁層)は、高誘電材料としてもよい。特に、コモン電極がその表面に形成される絶縁層(第1の絶縁層)よりも高い誘電率のものを用いると良い。
In the first or second invention, the insulating layer (second insulating layer) between the pixel electrode layer and the common electrode is made of an organic resin such as polyimide so that the surface thereof is flat. Good.
In the first or second invention, the insulating layer (second insulating layer) between the pixel electrode layer and the common electrode may be a high dielectric material. In particular, a material having a dielectric constant higher than that of the insulating layer (first insulating layer) on which the common electrode is formed is preferably used.

画素電極とコモン電極の間に存在する絶縁層の誘電率が、コモン電極がその表面に形成される有機樹脂層の誘電率よりも高くすると、当然のことながら、補助容量を大きくできる。一般に、配線間の容量結合が大きくなるので、半導体回路においては絶縁層の誘電率を高くすることは避けられてきた。しかしながら、本発明においては、主たる配線であるソース配線、ゲイト配線はコモン電極によって遮蔽された状態にあり、該絶縁層を介して、画素電極と容量結合する配線は皆無である。したがって、該絶縁層を高誘電材料とすることに関しては全く問題がない。   If the dielectric constant of the insulating layer existing between the pixel electrode and the common electrode is higher than the dielectric constant of the organic resin layer formed on the surface of the common electrode, it is natural that the auxiliary capacitance can be increased. In general, since capacitive coupling between wirings is increased, it has been avoided to increase the dielectric constant of an insulating layer in a semiconductor circuit. However, in the present invention, the source wiring and the gate wiring which are main wirings are shielded by the common electrode, and there is no wiring capacitively coupled to the pixel electrode through the insulating layer. Therefore, there is no problem with the insulating layer as a high dielectric material.

また、ボンディングを強固なものとするには、上記の第1もしくは第2の発明において、ボンディングされる部分(ボンディングパッド)は、画素電極と同一層の被膜と、ソース配線と同一層の配線の多層構造とするとよい。   Further, in order to strengthen the bonding, in the first or second invention described above, the portion to be bonded (bonding pad) is made of a film of the same layer as the pixel electrode and a wiring of the same layer as the source wiring. A multilayer structure is preferable.

画素電極の周辺部を覆うブラックマトリクスと画素電極とを絶縁膜を介して一部重ねることにより、その部分を補助容量として構成することができる。このこと自体は、画素の開口率を低下させる要因ではない。また、絶縁膜を薄くすることができるので、その容量値を大きなものとすることができる。   By partially overlapping the black matrix covering the periphery of the pixel electrode and the pixel electrode with an insulating film interposed therebetween, that portion can be configured as an auxiliary capacitor. This itself is not a factor that reduces the aperture ratio of the pixel. Further, since the insulating film can be thinned, the capacitance value can be increased.

本明細書に開示する発明は、アクティブマトリクス型の液晶電気光学装置のみではなく、画素電極とその周辺を覆うブラックマトリクスと、薄膜トランジスタに接続される補助容量とが必要とされるフラットパネルディスプレイ一般に利用することができる。このように本発明は工業上、有益である。   The invention disclosed in this specification is not limited to an active matrix liquid crystal electro-optical device, but is generally used for a flat panel display that requires a black matrix covering a pixel electrode and its periphery, and an auxiliary capacitor connected to a thin film transistor. can do. Thus, the present invention is industrially useful.

図1乃至図3に本明細書で開示する発明を利用したアクティブマトリクス型の液晶表示装置の画素の構成を示す。図1に本実施例の画素のTFT部分の作製工程断面図の概略を、また、図2に上記画素の各配線、コモン電極、画素電極、半導体層等の配置を示す。図2(A)の点線X−Yに沿った断面を図1に示すが、図1は概念的なものであり、図2の配置とは厳密には同一ではない。さらに、図3は表示装置のコモン電極と下層の配線のコンタクト部分(層間コンタクト領域)、外部引き出し端子(ボンディングされる部分、端子領域)およびTFT領域の作製工程断面図を示す。図中の番号は全ての図において対応する。   1 to 3 show a pixel structure of an active matrix liquid crystal display device using the invention disclosed in this specification. FIG. 1 shows an outline of a manufacturing process sectional view of a TFT portion of a pixel of this embodiment, and FIG. 2 shows an arrangement of each wiring, common electrode, pixel electrode, semiconductor layer and the like of the pixel. A cross section taken along the dotted line XY in FIG. 2A is shown in FIG. 1, but FIG. 1 is conceptual and is not exactly the same as the arrangement in FIG. Further, FIG. 3 is a sectional view of manufacturing steps of the contact portion (interlayer contact region), the external lead terminal (bonded portion, terminal region) and the TFT region of the common electrode and the lower layer wiring of the display device. The numbers in the figures correspond in all figures.

なお、図1乃至図3に示されているのは、薄膜トランジスタが配置された基板側の構成のみであり、実際には、対向する基板(対向基板)も存在し、対向基板と図1に示す基板との間に液晶が数μmの間隔を有して保持される。
以下、作製工程を説明する。図1(A)に示すように、下地の酸化珪素膜(図示せず)の設けられたガラス基板11上にはトランジスタの半導体層(活性層)12が設けられる。
Note that FIGS. 1 to 3 show only the structure on the substrate side where the thin film transistor is arranged, and there is actually a counter substrate (counter substrate), which is shown in FIG. The liquid crystal is held with a gap of several μm between the substrate and the substrate.
Hereinafter, the manufacturing process will be described. As shown in FIG. 1A, a semiconductor layer (active layer) 12 of a transistor is provided on a glass substrate 11 provided with a base silicon oxide film (not shown).

活性層12は、非晶質珪素膜を加熱またはレーザー光の照射によって、結晶化させた結晶性珪素膜で構成される。活性層12を覆って、ゲイト絶縁膜13が形成される。ゲイト絶縁膜13の材料としては、酸化珪素もしくは窒化珪素が好ましく、例えば、プラズマCVD法によって形成された酸化珪素膜を用いればよい。ゲイト絶縁膜上には、公知のスパッタ法によりアルミニウム−チタン合金によってゲイト配線(ゲイト電極)14が形成される。(図1(A)、図3(A))   The active layer 12 is composed of a crystalline silicon film obtained by crystallizing an amorphous silicon film by heating or laser light irradiation. A gate insulating film 13 is formed covering the active layer 12. The material of the gate insulating film 13 is preferably silicon oxide or silicon nitride. For example, a silicon oxide film formed by a plasma CVD method may be used. On the gate insulating film, a gate wiring (gate electrode) 14 is formed of an aluminum-titanium alloy by a known sputtering method. (Fig. 1 (A), Fig. 3 (A))

この状態での画素部分の回路の配置を図2(A)に示す。(図2(A))
次にゲイト配線をマスクとして公知のイオンドーピング法によって活性層にN型もしくはP型の不純物を導入し、不純物領域15を形成する。不純物導入後、必要によっては、熱アニールもしくはレーザーアニール等によって不純物の活性化(半導体膜の再結晶化)をおこなってもよい。
以上の工程の後,窒化珪素膜(もしくは酸化珪素膜)16をプラズマCVD法で堆積する。これは第1の層間絶縁物として機能する。(図1(B)、図3(B))
The circuit arrangement of the pixel portion in this state is shown in FIG. (Fig. 2 (A))
Next, an impurity region 15 is formed by introducing an N-type or P-type impurity into the active layer by a known ion doping method using the gate wiring as a mask. After the introduction of the impurities, if necessary, the impurities may be activated (recrystallization of the semiconductor film) by thermal annealing or laser annealing.
After the above steps, a silicon nitride film (or silicon oxide film) 16 is deposited by plasma CVD. This functions as a first interlayer insulator. (Fig. 1 (B), Fig. 3 (B))

次に、第1の層間絶縁物16に不純物領域15に達するコンタクトホールを形成する。そして、公知のスパッタ法によりチタンとアルミニウムの多層膜を形成し、これをエッチングして、ソース配線17aおよびドレイン電極17b、さらに、ボンディングパッドに接続する配線17cを形成する。図3においては、配線17cは端子領域と層間コンタクト領域の双方に記載されているが、これは同一のものである。
以上の工程の後,窒化珪素膜(もしくは酸化珪素膜)18をプラズマCVD法で堆積する。これは第2の層間絶縁物として機能する。(図1(C)、図3(C))
Next, a contact hole reaching the impurity region 15 is formed in the first interlayer insulator 16. Then, a multilayer film of titanium and aluminum is formed by a known sputtering method, and this is etched to form a source wiring 17a, a drain electrode 17b, and a wiring 17c connected to the bonding pad. In FIG. 3, the wiring 17c is shown in both the terminal region and the interlayer contact region, but this is the same.
After the above steps, a silicon nitride film (or silicon oxide film) 18 is deposited by plasma CVD. This functions as a second interlayer insulator. (Fig. 1 (C), Fig. 3 (C))

この状態での画素部分の回路の配置を図2(B)に示す。(図2(B))
次に、公知のスパッタ法により、クロム膜を形成し、これをエッチングして、コモン電極22を形成する。クロム以外にチタンを用いてもよい。
この状態での画素部分の回路の配置を図2(C)に示す。図からわかるように、コモン電極はソース配線とゲイト配線を覆うように形成される。(図2(C))
The circuit arrangement of the pixel portion in this state is shown in FIG. (Fig. 2 (B))
Next, a chromium film is formed by a known sputtering method, and this is etched to form the common electrode 22. Titanium may be used in addition to chromium.
The circuit arrangement of the pixel portion in this state is shown in FIG. As can be seen from the figure, the common electrode is formed so as to cover the source wiring and the gate wiring. (Fig. 2 (C))

さらに、スピンコーティング法によりポリイミドの有機樹脂層20を形成する。その厚さは、コモン電極の厚さより厚いことが必要であるが、典型的には、0.5〜1μmとするとよい。この場合、コモン電極上の部分での厚さは0.3μm以上とできる。そして、有機樹脂層にコンタクトホール21を形成する。ここで、コンタクトホール21aは画素電極とTFTを接続するコンタクトを形成するものである。また、コンタクトホール21bはボンディングする部分の開口部分である。さらに、コンタクトホール21cおよび21dは、本発明のコモン電極と下層配線とを接続する配線を設けるためのコンタクトホールである。(図1(D)、図3(D))   Further, an organic resin layer 20 of polyimide is formed by a spin coating method. The thickness needs to be larger than the thickness of the common electrode, but is typically 0.5 to 1 μm. In this case, the thickness on the common electrode can be 0.3 μm or more. Then, contact holes 21 are formed in the organic resin layer. Here, the contact hole 21a forms a contact for connecting the pixel electrode and the TFT. Moreover, the contact hole 21b is an opening part of the part to bond. Further, the contact holes 21c and 21d are contact holes for providing a wiring for connecting the common electrode of the present invention and the lower layer wiring. (Fig. 1 (D), Fig. 3 (D))

さらに、エッチングを進め、第2の層間絶縁膜18をもエッチングする。この工程によって、コンタクトホール21a、21bおよび21dでは下層の配線17に達する。しかしながら、コンタクトホール21cにおいては、コモン電極19がエッチングストッパーとなり、それ以上、エッチングが進行しない。
次に、公知のスパッタ法により、ITO膜を形成し、これをエッチングして、画素電極22a、22bおよび22c、ボンディング部の表面の保護膜22dおよび層間接続配線22eを形成する。
Further, the etching is advanced, and the second interlayer insulating film 18 is also etched. By this step, the lower wiring 17 is reached in the contact holes 21a, 21b and 21d. However, in the contact hole 21c, the common electrode 19 serves as an etching stopper, and etching does not proceed further.
Next, an ITO film is formed by a known sputtering method, and this is etched to form pixel electrodes 22a, 22b and 22c, a protective film 22d on the surface of the bonding portion, and an interlayer connection wiring 22e.

画素電極22cは当該トランジスタの画素電極であり、画素電極22aおよび22bは隣接する画素電極である。本実施例では、保護膜22dは配線17cとのみコンタクトし、層間接続配線22eは配線17cおよびコモン電極19のみとコンタクトするものとする。   The pixel electrode 22c is a pixel electrode of the transistor, and the pixel electrodes 22a and 22b are adjacent pixel electrodes. In this embodiment, the protective film 22d is in contact with only the wiring 17c, and the interlayer connection wiring 22e is in contact with only the wiring 17c and the common electrode 19.

画素電極22a乃至22bがコモン電極19と重なる部分には、有機樹脂層20を介して、容量23a、23b、23cが、それぞれ形成される。コンタクトホール21b(ボンディングパッド)においては、ボンディング配線24を接続する。該部分では配線17cと透明導電性被膜の保護膜22dが多層に設けれており、保護膜22dは表面が外気によって劣化しないので、いつでも安定したボンディングができる。(図1(E)、図3(E))   Capacitors 23 a, 23 b, and 23 c are formed on the portions where the pixel electrodes 22 a to 22 b overlap with the common electrode 19 through the organic resin layer 20. A bonding wiring 24 is connected to the contact hole 21b (bonding pad). In this portion, the wiring 17c and the protective film 22d of the transparent conductive film are provided in multiple layers, and since the surface of the protective film 22d is not deteriorated by the outside air, stable bonding can be performed at any time. (Fig. 1 (E), Fig. 3 (E))

この状態での画素部分の回路の配置を図2(D)に示す。なお、図においては画素電極および画素電極とコモン電極の重なりの部分(すなわち、容量の存在する部分)の位置を分かりやすくするため、網掛けで示す。図からわかるように、画素電極はコモン電極に重なるように形成され、コモン電極がブラックマトリクスとして機能する。例えば、強光の照射による電荷の発生や蓄積を防ぐこともできる。   The circuit arrangement of the pixel portion in this state is shown in FIG. In the drawing, the pixel electrode and the position of the overlapping portion of the pixel electrode and the common electrode (that is, the portion where the capacitance exists) are shown by shading for easy understanding. As can be seen from the figure, the pixel electrode is formed so as to overlap the common electrode, and the common electrode functions as a black matrix. For example, it is possible to prevent the generation and accumulation of charges due to irradiation with strong light.

また、単なる遮光のみではなく、コモン電極19は、外部からの電磁波に対するシールドとしても機能する。即ち、ゲイト配線14やソース配線17aがアンテナとなることによる不要な信号の侵入を防ぐ機能も有する。(図2(D))
なお、図2(C)に明らかなように、コモン電極19は、薄膜トランジスタのチャネルをも覆うように配置されている。これは、薄膜トランジスタに光が照射されることによって、その動作に影響が出ることを防ぐためである。
Further, the common electrode 19 functions not only as a light shield but also as a shield against an electromagnetic wave from the outside. In other words, the gate wiring 14 and the source wiring 17a have a function of preventing unnecessary signal intrusion due to the antenna. (Fig. 2 (D))
As is clear from FIG. 2C, the common electrode 19 is disposed so as to cover the channel of the thin film transistor. This is to prevent the operation of the thin film transistor from being affected by light.

ここでは、有機樹脂層20を単層にした構成を示したが、多層構造にしてもよい。また、無機材料やより誘電率の高い材料により構成してもよい。なぜならば、有機樹脂層に相当する絶縁層を介して画素電極と下層の配線が容量結合することは全くないからである。有機樹脂層20に相当する絶縁層を高誘電材料とすると補助容量を高くする上で効果的である。   Here, a configuration in which the organic resin layer 20 is a single layer is shown, but a multilayer structure may be used. Moreover, you may comprise with an inorganic material or a material with a higher dielectric constant. This is because there is no capacitive coupling between the pixel electrode and the lower wiring through the insulating layer corresponding to the organic resin layer. If the insulating layer corresponding to the organic resin layer 20 is made of a high dielectric material, it is effective in increasing the auxiliary capacitance.

本発明の1実施例の作製工程断面図を示す。The manufacturing process sectional drawing of one Example of this invention is shown. 実施例の配線等の配置を示す。An arrangement of wiring and the like in the embodiment is shown. 実施例の作製工程断面図を示す。The manufacturing process sectional drawing of an Example is shown.

符号の説明Explanation of symbols

11 ガラス基板
12 活性層
13 ゲイト絶縁膜
14 ゲイト配線(ゲイト電極)
15 不純物領域
16 第1の層間絶縁物
17 ソース配線およびそれと同一層配線
18 第2の層間絶縁物
19 コモン電極
20 有機樹脂層
21 コンタクトホール
22 画素電極およびそれと同一層配線
23 補助容量
24 ボンディングされた配線
11 Glass substrate 12 Active layer 13 Gate insulating film 14 Gate wiring (gate electrode)
DESCRIPTION OF SYMBOLS 15 Impurity area | region 16 1st interlayer insulator 17 Source wiring and its same layer wiring 18 2nd interlayer insulator 19 Common electrode
20 Organic Resin Layer 21 Contact Hole 22 Pixel Electrode and Same Layer Wiring 23 Auxiliary Capacitor 24 Bonded Wiring

Claims (44)

有機樹脂膜と、前記有機樹脂膜上に形成された画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An organic resin film, and a pixel electrode formed on the organic resin film,
A corner portion of the pixel electrode has a rounded shape.
有機樹脂膜と、前記有機樹脂膜上に形成された透明導電膜でなる画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An organic resin film, and a pixel electrode made of a transparent conductive film formed on the organic resin film,
A corner portion of the pixel electrode has a rounded shape.
有機樹脂膜と、前記有機樹脂膜上に形成されたITOでなる画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An organic resin film, and a pixel electrode made of ITO formed on the organic resin film,
A corner portion of the pixel electrode has a rounded shape.
有機樹脂膜と、前記有機樹脂膜上に形成された画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An organic resin film, and a pixel electrode formed on the organic resin film,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
有機樹脂膜と、前記有機樹脂膜上に形成された透明導電膜でなる画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An organic resin film, and a pixel electrode made of a transparent conductive film formed on the organic resin film,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
有機樹脂膜と、前記有機樹脂膜上に形成されたITOでなる画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An organic resin film, and a pixel electrode made of ITO formed on the organic resin film,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
0.3μm以上の膜厚を有する有機樹脂膜と、前記有機樹脂膜上に形成された画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An organic resin film having a thickness of 0.3 μm or more, and a pixel electrode formed on the organic resin film,
A corner portion of the pixel electrode has a rounded shape.
0.3μm以上の膜厚を有する有機樹脂膜と、前記有機樹脂膜上に形成された透明導電膜でなる画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An organic resin film having a thickness of 0.3 μm or more, and a pixel electrode made of a transparent conductive film formed on the organic resin film,
A corner portion of the pixel electrode has a rounded shape.
0.3μm以上の膜厚を有する有機樹脂膜と、前記有機樹脂膜上に形成されたITOでなる画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An organic resin film having a thickness of 0.3 μm or more, and a pixel electrode made of ITO formed on the organic resin film,
A corner portion of the pixel electrode has a rounded shape.
0.3μm以上の膜厚を有する有機樹脂膜と、前記有機樹脂膜上に形成された画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An organic resin film having a thickness of 0.3 μm or more, and a pixel electrode formed on the organic resin film,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
0.3μm以上の膜厚を有する有機樹脂膜と、前記有機樹脂膜上に形成された透明導電膜でなる画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An organic resin film having a thickness of 0.3 μm or more, and a pixel electrode made of a transparent conductive film formed on the organic resin film,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
0.3μm以上の膜厚を有する有機樹脂膜と、前記有機樹脂膜上に形成されたITOでなる画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An organic resin film having a thickness of 0.3 μm or more, and a pixel electrode made of ITO formed on the organic resin film,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
ガラス基板上に形成された下地膜と、
前記下地膜上に形成された半導体層と、
前記半導体層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
前記ゲイト絶縁膜及び前記窒化珪素膜を貫通している第1のコンタクトホールにおいて前記半導体層に接続された電極と、
前記窒化珪素膜及び前記電極上に形成された有機樹脂膜と、
前記有機樹脂膜を貫通している第2のコンタクトホールにおいて前記電極に接続された画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
A base film formed on a glass substrate;
A semiconductor layer formed on the base film;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
A silicon nitride film formed on the gate insulating film and the gate electrode;
An electrode connected to the semiconductor layer in a first contact hole penetrating the gate insulating film and the silicon nitride film;
An organic resin film formed on the silicon nitride film and the electrode;
A pixel electrode connected to the electrode in a second contact hole penetrating the organic resin film,
A corner portion of the pixel electrode has a rounded shape.
ガラス基板上に形成された下地膜と、
前記下地膜上に形成された半導体層と、
前記半導体層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
前記ゲイト絶縁膜及び前記窒化珪素膜を貫通している第1のコンタクトホールにおいて前記半導体層に接続された電極と、
前記窒化珪素膜及び前記電極上に形成された有機樹脂膜と、
前記有機樹脂膜を貫通している第2のコンタクトホールにおいて前記電極に接続された透明導電膜でなる画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
A base film formed on a glass substrate;
A semiconductor layer formed on the base film;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
A silicon nitride film formed on the gate insulating film and the gate electrode;
An electrode connected to the semiconductor layer in a first contact hole penetrating the gate insulating film and the silicon nitride film;
An organic resin film formed on the silicon nitride film and the electrode;
A pixel electrode made of a transparent conductive film connected to the electrode in a second contact hole penetrating the organic resin film,
A corner portion of the pixel electrode has a rounded shape.
ガラス基板上に形成された下地膜と、
前記下地膜上に形成された半導体層と、
前記半導体層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
前記ゲイト絶縁膜及び前記窒化珪素膜を貫通している第1のコンタクトホールにおいて前記半導体層に接続された電極と、
前記窒化珪素膜及び前記電極上に形成された有機樹脂膜と、
前記有機樹脂膜を貫通している第2のコンタクトホールにおいて前記電極に接続されたITOでなる画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
A base film formed on a glass substrate;
A semiconductor layer formed on the base film;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
A silicon nitride film formed on the gate insulating film and the gate electrode;
An electrode connected to the semiconductor layer in a first contact hole penetrating the gate insulating film and the silicon nitride film;
An organic resin film formed on the silicon nitride film and the electrode;
A pixel electrode made of ITO connected to the electrode in a second contact hole penetrating the organic resin film,
A corner portion of the pixel electrode has a rounded shape.
ガラス基板上に形成された下地膜と、
前記下地膜上に形成された半導体層と、
前記半導体層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
前記ゲイト絶縁膜及び前記窒化珪素膜を貫通している第1のコンタクトホールにおいて前記半導体層に接続された電極と、
前記窒化珪素膜及び前記電極上に形成された有機樹脂膜と、
前記有機樹脂膜を貫通している第2のコンタクトホールにおいて前記電極に接続された画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
A base film formed on a glass substrate;
A semiconductor layer formed on the base film;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
A silicon nitride film formed on the gate insulating film and the gate electrode;
An electrode connected to the semiconductor layer in a first contact hole penetrating the gate insulating film and the silicon nitride film;
An organic resin film formed on the silicon nitride film and the electrode;
A pixel electrode connected to the electrode in a second contact hole penetrating the organic resin film,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
ガラス基板上に形成された下地膜と、
前記下地膜上に形成された半導体層と、
前記半導体層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
前記ゲイト絶縁膜及び前記窒化珪素膜を貫通している第1のコンタクトホールにおいて前記半導体層に接続された電極と、
前記窒化珪素膜及び前記電極上に形成された有機樹脂膜と、
前記有機樹脂膜を貫通している第2のコンタクトホールにおいて前記電極に接続された透明導電膜でなる画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
A base film formed on a glass substrate;
A semiconductor layer formed on the base film;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
A silicon nitride film formed on the gate insulating film and the gate electrode;
An electrode connected to the semiconductor layer in a first contact hole penetrating the gate insulating film and the silicon nitride film;
An organic resin film formed on the silicon nitride film and the electrode;
A pixel electrode made of a transparent conductive film connected to the electrode in a second contact hole penetrating the organic resin film,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
ガラス基板上に形成された下地膜と、
前記下地膜上に形成された半導体層と、
前記半導体層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
前記ゲイト絶縁膜及び前記窒化珪素膜を貫通している第1のコンタクトホールにおいて前記半導体層に接続された電極と、
前記窒化珪素膜及び前記電極上に形成された有機樹脂膜と、
前記有機樹脂膜を貫通している第2のコンタクトホールにおいて前記電極に接続されたITOでなる画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
A base film formed on a glass substrate;
A semiconductor layer formed on the base film;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
A silicon nitride film formed on the gate insulating film and the gate electrode;
An electrode connected to the semiconductor layer in a first contact hole penetrating the gate insulating film and the silicon nitride film;
An organic resin film formed on the silicon nitride film and the electrode;
A pixel electrode made of ITO connected to the electrode in a second contact hole penetrating the organic resin film,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
請求項13乃至18のいずれか一において、前記有機樹脂膜の厚さは、0.3μm以上であることを特徴とする液晶表示装置。   19. The liquid crystal display device according to claim 13, wherein the organic resin film has a thickness of 0.3 μm or more. 請求項13乃至19のいずれか一において、前記半導体層は、前記ゲイト電極と重ならない領域に不純物領域を有し、前記不純物領域の端部は前記ゲイト電極の端部と概略一致していることを特徴とする液晶表示装置。   20. The semiconductor layer according to claim 13, wherein the semiconductor layer has an impurity region in a region that does not overlap the gate electrode, and an end portion of the impurity region substantially coincides with an end portion of the gate electrode. A liquid crystal display device. 請求項1乃至20のいずれか一において、前記有機樹脂膜は、ポリイミドであることを特徴とする液晶表示装置。   21. The liquid crystal display device according to claim 1, wherein the organic resin film is polyimide. 請求項1乃至21のいずれか一において、前記有機樹脂膜は、スピンコーティング法により形成されていることを特徴とする液晶表示装置。   The liquid crystal display device according to claim 1, wherein the organic resin film is formed by a spin coating method. 表面が平坦な絶縁膜と、前記表面が平坦な絶縁膜上に形成された画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An insulating film having a flat surface, and a pixel electrode formed on the insulating film having a flat surface,
A corner portion of the pixel electrode has a rounded shape.
表面が平坦な絶縁膜と、前記表面が平坦な絶縁膜上に形成された透明導電膜でなる画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An insulating film having a flat surface, and a pixel electrode made of a transparent conductive film formed on the flat insulating film,
A corner portion of the pixel electrode has a rounded shape.
表面が平坦な絶縁膜と、前記表面が平坦な絶縁膜上に形成されたITOでなる画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An insulating film having a flat surface, and a pixel electrode made of ITO formed on the flat insulating film;
A corner portion of the pixel electrode has a rounded shape.
表面が平坦な絶縁膜と、前記表面が平坦な絶縁膜上に形成された画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An insulating film having a flat surface, and a pixel electrode formed on the insulating film having a flat surface,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
表面が平坦な絶縁膜と、前記表面が平坦な絶縁膜上に形成された透明導電膜でなる画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An insulating film having a flat surface, and a pixel electrode made of a transparent conductive film formed on the flat insulating film,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
表面が平坦な絶縁膜と、前記表面が平坦な絶縁膜上に形成されたITOでなる画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An insulating film having a flat surface, and a pixel electrode made of ITO formed on the flat insulating film;
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
0.3μm以上の膜厚を有する表面が平坦な絶縁膜と、前記表面が平坦な絶縁膜上に形成された画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An insulating film having a flat surface with a thickness of 0.3 μm or more, and a pixel electrode formed on the insulating film having a flat surface;
A corner portion of the pixel electrode has a rounded shape.
0.3μm以上の膜厚を有する表面が平坦な絶縁膜と、前記表面が平坦な絶縁膜上に形成された透明導電膜でなる画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An insulating film having a flat surface with a thickness of 0.3 μm or more, and a pixel electrode made of a transparent conductive film formed on the insulating film having a flat surface,
A corner portion of the pixel electrode has a rounded shape.
0.3μm以上の膜厚を有する表面が平坦な絶縁膜と、前記表面が平坦な絶縁膜上に形成されたITOでなる画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An insulating film having a flat surface with a thickness of 0.3 μm or more, and a pixel electrode made of ITO formed on the insulating film having a flat surface;
A corner portion of the pixel electrode has a rounded shape.
0.3μm以上の膜厚を有する表面が平坦な絶縁膜と、前記表面が平坦な絶縁膜上に形成された画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An insulating film having a flat surface with a thickness of 0.3 μm or more, and a pixel electrode formed on the insulating film having a flat surface;
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
0.3μm以上の膜厚を有する表面が平坦な絶縁膜と、前記表面が平坦な絶縁膜上に形成された透明導電膜でなる画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An insulating film having a flat surface with a thickness of 0.3 μm or more, and a pixel electrode made of a transparent conductive film formed on the insulating film having a flat surface,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
0.3μm以上の膜厚を有する表面が平坦な絶縁膜と、前記表面が平坦な絶縁膜上に形成されたITOでなる画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
An insulating film having a flat surface with a thickness of 0.3 μm or more, and a pixel electrode made of ITO formed on the insulating film having a flat surface;
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
ガラス基板上に形成された下地膜と、
前記下地膜上に形成された半導体層と、
前記半導体層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
前記ゲイト絶縁膜及び前記窒化珪素膜を貫通している第1のコンタクトホールにおいて前記半導体層に接続された電極と、
前記窒化珪素膜及び前記電極上に形成された表面が平坦な絶縁膜と、
前記表面が平坦な絶縁膜を貫通している第2のコンタクトホールにおいて前記電極に接続された画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
A base film formed on a glass substrate;
A semiconductor layer formed on the base film;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
A silicon nitride film formed on the gate insulating film and the gate electrode;
An electrode connected to the semiconductor layer in a first contact hole penetrating the gate insulating film and the silicon nitride film;
An insulating film having a flat surface formed on the silicon nitride film and the electrode;
A pixel electrode connected to the electrode in a second contact hole having a flat surface penetrating an insulating film;
A corner portion of the pixel electrode has a rounded shape.
ガラス基板上に形成された下地膜と、
前記下地膜上に形成された半導体層と、
前記半導体層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
前記ゲイト絶縁膜及び前記窒化珪素膜を貫通している第1のコンタクトホールにおいて前記半導体層に接続された電極と、
前記窒化珪素膜及び前記電極上に形成された表面が平坦な絶縁膜と、
前記表面が平坦な絶縁膜を貫通している第2のコンタクトホールにおいて前記電極に接続された透明導電膜でなる画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
A base film formed on a glass substrate;
A semiconductor layer formed on the base film;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
A silicon nitride film formed on the gate insulating film and the gate electrode;
An electrode connected to the semiconductor layer in a first contact hole penetrating the gate insulating film and the silicon nitride film;
An insulating film having a flat surface formed on the silicon nitride film and the electrode;
A pixel electrode made of a transparent conductive film connected to the electrode in a second contact hole penetrating the insulating film having a flat surface,
A corner portion of the pixel electrode has a rounded shape.
ガラス基板上に形成された下地膜と、
前記下地膜上に形成された半導体層と、
前記半導体層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
前記ゲイト絶縁膜及び前記窒化珪素膜を貫通している第1のコンタクトホールにおいて前記半導体層に接続された電極と、
前記窒化珪素膜及び前記電極上に形成された表面が平坦な絶縁膜と、
前記表面が平坦な絶縁膜を貫通している第2のコンタクトホールにおいて前記電極に接続されたITOでなる画素電極と、を有し、
前記画素電極の角部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
A base film formed on a glass substrate;
A semiconductor layer formed on the base film;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
A silicon nitride film formed on the gate insulating film and the gate electrode;
An electrode connected to the semiconductor layer in a first contact hole penetrating the gate insulating film and the silicon nitride film;
An insulating film having a flat surface formed on the silicon nitride film and the electrode;
A pixel electrode made of ITO connected to the electrode in a second contact hole penetrating the insulating film having a flat surface;
A corner portion of the pixel electrode has a rounded shape.
ガラス基板上に形成された下地膜と、
前記下地膜上に形成された半導体層と、
前記半導体層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
前記ゲイト絶縁膜及び前記窒化珪素膜を貫通している第1のコンタクトホールにおいて前記半導体層に接続された電極と、
前記窒化珪素膜及び前記電極上に形成された表面が平坦な絶縁膜と、
前記表面が平坦な絶縁膜を貫通している第2のコンタクトホールにおいて前記電極に接続された画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
A base film formed on a glass substrate;
A semiconductor layer formed on the base film;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
A silicon nitride film formed on the gate insulating film and the gate electrode;
An electrode connected to the semiconductor layer in a first contact hole penetrating the gate insulating film and the silicon nitride film;
An insulating film having a flat surface formed on the silicon nitride film and the electrode;
A pixel electrode connected to the electrode in a second contact hole having a flat surface penetrating an insulating film;
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
ガラス基板上に形成された下地膜と、
前記下地膜上に形成された半導体層と、
前記半導体層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
前記ゲイト絶縁膜及び前記窒化珪素膜を貫通している第1のコンタクトホールにおいて前記半導体層に接続された電極と、
前記窒化珪素膜及び前記電極上に形成された表面が平坦な絶縁膜と、
前記表面が平坦な絶縁膜を貫通している第2のコンタクトホールにおいて前記電極に接続された透明導電膜でなる画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
A base film formed on a glass substrate;
A semiconductor layer formed on the base film;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
A silicon nitride film formed on the gate insulating film and the gate electrode;
An electrode connected to the semiconductor layer in a first contact hole penetrating the gate insulating film and the silicon nitride film;
An insulating film having a flat surface formed on the silicon nitride film and the electrode;
A pixel electrode made of a transparent conductive film connected to the electrode in a second contact hole penetrating the insulating film having a flat surface,
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
ガラス基板上に形成された下地膜と、
前記下地膜上に形成された半導体層と、
前記半導体層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト絶縁膜及び前記ゲイト電極上に形成された窒化珪素膜と、
前記ゲイト絶縁膜及び前記窒化珪素膜を貫通している第1のコンタクトホールにおいて前記半導体層に接続された電極と、
前記窒化珪素膜及び前記電極上に形成された表面が平坦な絶縁膜と、
前記表面が平坦な絶縁膜を貫通している第2のコンタクトホールにおいて前記電極に接続されたITOでなる画素電極と、を有し、
前記画素電極の端部は、丸みを帯びた形状であることを特徴とする液晶表示装置。
A base film formed on a glass substrate;
A semiconductor layer formed on the base film;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
A silicon nitride film formed on the gate insulating film and the gate electrode;
An electrode connected to the semiconductor layer in a first contact hole penetrating the gate insulating film and the silicon nitride film;
An insulating film having a flat surface formed on the silicon nitride film and the electrode;
A pixel electrode made of ITO connected to the electrode in a second contact hole penetrating the insulating film having a flat surface;
The liquid crystal display device according to claim 1, wherein an end portion of the pixel electrode has a rounded shape.
請求項35乃至40のいずれか一において、前記表面が平坦な絶縁膜の厚さは、0.3μm以上であることを特徴とする液晶表示装置。   41. The liquid crystal display device according to claim 35, wherein the insulating film having a flat surface has a thickness of 0.3 [mu] m or more. 請求項35乃至41のいずれか一において、前記半導体層は前記ゲイト電極と重ならない領域に不純物領域を有し、前記不純物領域の端部は前記ゲイト電極の端部と概略一致していることを特徴とする液晶表示装置。   45. The semiconductor device according to claim 35, wherein the semiconductor layer has an impurity region in a region that does not overlap with the gate electrode, and an end portion of the impurity region substantially coincides with an end portion of the gate electrode. A characteristic liquid crystal display device. 請求項23乃至42のいずれか一において、前記表面が平坦な絶縁膜は、ポリイミドであることを特徴とする液晶表示装置。   43. The liquid crystal display device according to claim 23, wherein the insulating film having a flat surface is polyimide. 請求項23乃至43のいずれか一において、前記表面が平坦な絶縁膜は、スピンコーティング法により形成されていることを特徴とする液晶表示装置。   44. The liquid crystal display device according to claim 23, wherein the insulating film having a flat surface is formed by a spin coating method.
JP2005003499A 2005-01-11 2005-01-11 Liquid crystal display device Withdrawn JP2005148766A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005003499A JP2005148766A (en) 2005-01-11 2005-01-11 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005003499A JP2005148766A (en) 2005-01-11 2005-01-11 Liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP18564096A Division JPH1010581A (en) 1996-06-25 1996-06-25 Display device

Publications (1)

Publication Number Publication Date
JP2005148766A true JP2005148766A (en) 2005-06-09

Family

ID=34698173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005003499A Withdrawn JP2005148766A (en) 2005-01-11 2005-01-11 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2005148766A (en)

Similar Documents

Publication Publication Date Title
US6005648A (en) Display device
JP3901902B2 (en) Liquid crystal display
KR101055011B1 (en) Active matrix substrate and liquid crystal display device having the same
US7038740B1 (en) Liquid crystal display device having high light utilization efficiency
JPH1031235A (en) Liquid crystal display
JP4211855B2 (en) Liquid crystal display device and manufacturing method thereof
JP2007249100A (en) Active matrix substrate, liquid crystal display device and manufacturing method thereof
JP2760462B2 (en) Active matrix substrate
US20070291192A1 (en) Thin film array panel
US20230178560A1 (en) Thin-film transistor and method for manufacturing same, and array substrate and display panel
US9627585B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
US8772781B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
JP2007116164A (en) THIN FILM TRANSISTOR SUBSTRATE AND ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY PANEL HAVING THE SAME AND ITS MANUFACTURING METHOD
KR20130071685A (en) Liquid crystal display device and method of fabricating the same
WO2017177734A1 (en) Array substrate and manufacturing method therefor, display panel, and electronic device
JPH0954342A (en) Active matrix type liquid crystal display panel and its production
US8755016B2 (en) Liquid crystal panel, TFT array substrate and manufacturing method thereof
KR102102903B1 (en) Thin film transistor array substrate and method of fabricating the same
JPH1010581A (en) Display device
JP4486640B2 (en) Thin film transistor manufacturing method
WO2012176702A1 (en) Tft substrate, method for producing same, and display device
JPH1010580A (en) Display device
JP2004341186A (en) Thin film transistor panel and method of manufacturing the same
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
JP3367821B2 (en) Active matrix substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051011

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20051110