JP2005142254A - Wiring board and manufacturing method thereof - Google Patents
Wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP2005142254A JP2005142254A JP2003375216A JP2003375216A JP2005142254A JP 2005142254 A JP2005142254 A JP 2005142254A JP 2003375216 A JP2003375216 A JP 2003375216A JP 2003375216 A JP2003375216 A JP 2003375216A JP 2005142254 A JP2005142254 A JP 2005142254A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- solder resist
- wiring board
- resist layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】樹脂絶縁層に複数の導体回路を有する配線基板のソルダーレジストのパターニングにおいて、開口形状が良好であり、かつ信頼性の高い配線基板を提供するところにある。特に、リール・ツー・リール工法により生産性を向上させた配線基板の製造方法及びそれをもちいた配線基板を提供するところにある。
【解決手段】基板の少なくとも片側の最表層にソルダーレジスト層を有する配線基板の製造方法において、該ソルダーレジスト層に開口部を形成する際に、前記開口部の同一部分に2回の露光処理を行い、第1の露光と第2の露光処理が、異なるフォトマスクを使用する配線基板の製造方法である。
【選択図】図1An object of the present invention is to provide a highly reliable wiring board having a favorable opening shape in patterning of a solder resist on a wiring board having a plurality of conductor circuits in a resin insulating layer. In particular, the present invention is to provide a method of manufacturing a wiring board with improved productivity by a reel-to-reel method and a wiring board using the same.
In a method of manufacturing a wiring board having a solder resist layer on at least one outermost layer of a substrate, when the opening is formed in the solder resist layer, the same portion of the opening is exposed twice. The first exposure process and the second exposure process are a method for manufacturing a wiring board using different photomasks.
[Selection] Figure 1
Description
本発明は配線基板およびその製造方法に関するものであり、特に配線基板のソルダーレジスト層の形成方法に関する。 The present invention relates to a wiring board and a method for manufacturing the same, and more particularly to a method for forming a solder resist layer of a wiring board.
従来の配線基板は、該基板の少なくとも片側の最表層に端子ホール等の開口部分があり、該開口部の隣接回路間のはんだブリッジの防止、又は、電子機器の使用環境から最表層の回路を保護することを目的としたソルダーレジスト層を有している。すなわち、ソルダーレジスト層は、高信頼性の配線板を形成するためには必要不可欠である。 A conventional wiring board has an opening such as a terminal hole on the outermost layer on at least one side of the board, and prevents a solder bridge between adjacent circuits of the opening or a circuit on the outermost layer from the environment in which the electronic device is used. It has a solder resist layer for the purpose of protection. That is, the solder resist layer is indispensable for forming a highly reliable wiring board.
従来、ソルダーレジスト層は配線回路が形成された基材に感光性ソルダーレジストの樹脂液を塗布し、所定のパターンに合わせてフォトマスクを介して露光を行い、現像し、露光光の照射部分を硬化させるという工程によって形成されていた。さらに、ソルダーレジスト層の形成後には、開口部から露出した配線回路部上にニッケルおよび金などの金属層を設ける。 Conventionally, a solder resist layer is obtained by applying a resin solution of a photosensitive solder resist to a substrate on which a wiring circuit is formed, performing exposure through a photomask in accordance with a predetermined pattern, developing, and exposing an exposure light irradiation portion. It was formed by a process of curing. Further, after the solder resist layer is formed, a metal layer such as nickel and gold is provided on the wiring circuit portion exposed from the opening.
しかしながら、従来の方法では開口部の底部の端にソルダーレジスト樹脂が残るソルダーレジスト樹脂の残渣の問題や、開口径が小さくなり、開口部断面が台形に近い形状とならない問題点を抱えている。 However, the conventional method has a problem of a solder resist resin residue in which the solder resist resin remains at the bottom end of the opening, and a problem that the opening diameter becomes small and the opening cross section does not become a trapezoidal shape.
図4(a)〜(d)は、従来のソルダーレジスト層形成工程の模式側断面図である。図4(a)に示したように基材1上には、最表層の回路パターン2が形成されている。前記基材は1層又は複数層の配線層が積層されたコア基板であり、該コア基板の回路パターンと前記最表層の回路パターン2とを導通されている。図4(b)に示したように基材1の及び回路パターンの上全面に、ソルダーレジスト層3を塗布形成する。図4(c)では、回路パターン2上のソルダーレジスト層に開口部を形成するため、フォトマスク4を用いて露光処理を行う。フォトマスク4には、ソルダーレジスト層の開口部の部分に遮光部6が設けられている。この露光光の照射時、回路パターン2からの反射光により、ソルダーレジスト層を形成する必要のない開口部の部分に露光光が照射されるためソルダーレジストが硬化し、現像によって除去できない現象が起こる。すなわち、ソルダーレジスト層の開口部の断面形状が正常な台形とならない問題と、又は、前記断面の近傍の回路パターン表面にソルダーレジスト樹脂の残渣の発生する問題がある。更に開口部の形状が小さくなる問題が発生する場合がある。図4(d)では、ソルダーレジスト層の未露光部を現像処理により開口部を形成し、端子ホール7を形成する。以上の工程により、最表層に端子ホールとソルダーレジスト層が完成する。
4A to 4D are schematic side sectional views of a conventional solder resist layer forming step. As shown in FIG. 4A, the
ソルダーレジスト層をパターニングする際、ソルダーレジスト層の形成部の積算露光量を規定積算露光量より減らすことにより、不要部のソルダーレジスト層は除去しやすくなる。しかし、積算露光量が少ないとソルダーレジスト層の信頼性が低下する問題が発生する。すなわち、最表層の回路を保護の信頼性が低下し、電子機器の使用環境での回路パターンの高信頼性が損なわれる問題となる(特許文献1参照)。 When patterning the solder resist layer, the unnecessary portion of the solder resist layer can be easily removed by reducing the integrated exposure amount of the solder resist layer forming portion from the specified integrated exposure amount. However, when the integrated exposure amount is small, there is a problem that the reliability of the solder resist layer is lowered. That is, the reliability of protecting the outermost layer circuit is lowered, and the high reliability of the circuit pattern in the environment in which the electronic device is used becomes a problem (see Patent Document 1).
以下に、公知文献を記す。
本発明は、前述のような従来の配線基板の有する問題点を解消し、樹脂絶縁層に複数の導体回路を有する配線基板のソルダーレジスト層のパターニングにおいて、開口形状が良好であり、かつ信頼性の高い配線基板を提供するところにある。特に、リール・ツー・リール工法により生産性を向上させた配線基板の製造方法を提供するところにある。 The present invention eliminates the problems of the conventional wiring board as described above, and has a good opening shape and reliability in the patterning of the solder resist layer of the wiring board having a plurality of conductor circuits in the resin insulating layer. It is in the place of providing a high wiring board. In particular, the present invention is to provide a method of manufacturing a wiring board with improved productivity by a reel-to-reel method.
本発明において上記課題を解決するために、まず本発明の請求項1に係る発明は、配線層と絶縁層を交互に積層し各配線を導通させ回路を形成した配線基板の製造方法において、基板の少なくとも片側の最表層にソルダーレジスト層を有し、該ソルダーレジスト層に開口部を形成する際に、前記開口部の同一部分に2回の露光処理を行うことを特徴とする配線基板の製造方法である。
In order to solve the above-mentioned problems in the present invention, first, the invention according to
また、本発明の請求項2に係る発明は、前記露光処理が、第1の露光と第2の露光において、異なるフォトマスクを使用することを特徴とする請求項1記載の配線基板の製造方法である。
The invention according to
また、本発明の請求項3に係る発明は、第1の露光処理が、第2の露光に用いるフォトマスクの各パターンの大きさより、1〜30%内の一定寸法幅をリサイズし、拡大された各パターンを形成したフォトマスクを使用することを特徴とする請求項1、又は2記載の配線基板の製造方法である。
Further, in the invention according to claim 3 of the present invention, the first exposure process is resized and enlarged by a constant dimension width within 1 to 30% from the size of each pattern of the photomask used for the second exposure. 3. The method of manufacturing a wiring board according to
また、本発明の請求項4に係る発明は、第2の露光処理の積算露光量が、第1の露光処理の積算露光量の30〜200%で露光処理することを特徴とする請求項1乃至3のいずれか1項記載の配線基板の製造方法。
である。
The invention according to claim 4 of the present invention is characterized in that the exposure processing is performed with the integrated exposure amount of the second exposure processing being 30 to 200% of the integrated exposure amount of the first exposure processing. The method for manufacturing a wiring board according to any one of
It is.
さらにまた、本発明の請求項5に係る発明は、前記露光処理が、リール・ツー・リール工法により行われることを特徴とする請求項1乃至4のいずれか1項記載の配線基板の製造方法である。 Furthermore, the invention according to claim 5 of the present invention is characterized in that the exposure process is performed by a reel-to-reel method. It is.
本発明の請求項6に係る発明は、請求項1乃至5のいずれか1項記載の配線基板の製造方法を用いたことにより、最表層ソルダーレジスト層の開口部から露出する回路パターン上に、ソルダーレジスト樹脂の残渣が存在しないことを特徴とする配線基板である。
In the invention according to
本発明の配線基板およびその製造方法、とくにソルダーレジスト層の形成方法を用いることにより、ソルダーレジスト層のパターニングにおいて開口形状の良好な、また信頼性の高い配線基板を得ることができる。 By using the wiring substrate of the present invention and the manufacturing method thereof, particularly the method of forming a solder resist layer, it is possible to obtain a wiring substrate having a good opening shape and high reliability in patterning of the solder resist layer.
以下、本発明の実施の形態をさらに詳細に説明する。図1は、本発明のソルダーレジスト層形成工程を説明する側断面図で、(a)は、露光後で、(b)は、現像後である。本発明の配線基板は、回路パターンが片面のみに存在する場合、両面に存在する場合、さらにまた多層に回路パターンが形成されている場合のいずれであっても差し支えない。なお、図1は、片側の最表層に回路パターン及びソルダーレジスト層の形成の図面で説明する。 Hereinafter, embodiments of the present invention will be described in more detail. FIG. 1 is a side sectional view for explaining the solder resist layer forming step of the present invention, in which (a) is after exposure and (b) is after development. The wiring board of the present invention may be any of the case where the circuit pattern exists only on one side, the case where the circuit pattern exists on both sides, and the case where the circuit pattern is formed in multiple layers. FIG. 1 will be described with reference to the formation of a circuit pattern and a solder resist layer on the outermost layer on one side.
図1(a)は、基板8の最表層に回路パターン9が形成されている。基板の最表層及び回路パターンの表面全体にソルダーレジスト層10が形成されている。前記ソルダーレジ
スト層10上にフォトマスク11,14を用いて2回の露光処理をする。第1の露光処理は、第1の未露光エリア110であり、第2の露光処理は、第2の未露光エリア140である。その結果、開口部となる第2の露光における未硬化部22を中心に、その左右に第2の露光における硬化部21、その外側に第1、第2の露光における硬化部20が形成する。図1(b)は、現像処理後のソルダーレジスト層10であり、第2の露光における未硬化部22は、開口部となり、端子ホール17が形成されている。ソルダーレジスト層10は、第1の露光による硬化の影響を含む第2の露光における硬化部21、その外側に第1、第2の露光により完全に硬化した硬化部20が完成する。
In FIG. 1A, a
図1(a)の本発明のソルダーレジスト層10としては、液状およびドライフィルムのどちらでも差し支えない。液状のソルダーレジストの塗布方法としては、例えばスクリーン印刷法、ローラーコート法、ディップコート法、スプレーコート法、スピナーコート法、カーテンコート法が例示できるがこれらに限定されるものではない。ドライフィルムによるソルダーレジスト層の形成方法としては、ロールラミネート法、平板ラミネート法、平板プレス法などの各種手段を用いることができる。尚、ソルダーレジスト層の膜厚は10〜40μm程度である。
The solder resist
ソルダーレジスト層の露光工程において、第1の露光と第2の露光では異なるフォトマスクを使用する。すなわち、ソルダーレジストの開口させたい部分(複数の)の形状、大きさと、ほぼ等しい形状、大きさの複数のパターン(遮光部)を有する第1のフォトマスクと、該第1のフォトマスクとパターンの形状が相似形であり、相対的な配置も等しいため、フォトマスク上の一点を原点としたとき、各パターン部の原点に対する相対座標は等しいが、面積が1〜30%大きいパターン(遮光部)を有する第2のフォトマスクを用意し、いずれかのフォトマスクを第1の露光に用い、残りのフォトマスクを第2の露光に用いる。なお、このような第2のフォトマスクは、元となるパターンの外形部に一定寸法の幅を付与してパターンを拡大するリサイズの手法を用いて作成することができる。 In the exposure process of the solder resist layer, different photomasks are used for the first exposure and the second exposure. That is, a first photomask having a plurality of patterns (light-shielding portions) having a shape and size substantially equal to the shape and size of the portion (s) to be opened of the solder resist, and the first photomask and pattern Since the shape of each of the pattern parts is similar and the relative arrangement is also equal, when one point on the photomask is the origin, the relative coordinates with respect to the origin of each pattern part are the same, but the pattern (light-shielding part) is 1-30% larger in area ), A photomask is used for the first exposure, and the remaining photomask is used for the second exposure. Note that such a second photomask can be produced by using a resizing technique of enlarging the pattern by giving a constant width to the outer shape of the original pattern.
以下、第1の露光に第2のフォトマスクを用い、第2の露光に第1のフォトマスクを用いた例で説明する。 Hereinafter, an example in which the second photomask is used for the first exposure and the first photomask is used for the second exposure will be described.
第1の露光でソルダーレジスト層の適正露光量の一部を照射し、第2の露光で残りの露光量を照射する。第1および第2の露光における積算露光量の合計がソルダーレジスト層の適正露光量となるとなるように、第1および第2の露光量を設定する。第2の露光量は第1の露光量の30〜200%とするが、より好ましくは50〜100%の露光量である。これにより、開口部近傍の積算露光量が相対的に少なくなり、回路パターンからの光の反射が減少し現像により除去されやすくなる。図1(a)に示すように、第2の露光における硬化部21のエリアの幅は、前記リサイズの寸法幅の左右され、該部の積算露光量は、第2の露光量の積算露光量により決まる。すなわち、開口部の形状、寸法等を十分考慮し、リサイズ量及び第2の露光条件を最適化することが重要である。
A part of the appropriate exposure amount of the solder resist layer is irradiated in the first exposure, and the remaining exposure amount is irradiated in the second exposure. The first and second exposure amounts are set so that the sum of the integrated exposure amounts in the first and second exposures becomes the appropriate exposure amount of the solder resist layer. The second exposure amount is 30 to 200% of the first exposure amount, and more preferably 50 to 100%. Thereby, the integrated exposure amount in the vicinity of the opening is relatively reduced, the reflection of light from the circuit pattern is reduced, and it is easily removed by development. As shown in FIG. 1A, the width of the area of the hardened
次に本発明の一実施例の配線基板の製造方法について詳細に説明する。図2は、本発明のソルダーレジスト層形成工程の模式側断面図である。 Next, the manufacturing method of the wiring board of one Example of this invention is demonstrated in detail. FIG. 2 is a schematic sectional side view of the solder resist layer forming process of the present invention.
絶縁樹脂上に導体回路が形成された基板8に、感光性のソルダーレジスト樹脂の溶液を、スクリーンを使用して基材の片面にベタ印刷後、該基板をセミキュアし、ソルダーレジスト層を形成する(図2(a)、(b)参照)。
The
次に、ソルダーレジスト層を形成しない箇所に遮光部を設けたフォトマスクを介して露光を行う。このとき、同一部分に2回の露光を行う。ソルダーレジスト層の露光工程において、第1の露光と第2の露光では異なるフォトマスクを使用する。第1の露光では、第
2の露光より各パターン部分の大きな第1のフォトマスク11を使用し、第2の露光では第2のフォトマスク14を使用する。相対的なパターン配置は第1のフォトマスク11、第2のフォトマスク14とも等しいが、第1のフォトマスクは各パターンの大きさが第2のフォトマスクより1〜30%大きい。第1の露光でソルダーレジスト層の適正露光量の一部を照射し、第2の露光で残りの露光量を照射する。不用部分を現像後、熱および必要があれば紫外線により硬化させ、端子ホール17を有するソルダーレジスト層が形成される(図2(c)、(d)、(e)参照)。
Next, exposure is performed through a photomask provided with a light-shielding portion at a location where the solder resist layer is not formed. At this time, the same part is exposed twice. In the exposure process of the solder resist layer, different photomasks are used for the first exposure and the second exposure. In the first exposure, the
図3(a)に示したように、まず第1の露光を行うことにより、第1の露光における硬化部18および第1の露光における未硬化部19が生じる。次に、図3(b)に示したように第2の露光を行うことにより、第1、2の露光により硬化が進行する第1、第2の露光による硬化部20、第1の露光においては光が照射されずに硬化しないが、第2の露光によって光が照射され硬化が進行する、第2の露光における硬化部21、および第1、第2の露光いずれによっても光が照射されない、第2の露光における未硬化部22が生じる。
As shown in FIG. 3A, firstly, the first exposure is performed to generate a cured
現像によって除去されるのは第2の露光における未硬化部22である。このとき、第2の露光における未硬化部22は積算露光量の少ない第2の露光における硬化部21に囲まれているため、回路パターンからの反射光が少なく現像によって除去されやすくなっている。
The
さらに、第1の露光、第2の露光における積算露光量でソルダーレジスト層の適正露光量となる光を照射しているため、ソルダーレジスト層の信頼性も確保される。 Furthermore, since the light which becomes the appropriate exposure amount of the solder resist layer is irradiated with the integrated exposure amount in the first exposure and the second exposure, the reliability of the solder resist layer is also ensured.
以下に、本発明の実施例について図面を用いて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図2を参照して説明する。フォトソルダーレジストPSR−4000(太陽インキ(株)製、商品名)を、スクリーンを用いて前記方法で作成した配線基板にベタ印刷後、80℃において30分間セミキュアを行った。 This will be described with reference to FIG. A photo solder resist PSR-4000 (manufactured by Taiyo Ink Co., Ltd., trade name) was solid-printed on the wiring board prepared by the above method using a screen, and then semi-cured at 80 ° C. for 30 minutes.
ソルダーレジスト層を形成しない箇所に遮光部を設けたフォトマスクを用いて、第1の露光を行った。このときの積算露光量は400mJ/cm2である。 The first exposure was performed using a photomask provided with a light-shielding portion at a location where the solder resist layer was not formed. The integrated exposure amount at this time is 400 mJ / cm 2 .
次に、第2の露光を行った。このときの積算露光量は200mJ/cm2である。第1の露光および第2の露光において、透過部分の合計の積算露光量は、適正露光量である600mJ/cm2である。 Next, a second exposure was performed. The integrated exposure amount at this time is 200 mJ / cm 2 . In the first exposure and the second exposure, the total integrated exposure amount of the transmission part is 600 mJ / cm 2 which is an appropriate exposure amount.
この基板を現像し、ポストキュア、ポスト露光を行いフォトソルダーレジスト層を形成した。 The substrate was developed and post-cure and post-exposure were performed to form a photo solder resist layer.
実施例1の基板の評価により、第1の露光におけるフォトマスクの遮光部分直径が180μm、第2の露光におけるフォトマスクの遮光部分直径が150μmのとき、開口部分においてフォトソルダーレジスト層上部のトップ径は141μm、フォトソルダーレジスト層下部のボトム径は127μmであった。 When the light shielding part diameter of the photomask in the first exposure is 180 μm and the light shielding part diameter of the photomask in the second exposure is 150 μm according to the evaluation of the substrate of Example 1, the top diameter of the upper part of the photo solder resist layer in the opening part Was 141 μm, and the bottom diameter of the lower part of the photo solder resist layer was 127 μm.
以下に、本発明の比較例について説明する。 Below, the comparative example of this invention is demonstrated.
図4を参照する。露光工程において、フォトマスク4は、実施例の第2のフォトマスク
を用い、600mJ/cm2の積算露光量とする以外は、実施例と同様にしてフォトソルダーレジスト層を形成した。
Please refer to FIG. In the exposure step, a photo solder resist layer was formed in the same manner as in the example except that the second photo mask of the example was used as the photo mask 4 and the integrated exposure amount was 600 mJ / cm 2 .
実施例2の基板の評価により、フォトマスクの遮光部分直径が150μmのとき、開口部分においてフォトソルダーレジスト層上部のトップ径は123μm、フォトソルダーレジスト層下部のボトム径は99μmであった。 According to the evaluation of the substrate of Example 2, when the light shielding part diameter of the photomask was 150 μm, the top diameter of the upper part of the photo solder resist layer in the opening part was 123 μm, and the bottom diameter of the lower part of the photo solder resist layer was 99 μm.
以上の結果、本発明の製造方法では、設計値の近傍の形状の開口部を具備したソルダーレジスト層が形成出来た。 As a result, in the manufacturing method of the present invention, a solder resist layer having an opening having a shape near the design value could be formed.
1…基材
2…回路パターン
3…ソルダーレジスト層
4…フォトマスク
5…透過部
6…遮光部
7…端子ホール
8…基材
9…回路パターン
10…ソルダーレジスト層
11…第1のフォトマスク
12…透過部
13…遮光部
14…第2のフォトマスク
15…透過部
16…遮光部
17…端子ホール
18…第1の露光における硬化部
19…第1の露光における未硬化部
20…第1、2の露光における硬化部
21…第2の露光における硬化部
22…第2の露光における未硬化部
110…第1のフォトマスクの未露光エリア
140…第2のフォトマスクの未露光エリア
DESCRIPTION OF
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003375216A JP2005142254A (en) | 2003-11-05 | 2003-11-05 | Wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003375216A JP2005142254A (en) | 2003-11-05 | 2003-11-05 | Wiring board and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005142254A true JP2005142254A (en) | 2005-06-02 |
Family
ID=34686644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003375216A Pending JP2005142254A (en) | 2003-11-05 | 2003-11-05 | Wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005142254A (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007514201A (en) * | 2003-12-12 | 2007-05-31 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | Method for forming a depression in the surface of a photoresist layer |
JP2007164059A (en) * | 2005-12-16 | 2007-06-28 | Cmk Corp | Solder resist exposure system and printed wiring board manufacturing method |
JP2009251581A (en) * | 2008-04-11 | 2009-10-29 | V Technology Co Ltd | Mask for exposure and exposure device |
JP2012238668A (en) * | 2011-05-10 | 2012-12-06 | Hitachi Chem Co Ltd | Printed wiring board, manufacturing method thereof, and photosensitive resin composition |
JP2013232464A (en) * | 2012-04-27 | 2013-11-14 | Hitachi Chemical Co Ltd | Circuit board |
KR101497840B1 (en) * | 2013-12-02 | 2015-03-02 | 삼성전기주식회사 | Opening structure of solder resist and circuit boad |
JP2015121653A (en) * | 2013-12-24 | 2015-07-02 | 互応化学工業株式会社 | Manufacturing method of coated wiring board |
CN105338755A (en) * | 2015-11-23 | 2016-02-17 | 深圳崇达多层线路板有限公司 | Fabrication method of circuit board solder mask layer |
CN105430933A (en) * | 2015-12-22 | 2016-03-23 | 江苏博敏电子有限公司 | Method for treating defects of half solder mask bridge in solder mask production process |
CN113747662A (en) * | 2020-05-29 | 2021-12-03 | 深南电路股份有限公司 | Manufacturing method of circuit board solder mask and circuit board |
WO2023054637A1 (en) * | 2021-09-30 | 2023-04-06 | 太陽インキ製造株式会社 | Laminate manufacturing method |
-
2003
- 2003-11-05 JP JP2003375216A patent/JP2005142254A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007514201A (en) * | 2003-12-12 | 2007-05-31 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | Method for forming a depression in the surface of a photoresist layer |
JP2007164059A (en) * | 2005-12-16 | 2007-06-28 | Cmk Corp | Solder resist exposure system and printed wiring board manufacturing method |
JP2009251581A (en) * | 2008-04-11 | 2009-10-29 | V Technology Co Ltd | Mask for exposure and exposure device |
JP2012238668A (en) * | 2011-05-10 | 2012-12-06 | Hitachi Chem Co Ltd | Printed wiring board, manufacturing method thereof, and photosensitive resin composition |
JP2013232464A (en) * | 2012-04-27 | 2013-11-14 | Hitachi Chemical Co Ltd | Circuit board |
KR101497840B1 (en) * | 2013-12-02 | 2015-03-02 | 삼성전기주식회사 | Opening structure of solder resist and circuit boad |
JP2015121653A (en) * | 2013-12-24 | 2015-07-02 | 互応化学工業株式会社 | Manufacturing method of coated wiring board |
CN105338755A (en) * | 2015-11-23 | 2016-02-17 | 深圳崇达多层线路板有限公司 | Fabrication method of circuit board solder mask layer |
CN105338755B (en) * | 2015-11-23 | 2018-04-24 | 深圳崇达多层线路板有限公司 | A kind of production method of wiring board solder mask |
CN105430933A (en) * | 2015-12-22 | 2016-03-23 | 江苏博敏电子有限公司 | Method for treating defects of half solder mask bridge in solder mask production process |
CN113747662A (en) * | 2020-05-29 | 2021-12-03 | 深南电路股份有限公司 | Manufacturing method of circuit board solder mask and circuit board |
WO2023054637A1 (en) * | 2021-09-30 | 2023-04-06 | 太陽インキ製造株式会社 | Laminate manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3384775B2 (en) | Printed circuit card and manufacturing method thereof | |
JP2005142254A (en) | Wiring board and manufacturing method thereof | |
US5464662A (en) | Fabrication method of printed wiring board | |
JP3031042B2 (en) | Printed wiring board for surface mounting | |
JP4892835B2 (en) | Photomask and method of manufacturing wiring board using the same | |
JP3624423B2 (en) | Printed wiring board and manufacturing method thereof | |
JP2586797B2 (en) | Manufacturing method of printed wiring board | |
JPH07142841A (en) | Method for manufacturing printed wiring board | |
JP2912114B2 (en) | Manufacturing method of printed wiring board | |
JP4013176B2 (en) | Method for manufacturing printed wiring board | |
JP2625967B2 (en) | Printed wiring board | |
JP4461847B2 (en) | Mask film for exposure and method for producing printed wiring board using the same | |
JPH05315732A (en) | Manufacture of wiring board | |
JP3185345B2 (en) | Printed circuit board manufacturing method | |
JP2011171372A (en) | Method of manufacturing wiring board | |
JPS61256789A (en) | Manufacture of printed circuit board | |
JP2897365B2 (en) | Manufacturing method of wiring board | |
JP2000181074A (en) | Method for exposing photosensitive layer | |
JP2000200960A (en) | Solder resist and forming method thereof | |
JPH09260560A (en) | Lead frame and manufacturing method thereof | |
JPH0738237A (en) | Manufacture of printed wiring board | |
JPS5821839B2 (en) | printed board | |
JPH03255693A (en) | Manufacture of printed wiring board | |
CN113613385A (en) | Multilayer circuit board and preparation method thereof | |
JP2500659B2 (en) | Method for manufacturing printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091124 |