JP2005142205A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2005142205A JP2005142205A JP2003374296A JP2003374296A JP2005142205A JP 2005142205 A JP2005142205 A JP 2005142205A JP 2003374296 A JP2003374296 A JP 2003374296A JP 2003374296 A JP2003374296 A JP 2003374296A JP 2005142205 A JP2005142205 A JP 2005142205A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor device
- power supply
- terminal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】 半導体装置の消費電力を削減する。
【解決手段】 半導体装置として、同一の半導体基板上に形成され、それぞれ所定の機能を有する第1及び第2の回路を備える。第2の回路を動作させる必要がある場合には、第2の回路が電力の供給を受けるための第1及び第2の端子に、電源電圧及び接地電圧をそれぞれ供給し、第2の回路を動作させる必要がない場合には、第1及び第2の端子に電圧を供給することを停止、又は、第1の端子と前記第2の端子とを同電位にする。
【選択図】 図3
To reduce power consumption of a semiconductor device.
A semiconductor device includes first and second circuits formed on the same semiconductor substrate and each having a predetermined function. When it is necessary to operate the second circuit, the power supply voltage and the ground voltage are respectively supplied to the first and second terminals for receiving the supply of power by the second circuit, and the second circuit is When it is not necessary to operate, supply of voltage to the first and second terminals is stopped, or the first terminal and the second terminal are set to the same potential.
[Selection] Figure 3
Description
本発明は、複数の回路を有する半導体装置に関する。 The present invention relates to a semiconductor device having a plurality of circuits.
近年、携帯電話やノート型パソコンといった携帯型電子機器の普及は目覚しいものがある。これらの機器については、高性能化、高機能化は当然ながら、携帯性を考慮した軽量化や電池で長時間駆動できるようにすることについても更なる進歩が期待される。特に、電池で駆動できる時間を長くするために、これらの電子機器に搭載される半導体装置の低消費電力化が重要な課題のひとつとなっている。 In recent years, there has been a remarkable spread of portable electronic devices such as mobile phones and notebook computers. As for these devices, as well as higher performance and higher functionality, further progress is expected in terms of weight reduction in consideration of portability and enabling driving with a battery for a long time. In particular, in order to lengthen the time that can be driven by a battery, reduction of power consumption of a semiconductor device mounted on these electronic devices is one of important issues.
半導体装置の製造プロセスルールは年々微細化が進んでいる。その結果、高速化、小面積化等の効果が得られる。そして近年の半導体装置開発においては、より多くの回路を組み込むことによって高機能化を図り、SOC(system-on-a-chip)という形態をとることによって付加価値を高める傾向にある。 Semiconductor device manufacturing process rules are becoming finer year by year. As a result, effects such as higher speed and smaller area can be obtained. In recent semiconductor device development, there is a tendency to increase functionality by incorporating more circuits and to increase added value by adopting a form of SOC (system-on-a-chip).
しかし、その反面、微細化に伴うトランジスタのショート・チャネル効果により、回路停止状態でのチャネル・リーク電流は増加する傾向にある。トランジスタ単体のリーク電流が増加し、更に半導体装置の大規模化によってそのトランジスタ数が増大するので、半導体装置全体のリーク電流、つまり、半導体装置が停止状態であるときであっても流れる電源電流は益々増加することになる。このため、電源電圧の引き下げや回路の工夫等を行うことによって、低消費電力化が図られている。 However, on the other hand, the channel leakage current in the circuit stop state tends to increase due to the short channel effect of the transistor accompanying the miniaturization. Since the leakage current of a single transistor increases and the number of transistors increases as the semiconductor device becomes larger, the leakage current of the entire semiconductor device, that is, the power supply current that flows even when the semiconductor device is in a stopped state is It will increase more and more. For this reason, the power consumption is reduced by reducing the power supply voltage or by devising the circuit.
回路の工夫による低消費電力化の方法としては、回路を非同期化することによってピーク電流を削減したり、ゲーティッド・クロックの使用により不要なフリップフロップの動作を停止する等の方法がある。 As a method for reducing power consumption by devising a circuit, there are methods such as reducing the peak current by making the circuit asynchronous, or stopping the operation of unnecessary flip-flops by using a gated clock.
また、最先端の製造工程技術として、SOI(silicon on insulator)の使用等により回路停止状態での消費電力を低下させる方法が知られている(例えば、特許文献1参照)。内部回路への電源電流の経路に抵抗素子を挿入し、内部回路を流れるリーク電流を抑えた半導体装置も知られている(例えば、特許文献2参照)。
しかし、前述した回路の工夫による低消費電力化の方法によると、回路停止状態での消費電力の低下、つまり、リーク電流の低下には、効果がほとんど現れない。また、これらの方法には、回路の自動設計が非常に困難になったり、テスト・パターンの自動生成ができなくなる、又は非常に困難になる等の問題がある。 However, according to the above-described method for reducing power consumption by devising the circuit, there is almost no effect in reducing power consumption when the circuit is stopped, that is, reducing leakage current. In addition, these methods have problems such as it becomes very difficult to automatically design a circuit, test patterns cannot be automatically generated, or become extremely difficult.
また、SOIを使用すると、製造コスト面では大きな問題がある。SOI・ウェハーは、バルク・ウェハーと比べるとかなり高価であるからである。更に、内部回路への電源電流の経路に抵抗素子を挿入した半導体装置によると、リーク電流を十分に抑えることができないという問題がある。 Further, when SOI is used, there is a big problem in terms of manufacturing cost. This is because SOI wafers are considerably more expensive than bulk wafers. Further, according to the semiconductor device in which the resistance element is inserted in the path of the power supply current to the internal circuit, there is a problem that the leakage current cannot be sufficiently suppressed.
本発明は、トランジスタのチャネル・リーク電流を抑えて、半導体装置の消費電力を削減することを目的とする。 An object of the present invention is to reduce the power consumption of a semiconductor device by suppressing the channel leakage current of a transistor.
本発明は、動作させる必要がない回路に電源電圧及び接地電圧を共に与えることがないようにして、その回路の内部にリーク電流が発生しないようにし、半導体装置の消費電力を削減するようにしたものである。 The present invention prevents both a power supply voltage and a ground voltage from being applied to a circuit that does not need to be operated, prevents a leakage current from being generated inside the circuit, and reduces the power consumption of the semiconductor device. Is.
具体的には、前記課題を解決するため、請求項1の発明が講じた手段は、半導体装置として、同一の半導体基板上に形成され、それぞれ所定の機能を有する第1及び第2の回路を備え、前記第2の回路を動作させる必要がある場合には、前記第2の回路が電力の供給を受けるための第1及び第2の端子に、電源電圧及び接地電圧をそれぞれ供給し、前記第2の回路を動作させる必要がない場合には、前記第1及び第2の端子に電圧を供給することを停止、又は、前記第1の端子と前記第2の端子とを同電位にするように構成されたものである。 Specifically, in order to solve the above-mentioned problem, the means taken by the invention of claim 1 is the first and second circuits formed on the same semiconductor substrate as a semiconductor device, each having a predetermined function. And when the second circuit needs to be operated, the power supply voltage and the ground voltage are respectively supplied to the first and second terminals for receiving the power supply of the second circuit, When it is not necessary to operate the second circuit, supply of voltage to the first and second terminals is stopped, or the first terminal and the second terminal are set to the same potential. It is comprised as follows.
請求項1の発明によると、動作させる必要がない回路の動作を停止させ、かつ、その回路内部のリーク電流を低減させることができるので、半導体装置全体の消費電力を削減することができる。 According to the first aspect of the present invention, the operation of a circuit that does not need to be operated can be stopped and the leakage current in the circuit can be reduced, so that the power consumption of the entire semiconductor device can be reduced.
請求項2の発明では、請求項1に記載の半導体装置において、前記第2の回路は、前記第1の回路をテストする際に用いられるテスト回路であることを特徴とする。 According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the second circuit is a test circuit used when testing the first circuit.
請求項2の発明によると、実使用時に不要となるテスト回路の動作を停止させることができる。 According to the invention of claim 2, it is possible to stop the operation of the test circuit which becomes unnecessary during actual use.
請求項3の発明は、請求項1に記載の半導体装置において、前記第1の回路に、この回路を動作させるための電圧を供給する第1の電源配線及び第1の接地配線と、前記第1の端子に接続され、前記第2の回路に前記電源電圧を供給するための第2の電源配線と、前記第2の端子に接続され、前記第2の回路に前記接地電圧を供給するための第2の接地配線とを更に備え、前記第2の回路を動作させる必要がある場合には、前記第2の電源配線及び第2の接地配線に前記電源電圧及び前記接地電圧をそれぞれ供給し、前記第2の回路を動作させる必要がない場合には、前記第2の電源配線及び第2の接地配線に電圧を供給することを停止、又は、第2の電源配線と第2の接地配線とを同電位にするものである。 According to a third aspect of the present invention, in the semiconductor device according to the first aspect, the first power supply wiring and the first ground wiring for supplying a voltage for operating the first circuit to the first circuit; A second power supply line connected to the first terminal and supplying the power supply voltage to the second circuit; and connected to the second terminal and supplying the ground voltage to the second circuit. A second ground wiring, and when it is necessary to operate the second circuit, the power supply voltage and the ground voltage are supplied to the second power wiring and the second ground wiring, respectively. If it is not necessary to operate the second circuit, supply of voltage to the second power supply wiring and the second ground wiring is stopped, or the second power supply wiring and the second ground wiring are stopped. Are set to the same potential.
請求項3の発明によると、第2の電源配線及び第2の接地配線に供給する電圧を制御すれば、第2の回路に供給する電圧を制御することができる。第2の回路が複数ある場合には、これらに対して一括して電力の供給を制御することができる。 According to the third aspect of the invention, the voltage supplied to the second circuit can be controlled by controlling the voltage supplied to the second power supply wiring and the second ground wiring. When there are a plurality of second circuits, the supply of electric power can be controlled collectively.
請求項4の発明は、請求項1に記載の半導体装置において、前記第2の回路に前記電源電圧を供給するための電源配線と、前記第2の回路に前記接地電圧を供給するための接地配線と、前記電源配線と前記第1の端子との間に接続された第1のヒューズと、前記接地配線と前記第2の端子との間に接続された第2のヒューズとを更に備えるものである。 According to a fourth aspect of the present invention, in the semiconductor device according to the first aspect, a power supply wiring for supplying the power supply voltage to the second circuit and a ground for supplying the ground voltage to the second circuit. And further comprising: a wiring; a first fuse connected between the power supply wiring and the first terminal; and a second fuse connected between the ground wiring and the second terminal. It is.
請求項4の発明によると、半導体装置を製品に実装する際に、第1及び第2のヒューズを切断すれば、第2の回路に電源電圧及び接地電圧を与えないようにすることができる。第2の回路が電源配線及び接地配線から物理的に切断されるので、誤動作が極めて少なくなる。 According to the invention of claim 4, when the first and second fuses are cut when the semiconductor device is mounted on a product, it is possible to prevent the power supply voltage and the ground voltage from being applied to the second circuit. Since the second circuit is physically disconnected from the power supply wiring and the ground wiring, malfunctions are extremely reduced.
請求項5の発明は、請求項1に記載の半導体装置において、前記第2の回路に前記電源電圧を供給するための電源配線と、前記第2の回路に前記接地電圧を供給するための接地配線と、前記電源配線と前記第1の端子との間に接続され、前記第2の回路を動作させる必要があるか否かを示す制御信号に従って開閉する第1のスイッチと、前記接地配線と前記第2の端子との間に接続され、前記制御信号に従って開閉する第2のスイッチとを更に備えるものである。 According to a fifth aspect of the present invention, in the semiconductor device according to the first aspect, a power supply wiring for supplying the power supply voltage to the second circuit and a ground for supplying the ground voltage to the second circuit. A first switch that is connected between a wiring, the power supply wiring, and the first terminal, and that opens and closes according to a control signal indicating whether or not the second circuit needs to be operated; and the ground wiring And a second switch connected between the second terminal and opened / closed according to the control signal.
請求項5の発明によると、第1及び第2のスイッチを動作させることにより、第2の回路に電源電圧及び接地電圧を与えないようにすることができる。また、必要であれば、第2の回路に電源電圧及び接地電圧を再び与えるようにすることもできる。 According to the fifth aspect of the present invention, the power supply voltage and the ground voltage can be prevented from being applied to the second circuit by operating the first and second switches. Further, if necessary, the power supply voltage and the ground voltage can be reapplied to the second circuit.
請求項6の発明では、請求項5に記載の半導体装置において、前記制御信号は、当該半導体装置の外部から入力されるものである。 According to a sixth aspect of the present invention, in the semiconductor device according to the fifth aspect, the control signal is input from outside the semiconductor device.
請求項7の発明は、請求項5に記載の半導体装置において、設定値を記憶する記憶部を更に備え、前記記憶部が出力する前記設定値を表す信号を、前記制御信号として用いるものである。 According to a seventh aspect of the present invention, in the semiconductor device according to the fifth aspect of the present invention, the semiconductor device further includes a storage unit that stores a set value, and a signal representing the set value output from the storage unit is used as the control signal. .
請求項8の発明では、請求項5に記載の半導体装置において、前記第1及び第2のスイッチは、前記第1の回路が動作中であっても、動作するものである。 According to an eighth aspect of the present invention, in the semiconductor device according to the fifth aspect, the first and second switches operate even when the first circuit is in operation.
請求項9の発明は、請求項1に記載の半導体装置において、前記第1の端子に接続され、前記第2の回路に前記電源電圧を供給するための電源配線と、前記第2の回路に前記接地電圧を供給するための接地配線と、前記第2の回路を動作させる必要があるか否かを示す制御信号に従って、前記第2の回路を動作させる必要がある場合には、前記第2の端子と前記接地配線との間を接続し、前記第2の回路を動作させる必要がない場合には、前記第2の端子と前記電源配線との間を接続するスイッチとを更に備えるものである。 According to a ninth aspect of the present invention, in the semiconductor device according to the first aspect, the power supply wiring connected to the first terminal for supplying the power supply voltage to the second circuit, and the second circuit When it is necessary to operate the second circuit according to a ground wiring for supplying the ground voltage and a control signal indicating whether or not the second circuit needs to be operated, the second circuit A switch for connecting between the second terminal and the power supply wiring when the second circuit does not need to be operated. is there.
請求項9の発明によると、第2の回路を動作させる必要がない場合には、接地電圧を与えないようにすることができる。また、必要であれば、第2の回路に接地電圧を再び与えるようにすることもできる。1つの第2の回路に対して1つのスイッチを備えればよいので、スイッチを制御するための制御信号を少なくすることができる。 According to the invention of claim 9, when it is not necessary to operate the second circuit, the ground voltage can be prevented from being applied. If necessary, the ground voltage can be reapplied to the second circuit. Since one switch is provided for one second circuit, the number of control signals for controlling the switch can be reduced.
請求項10の発明では、請求項9に記載の半導体装置において、前記制御信号は、当該半導体装置の外部から入力されるものである。 According to a tenth aspect of the present invention, in the semiconductor device according to the ninth aspect, the control signal is input from the outside of the semiconductor device.
請求項11の発明は、請求項9に記載の半導体装置において、設定値を記憶する記憶部を更に備え、前記記憶部が出力する前記設定値を表す信号を、前記制御信号として用いるものである。 According to an eleventh aspect of the present invention, the semiconductor device according to the ninth aspect further includes a storage unit that stores a set value, and a signal that represents the set value output from the storage unit is used as the control signal. .
請求項12の発明では、請求項9に記載の半導体装置において、前記スイッチは、前記第1の回路が動作中であっても、動作するものである。 According to a twelfth aspect of the present invention, in the semiconductor device according to the ninth aspect, the switch operates even when the first circuit is operating.
請求項13の発明は、請求項1に記載の半導体装置において、前記第2の回路に前記電源電圧を供給するための電源配線と、前記第2の端子に接続され、前記第2の回路に前記接地電圧を供給するための接地配線と、前記第2の回路を動作させる必要があるか否かを示す制御信号に従って、前記第2の回路を動作させる必要がある場合には、前記第1の端子と前記電源配線との間を接続し、前記第2の回路を動作させる必要がない場合には、前記第1の端子と前記接地配線との間を接続するスイッチとを更に備えるものである。 According to a thirteenth aspect of the present invention, in the semiconductor device according to the first aspect, the power supply wiring for supplying the power supply voltage to the second circuit and the second terminal are connected to the second circuit. When it is necessary to operate the second circuit according to a ground wiring for supplying the ground voltage and a control signal indicating whether or not the second circuit needs to be operated, the first circuit When there is no need to operate the second circuit by connecting between the first terminal and the power supply wiring, the terminal further includes a switch for connecting between the first terminal and the ground wiring. is there.
請求項13の発明によると、第2の回路を動作させる必要がない場合には、電源電圧を与えないようにすることができる。また、必要であれば、第2の回路に電源電圧を再び与えるようにすることもできる。1つの第2の回路に対して1つのスイッチを備えればよいので、スイッチを制御するための制御信号を少なくすることができる。 According to the thirteenth aspect of the present invention, when it is not necessary to operate the second circuit, the power supply voltage can be prevented from being applied. If necessary, the power supply voltage can be reapplied to the second circuit. Since one switch is provided for one second circuit, the number of control signals for controlling the switch can be reduced.
請求項14の発明では、請求項13に記載の半導体装置において、前記制御信号は、当該半導体装置の外部から入力されるものである。 According to a fourteenth aspect of the present invention, in the semiconductor device according to the thirteenth aspect, the control signal is input from the outside of the semiconductor device.
請求項15の発明は、請求項13に記載の半導体装置において、設定値を記憶する記憶部を更に備え、前記記憶部が出力する前記設定値を表す信号を、前記制御信号として用いるものである。 According to a fifteenth aspect of the present invention, in the semiconductor device according to the thirteenth aspect, a storage unit that stores a set value is further provided, and a signal that represents the set value output from the storage unit is used as the control signal. .
請求項16の発明では、請求項13に記載の半導体装置において、前記スイッチは、前記第1の回路が動作中であっても、動作するものである。 According to a sixteenth aspect of the present invention, in the semiconductor device according to the thirteenth aspect, the switch operates even when the first circuit is in operation.
以上のように、本発明によると、常に動作させる必要はない回路におけるトランジスタのチャネル・リーク電流を抑えることができるので、半導体装置全体の消費電力を削減することができる。 As described above, according to the present invention, since the channel leakage current of a transistor in a circuit that does not always have to be operated can be suppressed, the power consumption of the entire semiconductor device can be reduced.
以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の実施形態に係る半導体装置のブロック図である。図1の半導体装置は、所定の機能を有する回路ブロック(第1の回路)12,14と、テスト回路(第2の回路)22,26と、第1の電源配線42と、第1の接地配線44と、第2の電源配線46と、第2の接地配線48とを備えている。以上の構成要素は、同一の半導体基板上に形成されている。また、テスト回路22は、電力の供給を受けるための第1及び第2の端子23,24を有している。同様に、テスト回路26は、第1及び第2の端子27,28を有している。
FIG. 1 is a block diagram of a semiconductor device according to an embodiment of the present invention. The semiconductor device of FIG. 1 includes circuit blocks (first circuits) 12 and 14 having predetermined functions, test circuits (second circuits) 22 and 26, a first
また、図1の半導体装置は、電源回路(図示せず)を備えており、この電源回路が、電源電圧VDD1,VDD2、接地電圧GND1,GND2を出力する。回路ブロック12,14には、第1の電源配線42を経由して電源電圧VDD1が与えられ、第1の接地配線44を経由して接地電圧GND1が与えられる。テスト回路22,26には、第2の電源配線46を経由して電源電圧VDD2が与えられ、第2の接地配線48を経由して接地電圧GND2が与えられる。
1 includes a power supply circuit (not shown), and the power supply circuit outputs power supply voltages VDD1 and VDD2 and ground voltages GND1 and GND2. The circuit blocks 12 and 14 are supplied with the power supply voltage VDD1 through the first
テスト回路22,26は、回路ブロック12,14等をテストする際に用いられるテスト容易化のための回路であって、例えばメモリのBIST(built-in self test)回路やロジックBIST回路等である。テスト回路22,26は、回路ブロック12,14等との間で信号の送受信を行い、これらの回路ブロック12,14のテストを行う。第1の端子23に電源電圧VDD2が供給され、第2の端子24に接地電圧GND2が供給されると、テスト回路22は動作する。同様に、第1の端子27に電源電圧VDD2が供給され、第2の端子28に接地電圧GND2が供給されると、テスト回路26は動作する。
The
テスト回路22,26は、図1の半導体装置の出荷前のテストの際等に用いられる回路であり、図1の半導体装置が実際に使用される際、つまり何らかの製品に搭載された状態では不要な回路である。
The
このような、テスト回路等の、必ずしも動作させる必要がない回路を構成するトランジスタも、半導体装置の他の回路を構成するトランジスタと同じものである。このため、必ずしも動作させる必要がない回路が停止している状態であっても、そのトランジスタにはチャネル・リーク電流が流れる。このリーク電流は、消費電力を増加させるので、携帯型電子機器においては長時間の電池駆動を妨げる要因となる。 A transistor that constitutes a circuit such as a test circuit that does not necessarily operate is the same as a transistor that constitutes another circuit of the semiconductor device. For this reason, even when a circuit that is not necessarily operated is stopped, a channel leak current flows through the transistor. Since this leakage current increases power consumption, it becomes a factor that hinders battery driving for a long time in a portable electronic device.
ここで、リーク電流の増加の原因は、半導体装置の製造プロセスの微細化に伴うトランジスタのショート・チャネル効果によるものであるから、各トランジスタのソースとドレインとを同電位にするか、ソース及びドレインを共に開放にすれば、チャネル・リーク電流を抑えることができる。 Here, the cause of the increase in the leakage current is due to the short channel effect of the transistor accompanying the miniaturization of the manufacturing process of the semiconductor device. If both are open, channel leakage current can be suppressed.
そこで、図1の半導体装置においては、テスト回路22を動作させる必要がある場合には、その第1及び第2の端子23,24に電源電圧及び接地電圧をそれぞれ供給し、テスト回路22を動作させる必要がない場合には、端子23,24に電圧を供給することを停止、又は、端子23,24を同一の電位にする。
Therefore, in the semiconductor device of FIG. 1, when it is necessary to operate the
図1の半導体装置は、テスト回路22,26用に専用の電源配線46及び接地配線48を備えているので、テスト回路22,26を動作させる必要がある場合には、電源回路は、第2の電源配線46に電源電圧VDD2を、第2の接地配線48に接地電圧GND2を与えるようにする。また、テスト回路22,26を動作させる必要がない場合には、電源回路は、第2の電源配線46及び第2の接地配線48に、電圧を与えないようにするか、又は、同一の電圧(例えば、電源電圧VDD2や接地電圧GND2)を与えるようにする。
The semiconductor device of FIG. 1 includes dedicated
すると、製品に実装された後等、テスト回路22,26を動作させる必要がない場合に、テスト回路22,26を構成するトランジスタのソース−ドレイン間のチャネル・リーク電流を低減し、テスト回路22,26での消費電力を抑えることができる。
Then, when it is not necessary to operate the
なお、多くの機能を備えた半導体装置においては、ユーザーによっては不要な機能も存在する。このような機能を実現するための回路は、ユーザー毎にその使用の有無を選択できる回路であって、その機能を必要としないユーザーにとっては、半導体装置が実際に使用される際におけるテスト回路と同様に不要な回路である。また、特定の機能を実行する際にのみ動作する回路は、その機能を使用しないときには不要な回路である。これらの回路等も、必ずしも動作させる必要がない回路である。 Note that in a semiconductor device having many functions, there are functions unnecessary for some users. A circuit for realizing such a function is a circuit that can select whether or not to use for each user, and for users who do not need the function, a test circuit when a semiconductor device is actually used Similarly, it is an unnecessary circuit. A circuit that operates only when a specific function is executed is an unnecessary circuit when the function is not used. These circuits are not necessarily required to operate.
そこで、テスト回路に代えて、ユーザー毎に使用の有無を選択できる回路、特定の機能を実行する際にのみ動作する回路等を備えることとし、これらの回路を第2の電源配線46及び第2の接地配線48に接続するようにしてもよい。すると、これらの回路を動作させる必要がない場合に、これらの回路で電力を消費しないようにすることができる。
Therefore, instead of the test circuit, a circuit that can select the use / non-use for each user, a circuit that operates only when a specific function is executed, and the like are provided. You may make it connect to the
また、電源電圧VDD1と電源電圧VDD2とが同一の電圧であってもよいし、接地電圧GND1と接地電圧GND2とが同一の電圧であってもよい。 Further, the power supply voltage VDD1 and the power supply voltage VDD2 may be the same voltage, and the ground voltage GND1 and the ground voltage GND2 may be the same voltage.
(第1の変形例)
図2は、本発明の実施形態の第1の変形例に係る半導体装置のブロック図である。図2の半導体装置は、回路ブロック12,14と、テスト回路22,26と、電源配線42と、接地配線44と、第1のヒューズ51,52と、第2のヒューズ53,54とを備えている。以上の構成要素は、同一の半導体基板上に形成されている。電源配線42とテスト回路22の第1の端子23との間にヒューズ51が接続され、接地配線44とテスト回路22の第2の端子24との間にヒューズ53が接続されている。電源配線42とテスト回路26の第1の端子27との間にヒューズ52が接続され、接地配線44とテスト回路26の第2の端子28との間にヒューズ54が接続されている。
(First modification)
FIG. 2 is a block diagram of a semiconductor device according to a first modification of the embodiment of the present invention. The semiconductor device of FIG. 2 includes circuit blocks 12 and 14,
回路ブロック12,14、及びテスト回路22,26には、電源回路から、電源配線42を経由して電源電圧VDDが与えられ、接地配線44を経由して接地電圧GNDが与えられる。端子23に電源電圧VDDが供給され、端子24に接地電圧GNDが供給されると、テスト回路22は動作する。端子27に電源電圧VDDが供給され、端子28に接地電圧GNDが供給されると、テスト回路26は動作する。これらの点は、以下の図においても同様である。
The circuit blocks 12 and 14 and the
まず、ヒューズ51〜54が導通している状態にしておくと、テスト回路22,26が動作して、図2の半導体装置のテストを行う。テスト終了後には、ヒューズ51〜54を切断する。すると、電力が供給されなくなるので、テスト回路22,26は動作を行わないようになる。ヒューズ51〜54を切断するには、高電圧を与える等の方法が用いられる。
First, when the
なお、テスト回路に代えて、ユーザー毎に使用の有無を選択できる回路等を備えるようにしてもよい。すると、これらの回路を動作させる必要がない場合に電力を消費しないようにすることができる。 In addition, it may replace with a test circuit and may be provided with the circuit etc. which can select the presence or absence of use for every user. Then, power can be prevented from being consumed when it is not necessary to operate these circuits.
(第2の変形例)
図3は、本発明の実施形態の第2の変形例に係る半導体装置のブロック図である。図3の半導体装置は、図2の半導体装置において、ヒューズ51〜54に代えて、スイッチ61,62,63,64を、同一の半導体基板上に備えたものである。図3の半導体装置は、更に外部端子66,67を備えている。
(Second modification)
FIG. 3 is a block diagram of a semiconductor device according to a second modification of the embodiment of the present invention. The semiconductor device of FIG. 3 includes
外部端子66,67には、テスト回路22,26を動作させる必要があるか否かを示す制御信号が、図3の半導体装置の外部からそれぞれ入力されている。スイッチ61,63は、外部端子66に入力された制御信号に従って開閉動作し、スイッチ62,64は、外部端子67に入力された制御信号に従って開閉動作する。
Control signals indicating whether the
まず、テスト回路22,26を動作させる必要があることを示す制御信号を、外部端子66,67のそれぞれに与える。すると、スイッチ61〜64はいずれもオンになるので、テスト回路22,26が動作して、図3の半導体装置のテストを行う。テスト終了後には、テスト回路22,26を動作させる必要がないことを示す制御信号を、外部端子66,67のそれぞれに与える。すると、スイッチ61〜64はいずれもオフになり、テスト回路22,26は動作を停止する。
First, a control signal indicating that the
図4は、図3の半導体装置の他の例を示すブロック図である。図4の半導体装置は、図3の半導体装置において、外部端子66,67に代えて、記憶部としてのレジスタ68,69を備えたものである。
FIG. 4 is a block diagram showing another example of the semiconductor device of FIG. The semiconductor device shown in FIG. 4 is different from the semiconductor device shown in FIG. 3 in that registers 68 and 69 serving as storage units are provided in place of the
レジスタ68は、設定値を記憶し、記憶している設定値を表す信号を、テスト回路22を動作させる必要があるか否かを示す制御信号として、スイッチ61,63に出力する。レジスタ69は、設定値を記憶し、記憶している設定値を表す信号を、テスト回路26を動作させる必要があるか否かを示す制御信号として、スイッチ62,64に出力する。
The
まず、スイッチ61〜64がオンになるような設定値をレジスタ68,69に記憶させておくと、テスト回路22,26が動作して、図4の半導体装置のテストを行う。テスト終了後には、スイッチ61〜64がオフになるような設定値をレジスタ68,69に記憶させ、テスト回路22,26を停止させる。
First, when setting values that turn on the
(第3の変形例)
図5は、本発明の実施形態の第3の変形例に係る半導体装置のブロック図である。図5の半導体装置は、図2の半導体装置において、ヒューズ53,54に代えてスイッチ71,72を、ヒューズ51,52に代えて抵抗73,74を、同一の半導体基板上に備えたものである。
(Third Modification)
FIG. 5 is a block diagram of a semiconductor device according to a third modification of the embodiment of the present invention. The semiconductor device shown in FIG. 5 is the same as the semiconductor device shown in FIG. is there.
電源配線42は、抵抗73を介してテスト回路22の第1の端子23に接続され、抵抗74を介してテスト回路26の第1の端子27に接続されている。抵抗73,74は、低い抵抗値を有するものであり、その抵抗値は、オンになっているときのスイッチ71,72のそれぞれの抵抗値とほぼ等しいことが望ましい。
The
外部端子66,67には、テスト回路22,26を動作させる必要があるか否かを示す制御信号が、図5の半導体装置の外部からそれぞれ入力されている。スイッチ71は、テスト回路22の第2の端子24に、電源配線42又は接地配線44のいずれを接続するかを、外部端子66に入力された制御信号に従って選択する。同様に、スイッチ72は、テスト回路26の第2の端子28に、電源配線42又は接地配線44のいずれを接続するかを、外部端子67に入力された制御信号に従って選択する。
Control signals indicating whether or not the
まず、テスト回路22,26を動作させる必要があることを示す制御信号を、外部端子66,67のそれぞれに与える。すると、スイッチ71,72はいずれも接地配線44を選択するので、テスト回路22,26が動作して、図5の半導体装置のテストを行う。テスト終了後には、テスト回路22,26を動作させる必要がないことを示す制御信号を、外部端子66,67のそれぞれに与える。すると、スイッチ71,72はいずれも電源配線42を選択し、テスト回路22,26は動作を停止する。
First, a control signal indicating that the
図6は、図5の半導体装置の他の例を示すブロック図である。図6の半導体装置は、図5の半導体装置において、外部端子66,67に代えて、記憶部としてのレジスタ68,69を備えたものである。
FIG. 6 is a block diagram illustrating another example of the semiconductor device of FIG. The semiconductor device in FIG. 6 includes the
レジスタ68は、設定値を記憶し、記憶している設定値を表す信号を、テスト回路22を動作させる必要があるか否かを示す制御信号として、スイッチ71に出力する。レジスタ69は、設定値を記憶し、記憶している設定値を表す信号を、テスト回路26を動作させる必要があるか否かを示す制御信号として、スイッチ72に出力する。
The
まず、スイッチ71,72が接地配線44を選択するような設定値をレジスタ68,69に記憶させておくと、テスト回路22,26が動作して、図6の半導体装置のテストを行う。テスト終了後には、スイッチ71,72が電源配線42を選択するような設定値をレジスタ68,69に記憶させ、テスト回路22,26を停止させる。
First, when setting values for selecting the
(第4の変形例)
図7は、本発明の実施形態の第4の変形例に係る半導体装置のブロック図である。図7の半導体装置は、図5の半導体装置において、スイッチ71と抵抗73との位置を入れ換え、スイッチ72と抵抗74との位置を入れ換えたものである。
(Fourth modification)
FIG. 7 is a block diagram of a semiconductor device according to a fourth modification of the embodiment of the present invention. The semiconductor device in FIG. 7 is the same as the semiconductor device in FIG. 5 except that the positions of the
接地配線44は、抵抗73を介してテスト回路22の第2の端子24に接続され、抵抗74を介してテスト回路26の第2の端子28に接続されている。
The
外部端子66,67には、図5の半導体装置と同様に、図7の半導体装置の外部から制御信号が入力されている。スイッチ71は、テスト回路22の第1の端子23に、電源配線42又は接地配線44のいずれを接続するかを、外部端子66に入力された制御信号に従って選択する。同様に、スイッチ72は、テスト回路26の第1の端子27に、電源配線42又は接地配線44のいずれを接続するかを、外部端子67に入力された制御信号に従って選択する。
Control signals are input to the
まず、テスト回路22,26を動作させる必要があることを示す制御信号を、外部端子66,67のそれぞれに与える。すると、スイッチ71,72はいずれも電源配線42を選択するので、テスト回路22,26が動作して、図7の半導体装置のテストを行う。テスト終了後には、テスト回路22,26を動作させる必要がないことを示す制御信号を、外部端子66,67のそれぞれに与える。すると、スイッチ71,72はいずれも接地配線44を選択し、テスト回路22,26は動作を停止する。
First, a control signal indicating that the
図8は、図7の半導体装置の他の例を示すブロック図である。図8の半導体装置は、図7の半導体装置において、外部端子66,67に代えて、記憶部としてのレジスタ68,69を備えたものである。
FIG. 8 is a block diagram showing another example of the semiconductor device of FIG. The semiconductor device in FIG. 8 includes the
レジスタ68は、設定値を記憶し、記憶している設定値を表す信号を、テスト回路22を動作させる必要があるか否かを示す制御信号として、スイッチ71に出力する。レジスタ69は、設定値を記憶し、記憶している設定値を表す信号を、テスト回路26を動作させる必要があるか否かを示す制御信号として、スイッチ72に出力する。
The
まず、スイッチ71,72が電源配線42を選択するような設定値をレジスタ68,69に記憶させておくと、テスト回路22,26が動作して、図8の半導体装置のテストを行う。テスト終了後には、スイッチ71,72が接地配線44を選択するような設定値をレジスタ68,69に記憶させ、テスト回路22,26を停止させる。
First, when setting values such that the
以上のように、図1〜図8の半導体装置によると、製品に実装された後等、テスト回路22,26を動作させる必要がない場合に、テスト回路22,26を構成するトランジスタのソース−ドレイン間のチャネル・リーク電流を低減し、テスト回路22,26での消費電力を抑えることができる。
As described above, according to the semiconductor device of FIGS. 1 to 8, when it is not necessary to operate the
なお、図3〜図8の半導体装置においても、テスト回路に代えて、所定の機能を有し、ユーザー毎に使用の有無を選択できる回路、又は特定の機能を実行する際にのみ動作する回路等を備えるようにしてもよい。すると、これらの回路を動作させる必要がない場合に電力を消費しないようにすることができる。 3 to 8, in place of the test circuit, a circuit that has a predetermined function and can be used or not used for each user, or a circuit that operates only when a specific function is executed. Etc. may be provided. Then, power can be prevented from being consumed when it is not necessary to operate these circuits.
また、図3、図5、又は図7の半導体装置に接続されたプロセッサ等の出力を外部端子66,67に与えるようにしてもよいし、図4、図6、又は図8の半導体装置が、プログラムを実行するプロセッサ等を更に備え、このプロセッサ等がレジスタ68,69に値を格納させるようにしてもよい。すると、回路ブロック12,14が動作中であっても、スイッチ61〜64,71,72は動作し、特定の機能を実行する際にのみ動作する回路に対して、電源電圧VDD及び接地電圧VSSを、特定の機能を実行する際にのみ与え、その他の通常動作時には与えないようにすることができる。その結果、更なる低消費電力化を図ることができる。
Further, an output of a processor or the like connected to the semiconductor device of FIG. 3, FIG. 5, or FIG. 7 may be given to the
また、図4、図6、又は図8の半導体装置が記憶部としてレジスタ68,69を備える場合について説明したが、レジスタ68,69に代えてメモリを備えるようにしてもよい。
Further, although the case where the semiconductor device of FIG. 4, FIG. 6, or FIG. 8 includes the
図1,図3〜図8の半導体装置においては、スイッチを制御することにより、テスト回路22,26や、これに代えて備えた、ユーザー毎に使用の有無を選択できる回路を、再び動作させるようにすることが容易にできる。このため、テスト回路22,26を用いて出荷後の不具合解析や詳細評価を行ったり、ユーザー毎に使用の有無を選択できる回路を用いて機能追加を行うことが可能となる。
In the semiconductor devices of FIGS. 1 to 3, by controlling the switches, the
以上説明したように、本発明に係る半導体装置は、常に動作させる必要はない回路におけるリーク電流を抑えることができ、消費電力を削減することができるので、複数の回路を有する半導体装置等として有用である。 As described above, the semiconductor device according to the present invention is useful as a semiconductor device having a plurality of circuits because leakage current in a circuit that does not always need to be operated can be suppressed and power consumption can be reduced. It is.
12,14 回路ブロック(第1の回路)
22,26 テスト回路(第2の回路)
42 第1の電源配線
44 第1の接地配線
46 第2の電源配線
48 第2の接地配線
23,27 第1の端子
24,28 第2の端子
51,52 第1のヒューズ
53,54 第2のヒューズ
61〜64,71,72 スイッチ
66,67 外部端子
68,69 レジスタ(記憶部)
12, 14 circuit block (first circuit)
22, 26 Test circuit (second circuit)
42
Claims (16)
前記第2の回路を動作させる必要がある場合には、
前記第2の回路が電力の供給を受けるための第1及び第2の端子に、電源電圧及び接地電圧をそれぞれ供給し、
前記第2の回路を動作させる必要がない場合には、
前記第1及び第2の端子に電圧を供給することを停止、又は、前記第1の端子と前記第2の端子とを同電位にするように構成された
半導体装置。 First and second circuits formed on the same semiconductor substrate, each having a predetermined function,
When it is necessary to operate the second circuit,
A power supply voltage and a ground voltage are respectively supplied to first and second terminals for receiving power from the second circuit;
If it is not necessary to operate the second circuit,
A semiconductor device configured to stop supplying a voltage to the first and second terminals or to make the first terminal and the second terminal have the same potential.
前記第2の回路は、
前記第1の回路をテストする際に用いられるテスト回路である
ことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The second circuit includes:
A semiconductor device comprising a test circuit used when testing the first circuit.
前記第1の回路に、この回路を動作させるための電圧を供給する第1の電源配線及び第1の接地配線と、
前記第1の端子に接続され、前記第2の回路に前記電源電圧を供給するための第2の電源配線と、
前記第2の端子に接続され、前記第2の回路に前記接地電圧を供給するための第2の接地配線とを更に備え、
前記第2の回路を動作させる必要がある場合には、
前記第2の電源配線及び前記第2の接地配線に前記電源電圧及び前記接地電圧をそれぞれ供給し、
前記第2の回路を動作させる必要がない場合には、
前記第2の電源配線及び前記第2の接地配線に電圧を供給することを停止、又は、前記第2の電源配線と前記第2の接地配線とを同電位にする
ことを特徴とする半導体装置。 The semiconductor device according to claim 1,
A first power supply wiring and a first ground wiring for supplying a voltage for operating the circuit to the first circuit;
A second power supply line connected to the first terminal for supplying the power supply voltage to the second circuit;
A second ground wiring connected to the second terminal for supplying the ground voltage to the second circuit;
When it is necessary to operate the second circuit,
Supplying the power supply voltage and the ground voltage to the second power supply wiring and the second ground wiring, respectively;
If it is not necessary to operate the second circuit,
Stopping supply of voltage to the second power supply wiring and the second ground wiring, or setting the second power supply wiring and the second ground wiring to the same potential .
前記第2の回路に前記電源電圧を供給するための電源配線と、
前記第2の回路に前記接地電圧を供給するための接地配線と、
前記電源配線と前記第1の端子との間に接続された第1のヒューズと、
前記接地配線と前記第2の端子との間に接続された第2のヒューズとを更に備える
ことを特徴とする半導体装置。 The semiconductor device according to claim 1,
Power supply wiring for supplying the power supply voltage to the second circuit;
A ground wiring for supplying the ground voltage to the second circuit;
A first fuse connected between the power supply wiring and the first terminal;
A semiconductor device, further comprising a second fuse connected between the ground wiring and the second terminal.
前記第2の回路に前記電源電圧を供給するための電源配線と、
前記第2の回路に前記接地電圧を供給するための接地配線と、
前記電源配線と前記第1の端子との間に接続され、前記第2の回路を動作させる必要があるか否かを示す制御信号に従って開閉する第1のスイッチと、
前記接地配線と前記第2の端子との間に接続され、前記制御信号に従って開閉する第2のスイッチとを更に備える
ことを特徴とする半導体装置。 The semiconductor device according to claim 1,
Power supply wiring for supplying the power supply voltage to the second circuit;
A ground wiring for supplying the ground voltage to the second circuit;
A first switch connected between the power supply wiring and the first terminal and opened / closed according to a control signal indicating whether or not the second circuit needs to be operated;
A semiconductor device further comprising: a second switch connected between the ground wiring and the second terminal and opened and closed in accordance with the control signal.
前記制御信号は、
当該半導体装置の外部から入力されるものである
ことを特徴とする半導体装置。 The semiconductor device according to claim 5,
The control signal is
A semiconductor device which is input from the outside of the semiconductor device.
設定値を記憶する記憶部を更に備え、
前記記憶部が出力する前記設定値を表す信号を、前記制御信号として用いる
ことを特徴とする半導体装置。 The semiconductor device according to claim 5,
A storage unit for storing the setting value;
A signal representing the set value output from the storage unit is used as the control signal.
前記第1及び第2のスイッチは、
前記第1の回路が動作中であっても、動作するものである
ことを特徴とする半導体装置。 The semiconductor device according to claim 5,
The first and second switches are:
A semiconductor device which operates even when the first circuit is operating.
前記第1の端子に接続され、前記第2の回路に前記電源電圧を供給するための電源配線と、
前記第2の回路に前記接地電圧を供給するための接地配線と、
前記第2の回路を動作させる必要があるか否かを示す制御信号に従って、前記第2の回路を動作させる必要がある場合には、前記第2の端子と前記接地配線との間を接続し、前記第2の回路を動作させる必要がない場合には、前記第2の端子と前記電源配線との間を接続するスイッチとを更に備える
ことを特徴とする半導体装置。 The semiconductor device according to claim 1,
Power supply wiring connected to the first terminal for supplying the power supply voltage to the second circuit;
A ground wiring for supplying the ground voltage to the second circuit;
When the second circuit needs to be operated in accordance with a control signal indicating whether or not the second circuit needs to be operated, a connection is made between the second terminal and the ground wiring. When there is no need to operate the second circuit, the semiconductor device further comprises a switch for connecting the second terminal and the power supply wiring.
前記制御信号は、
当該半導体装置の外部から入力されるものである
ことを特徴とする半導体装置。 The semiconductor device according to claim 9.
The control signal is
A semiconductor device which is input from the outside of the semiconductor device.
設定値を記憶する記憶部を更に備え、
前記記憶部が出力する前記設定値を表す信号を、前記制御信号として用いる
ことを特徴とする半導体装置。 The semiconductor device according to claim 9.
A storage unit for storing the setting value;
A signal representing the set value output from the storage unit is used as the control signal.
前記スイッチは、
前記第1の回路が動作中であっても、動作するものである
ことを特徴とする半導体装置。 The semiconductor device according to claim 9.
The switch is
A semiconductor device which operates even when the first circuit is operating.
前記第2の回路に前記電源電圧を供給するための電源配線と、
前記第2の端子に接続され、前記第2の回路に前記接地電圧を供給するための接地配線と、
前記第2の回路を動作させる必要があるか否かを示す制御信号に従って、前記第2の回路を動作させる必要がある場合には、前記第1の端子と前記電源配線との間を接続し、前記第2の回路を動作させる必要がない場合には、前記第1の端子と前記接地配線との間を接続するスイッチとを更に備える
ことを特徴とする半導体装置。 The semiconductor device according to claim 1,
Power supply wiring for supplying the power supply voltage to the second circuit;
A ground wiring connected to the second terminal for supplying the ground voltage to the second circuit;
When the second circuit needs to be operated in accordance with a control signal indicating whether or not the second circuit needs to be operated, a connection is made between the first terminal and the power supply wiring. When there is no need to operate the second circuit, the semiconductor device further comprises a switch for connecting the first terminal and the ground wiring.
前記制御信号は、
当該半導体装置の外部から入力されるものである
ことを特徴とする半導体装置。 The semiconductor device according to claim 13,
The control signal is
A semiconductor device which is input from the outside of the semiconductor device.
設定値を記憶する記憶部を更に備え、
前記記憶部が出力する前記設定値を表す信号を、前記制御信号として用いる
ことを特徴とする半導体装置。 The semiconductor device according to claim 13,
A storage unit for storing the setting value;
A signal representing the set value output from the storage unit is used as the control signal.
前記スイッチは、
前記第1の回路が動作中であっても、動作するものである
ことを特徴とする半導体装置。 The semiconductor device according to claim 13,
The switch is
A semiconductor device which operates even when the first circuit is operating.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003374296A JP2005142205A (en) | 2003-11-04 | 2003-11-04 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003374296A JP2005142205A (en) | 2003-11-04 | 2003-11-04 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005142205A true JP2005142205A (en) | 2005-06-02 |
Family
ID=34686057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003374296A Pending JP2005142205A (en) | 2003-11-04 | 2003-11-04 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005142205A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351831A (en) * | 2005-06-16 | 2006-12-28 | Renesas Technology Corp | Semiconductor device and designing method thereof |
JP2010145175A (en) * | 2008-12-17 | 2010-07-01 | Sharp Corp | Semiconductor integrated circuit |
-
2003
- 2003-11-04 JP JP2003374296A patent/JP2005142205A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351831A (en) * | 2005-06-16 | 2006-12-28 | Renesas Technology Corp | Semiconductor device and designing method thereof |
JP2010145175A (en) * | 2008-12-17 | 2010-07-01 | Sharp Corp | Semiconductor integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7577858B2 (en) | Method for reducing power consumption in a state retaining circuit, state retaining circuit and electronic device | |
KR101513090B1 (en) | Methods and implementation of low-power power-on control circuits | |
US7436206B2 (en) | Semiconductor integrated circuit | |
US8217685B2 (en) | Input/output driver with controlled transistor voltages | |
US9407264B1 (en) | System for isolating integrated circuit power domains | |
US7605636B2 (en) | Power gating structure, semiconductor including the same and method of controlling a power gating | |
JP2008078892A (en) | Semiconductor integrated circuit device and electronic device | |
US7274247B2 (en) | System, method and program product for well-bias set point adjustment | |
US6577153B2 (en) | Semiconductor integrated circuit | |
US7877619B2 (en) | Power mode control method and circuitry | |
KR100343914B1 (en) | Semiconductor device | |
JPWO2009019788A1 (en) | Semiconductor integrated circuit | |
US10430541B2 (en) | Always-on tie cells for low power designs and method of manufacture thereof | |
JP2005142205A (en) | Semiconductor device | |
JP3616764B2 (en) | Circuit configuration for supplying power to an integrated circuit through a pad | |
CN102487278B (en) | Low-leakage I/O circuits and related devices | |
US8039274B2 (en) | Multi-chip package semiconductor device and method of detecting a failure thereof | |
JP3452896B2 (en) | Semiconductor device and inspection method thereof | |
CN100559503C (en) | Semiconductor equipment | |
KR100487195B1 (en) | Circuit for reducing leakage current of processor | |
US5786686A (en) | Low-power consumption type semiconductor device | |
JP2005109179A (en) | High speed low power logic unit | |
JP2894900B2 (en) | Semiconductor device | |
US20070296488A1 (en) | Semiconductor integrated circuits | |
JP2006303300A (en) | Semiconductor device and its manufacturing method |