JP2005117074A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005117074A JP2005117074A JP2005019889A JP2005019889A JP2005117074A JP 2005117074 A JP2005117074 A JP 2005117074A JP 2005019889 A JP2005019889 A JP 2005019889A JP 2005019889 A JP2005019889 A JP 2005019889A JP 2005117074 A JP2005117074 A JP 2005117074A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor chip
- manufacturing
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 205
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 200
- 238000005452 bending Methods 0.000 claims abstract description 9
- 239000011347 resin Substances 0.000 claims description 50
- 229920005989 resin Polymers 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 23
- 238000003825 pressing Methods 0.000 claims description 4
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 半導体チップの端部を配線パターンに接触させない半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】 半導体装置の製造方法は、電極４２を有する半導体チップ４０を、前記電極４２の形成された面を対向させて、配線パターン２０が形成された屈曲可能な基板１０に搭載する半導体装置の製造方法であって、前記半導体チップ４０と前記基板１０との間隔を、前記半導体チップ４０の端部においてその中央部よりも広くするように、前記基板１０を屈曲させる工程を含む。
【選択図】 図２
【解決手段】 半導体装置の製造方法は、電極４２を有する半導体チップ４０を、前記電極４２の形成された面を対向させて、配線パターン２０が形成された屈曲可能な基板１０に搭載する半導体装置の製造方法であって、前記半導体チップ４０と前記基板１０との間隔を、前記半導体チップ４０の端部においてその中央部よりも広くするように、前記基板１０を屈曲させる工程を含む。
【選択図】 図２
Description
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
基板上において、配線パターンと半導体チップの電極とを電気的に接続する構造を有するＣＯＦ（Chip On Film）では、半導体チップの端部と配線パターンとの接触を防止することが重要である。
従来、半導体チップの端部に突出したＡｌ配線等が、基板の配線と接触してショートする場合があった。Ａｌ配線等の突出は半導体ウェーハの切断時において発生するが、ブレード等の改善を図っても、その突出は完全に取り除くことは困難であった。
特開２００１−２１０６７６号公報
本発明はこの問題点を解決するものであり、その目的は、半導体チップの端部を配線パターンに接触させない半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
（１）本発明に係る半導体装置の製造方法は、
電極を有する半導体チップを、前記電極の形成された面を対向させて、配線パターンが形成された屈曲可能な基板に搭載する半導体装置の製造方法であって、
前記半導体チップと前記基板との間隔を、前記半導体チップの端部においてその中央部よりも広くするように、前記基板を屈曲させる工程を含む。本発明によれば、基板を屈曲させることで、半導体チップと基板との距離を半導体チップの端部において広くする。これによって、半導体チップが例えば電極上のバンプ以外の部分で基板に接触することを避けられる。特に、半導体チップを、その端部と基板と接触させずに搭載できる。また、半導体チップの電極に形成するバンプを高くしなくても、半導体チップの端部と基板との距離を広くすることができるので、バンプを高く形成するための手間及びコストを削減できる。
（２）この半導体装置の製造方法において、前記配線パターンは、前記電極と電気的に接続される接合部を有し、
前記半導体チップの搭載領域の内側であって、前記基板の前記接合部を含む部分を、前記半導体チップの搭載側に向けて突出させることによって、前記基板を屈曲させてもよい。これによれば、基板を、半導体チップの内側において突出させることで、半導体チップの端部と基板との距離を広くする。これによって、例えば、電極に形成するバンプを高くしなくても、半導体チップの端部と基板との距離を広くすることができる。
（３）この半導体装置の製造方法において、前記基板を屈曲させる前に、前記基板の屈曲する部分に複数の貫通穴を形成しておき、前記基板を変形しやすくしてもよい。貫通穴を基板の屈曲する部分に形成することで、基板の一部を突出させるために、基板を変形しやすくすることができる。
（４）この半導体装置の製造方法において、搭載台によって、前記基板を、前記半導体チップの搭載側とは反対側から押圧して、前記基板を屈曲させてもよい。これによれば、搭載台によって、基板の一部を、半導体チップの搭載側に向けて反対側から押圧して突出させる。これによって、半導体チップを、その端部と基板と接触させずに搭載できる。
（５）この半導体装置の製造方法において、前記搭載台によって前記基板を押圧した状態で、前記搭載台をステージとして、前記半導体チップを前記基板に搭載してもよい。これによれば、基板を屈曲させるために押圧する搭載台を、半導体チップを搭載するためのステージとして使用する。これによって、改めてステージ上に基板を搬送させずに、半導体チップを基板に搭載することができる。
（６）この半導体装置の製造方法において、前記基板上に樹脂を設ける工程をさらに含んでもよい。
（７）この半導体装置の製造方法において、前記樹脂を前記半導体チップの搭載後に設け、
前記樹脂を前記半導体チップの搭載後に設け、
前記搭載台によって前記基板を押圧した状態で前記樹脂を硬化させ、前記基板を屈曲した状態で固定してもよい。これによれば、基板を搭載台で押圧した状態で、樹脂を硬化させる。これによって、基板を屈曲した状態で固定することができる。
（８）この半導体装置の製造方法において、前記樹脂は熱硬化性樹脂であり、
前記樹脂を前記半導体チップの搭載前に設け、
前記半導体チップを前記基板に搭載するときに加えられる熱によって、前記樹脂を硬化させ、前記基板を屈曲した状態で固定してもよい。これによって、半導体チップの電極と配線パターンとを電気的に接続する工程と同時に、樹脂を硬化させることができる。したがって、少ない工程で、基板を屈曲した状態で固定することができる。
（９）この半導体装置の製造方法において、前記基板は、一対のリール間に掛け渡された長尺のテープであり、
前記テープがいずれかのリールから引き出された後に、前記樹脂を設け、
前記テープが他方のリールに巻き取られる前に、前記樹脂を硬化させて前記基板を屈曲した状態で固定してもよい。これによれば、リール・トゥ・リールの工程で、基板を屈曲させて、半導体チップの端部と基板との距離を広くする。これによって、生産性を高くして、半導体チップを、その端部と基板と接触させずに搭載することができる。
（１０）本発明に係る半導体装置は、上記半導体装置の製造方法によって製造されてなる。
（１１）本発明に係る半導体装置は、
電極を有する半導体チップと、
屈曲部を有し、配線パターンが形成された基板と、
を含み、
前記半導体チップは、前記電極の形成された面が対向して前記基板に搭載され、
前記基板は、前記半導体チップと前記基板との間隔が、前記半導体チップの端部においてその中央部よりも広くなるように屈曲してなる。本発明によれば、基板が屈曲してなることで、半導体チップと基板との距離を半導体チップの端部において広くすることができる。これによって、半導体チップが例えば電極上のバンプ以外の部分で基板に接触することを避けられる。特に、半導体チップを、その端部と基板と接触させずに搭載できる。また、半導体チップの電極に形成するバンプを高くしなくても、半導体チップの端部と基板との距離を広くすることができるので、バンプを高く形成する手間及びコストを削減できる。
（１２）この半導体装置において、前記配線パターンは、前記電極と電気的に接続される接合部を有し、
前記半導体チップの搭載領域の内側であって、前記基板の前記接合部を含む部分が、前記半導体チップの搭載側に向けて突出されることで、前記基板は屈曲してもよい。これによれば、基板が、半導体チップの内側において突出されることで、半導体チップの端部と基板との距離を広くすることができる。これによって、例えば、電極に形成されるバンプを高くしなくても、半導体チップの端部と基板との距離を広くすることができる。
（１３）この半導体装置において、前記基板は、屈曲する部分に複数の貫通穴が形成されてもよい。
（１４）本発明に係る回路基板は、上記半導体装置が電気的に接続されてなる。
（１５）本発明に係る電子機器は、上記半導体装置を有する。
電極を有する半導体チップを、前記電極の形成された面を対向させて、配線パターンが形成された屈曲可能な基板に搭載する半導体装置の製造方法であって、
前記半導体チップと前記基板との間隔を、前記半導体チップの端部においてその中央部よりも広くするように、前記基板を屈曲させる工程を含む。本発明によれば、基板を屈曲させることで、半導体チップと基板との距離を半導体チップの端部において広くする。これによって、半導体チップが例えば電極上のバンプ以外の部分で基板に接触することを避けられる。特に、半導体チップを、その端部と基板と接触させずに搭載できる。また、半導体チップの電極に形成するバンプを高くしなくても、半導体チップの端部と基板との距離を広くすることができるので、バンプを高く形成するための手間及びコストを削減できる。
（２）この半導体装置の製造方法において、前記配線パターンは、前記電極と電気的に接続される接合部を有し、
前記半導体チップの搭載領域の内側であって、前記基板の前記接合部を含む部分を、前記半導体チップの搭載側に向けて突出させることによって、前記基板を屈曲させてもよい。これによれば、基板を、半導体チップの内側において突出させることで、半導体チップの端部と基板との距離を広くする。これによって、例えば、電極に形成するバンプを高くしなくても、半導体チップの端部と基板との距離を広くすることができる。
（３）この半導体装置の製造方法において、前記基板を屈曲させる前に、前記基板の屈曲する部分に複数の貫通穴を形成しておき、前記基板を変形しやすくしてもよい。貫通穴を基板の屈曲する部分に形成することで、基板の一部を突出させるために、基板を変形しやすくすることができる。
（４）この半導体装置の製造方法において、搭載台によって、前記基板を、前記半導体チップの搭載側とは反対側から押圧して、前記基板を屈曲させてもよい。これによれば、搭載台によって、基板の一部を、半導体チップの搭載側に向けて反対側から押圧して突出させる。これによって、半導体チップを、その端部と基板と接触させずに搭載できる。
（５）この半導体装置の製造方法において、前記搭載台によって前記基板を押圧した状態で、前記搭載台をステージとして、前記半導体チップを前記基板に搭載してもよい。これによれば、基板を屈曲させるために押圧する搭載台を、半導体チップを搭載するためのステージとして使用する。これによって、改めてステージ上に基板を搬送させずに、半導体チップを基板に搭載することができる。
（６）この半導体装置の製造方法において、前記基板上に樹脂を設ける工程をさらに含んでもよい。
（７）この半導体装置の製造方法において、前記樹脂を前記半導体チップの搭載後に設け、
前記樹脂を前記半導体チップの搭載後に設け、
前記搭載台によって前記基板を押圧した状態で前記樹脂を硬化させ、前記基板を屈曲した状態で固定してもよい。これによれば、基板を搭載台で押圧した状態で、樹脂を硬化させる。これによって、基板を屈曲した状態で固定することができる。
（８）この半導体装置の製造方法において、前記樹脂は熱硬化性樹脂であり、
前記樹脂を前記半導体チップの搭載前に設け、
前記半導体チップを前記基板に搭載するときに加えられる熱によって、前記樹脂を硬化させ、前記基板を屈曲した状態で固定してもよい。これによって、半導体チップの電極と配線パターンとを電気的に接続する工程と同時に、樹脂を硬化させることができる。したがって、少ない工程で、基板を屈曲した状態で固定することができる。
（９）この半導体装置の製造方法において、前記基板は、一対のリール間に掛け渡された長尺のテープであり、
前記テープがいずれかのリールから引き出された後に、前記樹脂を設け、
前記テープが他方のリールに巻き取られる前に、前記樹脂を硬化させて前記基板を屈曲した状態で固定してもよい。これによれば、リール・トゥ・リールの工程で、基板を屈曲させて、半導体チップの端部と基板との距離を広くする。これによって、生産性を高くして、半導体チップを、その端部と基板と接触させずに搭載することができる。
（１０）本発明に係る半導体装置は、上記半導体装置の製造方法によって製造されてなる。
（１１）本発明に係る半導体装置は、
電極を有する半導体チップと、
屈曲部を有し、配線パターンが形成された基板と、
を含み、
前記半導体チップは、前記電極の形成された面が対向して前記基板に搭載され、
前記基板は、前記半導体チップと前記基板との間隔が、前記半導体チップの端部においてその中央部よりも広くなるように屈曲してなる。本発明によれば、基板が屈曲してなることで、半導体チップと基板との距離を半導体チップの端部において広くすることができる。これによって、半導体チップが例えば電極上のバンプ以外の部分で基板に接触することを避けられる。特に、半導体チップを、その端部と基板と接触させずに搭載できる。また、半導体チップの電極に形成するバンプを高くしなくても、半導体チップの端部と基板との距離を広くすることができるので、バンプを高く形成する手間及びコストを削減できる。
（１２）この半導体装置において、前記配線パターンは、前記電極と電気的に接続される接合部を有し、
前記半導体チップの搭載領域の内側であって、前記基板の前記接合部を含む部分が、前記半導体チップの搭載側に向けて突出されることで、前記基板は屈曲してもよい。これによれば、基板が、半導体チップの内側において突出されることで、半導体チップの端部と基板との距離を広くすることができる。これによって、例えば、電極に形成されるバンプを高くしなくても、半導体チップの端部と基板との距離を広くすることができる。
（１３）この半導体装置において、前記基板は、屈曲する部分に複数の貫通穴が形成されてもよい。
（１４）本発明に係る回路基板は、上記半導体装置が電気的に接続されてなる。
（１５）本発明に係る電子機器は、上記半導体装置を有する。
以下、本発明の好適な実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
図１及び図２は、本実施の形態に係る半導体装置の製造方法を示す図である。図３は、本実施の形態に係る半導体装置を示す図である。また、図４は、本実施の形態の変形例を示す図である。以下に示す例では、リール・トゥ・リールの工程を適用した半導体装置の製造方法を示すが、本発明はこれに限定されるものではない。
図１に示すように、基板１０を用意する。本実施の形態に示す例では、基板１０は長尺状のものを使用するが、これとは別に、既に個片切断されたものを使用してもよい。個片切断された場合の基板１０の形状及び大きさは特に限定されない。
基板１０は、ベース基板１２と配線パターン２０とを含む。ベース基板１２は、屈曲可能な部材からなる。ベース基板１２は、有機系の材料から形成されてもよい。有機系の材料から形成されたベース基板１２として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。フレキシブル基板として、ＴＡＢ技術で使用されるテープを使用してもよい。フレキシブル基板は屈曲させることが容易なので、本実施の形態におけるベース基板１２に適している。なお、本実施の形態におけるベース基板１２は、これに限定するものではなく、屈曲可能であれば、例えば無機系の材料を含むものから形成されてもよい。
ベース基板１２は、単一層であってもよいが、図１に示すように、テープ１４の一方の面に別の裏打ちテープ１８が接着剤１６で接着されてなる複数層で使用してもよい。テープ１４及び裏打ちテープ１８は、例えばポリイミド樹脂からなるものであってもよい。ベース基板１２を複数層から形成することで、薄い単一層のテープよりも製造時の取り扱いが容易となる。特に、図１に示すように、リール３０によって長尺状の基板１０を搬送させるリール・トゥ・リールの工程では、ベース基板１２を切断することなく搬送でき、取り扱いに優れるという利点がある。なお、裏打ちテープ１８は、ベース基板１２の取り扱いに応じて、テープ１４よりも厚く形成してもよい。また、裏打ちテープ１８は、リール・トゥ・リールの工程の途中又は終了時に、テープ１４から剥がしてもよい。すなわち、裏打ちテープ１８は、半導体装置が完成する前に剥離してもよい。
配線パターン２０は、複数層から構成されることが多い。例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のいずれかを積層して配線パターン２０を形成してもよい。配線パターン２０は、フォトリソグラフィ、スパッタ、又はメッキ処理によって形成してもよい。
配線パターン２０は、半導体チップ４０の電極４２（バンプ４４）と電気的に接合する複数の接合部２４（図４参照）を有する。接合部２４は、半導体チップ４０の搭載領域内に形成される。接合部２４は、図４に示すように接合部２４につながる配線２２となる部分よりも面積の大きい、いわゆるランド部であってもよい。こうすることで、接合部２４における電気的接続を確実に図ることができる。あるいは、接合部２４は、配線２２と同じ幅であってもよい。
図１に示すように、基板１０は、長さ方向の一端が一方のリール３０に巻き取られ、他端が他方のリール３０に巻き取られている。この状態から一方のリール３０から基板１０の一部を引き出し、その一部を他方のリール３０に巻き取らせるまでの間に、後述するいずれか一つ又は複数の工程を行う。各工程の全部を一つのリール・トゥ・リールの工程で行ってもよく、各工程ごとに一つずつのリール・トゥ・リールの工程で行ってもよい。リール・トゥ・リールの工程では、大量生産に適した、円滑な半導体装置の製造方法を行うことができる。
図２に示すように、基板１０を屈曲させる。基板１０は、後の工程で搭載する半導体チップ４０と基板１０との間が、半導体チップ４０の端部においてその中央部よりも広くなるように屈曲させる。基板１０を屈曲させる工程は、半導体チップ４０の搭載領域の内側で、半導体チップ４０の搭載側に、基板１０の一部を突出させることで行ってもよい。この場合に、配線パターン２０の接合部２４を含む領域を半導体チップ４０の搭載側に突出させる。接合部２４は複数形成されているが、複数の接合部２４の全てを平面的に取り囲む範囲で、基板１０の一部を突出させてもよい。この場合に、複数の接合部２４を一様に同じ高さに突出させてもよい。また、基板１０の突出する部分は角錐台形状をなし、基板１０の屈曲する境界部が傾斜してもよい。このように基板１０の一部を突出させることで、半導体チップ４０の各電極４２（バンプ４４）と、配線パターン２０の各接合部２４との接合を、平坦な面上で行うことができる。なお、基板１０は、半導体チップ４０を基板１０に搭載する前に屈曲させることが好ましい。
基板１０の一部を突出させるときに、搭載台５０を使用してもよい。図２に示す例では、搭載台５０の基板１０に対向する面を、半導体チップ４０の搭載領域の内側であって複数の接合部２４を取り囲む範囲に設定し、搭載台５０によって半導体チップ４０の搭載側とは反対側から押圧する。言い換えると、断面からみて、半導体チップ４０の外形の幅Ａと、搭載台５０の押圧する面の幅Ｂと、一対の電極４２（バンプ４４）の外側部分の距離Ｃと、の関係において、
Ａ＞Ｂ＞Ｃ
となるように、搭載台５０の基板１０を押圧する面の幅Ｂを設定する。こうするために、例えば、搭載台５０の基板１０を押圧する面は、半導体チップ４０の外形よりも小さい相似形であってもよい。なお、搭載台５０で基板１０を押圧するときに、搭載台５０とは反対側から基板１０を、例えばリング５２によって押えてもよい。
Ａ＞Ｂ＞Ｃ
となるように、搭載台５０の基板１０を押圧する面の幅Ｂを設定する。こうするために、例えば、搭載台５０の基板１０を押圧する面は、半導体チップ４０の外形よりも小さい相似形であってもよい。なお、搭載台５０で基板１０を押圧するときに、搭載台５０とは反対側から基板１０を、例えばリング５２によって押えてもよい。
ベース基板１２は屈曲可能な部材からなるので、搭載台５０で応力を加えることで、基板１０は少なくとも弾性変形する。基板１０に加える応力は、基板１０の材料及び形態に応じた弾性限界を超える大きさであってもよい。これによって、押圧後に搭載台５０を基板１０から離しても、基板１０の屈曲状態を維持させることができる。あるいは、基板１０に加える応力は、弾性限界以下の大きさであってもよく、すなわち、基板１０を弾性変形させる程度で、搭載台５０によって押圧してもよい。この場合であっても、後述するように、基板１０が屈曲してなる半導体装置を製造することができる。
基板１０を屈曲させる工程の前後に、樹脂６０を設ける工程を含んでもよい。樹脂６０は、半導体チップ４０の搭載側に設ける。樹脂６０は、材料としてエポキシ樹脂等を含むものであってもよい。基板１０を屈曲させる前に樹脂６０を設ける場合は、樹脂６０が塗布された基板１０の一部を突出させればよい。半導体チップ４０を基板１０に搭載する前に樹脂６０を設ける場合は、基板１０の半導体チップ４０の搭載領域に樹脂６０を塗布する。あるいは、樹脂６０は、半導体チップ４０を基板１０に搭載する工程の後に設けてもよく、この場合は半導体チップ４０と基板１０との間に充填して設ける。樹脂６０は、熱硬化性樹脂であってもよい。あるいは、樹脂６０は、紫外線の照射によって硬化する性質を有するものであってよい。
樹脂６０は、アンダーフィル材であってもよい。樹脂６０は、アンダーフィル材として半導体装置の応力緩和の機能を果たすものであってもよい。これによって電極４２（バンプ４４）と配線パターン２０との電気的接続部を保護することができる。
あるいは、樹脂６０は異方性導電材料であってもよい。異方性導電材料は、接着剤（バインダ）に導電粒子（導電フィラー）が分散されたもので、導電粒子によって電極４２（バンプ４４）と配線パターン２０との電気的接続を図ることができる。異方性導電材料は、少なくとも配線パターン２０における半導体チップ４０とのボンディング部上に設ける。
図２に示すように、基板１０を屈曲させた後に、半導体チップ４０を基板１０に搭載する。半導体チップ４０は、ツール７０によって基板１０に搭載してもよい。半導体チップ４０を搭載するときに、半導体チップ４０を加熱及び加圧してもよい。例えば、バンプ４４と接合部２４とで、金属接合を図る場合は高温で半導体チップ４０を加熱し、半導体チップ４０を基板１０に向けて加圧することで両者を接合することができる。
半導体チップ４０を搭載するときに、搭載台５０によって基板１０を押圧した状態で、搭載台５０をステージとして、半導体チップ４０を搭載してもよい。搭載台５０は、基板１０の配線パターン２０の接合部２４の下に位置するので、電極４２（バンプ４４）を接合部２４に接合するときのステージとすることができる。これによって、改めて基板１０をステージ上に搬送させずに、半導体チップ４０を基板１０に搭載することができる。
半導体チップ４０の搭載前に、熱硬化性の性質を有する樹脂６０を設けた場合は、電極４２（バンプ４４）と配線パターン２０の接合部２４とを電気的に接続するための熱によって、樹脂６０を硬化させてもよい。これによって、１工程で、半導体チップ４０を搭載し、かつ、樹脂６０を硬化させることができる。
また、樹脂６０は、半導体チップ４０の搭載後に硬化させてもよい。例えば、半導体チップ４０を搭載後に、リール間において、樹脂を充填及び硬化させるためのステージを設けてこれらの工程を行ってもよい。この場合に、紫外線の照射によって硬化する性質を有する樹脂６０を使用することで、半導体チップ４０の搭載後に、樹脂６０を充填し、紫外線を照射して樹脂６０を硬化させるまでの工程を素早く行うことができる。
樹脂６０を硬化させる工程は、搭載台５０によって基板１０を押圧した状態で行う。これによって、基板１０を、屈曲した状態で固定することができる。すなわち、上述したように、基板１０を弾性変形させる程度の押圧であっても、搭載台５０によって基板１０を押圧した状態で樹脂６０を硬化させることで、基板１０が屈曲してなる半導体装置を製造することができる。
リール・トゥ・リールの工程によって一連の流れ作業で行う場合は、一方のリール３０から一旦引き出された基板１０上に樹脂６０を設け、基板１０が他方のリール３０に巻き取られる前に、樹脂６０を硬化させて基板１０を屈曲した状態で固定することが好ましい。これによって、基板１０を屈曲した状態で固定させて次工程に移ることができる。
また、長尺状の基板１０は、その後、打ち抜くことで、例えば半導体チップ４０ごとに個片切断することができる。また、基板１０の裏打ちテープ１８は、基板１０を打ち抜く工程の前後に、テープ１４から剥がしてもよい（図３参照）。これらの工程は、リール・トゥ・リールの工程途中で行ってもよく、あるいは基板１０を巻き取った後に改めて別工程として行ってもよい。なお、リール・トゥ・リールの工程において、上述の工程のほかにさらに別の工程を含んでもよい。
本実施の形態によれば、基板１０を屈曲させることで、半導体チップ４０と基板１０との距離を半導体チップ４０の端部において広くすることができる。これによって、半導体チップ４０が例えば電極４２上のバンプ４４以外の部分で基板１０に接触することを避けられる。
これによれば、特に、半導体チップ４０を、その端部と基板１０と接触させずに搭載できる。詳しくは、半導体ウェーハをダイシングして個片の半導体チップ４０を形成したときに、ダイシングによって半導体チップ４０の端部にＡｌ配線等がめくり上がった場合であっても、半導体チップ４０の端部と配線パターン２０との接触を防ぐことができる。
また、半導体チップ４０の電極４２に形成するバンプ４４を高くしなくても、半導体チップ４０の端部と基板１０との距離を広くすることができるので、バンプを高く形成する手間及びコストを削減できる。
以下に、本実施の形態に係る半導体装置を説明する。図３に示すように、半導体装置１は、屈曲部２６を有する基板１０と、半導体チップ４０とを含む。以下の説明では、上述の製造方法での記載と重複する部分は省略する。
半導体チップ４０は複数の電極４２を有する。電極４２は、半導体チップ４０の内部に形成された集積回路の端子である。半導体チップ４０の電極４２の形成された側の面には、各電極４２の少なくとも一部を避けて、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などからなるパッシベーション膜（図示しない）が形成されている。また、電極４２上にはバンプ４４が形成されていてもよい。
半導体チップ４０は、電極４２に形成された側の面が対向して、基板１０に搭載されている。すなわち、半導体チップ４０は、基板１０にフェースダウンボンディングされている。この場合に、基板１０に形成された配線パターン２０と、バンプ４４と、は電気的に接続される。電気的接続には、上述の異方性導電材料を使用してもよい。あるいは、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接合や、絶縁樹脂の収縮力によって、バンプ４４と配線パターン２０とを電気的に接続されてもよい。
基板１０は、単一層のテープ１４に配線パターン２０が形成されてなるものであってもよい。基板１０は、屈曲部２６（図４参照）を有する。基板１０は、半導体チップ４０と基板１０との間が半導体チップ４０の端部においてその中央部よりも広くなるように屈曲してなる。例えば、半導体チップ４０の搭載領域の内側であって、基板１０の配線パターン２０の接合部２４を含む部分が、半導体チップ４０の搭載側に向けて突出されることで、基板１０は屈曲してもよい。
図３に示す例では、半導体装置１は、基板１０（配線パターン２０）の一部を延出し、そこから外部接続を図るようになっている。基板１０の一部をコネクタのリードとしたり、コネクタを基板１０上に実装してもよい。半導体装置の外部接続は、その他の形態であってもよい。
本実施の形態によれば、基板１０が屈曲してなることで、半導体チップ４０と基板１０との距離を半導体チップ４０の端部において広くすることができる。これによって、半導体チップ４０が例えば電極４２上のバンプ４４以外の部分で基板１０に接触することを避けられる。特に、半導体チップ４０を、その端部と基板１０と接触させずに搭載できる。また、半導体チップ４０の電極４２に形成するバンプ４４を高くしなくても、半導体チップ４０の端部と基板１０との距離を広くすることができるので、バンプを高く形成する手間及びコストを削減できる。
以下に本実施の形態の変形例について説明する。図４は、本変形例における半導体装置及びその製造方法を説明するための図であり、詳しくは基板１０の平面図である。本変形例では、基板１０は貫通穴２８を有する。なお、本変形例においても、上述した内容を可能な限り適用することができる。
図４に示すように、基板１０に、上述の搭載台５０によって押圧して屈曲する部分（屈曲部２６）に、複数の貫通穴２８を形成しておく。屈曲部２６で囲まれた領域は、上述のように、配線パターン２０の接合部２４を含む。基板１０に貫通穴２８を形成することで、基板１０を変形しやすくすることができる。
貫通穴２８は、図４に示すように、基板１０の屈曲部２６の４隅に形成してもよい。あるいは、４隅を残して屈曲部２６の各辺にスリット状に形成してもよい。貫通穴２８は、基板１０の配線パターン２０の形成されていない領域に形成することが好ましい。これによって、貫通穴２８を、ベース基板１２を貫通させて簡単に形成することができる。なお、基板１０を変形しやすくすることができれば、貫通穴２８の形状、大きさ、及び数は特に限定されない。
以上に本変形例における半導体装置の製造方法を示したが、本変形例における半導体装置は、上述に示した通りである。
図５は、本発明を適用した本実施の形態に係る回路基板を示す図である。図５に示すように、回路基板８０には、上述した半導体装置１が電気的に接続されている。回路基板８０は、例えば液晶パネルであってもよい。半導体装置１は、基板１０を、半導体チップ４０を囲む輪郭で打ち抜いた形状をなす。
図５に示すように、半導体装置１の基板１０は、屈曲させて設けてもよい。例えば、回路基板８０の端部の回りに基板１０を屈曲させてもよい。
本発明を適用した半導体装置を有する電子機器として、図６には、本発明を適用した半導体装置（図示せず）を有するノート型パーソナルコンピュータ９０が示されている。図７には、携帯電話１００が示されている。この携帯電話１００は、本発明を適用した回路基板８０（液晶パネル）も有する。
１０ 基板、 ２０ 配線パターン、 ２４ 接合部、 ２６ 屈曲部、
２８ 貫通穴、 ３０ リール、 ４０ 半導体チップ、 ４２ 電極、
５０ 搭載台、 ６０ 樹脂
２８ 貫通穴、 ３０ リール、 ４０ 半導体チップ、 ４２ 電極、
５０ 搭載台、 ６０ 樹脂
Claims (15)
- 電極を有する半導体チップを、前記電極の形成された面を対向させて、配線パターンが形成された屈曲可能な基板に搭載する半導体装置の製造方法であって、
前記半導体チップと前記基板との間隔を、前記半導体チップの端部においてその中央部よりも広くするように、前記基板を屈曲させる工程を含む半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記配線パターンは、前記電極と電気的に接続される接合部を有し、
前記半導体チップの搭載領域の内側であって、前記基板の前記接合部を含む部分を、前記半導体チップの搭載側に向けて突出させることによって、前記基板を屈曲させる半導体装置の製造方法。 - 請求項２記載の半導体装置の製造方法において、
前記基板を屈曲させる前に、前記基板の屈曲する部分に複数の貫通穴を形成しておき、前記基板を変形しやすくする半導体装置の製造方法。 - 請求項２又は請求項３に記載の半導体装置の製造方法において、
搭載台によって、前記基板を、前記半導体チップの搭載側とは反対側から押圧して、前記基板を屈曲させる半導体装置の製造方法。 - 請求項４記載の半導体装置の製造方法において、
前記搭載台によって前記基板を押圧した状態で、前記搭載台をステージとして、前記半導体チップを前記基板に搭載する半導体装置の製造方法。 - 請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記基板上に樹脂を設ける工程をさらに含む半導体装置の製造方法。 - 請求項５を引用する請求項６記載の半導体装置の製造方法において、
前記樹脂を前記半導体チップの搭載後に設け、
前記搭載台によって前記基板を押圧した状態で前記樹脂を硬化させ、前記基板を屈曲した状態で固定する半導体装置の製造方法。 - 請求項５を引用する請求項６記載の半導体装置の製造方法において、
前記樹脂は熱硬化性樹脂であり、
前記樹脂を前記半導体チップの搭載前に設け、
前記半導体チップを前記基板に搭載するときに加えられる熱によって、前記樹脂を硬化させ、前記基板を屈曲した状態で固定する半導体装置の製造方法。 - 請求項７又は請求項８に記載の半導体装置の製造方法において、
前記基板は、一対のリール間に掛け渡された長尺のテープであり、
前記テープがいずれかのリールから引き出された後に、前記樹脂を設け、
前記テープが他方のリールに巻き取られる前に、前記樹脂を硬化させて前記基板を屈曲した状態で固定する半導体装置の製造方法。 - 請求項１から請求項９のいずれかに記載の半導体装置の製造方法によって製造されてなる半導体装置。
- 電極を有する半導体チップと、
屈曲部を有し、配線パターンが形成された基板と、
を含み、
前記半導体チップは、前記電極の形成された面が対向して前記基板に搭載され、
前記基板は、前記半導体チップと前記基板との間隔が、前記半導体チップの端部においてその中央部よりも広くなるように屈曲してなる半導体装置。 - 請求項１１記載の半導体装置において、
前記配線パターンは、前記電極と電気的に接続される接合部を有し、
前記半導体チップの搭載領域の内側であって、前記基板の前記接合部を含む部分が、前記半導体チップの搭載側に向けて突出されることで、前記基板は屈曲してなる半導体装置。 - 請求項１２記載の半導体装置において、
前記基板は、屈曲する部分に複数の貫通穴が形成されてなる半導体装置。 - 請求項１０から請求項１３に記載の半導体装置が電気的に接続された回路基板。
- 請求項１０から請求項１３に記載の半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005019889A JP2005117074A (ja) | 2005-01-27 | 2005-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005019889A JP2005117074A (ja) | 2005-01-27 | 2005-01-27 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000189534A Division JP3659133B2 (ja) | 2000-06-23 | 2000-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005117074A true JP2005117074A (ja) | 2005-04-28 |
Family
ID=34545491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005019889A Withdrawn JP2005117074A (ja) | 2005-01-27 | 2005-01-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005117074A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007094167A1 (ja) * | 2006-02-13 | 2009-07-02 | パナソニック株式会社 | 回路基板および回路基板の製造方法 |
-
2005
- 2005-01-27 JP JP2005019889A patent/JP2005117074A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007094167A1 (ja) * | 2006-02-13 | 2009-07-02 | パナソニック株式会社 | 回路基板および回路基板の製造方法 |
| US8291582B2 (en) | 2006-02-13 | 2012-10-23 | Panasonic Corporation | Circuit board and process for producing the same |
| US8866021B2 (en) | 2006-02-13 | 2014-10-21 | Panasonic Corporation | Circuit board and process for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US7132733B2 (en) | Semiconductor device | |
| KR100600683B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000133672A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO2001018864A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
| JP3659133B2 (ja) | 半導体装置の製造方法 | |
| KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7893550B2 (en) | Semiconductor package comprising alignment members | |
| US7994638B2 (en) | Semiconductor chip and semiconductor device | |
| KR100501018B1 (ko) | 범프 형성 방법, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기 | |
| JP3833669B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4072693B2 (ja) | 半導体装置の製造方法 | |
| JP2005117074A (ja) | 半導体装置の製造方法 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP2005026636A (ja) | 半導体装置及びその製造方法 | |
| JP4342577B2 (ja) | 半導体チップの実装構造 | |
| JP4698387B2 (ja) | 半導体装置及びその製造方法 | |
| JP4213499B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006093304A (ja) | 半導体装置の製造方法及び半導体モジュール | |
| JP2004207311A (ja) | 半導体装置及びその製造方法 | |
| JP2007005688A (ja) | 半導体装置の実装方法 | |
| JP2000277553A (ja) | 半導体チップ、半導体チップへのバンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006253165A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071219 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080215 |