[go: up one dir, main page]

JP2005079424A - 電子部品用パッケージ - Google Patents

電子部品用パッケージ Download PDF

Info

Publication number
JP2005079424A
JP2005079424A JP2003309709A JP2003309709A JP2005079424A JP 2005079424 A JP2005079424 A JP 2005079424A JP 2003309709 A JP2003309709 A JP 2003309709A JP 2003309709 A JP2003309709 A JP 2003309709A JP 2005079424 A JP2005079424 A JP 2005079424A
Authority
JP
Japan
Prior art keywords
plating film
electronic component
plating
package
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003309709A
Other languages
English (en)
Inventor
Akihiro Hidaka
明弘 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2003309709A priority Critical patent/JP2005079424A/ja
Publication of JP2005079424A publication Critical patent/JP2005079424A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】パッケージの軽薄短小化に対応でき、安価で、セラミック製基体のクラック発生を防止し、しかも、多数個の集合体から個片体に分割する時の分割不良を防止し、メタライズ層のしみ出しのない信頼性の高い電子部品用パッケージを提供する。
【解決手段】キャビティ部13の周囲に土手部14を有するセラミック製基体11からなり、キャビティ部13の底部に電子部品素子12が搭載された後、土手部14に金属蓋体20が載置されてシーム溶接で接合され、電子部品素子12が気密に封止される電子部品用パッケージ10において、セラミック製基体11の土手部14上面にメタライズ層21を有し、しかも、メタライズ層21上に第1のNi、Cu、第2のNi、Auめっきの順番、第1のNi、Cu、第2のNiめっきの順番、又は第1のNi、Cuめっきの順番で施されるめっき被膜26、26a、26bを有する。
【選択図】図1

Description

本発明は、キャビティ部に電子部品素子が搭載され、金属蓋体が接合されて電子部品素子が気密に封止されるためのセラミック製基体からなる電子部品用パッケージに関し、より詳細には、セラミック製基体に形成されたメタライス層とその上に形成されためっき被膜上に金属蓋体が直接シーム溶接で接合されることで電子部品素子が気密に封止されるための電子部品用パッケージに関する。
近年、半導体素子、水晶振動子、圧電素子等の電子部品素子を収納させるための電子部品用パッケージは、電子部品素子を搭載させた装置、例えば、携帯電話や、パソコン等の小型化、高信頼性化等の要求に伴い、ますます軽薄短小化、高信頼性化等への対応が迫られている。これに対応するために、パッケージには、気密信頼性の高いセラミック製基体からなる電子部品用パッケージが用いられている。
図4(A)に示すように、代表的な従来の電子部品用パッケージ50は、セラミック製基体51の上面の外周縁部に、KV(Fe−Ni−Co系合金、商品名「コバール」)や、42アロイ(Fe−Ni系合金)等からなるセラミックと熱膨張係数が近似するリング状の金属枠体52を接合して、例えば、中央部に半導体素子53を搭載させるためのキャビティ部54を備えるように形成されている。このセラミック製基体51を作製するためには、1又は複数枚のセラミックグリーンシートに、W(タングステン)や、Mo(モリブデン)等の高融点金属からなる導体ペーストを用いてスクリーン印刷して導体ビアや、導体配線パターン等を形成している。この導体配線パターンには、キャビティ部54の周囲の土手部56の上面となる部分に形成される金属枠体52を接合させるための接合用パターン55が含まれている。次いで、複数枚のセラミックグリーンシートの場合には、積層して積層体を形成した後、1又は積層体のセラミックグリーンシートと高融点金属を同時焼成してセラミック製基体51を作製している。そして、セラミック製基体51の外表面に露出する接合用パターン55を含む全ての導体配線パターン上にNiめっき被膜を形成した後、接合用パターン55上にAg−Cuろう等からなるろう材57を介して金属枠体52を載置し、加熱して、ろう付け接合している。そして、セラミック製基体51と金属枠体52の接合体の外部に露出する全ての金属表面にNiめっき、及びAuめっきで施されるめっき被膜58が形成されて電子部品用パッケージ50が作製されている。なお、電子部品用パッケージ50は、通常、大型のセラミックシートに多数個のパッケージを形成し、予め形成されている個片体に分割するための分割用溝に沿って最後に個片体に分割することで形成されている。
図4(B)に示すように、この電子部品用パッケージ50には、キャビティ部54に、例えば、電子部品素子の一例である半導体素子53が実装され、ボンディングワイヤ59で外部と電気的に導通状態としている。そして、金属枠体52上には、金属枠体52を接合した時のろう材57より低い融点の、例えば、Au−Snろう等からなるろう材57aを介してKVや、42アロイ等からなる金属蓋体60が載置され、この金属蓋体60の外周端部コーナー部の周囲にシーム溶接機61の一対のローラーを移動させることで金属枠体52に金属蓋体60をシーム溶接接合している。これによって、半導体素子53等の電子部品素子は、電子部品用パッケージ50と金属蓋体60で気密に封止することができる。
図5に示すように、他の従来の電子部品用パッケージ50aには、セラミック製基体51のキャビティ部54周囲である土手部56の上面にリング状の金属枠体52を排除した形態のものがある。この電子部品用パッケージ50aは、土手部56の上面に接合用パターン55を形成し、更に、この上面にNiめっき、及びAuめっきで施されるめっき被膜58を形成して作製している。そして、土手部56のめっき被膜58上には、直接、例えば、Ag−Cuろう等からなるろう材57bを介して金属蓋体60が載置され、この金属蓋体60の外周端部コーナー部の周囲にシーム溶接機61(図4(B)参照)の一対のローラーを移動させることで直接金属蓋体60をシーム溶接接合している。
なお、従来から、電子部品用パッケージの製造方法には、セラミック製基体に高価な金属枠体を接合させないで安価で厚さの薄い小型化させたセラミックケースのメタライズ層上に、ろう材がクラッド化された蓋体を直接載置し、電子ビームでろう材を溶融させて接合する方法が開示されている(例えば、特許文献1参照)。また、セラミック製基体の土手部に金属蓋体をシーム溶接してなる電子部品装置には、セラミック製基体として、その土手部上面に10〜30μmのメタライズ層と、この上に5〜15μmのNiめっきからなるめっき被膜を設けた構造のものが提案されている(例えば、特許文献2参照)。また、セラミック製基体の土手部に金属蓋体を電気抵抗熱でろう材を溶融して接合する電子部品用パッケージには、セラミック製基体として、その土手部上面にメタライズ層と、この上にNiめっき及びAuめっきからなるめっき被膜、あるいはこれに加えて各種ろう材を接合して設けた構造のものが提案されている(例えば、特許文献3参照)。
特許第3248842号公報 特開2000−223606号公報 特開2000−236035号公報
しかしながら、前述したような従来の電子部品用パッケージは、次のような問題がある。
(1)セラミック製基体のキャビティ部周囲である土手部の上面にリング状の金属枠体を接合した形態の電子部品用パッケージは、パッケージ自体の高さが大きくなり、軽薄短小化を求められている電子部品装置に用いることができなくなっている。また、KV等からなるリング状の金属枠体は、高価であるので、電子部品用パッケージのコストアップとなっている。
(2)セラミック製基体に金属枠体を取り付けた形態の電子部品用パッケージに金属蓋体をシーム溶接機で接合する時や、セラミック製基体のキャビティ部周囲である土手部の上面にリング状の金属枠体を排除した形態の電子部品用パッケージに金属蓋体をシーム溶接機で接合する時には、シーム溶接機からの加熱温度が1200℃程度となるので、この温度が溶接箇所の金属蓋体と金属枠体やセラミック製基体自体に局所的に集中し、金属蓋体が大きく熱膨張した状態で電子部品用パッケージに接合される。金属蓋体の熱膨張係数は、例え、セラミック製基体に近似したものを用いたとしても、急激な温度上昇の中では、セラミック製基体と熱膨張係数に差がでるので、接合が完了した後の冷却による金属蓋体の収縮によって歪みが発生し、セラミック製基体の底面側に椀状の撓みが発生する。これによって、セラミック製基体の底面側には、引っ張り応力が作用し、底面側からクラックが発生する場合があり、電子部品用パッケージの信頼性を低下させている。
(3)電子部品用パッケージは、セラミックグリーンシートに導体配線パターンを形成した後、この導体配線パターンの上に、電子部品用パッケージの多数個の集合体から個片体に分割するための分割用溝を形成する部分があるのと同時に、この導体配線パターンを大気から保護するためにNiめっき皮膜の厚さを5〜20μm程度必要としている。このNiめっき皮膜は、厚くなり過ぎると導体配線パターンの分割用溝の壁面に入り込んで分割用溝を狭くし、しかも、Niめっき自体の硬度が高いので、正常な分割を阻害して分割不良を発生させる場合がある。
(4)Niめっき皮膜は、薄くなり過ぎると、めっき被膜の下層のメタライズ層を大気から保護するためのカバー性に問題が発生し、メタライズ層のめっき被膜上へのしみ出しを発生させる場合がある。
本発明は、かかる事情に鑑みてなされたものであって、パッケージの軽薄短小化に対応でき、安価で、セラミック製基体のクラック発生を防止し、しかも、多数個の集合体から個片体に分割する時の分割不良を防止し、メタライズ層のしみ出しのない信頼性の高い電子部品用パッケージを提供することを目的とする。
前記目的に沿う本発明に係る電子部品用パッケージは、キャビティ部の周囲に土手部を有するセラミック製基体からなり、キャビティ部の底部に電子部品素子が搭載された後、土手部に金属蓋体が載置されてシーム溶接で接合され、電子部品素子が気密に封止される電子部品用パッケージにおいて、セラミック製基体の土手部上面にメタライズ層を有し、しかも、メタライズ層上に第1のNi、Cu、第2のNi、Auめっきの順番、第1のNi、Cu、第2のNiめっきの順番、又は第1のNi、Cuめっきの順番で施されるめっき被膜を有する。
ここで、電子部品用パッケージは、第1のNiめっき被膜と、第2のNiめっき被膜の厚さがそれぞれ0を超え4μm以下、Cuめっき被膜の厚さが4μm以上、しかも、第1のNiめっき被膜の厚さ、Cuめっき被膜の厚さ、及び第2のNiめっき被膜の厚さの和、又は第1のNiめっき被膜の厚さと、Cuめっき被膜の厚さの和が5μm以上有するのがよい。
請求項1及びこれに従属する請求項2記載の電子部品用パッケージは、キャビティ部の周囲に土手部を有するセラミック製基体のこの土手部上面にメタライズ層を有し、しかも、メタライズ層上に第1のNi、Cu、第2のNi、Auめっきの順番、第1のNi、Cu、第2のNiめっきの順番、又は第1のNi、Cuめっきの順番で施されるめっき被膜を有するので、金属枠体を必要としないでパッケージを安価で、軽薄短小化にすることができる。また、延性に富むCuめっき被膜を用いることで、金属蓋体の収縮によるセラミック製基体の歪みを緩和でき、セラミック製基体のクラック発生を防止することができる。また、めっき被膜にAuめっき被膜を設けたとしても、金属蓋体を接合するためのろう材中に溶け込むAuとCuが合金を作ることで、Au単体よりも融点を下げることができて、金属蓋体の収縮によるセラミック製基体の歪みを緩和でき、セラミック製基体のクラック発生を防止することに作用できる。更に、Cuめっき被膜を設けることで、Niめっき被膜の厚さは薄くすることができ、硬度の高いNiめっきの分割用溝への入り込みを少なくすることで、電子部品用パッケージの多数個の集合体から個片体に分割する時の分割不良の発生を防止することができる。更に、Cuめっき被膜を用いることで、Niめっき被膜を薄くしたとしても、メタライス層の大気中へのしみ出し発生を防止することができる。
特に、請求項2記載の電子部品用パッケージは、第1のNiめっき被膜と、第2のNiめっき被膜の厚さがそれぞれ0を超え4μm以下、Cuめっき被膜の厚さが4μm以上、しかも、第1のNiめっき被膜の厚さ、Cuめっき被膜の厚さ、及び第2のNiめっき被膜の厚さの和、又は第1のNiめっき被膜の厚さと、Cuめっき被膜の厚さの和が5μm以上有するので、Niめっき被膜の厚さを薄くして金属蓋体を接合するためのろう材中に溶け込むNiの量を低減し、ろう材中のCu−Ni合金の融点を下げることができ、Auめっき被膜を設けた場合でもAu−Ni合金の融点を下げることができて、金属蓋体の収縮によるセラミック製基体の歪みを緩和でき、セラミック製基体のクラック発生を防止することができる。また、硬度の高いNiめっきの分割用溝への入り込みを少なくすることで、電子部品用パッケージの多数個の集合体から個片体に分割する時の分割不良の発生を防止することができる。また、Cuめっき被膜の厚さを厚くして金属蓋体を接合するためのろう材中に溶け込むCuの量を増加し、ろう材中のCu−Ni合金の融点を下げることができて、金属蓋体の収縮によるセラミック製基体の歪みを緩和でき、セラミック製基体のクラック発生を防止することに作用できる。更に、第1のNiめっき被膜とCuめっき被膜の厚さの和を5μm以上とすることで、メタライズ層の大気中へのしみ出し発生を防止することができる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施するための最良の形態について説明し、本発明の理解に供する。
ここに、図1(A)、(B)はそれぞれ本発明の一実施の形態に係る電子部品用パッケージの斜視図、A−A’線拡大縦断面図、図2は同電子部品用パッケージに金属蓋体を接合する説明図、図3(A)、(B)はそれぞれ同電子部品用パッケージの変形例、他の変形例の説明図である。
図1(A)、(B)に示すように、本発明の一実施の形態に係る電子部品用パッケージ10は、セラミック製基体11の中央部に半導体素子や、水晶振動子等の電子部品素子12を搭載するためのキャビティ部13を有し、このキャビティ部13の周囲には、キャビティ部13に搭載される電子部品素子12を囲繞できるようにするための土手部14を有している。この電子部品用パッケージ10には、キャビティ部13の底部に電子部品素子12が載置、接合され、例えば、電子部品素子12が半導体素子からなる場合には、半導体素子と、セラミック製基体11に形成されキャビティ部13内に延設している導体配線パターン15とをボンディングワイヤ16で接続している。そして、半導体素子は、導体配線パターン15と接続しているセラミック製基体11の側壁に形成されたキャスタレーション17を介してセラミック製基体11の底面に形成されている外部接続端子18と電気的に導通状態としている。この電子部品用パッケージ10には、電子部品素子12が搭載され、ろう材19を介して金属蓋体20が接合され、電子部品素子12が気密に封止される。
ここで、電子部品用パッケージ10のセラミック製基体11に用いられるセラミック基材としては、アルミナ、窒化アルミニウム等があり、特に材料が限定されるものではない。例えば、セラミック基材にアルミナからなるセラミックグリーンシートを用いる場合のセラミックグリーンシートは、先ず、酸化アルミニウム粉末にマグネシア、シリカ、カルシア等の焼結助剤を適当量加えた粉末に、ジオクチルフタレート等の可塑剤と、アクリル樹脂等のバインダー、及びトルエン、キシレン、アルコール類等の溶剤を加え、十分に混練して脱泡し、粘度2000〜40000cpsのスラリーを作製している。次に、ドクターブレード法等によって所望の厚み、例えば、0.12mmのシート状にした後乾燥させ、所望の大きさの矩形状に切断して形成している。
セラミック製基体11を形成するために、シート状のセラミックグリーンシートが、例えば、アルミナや、窒化アルミニウムのような高温で焼成するものが用いられる時には、導体ペーストとしてWや、Mo等の高融点金属からなるペーストが用いられる。そして、セラミックグリーンシートには、この導体ペーストを用いてスクリーン印刷が行われて、ボンディングワイヤ16を接続するための導体配線パターン15や、土手部14の上面となる部分にメタライズ層21用のパターンや、その他の所望する導体パターン、例えば、キャスタレーション17用や、外部接続端子18用等のスルーホール導体や導体パターンが形成される。次いで、複数枚を積層したセラミックグリーンシートと、乾燥後の導体ペーストは、焼成炉で同時焼成して焼成体が形成される。これにより、電子部品用パッケージ10は、焼成体からなるセラミック製基体11の土手部14上面に、メタライズ層21を有する。
しかも、この焼成体のセラミック製基体11には、外表面に露出する全ての導体パターン上に第1のNiめっきを施こすことで、土手部14の上面となる部分に形成されたメタライズ層21や、導体配線パターン15等の上面に、第1のNiめっき被膜22が形成される。続いて、第1のNiめっき被膜22の上面には、Cuめっきが施され、Cuめっき被膜23が形成される。更に、Cuめっき被膜23の上面には、第2のNiめっきが施され、第2のNiめっき被膜24が形成される。そして、最後に、第2のNiめっき被膜24の上面には、Auめっきが施され、Auめっき被膜25が形成される。これにより、電子部品用パッケージ10は、セラミック製基体11の土手部14上面のメタライズ層21上面に、第1のNiめっき被膜22、Cuめっき被膜23、第2のNiめっき被膜24、Auめっき被膜25の順番の4層からなるめっき被膜26を有する。なお、このめっき被膜26は、土手部14上面のメタライズ層21上面に形成される以外に、導体配線パターン15や、キャスタレーション17や、外部接続端子18等の上面にも形成されるが、図示することを省略している。
図2に示すように、電子部品用パッケージ10には、例えば、半導体素子等の電子部品素子12が搭載され、ボンディングワイヤ16で外部と電気的に導通状態とした後、土手部14上面のメタライズ層21に形成されためっき被膜26の上面に、Ag−Cuろうや、Au−Snろう等からなるろう材19を介して、KVや、42アロイ等の熱膨張係数がセラミックと近似する金属からなる金属蓋体20が載置される。そして、金属蓋体20の外周端部コーナー部には、シーム溶接機27の一対のローラーを縦横方向に移動させて電子部品用パッケージ10にシーム溶接して接合している。この溶接接合では、接合時に金属蓋体20の接合部周辺の温度が約1200℃程度になるので、金属蓋体20は、熱膨張した状態でセラミック製基体11に接合する。接合後は、冷却と共に金属蓋体20が収縮するが、ここで発生する収縮によるセラミック製基体11の歪は、めっき被膜26の中に延性に富むCuめっき被膜23を設けているので、セラミック製基体11の歪みを緩和することができ、セラミック製基体11のクラック発生を防止することができる。
図3(A)に示すように、本発明の一実施の形態に係る電子部品用パッケージ10の変形例の電子部品用パッケージ10aは、セラミック製基体11の土手部14上面のメタライズ層21上面に、第1のNiめっき被膜22、Cuめっき被膜23、第2のNiめっき被膜24の順番の3層からなるめっき被膜26aを有する。また、図3(B)に示すように、本発明の一実施の形態に係る電子部品用パッケージ10の他の変形例の電子部品用パッケージ10bは、セラミック製基体11の土手部14上面のメタライズ層21上面に、第1のNiめっき被膜22、Cuめっき被膜23の順番の2層からなるめっき被膜26bを有する。なお、このめっき被膜26a、26bは、土手部14上面のメタライズ層21上面に形成される以外に、例えば、導体配線パターン15や、キャスタレーション17や、外部接続端子18等の上面にも形成される。そして、土手部14上面のメタライズ層21上面に形成されためっき被膜26a、26b以外の導体配線パターン15や、キャスタレーション17や、外部接続端子18等に形成されためっき被膜26a、26bの上面には、土手部14上面のメタライズ層21上面に形成されためっき被膜26a、26bの表面にめっきレジストシール等を展着してめっきが施せないようにし、これ以外のめっきが施せるめっき被膜26a上にAuめっきを、めっき被膜26b上に第2のNiめっき及びAuめっきを施している。なお、これらの処置は、導体配線パターン15上のワイヤボンド性を良好にしたり、外部接続端子18上の半田接続性を良好にしたり等するためのものであって、上記の処置に限定されるものではなく、必要に応じてめっきの種類を変更したり、省略することができる。
電子部品用パッケージ10、10a、10bには、いずれも第1のNiめっき被膜22の上面に延性に富むCuめっき被膜23を設けているので、ろう材19を介して加熱して金属蓋体20を接合した後の金属蓋体20の収縮によるセラミック製基体11の歪みを緩和することができ、セラミック製基体11のクラック発生を防止することができる。また、電子部品用パッケージ10のように、めっき被膜26の中にAuめっき被膜25を設けた場合には、金属蓋体20を接合する時のAg−Cuろう等からなるろう材19中に溶け込むAuとCuが合金を作るので、Cuが存在しないAu単体の場合より融点を下げることができて金属蓋体20の収縮によるセラミック製基体11の歪みを緩和でき、セラミック製基体11のクラックの発生の防止に作用する。なお、電子部品用パッケージ10、10a、10bに用いられる第1のNiめっき被膜22及び/又は第2のNiめっき被膜24は、例えば、Ni−Coめっき等のようなNi合金めっきからなるNiめっき被膜であってもよい。また、Cuめっき被膜23は、Cu合金めっき被膜であってもよい。
セラミック製基体11の土手部14上面のメタライズ層21上面に施される第1のNiめっき被膜22の厚さと、Cuめっき被膜23上面に施される第2のNiめっき被膜24の厚さは、それぞれ0を超えて4μm以下に形成されているのがよい。それぞれのNiめっき被膜の厚さは、4μmを超えると、多数個の集合体からなる電子部品用パッケージ10、10a、10bから個片体に分割するための分割用溝の中のメタライズ層21の壁面に、硬度の高いNiめっきが入り込んで被膜を形成するので、個片体に分割する時に分割用溝に沿っての分割ができない分割不良を発生させている。また、それぞれのNiめっき被膜の厚さは、4μm以下に薄くすることで、金属蓋体20を接合する時のろう材19中に溶け込むNiの量を低減でき、ろう材19中のCu−Ni合金の融点を下げることができて金属蓋体20の収縮によるセラミック製基体11の歪みを緩和できるので、セラミック製基体11のクラック発生を防止する方向に作用する。また、第2のNiめっき被膜24の上面にAuめっき被膜25を設けた場合でも、ろう材19中のAu−Ni合金の融点を下げることができるので、同様にセラミック製基体11のクラック発生を防止する方向に作用する。なお、メタライズ層21上面に第1のNiめっき被膜22を施すのは、メタライズ層21上面に直接Cuめっき被膜23を施した場合に、Cuめっき被膜23とメタライズ層21との密着強度が低いために発生するめっき剥がれを防止するためである。
セラミック製基体11の土手部14上面のメタライズ層21上面に施された第1のNiめっき被膜22上面のCuめっき被膜23の厚さは、4μm以上であるのがよい。Cuめっき被膜23の厚さは、4μmを下まわると、金属蓋体20の接合後の収縮によるセラミック製基体11の歪みをCuの延性によって緩和させる効果が少なくなるので、セラミック製基体11のクラック発生を防止する効果が小さくなる。また、Cuめっき被膜23の厚さを厚くすることは、金属蓋体20を接合する時のろう材19中に溶け込むCuの量を増加できるので、ろう材19中のCu−Ni合金の融点を下げることができて金属蓋体20の収縮によるセラミック製基体11の歪みを緩和でき、セラミック製基体11のクラック発生を防止する方向に作用する。
メタライズ層21上面に施された第1のNiめっき被膜22と、第1のNiめっき被膜22上面に施されたCuめっき被膜23と、Cuめっき被膜23上面に施された第2のNiめっき被膜24の厚さの和、又は、メタライズ層21上面に施された第1のNiめっき被膜22と、第1のNiめっき被膜22上面に施されたCuめっき被膜23の厚さの和は、5μm以上になるように形成されているのがよい。第1のNiめっき被膜22、Cuめっき被膜23、及び第2のNiめっき被膜24の厚さの和、又は、第1のNiめっき被膜22と、Cuめっき被膜23の厚さの和は、5μmを下まわると、メタライズ層21を大気中から保護するための厚さが不足してメタライズ層21のしみ出しが発生する場合がある。
本発明者は、セラミック基材にアルミナ、メタライズ層形成のための導体ペーストにWを用い、外形寸法が5×2mmのセラミック製基体の土手部上面のメタライズ層上面にめっき被膜のそれぞれのめっきの被膜厚さと、それぞれのめっきの種類の組み合わせを替えた実施例について、KV製の金属蓋体をAg−Cuろうでシーム溶接接合した後の、(1)セラミック製基体のクラック不良発生状況、(2)集合体の電子部品用パッケージから個片体の電子部品用パッケージに分割する時の分割不良発生状況、(3)高温高湿試験による信頼性試験実施後のめっき被膜によるメタライズ層のしみ出し不良発生状況、について確認した。併せて、従来例のめっき被膜がNiめっき被膜と、Auめっき被膜からなる電子部品用パッケージに直接金属蓋体を接合する形態のものについてもクラック不良、分割不良、及びしみ出し不良の発生状況を確認した。実施例のめっき被膜の厚さは、第1のNiめっき被膜を0.5、1、3、4、5μm、Cuめっき被膜を3、4、7μm、第2のNiめっき被膜を0.5、1、3、4、5μm、Auめっき被膜を0.6μmのものを用いた。その結果を表1に示す。
Figure 2005079424
実施例の第1のNiめっき被膜、Cuめっき被膜、第2のNiめっき被膜、Auめっき被膜の順番の4層からなるめっき被膜の場合、第1のNiめっき被膜、Cuめっき被膜、第2のNiめっき被膜の順番の3層からなるめっき被膜の場合、第1のNiめっき被膜、Cuめっき被膜の順番の2層からなるめっき被膜の場合のいずれも、クラック不良の発生、分割不良の発生、しみ出し不良の発生を防止することができることが確認できた。また、この中でも、Cuめっき被膜の厚さは、4μmを下まわると、セラミック製基体のクラック不良発生について若干問題がでることが確認できた。また、第1のNiめっき被膜の厚さと、第2のNiめっき被膜の厚さのそれぞれが4μmを超えると、集合体の電子部品用パッケージから個片体の電子部品用パッケージに分割する時の分割不良発生について若干問題がでることが確認できた。更に、第1のNiめっき被膜の厚さと、Cuめっき被膜の厚さと、第2のNiめっき被膜の厚さの和、又は第1のNiめっき被膜の厚さと、Cuめっき被膜の厚さの和は、5μmを下まわると、メタライズ層のしみ出し不良発生について若干問題がでることが確認できた。従来例のNiめっき被膜と、Auめっき被膜からなる場合には、Niめっき被膜の厚さが3μm程度と薄くなると、メタライズ層のしみ出し不良発生について問題があることが確認できた。また、Niめっき被膜の厚さが15μm程度と厚くなると、集合体の電子部品用パッケージから個片体の電子部品用パッケージに分割する時の分割不良や、セラミック製基体のクラック不良が発生することが確認できた。
本発明の電子部品用パッケージは、半導体素子や、水晶振動子等の電子部品を実装させて、小型で、高信頼性が要求される、例えば、携帯電話や、ノートブック型のパソコン等の電子装置に組み込まれて用いることができる。
(A)、(B)はそれぞれ本発明の一実施の形態に係る電子部品用パッケージの斜視図、A−A’線拡大縦断面図である。 同電子部品用パッケージに金属蓋体を接合する説明図である。 (A)、(B)はそれぞれ同電子部品用パッケージの変形例、他の変形例の説明図である。 (A)、(B)はそれぞれ従来の電子部品用パッケージの説明図、金属製の蓋体を接合する説明図である。 従来の他の電子部品用パッケージの説明図である。
符号の説明
10、10a、10b:電子部品用パッケージ、11:セラミック製基体、12:電子部品素子、13:キャビティ部、14:土手部、15:導体配線パターン、16:ボンディングワイヤ、17:キャスタレーション、18:外部接続端子、19:ろう材、20:金属蓋体、21:メタライズ層、22:第1のNiめっき被膜、23:Cuめっき被膜、24:第2のNiめっき被膜、25:Auめっき被膜、26、26a、26b:めっき被膜、27:シーム溶接機

Claims (2)

  1. キャビティ部の周囲に土手部を有するセラミック製基体からなり、前記キャビティ部の底部に電子部品素子が搭載された後、前記土手部に金属蓋体が載置されてシーム溶接で接合され、前記電子部品素子が気密に封止される電子部品用パッケージにおいて、
    前記セラミック製基体の前記土手部上面にメタライズ層を有し、しかも、該メタライズ層上に第1のNi、Cu、第2のNi、Auめっきの順番、第1のNi、Cu、第2のNiめっきの順番、又は第1のNi、Cuめっきの順番で施されるめっき被膜を有することを特徴とする電子部品用パッケージ。
  2. 請求項1記載の電子部品用パッケージにおいて、前記第1のNiめっき被膜と、前記第2のNiめっき被膜の厚さがそれぞれ0を超え4μm以下、前記Cuめっき被膜の厚さが4μm以上、しかも、前記第1のNiめっき被膜の厚さ、前記Cuめっき被膜の厚さ、及び前記第2のNiめっき被膜の厚さの和、又は前記第1のNiめっき被膜の厚さと、前記Cuめっき被膜の厚さの和が5μm以上有することを特徴とする電子部品用パッケージ。
JP2003309709A 2003-09-02 2003-09-02 電子部品用パッケージ Pending JP2005079424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003309709A JP2005079424A (ja) 2003-09-02 2003-09-02 電子部品用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003309709A JP2005079424A (ja) 2003-09-02 2003-09-02 電子部品用パッケージ

Publications (1)

Publication Number Publication Date
JP2005079424A true JP2005079424A (ja) 2005-03-24

Family

ID=34411783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003309709A Pending JP2005079424A (ja) 2003-09-02 2003-09-02 電子部品用パッケージ

Country Status (1)

Country Link
JP (1) JP2005079424A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200093A (ja) * 2008-02-19 2009-09-03 Murata Mfg Co Ltd 中空型の電子部品
JP2012174713A (ja) * 2011-02-17 2012-09-10 Kyocera Corp 電子部品収納用パッケージ、およびそれを備えた電子装置
JP2015159139A (ja) * 2014-02-21 2015-09-03 京セラ株式会社 配線基板、電子装置および電子モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200093A (ja) * 2008-02-19 2009-09-03 Murata Mfg Co Ltd 中空型の電子部品
JP2012174713A (ja) * 2011-02-17 2012-09-10 Kyocera Corp 電子部品収納用パッケージ、およびそれを備えた電子装置
JP2015159139A (ja) * 2014-02-21 2015-09-03 京セラ株式会社 配線基板、電子装置および電子モジュール

Similar Documents

Publication Publication Date Title
WO2021066024A1 (ja) 蓋体、電子部品収容用パッケージ及び電子装置
JP5388601B2 (ja) 電子部品収納用パッケージ
JP2005079424A (ja) 電子部品用パッケージ
JP4761441B2 (ja) 電子部品収納用セラミックパッケージ
JP6573515B2 (ja) セラミック基板
JP6332474B2 (ja) セラミック基板、電子部品およびセラミック基板の製造方法
US11417575B2 (en) Board and semiconductor apparatus
JP6108734B2 (ja) 電子部品素子収納用パッケージ
JP5922447B2 (ja) 多数個取り配線基板
JP6129491B2 (ja) 多数個取り配線基板
JPWO2019208577A1 (ja) 放熱基板および電子装置
JP5274434B2 (ja) 電子部品収納用パッケージ
JP5409066B2 (ja) 電子部品収納用パッケージ
JP4167614B2 (ja) 電子部品収納用パッケージ
JP2010192760A (ja) セラミックパッケージ基板
JP2018101660A (ja) 蓋体、電子部品収納用パッケージおよび電子装置
JP2005268350A (ja) 電子部品収納用パッケージ
JP2003110037A (ja) 電子部品収納用パッケージ
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JP2005079133A (ja) セラミックパッケージ
JP2002311303A (ja) 光通信用パッケージ
JP2017022334A (ja) 多数個取り配線基板及びその製造方法
JP2006041202A (ja) セラミックパッケージ集合体及びセラミックパッケージ
JP5559588B2 (ja) 電子部品素子収納用パッケージ
JP4753539B2 (ja) 電子部品搭載用基板およびこれを用いた電子装置