[go: up one dir, main page]

JP2005072587A - Ｂｇａパッケージ、パッケージ積層構造及びその製造方法 - Google Patents

Ｂｇａパッケージ、パッケージ積層構造及びその製造方法 Download PDF

Info

Publication number
JP2005072587A
JP2005072587A JP2004239945A JP2004239945A JP2005072587A JP 2005072587 A JP2005072587 A JP 2005072587A JP 2004239945 A JP2004239945 A JP 2004239945A JP 2004239945 A JP2004239945 A JP 2004239945A JP 2005072587 A JP2005072587 A JP 2005072587A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
package
solder ball
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004239945A
Other languages
English (en)
Other versions
JP5095074B2 (ja
Inventor
Kichin Ri
揆鎭 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005072587A publication Critical patent/JP2005072587A/ja
Application granted granted Critical
Publication of JP5095074B2 publication Critical patent/JP5095074B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】ＢＧＡパッケージとその製造方法、そしてそのＢＧＡパッケージを単位パッケージにして複数積層された形態のパッケージ積層構造を提供する。
【解決手段】基板２２０上に半導体チップ２００が接着されており、半導体チップの上面には複数のソルダーボール２６０が具備されており、封止材２８０が基板上の半導体チップを覆うように形成されるが、ソルダーボールは露出させるように形成されているパッケージ。それにより、ＢＧＡパッケージ製造方法では、カプセル化工程の進行前にソルダーボールを付着することによってカプセル化後、ソルダーボールを付着する従来の製造方法と工程順序を異にする。このような順序変更を通じて、半導体チップの上面方向にソルダーボールを付着するための別途のパターニング工程や別途の基板を利用せずにパッケージが製造できる。
【選択図】図１４

Description

本発明はパッケージ及びその製造方法に係り、より詳細には、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージとその製造方法、そしてそのＢＧＡパッケージを単位パッケージとして複数積層された形態のパッケージ積層構造に関する。
一般的に、半導体ウェーハに各種工程により複数の半導体チップが構成された場合、スクライブラインに沿って半導体ウェーハを切断して別個の半導体チップに分離させる。分離された半導体チップに対してはボード実装のためのパッケージング工程が実施される。パッケージング工程によって半導体パッケージが完成される。このような半導体パッケージは電子機器の集約的な発達及び小型化の傾向により薄型化されると共に、高集積化、高機能化が要求される。
より狭い面積により多数の半導体チップを実装するためにＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）を適用しようする研究が活発である。ＣＳＰは半導体チップが最終的にパッケージング完了した後、パッケージの面積と半導体チップの面積比が１.２以下であるので、他の種類のパッケージに比べて実装時に占める面積が狭い。ＣＳＰの種類には、μＢＧＡ、ＷＢＧＡ（Ｗｉｒｅ ｂｏｎｄｉｎｇ ＢＧＡ）、及びＦＢＧＡ（Ｆｉｎｅ ｐｉｔｃｈ ＢＧＡ）などがある。
図１に示したＣＳＰはＷＢＧＡであって、活性面のエッジにチップパッド１０が形成されたエッジパッド型チップ５が基板２０上面に接着材１５によって付着されている。ボンディングワイヤ２５がチップパッド１０と基板２０の金属パターン（図示せず）とを連結している。ソルダーマスク３５がチップ５の反対側の基板２０面に導入され、ソルダーマスク３５のサイトを通じてソルダーボール４０が付着されている。成形樹脂４５はチップ５の露出された面がないようにソルダーボール４０側を除外した残りの部分を全部覆うように形成されている。
このような構造のパッケージを製造するためには、モールディングなどで成形樹脂４５を形成した後、ソルダーボール４０を付着する。このために、成形樹脂４５で取り囲まれていない基板２０面の方にソルダーボール４０を付着する。反対側、すなわちチップ５の方にソルダーボールを付けようとすれば、別途のパターニング工程や追加基板が必要である。
一方、より狭い面積により多くの数の半導体チップを実装するために何枚かのパッケージを垂直に積層して使用する場合がある。そのような場合、パッケージは狭い面積を占めるだけでなく、積層するに容易な構造でなければならない。特許文献１には小型化されるか縮小されたチップパッケージ製造方法が開示されている。
韓国登録特許０３５３１７０号公報
本発明が解決しようとする技術的課題は、パッケージ積層が容易な構造のパッケージを提供することである。
本発明が解決しようとする他の技術的課題は、占める面積の狭いパッケージ積層構造を提供することである。
本発明が解決しようとするさらに他の技術的課題は、パターニング工程や追加基板を必要とせずに、チップの方にソルダーボールを付着したパッケージ製造方法を提供することである。
前記技術的課題を解決するための本発明によるパッケージは、基板、前記基板の上面に接着された半導体チップ、前記半導体チップの上面に具備された複数のソルダーボール、及び前記基板上の前記半導体チップを覆うように形成されるが、前記ソルダーボールは露出させるように形成された封止材を含むＢＧＡパッケージである。
実施例によれば、次のようなＢＧＡパッケージが提供される。ＢＧＡパッケージは、活性面のエッジに複数のチップパッドが形成され、前記チップパッドに連結されたリルーティング配線パターンにより活性面の中央部に複数のソルダーボールパッドが形成された半導体チップを含む。前記半導体チップはその非活性面に塗布された接着材を通じて基板の上面に接着されているが、前記基板は上面にボンドフィンガー（フィンガー）と下面に基板ランドとが形成されて対応する前記半導体チップのエッジ外側に延長されたエッジを有することである。前記チップパッドと前記ボンドフィンガー間は導電性ワイヤで電気的に連結されている。前記ソルダーボールパッドには複数のソルダーボールが付着されている。前記基板上の前記半導体チップと前記導電性ワイヤとを覆うように形成されるが、前記ソルダーボールは露出させるように封止材が形成されている。
このようなパッケージは前記本発明が解決しようとする他の技術的課題を解決するために、上部パッケージのソルダーボールと下部パッケージの基板ランドとが接続された構造で２つ以上のパッケージが積層でき、狭い面積を占めるパッケージ積層構造を提供する。
この時、最上部に積層された他のＢＧＡパッケージをさらに含み、前記上部パッケージの基板ランドと前記他のＢＧＡパッケージのソルダーボールが接続され、前記他のＢＧＡパッケージは、基板、前記基板の上面に接着された半導体チップ、前記半導体チップの上面に具備された複数のソルダーボール、及び前記基板上の前記半導体チップを覆うように形成されるが、前記ソルダーボールは露出させるように形成された封止材を含むことでありうる。
のみならず、このようなパッケージ１つの上に他のＢＧＡパッケージが積層されうるが、ここでも前記パッケージの基板ランドと前記他のＢＧＡパッケージのソルダーボールとが接続される。
前記のさらに他の技術的課題を解決するための本発明によるパッケージ製造方法では、基板上面に半導体チップを接着する。前記半導体チップの上面に複数のソルダーボールを付着した後、前記ソルダーボールより低く前記半導体チップの上面と側面とを保護する封止材を形成する。
前記のさらに他の技術的課題を解決するための本発明による他のパッケージ製造方法では、活性面のエッジに複数のチップパッドが形成され、前記チップパッドに連結されたリルーティング配線パターンにより活性面の中央部に複数のソルダーボールパッドが形成された半導体チップを、上面にボンドフィンガーと下面に基板ランドとが形成され、対応する前記半導体チップのエッジの外側に延長されたエッジを有する基板上に接着する。前記ソルダーボールパッドにソルダーボールを付着した後、前記チップパッドと前記ボンドフィンガー間を導電性ワイヤで連結させてワイヤボンディングする。次いで、前記ソルダーボールより低く前記半導体チップの上面と側面、ワイヤボンディングされた部分を保護する封止材を形成する。
本発明によるＢＧＡパッケージ製造方法では、カプセル化工程の進行前にソルダーボールを付着することによってカプセル化後、ソルダーボールを付着する従来の製造方法と工程順序を別にする。このような順序変更を通じて、半導体チップの上面方向にソルダーボールを付着するための別途のパターニング工程や別途の基板を利用せずにパッケージが製造できる。したがって、組立て手順を非常に簡素化して製造コスト及び処理コストが節減できる。のみならず、パッケージの厚さが薄くて有利である。
以下、図面を参照して本発明による実施例を説明する。しかし、本発明は以下で開示される実施例に限定されるものでなく、異なる多様な形態に具現されるものであり、ただ、本実施例は本発明の開示を完全にし、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は特許請求の範囲により定義されるだけである。
［第１実施例］
図２ないし図６は、本発明の第１実施例によるＢＧＡパッケージ及びその製造方法を説明するための図面であって、図４ないし図６は、図２のＡ’−Ａ”断面に対応する。そして、図７は本発明の第１実施例の変形例によるＢＧＡパッケージの断面図である。
まず、図２と同じ半導体チップ１００を準備する。半導体チップ１００は上面にソルダーボールを置かれるように複数のソルダーボールパッド１１５を有したものである。ソルダーボールパッド１１５は銅やアルミニウムを蒸着した後でパターニングしたものであって、その上面には金及びニッケルをメッキして、ソルダーボールを堅固に融着させうる。
このような半導体チップ１００を図３と同じ基板１２０上面に接着する。接着された後の断面形状は図４と同じである。半導体チップ１００と基板１２０とは接着剤または両面接着テープのような接着材１５０を媒介として接着する。例えば、ペースト形態またはプレフォームされたフィルムの形態のエポキシまたは熱可塑性物質などのような接着材料が使用できる。半導体チップ１００の露出される面がないように、基板１２０のサイズは半導体チップ１００と同じか、さらに大きいことが良い。したがって、基板１２０のエッジは対応する半導体チップ１００のエッジ外側に延びていることが望ましい。
本実施例で、半導体チップ１００と基板１２０間に介在された接着材１５０が導電性を帯びる場合に半導体チップ１００と基板１２０とが電気的に接続されうる。導電性接着材の代りに、ソルダーボール、スタッドバップ、導電性ペースト、導電膜または他の任意の機械的であるか、冶金学的な相互接続を含む他のフリップチップ接続方法を使用することも考慮できる。しかし、本実施例で半導体チップ１００と基板１２０とが必ずしも電気的に接続される必要はない。電気的に接続されていない場合、基板１２０は単に半導体チップ１００のパッケージングのための支持部材として使われることになる。
次に、図５のように、半導体チップ１００の上面に複数のソルダーボール１６０を付着する。ソルダーボール１６０はソルダーボールパッド１１５に定着させた後、高温のファーネスに投入する。それにより、ソルダーボール１６０がリフローされながら熱融着される。ソルダーボール１６０の直径は約３００μm程度でありうる。
次に、図６を参照して、ソルダーボール１６０より低く半導体チップ１００上面と側面とを保護する封止材１８０を形成してＢＧＡパッケージＰ１製造を完了する。封止材１８０としては、液状封止材を使用して硬化でき、その種類は多様に変更可能である。これは半導体チップ１００を外部の埃、湿気及び機械的接触などから保護させる。
液状封止材は通常ディスペンサーを利用して作業する。常温で液状を維持し、空気中に露出された時に固くなる性質があるので、ディスペンサーを利用して液状封止材を基板１２０の上部に塗布すれば、液状封止材が半導体チップ１００の上面と側面とにまかれて徐々に硬化される。
この時、図７でのように封止材１８０’が半導体チップ１００の上面を覆うＢＧＡパッケージＰ２を製造することもできる。その場合、半導体チップ１００上面での厚さがソルダーボール１６０高さより低く形成されてソルダーボール１６０を露出させるように形成する。
半導体チップ１００と基板１２０を電気的に接続するためにソルダーバンプや他の導電性バンプを利用する場合に、封止材１８０、１８０’は半導体チップ１００と基板１２０間の空間を充填するためのアンダーフィルとも使われ、基板１２０の周囲にフィレットが形成できる。
以上で詳細に説明したように、本発明によるＢＧＡパッケージ製造方法の実施例では封止材１８０、１８０’を形成するカプセル化工程の進行前にソルダーボール１６０を付着することによって、従来のカプセル化工程の進行後、ソルダーボールを付着する場合に比べて、半導体チップ１００の上面にソルダーボールの付着のための別途のパターニング工程や別途の基板が不要である。したがって、本発明の製造方法によれば、パターニング工程や追加基板を必要とせずに半導体チップの方にソルダーボールを付着したパッケージを製造できる。
図６及び図７に示したように、本発明の実施例によるＢＧＡパッケージＰ１またはＰ２は、基板１２０、基板１２０上面に接着された半導体チップ１００、半導体チップ１００上面に具備された複数のソルダーボール１６０、及び基板１２０上の半導体チップ１００を覆うように形成されるが、ソルダーボール１６０は露出させるように形成された封止材１８０または１８０’を含む。
このようなＢＧＡパッケージＰ１またはＰ２は半導体チップ１００の方にソルダーボール１６０が付着された構造でありながらも別途の基板などを必要としないので、カプセル化時に必要な垂直的空間が最小化されたものである。したがって、パッケージが薄いことが長所である。
［第２実施例］
図８ないし図１４は、本発明の第２実施例によるＢＧＡパッケージ及びその製造方法を説明するための図面であって、図１０及び図１１は、図８のＢ’−Ｂ”断面に対応する。そして、図１３及び図１４は、図１２のＣ’−Ｃ”断面に対応する。
図８に示したものと半導体チップ２００とを準備する。この半導体チップ２００は活性面のエッジに複数のチップパッド２０５が形成され、チップパッド２０５に連結されたリルーティング配線パターン２１０により活性面の中央部に複数のソルダーボールパッド２１５が形成されている。
チップパッド２０５はアルミニウムまたは銅材質で半導体製造工程で形成されたものである。一般的に、チップパッド２０５だけを露出させ、半導体チップ２００上面は保護するパッシベーション膜（図示せず）が形成されたまま、半導体製造工程が完了する。そのような半導体チップ２００の上面にリルーティング配線パターン２１０とソルダーボールパッド２１５との形成からパッケージング工程が始まる。リルーティング配線パターン２１０とソルダーボールパッド２１５とは銅またはアルミニウムのような導電膜を蒸着した後、パターニングして形成し、ソルダーボールパッド２１５の上面には金及びニッケルをメッキしてソルダーボールを堅固に融着させうる。１つのパターニングされたリルーティング配線パターン２１０は半導体チップ２００のエッジ側に形成され、露出された１つのチップパッド２０５を外部接続端子として、今後各ソルダーボールパッド２１５上に１つずつ形成されるソルダーボールと接続させる。例えば、各パターニングされたリルーティング配線パターン２１０は、例えば幾つかのアドレス電極、接地電極、データ信号伝送用のデータ電極、幾つかの制御信号送受信用の制御電極（具体的に信号記録用、信号判読用、信号選択用、及び信号制御用）、及び電力供給用電極Ｖｃｃ（これらはチップパッド２０５として形成される）からそれぞれの該当するソルダーボールまで延びるように１つずつ形成される。
次に、このような半導体チップ２００を図９に示したような基板２２０上面に接着する。接着された後の断面形状は図１０と同じである。基板２２０は上面エッジの方にボンドフィンガー２２５を有する。ボンドフィンガー２２５は銅などをパターニングして形成したものであって、表面には、例えば銀をメッキした後導電性ワイヤが良好にボンディングされうる。基板２２０の下面には基板ランド２３０が形成されている。そして、基板２２０は対応する半導体チップ２００のエッジの外側に延長されたエッジを有してボンドフィンガー２２５が半導体チップ２００の外側に出なければならない。半導体チップ２００と基板２２０とは接着剤または両面接着テープのような接着材２５０を媒介として接着する。例えば、ペースト状またはプレフォ−ムされたフィルムの形態であるエポキシまたは熱可塑性物質などの接着材料が使用できる。
次に、図１１に示したように、ソルダーボールパッド２１５にソルダーボール２６０を付着する。ソルダーボール２６０はソルダーボールパッド２１５に定着させた後、熱融着させて付着する。
次に、チップパッド２０５とボンドフィンガー２２５間を導電性ワイヤ２７０で連結させてワイヤボンディングする。図１２は、ワイヤボンディングされた状態を示す上面図であり、図１３は、図１２のＣ’−Ｃ”断面である。導電性ワイヤ２７０は金やアルミニウムなどの導電性材質よりなるものである。
次いで、図１４に示したように、ソルダーボール２６０より低く半導体チップ２００上面と側面とを保護する封止材２８０を形成してＢＧＡパッケージＰ３を製造する。封止材２８０は導電性ワイヤ２７０でボンディングされた部分も覆うように形成する。封止材２８０は半導体チップ２００の上面を覆うように形成するが、半導体チップ２００の上面での厚さがソルダーボール２６０より低く形成してソルダーボール２６０を露出させる。封止材２８０としては液状封止材が使用でき、その種類は多様に変更可能である。これは導電性ワイヤ２７０と半導体チップ２００のチップパッド２０５とを外部の埃、湿気及び機械的接触などから保護されるようにする。液状封止材を基板２２０の上部に塗布すれば、液状封止材が導電性ワイヤ２７０及び半導体チップ２００のチップパッド２０５上にまかれて徐々に硬化される。
以上で詳細に説明したように、本発明によるＢＧＡパッケージ製造方法の実施例では封止材２８０を形成するカプセル化工程の進行前にソルダーボール２６０を付着することによって、従来のカプセル化工程の進行後、ソルダーボールを付着する場合に比べて、半導体チップ２００の上面にソルダーボール付着のための別途のパターニング工程や別途の基板が不要である。したがって、本発明の製造方法によれば、パターニング工程や追加基板を必要とせずに、半導体チップの方にソルダーボールを付着したパッケージを製造できる。
図１４は、このように製造したＢＧＡパッケージＰ３構造である。示されたように、ＢＧＡパッケージは、活性面のエッジに複数のチップパッド２０５が形成され、活性面の中央部に複数のソルダーボールパッド２１５が形成された半導体チップ２００を含む。半導体チップ２００はその非活性面に塗布された接着材２５０を通じて基板２２０の上面に接着されているが、基板２２０は上面にボンドフィンガー２２５と下面に基板ランド２３０とが形成されており、対応する半導体チップ２００のエッジの外側に延長されたエッジを有するものである。チップパッド２０５とボンドフィンガー２２５間は導電性ワイヤ２７０で電気的に連結されている。ソルダーボールパッド２１５には複数のソルダーボール２６０が付着されている。封止材２８０は基板２２０上の半導体チップ２００と導電性ワイヤ２７０とを覆うように形成されている。特に、ソルダーボール２６０は覆わずに、ソルダーボール２６０より低く封止材２８０が形成されている。
このようなＢＧＡパッケージＰ３はカプセル化時に必要な垂直的空間を最小化してパッケージの厚さが薄いだけでなく、基板２２０の一面（具体的に基板ランド２３０が形成された側）が別途の工程進行なしにベア（むき出しの）状態に残ってパッケージ積層が可能になる。
［第３実施例］
図１５ないし図１７は、本発明の実施例によるパッケージを積層した構造の例を示した断面図である。特に、前の第２実施例で説明したようなＢＧＡパッケージＰ３の基板ランド２３０を利用してパッケージを積層した構造である。
まず、図１５は２つ以上、例えば４つのＢＧＡパッケージＰ３が積層された構造を示した図である。示したように、上部パッケージのソルダーボール２６０と下部パッケージの基板ランド２３０とが直ちに接続された構造である。
ＢＧＡパッケージＰ３で基板ランド２３０が形成された方が別途工程の進行なしにベア状態に残るので、ＢＧＡパッケージＰ３を順に積めば、上部パッケージのソルダーボール２６０と下部パッケージの基板ランド２３０とが接続されてパッケージ積層が非常に容易である。また、ＢＧＡパッケージＰ３はＣＳＰでありながら、パッケージの厚さが薄い。したがって、積層構造のパッケージは狭い面積を占めるだけでなく、垂直的空間も狭く占める。
図１６は、２つ以上、例えば３つのＢＧＡパッケージＰ３が積層された上、第１実施例の変形例として説明したＢＧＡパッケージＰ２をさらに積層した構造を示した図である。ここでも、ＢＧＡパッケージＰ３同士は上部パッケージのソルダーボール２６０と下部パッケージの基板ランド２３０とが接続される。特に、基板ランドのないＢＧＡパッケージＰ２は最上部に位置し、ＢＧＡパッケージＰ２のソルダーボール１６０がその下のＢＧＡパッケージＰ３の基板ランド２３０に接続されて積層される。
図１７は、１つずつのＢＧＡパッケージＰ３とＢＧＡパッケージＰ２とが積層された構造を示した図である。基板ランドのないＢＧＡパッケージＰ２が最上部に位置し、ＢＧＡパッケージＰ２のソルダーボール１６０がその下のＢＧＡパッケージＰ３の基板ランド２３０に接続されて積層される。
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は前記実施例に限定されず、本発明の技術的思想内で当業者によって色々な多くの変形が可能であることは明らかである。
本発明による製造方法で製造するＢＧＡパッケージは、基板ランドが形成された基板の一面が別途の工程の進行なしにベア状態に残ってパッケージ積層が非常に容易になる。これを利用したパッケージ積層構造はＮＡＮＤフラッシュかＤＲＡＭに適用時に別途空間のサイズ増加なしにメモリを増加できて有用である。
従来のＷＢＧＡパッケージを図示する図である。 本発明の第１実施例によるＢＧＡパッケージ及びその製造方法を説明するための平面図である。 本発明の第１実施例によるＢＧＡパッケージ及びその製造方法を説明するための平面図である。 本発明の第１実施例によるＢＧＡパッケージ及びその製造方法を説明するための図であって、最初の工程を示す図２のＡ’−Ａ”断面に対応する図である。 図４の次の工程を示す図である。 図５の次の工程を示す図である。 本発明の第１実施例の変形例によるＢＧＡパッケージの断面図である。 本発明の第２実施例によるＢＧＡパッケージ及びその製造方法を説明するための平面図である。 本発明の第２実施例によるＢＧＡパッケージ及びその製造方法を説明するための平面図である。 本発明の第１実施例によるＢＧＡパッケージ及びその製造方法を説明するための図であって、最初の工程を示す図８のＢ’−Ｂ”断面に対応する図である。 図１０の次の工程を示す図である。 ワイヤボンディングされた状態を示す平面図である。 図１２のＣ’−Ｃ”断面に対応する図である。 図１２のＣ’−Ｃ”断面に対応する図である。 本発明の実施例によるパッケージを積層したパッケージ積層構造の例を示した断面図である。 本発明の実施例によるパッケージを積層したパッケージ積層構造の例を示した断面図である。 本発明の実施例によるパッケージを積層したパッケージ積層構造の例を示した断面図である。
符号の説明
Ｐ３ ＢＧＡパッケージ
２００ 半導体チップ
２０５ チップパッド
２１５ ソルダーボールパッド
２２０ 基板
２２５ ボンドフィンガー
２３０ 基板ランド
２５０ 接着材
２６０ ソルダーボール
２７０ 導電性ワイヤ
２８０ 封止材

Claims (16)

  1. 基板と、
    前記基板の上面に接着された半導体チップと、
    前記半導体チップの上面に具備された複数のソルダーボールと、
    前記基板上の前記半導体チップを覆うように形成されるが、前記ソルダーボールは露出させるように形成された封止材と、を含むＢＧＡパッケージ。
  2. 前記半導体チップと前記基板を電気的に連結するボンディングワイヤをさらに含み、前記封止材は前記ボンディングワイヤを覆うように形成されたことを特徴とする請求項１に記載のＢＧＡパッケージ。
  3. 前記封止材は前記半導体チップの上面を覆うが、前記半導体チップ上面での厚さが前記ソルダーボールより低く形成されたことを特徴とする請求項１または２に記載のＢＧＡパッケージ。
  4. 前記基板のエッジは対応する前記半導体チップのエッジの外側に延びていることを特徴とする請求項１または２に記載のＢＧＡパッケージ。
  5. 活性面のエッジに複数のチップパッドが形成され、前記チップパッドに連結されたリルーティング配線パターンにより活性面の中央部に複数のソルダーボールパッドが形成された半導体チップと、
    前記半導体チップの非活性面に塗布された接着材を通じて前記半導体チップが接着され、上面にボンドフィンガーと下面とに基板ランドが形成された基板と、
    前記チップパッドと前記ボンドフィンガー間を電気的に連結する導電性ワイヤと、
    前記ソルダーボールパッドを通じて前記半導体チップに付着される複数のソルダーボールと、
    前記基板上の前記半導体チップと前記導電性ワイヤを覆うように形成されるが、前記ソルダーボールは露出させるように形成された封止材と、を含むＢＧＡパッケージ。
  6. 前記基板は対応する前記半導体チップのエッジの外側に延長されたエッジを有することを特徴とする請求項５に記載のＢＧＡパッケージ。
  7. 前記封止材は前記半導体チップの上面を覆うが、前記半導体チップ上面での厚さが前記ソルダーボールより低く形成されたことを特徴とする請求項５に記載のＢＧＡパッケージ。
  8. ２つ以上積層された単位パッケージを含み、各単位パッケージは、
    活性面のエッジに複数のチップパッドが形成され、前記チップパッドに連結されたリルーティング配線パターンにより活性面の中央部に複数のソルダーボールパッドが形成された半導体チップと、
    前記半導体チップの非活性面に塗布された接着材を通じて前記半導体チップが接着され、上面にボンドフィンガーと下面に基板ランドとが形成された基板と、
    前記チップパッドと前記ボンドフィンガー間を電気的に連結する導電性ワイヤと、
    前記ソルダーボールパッドを通じて前記半導体チップに付着される複数のソルダーボールと、
    前記基板上の前記半導体チップと前記導電性ワイヤとを覆うように形成されるが、前記ソルダーボールは露出させるように形成された封止材と、を含み、
    上部パッケージの前記ソルダーボールと下部パッケージの前記基板ランドとが接続されたパッケージ積層構造。
  9. 前記基板は対応する前記半導体チップのエッジ外側に延長されたエッジを有することを特徴とする請求項８に記載のパッケージ積層構造。
  10. 最上部に積層された他のＢＧＡパッケージをさらに含み、前記他のＢＧＡパッケージのソルダーボールとその下部パッケージの基板ランドとが接続され、
    前記他のＢＧＡパッケージは、
    基板と、
    前記基板の上面に接着された半導体チップと、
    前記半導体チップの上面に具備された複数のソルダーボールと、
    前記基板上の前記半導体チップを覆うように形成されるが、前記ソルダーボールは露出させるように形成された封止材と、を含む請求項８に記載のパッケージのパッケージ積層構造。
  11. 積層された上部パッケージと下部パッケージとを含み、
    前記上部パッケージは、
    基板と、
    前記基板の上面に接着された半導体チップと、
    前記半導体チップの上面に具備された複数のソルダーボールと、
    前記基板上の前記半導体チップを覆うように形成されるが、前記ソルダーボールは露出させるように形成された封止材と、を含み、
    前記下部パッケージは、
    活性面のエッジに複数のチップパッドが形成され、前記チップパッドに連結されたリルーティング配線パターンにより活性面の中央部に複数のソルダーボールパッドが形成された半導体チップと、
    前記半導体チップの非活性面に塗布された接着材を通じて前記半導体チップが接着され、上面にボンドフィンガーと下面に基板ランドとが形成された基板と、
    前記チップパッドと前記ボンドフィンガー間を電気的に連結する導電性ワイヤと、
    前記ソルダーボールパッドを通じて前記半導体チップに付着される複数のソルダーボールと、
    前記基板上の前記半導体チップと前記導電性ワイヤとを覆うように形成されるが、前記ソルダーボールは露出させるように形成された封止材と、を含み、
    前記上部パッケージの前記ソルダーボールと前記下部パッケージの前記基板ランドとが接続されたパッケージ積層構造。
  12. 前記基板は対応する前記半導体チップのエッジ外側に延長されたエッジを有することを特徴とする請求項１１に記載のパッケージ積層構造。
  13. 基板上面に半導体チップを接着する段階と、
    前記半導体チップの上面に複数のソルダーボールを付着する段階と、
    前記ソルダーボールより低く前記半導体チップ上面と側面とを保護する封止材を形成する段階と、を含むＢＧＡパッケージ製造方法。
  14. 前記封止材の形成前に前記半導体チップと前記基板とをワイヤボンディングする段階をさらに含み、前記封止材はワイヤボンディング部分まで覆うように形成することを特徴とする請求項１３に記載のＢＧＡパッケージ製造方法。
  15. 活性面のエッジに複数のチップパッドが形成され、前記チップパッドに連結されたリルーティング配線パターンにより活性面の中央部に複数のソルダーボールパッドが形成された半導体チップを、上面にボンドフィンガーと下面に基板ランドとが形成されて対応する前記半導体チップのエッジ外側に延長されたエッジを有する基板上に接着する段階と、
    前記ソルダーボールパッドにソルダーボールを付着する段階と、
    前記チップパッドと前記ボンドフィンガー間を導電性ワイヤで連結させてワイヤボンディングする段階と、
    前記ソルダーボールより低く前記半導体チップ上面と側面、ワイヤボンディングされた部分を保護する封止材を形成する段階と、を含むＢＧＡパッケージ製造方法。
  16. 前記封止材は前記半導体チップの上面を覆うが、前記半導体チップの上面での厚さが前記ソルダーボールより低く形成することを特徴とする請求項１５に記載のＢＧＡパッケージ製造方法。


JP2004239945A 2003-08-20 2004-08-19 パッケージ積層構造 Expired - Fee Related JP5095074B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030057514A KR100574947B1 (ko) 2003-08-20 2003-08-20 Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
KR2003-057514 2003-08-20

Publications (2)

Publication Number Publication Date
JP2005072587A true JP2005072587A (ja) 2005-03-17
JP5095074B2 JP5095074B2 (ja) 2012-12-12

Family

ID=34192151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004239945A Expired - Fee Related JP5095074B2 (ja) 2003-08-20 2004-08-19 パッケージ積層構造

Country Status (3)

Country Link
US (1) US7245008B2 (ja)
JP (1) JP5095074B2 (ja)
KR (1) KR100574947B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006100738A1 (ja) * 2005-03-18 2006-09-28 Fujitsu Limited 半導体装置及びその製造方法
US7723839B2 (en) 2005-06-10 2010-05-25 Sharp Kabushiki Kaisha Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP2016503241A (ja) * 2013-01-11 2016-02-01 マイクロン テクノロジー， インク． パッケージ貫通インタコネクト付き半導体デバイスアセンブリ並びに関連するシステム、デバイス、及び方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
ATE556468T1 (de) * 2004-09-03 2012-05-15 Watlow Electric Mfg Leistungssteuerungssystem
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
SG130073A1 (en) * 2005-09-01 2007-03-20 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing microelectronic devices
TWI278265B (en) * 2006-01-09 2007-04-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically conducting structure and the same
US20070164428A1 (en) * 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
US7985623B2 (en) * 2006-04-14 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with contoured encapsulation
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8581381B2 (en) * 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
KR100871707B1 (ko) * 2007-03-30 2008-12-05 삼성전자주식회사 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
US7863738B2 (en) * 2007-05-16 2011-01-04 Texas Instruments Incorporated Apparatus for connecting integrated circuit chip to power and ground circuits
US8084849B2 (en) * 2007-12-12 2011-12-27 Stats Chippac Ltd. Integrated circuit package system with offset stacking
US8536692B2 (en) * 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US7985628B2 (en) * 2007-12-12 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with interconnect lock
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
EP2073262B1 (de) * 2007-12-18 2015-09-30 Micronas GmbH Halbleiterbauelement
US8722457B2 (en) * 2007-12-27 2014-05-13 Stats Chippac, Ltd. System and apparatus for wafer level integration of components
SG155793A1 (en) * 2008-03-19 2009-10-29 Micron Technology Inc Upgradeable and repairable semiconductor packages and methods
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
KR101534680B1 (ko) * 2009-02-23 2015-07-07 삼성전자주식회사 적층형 반도체 패키지
KR20100112446A (ko) * 2009-04-09 2010-10-19 삼성전자주식회사 적층형 반도체 패키지 및 그 제조 방법
US8508954B2 (en) 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
KR101668444B1 (ko) * 2010-01-28 2016-10-21 삼성전자 주식회사 프레임 인터포저를 갖는 멀티 칩 패키지
US8642381B2 (en) 2010-07-16 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective layer over exposed surfaces of semiconductor die
JP2012049175A (ja) * 2010-08-24 2012-03-08 Toshiba Corp 半導体装置の製造方法
US8525318B1 (en) * 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US20120313538A1 (en) * 2011-06-07 2012-12-13 Osram Sylvania Inc. Dimming ballast for electrodeless lamp
US8954948B2 (en) 2011-06-17 2015-02-10 Bae Systems Controls Inc. Obsolescence tolerant flash memory architecture and physical building block (PBB) implementation
US8649883B2 (en) * 2011-10-04 2014-02-11 Advanergy, Inc. Power distribution system and method
CN103441107B (zh) * 2013-07-24 2016-08-10 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
US9659891B2 (en) 2013-09-09 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a boundary structure, a package on package structure, and a method of making
DE102014107018A1 (de) 2014-05-19 2015-11-19 Infineon Technologies Ag Halbleitervorrichtung mit lötbaren und bondbaren elektrischen Kontaktplättchen
CN109801888A (zh) 2017-11-16 2019-05-24 群创光电股份有限公司 第一电子元件及包含第一电子元件的显示设备
KR102699633B1 (ko) 2019-06-25 2024-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349228A (ja) * 1999-06-09 2000-12-15 Hitachi Ltd 積層型半導体パッケージ
JP2001320013A (ja) * 2000-05-10 2001-11-16 Sharp Corp 半導体装置およびその製造方法
JP2002016182A (ja) * 2000-06-28 2002-01-18 Sharp Corp 配線基板、半導体装置およびパッケージスタック半導体装置
JP2002083923A (ja) * 2000-09-06 2002-03-22 Hitachi Ltd 半導体集積回路装置及びそれを実装した半導体モジュール
JP2002170924A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 積層型半導体装置および実装基板
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2003086733A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器
JP2004172157A (ja) * 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JPH0582582A (ja) 1991-09-24 1993-04-02 Nec Yamagata Ltd 半導体装置
JPH07161764A (ja) 1993-12-03 1995-06-23 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US5969417A (en) * 1996-08-27 1999-10-19 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
US6344401B1 (en) * 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
US6467791B1 (en) * 2000-11-22 2002-10-22 Valley Industries Llc Under-bed fifth wheel mounting system
KR20020073838A (ko) 2001-03-16 2002-09-28 엘지전자 주식회사 멀티미디어 단말기의 녹화동작 감지장치
EP1455392A4 (en) * 2001-12-07 2008-05-07 Fujitsu Ltd SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
US6815254B2 (en) * 2003-03-10 2004-11-09 Freescale Semiconductor, Inc. Semiconductor package with multiple sides having package contacts

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349228A (ja) * 1999-06-09 2000-12-15 Hitachi Ltd 積層型半導体パッケージ
JP2001320013A (ja) * 2000-05-10 2001-11-16 Sharp Corp 半導体装置およびその製造方法
JP2002016182A (ja) * 2000-06-28 2002-01-18 Sharp Corp 配線基板、半導体装置およびパッケージスタック半導体装置
JP2002083923A (ja) * 2000-09-06 2002-03-22 Hitachi Ltd 半導体集積回路装置及びそれを実装した半導体モジュール
JP2002170924A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 積層型半導体装置および実装基板
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2003086733A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器
JP2004172157A (ja) * 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006100738A1 (ja) * 2005-03-18 2006-09-28 Fujitsu Limited 半導体装置及びその製造方法
US7800210B2 (en) 2005-03-18 2010-09-21 Fujitsu Semiconductor Limited Semiconductor device
US7723839B2 (en) 2005-06-10 2010-05-25 Sharp Kabushiki Kaisha Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP2016503241A (ja) * 2013-01-11 2016-02-01 マイクロン テクノロジー， インク． パッケージ貫通インタコネクト付き半導体デバイスアセンブリ並びに関連するシステム、デバイス、及び方法
US9978730B2 (en) 2013-01-11 2018-05-22 Micron Technology, Inc. Method of assembly semiconductor device with through-package interconnect
US10615154B2 (en) 2013-01-11 2020-04-07 Micron Technology, Inc. Semiconductor device assembly with through-package interconnect and associated systems, devices, and methods
US11456286B2 (en) 2013-01-11 2022-09-27 Micron Technology, Inc. Semiconductor device assembly with through-package interconnect and associated systems, devices, and methods

Also Published As

Publication number Publication date
KR100574947B1 (ko) 2006-05-02
US20050040529A1 (en) 2005-02-24
JP5095074B2 (ja) 2012-12-12
KR20050022558A (ko) 2005-03-08
US7245008B2 (en) 2007-07-17

Similar Documents

Publication Publication Date Title
JP5095074B2 (ja) パッケージ積層構造
US7211900B2 (en) Thin semiconductor package including stacked dies
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US7061125B2 (en) Semiconductor package with pattern leads and method for manufacturing the same
US6876074B2 (en) Stack package using flexible double wiring substrate
KR100559664B1 (ko) 반도체패키지
US6861761B2 (en) Multi-chip stack flip-chip package
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
JP2644711B2 (ja) 金属の回路基板を有するチップスケールのパッケージ
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
JP2005183923A (ja) 半導体装置およびその製造方法
US20240145346A1 (en) Semiconductor device with through-mold via
JP2008166439A (ja) 半導体装置およびその製造方法
JP2009044110A (ja) 半導体装置及びその製造方法
US6072700A (en) Ball grid array package
JP2008166527A (ja) 半導体装置およびその製造方法
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
JP4565931B2 (ja) 半導体装置の製造方法
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
KR100610917B1 (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법
KR102785840B1 (ko) 반도체 패키지
KR20020022267A (ko) 반도체패키지
KR100406447B1 (ko) 반도체패키지 및 그 제조방법
JPH11135669A (ja) Ｃｓｐ型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100915

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120919

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees