JP2005063662A

JP2005063662A - マルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法

Info

Publication number: JP2005063662A
Application number: JP2004299663A
Authority: JP
Inventors: Kaiso Go; 呉介▲そう▼; Daiki O; 汪大暉; Shakuka Cho; 張錫嘉
Original assignee: National Yang Ming Chiao Tung University NYCU
Current assignee: National Yang Ming Chiao Tung University NYCU
Priority date: 2004-07-16
Filing date: 2004-10-14
Publication date: 2005-03-10
Also published as: US7243277B2; US20060015793A1; TWI243376B; TW200605069A

Abstract

【課題】記憶媒体のデータを保存する容量を増加し、アクセスするデータの正確性を確保し、記憶媒体の保存空間を十分に利用できる、マルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法を提供する。
【解決手段】ｎ段階の電圧レベルを具え、且つ該ｎが２の２乗値でなく、保存ビットを、数式１で表すことのできる少なくとも一以上のメモリセルを提供し、１よりも大きいｋ個のメモリセルを組み合わせて記憶媒体を形成し、データを該記憶媒体に保存する。該記憶媒体の保存ビットは、数式２で表示され、且つ該記憶媒体は更に余剰電圧レベル階数を具え、該余剰電圧レベル階数は保存ビットの電圧レベル階数の数値に含まれることなく、数式３で表示され、該データは該記憶媒体の保存ビットである該数式２に保存され、且つ該記憶媒体の有する該余剰電圧レベル階数に該データをチェックするエラー消去情報を表示する。
【数１】

【数２】

【数３】

【選択図】図３

Description

この発明は、記憶媒体に対する記録方法に関し、特に複数のメモリセルを組み合わせて記憶容量を増加させ、データ保存と同時に関連するエラー訂正情報を保存する方法に関する。

ディジタル情報化技術の発展にともない、空間の制限を受けることなく情報を伝送できるようになった。例えば、ネットワークを利用して遠隔地に情報を伝送できるのみならず、多種多様のモバイルタイプの記憶装置を利用することによって、情報を随時携帯できるようになった。但し、異なるインターフェース、異なるデータ保存装置との間でデータを頻繁に伝送する場合、データ伝送の過程において、如何にして正確なデータの伝送を確保するかが重要な課題となる。

目下常用されている各種の記憶装置について、そのデータ保存の過程を図１に開示する。即ち、データを入力する場合、エラー訂正コード発生装置１がデータに対してエラー訂正コードのエンコードの動作を行い、冗長値（redundancy）を発生させて、該データを検証できるエラー訂正コードを生成する。次いで、書き込み回路３によってデータとエラー訂正コードを記憶装置５の記憶媒体に書き込む。データを出力する場合は、予め発生させたエラー訂正コードを利用して該データに対してエラー更正のステップ７を行い、データの確実な出力を確保する。

１９６５年に、Intel社共同創始者であるゴードン・ムーア氏がトランジスタ数は１８カ月で倍になると予測した。いわゆる「ムーアの法則」である。以来、記憶媒体は、初期の頃の８Ｍ、１６Ｍから、目下市販されている１０２４Ｍに至るまで、その容量が倍数の成長を呈している。これは「ムーアの法則」を立証する典型的な例と言える。しかしながら、製品として販売する周期からみれば、その技術の更新は時間が徐々に延期している。これは、１つの技術が成熟して次の段階にいたる場合、技術的なレベルアップが益々困難になるためであり、技術的なネックを突破して、はじめて次の技術的段階に到達することができる。言い換えれば、企業は益々多くの代価を支払い、技術レベルの倍速的成長を追及していると言える。

記憶媒体の容量を増加させる技術は、一般に二方面から行われる。一つは記憶媒体のメモリセルの数を増加する方法であって、他の一つはマルチレベル技術によって個々のメモリセルの容量を増加する方法である。例えば、図２に開示するように、それぞれのメモリセルを４段階の電圧レベルに分けた場合、それぞれの電圧レベルは特定のビットパターンを代表し、レベル０はビットパターン“１１”に関連し、レベル１はビットパターン“０１”に関連する。また、レベル２はビットパターン“０１”に関連しレベル３はビットパターン“００”に関連する。即ち、それぞれのメモリセルには“１１”“０１”“１０”“００”の四種類の状態を保存することができ、即ち２ビットのデータを表示することができる。

同様の理論に基づけば、それぞれのメモリセルを８段階の電圧レベルに分けた場合、２^３＝８となるため、それぞれのメモリセルは３ビットの０と１の組み合わせを完全に表現することができる。情報技術におけるデータの伝送は、ほとんどが二進法に基づいていて、最も基本的な言語を０と１で表示する。記憶媒体の発展も例外ではなく、メモリの容量を増加させるためにメモリセルを４段階の電圧レベルから８段階の電圧レベルに発展させる。
目下Intel社では単一のメモリセルの電圧レベルを１６段階に至るまで高めている。即ち、それぞれのメモリセルの容量は４ビットになる。

但し、容量が倍増すると、メモリセルの所定の電圧の区間において、分けられる段階も相対的に増加する。このため、技術的なネックを突破することがますます難しくなる。仮に２の倍数で成長するとすれば、次世代の記憶媒体は３２段階、６４段階の電圧レベルを具え、完全な５ビット、もしくは６ビットのメモリ容量を提供することになる。

したがって、電圧レベルの指数上昇を表す曲線の描くカーブを引き続き発展させて行くために必要とする技術的ネックを克服するために、新規な技術を開発する必要がある。これは、電圧レベルが２を基本の数とすることの制限を受けることなく、電圧レベルを線形方式で具現するものである。即ちデータを保存する容量を増加し、メモリセルにおいて電圧レベルを分割するために必要とする技術的ネックを克服するための制限を低下させ、且つエラー訂正機能を具えることによって保存するデータの正確性を確保し、さらには記憶媒体を生産する際の歩留まりを高めることのできる新規な方法の開発が望まれている。

そこで、この発明は記憶媒体のデータを保存する容量を増加する、マルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法を提供することを課題とする。

また、この発明はアクセスするデータの正確性を確保する、マルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法を提供することを課題とする。

また、この発明は記憶媒体の保存空間を十分に利用できる、マルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法を提供することを課題とする。

この発明においては、メモリセルの電圧レベル階数が２の２乗値の制限を受けることのない複数のメモリセルを組み合わせ、該メモリセルの電圧レベルの組み合わせとその配列によって記憶媒体のデータを保存する容量を増加するという目的を達成する。

また、この発明においては、電圧レベル階数が２の２乗値の制限を受けることのない複数のメモリセルを組み合わせて記憶媒体を形成して記憶媒体の容量を増加し、エラー訂正メカニズムによるエンコードに必要な冗長値（ｒｅｄｕｎｄａｎｃｙ）を保存してデータの正確性を確保すると言う目的を達成する。

また、この発明においては、電圧レベル階数が２の２乗値の制限を受けることのない複数のメモリセルを組み合わせて記憶媒体を形成し、該記憶媒体が同様にデータを保存できるようにするとともに、電圧レベル階数が２の２乗値でないことによって形成される一部の不完全な保存空間にデータをアクセスする場合のエラー消去情報を保存して、記憶媒体の保存空間を十分に利用するという目的を達成する。
以下、この発明について具体的に説明する。

請求項１に記載するマルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法は、
ｎ段階の電圧レベルを具え、且つ該ｎが２の２乗値でなく、保存ビットを、数式１で表すことのできる少なくとも一以上のメモリセルを提供するステップと、
ｋ個の該メモリセルを組み合わせて記憶媒体を形成するステップと、
データを該記憶媒体に保存するステップとを含んでなり、
該ｋは１よりも大きく、該記憶媒体の保存ビットが、数式２で表示され、且つ該記憶媒体は更に余剰電圧レベル階数を具え、該余剰電圧レベル階数は保存ビットの電圧レベル階数の数値に含まれることなく、数式３で表示され、
該データは、該記憶媒体の保存ビットである該数式２に保存され、且つ該記憶媒体の有する該余剰電圧レベル階数に該データをチェックするエラー消去情報を表示する。

請求項２に記載するマルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法は、請求項１におけるデータを前記記憶媒体に保存するステップにおいて、該データに付随する少なくとも一以上のパリティ・ビットを該記憶媒体の保存ビットに保存する。

請求項３に記載に記載するマルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法は、請求項１における記憶媒体がダイナミック・ランダム・アクセス・メモリ（DRAM）か、リード・オンリー・メモリ（ROM）か、消去型プログラマブル・リードオンリーメモリ（EPROM）か、もしくは電気的消去型プログラマブル・リードオンリーメモリ（EEPROM）から選択される。

請求項４に記載するマルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法は、請求項１におけるパリティ・ビットが同一ビットチェック方法から発生する。

請求項５に記載するマルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法は、請求項１におけるパリティ・ビットがエラー訂正コード方法から発生する。

この発明の方法はデータの正確性を確保し、記憶媒体の具える保存空間を十分に利用することによって記憶媒体の使用高率を高め、且つ記憶媒体を生産する場合の歩留まりを高めるという利点を有する。

本発明は、２の２乗値によらない電圧レベルを具えるメモリセルを複数組み合わせて記憶媒体を形成する。該記憶媒体はデータ保存の効果を具えるとともに、二進法で計算しきれない余剰の電圧レベルを利用して、データ保存時に該データが正確か否かを表示するデータ消去情報を保存する。該記憶媒体がは、ダイナミック・ランダム・アクセス・メモリ（DRAM）か、リード・オンリー・メモリ（ROM）か、消去型プログラマブル・リードオンリーメモリ（EPROM）か、もしくは電気的消去型プログラマブル・リードオンリーメモリ（EEPROM）から選択される。
係る方法について、その構造と特徴を詳述するために具体的な実施例を挙げ、以下に説明する。

図３は、この発明による方法を示したフローチャートである。図面によれば、Ｓ１０のステップで少なくとも一以上のメモリセルを提供する、該メモリセルはｎ段階に分けられ、ｎ段階の電圧レベルを具える。また、ｎは２の二乗値である。例えばｎは３，５，６，７、９、１０、１１、１２．．．１７、１８、１９．．．などであって、該メモリセルが３段階、５段階、６段階．．．１８段階、１９段階．．．などの電圧レベルを具えることを表す。この場合、該メモリセルの有する保存ビットは、二進法で計算すると、上記数式１で表示することができる。

次いで、Ｓ１２のステップにおいてｋ個のメモリセルを組み合わせて記憶媒体を形成する。ｋの数値は１よりも大きくそれぞれのメモリセルの有する電圧レベルを組み合わせることによって容量の比較的大きい記憶倍体を形成することができる。同様に該記憶媒体の保存ビットを二進法で計算すると、上記数式２で表示することができる。但し、それぞれのメモリセル自体において分けられる電圧レベルは２の２次方程値ではないため、記憶媒体の保存容量を計算する場合余剰を有し、電圧レベルを０、１の組み合わせで完全に表現することができない。これら０、１の組み合わせによって完全に表現できない電圧レベルを余剰電圧レベル階数と称する。即ち、該記憶媒体に含まれる余剰電圧レベル階数は、上記数式３で表示することができる。

次いで、記憶媒体を形成した後Ｓ１４のステップにおいてデータを該記憶媒体に保存する。該データは該記憶媒体の保存ビット内に記録される。該記憶媒体に含まれる余剰電圧レベル階数は、０と１の組み合わせで完全に表現できないが、この発明は二乗値のメモリセル電圧レベル分割方式ではないため、メモリセルのレイアウトに有利であるのみならず、更に記憶媒体の保存容量を増加することができる。従来の４段階の電圧レベルを有するメモリセルは、それぞれのメモリセルの容量が２ビットであって係るメモリセルを四つ組み合わせることによって８ビットの保存容量を有する記憶媒体を形成する。しかしながらこの発明の方法によれば、それぞれのメモリセルの電圧レベルを５段階に高めることができる。従来と同様に四つのメモリセルを組み合わせた場合、９ビットの保存空間（図４参照）が得られる。よって従来の技術によるレイアウトに比して記憶容量が１ビット増加する。これはデータ保存について言えば、データに伴って発生するパリティ・ビットを保存するために利用することができる。よって記憶媒体のデータを保存する本来の空間を占めることなく、しかも余剰の電圧レベル回数は完全なビット表現を具えないが、その空間をデータのエラー消去情報の表示に利用することによって、データのアクセスにエラーが存在しない状態を確保することができる。

この発明の方法を更に詳述するために図４を例に挙げて異化に説明する。メモリセル２０を５段階の電圧レベルに分割した場合（この場合ｎ＝５）、メモリセルは二進法の保存ビットの計算方式によれば、数式４のデータを保存することができる。メモリセル２０を四つ組み合わせ記憶媒体２２を形成した場合（この場合ｋ＝４）、それぞれのメモリセル２０を有する電圧レベルを全体として捉える。即ち記憶媒体２２は５^４＝６２５段階の電圧レベルを具えることになり、二進法による保存ビットの計算方式によれば、９ビットのデータを保存することができる。但し該６２５段階の電圧レベルについて言えば、０、１の二進法で完全に表現できる組み合わせは、数式５段階だけである。余剰の６２５−５１２＝１１３段階は第１０ビットの有する０と１の組み合わせで、完全に表現することができない。従って該記憶媒体２２は１１３段階の余剰電圧レベル階数を具える。記憶媒体２２を形成したデータを該記憶媒体２２に保存する場合、該データの内容と、該データに伴って発生するパリティ・ビットは記憶媒体２２の有する９ビットの保存空間に記録し、余剰した１１３段階の電圧レベルは、完全なビット空間ではないがデータが請託で有るか否かのエラー消去情報の表示に利用することができる。よって記憶媒体２２の有する完全な保存空間を占めることなく、同時に該データをアクセスする場合の正確性を確保することができる。

目下のデータアクセスのレイアウトに付いて言えば、データ転送の正確性を確保するために通常パリティ・チェックを利用して、付随するデータアクセスのパリティ・ビットを計算する。「同一ビットチェック」であろうと、「エラー訂正コード」であろうと、これら方法によって得られるパリティ・ビットはデータの一部分として記憶装置の保存される。よって、記憶装置の保存空間を占めることになる。しかしながらこの発明の提供する記憶媒体のレイアウトの観念によれば、二進法による電圧レベルの段階分割に係る制限を受けないメモリセルを複数組み合わせることによって保存容量の比較的大きい記憶媒体を形成することができる。また、従来の技術によるレイアウトに比して、同様の面積のメモリセルについて電圧レベル階数が高くなり、データを保存する空間を増加させることができる。よってデータの保存、もしくはデータに付随して発生するパリティ・ビットの保存のいずれについても記憶媒体の使用効率を効果良く高めることができる。また、０と１の組み合わせで完全に表現できない余剰電圧レベル階数を有するが、これら余剰電圧レベルは、データのアクセスに付随するエラー消去情報の表示に利用することができる。このためデータの正確性を確保し、記憶媒体の具える保存空間を十分に利用することができる。即ち、記憶媒体の使用高率を高めるのみならず、保存するデータの正確性を高め、且つ記憶媒体を生産する場合の歩留まりを高めることができる。

以上はこの発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。

従来の記憶媒体におけるデータ保存のステップを示したフローチャートである。従来の記憶媒体におけるメモリセルの電圧レベル分割を示したグラフである。この発明による方法のステップを示したフローチャートである。この発明の実施例を示した説明図である。

符号の説明

２０メモリセル
２２記憶媒体

Claims

マルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法であって、
ｎ段階の電圧レベルを具え、且つ該ｎが２の２乗値でなく、保存ビットを、数式１で表すことのできる少なくとも一以上のメモリセルを提供するステップと、
ｋ個の該メモリセルを組み合わせて記憶媒体を形成するステップと、
データを該記憶媒体に保存するステップとを含んでなり、
該ｋは１よりも大きく、該記憶媒体の保存ビットが、数式２で表示され、且つ該記憶媒体は更に余剰電圧レベル階数を具え、該余剰電圧レベル階数は保存ビットの電圧レベル階数の数値に含まれることなく、数式３で表示され、
該データは、該記憶媒体の保存ビットである該数式２に保存され、且つ該記憶媒体の有する該余剰電圧レベル階数に該データをチェックするエラー消去情報を表示することを特徴とするマルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法。
前記データを前記記憶媒体に保存するステップにおいて、該データに付随する少なくとも一以上のパリティ・ビットを該記憶媒体の保存ビットに保存することを特徴とする請求項１に記載のマルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法。
前記記憶媒体がダイナミック・ランダム・アクセス・メモリ（DRAM）か、リード・オンリー・メモリ（ROM）か、消去型プログラマブル・リードオンリーメモリ（EPROM）か、もしくは電気的消去型プログラマブル・リードオンリーメモリ（EEPROM）から選択されることを特徴とする請求項１に記載のマルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法。
前記パリティ・ビットが同一ビットチェック方法から発生することを特徴とする請求項１に記載のマルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法。
前記パリティ・ビットがエラー訂正コード方法から発生することを特徴とする請求項１に記載のマルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法。