JP2005045053A

JP2005045053A - 半導体装置の製造方法

Info

Publication number: JP2005045053A
Application number: JP2003278249A
Authority: JP
Inventors: Minoru Asaoka; 稔朝岡; Toshiyuki Hirota; 俊幸廣田
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2003-07-23
Filing date: 2003-07-23
Publication date: 2005-02-17

Abstract

【課題】酸化シリコン膜や窒化シリコン膜等の下地層に対して、高いエッチ耐性及び良好な密着性を有し、且つ除去が容易なハードマスクを用いる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、下地層上に、Ｓｉ含有率が０．１重量％〜１０重量％のＳｉ含有アモルファスカーボン層を堆積する工程と、Ｓｉ含有アモルファスカーボン層上に、フォトレジストマスクを形成する工程と、フォトレジストマスクをマスクとして、Ｓｉ含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、ハードマスクをマスクとして、下地層をパターニングする工程とを有する。
【選択図】なし

Description

本発明は、半導体装置の製造方法に関し、特に、酸化シリコン膜や窒化シリコン膜等の下地層に対して、高いエッチ耐性及び良好な密着性を有し、且つ除去が容易なハードマスクを用いる半導体装置の製造方法に関する。

ＤＲＡＭ等の半導体装置の製造において、層間絶縁膜などの下地層に対してスルーホールなどのパターンを形成する場合、下地層上にフォトレジストを塗布し、得られたフォトレジスト膜をパターニングし、これをマスクとして下地層のエッチングを行っている。近年、半導体装置の小型化に伴い、微細なパターンを形成することが要求されている。

微細なパターンを形成するには、パターンの解像度を高める必要があり、そのためには、露光時の焦点深度の観点からフォトレジスト膜の膜厚を小さくする必要がある。しかし、フォトレジスト膜の膜厚を小さくすると、エッチ耐性が低下し、マスクとしての機能が果たせない場合がある。そこで、フォトレジストマスクを利用したエッチングに代えて、下地層とのエッチ選択比の高いハードマスクをフォトレジスト層と下地層との間に設け、フォトレジストマスクのパターンを一旦ハードマスクに転写した後、更にハードマスクをマスクとして下地層をパターニングする方法が用いられる。

ハードマスクの材料には、下地層に対して大きなエッチ選択比を有する、酸化シリコンや窒化シリコンなどが用いられている。しかし、このようなハードマスクを用いると、下地層が酸化シリコン膜や窒化シリコン膜を含むと、必要なエッチ選択比が得られない。そこで、これらの膜に対してエッチ選択比を得るハードマスクとして、特許文献１〜３ではアモルファスカーボンを、特許文献３では更にポリシリコン及びアモルファスシリコンを、それぞれハードマスクとして用いることを提案している。アモルファスカーボンから成るハードマスクは、特に、除去（ストリッピング）が容易であるという意味では、好ましいハードマスクである。

しかし、アモルファスカーボンから成るハードマスクは、炭素を主成分とするフォトレジスト膜とのエッチ選択比を得ることが難しい。従って、特許文献１、２では、ハードマスクとフォトレジスト膜との間に更に中間層を介在させ、フォトレジストマスクのパターンを、一旦中間層に転写した後、更にハードマスクに転写する工程を採用している。この中間層は反射防止膜としても機能し、フォトレジスト膜に対する露光の際に、下地層からの光反射を抑制し、パターンの解像度を高めている。
特開２００２−１２９７２号公報（段落００１３）特開２００２−１９４５４７号公報（段落００１３）特開平１０−５６０８０号公報（段落００２５）

ところで、０．１１μｍを下回る微細な設計ルールに基づいて製造される、近年のＤＲＡＭでは、キャパシタのシリンダ型ストレージ電極の形成に際して、下地層に深さ３μｍを超える深い穴を、またスルーホールとして深さ４μｍを超える深い穴を開孔しなければならない場合がある。このような深い穴の開孔は、例えば、パターンの微細化に伴う配線間クロストークの低減のために必要となる。

また、微細な設計ルールにおいては、セルフアラインコンタクト技術がしばしば使用されるが、セルフアラインコンタクト技術では、ゲート電極上やデジット線上にキャップと呼ばれる窒化膜などの厚いエッチングストッパ膜を設け、エッチングがキャップで自動的に停止するようにエッチングを行う。そこで、０．１１μｍを下回る設計ルールのＤＲＡＭでは、酸化シリコン膜や窒化シリコン膜を含む下地層への深い穴の開孔や、厚い窒化膜をキャップとするパターニングに耐える、十分なエッチ耐性を有するハードマスクが必要である。

本発明者が、アモルファスカーボンをハードマスクとして用いたところ、このハードマスクは、０．１１μｍを下回る設計ルールでのパターニングにおいては、上記エッチ耐性が十分に確保できない問題があることが判った。この問題は、パターン幅が０．０９μｍ以下になった場合に特に顕著であり、大きなアスペクト比を有する深いホールやラインが密集する部分のパターニングにおいて発生した。この場合、ハードマスクの膜厚を大きくすると、エッチ耐性は向上するもののスループットの低下やそれに伴う製造コストの上昇、加工寸法のばらつき、及びライン状パターンの倒れなどの新たな問題が発生する。

また、本発明者の実験によれば、アモルファスカーボン膜は、酸化シリコン膜や窒化シリコン膜との密着性が不足し、酸化シリコン膜や窒化シリコン膜から成る下地層上に形成されたアモルファスカーボンから成るマスクパターンは、他の材料から成るマスクと同じアスペクト比でもパターンが倒れ易く、半導体装置の良好な歩留まりが得られないことが分った。

一方、アモルファスシリコンから成るハードマスクは、エッチ耐性は比較的良好であるものの、エッチング後の上記下地層からの除去が困難であり、ハードマスクの除去のために、余分な工程が増加することが判った。

本発明は、上記に鑑み、酸化シリコン膜や窒化シリコン膜等の下地層に対して、高いエッチ耐性及び良好な密着性を有し、且つ除去が容易なハードマスクを用いてパターニングを行う半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため、本発明の第１発明に係る半導体装置の製造方法は、下地層上に、Ｓｉ含有アモルファスカーボン層を堆積する工程と、
前記Ｓｉ含有アモルファスカーボン層上にフォトレジストマスクを形成する工程と、
前記フォトレジストマスクをマスクとして、前記Ｓｉ含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、
前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有することを特徴としている。

また、本発明の第２発明に係る半導体装置の製造方法は、下地層上に、Ｓｉ含有アモルファスカーボン層及び中間層を順次に堆積する工程と、
前記中間層上にフォトレジストマスクを形成する工程と、
前記フォトレジストマスクをマスクとして、前記中間層をパターニングして、中間マスクに形成する工程と、
前記中間マスクをマスクとして、前記Ｓｉ含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、
前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有することを特徴としている。

本発明の第１発明に係る半導体装置の製造方法によれば、酸化シリコン膜や窒化シリコン膜に対する高いエッチ選択比を有するＳｉ含有アモルファスカーボンをハードマスクとして用いることにより、酸化シリコン膜や窒化シリコン膜等の下地層に対する深い穴の開孔や、厚い窒化膜をキャップとするパターニングに対して、良好なエッチ耐性を確保することができる。また、Ｓｉ含有アモルファスカーボンから成るハードマスクを用いることにより、アモルファスシリコンから成るハードマスクと比較して、下地層からのハードマスクの除去を容易にすることが出来る。

更に、Ｓｉ含有アモルファスカーボンが、酸化シリコン膜や窒化シリコン膜との良好な密着性を有するので、これらの膜から成る下地層上に形成されたハードマスクパターンのパターン倒れを抑制し、半導体装置の歩留まりを向上させることができる。従って、微細なパターンにおいても、大きいアスペクト比を採用することができる。更に、エッチングガスに酸素が添加された場合、酸素とＳｉ含有アモルファスカーボンから成るハードマスクとが反応してハードマスクの表面に酸化膜を形成するので、ハードマスクのサイドエッチを抑制することが出来る。従って、寸法変動の少ないハードマスクが得られ、これによって、微細で且つ高い寸法精度を有するパターンを形成できる。

本発明で用いるＳｉ含有アモルファスカーボンから成るハードマスクは、従来のアモルファスカーボンなどから成るハードマスクでは適用が困難な、微細で且つ高密度なパターンを形成する半導体装置の製造を行うことができる。

ところで、Ｓｉ含有アモルファスカーボン層はＳｉ含有率が低くなると、フォトレジスト膜とのエッチ選択比が低くなる。従って、本発明の第２発明に係る半導体装置の製造方法では、Ｓｉ含有アモルファスカーボン層及びフォトレジスト膜との高いエッチ選択比を有する中間層を、Ｓｉ含有アモルファスカーボン層とフォトレジスト層との間に介在させることによって、フォトレジストマスクのパターンを中間マスクを介してハードマスクに精度良く転写することができる。

本発明は、好適には、前記中間層は光反射防止機能を有する。これによって、フォトレジスト膜に対する露光を行う際に、下地層などからの光反射を抑制し、より高い解像度を有するフォトレジストマスクを得ることができる。

本発明は、好適には、前記中間層が、酸化シリコン層及び酸化窒化シリコン層のうちの少なくとも１つを含む。また、本発明は、好適には、前記中間層が、膜厚が５０ｎｍ以下の酸化窒化シリコン層と、該酸化窒化シリコン層上に形成され、膜厚が２０ｎｍ〜６０ｎｍの酸化シリコン層とを含む。良好な上記効果を得ることができる。

本発明の好適な実施態様では、前記中間層が、少なくとも１層の別のＳｉ含有アモルファスカーボン層を含む。この場合、ハードマスクを構成するＳｉ含有アモルファスカーボン層を堆積した後、Ｓｉ含有率を変更することにより、同一チャンバ内で連続して堆積できるので、工程数を削減できる。

本発明は、好適には、前記別のＳｉ含有アモルファスカーボン層のＳｉ含有率が、２０重量％〜８０重量％の範囲である。Ｓｉ含有率が２０重量％〜８０重量％の範囲のＳｉ含有アモルファスカーボン層は、Ｓｉ含有率が低いＳｉ含有アモルファスカーボン層やフォトレジスト層との間で、高いエッチ選択比を有するので、中間層に好適に適用できる。

本発明の好適な実施態様では、前記Ｓｉ含有アモルファスカーボン層のＳｉ含有率が、０．１重量％〜１０．０重量％の範囲である。Ｓｉ含有アモルファスカーボン層のＳｉ含有率が０．１重量％以上の場合、Ｓｉ含有アモルファスカーボンと、酸化シリコン膜や窒化シリコン膜との間でより良好なエッチ選択比が得られる。従って、設計ルールが０．１１μｍを下回るような半導体装置の製造工程においても、十分な上記エッチ耐性を確保することができる。また、Ｓｉ含有アモルファスカーボン層のＳｉ含有率が１０．０重量％以下の場合、下地層の形状に実質的に影響を与えることなく、Ｓｉ含有アモルファスカーボンから成るハードマスクを容易に除去することが出来る。このようなハードマスクは、例えば、酸素プラズマにフロロカーボン系のガス、アンモニア、又はＮＦ₃などのプラズマを添加したアッシングによって容易に除去できる。

本発明の好適な実施態様では、前記Ｓｉ含有アモルファスカーボン層のＳｉ含有率が、０．１重量％〜５．０重量％の範囲である。Ｓｉ含有アモルファスカーボン層のＳｉ含有率が５．０重量％以下である場合には、通常の酸素プラズマのみを用いたアッシングによってＳｉ含有アモルファスカーボンから成るハードマスクを容易に除去できる。

本発明の好適な実施態様では、前記Ｓｉ含有アモルファスカーボン層を堆積する工程に先立って、前記下地層上にアモルファスカーボン層を堆積し、
前記ハードマスクに形成する工程では、前記Ｓｉ含有アモルファスカーボン層及び前記アモルファスカーボン層を同時にパターニングして、ハードマスクに形成する。

アモルファスカーボンは、Ｓｉ含有アモルファスカーボンと比べて酸化シリコン膜や窒化シリコン膜から成る下地層からの除去が容易である。従って、ハードマスクを用いたエッチング後に、アモルファスカーボンのみが残存するような膜厚を設定することによって、ハードマスクを容易に除去することができる。この場合、アモルファスカーボン層を堆積した後、Ｓｉ含有率を変更することにより、同一チャンバ内で連続してＳｉ含有アモルファスカーボン層を堆積できる。

本発明の好適な実施態様では、前記Ｓｉ含有アモルファスカーボン層が、炭化水素化合物ガスとシリコン化合物ガスとを含む混合ガスを用いるプラズマ化学気相堆積法によって堆積される。Ｓｉ含有アモルファスカーボン層を堆積する、好適な態様である。

本発明は、好適には、前記炭化水素化合物ガスは、メタン（ＣＨ₄）、エタン（Ｃ₂Ｈ₆）、プロパン（Ｃ₃Ｈ₈）、ブタン（Ｃ₄Ｈ₁₀）、アセチレン（Ｃ₂Ｈ₂）、プロピレン（Ｃ₃Ｈ₆）、及びプロピン（Ｃ₃Ｈ₄）の少なくとも１つを含む。本発明は、好適には、前記シリコン化合物ガスは、モノシラン（ＳｉＨ₄）、ジシラン（Ｓｉ₂Ｈ₆）、及びテトラメチルシラン（Ｓｉ(ＣＨ₃)₄）のうちの少なくとも１つを含む。本発明は、好適には、前記混合ガスは、ヘリウム（Ｈｅ）及びアルゴン（Ａｒ）のうちの少なくとも１つを更に含む。

本発明の好適な実施態様では、前記Ｓｉ含有アモルファスカーボン層が、平行平板型プラズマＣＶＤ装置又は高密度プラズマＣＶＤ装置を用いて堆積される。高密度プラズマＣＶＤ装置は、平行平板型プラズマＣＶＤ装置と比較して、低い圧力下で高密度のプラズマを得られ、ソースガスの分解効率が高いという特長を有する。従って、同じＳｉ含有率において、平行平板型プラズマＣＶＤ装置で堆積したＳｉ含有アモルファスカーボン層よりも、酸化シリコン膜や窒化シリコン膜に対して高いエッチ選択比を得るＳｉ含有アモルファスカーボン層を堆積することができる。

本発明の好適な実施態様では、前記Ｓｉ含有アモルファスカーボン層の全部又は一部が、酸素プラズマ、アンモニアプラズマ及びフロロカーボン系プラズマの少なくとも１つを含むプラズマによって除去される。また、本発明の好適な実施態様では、前記Ｓｉ含有アモルファスカーボン層の全部又は一部が、ＣＦ₄プラズマ、Ｃ₂Ｆ₆プラズマ、及びＣ₃Ｆ₈プラズマのうちの少なくとも１つを含むプラズマによって除去される。Ｓｉ含有アモルファスカーボンのＳｉ含有率が高い場合には、酸素プラズマとアンモニアプラズマ又はフロロカーボン系プラズマとを併用することによりＳｉ含有アモルファスカーボンを容易に除去できる。

以下、図面を参照し、本発明に係る実施形態例に基づいて本発明を更に詳細に説明する。

第１実施形態例
図１は、第１実施形態例における、Ｓｉ含有アモルファスカーボンの堆積に用いられる平行平板型プラズマＣＶＤ装置の構成を示す断面図である。平行平板型プラズマＣＶＤ装置４００は、枚様式のリアクタ４０１を備えている。リアクタ４０１は、堆積チャンバ４０２、半導体基板（ウエハ）４２２を保持するウエハサセプタ４０３、混合ガスを通過させる多数の孔を有するシャワーヘッド型電極４０４、及び混合ガスを拡散するガス拡散板４０５を備える。シャワーヘッド型電極４０４と堆積チャンバ４０２との間には、絶縁リング４１０が設けられている。ウエハサセプタ４０３は、上部電極としてのシャワーヘッド型電極４０４に対応する下部電極としても機能し、接地されている。

堆積チャンバ４０２は、堆積チャンバ４０２内に混合ガスを供給するガスノズル４０６、反応済みのガスが一時的に排出される排気室４０７、排気室４０７のガスを外部に排出する排気ライン４０８、及び半導体基板４２２の出し入れが行われるゲートバルブ４０９を備える。排気ライン４０８は、図示しない圧力調整弁を備え、堆積チャンバ４０２内の圧力を所定の圧力に調節する。ウエハサセプタ４０３は、ヒータを内臓し、半導体基板４２２を載せた状態で昇降可能であり、半導体基板４２２に堆積を行う際には、同図に示す堆積ポジションにセットし、半導体基板４２２を出し入れする際には、図示しないウエハ搬送ポジションにセットする。

平行平板型プラズマＣＶＤ装置４００は、また、ガスノズル４０６に接続するガス供給系統として、カーボン・ソースガス・ライン（ＣＳＬ）４１１、シリコン・ソースガス・ライン（ＳＳＬ）４１２、及びキャリアガス・ライン（ＣＬ）４１３を有する。ＣＳＬ４１１、ＳＳＬ４１２、及びＣＬ４１３は、それぞれのガス源に接続し、ガスの流量を調節するマスフローコントローラ（ＭＦＣ）４１４、４１５、４１６、及びこれらのＭＦＣ４１４、４１５、４１６に対してガスノズル４０６側に設けられたガスバルブ４１７、４１８、４１９をそれぞれ有している。

ＣＳＬ４１１、ＳＳＬ４１２、及びＣＬ４１３から供給されるガスは、ガスノズル４０６に到達する前に混合され、ガスノズル４０６を通過した後、ガス拡散板４０５によってシャワーヘッド型電極４０４全体に均一に行き渡るように拡散され、シャワーヘッド型電極４０４に設けられた多数の孔を通過して半導体基板４２２上に供給される。ＣＳＬ４１１、ＳＳＬ４１２、及びＣＬ４１３の分圧を調節することによって、シリコン（Ｓｉ）、カーボン（Ｃ），及び水素（Ｈ）の様々な組成比の膜を形成できる。本実施形態例では、シャワーヘッド型電極４０４の孔はガスの通過方向に対してストレートな孔を用いるが、コニカルな孔を用いれば、ガスプラズマによる分解効率を更に上げることができる。

シャワーヘッド型電極４０４に電気的に接続して、１３．５６ＭＨｚの電力を供給可能な高周波電源４２０、及び４００ＫＨｚの電力を供給可能な低周波電源４２１が設けられ、それぞれ、シャワーヘッド型電極４０４にプラズマ励起用の電力を供給する。高周波電源４２０及び低周波電源４２１の他端はそれぞれ接地されている。

平行平板型プラズマＣＶＤ装置４００を用いてＳｉ含有アモルファスカーボンを堆積するには、以下のように行う。まず、ゲートバルブ４０９から半導体基板４２２をリアクタ４０１内に挿入し、ウエハ搬送ポジションでウエハサセプタ４０３上に載せ、次いで、ウエハサセプタ４０３を堆積ポジションにセットする。続いて、半導体基板４２２をウエハサセプタ４０３が内臓するヒータによって、３００℃〜５６０℃に加熱する。本実施形態例では、５４０℃に加熱する。

次に、ガス供給系統に対する操作により、ガスノズル４０６から堆積チャンバ４０２内に所定流量の混合ガスを供給しつつ、圧力調整弁を制御して、堆積チャンバ４０２内を所定の圧力に調節する。本実施形態例では、ＣＳＬ４１１から供給されるカーボン・ソースガスとしてメタン（ＣＨ₄）を、ＳＳＬ４１２から供給されるシリコン・ソースガスとしてモノシラン（ＳｉＨ₄）を、ＣＬ４１３から供給されるキャリアガスとしてＨｅをそれぞれ用いた。堆積チャンバ４０２内の圧力は、１torr〜１０torrの範囲に設定できるが、本実施形態例では、膜厚の均一性を維持するため、４torrに設定する。

カーボン・ソースガスとしては、メタン以外にも、エタン（Ｃ₂Ｈ₆）、プロパン（Ｃ₃Ｈ₈）、ブタン（Ｃ₄Ｈ₁₀）、アセチレン（Ｃ₂Ｈ₂）、プロピレン（Ｃ₃Ｈ₆）、プロピン（Ｃ₃Ｈ₄）などの炭化水素化合物ガス、及びこれらの混合物を用いることができる。これらのガスは、従来のアモルファスシリコンを堆積する工程で用いられているガスである。

シリコン・ソースガスとしては、モノシラン以外にも、ジシラン（Ｓｉ₂Ｈ₆）、トラメチルシラン（Ｓｉ(ＣＨ₃)₄）などのシリコン化合物ガス、及びこれらの混合物を用いることができる。キャリアガスとしては、ヘリウム（Ｈｅ）、又はアルゴン（Ａｒ）などの不活性ガスを用いることができる。

堆積チャンバ内の圧力が安定し、半導体基板４２２の温度が所定の温度に達したら、高周波電源４２０及び低周波電源４２１を用いて、シャワーヘッド型電極４０４とウエハサセプタ４０３の間に電力を供給し、プラズマを発生させる。これによって、半導体基板４２２上にＳｉ含有アモルファスカーボンの堆積が開始される。この際に、高周波電源は、０．５Ｗ／ｃｍ²〜３．５Ｗ／ｃｍ²の範囲に設定し、好ましくは２．０Ｗ／ｃｍ²〜２．５Ｗ／ｃｍ²の範囲に設定する。低周波電源は、０．５Ｗ／ｃｍ²〜２．０Ｗ／ｃｍ²の範囲に設定し、好ましくは１．０Ｗ／ｃｍ²〜１．５Ｗ／ｃｍ²の範囲に設定する。

Ｓｉ含有アモルファスカーボン層が所望の膜厚に達したら、高周波電源４２０及び低周波電源４２１による電力の供給を停止し、続いて、ガス供給系統からの混合ガスの供給を停止して、堆積を終了する。最後に、ウエハサセプタ４０３をウエハ搬送ポジションまで下降させ、ゲートバルブ４０９から半導体基板４２２を取り出す。

本実施形態例における平行平板型プラズマＣＶＤ装置で堆積されたＳｉ含有アモルファスカーボン層は、酸化シリコン膜や窒化シリコン膜に対して高いエッチ選択比を有し、且つ酸化シリコン膜や窒化シリコン膜に対する良好な密着性を有する。また、アモルファスシリコンと比較して、酸化シリコン膜や窒化シリコン膜からの除去が容易である。更に、Ｓｉ含有アモルファスカーボン層をハードマスクとして下地層のエッチングを行う際に、エッチングガスに酸素が添加される場合、酸素とＳｉ含有アモルファスカーボンとが反応して、表面に酸化膜を形成するので、ハードマスクのサイドエッチを抑制することができる。

ところで、上述のように半導体基板４２２にＳｉ含有アモルファスカーボンの堆積を行った場合、堆積チャンバ４０２の内壁にもＳｉ含有アモルファスカーボンが堆積する。堆積チャンバ４０２の内壁に堆積したＳｉ含有アモルファスカーボン層は、そのままにしておくと、層内の応力等により半導体基板４２２上に剥落し、パーティクルとなって半導体装置の歩留りを悪化させる。そこで、定期的に堆積チャンバ４０２の内壁に堆積したＳｉ含有アモルファスカーボンを除去するクリーニングを行うことが好ましい。

従来、半導体基板４２２にアモルファスカーボンの堆積を行う際に、堆積チャンバ４０２の内壁に堆積したアモルファスカーボンは、酸素プラズマなどを用いる既知の方法により除去可能であった。本実施形態例では、Ｓｉ含有アモルファスカーボンは、そのＳｉ含有率が低い場合には、アモルファスカーボンと同様に酸素プラズマを用いて除去可能である。この場合、Ｓｉ含有アモルファスカーボンの堆積後の毎回に、又は、数回の堆積に一回の割合でクリーニングを行うのが好ましい。

一方、Ｓｉ含有アモルファスカーボンのＳｉ含有率が増加すると酸素プラズマのみでは除去が困難である。この場合、リモートプラズマで励起した、ＮＦ₃やフロロカーボン（Fluorocarbon）系のガスを併用すると、効率よく除去できる。これらのガスの供給には、図示しないクリーニング用のガスラインを用いることができる。

実験例１
本発明者らは、Ｓｉ含有アモルファスカーボンから成るハードマスクを用いて、酸化シリコン膜に対するエッチングを行い、Ｓｉ含有アモルファスカーボンのＳｉ含有率とエッチ選択比との関係を調べる実験を行い、図２（ａ）、（ｂ）のグラフ中に○で示す結果を得た。図２（ｂ）は、図２（ａ）のグラフの横軸を対数表示に置き換えたグラフである。

ここで、エッチ選択比とは、
エッチ選択比＝（被加工材料のエッチレート）／（ハードマスクのエッチレート）
と定義され、エッチ選択比が大きいほど、マスクのエッチングに対する耐性が高いことを示す。また、本実験例で、被加工材料とは酸化シリコンである。

図２（ａ）から判るように、エッチ選択比は、Ｓｉ含有アモルファスカーボン層のＳｉ含有率が０重量％から高くなるに従って上昇し、Ｓｉ含有率が５０重量％〜８０重量％で最大となり、その後は急速に低下し、Ｓｉ含有率が１００重量％のアモルファスシリコンでは、アモルファスカーボンのエッチ選択比と大差ない程度まで低下する。また、図２（ｂ）から判るように、エッチ選択比は、シリコンを添加することで上昇するものの、０．１重量％未満ではアモルファスカーボン層との違いが殆ど無い。

エッチ選択比の観点から言えば、Ｓｉ含有率が５０重量％〜８０重量％の範囲が最も望ましい。しかし、Ｓｉ含有アモルファスカーボン層のＳｉ含有率が約１０重量％を超えると、除去が困難になる。従って、Ｓｉ含有アモルファスカーボン層中のＳｉ含有率を０．１重量％以上１０重量％以下にすることで、酸化シリコン膜に対する高いエッチ選択比を有し、且つ除去が容易なＳｉ含有アモルファスカーボン層を得ることが出来る。

第２実施形態例
図３は、本発明の第２実施形態例における、Ｓｉ含有アモルファスカーボンの堆積に用いられる高密度プラズマＣＶＤ装置の構成を示す断面図である。高密度プラズマＣＶＤ装置は、プラズマ源の相違により誘導結合型、電子サイクロトロン共鳴（ＥＣＲ）型、及びヘリコン波型などがあり、何れも数ｍtorrという低い圧力下で高密度のプラズマが得られ、ソースガスの分解効率が高いという特長を有している。また、分解され、イオン化したソースガスを半導体基板に引き込むためのバイアス電源を有し、緻密性の高い膜を堆積できる。このため、従来は酸化シリコン膜のギャップ埋設性を向上させる手段として用いられてきた。

高密度プラズマＣＶＤ装置５００は、誘導結合型の高密度プラズマＣＶＤ装置であって、枚様式のリアクタ５０１を備えている。リアクタ５０１は、半導体基板５２９を保持するウエハサセプタ５０２と、ウエハサセプタ５０２を覆い、アルミナ（Ａｌ₂Ｏ₃）を材料とするセラミックドーム５０３と、セラミックドーム５０３の外部に設けられたコイル状の電極５０４とを備える。ウエハサセプタ５０２は、図示しない静電誘導チャック（ＥＳＣ）を内臓する。また、半導体基板５２９を載せた状態で昇降が可能であり、半導体基板５２９に堆積を行う際には、同図に示す堆積ポジションにセットし、半導体基板５２９をリアクタ５０１に出し入れする際には、図示しないウエハ搬送ポジションにセットする。

リアクタ５０１は、更に、セラミックドーム５０３上部に設けられた第１ガスノズル５０５、及びウエハサセプタ５０２の上方を取り囲むように、セラミックドーム５０３に設けられた第２ガスノズル５０６の２系統のガスノズル、排気を行う排気ライン５０７、及び、半導体基板５２９の出し入れが行われるゲートバルブ５０８を有する。排気ライン５０７は、図示しないターボ分子ポンプを備え、所定流量のガスを排気することによって、リアクタ５０１内を所定の圧力に制御できる。

高密度プラズマＣＶＤ装置５００は、第１ガスノズル５０５に接続する第１ガス供給系統、及び、第２ガスノズル５０６に接続する第２ガス供給系統を有する。第１ガス供給系統は、第１ＣＳＬ５０９、第１ＳＳＬ５１０、及び第１ＣＬ５１１を有し、それぞれ、第１ＭＦＣ５１２、５１３、５１４、及び、第１ガスバルブ５１５、５１６、５１７を備える。第２ガス供給系統５０６は、第２ＣＳＬ５１８、第２ＳＳＬ５１９、及び第２ＣＬ５２０を有し、それぞれ、第２ＭＦＣ５２１、５２２、５２３、及び、第２ガスバルブ５２４、５２５、５２６を備える。

第１ガス供給系統及び第２ガス供給系統は、それぞれ、第１実施形態例のガス供給系統と同様の構成を有している。第１ガス供給系統と第２ガス供給系統のガス流量比を調整することで、堆積されるＳｉ含有アモルファスカーボンの膜厚の均一性を調整できる。

コイル状電極５０４は、２ＭＨｚの電力を供給可能な第１高周波電源５２７に接続され、第１高周波電源５２７はコイル状電極５０４に電力を供給して、誘導結合により堆積チャンバ内に高密度プラズマを発生させることができる。ウエハサセプタ５０２は、１３．５６ＭＨｚの高周波電力を供給可能な第２高周波電源５２８に接続され、第２高周波電源５２８はウエハサセプタ５０２に高周波電力を供給し、誘導結合によって発生させたプラズマとウエハサセプタ９２３の間に、バイアスを印加し、解離してプラズマとなったイオンを基板表面に誘導することが出来る。第１高周波電源５２７及び第２高周波電源５２８の他端はそれぞれ接地されている。

高密度プラズマＣＶＤ装置５００を用いてＳｉ含有アモルファスカーボン層を堆積するには、以下のように行う。まず、ゲートバルブ５０８から半導体基板５２９をリアクタ５０１内に挿入し、ウエハ搬送ポジションでウエハサセプタ５０２上に載せ、次いで、ウエハサセプタ５０２を上昇させ、所定の堆積ポジションにセットする。この際に、反応時の半導体基板５２９の温度を４００℃以下にしたい場合には、ウエハサセプタ５０２が内臓する静電誘導チャックによって半導体基板５２９をチャックし、裏面からの熱伝導によって半導体基板５２９の温度が上昇するのを防ぐ。半導体基板５２９をチャックした場合には、半導体基板５２９の温度は半導体基板５２９の裏面とウエハサセプタ５０２との間に、図示しないガスノズルから流されるＨｅの圧力によって制御される。

次に、第１ガス供給系統及び第２ガス供給系統より所定流量の混合ガスを供給しつつ、排気ライン５０７のターボ分子ポンプで排気を行い、リアクタ５０１内が所定の圧力になるように制御する。リアクタ５０１内の圧力は、１ｍtorr〜１０ｍtorrの範囲に設定できるが、本実施形態例では６ｍtorrに設定した。リアクタ５０１内の圧力が安定したら、第１高周波電源５２７からコイル状電極５０４に２ＭＨｚの高周波電力を印加し、第２高周波電源５２８からウエハサセプタ５０２に１３．５６ＭＨｚの高周波電力を印加して、半導体基板５２９上にＳｉ含有アモルファスカーボンの堆積を開始する。

８インチウエハに対応した装置では、第１高周波電源５２７の電力を１０００Ｗ〜４０００Ｗの範囲に設定し、好ましくは１５００Ｗ〜３５００Ｗの範囲に設定する。また、第２高周波電源５２８の電力は、０Ｗ〜４０００Ｗの範囲に設定し、好ましくは１０００Ｗ〜３５００Ｗの範囲に設定する。

Ｓｉ含有アモルファスカーボン層の膜厚が所望の膜厚に達したら、第１高周波電源５２７及び第２高周波電源５２８からの電力供給を停止し、続いて第１ガス供給系統及び第２ガス供給系統からの混合ガスの供給を停止して堆積を終了する。最後に、ウエハサセプタ５０２を所定のウエハ搬送ポジションに降下させ、ゲートバルブ５０８から半導体基板５２９を取り出す。

本実施形態例によれば、第１実施形態例の効果に加えて、本実施形態例における高密度プラズマＣＶＤ装置で堆積されたＳｉ含有アモルファスカーボン層は、第１実施形態例の平行平板型プラズマＣＶＤ装置で堆積されたＳｉ含有アモルファスカーボン層よりも、酸化シリコン膜や窒化シリコン膜に対して高いエッチ選択比を有している。

実験例２
本発明者は、実験例１の場合と同様に、Ｓｉ含有アモルファスカーボンから成るハードマスクを用いて、酸化シリコン膜に対するエッチングを行い、Ｓｉ含有アモルファスカーボン層のＳｉ含有率とエッチ選択比との関係を調べる実験を行い、図２（ａ）、（ｂ）のグラフ中に△で示す結果を得た。

これらの図から判るように、高密度プラズマＣＶＤ装置５００を用いて堆積する場合には、平行平板型プラズマＣＶＤ装置４００で堆積する場合よりも、酸化シリコン膜に対する高いエッチ選択比を得ることが出来る。また、本実験例の場合も、図２（ｂ）に示すように、Ｓｉ含有率が０．１重量％程度以上で、アモルファスシリコン層よりエッチ選択比の違いが十分に大きくなる。尚、本実施形態例では、誘導結合型の高密度プラズマＣＶＤ装置を用いたが、ＥＣＲ型やヘリコン波型の高密度プラズマＣＶＤ装置を用いても同様の効果を得ることが出来る。また、実験例１及び実験例２では、Ｓｉ含有アモルファスカーボン層と酸化シリコン膜との間のエッチ選択比について調べたが、窒化シリコン膜との間についても同様の効果を有し、その他の酸化膜、窒化膜との間についても同様の効果を有するものと思われる。

第３実施形態例
図４（ａ）〜図６（ｅ）は、本発明の第３実施形態例に係る半導体装置の製造方法を段階的に示す断面図である。第３実施形態例は、本発明を、高アスペクト比のスルーホールの開孔に適用する実施形態の一例であり、ＤＲＡＭのシリンダ型キャパシタにおける酸化シリコン膜の加工、コンタクトホール、及びスルーホールの開孔などに適用することができる。

まず、半導体基板１０１上にトランジスタ等の素子を形成し、次いで、その上に下地層１０２を堆積する。下地層１０２は、例えば酸化シリコン膜であり、プラズマ化学気相堆積法などの既知の方法を用いて堆積できる。次に、下地層１０２上に、Ｓｉ含有率が０．１重量％〜１０重量％のＳｉ含有アモルファスカーボン層１０３を、第１実施形態例又は第２実施形態例に示した方法に従って堆積する。Ｓｉ含有アモルファスカーボン層１０３の膜厚は、下地層１０２の膜厚等に応じて適宜設定することができるが、同じ膜厚の下地層１０２のエッチングに際して、アモルファスシリコン層の膜厚に対して２５％〜５０％の大きさに設定することができる。

次いで、膜厚が１５ｎｍの酸化窒化シリコン（ＳｉＯＮ）膜１０４、及び酸化窒化シリコン膜１０４上に形成された、膜厚３０ｎｍの酸化シリコン（ＳｉＯ₂）膜１０５から成る中間層１１０を堆積する。中間層１１０は、Ｓｉ含有アモルファスカーボン層１０３をパターニングする中間マスクとして機能する共に、反射防止膜として機能する。

本実施形態例で、酸化窒化シリコン膜１０４の屈折率ｎ及び吸収係数ｋは、波長２４８ｎｍに対してｎ＝１．９６、ｋ＝０．３０である。また、酸化シリコン膜１０５の屈折率ｎ及び吸収係数ｋは、波長２４８ｎｍに対してｎ＝１．４６、ｋ＝０．００である。尚、反射防止膜の機能が不要な場合には、中間層１１０に代えて、単層の酸化シリコン膜を堆積できる。この場合、酸化シリコン膜の膜厚は、リソグラフィ工程において光多重干渉効果の影響による寸法ばらつきの少ない範囲に設定するのが好ましい。

次に、フォトレジストを塗布した後、得られたフォトレジスト層にパターンを露光、現像して転写し、フォトレジストマスク１０６とする（図４（ａ））。このパターニングの際に、中間層１１０は反射防止膜として機能する。次いで、図４（ｂ）に示すように、フォトレジストマスク１０６をマスクとして、異方性ドライエッチング法を用いて、中間層１１０をエッチングし、フォトレジストマスク１０６のパターンを中間層１１０に転写する。

続いて、図５（ｃ）に示すように、パターニングされた中間層１１０を中間マスクとして、異方性ドライエッチング法を用いて、Ｓｉ含有アモルファスカーボン層１０３をパターニングする。このパターニングの際に、ＳｉＯ₂系の残渣が出る場合には、エッチングガスに、ＣＦ₄、Ｃ₂Ｆ₆、又はＣ₃Ｆ₈などのフロロカーボン系ガス、若しくはこれらの混合物を添加する。但し、これらのガスを多量に添加すると、中間層１１０とＳｉ含有アモルファスカーボン層１０３とのエッチ選択比が低下するので、少量を添加するのが好ましい。

フォトレジストマスク１０６はＳｉ含有アモルファスカーボン層１０３よりもエッチレートが大きいので、Ｓｉ含有アモルファスカーボン層１０３の膜厚が適切な場合には、Ｓｉ含有アモルファスカーボン層１０３のパターニングが完了した時には中間マスク１１０上のフォトレジストマスク１０６は殆ど残っていない。少量残った場合には、次のエッチング工程で完全に除去される。

次に、図５（ｄ）に示すように、パターニングされたＳｉ含有アモルファスカーボン層１０３をハードマスクとして、下地層１０２をエッチングする。

次いで、図６（ｅ）に示すように、Ｓｉ含有アモルファスカーボン層１０３を除去する。Ｓｉ含有アモルファスカーボン層１０３のＳｉ含有率が概ね５．０重量％を超えない場合には、アモルファスカーボンの場合と同様に、通常の酸素プラズマによるアッシングにより除去可能である。

Ｓｉ含有アモルファスカーボン層１０３のＳｉ含有率が５．０重量％を超える場合は、酸素プラズマのみを用いたアッシングでは除去が困難なので、フロロカーボン系のガスを添加してアッシングする。これによって、Ｓｉ含有アモルファスカーボン層１０３を効率良く除去できる。フロロカーボン系のガスとしては、ＣＦ₄、Ｃ₂Ｆ₆、又はＣ₃Ｆ₈、若しくはこれらの混合物等を用いることが出来る。

尚、Ｓｉ含有アモルファスカーボン層１０３のＳｉ含有率が１０重量％を超えると、前述のように、酸素プラズマにフロロカーボン系のガスプラズマを添加しても、Ｓｉ含有アモルファスカーボン層１０３の除去は困難である。この場合、無理に除去しようとしてフロロカーボン系のガスの添加量を増やしていくと、これによって被加工材料がエッチングされ、その形状に影響を与えることになる。

本実施形態例によれば、第１実施形態例又は第２実施形態例の効果に加えて、Ｓｉ含有アモルファスカーボン層１０３のＳｉ含有率を０．１重量％〜１０重量％に設定したことにより、０．１１μｍを下回る設計ルールの半導体装置の製造においても、十分なエッチ耐性を有し、且つ容易に除去できるハードマスクを得ることができる。

従来、酸化シリコン膜に深いホールを開孔しようとした場合、エッチストップと呼ばれる現象が起こる場合がある。エッチストップとは、エッチングの際に酸化シリコン膜の側壁保護のためにフロロカーボン系のポリマーが堆積し易い条件を用いるが、このポリマーの堆積が多過ぎることによって、本来のエッチングが停止してしまう現象を言う。エッチストップを防止するためには、エッチングガスに酸素を添加すればよいが、アモルファスカーボンから成るハードマスクを用いた場合には、この酸素によってハードマスクのサイドエッチが入り易くなり、ハードマスクのパターンがリソグラフィで形成したパターンよりも広がるので、寸法制御性に問題があった。

しかし、ハードマスクに本実施形態例のＳｉ含有アモルファスカーボンを用いれば、この酸素と、Ｓｉ含有アモルファスカーボン中のシリコンとが反応して酸化膜を形成し、ハードマスクのサイドエッチを抑制することができる。

第４実施形態例
図７（ａ）〜図９（ｆ）は、本発明の第４実施形態例に係る半導体装置の製造方法を段階的に示す断面図である。本実施形態例は、本発明をライン状のパターン及びスペースから成る、ライン系パターンの形成に適用した実施形態の一例である。本実施形態例では、ＤＲＡＭのデジット線又はビット線の形成、及びセルフアラインコンタクト法によるコンタクトの形成について説明する。ゲート電極等も本実施形態例と同様にして形成することができる。

まず、トランジスタ等の素子及び導電性プラグ２２１等が形成された半導体基板上２２０に酸化シリコン膜２０１を形成する。次に、膜厚が１０ｎｍの窒化タングステン（ＷＮ）２０２、膜厚が７０ｎｍのタングステン（Ｗ）２０３、及び膜厚が１８０ｎｍの窒化シリコン膜２０４を順次に形成する。次いで、Ｓｉ含有率が０．１重量％〜１０重量％のＳｉ含有アモルファスカーボン層２０５を、第１実施形態例又は第２実施形態例に示した堆積方法に従って堆積する。続いて、膜厚が１５ｎｍの酸化窒化シリコン膜２０６、及び酸化窒化シリコン膜２０６上に形成された膜厚が３０ｎｍの酸化シリコン膜２０７から成る中間層２１０を堆積する。

中間層２１０は、Ｓｉ含有アモルファスカーボン層２０５をパターニングするための中間マスクとして機能すると共に、反射防止膜として機能する。本実施形態例で、酸化窒化シリコン膜２０６の屈折率ｎ及び吸収係数ｋは、波長２４８ｎｍに対して、ｎ＝１．９６、ｋ＝０．３０である。また、酸化シリコン膜２０７の屈折率ｎ及び吸収係数ｋは、測定波長２４８ｎｍに対して、ｎ＝１．４６、ｋ＝０．００である。尚、反射防止膜としての機能が不要な場合には、中間層１１０に代えて、単層の酸化シリコン膜を堆積できる。この場合、酸化シリコン膜の膜厚は、リソグラフィ工程において光多重干渉効果の影響による寸法ばらつきの少ない範囲に設定するのが好ましい。

次に、フォトレジストを塗布した後、得られたフォトレジスト層にパターンを露光、現像して転写し、フォトレジストマスク２０８とする（図７（ａ））。このパターニングの際に、中間層２１０は反射防止膜として機能する。次いで、図７（ｂ）に示すように、フォトレジストマスク２０８をマスクとして、異方性ドライエッチング法を用いて、中間層２１０をエッチングして、フォトレジストマスク２０８のパターンを中間層２１０に転写する。

続いて、図８（ｃ）に示すように、中間層２１０を中間マスクとして、Ｓｉ含有アモルファスカーボン層２０５をアルゴン及び酸素のプラズマを含むエッチングガスでエッチングし、中間層２１０に形成されたパターンをＳｉ含有アモルファスカーボン層２０５に転写する。このパターニングの際に、ＳｉＯ₂系の残渣が出る場合は、ＣＦ₄、Ｃ₂Ｆ₆、又はＣ₃Ｆ₈などのフロロカーボン系ガス、若しくはこれらの混合物をエッチングガスに添加する。

次に、図８（ｄ）に示すように、パターンが転写されたＳｉ含有アモルファスカーボン層２０５をハードマスクとして、窒化シリコン膜２０４、タングステン膜２０３、及び窒化タングステン膜２０２の上部をエッチングする。次いで、図９（ｅ）に示すように、Ｓｉ含有アモルファスカーボン層２０５をアッシングにより除去する。アッシングには酸素及びアルゴンのプラズマを用いるが、除去し難い場合は、フロロカーボン系のガスを若干添加する。

次に、図９（ｆ）に示すように窒化シリコン膜を全面に堆積し、エッチバックを行って、窒化シリコン膜２０４、タングステン膜２０３、及び窒化タングステン膜２０２の側壁にサイドウォール状に残して、セルフアラインコンタクトのスペーサ２０９を形成する。

続いて、図１０（ｇ）に示すように、層間絶縁膜２１１を形成し、セルフアラインコンタクト法を用いて導電性のコンタクトプラグ２１２を形成する。コンタクトプラグ２１２の開孔には、第３実施形態例で説明したホールの形成方法をそのまま適用することが出来る。

ライン状パターンの形成においては、従来、アモルファスシリコンから成るハードマスクに形成されたパターンは倒れ易く、高アスペクト比のパターンを形成することができなかった。本実施形態例では、Ｓｉ含有アモルファスカーボンから成るハードマスク２０５が窒化シリコン膜２０４との間で良好な密着性を有するので、パターンが倒れ難く、パターン倒れマージンが大きく、高アスペクト比のライン状パターンを形成することができる。パターン倒れマージンが増加したことは、特に、設計ルールが０．１μｍ程度のライン状パターンの加工において有利である。

一例として、本発明者が、８インチウエハで０．１１μｍルールのゲート工程にハードマスクを適用する実験を行ったところ、アモルファスカーボンから成るハードマスクでは、２２６個のパターン倒れによる欠陥が検出されたのに対し、Ｓｉ含有率が５．０重量％のＳｉ含有アモルファスカーボンから成るハードマスクでは、パターン倒れによる欠陥は３個しか検出されず、その数が激減した。

尚、本実施形態例では窒化シリコン膜２０４、タングステン膜２０３、及び窒化タングステン膜２０２のエッチングを、Ｓｉ含有アモルファスカーボン層２０５をハードマスクとして行うが、タングステン膜２０３及び窒化タングステン膜２０２のエッチングをカーボンの無い状態で行いたい場合もある。その場合には、まず、窒化シリコン膜２０４をエッチングした後、Ｓｉ含有アモルファスカーボン層２０５をアッシングによって除去し、窒化シリコン膜２０４をマスクとして、タングステン膜２０３及び窒化タングステン膜２０２の上部をエッチングすることができる。

第５実施形態例
本発明の第５実施形態例について説明する。図２（ａ）、（ｂ）に示した実験例１、２の実験結果から、Ｓｉ含有アモルファスカーボンについて、酸素プラズマでは除去困難なＳｉ含有率の範囲が存在する。本実施形態例では、この実験結果を利用して、シリコン含有量がより大きなＳｉ含有アモルファスカーボンを中間層として用いる例について示す。

本実施形態例の半導体装置の製造方法は、第３実施形態例に係る半導体装置の製造方法とは、図４（ａ）に示した中間層１１０として、Ｓｉ含有率が２０〜８０重量％のＳｉ含有アモルファスカーボン層を堆積することを除いては同様である。Ｓｉ含有アモルファスカーボン層のシリコン含有量の調整には、第１実施形態例又は第２実施形態例に示した方法を用いることができる。

本実施形態例によれば、Ｓｉ含有率が２０〜８０重量％のＳｉ含有アモルファスカーボン層が、Ｓｉ含有率が０．１重量％〜１０重量％のＳｉ含有アモルファスカーボン層及びフォトレジスト層との間で、高いエッチ選択比を有することにより、中間層として良好に機能させることが出来る。また、ハードマスクとして用いる、Ｓｉ含有率が０．１重量％〜１０重量％のＳｉ含有アモルファスカーボン層と、中間層として用いる、Ｓｉ含有率が２０重量％〜８０重量％のＳｉ含有アモルファスカーボン層とは、同一チャンバ内でガス流量比を変えることにより、連続的に堆積することが出来る。従って、工程数の削減が可能である。

第３実施形態例や第４実施形態例で用いられる酸化窒化シリコン膜及び酸化シリコン膜から成る中間層は、組成に窒素を含むので、製造段階で微量のアンモニアが発生する場合がある。従って、フォトレジストにＡｒＦフォトレジストなどを用いる場合には、ＡｒＦフォトレジストはアンモニアの影響を受け易いので、パターンの寸法変動が生じることがある。本実施形態例の半導体装置の製造方法では、Ｓｉ含有アモルファスカーボン膜を中間層として用いるため、アンモニアの発生を抑制し、アンモニアの影響を受けやすいフォトレジストを用いる場合にも、パターンの寸法変動を抑制できる。

第６実施形態例
本発明の第６実施形態例について説明する。本実施形態例の半導体装置の製造方法は、第６実施形態例に係る半導体装置の製造方法とは、図５（ａ）に示した中間層２１０として、Ｓｉ含有率が２０〜８０重量％のＳｉ含有アモルファスカーボン層を堆積することを除いては同様である。Ｓｉ含有アモルファスカーボン層のシリコン含有量の調整には、第１実施形態例又は第２実施形態例に示した方法を用いることができる。尚、第５実施形態例及び第６実施形態例では、Ｓｉ含有率が２０〜８０重量％のＳｉ含有アモルファスカーボン層を中間層１１０の一部として用いてもよい。また、Ｓｉ含有率が２０〜８０重量％のＳｉ含有アモルファスカーボン層から成る中間層は、アモルファスカーボンをハードマスクとして用いる際にも、適用することができる。

以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置の製造方法も、本発明の範囲に含まれる。

本発明は、ハードマスクを用いた半導体装置の製造に適用でき、特に、０．１１μｍ以下の設計ルールの半導体装置の製造に好適に適用できる。

第１実施形態例における、平行平板型プラズマＣＶＤ装置の構成を示す図である。図２（ａ）は、エッチ選択比のＳｉ含有率依存性を示すグラフであり、図２（ｂ）は、図２（ａ）のグラフの横軸を対数表示で示したグラフである。第２実施形態例における、高密度プラズマＣＶＤ装置の構成を示す図である。図４（ａ）、（ｂ）は、第３実施形態例の半導体装置の製造方法を段階的に示す断面図である。図５（ｃ）、（ｄ）は、第３実施形態例の半導体装置の製造方法を段階的に示す、図４に後続する段階の断面図である。図６（ｅ）は、第３実施形態例の半導体装置の製造方法を段階的に示す、図５に後続する段階の断面図である。図７（ａ）、（ｂ）は、第４実施形態例の半導体装置の製造方法を段階的に示す断面図である。図８（ｃ）、（ｄ）は、第４実施形態例の半導体装置の製造方法を段階的に示す、図７に後続する段階の断面図である。図９（ｅ）、（ｆ）は、第４実施形態例の半導体装置の製造方法を段階的に示す、図８に後続する段階の断面図である。図１０（ｇ）は、第４実施形態例の半導体装置の製造方法を段階的に示す、図９に後続する段階の断面図である。

符号の説明

１０１：半導体基板
１０２：下地層
１０３：Ｓｉ含有アモルファスカーボン膜
１０４：酸化窒化シリコン膜
１０５：酸化シリコン膜
１０６：フォトレジストマスク
１１０：中間層
２０１：酸化シリコン膜
２０２：窒化タングステン膜
２０３：タングステン膜
２０４：窒化シリコン膜
２０５：Ｓｉ含有アモルファスカーボン膜
２０６：酸化窒化シリコン膜
２０７：酸化シリコン膜
２０８：フォトレジストマスク
２０９：スペーサ
２１０：中間層
２１１：層間絶縁膜
２１２：導電性プラグ
２２０：層間絶縁膜
２２１：導電性プラグ
４００：平行平板型プラズマＣＶＤ装置
４０１：リアクタ
４０２：堆積チャンバ
４０３：ウエハサセプタ
４０４：シャワーヘッド型電極
４０５：ガス拡散板
４０６：ガスノズル
４０７：排気室
４０８：排気ライン
４０９：ゲートバルブ
４１０：絶縁リング
４１１：カーボン・ソースガス・ライン（ＣＳＬ）
４１２：シリコン・ソースガス・ライン（ＳＳＬ）
４１３：キャリアガス・ライン（ＣＬ）
４１４、４１５、４１６：マスフローコントローラ（ＭＦＣ）
４１７、４１８、４１９：ガスバルブ
４２０：高周波電源
４２１：低周波電源
４２２：半導体基板
５００：高密度プラズマＣＶＤ装置
５０１：リアクタ
５０２：ウエハサセプタ
５０３：セラミックドーム
５０４：コイル状電極
５０５：第１ガスノズル
５０６：第２ガスノズル
５０７：排気ライン
５０８：ゲートバルブ
５０９：第１ＣＳＬ
５１０：第１ＳＳＬ
５１１：第１ＣＬ
５１２、５１３、５１４：第１ＭＦＣ
５１５、５１６、５１７：第１ガスバルブ
５１８：第２ＣＳＬ
５１９：第２ＳＳＬ
５２０：第２ＣＬ
５２１、５２２、５２３：第２ＭＦＣ
５２４、５２５、５２６：第２ガスバルブ
５２７：第１高周波電源
５２８：第２高周波電源
５２９：半導体基板

Claims

下地層上に、Ｓｉ含有アモルファスカーボン層を堆積する工程と、
前記Ｓｉ含有アモルファスカーボン層上にフォトレジストマスクを形成する工程と、
前記フォトレジストマスクをマスクとして、前記Ｓｉ含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、
前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有することを特徴とする半導体装置の製造方法。
下地層上に、Ｓｉ含有アモルファスカーボン層及び中間層を順次に堆積する工程と、
前記中間層上にフォトレジストマスクを形成する工程と、
前記フォトレジストマスクをマスクとして、前記中間層をパターニングして、中間マスクに形成する工程と、
前記中間マスクをマスクとして、前記Ｓｉ含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、
前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有することを特徴とする半導体装置の製造方法。
前記中間層は光反射防止機能を有する、請求項２に記載の半導体装置の製造方法。
前記中間層が、酸化シリコン層及び酸化窒化シリコン層のうちの少なくとも１つを含む、請求項２又は３に記載の半導体装置の製造方法。
前記中間層が、膜厚が５０ｎｍ以下の酸化窒化シリコン層と、該酸化窒化シリコン層上に形成され、膜厚が２０ｎｍ〜６０ｎｍの酸化シリコン層とを含む、請求項４に記載の半導体装置の製造方法。
前記中間層が、少なくとも１層の別のＳｉ含有アモルファスカーボン層を含む、請求項２又は３に記載の半導体装置の製造方法。
前記別のＳｉ含有アモルファスカーボン層のＳｉ含有率が、２０重量％〜８０重量％の範囲である、請求項６に記載の半導体装置の製造方法。
前記Ｓｉ含有アモルファスカーボン層のＳｉ含有率が、０．１重量％〜１０．０重量％の範囲である、請求項１〜７の何れか一に記載の半導体装置の製造方法。
前記Ｓｉ含有アモルファスカーボン層のＳｉ含有率が、０．１重量％〜５．０重量％の範囲である、請求項１〜７の何れか一に記載の半導体装置の製造方法。
前記Ｓｉ含有アモルファスカーボン層を堆積する工程に先立って、前記下地層上にアモルファスカーボン層を堆積し、
前記ハードマスクに形成する工程では、前記Ｓｉ含有アモルファスカーボン層及び前記アモルファスカーボン層を同時にパターニングして、ハードマスクに形成する、請求項１〜９の何れか一に記載の半導体装置の製造方法。
前記Ｓｉ含有アモルファスカーボン層が、炭化水素化合物ガスとシリコン化合物ガスとを含む混合ガスを用いるプラズマ化学気相堆積法によって堆積される、請求項１〜１０の何れか一に記載の半導体装置の製造方法。
前記炭化水素化合物ガスは、メタン（ＣＨ₄）、エタン（Ｃ₂Ｈ₆）、プロパン（Ｃ₃Ｈ₈）、ブタン（Ｃ₄Ｈ₁₀）、アセチレン（Ｃ₂Ｈ₂）、プロピレン（Ｃ₃Ｈ₆）、及びプロピン（Ｃ₃Ｈ₄）の少なくとも１つを含む、請求項１１に記載の半導体装置の製造方法。
前記シリコン化合物ガスは、モノシラン（ＳｉＨ₄）、ジシラン（Ｓｉ₂Ｈ₆）、及びテトラメチルシラン（Ｓｉ(ＣＨ₃)₄）のうちの少なくとも１つを含む、請求項１１又は１２に記載の半導体装置の製造方法。
前記混合ガスは、ヘリウム（Ｈｅ）及びアルゴン（Ａｒ）のうちの少なくとも１つを更に含む、請求項１１〜１３の何れか一に記載の半導体装置の製造方法。
前記Ｓｉ含有アモルファスカーボン層が、平行平板型プラズマＣＶＤ装置又は高密度プラズマＣＶＤ装置を用いて堆積される、請求項１１〜１４の何れか一に記載の半導体装置の製造方法。
前記Ｓｉ含有アモルファスカーボン層の全部又は一部が、酸素プラズマ、アンモニアプラズマ及びフロロカーボン系プラズマの少なくとも１つを含むプラズマによって除去される、請求項１〜１５の何れか一に記載の半導体装置の製造方法。
前記Ｓｉ含有アモルファスカーボン層の全部又は一部が、ＣＦ₄プラズマ、Ｃ₂Ｆ₆プラズマ、及びＣ₃Ｆ₈プラズマのうちの少なくとも１つを含むプラズマによって除去される、請求項１〜１５の何れか一に記載の半導体装置の製造方法。