JP2005039931A - System-interconnected inverter device - Google Patents
System-interconnected inverter device Download PDFInfo
- Publication number
- JP2005039931A JP2005039931A JP2003274061A JP2003274061A JP2005039931A JP 2005039931 A JP2005039931 A JP 2005039931A JP 2003274061 A JP2003274061 A JP 2003274061A JP 2003274061 A JP2003274061 A JP 2003274061A JP 2005039931 A JP2005039931 A JP 2005039931A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- converter
- circuit
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000446 fuel Substances 0.000 claims description 12
- 238000012937 correction Methods 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 10
- 238000010248 power generation Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、燃料電池や太陽電池等の直流電力を交流電力に変換し、商用電力系統に系統連系させて電力を供給する系統連系インバータ装置に関する。 The present invention relates to a grid-connected inverter device that converts DC power, such as a fuel cell or a solar cell, into AC power, and that is connected to a commercial power system to supply power.
近年、地球環境保護の観点から環境への影響の少ない燃料電池、太陽電池等による発電システムの開発が盛んに進められている。このような発電システムでは、発電した直流電力を系統連系インバータ装置によって商用周波数の交流電力に変換し、商用電力系統に供給することが行なわれる。
図１９は、従来から使用されている系統連系インバータ装置の一構成例を示すブロック図である。図１９おいて、系統連系インバータ装置１は、ＤＣ／ＤＣ変換器３、インバータ回路４、フィルタ回路５、および昇圧制御回路６とインバータ制御回路７とを備えて構成されている。
In recent years, a power generation system using a fuel cell, a solar cell, or the like that has little influence on the environment has been actively developed from the viewpoint of protecting the global environment. In such a power generation system, the generated DC power is converted into AC power having a commercial frequency by a grid-connected inverter device and supplied to the commercial power system.
FIG. 19 is a block diagram illustrating a configuration example of a grid-connected inverter device that has been conventionally used. In FIG. 19, the grid-connected
ＤＣ／ＤＣ変換器３は、コンデンサＣ１、Ｃ２、リアクトルＬ１、スイッチング素子としての例えばトランジスタＱ１と、ダイオードＤ１、Ｄ６とを備えて構成される。直流電源２から供給された直流電圧Ｖdc1は、コンデンサＣ１により電圧が安定化された後、リアクトルＬ１、トランジスタＱ１、ダイオードＤ１、Ｄ６により構成される昇圧チョッパ回路に供給される。昇圧チョッパ回路では、トランジスタＱ１がＯＮした時にリアクトルＬ１にエネルギーが蓄積され、トランジスタＱ１がＯＦＦした時に、その蓄積されたエネルギーがダイオードＤ６を通して出力に接続されたコンデンサＣ２に電圧として蓄えられ、昇圧された直流電圧出力Ｖdc2が生成される。この場合、昇圧制御回路６は直流出力電圧Ｖdc2を検出し、その値が所定の値になるようにトランジスタＱ１のＯＮ時間をＰＷＭ制御する。
The DC / DC converter 3 includes capacitors C1 and C2, a reactor L1, a transistor Q1 as a switching element, and diodes D1 and D6. The DC voltage Vdc1 supplied from the
昇圧された直流出力電圧Ｖdc2は、次段のインバータ回路４に与えられる。インバータ回路４は、スイッチング素子としての例えばトランジスタＱ２〜Ｑ５と、各トランジスタに逆並列に接続されたダイオードＤ２〜Ｄ５により構成される。その回路構成は、正負の直流母線の間に直列に接続されたトランジスタＱ２、Ｑ３からなる第１のアームと、トランジスタＱ４、Ｑ５からなる第２のアームとからなるブリッジ回路構成となっている。そして、各アームのトランジスタの相互接続点がフィルタ回路５の入力に接続される。インバータ回路４は、トランジスタＱ２〜Ｑ５のスイッチング動作により、ＤＣ／ＤＣ変換器３より供給された直流電力を交流電力に変換してフィルタ回路５に供給する。フィルタ回路５は、リアクトルＬ２とコンデンサＣ３により構成されるローパスフィルタで、インバータ回路４から出力された交流電流に含まれる高周波成分を除去し、正弦波出力電流Ｉａとして商用電力系統８に供給する。
The boosted DC output voltage Vdc2 is applied to the
この場合においてインバータ制御回路７は、系統電圧Ｖac、及び系統連系インバータ装置１から商用電力系統８に供給される出力電流Ｉａをモニタする。そしてそれらの値を基に、商用電力系統８への電力供給が、通常は力率１で行なわれるように、すなわち出力電流Ｉａの位相が商用電力系統８の系統電圧Ｖacの位相と一致するように、インバータ回路４のトランジスタＱ２〜Ｑ５の各ＯＮ時間をＰＷＭ制御する。このようにして系統連系インバータ装置１は、その出力電力が商用電力系統８と同期するように運転される。
In this case, the
ところで、系統連系インバータ装置１が、その出力電流Ｉａを力率１で、且つ歪のない波形で供給するためには、インバータ回路４の入力電圧である直流出力電圧Ｖdc2の値は、リアルトルＬ２での電圧降下、トランジスタＱ２〜Ｑ５の導通損失を無視した場合、系統電圧Ｖacの波高値よりも高い値であることが必要である。
このため、先に説明した昇圧制御回路６では、ＤＣ／ＤＣ変換器３の出力電圧Ｖdc2の値が、系統電圧Ｖacの最大定格電圧の波高値にリアルトルＬ２とインバータ回路４での電圧降下を加えた値を上回るようにトランジスタＱ１をＰＷＭ制御していた。
By the way, in order for the grid-connected
Therefore, in the step-up
しかしながら、系統電圧Ｖacは一定ではなく、絶えず変動している。従って、ＤＣ／ＤＣ変換器３の出力電圧Ｖdc2の値を、常に系統電圧Ｖacの最大値を考慮して決めた電圧に一致するように制御した場合には、系統電圧Ｖacが低下した場合に、インバータ回路４の入力電圧Ｖdc2と系統電圧Ｖacの波高値との差が必要以上に大きくなることが生ずる。このように、ＤＣ／ＤＣ変換器３の出力電圧Ｖdc2の値が不必要に高くなりすぎると、インバータ回路４のトランジスタＱ２〜Ｑ５におけるスイッチング損失、及びＤＣ／ＤＣ変換器３の昇圧用トランジスタＱ１におけるスイッチング損失が増大する結果を招く。
However, the system voltage Vac is not constant and constantly fluctuates. Therefore, when the value of the output voltage Vdc2 of the DC / DC converter 3 is controlled so as to always coincide with the voltage determined in consideration of the maximum value of the system voltage Vac, when the system voltage Vac decreases, The difference between the input voltage Vdc2 of the
また、リアルトルＬ２における電圧降下は、商用電力系統８への出力電流Ｉａの値によって変化するものであるため、出力電流Ｉａの値として定格値を想定してＤＣ／ＤＣ変換器３の出力電圧Ｖdc2の値を決めて制御することにも問題がある。
このような問題を解決するための従来技術としては、例えば系統電圧Ｖacの変動を考慮してＤＣ／ＤＣ変換器３の出力電圧Ｖdc2を決定する提案（例えば、特許文献１参照）がある。
As a conventional technique for solving such a problem, there is a proposal for determining the output voltage Vdc2 of the DC / DC converter 3 in consideration of, for example, fluctuations in the system voltage Vac (see, for example, Patent Document 1).
本発明は、従来技術のこうした問題点を解決するためになされたもので、その目的は、系統電圧の変動、商用電力系統への出力電流の値、更には商用電力系統の周波数変動等をも考慮に入れて、インバータ回路の入力電圧であるＤＣ／ＤＣ変換器の出力電圧の制御を行なう。それによって、出力電流波形に歪を生じさせることなく、インバータ回路及びＤＣ／ＤＣ変換器内での余分なスイッチング損失の発生を抑制することのできる系統連系インバータ装置を提供することにある。 The present invention has been made to solve these problems of the prior art, and its purpose is to provide system voltage fluctuation, output current value to the commercial power system, and frequency fluctuation of the commercial power system. Taking into consideration, the output voltage of the DC / DC converter, which is the input voltage of the inverter circuit, is controlled. Accordingly, an object of the present invention is to provide a grid-connected inverter device that can suppress the occurrence of extra switching loss in the inverter circuit and the DC / DC converter without causing distortion in the output current waveform.
前記目的を達成するための請求項１に記載の発明は、直流電源（２）からの直流電圧（Ｖdc1）を昇圧するＤＣ／ＤＣ変換器（３）と、該ＤＣ／ＤＣ変換器の直流出力電圧（Ｖdc2）をスイッチングしてＰＷＭ変調された交流電流を出力するインバータ回路（４）と、該交流電流に含まれる高周波成分を除去して正弦波の出力電流（Ｉａ）を商用電力系統（８）に出力するフィルタ回路（５）と、前記ＤＣ／ＤＣ変換器のスイッチング動作を制御してその直流出力電圧を制御する昇圧制御回路（６）と、前記インバータ回路のスイッチング動作を制御して前記フィルタ回路の出力電流（Ｉａ）を所定の基準出力電流（Ｉｒ）に一致させるように制御するインバータ制御回路（７）とを備えた系統連系インバータ装置（１）であって、
前記昇圧制御回路（６）は、前記商用電力系統の系統電圧の実効値（Ｖac）がその定格電圧を中心とする所定の電圧範囲内においては、検出した系統電圧の実効値を基にその波形が正弦波であると仮定して計算した振幅相当の電圧値に、前記フィルタ回路（５）とインバータ回路（４）における電圧降下分相当の一定電圧を加えた値を直流出力電圧指令値（Ｖdc2r）とし、該指令値に一致するように前記ＤＣ／ＤＣ変換器の直流出力電圧（Ｖdc2）を制御することを特徴とする系統連系インバータ装置である。
In order to achieve the above object, the invention described in
When the effective value (Vac) of the system voltage of the commercial power system is within a predetermined voltage range centered on the rated voltage, the boost control circuit (6) has a waveform based on the detected effective value of the system voltage. Is obtained by adding a constant voltage corresponding to the voltage drop in the filter circuit (5) and the inverter circuit (4) to the voltage value corresponding to the amplitude calculated assuming that is a sine wave. ), And the DC output voltage (Vdc2) of the DC / DC converter is controlled so as to coincide with the command value.
このような構成とすれば、系統電圧が上昇すればそれにつれてＤＣ／ＤＣ変換器の直流出力電圧が上昇し、系統電圧が下降すれば直流出力電圧が下降して、ＤＣ／ＤＣ変換器の直流出力電圧と系統電圧の波高値との差が常に一定に維持される。従って、出力電流波形に歪を生じさせることなくインバータ回路及びＤＣ／ＤＣ変換器内での余分なスイッチング損失の発生を抑制することができる。 With such a configuration, if the system voltage increases, the DC output voltage of the DC / DC converter increases as the system voltage increases, and if the system voltage decreases, the DC output voltage decreases and the DC of the DC / DC converter decreases. The difference between the output voltage and the peak value of the system voltage is always kept constant. Therefore, it is possible to suppress the occurrence of extra switching loss in the inverter circuit and the DC / DC converter without causing distortion in the output current waveform.
また、請求項２に記載の発明は、請求項１に記載の系統連系インバータ装置であって、前記昇圧制御回路は、前記系統電圧の振幅相当電圧値に代えて、検出した系統電圧のピーク値を使用することとし、該ピーク値が所定の範囲内においては、該ピーク値に前記フィルタ回路（５）とインバータ回路（４）における電圧降下分相当の一定電圧を加えた値を直流出力電圧指令値（Ｖdc2r）とし、該指令値に一致するように前記ＤＣ／ＤＣ変換器の直流出力電圧（Ｖdc2）を制御することを特徴とする系統連系インバータ装置である。
The invention according to
本構成は、系統電圧の実効値から計算した振幅の代わりに、系統電圧の実測したピーク値を使用するものであるので、請求項１に記載の発明と同様の効果が得られる。
Since this configuration uses the actually measured peak value of the system voltage instead of the amplitude calculated from the effective value of the system voltage, the same effect as that of the invention described in
また、請求項３に記載の発明は、請求項１または２に記載の系統連系インバータ装置であって、前記昇圧制御回路は、前記フィルタ回路とインバータ回路における電圧降下分相当の一定電圧を加えた直流出力電圧指令値（Ｖdc2r）に代えて、前記フィルタ回路の出力電流（Ｉａ）を検出し、該出力電流が所定値以下の範囲において該出力電流に比例する電圧を加えた値を直流出力電圧指令値（Ｖdc2r）とし、該指令値に一致するように前記ＤＣ／ＤＣ変換器の直流出力電圧（Ｖdc2）を制御することを特徴とする系統連系インバータ装置である。
The invention according to claim 3 is the grid-connected inverter device according to
このような構成とすれば、ＤＣ／ＤＣ変換器の直流出力電圧と系統電圧の波高値との差が、実際の出力電流に比例した値に維持されるため、出力電流波形に歪を生じさせることなく、且つインバータ回路及びＤＣ／ＤＣ変換器内での余分なスイッチング損失の発生をより効果的に抑制することができる。 With such a configuration, the difference between the DC output voltage of the DC / DC converter and the crest value of the system voltage is maintained at a value proportional to the actual output current, causing distortion in the output current waveform. In addition, it is possible to more effectively suppress the occurrence of extra switching loss in the inverter circuit and the DC / DC converter.
また、請求項４に記載の発明は、請求項３に記載の系統連系インバータ装置であって、前記昇圧制御回路は、更に系統電圧の周波数を検出し、該周波数が定格周波数を中心とする所定周波数の範囲においては、前記出力電流（Ｉａ）に比例する電圧を加える前の値に代えて、該値に周波数が減少するにしたがって増加する係数を掛算した値を用い、その値に前記出力電流が所定値以下の範囲において該出力電流に比例する電圧を加えた値を直流出力電圧指令値（Ｖdc2r）とし、該指令値に一致するように前記ＤＣ／ＤＣ変換器の直流出力電圧（Ｖdc2）を制御することを特徴とする系統連系インバータ装置である。
The invention described in
このような構成とすれば、系統電圧の周波数が減少した場合には、ＤＣ／ＤＣ変換器の直流出力電圧が上昇する方向に修正されるため、周波数減少に起因する出力電流の歪み発生を防止することができる。 With such a configuration, when the frequency of the system voltage decreases, the DC output voltage of the DC / DC converter is corrected so as to increase, thus preventing the output current from being distorted due to the frequency decrease. can do.
また、請求項５に記載の発明は、請求項１乃至４の何れかに記載の系統連系インバータ装置であって、前記インバータ制御回路は、前記商用電力系統の系統電圧（Ｖac）が所定値を超えた場合には、前記フィルタ回路の出力電流（Ｉａ）の位相をその超過量に応じた位相進み操作量（Δθ）だけ前記系統電圧の位相よりも進ませるように制御し、且つ前記昇圧制御回路はその位相進み操作量の増加に対応して前記ＤＣ／ＤＣ変換器の直流出力電圧指令値（Ｖdc2r）を低下させる修正を加え、該修正後の直流出力電圧指令値に一致するように前記ＤＣ／ＤＣ変換器の直流出力電圧（Ｖdc2）を制御することを特徴とする系統連系インバータ装置である。
The invention described in
このような構成とすれば、系統電圧が上昇した場合に、ＤＣ／ＤＣ変換器の直流出力電圧を必要以上に高くすることなく大きな電流を商用電力系統に供給することができる。従って、インバータ回路及びＤＣ／ＤＣ変換器内での余分なスイッチング損失の発生をより効果的に抑制することができる。 With such a configuration, when the system voltage rises, a large current can be supplied to the commercial power system without increasing the DC output voltage of the DC / DC converter more than necessary. Therefore, it is possible to more effectively suppress the occurrence of extra switching loss in the inverter circuit and the DC / DC converter.
また、請求項６に記載の発明は、請求項１に記載の系統連系インバータ装置であって、前記昇圧制御回路は、前記フィルタ回路の出力電流（Ｉａ）のピーク値を検出し、該ピーク値が前記基準出力電流（Ｉｒ）の波高値より低い場合には、その差に応じて前記ＤＣ／ＤＣ変換器の直流出力電圧（Ｖdc2）を上昇させるように制御することを特徴とする系統連系インバータ装置である。
The invention according to
このような構成とすれば、出力電流に歪みが生ずることが防止される上、ＤＣ／ＤＣ変換器の直流出力電圧が必要以上に高くならないため、インバータ回路及びＤＣ／ＤＣ変換器内での余分なスイッチング損失の発生が効果的に抑制される。 With such a configuration, distortion in the output current is prevented and the DC output voltage of the DC / DC converter does not become higher than necessary, so that there is an excess in the inverter circuit and the DC / DC converter. Generation of a large switching loss is effectively suppressed.
また、請求項７に記載の発明は、請求項１乃至５の何れかに記載の系統連系インバータ装置であって、前記昇圧制御回路は、前記フィルタ回路の出力電流のピーク値を検出し、該ピーク値が前記基準出力電流の波高値より低い場合には、その差に応じて前記直流出力電圧指令値（Ｖdc2r）を上昇させる修正を加え、該修正後の直流出力電圧指令値に一致するように前記ＤＣ／ＤＣ変換器の直流出力電圧（Ｖdc2）を制御することを特徴とする系統連系インバータ装置である。
The invention according to
このような構成とすれば、出力電流の歪み発生がより効果的に抑制される効果を生ずる。 With such a configuration, there is an effect that the generation of distortion of the output current is more effectively suppressed.
また、請求項８に記載の発明は、請求項１乃至７の何れかに記載の系統連系インバータ装置であって、前記昇圧制御回路は、前記ＤＣ／ＤＣ変換器の直流出力電圧（Ｖdc2）を前記直流出力電圧指令値（Ｖdc2r）に一致させる制御を比例積分制御によって行い、この場合において比例積分制御の比例定数の値を、直流出力電圧指令値（Ｖdc2r）が、検出した直流出力電圧（Ｖdc2）より低い場合には、その逆の場合よりも小さい値とすることを特徴とする系統連系インバータ装置である。
The invention described in
このような構成とすれば、系統電圧が上昇する場合には、ＤＣ／ＤＣ変換器の直流出力電圧が速やかに追随して上昇し、系統電圧が下降する場合には、緩やかに下降して復帰することになる。従って、系統電圧Ｖacの変動が激しい場合にも、系統連系インバータ装置の動作及び出力電流が安定化しやすくなる効果を生ずる。 With this configuration, when the system voltage rises, the DC output voltage of the DC / DC converter quickly follows and rises, and when the system voltage falls, it gradually falls and returns. Will do. Therefore, even when the fluctuation of the system voltage Vac is severe, the operation and the output current of the system interconnection inverter device are easily stabilized.
また、請求項９に記載の発明は、請求項１乃至８の何れかに記載の系統連系インバータ装置と、該インバータ装置に直流電源を供給する燃料電池とにより構成される系統連系発電システムである。
The invention described in claim 9 is a grid-connected power generation system including the grid-connected inverter device according to any one of
燃料電池は１セル当たりの発生起電力が小さいため、請求項１乃至８に記載された系統連系インバータ装置を使用することで、直列接続するセル個数を減少させることができ、全体として効率の良い安定した系統連系発電システムを構築することができる。
Since a fuel cell has a small electromotive force per cell, the number of cells connected in series can be reduced by using the grid-connected inverter device according to any one of
本発明の系統連系インバータ装置は、インバータ装置の実際の設置場所における系統電圧の変動、商用電力系統への出力電流の値、更には商用電力系統の周波数の変動等をも考慮に入れてインバータ回路の入力電圧であるＤＣ／ＤＣ変換器の出力電圧の制御を行なう。従って、出力電流波形に歪を生じさせることなしに、インバータ回路及びＤＣ／ＤＣ変換器内での余分なスイッチング損失の発生を抑制することができる。 The grid-connected inverter device of the present invention is an inverter that takes into account fluctuations in the system voltage at the actual installation location of the inverter device, the value of the output current to the commercial power system, and further the fluctuations in the frequency of the commercial power system. The output voltage of the DC / DC converter that is the input voltage of the circuit is controlled. Therefore, it is possible to suppress the occurrence of excessive switching loss in the inverter circuit and the DC / DC converter without causing distortion in the output current waveform.
以下、本発明の系統連系インバータ装置の実施形態について図面を参照しながら説明する。図１は、本発明の系統連系インバータ装置についての、後述する各種実施形態に共通の構成ブロック図である。なお、図中、従来技術で説明した図１９の構成と同一又は相当部分には同一符号を付してその説明を繰り返さない。 Hereinafter, an embodiment of a grid interconnection inverter device of the present invention will be described with reference to the drawings. FIG. 1 is a configuration block diagram common to various embodiments to be described later, regarding a grid-connected inverter device of the present invention. In the figure, the same or corresponding parts as those in FIG. 19 described in the prior art are denoted by the same reference numerals, and the description thereof will not be repeated.
図１に示したブロック図は、昇圧制御回路６に商用電力系統８の系統電圧Ｖacの瞬時値Ｖac´及び系統連系インバータ装置１の出力電流であるところのフィルタ５から流出する出力電流Ｉａの瞬時値Ｉａ´が入力されている点、及びインバータ制御回路７に系統連系インバータ装置１の基準出力電流Ｉｒが入力されている点を除いて、ブロック図としては図１９と同じである。但し、ブロックで示した昇圧制御回路６とインバータ制御回路７の内部回路構成は従来技術の場合と異なる。昇圧制御回路６の構成は、後述する各実施形態の中で説明することとし、最初に、インバータ制御回路７の構成と動作について説明する。
In the block diagram shown in FIG. 1, the
図２に、そのインバータ制御回路７のブロック図を示す。インバータ制御回路７には、商用電力系統８の系統電圧Ｖac（実効値）の瞬時値Ｖac´、フィルタ５からの出力電流Ｉａ（実効値）の瞬時値Ｉａ´、系統連系インバータ装置１の基準出力電流Ｉｒ（実効値）が入力される。基準出力電流Ｉｒは、系統連系インバータ装置１から商用電力系統８に供給する電流の基準値（目標値）であって、その値は直流電源２の電力供給能力（発電能力）によって決まる。従って、その値は通常、直流電源２内の図示しない制御装置から与えられる。基準出力電流Ｉｒは、振幅演算回路７０にてその振幅Ｉraが計算されて掛算器７３に入力される。
FIG. 2 shows a block diagram of the
系統電圧瞬時値Ｖac´は、ゼロクロス検出回路７１にて波形の立ち上がりエッジが検出され、検出された立ち上がりエッジ信号はＰＬＬ発振回路７２に入力される。ＰＬＬ発振回路７２は、振幅が１で、周期が入力された立ち上がりエッジ信号と同一であり、位相は外部から指示された位相進み操作量Δθだけ立ち上がりエッジ信号より進んだ正弦波を発生させる。すなわち、系統電圧Ｖacの周波数をｆ、瞬時値Ｖac´を√２・Ｖac・sin（2πｆt）とすると、sin（2πｆt＋Δθ）で表わされる基準正弦波が生成される。商用電力系統８には通常、力率１で出力電流Ｉａが供給されるため、Δθの値はゼロに設定されている。従って、ＰＬＬ発振回路７２からは、系統電圧瞬時値Ｖac´に位相同期した振幅１の基準正弦波が出力され、掛算器７３に入力される。
The rising edge of the waveform of the system voltage instantaneous value Vac ′ is detected by the zero-
掛算器７３では、その基準正弦波と基準出力電流Ｉｒの振幅Ｉraとの掛算が行なわれて、Ｉra・sin（2πｆt）で表わされる基準出力電流瞬時値Ｉｒ´が出力される。
The
基準出力電流瞬時値Ｉｒ´は、検出された出力電流瞬時値Ｉａ´と減算器７４で比較され、瞬時電流偏差ΔＩ´が算出される。算出された瞬時電流偏差ΔＩ´は、ＰＩ（比例積分）演算回路７５にて比例積分演算される。比例積分演算結果は、ＰＷＭ比較回路７６において三角波生成回路７７にて生成された２０ｋＨｚ前後の高周波の三角波と比較され、インバータ回路４内のトランジスタＱ２〜Ｑ５を駆動する駆動信号が生成される。そして、トランジスタＱ２〜Ｑ５がその駆動信号に従ってスイッチング動作を行なうことにより、フィルタ回路５にＰＷＭ変調された正弦波電流が供給され、その正弦波電流中の高周波成分が除去されて商用電力系統８に正弦波出力電流Ｉａが供給される。
The reference output current instantaneous value Ir ′ is compared with the detected output current instantaneous value Ia ′ by the
商用電力系統８に供給される正弦波出力電流Ｉａは、減算器７４とＰＩ演算回路７５とによるＰＩ（比例積分）制御により基準出力電流瞬時値Ｉｒ´に等しくなる。このようにして商用電力系統８には、その系統電圧Ｖacに位相同期し、大きさが基準出力電流Ｉｒに等しい出力電流Ｉａが供給される。
The sine wave output current Ia supplied to the
本発明の解決課題の対象である系統連系インバータ装置、すなわち、出力電流波形に歪を生ずることなくインバータ回路４及びＤＣ／ＤＣ変換器３内での余分なスイッチング損失の発生を抑制することのできる系統連系インバータ装置１の構成は、主として昇圧制御回路６を工夫することによって達成される。次に、その昇圧制御回路６の構成と動作を実施形態に分けて説明する。
The grid-connected inverter device that is the subject of the solution of the present invention, that is, suppressing the occurrence of excessive switching loss in the
（第１の実施形態）
出力電流Ｉａの波形に歪を生じさせることなくインバータ回路４及びＤＣ／ＤＣ変換器３内における余分なスイッチング損失の発生を抑制するためには、ＤＣ／ＤＣ変換器３の直流出力電圧Ｖdc2を必要以上に大きくしないことが肝要である。そこで直流出力電圧Ｖdc2を、検出した系統電圧Ｖacの振幅相当電圧に、インバータ回路４内スイッチング素子による電圧降下とフィルタ回路５における電圧降下とに相当する一定電圧を加えた電圧に一致させるように制御する。
(First embodiment)
In order to suppress the occurrence of excessive switching loss in the
例えば、図３に示すように、検出した系統電圧Ｖacが実効値で１０２〜１１５Ｖの範囲にある場合には、波形を正弦波と仮定してその実効値に√２を掛けた振幅相当の電圧に、予想される電圧降下として例えば１３〜１５Ｖを加えた値を直流出力電圧指令値Ｖdc2rとし、その指令値に一致するように直流出力電圧Ｖdc2を制御する。 For example, as shown in FIG. 3, when the detected system voltage Vac is in an effective value range of 102 to 115 V, a voltage corresponding to an amplitude obtained by multiplying the effective value by √2 assuming that the waveform is a sine wave. Further, a value obtained by adding, for example, 13 to 15 V as an expected voltage drop is set as a DC output voltage command value Vdc2r, and the DC output voltage Vdc2 is controlled so as to coincide with the command value.
そのような制御を行なうための昇圧制御回路６の構成を図４に示す。商用電力系統８の系統電圧の瞬時値Ｖac´を検出して実効値演算回路６１に入力し、その系統電圧の実効電圧Ｖacを算出する。算出した実効電圧Ｖacは、直流出力電圧指令値Ｖdc2r生成回路６２に導き、例えば図３に示した曲線のような、実効電圧Ｖacに対応したＤＣ／ＤＣ変換器３の直流出力電圧指令値Ｖdc2rを生成する。
The configuration of the
生成した直流出力電圧指令値Ｖdc2rを減算器６３に導き、ＤＣ／ＤＣ変換器３の実際の直流出力電圧Ｖdc2との偏差ΔＶdc2を算出する。算出した偏差ΔＶdc2はＰＩ演算回路６４に入力して比例積分演算を行なう。演算結果はＰＷＭ比較回路６５に入力して、三角波生成回路６６にて生成した高周波の三角波と比較し、ＤＣ／ＤＣ変換器３内のトランジスタＱ１を駆動する駆動信号を生成する。その駆動信号にてトランジスタＱ１にスイッチング動作を行なわせる。これによりコンデンサＣ２の両端に直流出力電圧Ｖdc2が出力される。
The generated DC output voltage command value Vdc2r is guided to the
出力される直流出力電圧Ｖdc2の値は、減算器６３とＰＩ演算回路６４とによるＰＩ制御の結果として直流出力電圧指令値Ｖdc2rに一致するようになる。
このような制御により直流出力電圧Ｖdc2は、検出された系統電圧Ｖacの振幅相当の電圧よりも、インバータ回路４とフィルタ回路５における電圧降下相当分だけ高い電圧、すなわち出力電流Ｉａに波形歪を生じない最低限の電圧に維持される。その結果、商用電力系統８に供給される出力電流Ｉａに波形歪が発生することが防止されると共に、インバータ回路４及びＤＣ／ＤＣ変換器３内での余分なスイッチング損失の発生が抑制される。
The value of the output DC output voltage Vdc2 coincides with the DC output voltage command value Vdc2r as a result of PI control by the
By such control, the DC output voltage Vdc2 causes waveform distortion in the voltage that is higher than the voltage corresponding to the amplitude of the detected system voltage Vac by the voltage drop in the
なお、本実施形態及び後述する実施形態における昇圧制御回路６及びインバータ制御回路７内の各ブロック回路の動作と演算処理は、例えばＤＳＰ（Digital Signal Processor) などの高速演算器を使用した周期的なソフトウェア演算により実現される。
Note that the operation and arithmetic processing of each block circuit in the
（第２の実施形態）
第１の実施形態においては、検出した系統電圧Ｖacの正弦波振幅相当の電圧を算出し、その算出した値に対応した直流出力電圧指令値Ｖdc2rを決定してＤＣ／ＤＣ変換器３の直流出力電圧Ｖdc2を制御した。このように実効値から振幅を推定計算する代わりに、系統電圧の瞬時値圧Ｖac´よりそのピーク電圧を実際に検出し、そのピーク電圧に対応して直流出力電圧指令値Ｖdc2rを決定してもよい。
(Second Embodiment)
In the first embodiment, a voltage corresponding to the sine wave amplitude of the detected system voltage Vac is calculated, a DC output voltage command value Vdc2r corresponding to the calculated value is determined, and the DC output of the DC / DC converter 3 is determined. The voltage Vdc2 was controlled. Instead of estimating and calculating the amplitude from the effective value in this way, the peak voltage is actually detected from the instantaneous voltage value Vac 'of the system voltage, and the DC output voltage command value Vdc2r is determined corresponding to the peak voltage. Good.
図５は、そのように検出した系統電圧Ｖacのピーク電圧と、それに対応して決定した直流出力電圧指令値Ｖdc2rとの関係の一例である。同図では、系統電圧Ｖacのピーク電圧が１４４〜１６３Ｖの範囲において、その値にインバータ回路４とフィルタ回路５における電圧降下相当分として１２〜１６Ｖを加えた値を直流出力電圧指令値Ｖdc2rとしている。
FIG. 5 shows an example of the relationship between the peak voltage of the system voltage Vac thus detected and the DC output voltage command value Vdc2r determined correspondingly. In the figure, when the peak voltage of the system voltage Vac is in the range of 144 to 163 V, a value obtained by adding 12 to 16 V as a voltage drop equivalent in the
この考えに従った昇圧制御回路６の構成を図６に示す。第１の実施形態の場合の図４の構成との相違点は、実効値演算回路６１をピーク電圧検出回路６７に置き換えた点である。直流出力電圧指令値Ｖdc2r生成回路６２は、ピーク電圧検出回路６７により検出した系統電圧Ｖacのピーク値に基づいて、例えば図５に示したような関係の直流出力電圧指令値Ｖdc2rを出力する。そして、第１の実施形態の場合と同様に、ＰＩ制御により直流出力電圧Ｖdc2がその値に一致するように制御している。
The configuration of the
（第３の実施形態）
第１、第２の実施形態においては、系統電圧Ｖacの振幅相当電圧または検出したピーク電圧に、インバータ回路４とフィルタ回路５における電圧降下相当分を加えた値を直流出力電圧指令値Ｖdc2rとしていた。この場合の電圧降下相当分としては、出力電流波形に歪みを生じさせない観点から、定格出力電流を供給した場合の電圧降下に相当する値としておく必要がある。このように電圧降下分の値を決定すると、出力電流が定格値以下の場合には、直流出力電圧Ｖdc2が高くなりすぎることになる。これを避けるためには、電圧降下相当分の値を、実際の出力電流の値に比例させればよい。
(Third embodiment)
In the first and second embodiments, the DC output voltage command value Vdc2r is a value obtained by adding a voltage drop equivalent in the
例えば、図７に示したように、出力電流Ｉａが定格値の３０〜１００％の範囲において、電圧降下分αの値を出力電流Ｉａに比例させることとすれば、少なくともその電流範囲においては、電流波形歪みを生じさせることなくスイッチング損失を低減することが可能となる。 For example, as shown in FIG. 7, if the output current Ia is in the range of 30 to 100% of the rated value and the value of the voltage drop α is proportional to the output current Ia, at least in the current range, It becomes possible to reduce switching loss without causing current waveform distortion.
図８は、このような考えを実現するための昇圧制御回路６の構成例である。図８では、検出した出力電流瞬時値Ｉａ´を基に、電圧降下分生成回路６８にて例えば図７に従った電圧降下分αを生成する。この電圧降下分αと、系統電圧瞬時値Ｖac´に基づきピーク電圧検出回路６１で検出したピーク電圧とを加算器６９にて加算し、直流出力電圧指令値Ｖdc2rとする。直流出力電圧Ｖdc2をその指令値に一致するようにＰＩ制御する構成は、第１、第２の実施形態の場合と同様である。
FIG. 8 is a configuration example of the
なお、ピーク電圧検出回路６１の代わりに、図４で使用した実効値演算回路６１を用い、演算した実効値を√２倍した正弦波振幅相当電圧をピーク電圧の代わりに使用しても殆ど同様の結果が得られる。
It is to be noted that, instead of the peak
（第４の実施形態）
本実施形態は、これまでの実施形態の構成に加えて、更に系統電圧Ｖacの周波数の変化をも考慮して直流出力電圧指令値Ｖdc2rを決定するものである。系統電圧Ｖacの周波数が低下した場合には、出力電流Ｉａのピーク値付近での電流波形がつぶれたり、逆に落ち込んだりする波形歪みが生じ易い。これは周波数が低下した場合には、高電流を維持しなければならない時間が長くためである。従って、周波数が低下した場合においても電流波形に歪みを生じさせないためには、周波数の低下に従って直流出力電圧Ｖdc2を上昇させてやる必要がある。
(Fourth embodiment)
In the present embodiment, the DC output voltage command value Vdc2r is determined in consideration of the change in the frequency of the system voltage Vac in addition to the configuration of the previous embodiments. When the frequency of the system voltage Vac is reduced, a waveform distortion in which the current waveform in the vicinity of the peak value of the output current Ia is crushed or conversely tends to occur. This is because when the frequency is lowered, the time for maintaining a high current is long. Therefore, in order not to cause distortion in the current waveform even when the frequency is lowered, it is necessary to raise the DC output voltage Vdc2 as the frequency is lowered.
定格周波数が５０Ｈｚの場合に周波数が低下した場合には、例えば図９に示すような１より大きい係数βを、検出した系統電圧Ｖacのピーク電圧値に掛け、その値をこれまでのピーク電圧の代わりに使用すればよい。 When the frequency drops when the rated frequency is 50 Hz, for example, a coefficient β larger than 1 as shown in FIG. 9 is multiplied by the peak voltage value of the detected system voltage Vac, and the value is the peak voltage so far. Use it instead.
図１０は、このような考えに基づく昇圧制御回路６の構成例である。後述する回路で系統電圧Ｖacの周波数ｆを検出し、係数β生成回路６１０にてその周波数ｆに対して例えば図９に示すような係数βを生成する。生成した係数βをピーク電圧検出回路６１で検出したピーク電圧に掛算器６１１にて掛算する。得られた値に、第３の実施形態の場合と同様に、電圧降下分生成回路６８にて生成した電圧降下分αを加算器６９にて加え、直流出力電圧指令値Ｖdc2rとして使用する。
FIG. 10 is a configuration example of the
系統電圧Ｖacの周波数ｆには、図２に示したインバータ制御回路７の内部で検出したものを使用する。すなわち、図２において、ゼロクロス検出回路７１で検出した立ち上がり信号を周期検出回路７８に入力して周期を検出し、検出した周期の逆数を周波数演算回路７９にて算出して周波数ｆを求める。
As the frequency f of the system voltage Vac, the frequency detected inside the
なお、図１０のピーク電圧検出回路６１の代わりに、図４で使用した実効値演算回路６１を用い、演算した実効値を√２倍した正弦波振幅相当電圧をピーク電圧の代わりに使用しても殆ど同様の結果が得られる。
In place of the peak
（第５の実施形態）
系統連系インバータ装置１は一般的に力率１、つまり系統電圧Ｖacと同相の出力電流Ｉａを出力する場合が多い。しかし場合によっては、系統電圧Ｖacの上昇に伴い、直流出力電圧Ｖdc2の上昇抑制のために力率調整機能（進み補償）を持たせた方がよい場合がある。この機能は、系統電圧Ｖacが所定値、例えば１０７Ｖを超過した場合、超過電圧値に応じて系統連系インバータ装置１の出力電流Ｉａの位相を系統電圧Ｖacに対して進み位相に制御するものである。
(Fifth embodiment)
The grid-connected
このようにすると出力電流Ｉａのピーク値位相の方が系統電圧Ｖacのピーク値位相よりも進むため、電流制御自体が厳しくなる系統電圧ピーク値位相近傍では、実際に発生させるべき電流はピークを過ぎて減少方向に移っている。従って、ＤＣ／ＤＣ変換器３の直流出力電圧Ｖdc2と系統電圧Ｖacのピーク値との差が小さくなるか、若しくは逆転してもその影響は小さく、結果として電流歪みに与える影響は軽減される。逆に言えば、進み位相で制御している場合は、直流出力電圧Ｖdc2の値を、力率１の場合の値より減少させても実害（電流歪みの著しい上昇）は発生しないことになる。
In this way, since the peak value phase of the output current Ia advances more than the peak value phase of the system voltage Vac, the current to be actually generated passes the peak in the vicinity of the system voltage peak value phase where current control itself becomes severe. The direction is decreasing. Therefore, even if the difference between the DC output voltage Vdc2 of the DC / DC converter 3 and the peak value of the system voltage Vac is small or reversed, the influence is small, and as a result, the influence on the current distortion is reduced. In other words, when the control is performed with the leading phase, even if the value of the DC output voltage Vdc2 is decreased from the value in the case of the
このような考えを実施するために、系統電圧Ｖacに対する位相進みΔθを、例えば図１１のように操作する。そして、その位相進み操作量Δθに対応して直流出力電圧Ｖdc2に、例えば図１２に示すような修正量Ｘだけの修正を加えるようにする。図１２では、進み位相の限界値を約３７°とし、約１８°を超過した時点で直流出力電圧Ｖdc2の低減開始としている。 In order to implement such an idea, the phase advance Δθ with respect to the system voltage Vac is manipulated as shown in FIG. 11, for example. Then, the DC output voltage Vdc2 is corrected by the correction amount X as shown in FIG. 12, for example, corresponding to the phase advance operation amount Δθ. In FIG. 12, the limit value of the lead phase is set to about 37 °, and when the value exceeds about 18 °, the reduction of the DC output voltage Vdc2 is started.
このような制御を実施するための本実施形態のインバータ制御回路７の構成を図１３に、昇圧制御回路６の構成を図１４に示す。図１３のインバータ制御回路７は、前述した図２の回路構成に、系統電圧の瞬時値Ｖac´の実効値を演算する実効値演算回路７１０と、位相進み量生成回路７１１を追加したものである。
FIG. 13 shows the configuration of the
位相進み量生成回路７１１は、実効値演算回路７１０において演算された系統電圧の実効値Ｖacに対応して、例えば図１１に示す関係により位相進み操作量Δθを生成してＰＬＬ発振回路７２に供給する。ＰＬＬ発振回路７２は、系統電圧の瞬時値Ｖac´と同一周波数で、位相が位相進み操作量Δθだけ進んだ振幅１の基準正弦波を生成して掛算器７３に供給する。これにより、系統連系インバータ装置１からは、大きさが基準出力電流Ｉｒに等しく、位相が系統電圧ＶacよりΔθだけ進んだ電流が商用電力系統８に供給される。
The phase advance
一方、昇圧制御回路１４では、図１３の位相進み量生成回路７１１が生成した位相進み操作量Δθを受けて、その値に対応する直流出力電圧Ｖdc2の修正量γを、例えば図１２に示すような関係に従って生成する。生成した修正量γは加算器６９に入力し、ＤＣ／ＤＣ変換器３の直流出力電圧指令値Ｖdc2rの値に修正を加える。
On the other hand, the boost control circuit 14 receives the phase advance operation amount Δθ generated by the phase advance
このように制御することで、系統電圧Ｖacが所定の値以上に上昇すると、商用電力系統８には系統電圧Ｖacよりも位相の進んだ出力電流Ｉａが供給される。そして、位相が所定値以上進んだ状態では、直流出力電圧指令値Ｖdc2rに下降する方向の修正が加えられる。これにより、ＤＣ／ＤＣ変換器３の直流出力電圧Ｖdc2は、力率が１の場合の電圧よりも低い電圧となるが、商用電力系統８には波形歪みのない出力電流Ｉａが供給される。このように、直流出力電圧Ｖdc2が力率１の制御の場合よりも低くて済むことから、インバータ回路４及びＤＣ／ＤＣ変換器３内でのスイッチング損失が一層低減する効果がもたらされる。
By controlling in this way, when the system voltage Vac rises above a predetermined value, the
（第６の実施形態）
ＤＣ／ＤＣ変換器３の直流出力電圧Ｖdc2が不足する場合には、出力電流Ｉａのピーク値近傍の電流波形がつぶれたり、落ち込んだりして歪みが増大する。従って、出力電流Ｉａのピーク値を監視し、その値が丁度、基準出力電流Ｉｒの振幅に等しくなるように直流出力電圧Ｖdc2を制御すれば、出力電流Ｉａの波形の歪が防止され、同時にインバータ回路４及びＤＣ／ＤＣ変換器３内での余分なスイッチング損失の発生を抑止することができる。
(Sixth embodiment)
When the DC output voltage Vdc2 of the DC / DC converter 3 is insufficient, the current waveform in the vicinity of the peak value of the output current Ia is crushed or dropped and distortion increases. Therefore, by monitoring the peak value of the output current Ia and controlling the DC output voltage Vdc2 so that the value is exactly equal to the amplitude of the reference output current Ir, distortion of the waveform of the output current Ia can be prevented and at the same time It is possible to suppress the occurrence of excessive switching loss in the
本実施形態は、このような考えに基づく実施形態で、この場合の昇圧制御回路６の構成を図１５に示す。インバータ制御回路７には、前述した図２の回路構成を用いる。
昇圧制御回路６には、商用電力系統８に供給する基準出力電流Ｉｒ（実効値）を入力し、振幅演算回路６１３にて正弦波の振幅を演算し減算器６３に供給する。一方、出力電流瞬時値Ｉａ´をピーク値検出回路６１４に入力し、そのピーク値を検出する。減算器６３においては、基準出力電流Ｉｒの振幅と出力電流瞬時値Ｉａ´のピーク値との差ΔＩｐを算出し、その差ΔＩｐをゼロにするようにＰＩ制御によりＤＣ／ＤＣ変換器３の直流出力電圧Ｖdc2を制御する。
The present embodiment is an embodiment based on such an idea, and FIG. 15 shows the configuration of the
A reference output current Ir (effective value) to be supplied to the
このような制御により、出力電流Ｉａのピーク電流値が、基準出力電流Ｉｒから計算した正弦波振幅の値より小さい場合には、ＤＣ／ＤＣ変換器３の直流出力電圧Ｖdc2が上昇を開始する。そして、出力電流Ｉａのピーク電流値と基準出力電流Ｉｒの振幅とが等しくなった時点で、その上昇は止まる。こうして、出力電流Ｉａの波形の歪が防止されると共に、インバータ回路４及びＤＣ／ＤＣ変換器３内での余分なスイッチング損失の発生が抑止される。
With such control, when the peak current value of the output current Ia is smaller than the value of the sine wave amplitude calculated from the reference output current Ir, the DC output voltage Vdc2 of the DC / DC converter 3 starts to rise. The increase stops when the peak current value of the output current Ia becomes equal to the amplitude of the reference output current Ir. In this way, distortion of the waveform of the output current Ia is prevented, and generation of extra switching loss in the
（第７の実施形態）
上記第６の実施形態では、出力電流Ｉａのピーク値を検出し、その値が基準出力電流Ｉｒの振幅に一致するように、すなわち、出力電流波形に歪を生じさせないことを主観点にＤＣ／ＤＣ変換器３の直流出力電圧Ｖdc2を制御した。このように出力電流Ｉａのピーク値のみに依存して制御する代わりに、第１〜第５の実施形態におけるＤＣ／ＤＣ変換器３の直流出力電圧指令値Ｖdc2rに、基準出力電流Ｉｒの振幅と出力電流Ｉａのピーク値との差に一定の係数を掛けた値を補正値として加算し、加算後の値を新たな直流出力電圧指令値Ｖdc2rとして直流出力電圧Ｖdc2を制御してもよい。
(Seventh embodiment)
In the sixth embodiment, the peak value of the output current Ia is detected, so that the value matches the amplitude of the reference output current Ir, that is, the output current waveform is not distorted. The DC output voltage Vdc2 of the DC converter 3 was controlled. Instead of controlling only depending on the peak value of the output current Ia in this way, the amplitude of the reference output current Ir and the DC output voltage command value Vdc2r of the DC / DC converter 3 in the first to fifth embodiments are A value obtained by multiplying the difference from the peak value of the output current Ia by a certain coefficient may be added as a correction value, and the DC output voltage Vdc2 may be controlled using the added value as a new DC output voltage command value Vdc2r.
本実施形態は、このような考えによる実施形態で、その制御を実施するための昇圧制御回路６の構成を図１６に示す。前述した図１４の昇圧制御回路６の構成と異なる点は、振幅演算回路６１３にて演算した基準出力電流Ｉｒの振幅値と、ピーク値検出回路６１４にて検出した出力電流瞬時値Ｉａ´のピーク値との差を減算回路６１５にて計算し、その差に係数器６１６で一定の係数を掛算した値を補正値として、これまでの直流出力電圧指令値Ｖdc2rに加えている点である。この場合、インバータ制御回路７としては、前に説明した図１３の回路構成を用いる。
The present embodiment is an embodiment based on such an idea, and FIG. 16 shows the configuration of the
（第８の実施形態）
これまで説明してきた系統連系インバータ装置１では、ＰＩ制御によりＤＣ／ＤＣ変換器３の直流出力電圧Ｖdc2を、直流出力電圧指令値Ｖdc2rに追随させる制御を行なってきた。従って、例えば、系統電圧Ｖacの電圧が短時間で上昇しその後、再び短時間で元に復帰する場合、直流出力電圧Ｖdc2が上昇する勾配と、下降（減少）して復帰する場合の勾配とは基本的に同じとなった。
(Eighth embodiment)
In the grid-connected
このように、系統電圧Ｖacの電圧が比較的短時間で上昇し、その後、復帰する場合、直流出力電圧Ｖdc2が上昇する方向については、商用電力系統８への低次高調波電流の流出防止の観点から可能な限り短時間で上昇する必要がある。しかし、復帰（減少）方向については、必ずしも短時間で追随しなければならない必然性はない。むしろ、復帰にかかる時間は少し長くした方が、系統電圧Ｖacの変動が激しい場合には、系統連系インバータ装置１の動作安定化、出力安定化の観点から都合が良いと言える。
Thus, when the voltage of the system voltage Vac rises in a relatively short time and then recovers, the direction in which the DC output voltage Vdc2 rises is prevented from flowing out the low-order harmonic current to the
本実施形態は、このような考えに基づく実施形態で、昇圧制御回路６内のＰＩ制御の応答性を、ＤＣ／ＤＣ変換器３の直流出力電圧Ｖdc2を上昇させるときは速く、下降させるときは遅くなるように制御するものである。具体的には、前述した図４、６、８、１０、１４、１５、１６に示した昇圧制御回路６内のＰＩ演算回路６４の前段に、図１７に示すように非線形増幅回路６１７を挿入する。
The present embodiment is an embodiment based on such a concept. When the DC output voltage Vdc2 of the DC / DC converter 3 is increased, the PI control responsiveness in the
挿入する非線形増幅回路６１７の入出力特性は、図１８に示すようなもので、直流出力電圧指令値Ｖdc2rと直流出力電圧Ｖdc2との差電圧ΔＶdc2の値が正の場合のゲインを、負の場合のゲインより大きくしてある。これにより、減算器６３、非線形増幅回路６１７、ＰＩ演算回路６４により行なわれるＰＩ制御は、その比例定数がＤＣ／ＤＣ変換器３の直流出力電圧Ｖdc2を上昇させる場合の値が、減少させる場合の値よりも大きくなる。従って、直流出力電圧指令値Ｖdc2rがステップ状に上昇し、ステップ状に復帰した場合、直流出力電圧Ｖdc2の追随速度は、復帰する場合の方が上昇の場合より遅くなり、前記制御の目的が達成される。
The input / output characteristics of the inserted
（第９の実施形態）
本実施形態は、前述した各実施形態の系統連系インバータ装置１を、直流電源２としての燃料電池と組み合わせて、系統連系発電システムを構築する形態である。燃料電池は、１セル当たりの電圧が７００〜８００ｍＶ程度と低いため、商用電力系統８の系統電圧Ｖａを供給できる直流電圧である約１７５Ｖ程度を供給するためには、直列に接続しなければならないセルの数が膨大となる。理論的には、直列接続するセルの数を増加することは可能であるが、燃料電池の燃料（水素ガスやメタノール）と酸素（空気など）を、全直列セルにバランスよく供給することは困難である。
(Ninth embodiment)
The present embodiment is a form in which a grid-connected power generation system is constructed by combining the grid-connected
従って、燃料電池の出力電圧Ｖdc1は、系統電圧Ｖａを確保するためにインバータ回路４が必要とする入力電圧よりは低いのが普通であるため、インバータ回路４が必要とする入力電圧を確保するために昇圧用のＤＣ／ＤＣ変換器３が必要となる。特に、通常の発電運転を考慮した場合、一般的に深夜の就寝時間帯以外で動作させるＤＳＳ運転と呼ばれる運転方式がある。この場合、人が活動している時間帯に運転するために、系統電圧Ｖａの変動が激しい。従って、直流出力電圧Ｖdc2の値を最適な値に保持する時間が多くなり、第１〜第８の実施形態で説明した系統連系インバータ装置１は運転効率向上に効果的でありがある。燃料電池とこれまで説明した系統連系インバータ装置とを組み合わせることにより、効率のよい系統連系発電システムを構築することができる。
Therefore, since the output voltage Vdc1 of the fuel cell is usually lower than the input voltage required by the
図中、１は系統連系インバータ装置、２は直流電源（燃料電池）、３はＤＣ／ＤＣ変換器、４はインバータ回路、５はフィルタ回路、６は昇圧制御回路、７はインバータ制御回路、８は商用電力系統、ｆは系統電圧の周波数、Ｉａは出力電流（実効値）、Ｉａ´は出力電流（瞬時値）、Ｉｒは基準出力電流（実効値）、Ｖacは系統電圧（実効値）、Ｖac´は系統電圧（瞬時値）、Ｖdc2は直流出力電圧、Ｖdc2rは直流出力電圧指令値、Δθは位相進み操作量を示す。
In the figure, 1 is a grid-connected inverter device, 2 is a DC power supply (fuel cell), 3 is a DC / DC converter, 4 is an inverter circuit, 5 is a filter circuit, 6 is a boost control circuit, 7 is an inverter control circuit, 8 is the commercial power system, f is the frequency of the system voltage, Ia is the output current (effective value), Ia 'is the output current (instantaneous value), Ir is the reference output current (effective value), and Vac is the system voltage (effective value). , Vac ′ is a system voltage (instantaneous value), Vdc2 is a DC output voltage, Vdc2r is a DC output voltage command value, and Δθ is a phase advance operation amount.
Claims (9)
前記昇圧制御回路（６）は、前記商用電力系統の系統電圧の実効値（Ｖac）がその定格電圧を中心とする所定の電圧範囲内においては、検出した系統電圧の実効値を基にその波形が正弦波であると仮定して計算した振幅相当の電圧値に、前記フィルタ回路（５）とインバータ回路（４）における電圧降下分相当の一定電圧を加えた値を直流出力電圧指令値（Ｖdc2r）とし、該指令値に一致するように前記ＤＣ／ＤＣ変換器の直流出力電圧（Ｖdc2）を制御することを特徴とする系統連系インバータ装置。 A DC / DC converter (3) that boosts the DC voltage (Vdc1) from the DC power supply (2) and the DC output voltage (Vdc2) of the DC / DC converter are switched to output PWM-modulated AC current An inverter circuit (4), a filter circuit (5) for removing a high-frequency component contained in the alternating current and outputting a sine wave output current (Ia) to the commercial power system (8), and the DC / DC conversion A step-up control circuit (6) for controlling the switching operation of the converter and controlling its DC output voltage, and controlling the switching operation of the inverter circuit to match the output current of the filter circuit with a predetermined reference output current (Ir) A grid interconnection inverter device (1) comprising an inverter control circuit (7) for controlling
When the effective value (Vac) of the system voltage of the commercial power system is within a predetermined voltage range centered on the rated voltage, the boost control circuit (6) has a waveform based on the detected effective value of the system voltage. Is obtained by adding a constant voltage corresponding to the voltage drop in the filter circuit (5) and the inverter circuit (4) to the voltage value corresponding to the amplitude calculated assuming that is a sine wave. And the DC output voltage (Vdc2) of the DC / DC converter is controlled so as to coincide with the command value.
A grid-connected power generation system comprising the grid-connected inverter device according to any one of claims 1 to 8 and a fuel cell that supplies a DC power to the inverter device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003274061A JP2005039931A (en) | 2003-07-14 | 2003-07-14 | System-interconnected inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003274061A JP2005039931A (en) | 2003-07-14 | 2003-07-14 | System-interconnected inverter device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005039931A true JP2005039931A (en) | 2005-02-10 |
Family
ID=34211123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003274061A Pending JP2005039931A (en) | 2003-07-14 | 2003-07-14 | System-interconnected inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005039931A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006090672A1 (en) * | 2005-02-25 | 2006-08-31 | Mitsubishi Denki Kabushiki Kaisha | Power converter |
| WO2006090675A1 (en) * | 2005-02-25 | 2006-08-31 | Mitsubishi Denki Kabushiki Kaisha | Power converter |
| EP1852963A1 (en) * | 2005-02-25 | 2007-11-07 | Mitsubishi Denki Kabushiki Kaisha | Power conversion apparatus |
| JP2009089534A (en) * | 2007-10-01 | 2009-04-23 | Daihen Corp | Pwm signal generating circuit, grid connection inverter system with this pwm signal generating circuit, and program for achieving this pwm signal generating circuit |
| JP2012151923A (en) * | 2011-01-17 | 2012-08-09 | Nichicon Corp | Power conversion apparatus |
| US8512610B2 (en) | 2004-04-09 | 2013-08-20 | Mitsui Chemicals, Inc. | Nonwoven fabric sheet and method for producing same |
| JP2015107027A (en) * | 2013-12-02 | 2015-06-08 | 株式会社日本自動車部品総合研究所 | Power conversion device |
| JP2016007122A (en) * | 2014-05-30 | 2016-01-14 | パナソニックＩｐマネジメント株式会社 | Power converter |
-
2003
- 2003-07-14 JP JP2003274061A patent/JP2005039931A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8512610B2 (en) | 2004-04-09 | 2013-08-20 | Mitsui Chemicals, Inc. | Nonwoven fabric sheet and method for producing same |
| US7719865B2 (en) | 2005-02-25 | 2010-05-18 | Mitsubishi Electric Corporation | Power conversion apparatus |
| EP1852963A1 (en) * | 2005-02-25 | 2007-11-07 | Mitsubishi Denki Kabushiki Kaisha | Power conversion apparatus |
| JPWO2006090675A1 (en) * | 2005-02-25 | 2008-07-24 | 三菱電機株式会社 | Power converter |
| US7596008B2 (en) | 2005-02-25 | 2009-09-29 | Mitsubishi Electric Corporation | Power conversion apparatus |
| WO2006090672A1 (en) * | 2005-02-25 | 2006-08-31 | Mitsubishi Denki Kabushiki Kaisha | Power converter |
| JP4527768B2 (en) * | 2005-02-25 | 2010-08-18 | 三菱電機株式会社 | Power converter |
| EP1852963A4 (en) * | 2005-02-25 | 2011-03-09 | Mitsubishi Electric Corp | Power conversion apparatus |
| WO2006090675A1 (en) * | 2005-02-25 | 2006-08-31 | Mitsubishi Denki Kabushiki Kaisha | Power converter |
| US8559202B2 (en) | 2005-02-25 | 2013-10-15 | Mitsubishi Electric Corporation | Power conversion apparatus |
| JP2009089534A (en) * | 2007-10-01 | 2009-04-23 | Daihen Corp | Pwm signal generating circuit, grid connection inverter system with this pwm signal generating circuit, and program for achieving this pwm signal generating circuit |
| JP2012151923A (en) * | 2011-01-17 | 2012-08-09 | Nichicon Corp | Power conversion apparatus |
| JP2015107027A (en) * | 2013-12-02 | 2015-06-08 | 株式会社日本自動車部品総合研究所 | Power conversion device |
| JP2016007122A (en) * | 2014-05-30 | 2016-01-14 | パナソニックＩｐマネジメント株式会社 | Power converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100763135B1 (en) | Solar power system and control method | |
| TWI545878B (en) | Power conversion system, method of operating a power conversion system and solar power conversion system | |
| JP5788017B2 (en) | Power converter | |
| JP2008113514A (en) | Power supply circuit and control circuit used therefor | |
| JPWO2011090210A1 (en) | Power conversion device, grid interconnection device, and grid interconnection system | |
| JP6201613B2 (en) | INVERTER DEVICE, POWER CONDITIONER, POWER GENERATION SYSTEM, AND INVERTER DEVICE CONTROL METHOD | |
| KR101562848B1 (en) | Method for uninterruptible power supply system control by using active damping control scheme and repeat control techniques | |
| JP5530737B2 (en) | Solar power system | |
| JP5214258B2 (en) | PWM signal generation circuit, grid-connected inverter system provided with the PWM signal generation circuit, and program for realizing the PWM signal generation circuit | |
| JP2005039931A (en) | System-interconnected inverter device | |
| JP2004248383A (en) | Parallel type ac-dc conversion device | |
| JP5331399B2 (en) | Power supply | |
| JP2007236178A (en) | Ac-dc interconnected power conversion device | |
| JP3070606B1 (en) | Power converter | |
| JP2007325365A (en) | Grid-connected inverter device | |
| JP2015139277A (en) | Power converter | |
| JP2004120820A (en) | Power converter | |
| JP6106568B2 (en) | Power converter | |
| JP3862320B2 (en) | Grid-connected inverter device | |
| JP2015109781A (en) | System interconnection power conversion device | |
| JP2010004623A (en) | Interconnection inverter device | |
| KR102229146B1 (en) | Uninterruptible Power Supply with Hysteresis Controller for Reducing Each Phase Current Harmonics | |
| JP2005285379A (en) | Control system for pressure rising chopper | |
| JP5528730B2 (en) | Power converter | |
| JP2004260942A (en) | Grid-connected inverter device |