[go: up one dir, main page]

JP2005039289A - 半導体装置、液晶表示装置及びel表示装置の作製方法 - Google Patents

半導体装置、液晶表示装置及びel表示装置の作製方法 Download PDF

Info

Publication number
JP2005039289A
JP2005039289A JP2004263988A JP2004263988A JP2005039289A JP 2005039289 A JP2005039289 A JP 2005039289A JP 2004263988 A JP2004263988 A JP 2004263988A JP 2004263988 A JP2004263988 A JP 2004263988A JP 2005039289 A JP2005039289 A JP 2005039289A
Authority
JP
Japan
Prior art keywords
contact hole
film
aluminum
forming
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004263988A
Other languages
English (en)
Other versions
JP3813621B2 (ja
Inventor
Hideomi Suzawa
英臣 須沢
Kunihiko Fukuchi
邦彦 福地
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004263988A priority Critical patent/JP3813621B2/ja
Publication of JP2005039289A publication Critical patent/JP2005039289A/ja
Application granted granted Critical
Publication of JP3813621B2 publication Critical patent/JP3813621B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】良好なコンタクトをとることが可能な半導体装置を作製する。
【解決手段】
導電体上に形成された絶縁膜にコンタクトホールを形成することにより、前記コンタクトホールの底部において前記導電体を露呈させる工程と、少なくとも前記コンタクトホールの底部において前記導電体と電気的に接続するアルミニウムまたはアルミニウムを主成分とする配線材料、及びGe、Sn、Ga、Pb、Zn、In、Sbのうちの一つまたは複数の元素を有する膜を形成する工程と、加熱処理により前記配線材料を流動化させる工程とを有し、前記加熱処理は水素を含む雰囲気において400℃以下の温度で行われる。
【選択図】 図3

Description

本明細書で開示する発明は、アルミニウムまたはアルミニウムを主成分とする配線電極を有する半導体装置の作製方法に関する。
近年、デバイス素子の高密度集積化に伴ってワンチップ上または同一基板上に数百万個もの大量の半導体装置を作製する必要が高まっている。大量に半導体装置を作製する上で問題となるのは製造歩留りであり、半導体装置動作不良は製造歩留りを大幅に低下させる。その様な半導体装置の動作不良の主な原因の1つとしてはコンタクト不良が挙げられる。
コンタクト不良とは、配線電極と半導体装置との電気的な接続箇所(以後、コンタクトと呼ぶ)が、接続不良を起こした時に生じる動作不良のことである。特に、微細化技術と多層配線技術とにより細い開孔(コンタクトホール)を介して電気的接続を取る必要性が高まってきているのでコンタクト不良は重大な問題となっている。
コンタクト不良の原因は、大別して3つを挙げられる。第1の原因は配線電極を形成する導電性膜と、半導体装置のソース/ドレイン領域(半導体膜)または取り出し電極(導電性膜)とが、オーミック接合により接触していないことが挙げられる。これは、接合面に絶縁性の被膜、例えば金属酸化物等が形成されたりすることによる。
第2の原因は配線電極を形成する導電性膜のカバレッジが悪く、コンタクトホール内で断線していることが挙げられる。この場合、配線電極の成膜方法や成膜条件によって改善を図る必要がある。
また、第3の原因はコンタクトホールの断面形状等に起因する配線電極の断線が挙げられる。コンタクトホールの断面形状は、コンタクト部に覆われた絶縁物(SiN、SiO2 、有機樹脂膜等)のエッチング条件に強く依存する。
特に、半導体装置の微細化によりコンタクトホールのアスペクト比が高くなるにつれて第2、第3の原因によるコンタクト不良が顕在化する。
本明細書で開示する発明は、上記問題を解決してコンタクト不良による半導体装置の動作不良を低減することを課題とする。特に配線電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いた場合にコンタクト不良を排除する技術を提供することを課題とする。
そして、コンタクトの信頼性を改善して長期信頼性の高い半導体装置または電気光学装置を実現する技術を提供することを課題とする。また、同時に製造工程の歩留りの向上を課題とする。
本明細書で開示する発明の構成は、
導電性を有する材料と、
前記導電性を有する材料上に形成された絶縁膜と、
を有する構造に対して、
前記絶縁膜にコンタクトホールを形成し、その底部において前記導電性を有する材料を露呈させる工程と、
少なくとも前記コンタクトホールの底部において前記導電性を有する材料と電気的に接するアルミニウムまたはアルミニウムを主成分とする配線材料を形成する工程と、
前記配線材料の表面に12〜15族に属する元素を主成分とする膜を形成する工程と、
加熱処理により前記配線材料を流動化させる工程と、
を少なくとも有し、
前記加熱処理は水素を含む雰囲気において400 ℃以下の温度で行われることを特徴とする。
本発明は特にアルミニウム(Al)またはアルミニウムを主成分とする配線材料(アルミニウムに対してスカンジウム、シリコン、銅などを含有させた合金等)に対して12〜15族に属する元素を添加することで配線材料の流動化する温度を下げ、加熱処理により前記配線材料を流動化させることでコンタクトホールに対するカバレッジを良好なものとする技術(リフロー技術と呼ぶ)である。
そして、その最大の特徴は加熱処理を水素を含む雰囲気で行うことで、450 ℃以下、好ましくは400 ℃以下(代表的には350 〜400 ℃)の温度でリフロー工程を実施できる点にある。また、本発明者らは条件を最適化することで350 ℃を下回る温度でもリフローさせることが可能であると推測している。
350 ℃という温度は水素化に多用される温度であり、アルミニウム配線にヒロックを発生させない温度という認識がある。また、400 ℃以下という温度は、他の層に形成された配線や絶縁膜(例えば、有機樹脂膜)の熱劣化を低減または防止する上で極めて重要である。
なお、上記本発明の構成において、前記導電性を有する材料とアルミニウムまたはアルミニウムを主成分とする材料との間にチタン(Ti)膜等の導電膜を挟み込む構造とすると、良好なオーミックコンタクトを確保することができる。
また、前記導電性を有する材料としては、代表的にはアルミニウムまたはアルミニウムを主成分とする材料(例えば、配線等を形成する)あるいは導電性を有する半導体材料(例えば、トランジスタのソース/ドレイン領域を形成する)が挙げられる。勿論、タンタル、タングステン等の金属やチタンシリサイド等も導電性を有する材料に含まれる。
また、リフロー工程において触媒として利用する12〜15族に属する元素としては、特にゲルマニウム(Ge)、スズ(Sn)、ガリウム(Ga)、鉛(Pb)、亜鉛(Zn)、インジウム(In)、アンチモン(Sb)から選ばれた一種または複数種類のものが有効である。
アルミニウムを主成分とする配線電極にコンタクトを形成する際に、12〜15族に属する元素を用いたリフロー工程を施すことにより、当該元素の作用によって確実なコンタクトを形成することができる。その結果、あらゆる構造の半導体装置においても良好なコンタクトをとることが可能となり、半導体装置の信頼性を大幅に向上させることができる。
また、その際にリフロー工程を400 ℃以下、代表的には350 〜400 ℃という低い温度で行うことが可能であるため、リフロー工程による他層の配線や絶縁膜の熱劣化を防ぐことができる。また、多層配線構造を有する半導体装置を作製するにあたって使用する絶縁膜材料の選択幅を広げることができる。
導電性を有する材料の上に成膜された絶縁膜に対してコンタクトホールを形成し、そのコンタクトホールを被覆する様にチタン膜を成膜する。そして、チタン膜上にアルミニウムまたはアルミニウムを主成分とする配線材料を積層する。
さらに、上記配線材料を形成した後、望ましくは大気開放することなく12〜15族に属する元素を主成分とする膜を積層する。
そして、水素を含む雰囲気において400 ℃(代表的には350 〜400 ℃) 、0.5 〜2hr の加熱処理を行い、配線材料を流動化(リフロー)させる。流動化した配線材料はコンタクトホール内を流れ込む様にして被覆するので、成膜時に断線不良等を起こしていたとしてもリフロー工程によって改善される。
本実施例では本発明によるリフロー工程の効果について実験結果をもって示すこととする。図1(A)、(B)に示すのはコンタクトホール内部の断面であり、コンタクトホールの内径は約2μm、層間絶縁膜は約0.8 μmである。また、コンタクトホールを埋め込む配線構造は下層からTi( 100nm)/Al-Si( 500nm)/Sn( 5nm) となっている。
配線材料(Al-Si)を厚めに形成したのはリフロー効果をより顕著に確認できるサンプルを作製するためである。また、3層構造でなる配線の形成は、図5に示した様なマルチチャンバー型のスパッタ装置を用いて連続的に成膜している。
以上の構造でなる配線構造を形成した後、本発明により400 ℃2hr の加熱処理を施しリフロー処理を行った。図1(A)、(B)は以下の条件における基板についてコンタクトホール断面をSEMにより観察したものである。
(A) リフロー工程前のイニシャル状態
(B) 100 %水素雰囲気における400 ℃2hr のリフロー工程後の状態
まず、図1(A)に示すのはリフロー工程前のイニシャル状態のコンタクトホール断面であり、この状態ではコンタクトホール底部(ホール側壁に近い領域)において配線材料の断線不良が確認される。
次に、図1(B)に示すのは100 %水素雰囲気において400 ℃2hr のリフロー工程を施した後のコンタクトホール断面である。図1(B)において明らかな様に、配線形状は均一化されてなだらかなものとなり、コンタクトホール内部における配線材料のコンタクト状態は極めて良好なものとなっていることを確認することができる。
以上の様に、図1(A)、(B)を見比べれば、本発明のリフロー工程はコンタクトホール内部における配線の断線不良を改善する上で明らかに有効な技術であることが理解できる。そして、リフロー工程が400 ℃という温度で可能であるという事は多層配線構造において使用しうる絶縁膜の選択幅を広げる上で非常に重要な意味を持っているのである。
なお、リフロー工程を水素雰囲気とした場合に配線の流動化が促進される理由は定かではないが、本発明者らは配線(または触媒となる膜)の表面に形成された自然酸化物が水素の還元効果によって配線材料の流動化の妨げとならない程度に除去されたためと推測している。
本実施例では、本発明によるリフロー技術を用いて薄膜トランジスタ(TFT)の配線電極を形成する例を示す。説明には図2を用いる。
図2(A)において、201は絶縁表面を有する基板であり、本実施例ではガラス基板上に酸化珪素膜を堆積したものを用いる。その上には結晶性珪素膜をパターニングして得られる活性層202が配置される。結晶性珪素膜は直接成膜しても良いし、非晶質珪素膜を結晶化させたものでも良い。
また、203は酸化珪素膜でなるゲイト絶縁膜、204はアルミニウムを主成分とするゲイト電極である。205はゲイト電極204を陽極酸化して得られる陽極酸化膜であり、ゲイト電極204を保護する。
次に、図2(A)の状態が得られたら、一導電性を付与する不純物イオン(リンまたはボロン)を活性層202に対して2度に分けて添加する。この工程によりソース領域206、ドレイン領域207、低濃度不純物領域208、209、チャネル形成領域210が形成される。特に、低濃度不純物領域209はLDD(Lightly Doped Drain)領域と呼ばれる。
以上の作製工程は、本発明者らによる特開平7-135318号公報記載の技術を利用している。詳細は同公報を参照すると良い。
次に、層間絶縁膜211として透過性有機樹脂材料(本実施例ではポリイミド)を 1μmの厚さに成膜する。層間絶縁膜としてポリイミドを用いると配線等の段差を吸収して優れた平坦面が得られる。従って、後に配線材料をリフローさせる際に、段差部で膜厚が極端に薄くなる様なことがない。また、リフロー工程は400 ℃以下で行われるのでポリイミドを劣化させることがない。
なお、層間絶縁膜211として窒化珪素膜や酸化珪素膜を用いることも可能である。その場合、成膜方法はプラズマCVD法または減圧熱CVD法によれば良い。ただし、窒化珪素膜を用いる場合、後のコンタクトホール形成の際にエッチングストッパーとなる様に最下層に薄い酸化珪素膜を形成しておくことが好ましい。
そして、層間絶縁膜211を成膜したら、コンタクトホール212を形成する。本実施例ではコンタクトホールの形成をドライエッチング法により行う。ドライエッチング法によるエッチングは高アスペクト比のコンタクトホールを形成できるので微細化には必要不可欠な技術である。
以上の工程により図2(B)に示す状態が得られる。図2(B)の状態が得られたら、層間絶縁膜211上にチタン膜213を50 〜100nmの厚さに成膜する。チタン膜213はTFTと配線電極とのオーミックコンタクトを良好なものとする効果がある。
その上にアルミニウムを主成分とする配線材料(アルミニウムに対してスカンジウム、シリコン、銅などを含有させた合金等)214を300nmの厚さに成膜する。さらに、後のリフロー工程で必要となる12〜15族に属する元素で構成される金属膜215を5〜10nmの厚さに成膜する。この積層膜は連続成膜であることが望ましい。また、成膜方法はCVD法またはPVD法によれば良い。
また、後のリフロー工程を効率良く行うために配線材料214中の酸素濃度は 5×1019atoms/cm3 以下、好ましくは 1×1019atoms/cm3 以下(さらに好ましくは 3×1018atoms/cm3 以下)であることが望ましい。この酸素濃度はSIMS分析の測定値の最小値で定義される値である。
リフロー工程ではアルミニウム表面の酸化物が流動化を妨げる要因となるため、酸素の存在によって配線材料の流動化が妨げられる可能性がある。従って、配線材料に含有される酸素は極力低減しておくことが望ましい。そのためには、配線材料214の成膜を超高真空にまで清浄化されたチャンバー内で行うことが望ましい。
また、上記金属膜215を構成する元素としては、Ge、Sn、Ga、Zn、Pb、In、Sbから選ばれた一種または複数種類のものを用いることができる。これら元素とアルミニウムとでなる合金の二元系相図によると、これら元素はアルミニウムの融点(厳密には流動化する温度)を低下させる触媒元素として機能することが判る。なお、金属膜215は単層である必要はなく、例えばゲルマニウムとスズとの積層膜の様な形態を採っても構わない。
以上の構造でなる積層膜を形成した時点の状態を図2(C)に示す。この時、図2(C)に示す様に、コンタクトホール212のアスペクト比が高いため、コンタクトホールの内部(特に側壁)には配線材料が成膜されにくい。そのため、コンタクトホールの底部において断線不良の発生する確率が高い。
そこで、この状態において配線材料に流動性を持たせるためのリフロー工程を施す。本発明の特徴は、このリフロー工程を水素雰囲気で行う点である。また、リフロー工程の処理温度は400 ℃以下(代表的には350 〜400 ℃)で行い、処理時間は0.5 〜2hr とする。本実施例では水素雰囲気、400 ℃1hr の加熱処理によってリフロー工程を実施する。
このリフロー工程によって配線材料214は流動性を有する様になり、コンタクトホール内部を効果的に被覆することが可能となる。その結果、コンタクトホール212の側面には十分な膜厚で配線材料214が形成され、底部の断線不良も改善される。
また、本発明によるリフロー工程は400 ℃以下という温度で行われるため、アルミニウムを主成分とする配線材料の表面におけるヒロックやウィスカーの発生を抑制することができる。さらには、リフロー工程の際に、活性層を水素化する効果をも期待できる。
以上のリフロー工程によって得られた配線材料をパターニングして、ソース配線216、ドレイン配線217、ゲイト配線218を形成する。そして、全体を水素化して図2(D)に示す構造のTFTが得られる。
なお、本実施例ではプレーナ型TFTの作製方法について説明したが、本発明はTFT構造に拘らず実施できる。即ち、TFT構造は図2(D)に示す構造に限定されるものではなく、例えば逆スタガ型TFTやサリサイド構造を有する様な構造であっても実施者の必要に応じて本発明を適用することは容易である。
本発明を利用して形成したTFTは、コンタクト不良の可能性が著しく低減されて非常に信頼性の高い動作を実現する。また、本発明を利用することでTFTの製造歩留りが大幅に向上するため、経済的なメリットが大きい。
本実施例は本発明を多層配線構造を有する半導体装置に適用した場合の例である。その一例として層間絶縁膜として透過性有機樹脂材料を用いた場合の構造例を図3に示す。
図3はガラス基板上に形成されたNチャネル型TFT301とPチャネル型TFT302とを相補的に組み合わせたCMOS回路である。TFTの作製工程は公知の技術によれば良いので、ここでの説明は省略する。
図3において、第1の層間絶縁膜303上にはTFT301、302と直接的にコンタクトする第1の配線(同じ層に形成される全ての配線を含む)304が形成される。まず、この第1の配線304を形成する際に本発明を利用することができる。
次に、第2の層間絶縁膜305として透過性有機樹材料が堆積されている。そして、その上には第2の配線306が形成される。本発明は第2の配線306に対しても適用することができる。この事は非常に重要な意味を持っている。
透過性有機樹脂材料としては、ポリイミド、ポリアミド、ポリイミドアミド等が代表的である。層間絶縁膜として透過性有機樹脂材料を使用すると、スピン法によって成膜することができるので容易に膜厚を稼げる上、スループットを向上させることができる。また、比誘電率が低いので配線間の寄生容量を低減することができる。しかし、透過性有機樹脂材料の耐熱性により、成膜後の最大加熱温度は 450℃以下(好ましくは400 ℃以下) の抑える必要がある。
しかしながら、本発明は400 ℃以下(代表的には350 〜400 ℃)で配線材料のリフローを行うことが可能であるので、層間絶縁膜として透過性有機樹脂材料を利用した場合においても問題なくリフロー工程を行うことができる。
従って、図3ではさらに第3の層間絶縁膜307として透過性有機樹脂材料を利用し、その上に本発明を用いて第3の配線308を形成しているが、熱処理
によって下層の層間絶縁膜が劣化することを防ぐことができる。
また、本実施例では層間絶縁膜として透過性有機樹脂材料を利用する例を示しているが、層間絶縁膜として酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を用いた場合においても同様の事が言える。
以上の様に、本発明を利用することで耐熱性の低い材料を層間絶縁膜として利用することが可能となり、デバイス設計の際の設計マージンを広くすることが可能である。
本発明は単結晶シリコン基板上に形成したIGFET(絶縁ゲイト型電界効果トランジスタ)に適用することができる。また、単結晶シリコンを活性層とするSOI構造にも適用することができる。
図4に示す構造は、SOI構造を利用した三次元多層構造の半導体装置としてBiCMOS回路を構成した場合の一例である。ここでは、下層がバイポーラトランジスタであり、上層がSOI構造の半導体装置で構成されるCMOS回路である。
図4において、401はP型シリコン基板であり、402は埋め込みN+ 領域、403はエピタキシャル成長により形成されたpウェルであり、埋め込みN+ 領域402上のpウェルはN型に反転されてコレクタとして機能するnウェル404となっている。また、405は埋め込みN+ 領域402からの取り出し電極となるDeepN+ 領域である。また、406は通常の選択酸化法で形成されたフィールド酸化膜である。
バイポーラトランジスタを構成するnウェル404には活性ベースとなるp- 領域407がまず形成され、次いで外部ベースとなるp+ 領域408、エミッタ領域となるn+ 領域409が配置される。
そして、コレクタ電極411、ベース電極412、エミッタ電極413を形成してバイポーラトランジスタが構成される。これら電極の形成に本発明を適用することができる。
以上の構成でなるバイポーラトランジスタの上方にはウェハー貼り合わせ技術を用いて得られた単結晶シリコン層を活性層とするSOI構造のCMOS回路が構成されている。410で示される層間絶縁膜は接合面(点線で示される)を含んでいる。ここではCMOS回路の詳細な説明は省略する。
そして、CMOS回路とバイポーラトランジスタとを配線414、415で接続してBi−CMOS構造を実現することができる。この時、CMOS回路を構成する配線416、417およびCMOS回路とバイポーラトランジスタとを接続する配線414、415に対して本発明を適用することができる。
以上の様に、SOI構造を利用して三次元的な集積化回路を構成する場合においても別の配線や層間絶縁膜を劣化させることなくリフロー工程を行い、信頼性の高いコンタクトを実現することが可能である。即ち、三次元構造を有する半導体装置を作製するにあたって本発明は極めて有効な技術である。
また、本実施例ではBiCMOS回路を構成する例を示したが、他にもDRAM回路、SRAM回路等のロジック回路に適用し、信頼性の高いVLSI回路やULSI回路を実現することができる。
本発明によるリフロー工程を実施する際の加熱処理としてRTA(ラピッド・サーマル・アニール)を利用することも可能である。
RTAとは、被処理体に対して赤外光や紫外光等の強光をランプ等により照射するアニール方法である。この特徴として、昇温速度および降温速度が速く、処理時間が数秒〜数十秒と短いため、実質的に最表面の薄膜のみを加熱できることである。即ち、例えばガラス基板上の薄膜のみを1000℃程度の極めて高温でアニールすることが可能となる。
本実施例で示すRTA技術を応用すれば、ゲイト電極の耐熱性を超えた温度の加熱が可能となるので、リフロー温度の許容範囲が拡がる。従って、リフローに利用する金属元素の選択の幅を広げることができる。
また、RTA処理は数秒〜数十秒の極めて短時間で行われるため、生産性の面からも非常に有効な手段である。
本発明は水素雰囲気でリフロー工程を行うことに最大の特徴があるが、通常の加熱処理による場合には水素は分子状または原子状に存在する。本実施例ではリフロー工程の際に水素ラジカルまたは水素イオンを利用する例を示す。
そのためには、水素雰囲気においてプラズマを発生させ、水素を励起させた雰囲気内でリフロー工程を行えば良い。ラジカル化またはイオン化して活性化状態にある水素をリフロー工程に利用することで、リフロー工程の効率を向上させることができる。
また、本実施例は実施例5に示したRTA技術と組み合わせることも可能である。それによって一層のスループットの向上が期待される。
本実施例では実施例1または実施例2に示した配線電極を構成する積層膜を形成するにあたって図5(A)、(B)に示す様な構成のマルチチャンバー(クラスターツール)構造の成膜装置を用いる例を示す。
図5(A)、(B)に示すマルチチャンバー構造の成膜装置は、各反応室に異なる組成(異なる元素の場合も含む)でなるターゲットを設けることで異なる組成の薄膜を連続的に積層することのできるスパッタ装置の一例である。
ここで図5(A)に示すスパッタ装置の簡単な構成を説明する。10は被処理基板、11は装置本体となる共通室、12は基板10を搬送する搬送機構である。基板10は装置本体11に取り付けられたロードロック室13、14から搬入・搬出される。なお、15、16はロードロック室13、14に設置された基板搬送カセットである。さらに、ロードロック室13、14はゲイト弁17、18によって共通室11とは密閉遮断することができる。
共通室11には、第1の反応室19、第2の反応室20、第3の反応室21が設けられており、第1から第3の反応室のそれぞれはゲイト弁22、23、24によって共通室11と密閉遮断することができる。そして、第1から第3の反応室のそれぞれには、超高真空( 1×10-8torr以下、好ましくは1 ×10-9torr以下)にまで減圧可能な真空排気ポンプが具備されている(図示せず)。
また、25で示されるのは加熱室であり、リフロー工程における加熱処理を施すためのチャンバーである。加熱室はスループットを考慮するとRTA処理の可能な構成とすることが望ましい。勿論、実施例5に示した様な水素ラジカルを発生させるためにプラズマ発生機構を具備した構成としても良い。なお、加熱室25も共通室11とはゲイト弁26によって密閉遮断することができる。
ここで図5(A)に示すスパッタ装置を破線で切断した断面の概略を図5(B)に示す。なお、図5(A)に示す模式図をより詳細に説明することになるため、図5(A)の断面とは必ずしも一致していないが、基本的に同じスパッタ装置の説明である。
共通室11に配置された搬送機構12は上下左右に可変であり、反応室19〜21または加熱室25へと基板10を搬送する。ここで注意すべきは常に基板10は主表面(デバイス形成面)が下向きに搬送されるフェイスダウン方式となっている点である。この方式は基板10へのゴミの付着を低減する上で好ましい。勿論、基板主表面を上向きにするフェイスアップ方式を用いても構わない。
反応室21はターゲット支持台31、ターゲット32、シャッター33、基板ホルダー34とで構成されている。基板ホルダー34はフェイスダウン方式を採用するため基板10の端部数ミリのみを支持する様に設計されており、基板表面を汚染することがない。その他にもフェイスアップ方式や基板を垂直にして成膜する方式などを用いることができる。
加熱室25は基板ホルダー35、加熱ランプ36、37とで構成されている。この基板ホルダー35もフェイスダウン方式を採用している。また、一対の加熱ランプ36、37とで基板10の両面からの加熱が可能である。この装置の場合、加熱ランプ37が主表面側を加熱するメインランプとなる。勿論、フェイスアップ方式等を用いても構わない。
次に、以上の様な構成でなるスパッタ装置を用いて異なる組成の薄膜でなる積層構造を形成する例を示す。
例えば、第1の反応室19にAl(またはAl-Si 、Al-Si-Cuなど) ターゲットを設け、第2の反応室20にGe(またはSn、Gaなど) ターゲットを設け、第3の反応室21にTi(またはTiN など) ターゲットを設けた構成とする。すると、大気開放しないまま、連続的に各ターゲットを用いて成膜することで、Ti-Al-Ge積層構造やTi-Al-Ge-Ti 積層構造等を得ることが可能となる。
また、反応室の個数を必要に応じて増やしたり減らしたりすることは実施者の自由であり、例えば、第1から第4の反応室までを具備した装置を構成し、Ti-Al-Ge-Sn 積層構造等を得ることも可能である。
リフロー工程において、リフロー処理を施す金属薄膜の表面形状および表面状態は、リフロー工程に大きく影響する重要な因子である。例えば、大気中においてアルミニウムを主成分とする薄膜表面には自然酸化物がただちに形成されるが、この自然酸化物がリフローを阻害する要因ともなる。また、自然酸化物は絶縁性であるので、他の導電性薄膜とのオーミック接触をも阻害する。
しかしながら、本実施例では大気に曝すことなく異なる組成の金属薄膜を積層することが可能であり、上述の様な問題を招くことがない。特に、アルミニウム表面は酸化されやすいので、大気開放しないで積層できるという本実施例の効果は非常に有効である。
本発明は配線構造を必要とするあらゆる半導体装置に適用することが可能である。即ち、絶縁ゲイト型トランジスタ以外にも薄膜ダイオード、バイポーラトランジスタ、サイリスタ、静電誘導型トランジスタ等の半導体装置に対しても適用することは可能である。
なお、本明細書中における半導体装置とは、半導体を利用することで機能する装置全般を指しており、上記の様々な半導体装置で構成される透過型または反射型の電気光学装置(液晶表示装置、EL表示装置、EC表示装置等)およびその様な電気光学装置を組み込んだ応用製品をもその範疇に含むものとする。
本実施例では、その応用製品について図例を挙げて説明する。本発明を利用した半導体装置としてはTVカメラ、ヘッドマウントディスプレイ、カーナビゲーション、プロジェクション(フロント型とリア型がある)、ビデオカメラ、パーソナルコンピュータ等が挙げられる。簡単な説明を図6を用いて行う。
図6(A)はモバイルコンピュータであり、本体2001、カメラ部2002、受像部2003、操作スイッチ2004、表示装置2005で構成される。本発明は表示装置2005や装置内部に組み込まれる集積化回路2006に対して適用される。
図6(B)はヘッドマウントディスプレイであり、本体2101、表示装置2102、バンド部2103で構成される。表示装置2102は比較的小型のサイズのものが2枚使用される。
図6(C)はカーナビゲーションであり、本体2101、表示装置2102、操作スイッチ2103、アンテナ2104で構成される。本発明は表示装置2102や装置内部の集積化回路2105に適用できる。表示装置2202はモニターとして利用されるが、地図の表示が主な目的なので解像度の許容範囲は比較的広いと言える。
図6(D)は携帯電話であり、本体2301、音声出力部2302、音声入力部2303、表示装置2304、操作スイッチ2305、アンテナ2306で構成される。本発明は表示装置2304や装置内部の集積化回路2105に適用できる。
図6(E)はビデオカメラであり、本体2401、表示装置2402、音声入力部2403、操作スイッチ2404、バッテリー2405、受像部2406で構成される。本発明は表示装置2402や装置内部の集積化回路2407に適用できる。
図6(F)はフロントプロジェクションであり、本体2501、光源2502、反射型表示装置2503、光学系(ビームスプリッターや偏光子等が含まれる)2504、スクリーン2505で構成される。スクリーン2505は会議や学会発表などのプレゼンテーションに利用される大画面スクリーンであるので、表示装置2503は高い解像度が要求される。
また、本実施例に示した電気光学装置以外にも、リアプロジェクションやハンディターミナルなどの携帯型情報端末機器に適用することができる。以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。
薄膜の断面形状を説明するための写真。 半導体装置の作製工程を示す図。 半導体装置の構造を示す図。 半導体装置の構造を示す図。 マルチチャンバー型の成膜装置を示す図。 応用製品としての半導体装置を示す図。
符号の説明
206 ソース領域
207 ドレイン領域
211 層間絶縁膜
212 コンタクトホール
213 チタン膜
214 アルミニウム膜
215 ゲルマニウム膜
216〜218 配線電極

Claims (13)

  1. 導電体上に形成された絶縁膜にコンタクトホールを形成することにより、前記コンタクトホールの底部において前記導電体を露呈させる工程と、
    少なくとも前記コンタクトホールの底部において前記導電体と電気的に接続するアルミニウムまたはアルミニウムを主成分とする配線材料、及びGe、Sn、Ga、Pb、Zn、In、Sbのうちの一つまたは複数の元素を有する膜を形成する工程と、
    加熱処理により前記配線材料を流動化させる工程とを有し、
    前記加熱処理は水素を含む雰囲気において400℃以下の温度で行われることを特徴とする半導体装置の作製方法。
  2. 導電体上に形成された絶縁膜にコンタクトホールを形成することにより、前記コンタクトホールの底部において前記導電体を露呈させる工程と、
    少なくとも前記コンタクトホールの底部において前記導電体と接する導電膜を形成する工程と、
    前記導電膜上にアルミニウムまたはアルミニウムを主成分とする配線材料、及びGe、Sn、Ga、Pb、Zn、In、Sbのうちの一つまたは複数の元素を有する膜を形成する工程と、
    加熱処理により前記配線材料を流動化させる工程とを有し、
    前記加熱処理は水素を含む雰囲気において400℃以下の温度で行われることを特徴とする半導体装置の作製方法。
  3. 配線上に有機樹脂でなる絶縁膜を形成する工程と、
    前記絶縁膜にコンタクトホールを形成することにより、前記コンタクトホールの底部において前記配線を露呈させる工程と、
    少なくとも前記コンタクトホールの底部において前記配線と電気的に接続するアルミニウムまたはアルミニウムを主成分とする配線材料、及びGe、Sn、Ga、Pb、Zn、In、Sbのうちの一つまたは複数の元素を有する膜を形成する工程と、
    加熱処理により前記配線材料を流動化させる工程とを有し、
    前記加熱処理は水素を含む雰囲気において400℃以下の温度で行われることを特徴とする半導体装置の作製方法。
  4. 導電体上に形成された絶縁膜にコンタクトホールを形成することにより、前記コンタクトホールの底部において前記導電体を露呈させる工程と、
    少なくとも前記コンタクトホールの底部において前記導電体と電気的に接続するアルミニウムまたはアルミニウムを主成分とする配線材料、及びGe、Sn、Ga、Pb、Zn、In、Sbのうちの一つまたは複数の元素を有する膜を形成する工程と、
    加熱処理により前記配線材料を流動化させる工程とを有し、
    前記加熱処理は水素を含む雰囲気におけるRTA(ラピッド・サーマル・アニール)によって行われることを特徴とする半導体装置の作製方法。
  5. 導電体上に形成された絶縁膜にコンタクトホールを形成することにより、前記コンタクトホールの底部において前記導電体を露呈させる工程と、
    少なくとも前記コンタクトホールの底部において前記導電体と接する導電膜を形成する工程と、
    前記導電膜の表面に接するアルミニウムまたはアルミニウムを主成分とする配線材料、及びGe、Sn、Ga、Pb、Zn、In、Sbのうちの一つまたは複数の元素を有する膜を形成する工程と、
    加熱処理により前記配線材料を流動化させる工程とを有し、
    前記加熱処理は水素を含む雰囲気におけるRTA(ラピッド・サーマル・アニール)によって行われることを特徴とする半導体装置の作製方法。
  6. 配線上に有機樹脂でなる絶縁膜を形成する工程と、
    前記絶縁膜にコンタクトホールを形成することにより、前記コンタクトホールの底部において前記配線を露呈させる工程と、
    少なくとも前記コンタクトホールの底部において前記配線と電気的に接続するアルミニウムまたはアルミニウムを主成分とする配線材料、及びGe、Sn、Ga、Pb、Zn、In、Sbのうちの一つまたは複数の元素を有する膜を形成する工程と、
    加熱処理により前記配線材料を流動化させる工程とを有し、
    前記加熱処理は水素を含む雰囲気におけるRTA(ラピッド・サーマル・アニール)によって行われることを特徴とする半導体装置の作製方法。
  7. 請求項1、2、4又は5において、前記絶縁膜は有機樹脂でなることを特徴とする半導体装置の作製方法。
  8. 請求項1、2、4、5又は7において、前記導電体は導電性を有する半導体でなることを特徴とする半導体装置の作製方法。
  9. 請求項1乃至請求項8のいずれか一において、前記配線材料、及び前記Ge、Sn、Ga、Pb、Zn、In、Sbのうちの一つまたは複数の元素を有する膜は大気開放させることなく連続的に形成されることを特徴とする半導体装置の作製方法。
  10. 請求項1乃至請求項9のいずれか一において、前記水素を含む雰囲気にはプラズマにより励起されたラジカル状またはイオン状の水素が存在することを特徴とする半導体装置の作製方法。
  11. 請求項1乃至請求項10のいずれか一において、前記配線材料中における酸素濃度は5×1019atoms/cm3以下であることを特徴とする半導体装置の作製方法。
  12. 請求項1乃至請求項11のいずれか一に記載の方法による液晶表示装置の作製方法。
  13. 請求項1乃至請求項11のいずれか一に記載の方法によるEL表示装置の作製方法。
JP2004263988A 1996-11-07 2004-09-10 半導体装置、液晶表示装置及びel表示装置の作製方法 Expired - Fee Related JP3813621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004263988A JP3813621B2 (ja) 1996-11-07 2004-09-10 半導体装置、液晶表示装置及びel表示装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31132296 1996-11-07
JP2004263988A JP3813621B2 (ja) 1996-11-07 2004-09-10 半導体装置、液晶表示装置及びel表示装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP31713996A Division JP3725266B2 (ja) 1996-11-07 1996-11-13 配線形成方法

Publications (2)

Publication Number Publication Date
JP2005039289A true JP2005039289A (ja) 2005-02-10
JP3813621B2 JP3813621B2 (ja) 2006-08-23

Family

ID=34219705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004263988A Expired - Fee Related JP3813621B2 (ja) 1996-11-07 2004-09-10 半導体装置、液晶表示装置及びel表示装置の作製方法

Country Status (1)

Country Link
JP (1) JP3813621B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134474A (zh) * 2017-06-12 2017-09-05 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、有机电致发光显示器
CN108598096A (zh) * 2018-06-15 2018-09-28 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法
CN109192701A (zh) * 2018-08-31 2019-01-11 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134474A (zh) * 2017-06-12 2017-09-05 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、有机电致发光显示器
CN107134474B (zh) * 2017-06-12 2020-07-24 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、有机电致发光显示器
CN108598096A (zh) * 2018-06-15 2018-09-28 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法
CN108598096B (zh) * 2018-06-15 2020-11-24 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法
CN109192701A (zh) * 2018-08-31 2019-01-11 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US11581342B2 (en) 2018-08-31 2023-02-14 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and display apparatus

Also Published As

Publication number Publication date
JP3813621B2 (ja) 2006-08-23

Similar Documents

Publication Publication Date Title
JP3725266B2 (ja) 配線形成方法
CN111446207B (zh) 形成三维集成布线结构的方法及其半导体结构
US10741554B2 (en) Third type of metal gate stack for CMOS devices
TWI819592B (zh) 半導體裝置及其製作方法
JP4969001B2 (ja) 半導体装置及びその作製方法
TW200302439A (en) Light emitting device and method of manufacturing the same
CN111653520B (zh) 形成三维集成布线结构的方法及其半导体结构
JP3813621B2 (ja) 半導体装置、液晶表示装置及びel表示装置の作製方法
CN114050148A (zh) 嵌入有纳米晶体的电容器
US12315837B2 (en) Storage layers for wafer bonding
US8441021B2 (en) Display device and manufacturing method thereof
JP4434644B2 (ja) 薄膜トランジスタの製造方法と、この薄膜トランジスタを備える表示装置の製造方法
US8252676B2 (en) Method for containing a silicided gate within a sidewall spacer in integrated circuit technology
US9490179B2 (en) Semiconductor element and semiconductor device
KR100485031B1 (ko) 반도체장치 제작방법
US20250194199A1 (en) Pitch configuration for back-end-of-line wiring
TWI853934B (zh) 基於金屬的氫氣阻障
US20240371758A1 (en) Semiconductor device and method for fabricating the same
CN115050762B (zh) 半导体装置及其制作方法
JPH10308515A (ja) 半導体装置の製造方法および半導体装置
JP2638685B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees