[go: up one dir, main page]

JP2005038983A - プローブ用配線基板及び半導体素子の製造方法 - Google Patents

プローブ用配線基板及び半導体素子の製造方法 Download PDF

Info

Publication number
JP2005038983A
JP2005038983A JP2003198910A JP2003198910A JP2005038983A JP 2005038983 A JP2005038983 A JP 2005038983A JP 2003198910 A JP2003198910 A JP 2003198910A JP 2003198910 A JP2003198910 A JP 2003198910A JP 2005038983 A JP2005038983 A JP 2005038983A
Authority
JP
Japan
Prior art keywords
wiring
contact terminal
layer
wiring board
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003198910A
Other languages
English (en)
Other versions
JP4246558B2 (ja
Inventor
Takehiko Hasebe
健彦 長谷部
Teruyuki Mori
照享 森
Yasunori Narizuka
康則 成塚
Akira Yabushita
明 藪下
Susumu Kasukabe
進 春日部
Etsuko Takane
悦子 高根
Akio Hasebe
昭男 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003198910A priority Critical patent/JP4246558B2/ja
Publication of JP2005038983A publication Critical patent/JP2005038983A/ja
Application granted granted Critical
Publication of JP4246558B2 publication Critical patent/JP4246558B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】電極パッドのサイズと同程度の微細かつ均一形状な接触端子が電極パッドのピッチと同程度にまで狭ピッチかつ高密度かつ高い位置精度に配置されたプローブ用配線基板およびプロービング装置を用いた半導体素子の製造方法を提供することにある。
【解決手段】本発明は、接触端子群の各接触端子部に電気的に接続される第1の配線部48を複数有する第1の配線層と、該第1の配線層と第2の絶縁層32bを挟み込んで形成された第2の配線部39を複数有する第2の配線層と、前記第2の絶縁層に設けられ、前記各第1の配線部と前記各第2の配線部とを電気的に接続する第2のスルーホール導体部と、前記第1の配線層と第2の配線層との間の前記第2の絶縁層内に埋め込み、少なくとも前記スルーホール導体部近辺を開口させた金属薄板40(グランド層にする場合も含む)とを備えたことを特徴とするプロービング用配線基板である。
【選択図】 図8

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子の検査に用いる接続装置、または半導体チップ検査装置、または半導体チップ製造装置、またはこれを用いて製造された半導体チップに関するものであり、特に微小電極パッドが狭ピッチに配列され、あるいは多数の電極パッドを同時に接続可能で、高速信号を伝送する半導体素子に対する接続に適するものである。
【0002】
【従来の技術】
近年の半導体モジュールは、LSIやメモリなどの半導体チップを集積したマルチチップモジュール化が非常に盛んである。これは、ベアチップ化により半導体チップの集積度が飛躍的に向上したことに依るところが大きい。
【0003】
図1(a)は半導体チップ2が多数並列されたウエハ1を示す斜視図であり、図1(b)は1個の半導体チップ2を拡大して示した斜視図である。半導体チップ2は、ウエハ1に多数並設されて形成され、その後切り離されて使用に供される。半導体チップ2の表面には、周辺に沿って多数の電極パッド3が配列されている。半導体チップの高集積化に沿って、上記電極パッド3の狭ピッチ化および高密度化がさらに進む状況にある。電極パッドの狭ピッチ化としては、200μm程度以下で、例えば、130μm、100μm、それ以下となってきており、40μmに迫る製品も開発されている。電極パッドの高密度化としては、周辺に沿って、1列から2列へ、さらに全面に配列される傾向である。
【0004】
また、半導体チップの高速化も著しく、マイコンではクロックが数ギガヘルツ程度にまで達している。
【0005】
このような半導体チップやこれを内蔵するマルチチップモジュールを歩留まりよく製造するためにも、半導体チップの製造工程末期で、電気的特性を効率的に検査する技術が要求されている。
【0006】
これに対し、高密度な配線が形成された検査用配線基板に、微小な接触端子が高密度に接続された機構を有する接続装置が開発されてきた。
【0007】
従来のプロービング装置としては、特開平07−283280号公報、特開平8−50146号公報、特開平10−308423号公報及び特開平11−23615号公報において知られている。
【0008】
また、従来の高密度配線基板の製造方法としては、特開平08−78846号公報において知られている。
【0009】
【特許文献1】
特開平07−283280号公報
【特許文献2】
特開平8−50146号公報
【特許文献3】
特開平10−308423号公報
【特許文献4】
特開平11−23615号公報
【特許文献5】
特開平08−78846号公報
【0010】
【発明が解決しようとする課題】
チップの小型化とウエハの大径化により、ウエハ1枚で製造される半導体チップ数は増加しており、これらの検査に要する時間は飛躍的に増大している。狭ピッチに配置された微細な電極パッドに対する接続装置を製造するには、電極パッドに相当する微細かつ狭ピッチな接触端子の形成と、狭ピッチな配線を有する検査用配線基板と、両者を接続する狭ピッチ接続技術とを、適切に集約する必要がある。また、複数の半導体チップを同時に接続することでも検査時間の短縮は図れるが、接続端子の形状および位置を精確に固定する必要がある。
【0011】
しかしながら、基材であるポリイミド膜の熱膨張係数αは数十〜数百ppm/℃であり、検査対象の基材であるシリコンのα(数ppm/℃)より大きい。そのため製造工程中の熱履歴による絶縁フィルムの内部応力は大きく、伸縮しやすい。また接触特性としては、低荷重で数十万回〜数百万回もの繰り返し接続を安定して行うことが要求される。複数の接触端子を検査対象の電極に同時に接続する場合、検査対象の電極と接触端子とを平行にしなければならない。しかし製造精度上、非常に困難である。そのため接続動作において、ある数箇所の接触端子が電極へ接続した後もさらに押し付け動作を行う。このような過大な荷重を吸収する部材は主としてポリイミド層しかないため、一部の接触端子は繰り返し接続の早期の段階で押しつぶされてしまう。また、スルーホールの微細化や狭ピッチ化の構造・製造方法・限界や、半導体チップの電極パッドとの接続装置については触れられてはいない。
【0012】
検査対象であるチップ信号の高速化に伴い、検査用接続装置にも高速信号を伝送する必要がある。高速信号を伝送する場合、輻射により電磁波が発生する。上記で述べたように、検査用配線基板には狭ピッチ配線を形成する必要があり、例えば配線構造の多層化はこれの非常に有力な手段である。このような配線構造体において、高速信号を伝送する信号線の周辺には、これとは独立した信号線が形成される。上記電磁波は、こうした周辺の信号線のノイズとなるため、正常な検査を行えない。そのため、ノイズの伝播を抑制することが課題である。
【0013】
一般にプリント板をはじめとする配線基板で、特に高速信号用に用いられる基板については、電磁輻射のノイズ伝播を抑制するため、グランド層を併設している。
【0014】
しかし、半導体チップなどと接続するためのプロービング装置においては、従来のプローブでは低速信号にその対象が絞られていたため用いられていない。
【0015】
本発明の目的は、上記課題に鑑み、上記の利点を確保しつつ、電極パッドのサイズと同程度の微細かつ均一形状な接触端子が電極パッドのピッチと同程度にまで狭ピッチかつ高密度かつ高い位置精度に配置されたプローブ用配線基板を提供することにある。
【0016】
また、本発明の他の目的は、両者が電気的に良好な接続がなされたプロービング装置であって、多数の電極パッドや複数のチップの電極パッドに対する同時接続にも対応可能なプロービング装置およびこれらのプロービング装置を用いた半導体素子の製造方法を提供することにある。
【0017】
【課題を解決するための手段】
上記目的を達成するために、本発明は、検査対象上に配列された電極群に該電極群に対応してプロービング側の領域部に配列された接触端子群を接触させて電気信号を前記検査対象に入出力するためのプローブ用配線基板であって、前記接触端子群の各接触端子部に電気的に接続される第1の配線部を複数有する第1の配線層と、該第1の配線層と第2の絶縁層を挟み込んで形成された第2の配線部を複数有する第2の配線層と、前記第2の絶縁層に設けられ、前記各第1の配線部と前記各第2の配線部とを電気的に接続する第2のスルーホール導体部と、前記第1の配線層と第2の配線層との間の前記第2の絶縁層内に埋め込み、少なくとも前記スルーホール導体部近辺を開口させた金属薄板とを備え、前記第2又は第1の配線部を周縁部まで引き出し配線で引き出すように形成したことを特徴とする。
【0018】
また、本発明は、前記金属薄板をグランド層とすることを特徴とする。
【0019】
また、本発明は、前記接続端子群と前記第1の配線層との間に第1の絶縁層を挟み込み、前記各接触端子部と前記第1の配線部との間を前記第1の絶縁層に設けられた第1のスルーホール導体部で電気的に接続して構成したことを特徴とする。
【0020】
また、本発明は、前記接触端子群と前記第1の配線層とをほぼ同層で形成し、前記各接触端子部と前記第1の配線部とを電気的に繋げて構成したことを特徴とする。
【0021】
また、本発明は、前記各接触端子部を前記第1のスルーホール導体部の底面にはんだ接合により固着したことを特徴とする。
【0022】
また、本発明は、前記金属薄板において前記接触端子群の真上近辺に開口を形成し、前記絶縁層上において前記接触端子群の真上近辺に弾性樹脂を設け、該弾性樹脂を押さえ部材で押圧して前記絶縁層に埋め込まれた前記金属薄板の開口を通して前記接触端子部に押圧力を付与するように構成したことを特徴とする。
【0023】
また、本発明は、前記金属薄板において前記接触端子群の真上近辺に開口を形成し、前記絶縁層において前記金属薄板の開口を通して前記接触端子群の上面近傍まで到達する穴内に弾性樹脂を設け、該弾性樹脂を押さえ部材で押圧して前記接触端子部に押圧力を付与するように構成したことを特徴とする。
【0024】
また、本発明は、検査対象上に配列された電極群に該電極群に対応してプロービング側の領域部に配列された接触端子群を接触させて電気信号を前記検査対象に入出力するためのプローブ用配線基板であって、前記接触端子群上に第1の絶縁層を挟み込んで設けた第1の配線層と、前記第1の絶縁層に形成され、前記第1の配線層を構成する複数の第1の配線部の各々と前記接触端子群の各接触端子部とを電気的に接続する第1のスルーホール導体部と、前記第1の配線層を被覆する保護用絶縁層と、該保護用絶縁層上に接着され、前記接触端子群の真上近辺を開口させた金属薄板から形成されたグランド層と、前記保護用絶縁層上において前記開口内に弾性樹脂を設け、該弾性樹脂を押さえ部材で押圧して前記保護用絶縁層及び前記第1の絶縁層を介して前記接触端子部に押圧力を付与するように構成したことを特徴とする。
【0025】
また、本発明は、前記プローブ用配線基板を支持配線基板に取付け、該プローブ用配線基板のプロービング側と反対の側の前記領域部に取り付けられた押さえ部材に対して接触圧付与手段によって接触圧を付与すると共に前記押さえ部材に対してコンプライアンス機構を係合させて構成されるプロービング装置を用いて、前記引き出し配線を介してテスタに接続された前記接触端子群と前記検査対象の半導体素子の電極群とを、相対的に位置合せを行って所望の接触圧で接触させて電気的に接続し、この接続されたテスタと前記電極との間で電気信号の授受を行って前記半導体素子の電気的特性について検査して半導体素子を製造することを特徴とする半導体素子の製造方法である。
【0026】
【発明の実施の形態】
本発明に係る実施の形態について図面を用いて説明する。なお、本発明は、これらの実施の形態に限定されるものではない。
【0027】
本発明に係る、ウエハの状態において、微細な電極パッドが狭ピッチに、高密度に配列した半導体素子が多数並設された中の1個または多数個の半導体チップについて、同時に、小さな接触圧(1ピン当たり3〜50mN程度)で、表面に酸化物が形成されたアルミニウムまたははんだ等の電極パッド3と、0.05〜0.1Ω程度の安定した低抵抗値で確実に接続させて、テスタにより各半導体素子の高密度化および狭ピッチ化に対応でき、しかも多数個チップ同時接続による検査を可能にし、高速電気信号(100MHz〜数10GHz程度の高周波数)による電気的特性評価を可能にするプロービング装置及びそれを用いて半導体素子の電気的特性について検査して半導体素子を製造することについて説明する。
【0028】
まず、本発明に係るプロービング装置(接続装置)に用いられるプローブ用配線基板の実施例について説明する。
【0029】
<プローブ用配線基板の第1の実施例>
本発明に係る接続装置に用いられるプローブ用配線基板の第1の実施例の製造工程を図4に示す。
【0030】
まず、単結晶シリコンウエハ20の(100)面に対し、例えば酸化温度を1000度とした酸素雰囲気中に90分保持することにより、厚さ0.2μmの二酸化シリコン膜30を形成する。次に、二酸化シリコン膜30の表面に厚さ3μmの感光性レジストを塗布し、後工程において接触端子を形成する領域のレジストをホトリソグラフィにより除去する。これにより、角20μmの開口部が30μm間隔に複数個並んだレジストを形成する。フッ化水素酸とフッ化アンモニウムの混合液に浸漬し、開口部の二酸化シリコン膜をエッチングする。次に感光性レジストを除去し、二酸化シリコンをマスクとして、露出したシリコン面を90度に加熱した水酸化カリウム水溶液により異方性エッチングし、底面が角20μmである四角錐形状の穴31を形成する。この結果、図4(a)に示す断面が得られることになる。そして、再度、熱酸化処理することで0.2μm厚の二酸化シリコン膜21を形成する。以上は、特開平07−283280号公報に記載されている方法と同様である。
【0031】
次に、二酸化シリコン膜21の上に、スパッタによりクロム(0.5μm厚程度)、銅(1μm厚程度)の順に積層して下地膜22とすることにより、図4(b)に示す断面形状が得られる。
【0032】
このように二酸化シリコン膜21上に形成する下地膜22としては、金、白金、銀、ロジウム、パラジウム、イリジウム、ルテニウム、タングステン、クロム、銅および錫からなる群から選択された少なくとも1種の金属またはその合金が挙げられる。
【0033】
下地膜22として二酸化シリコン膜21上にスパッタにより成膜される1μm厚程度の金膜は、シリコンウエハ上の二酸化シリコン膜21と後述する接触端子部47およびポリイミド膜32との密着力が強くないため、二酸化シリコン膜21と接触端子部47およびポリイミド膜32との分離が特に優れて容易となる。
【0034】
また、下地膜22として二酸化シリコン膜21上に金とタングステンをこの順で積層して形成した場合は、シリコンウエハ上の二酸化シリコン膜21と金膜、タングステン膜と接触端子部47およびポリイミド膜32と間で密着力が良好なため、接続装置に用いられるプローブ用配線基板を安定して製造できる。また、工程中の熱処理により金はタングステン膜中に拡散し、製造工程の末期で、金は接触端子部47およびポリイミド膜32aとの界面にまで拡散するため、二酸化シリコン膜21と接触端子部47およびポリイミド膜32aとの分離が容易となり、製造工程中の不良発生を減少させることができる。
【0035】
また、下地膜22として上述したようにクロムと銅をこの順で積層して形成した場合は、シリコンウエハ上の二酸化シリコン膜21とクロム膜、胴膜と接触端子部47およびポリイミド膜32aと間で密着力が良好なため、接続装置に用いられるプローブ用配線基板を安定して製造できる。
【0036】
次に、下地膜22上に感光性レジストを厚さ10μm塗布し、四角錐状の穴を含む接触端子部の形成箇所のレジストをホトリソグラフィにより除去する。
【0037】
次に、除去されたレジスト開口部に硬質の金属であるニッケルめっきを充填して四角錐状の接触端子を有する接触端子部47を形成する。その後接触端子部の形成箇所以外にあるレジストを除去する。その後接触端子部47上および接触端子部47の間の下地膜上に絶縁層となる15μm厚程度(12μm〜20μm程度)のポリイミド膜32aを形成する。
【0038】
次に、金属膜であるアルミニウム膜33を絶縁層を形成するポリイミド膜32a上にスパッタし、感光性レジストのホトリソグラフィとリン酸を主成分とした混酸によるアルミニウム膜33に対するエッチングにより、アルミニウム膜33における接触端子部の一部を開口させる。このようにホトリソグラフィにより金属膜であるアルミニウム膜33のマスクを形成するため、高度な位置精度を有するマスクを形成できる。
【0039】
次に、絶縁層としてのポリイミド膜32aに密着され、且つ開口パターンが形成された金属膜であるアルミニウム膜33をマスクとし、ニッケル製接触端子部が露出するまで、レーザまたは反応性ガスによるドライエッチング等を用いてポリイミド膜等の絶縁層32aに、10〜20μm程度の微小穴からなるスルーホール34aを形成する。この結果、図4(c)に示す断面形状が得られる。
【0040】
レーザ加工を用いる場合には、レーザの種類としては、紫外光レーザが望ましく、エキシマレーザが例示される。加工面でのエネルギ密度により、図2に示すように、レーザ光軸11の垂直面12とスルーホールの側壁とのなす角度、すなわちテーパ角16を制御できることが知られている。例えば、エネルギ密度0.25J/cmのエキシマレーザによるポリイミド加工では65度程度、0.20J/cmでは55度程度である。これより、厚さ15μm程度のポリイミド膜32に対するスルーホール34の加工は、0.25J/cmの場合12μm程度、0.20J/cmの場合20μm程度まで小径化できる。エネルギ密度を高めるとテーパ角は拡大するが、エキシマレーザによる加工はいわゆるアブレーション現象が支配的なため、テーパ角が90度を越えて拡大することはない。さらにアブレーション加工では、樹脂の炭化作用が小さく、残渣の発生を抑制できるため、残渣のクリーニング処理が不要もしくは軽減できる。
【0041】
反応性ガスによるドライエッチングを用いる場合には、酸素ガスを主反応性ガスとする反応性イオンエッチングが例示される。これによると、酸素のイオン衝撃あるいは酸化作用が加工を支配する。この場合にもテーパ角は定義されるが、90度を越えたテーパ角、いわゆる逆テーパ角のスルーホール34を形成できる。ガス圧力、加工時間などの加工条件により、極度なテーパ角とならないようスルーホールの形状を制御できる。即ち、反応性ガスを用いると、テーパ角90度程度のスルーホール34を加工できる。そのため、ポリイミド膜32に形成するスルーホール34を、角10μm程度まで微細化できた。さらに、スルーホール微細化に伴い、接触端子部47の間隔をさらに近接させた検査用配線基板35を得ることができる。従って、ドライエッチングは小径化に効果的なスルーホール形成法である。
【0042】
また、ポリイミド膜等の絶縁層32にスルーホール34を形成する方法としては、光学部品により位置決めされたレーザを照射する方法が例示される。この方法は、ガルバノミラーに代表される光学部品により位置決めしたレーザを用いるため、マスク33が不要となり、プローブ用配線基板のコストを低減することが可能となる。樹脂の炭化作用による残渣発生を制御しつつ、より微小径なスルーホールを加工するには、アブレーション加工である紫外光レーザが望ましく、高調波YAGレーザなどが例示される。また、炭酸ガスレーザを用いても、反応性ガスのドライエッチングにより残渣を除去すれば、小径スルーホールの形成は可能である。このようにして形成したスルーホール34は、極度な逆テーパとならない。
【0043】
ところで、後述するようにスルーホール34部に配線形成する際、テーパ角が90度以上だと、以下のような障害が発生する。すなわち、めっきなどのウェットプロセスを行うと、図3(b)のようにスルーホール上部がはじめに塞がり、スルーホール中にめっき未充填部分26が残ることがある。また、仮に、スパッタなどドライプロセスで金属膜を形成する場合には、図3(a)のように、陰となりスパッタ膜が形成しない部分24ができ均一な膜が形成できない。
【0044】
しかしながら、レーザ加工によるスルーホール形成方法はこのような障害の防止に有利な加工法である。
【0045】
次に、水酸化ナトリウム水溶液に浸漬してアルミニウム膜33を除去する。次に、スルーホール側壁を含むポリイミド膜32a上に、密着性を良くするためにクロムと銅の膜をスパッタにより逐次積層し、これを種膜として、いわゆるセミアディティブ法により、レジストパターニング、銅めっき、パターン分離を施して第1層の配線部48を形成する。当然、絶縁層であるポリイミド膜32aに形成された微小穴からなるスルーホール34a内には導体部(ビア)が銅などのめっきにより埋め込まれて第1層の配線部48が形成される。その後、第1層の配線48上および第1層の配線48の間の絶縁層としてのポリイミド膜32a上に保護用ポリイミド膜27を形成する。この保護用ポリイミド膜27は、第1層の配線48を保護するためと、後述するグランド層40を第1層の配線48から上下方向に離間させるためである。
【0046】
次に、例えば新日鐵化学(株)製SPB−Aなどのポリイミドを基材とする低融点接着シート28を介して、金属薄板としての0.08mm〜0.15mm程度の厚さの42アロイシート29を検査用配線基板のほぼ全面に亘って積層接着する。この結果、図4(d)に示す断面形状が得られる。
【0047】
後述するようにグランド層40を形成するための0.08mm〜0.15mm程度の厚さの金属薄板29としては、少なくともニッケル、クロム、コバルト、アルミニウムのいずれかを含む鉄系合金、あるいは該鉄系合金に銅クラッドを施した鉄系複合材、タングステン、銅、モリブデン、タンタル、ニッケル、アルミニウムなどが挙げられる。接続対象である半導体チップは、シリコンなどの低熱膨張材料を基材としているため、プローブ用配線基板の熱膨張係数も小さいことが望ましい。特に、半導体チップを加熱した状態で接続するいわゆるバーンイン検査に使用するには、この特性は必須である。そのため、インバー(鉄−36wt%ニッケル合金)や上述した42アロイ(鉄−42wt%ニッケル合金)などが望ましい。また、銅やアルミニウムは電気抵抗が低いため、これをグランド層とする場合有利であり、耐食性に優れている。
【0048】
次に、金属薄板である42アロイシート29において上記配線48におけるパッド箇所の近辺に開口部を形成するようにエッチングにより除去することによって、残りの42アロイシートによって第2層のグランド層40が形成される。次に、グラウンド層40上およびグラウンド層40の間の接着シート28上に42アロイシート29の厚さよりも厚い100〜170μm程度の厚さの絶縁層としてのポリイミド膜32bを形成する。
【0049】
次に、第2層のグラウンド層40を露出させることのないようにして42アロイシートの開口部における保護用ポリイミド膜27、接着シート28および絶縁層としてポリイミド膜32bに、配線48上のパッドに到達する20〜80μm程度の微小径穴34bを、上述したスルーホール34aと同様な加工法によってあける。次に、穴34b内およびポリイミド膜32bの表面に銅などのめっき膜を施し、パターニングして第3層の配線部39を形成し、シリコンウエハ20上に形成された接触端子部付き検査用配線基板35を得る。図4(e)においては、信号用の接触端子部47が、ポリイミド膜からなる絶縁層32aに形成された微細なスルーホール34aに銅などのめっきにより埋め込まれた導体部(ビア)を有する第1層の配線部48を介して、該第1層の配線部48のパッドと保護ポリイミド膜32、接着シート28及びポリイミド膜からなる絶縁層32bに形成された微細なスルーホール34bに銅などのめっきにより埋め込まれた導体部(ビア)を有する第3層の配線39に接続される場合を示している。要するに、第3層の配線39は、第1層の配線部のパッドと微細なスルーホール34bに埋め込まれた導体部(ビア)によって接続される。その結果、0.08mm〜0.15mmの厚さの金属薄板29を開口させて形成されたグラウンド層40は、第1層の配線部48、スルーホール34bに埋め込まれた導体部(ビア)および第3層の配線部39で囲まれ、信号線の高速信号特性(100MHz〜数10GHz程度の高周波数)を大幅に向上させることが可能となる。なお、図10及び図11に示す如く、周囲まで引き出させる引き出し配線としては、第3層の配線39でもよいし、第1層の配線48でもよい。
【0050】
また、グランド用の接触端子部47は、微細なスルーホール32aを介して第1層の配線部に接続され、該第1の配線部のパッドから微細なスルーホールを介してグラウンド層40に接続されることになる。
【0051】
次に、プローブ用配線基板35aを、特開平10−308423号公報や特開平11−23615号公報に記載されているように、例えば図12に示す接続装置として用いる場合には、第3層の配線39の表面の周辺領域351に、金属枠45を位置合せをして接着剤によって絶縁をとって接着固定する。望ましくは、第3層の配線の表面に保護用のポリイミド膜(図示せず)を表面が平坦になるように形成し、該保護用のポリイミド膜の表面の周辺領域351に、金属枠45を位置合せして接着固定する。次に、シリコーン系のコーテイング材を緩衝層46として枠45の中に供給する。緩衝層46の役目は、多数の接触端子47aの先端が半導体ウエハ1に配列された電極3に接触する際の全体としての衝撃を緩和すると共に、個々の接触端子47aの先端の高さの±2μm程度以下のバラツキを局部的な変形によって吸収して半導体ウエハ1上に配列された各電極3の高さの±0.5μm程度のバラツキに倣って均一な食い込みによる接触を行なわせるためである。しかし、接触端子47aの先端の高さのバラツキが±0.5μm程度以下に形成できれば、緩衝層46は必ずしも必要としない。
【0052】
次に、上記枠45に押さえ部材43をねじ56によりねじ止めする。次に、型材であるシリコンウエハ20をエッチングするためのステンレス製の固定治具(図示せず)に、上記押さえ部材43を枠45にねじ止めしたプローブ用配線基板35を形成したシリコンウエハ20を、Oリングを介してステンレス製の蓋(図示せず)との間に装着する。
【0053】
次に、上記ステンレス製の固定治具を90度の水酸化カリウム水溶液中に投入し、シリコンウエハ20をエッチング除去する。次に、フッ化水素酸とフッ化アンモニウムの混合液、過マンガン酸カリウム溶液、銅エッチング液に順次浸漬して、二酸化シリコン膜21および下地膜22であるクロム膜、銅膜を除去する。この結果、図4(e)に示す断面形状のプローブ用配線基板の第1の実施例35aが得られることになる。
【0054】
こうして作製された第1の実施例35aは、高さ15μm、底面角20μm程度の多数の微細接触端子47aが、半導体チップの電極の配列に合せて狭ピッチ(例えば30μm間隔以下)で配列されるように、多数の接触端子部47が検査用配線基板35の下層の絶縁層32aに埋め込まれて配列される。そして、配列された多数の信号用の接触端子部47は、複数の絶縁層に形成された微細スルーホールを介して引き出し配線となる第1の配線層または第1の配線層を介して引き出し配線となる第3の配線の層に電気的に接続されることになる。また、グラウンド用の接触端子は、微細なスルーホールを介して第1層の配線部に接続され、該第1層の配線部のパッドと微細なスルホールを介してグランド層に接続されることになる。
【0055】
以上説明した第1の実施例によれば、クロム、銅などの下地膜22によりポリイミド膜32aとシリコンウエハ20との密着力を高めることができ、工程中での両者の剥がれ、ポリイミド膜32aの膨れを抑制することができた。また、0.08mm〜0.15mm程度の厚さの42アロイシート等の金属薄板からなるグラウンド層40により接触端子の面内位置を高精度に保つことができた。さらに、42アロイシート等の金属薄板をエッチングによって開口部を作ってグランド層40として用いることによって、信号線の高速信号特性(100MHz〜数10GHz程度の高周波数)を大幅に向上させることができた。
【0056】
<プローブ用配線基板第2の実施例>
本発明に係る接続装置に用いられるプローブ用配線基板の第2の実施例の製造工程を図5に示す。
【0057】
図5(a)、(b)は、図4(a)、(b)と同様である。
【0058】
第2の実施例において、第1の実施例と相違する第1の点は、まず、下地膜22を種膜としてレジスト開口パターン部にまず硬質の金属であるニッケルめっきを施し、その上に銅めっきを充填し、パターン分離を施すことで接触端子部47付第1層の配線48を形成してレジストを除去する点である。上記接触端子部付第1層の配線部48は、接触端子部用のレジスト開口パターンを形成してニッケルめっきを充填し、第1層の配線部用のレジスト開口パターンを形成して銅めっきを充填してほぼ同層にて繋げて形成することも可能である。このように第2の実施例では、第1層の配線をほぼ同層において接触端子部47に繋げて上に繋げる導体部(ビア)からなる第3層の配線部39を接触端子部47から平面的に外側へ離したいためである。これによって、例えば、図7に示すように、接触端子部47の真上に弾性樹脂38等を配置させることが可能となる。
【0059】
次に、第1の実施例と相違する第2の点は、上記接触端子部47付第1層の配線48上および該第1層の配線48間上に、保護用ポリイミド膜なしで、例えば新日鐵化学(株)製SPB−Aなどのポリイミドを基材とする低融点接着シート28を介して金属薄板としての0.08mm〜0.15mm程度の厚さの42アロイシート29を積層接着する点にある。この結果として、図5(c)に示す断面形状が得られることになる。なお、金属薄板29としては、第1の実施例に記載された他の材料も使用することは可能である。
【0060】
その後の工程は、第1の実施例と同様である。即ち、金属薄板29において上記配線48におけるパッド箇所の近辺をエッチングにより除去して開口させたグラウンド層40を形成し、その上に絶縁層となる15μm程度の厚さのポリイミド膜32bを形成する。次に、ポリイミド膜32b上にスルーホール形成用のマスク33を作成する。グラウンド層40を露出させることのないようにして、配線48上のパッドに到達するスルーホール34bを第1の実施例と同様に形成する。この結果、図5(d)に示す断面形状が得られることになる。
【0061】
次に、水酸化ナトリウム水溶液に浸漬してマスク33を除去する。次に、スルーホール34bの側壁を含むポリイミド膜32b上に、銅などのめっきを施し、パターニングして第3層の配線部39を形成する。勿論、引き出し配線としては、第3層の配線部39を使用するのがよい。
【0062】
次に、プローブ用配線基板35bを、特開平10−308423号公報や特開平11−23615号公報に記載されているように、例えば図12に示す接続装置として用いる場合には、第3層の配線39の表面の周辺領域351に、金属枠45を位置合せをして接着剤によって絶縁をとって接着固定する。望ましくは、第3層の配線の表面に保護用のポリイミド膜(図示せず)を表面が平坦になるように形成し、該保護用のポリイミド膜の表面の周辺領域351に、金属枠45を位置合せして接着固定する。次に、シリコーン系のコーテイング材を緩衝層46として枠45の中に供給する。そして、上記枠45に押さえ部材43をねじ56によりねじ止めする。次に、型材であるシリコンウエハ20をエッチングするためのステンレス製の固定治具(図示せず)に、第1の実施例と同様に、装着する。
【0063】
次に、第1の実施例と同様に、上記ステンレス製の固定治具を90度の水酸化カリウム水溶液中に投入し、シリコンウエハ20をエッチング除去し、更に、二酸化シリコン膜および下地膜であるクロム膜、銅膜を除去する。この結果、図5(e)に示す断面形状のプローブ用配線基板の第2の実施例35bが得られることになる。
【0064】
この第2の実施例35bによれば、第1の実施例と同様な作用効果が得られると共に、保護用ポリイミド膜成膜工程を無くし、更にスルーホール形成工程を減らすことが可能となる。
【0065】
<プローブ用配線基板の第3の実施例>
本発明に係る接続装置に用いられるプローブ用配線基板の第3の実施例の製造工程を図6に示す。
【0066】
第3の実施例において、第1の実施例と相違する第1の点は、図6(a)、(b)に示すように、単結晶シリコンウエハ20上に接触端子部47を作っておくことにある。そして、第1の実施例と相違する第2の点は、図6(c)〜(e)に示すように、別途、ガラス基板36上にプローブ用配線基板を作成し、作成終了後ガラス基板を除去することにある。更に、第1の実施例と相違する第3の点は、図6(f)に示すように、別々に作っておいた接触端子部47とプローブ用配線基板の底面のスルーホール導体部とをはんだ接合によって固着し、その後二酸化シリコン膜21と下地膜22との界面でシリコンウエハ20を剥離し、下地膜を除去することによって第3の実施例35cを完成させることにある。
【0067】
即ち、図6(a)、(b)において、接触端子部47を形成するまでは、第1の実施例と同様である。ただし、下地膜22として金膜を使用した。
【0068】
別途、ガラス基板36上に、第1の実施例と同様に、絶縁層となる15μ厚程度のポリイミド膜32aを形成し、ポリイミド膜32a上に、スルーホール形成用のアルミニウム膜からなるマスク33を形成する。これをマスクとして、第1の実施例と同様に、レーザ加工等によりポリイミド膜32aにスルーホール34aを形成する。この結果、図6(c)に示す断面形状が得られる。
【0069】
その後、第1の実施例と同様に、水酸化ナトリウム水溶液に浸漬してマスク33を除去する。その後、第1の実施例と同様に、スルーホール34aの側壁を含むポリイミド膜32a上に、スパッタによりクロムと銅の膜を逐次積層し、これを種膜として、いわゆるセミアディティブ法により、レジストパターニング、銅めっき、パターン分離を経て第1層の配線部48を形成し、その上に保護用ポリイミド膜27を成膜する。
【0070】
上記第1層の配線部48におけるパッド箇所に相当する箇所をエッチングにより除去した金属薄板としての0.08mm〜0.15mm程度の厚さの銅板19(グラウンド層40)と低融点接着シート27とを別途積層接着し、これを上記保護用ポリイミド膜27上に積層接着する。この結果、図6(d)に示す断面形状が得られる。
【0071】
第1の実施例と同様に、その上に絶縁層となるポリイミド膜32bを形成し、グラウンド層40を露出させることのないように銅板の開口部の接着シート28およびポリイミド層32bに上記第1層の配線部48上のパッドに到達する微小径穴34bをスルーホール34aと同様な加工方法を用いてあける。次に、穴34b内およびポリイミド膜32bの表面に銅などのめっきを施し、パターニングして第3層の配線部39を形成し、検査用配線基板を得る。引き出し配線としては、第3層の配線部39でも、第1層の配線部48のどちらでも良い。
【0072】
その後、検査用配線基板をガラス基板36から分離するため、フッ化水素酸とフッ化アンモニウムの混合液に浸漬してガラス基板36をエッチング除去する。この際、プローブ用配線基板を治具等によって密封して上記混合液の影響を受けないようにする必要がある。
【0073】
次に、底面のスルーホール導体部分(第1層の配線部48)に、3μm厚程度のはんだ37をめっきにより形成する。この結果、図6(e)に示す断面形状の検査用配線基板が得られる。
【0074】
次に、上記シリコンウエハ付きニッケル製接触端子部47とプローブ用配線基板の底面のはんだ37箇所とを接触させ、加熱してはんだ固着させる。
【0075】
次に、プローブ用配線基板35cを、例えば図12に示す接続装置として用いる場合には、第3層の配線39の表面の周辺領域351に、金属枠45を位置合せをして接着剤によって絶縁をとって接着固定する。望ましくは、第3層の配線の表面に保護用のポリイミド膜(図示せず)を表面が平坦になるように形成し、該保護用のポリイミド膜の表面の周辺領域351に、金属枠45を位置合せして接着固定する。次に、シリコーン系のコーテイング材を緩衝層46として枠45の中に供給する。そして、上記枠45に押さえ部材43をねじ56によりねじ止めする。次に、型材であるシリコンウエハ20をエッチングするためのステンレス製の固定治具(図示せず)に、第1及び第2の実施例と同様に、装着する。
【0076】
次に、二酸化シリコン膜21と下地膜22との界面でシリコンウエハ20を剥離し、金膜からなる下地膜22を除去することによって第3の実施例35cが完成される。
【0077】
こうして作製された第3の実施例35cによれば、第1の実施例と同様な作用効果が得られる。また、金膜による下地膜22としたことで、二酸化シリコン膜21とプローブ用配線基板との分離が容易となる。また、シリコンウエハ20をクリーニングし、上記金膜による下地膜22の形成から繰り返すことで、新たな接触端子部の形成の型材として使用することもできる。
【0078】
以上説明した第1〜第3の実施例によれば、微細かつ狭ピッチの接触端子47aを有し、図4(e)、図5(e)、図6(f)に示すように、グラウンド層40を、接触端子部47、第1層の配線部48、スルーホールに充填された導体部(ビア)を含めて第3層の配線部39で囲むように形成したので、配線から発生した電磁界がグランド層40に引き込まれることになり、信号線の高速信号特性を大幅に向上させることができ、しかも積層接着された金属薄板29、19を開口させてグランド層40を形成するようにしたので、接触端子の面内位置を高精度に保つことができる効果が得られる。さらに、金属薄板29として、インバー(鉄−36wt%ニッケル合金)や42アロイ(鉄−42wt%ニッケル合金)などを使用すると、バーイン試験にも十分対応させることが可能となる。
<プローブ用配線基板の第4の実施例>
本発明に係る接続装置に用いられるプローブ用配線基板の第4の実施例を図7に示す。本第4の実施例は、半導体チップに接触させるために荷重をかけるため、接触端子部47の真上近辺の金属薄板29を開口させた保護用ポリイミド膜27上に弾性樹脂38を配置したプローブ用配線基板35dである。(図7(a))
第4の実施例の製造プロセスは、まず、上記第1の実施例に記載と同様の方法で金属薄板としての42アロイシート29の積層接着までを実施する。次に、平面的に上記接触端子部47の真上近辺の42アロイシート29をエッチングにより除去し、エッチング箇所にシリコーンゴム系接着剤などの弾性樹脂38を印刷することによって第4の実施例35dが得られる。
【0079】
次に、プローブ用配線基板35dを、例えば図12に示す接続装置として用いる場合には、42アロイシート29の表面に保護用のポリイミド膜(図示せず)を表面が平坦になるように形成する。次に、該保護用のポリイミド膜の表面に、金属枠45を位置合せして接着固定する。そして、上記枠45に押さえ部材43をねじ56によりねじ止めする。次に、型材であるシリコンウエハ20をエッチングするためのステンレス製の固定治具(図示せず)に、第1及び第2の実施例と同様に、装着する。その後、第1の実施例と同様に、シリコンウエハをエッチングにより除去し、更に、二酸化シリコン膜21および下地膜22であるクロム膜、銅膜を除去する。
【0080】
こうして作製された接続装置35dの上方図を、図7(b)に示す。四角形の辺上に配置された接触端子47aを取り囲むように42アロイシートが、接触端子の直上には弾性樹脂38が配置されている。以上より、42アロイシートにより面内の位置精度を精確に固定できた。また、押さえ部材43の突出部43aを押し当てて弾性樹脂38を押し出すことにより、安定した接触特性を得ることができた。このような接続装置は、接続端子の多数化、接触面積の拡大、ひいては複数チップの端子に対する一括接続が可能であった。
【0081】
<プローブ用配線基板の第5の実施例>
本第5の実施例は、図8に示すように、上記第4の実施例により作製したプローブ用配線基板の配線構造を多層化したもの35eである。
【0082】
上記第5の実施例の製造プロセスは、第1の実施例と同様であり、第3層の配線部39を形成した後、金属薄板29における上記接触端子部47の真上近辺の開口させた箇所の絶縁層32b上にシリコーンゴム系接着剤などの弾性樹脂38を印刷することでプローブ用配線基板35eを得る。その後は、第4の実施例と同様である。
【0083】
こうして作製された35eは、第4の実施例と同様な作用効果が得られる。
【0084】
<プローブ用配線基板の第6の実施例>
本第6の実施例は、図9に示すように、第3層の配線部39を形成した後、接触端子部47の真上近辺の絶縁層27、28、32bに第1層の配線層48の表面までレーザにより穴を加工する。この穴は、第1層の配線層48に到達してもしなくてもよい。その穴にシリコーンゴム系接着剤などの弾性樹脂38を印刷することでプローブ用配線基板35fを得る。その後は、第4及び第5の実施例と同様である。
【0085】
こうして作製された35fは、上記第5の実施例に加え、弾性樹脂38が接触端子のより近傍に形成されたことにより、更なる低荷重でも上記第5の実施例と同等の接触特性を有するプローブ用配線基板を作成することができた。
【0086】
以上説明した第1〜第6の実施例では、開口させた金属薄板をグランドに接続してグランド層40として説明したが、必ずしもグランドに接続しないで、電気的に浮かせて構成しても良い。
【0087】
次に、上記第1〜第6の実施例により作製したプローブ用配線基板を備えた接続装置を用いた半導体チップ検査装置または半導体チップ製造装置について説明する。
【0088】
プローブ用配線基板35における接触端子の配置およびプローブ用配線基板の配線は、被検査対象物、例えば、半導体チップの電極パッドの配置に対応して種々構成される。図10および図11に、これら35の全体の実施例を示す。図10(a)は35の全体の第7の実施例を示す平面図であり、図10(b)はその配線が設けられているプローブ用配線基板35を折り曲げた状態を示す斜視図である。図11(a)は、35の全体の第8の実施例を示す平面図であり、図11(b)はプローブ用配線基板35を折り曲げた状態を示す斜視図である。なお、これらの図において、接触端子および配線は、図示および説明の簡単のため数を少なくし、また密度を低くして表示してある。実際には、さらに多数の接触端子を設け、また、高密度で配置される。
【0089】
図10(a)、(b)、および図11(a)、(b)に示すように、接続装置には、例えば、ポリイミド膜を基材とするプローブ用配線基板上に、被検査対象の電極パッド3に対応する位置に配置された接触端子47aが一端に接続され、他端はプローブ用配線基板の周縁部に設けられた電極51であり、それらを結線する配線48又は39が形成されている。配線48又は39は、種々の態様で配線できる。例えば、各配線を一方向に引き出して配線したり、放射状に配線したりすることができる。具体的には、図10(a)および(b)に示す第1の実施例は、プローブ用配線基板を長方形状に形成し、両端部に電極51を配置してある。図11(a)および(b)に示す第2の実施例は、プローブ用配線基板を四角形状に形成し、四角形の各辺に設けられる電極51まで配線48又は39が設けられる。
【0090】
検査装置本体へ電気信号を伝送するための接続装置は、例えば、被検査対象がウエハに形成された半導体チップ表面の電極パッドである場合は、図10(a)または図11(a)に示したように、半導体チップを形成したウエハの領域101よりもひと回り大きなシリコンウエハなどの接触端子形成用型材102を用いて、第1〜第6の実施例の方法で製造される。なお、図10(b)あるいは図11(b)は、接触端子47aを形成した領域101を多角形で囲うように折り曲げたものである。
【0091】
なお、本実施例では被検査対象がウエハに形成された全部の半導体チップの電極パッドを一括して接触する場合を示したが、本発明は、これに限られない。例えば、半導体チップを個別に、あるいは任意の個数の半導体チップを同時に検査するための接続装置として、プローブ用配線基板をウエハサイズよりも小さな領域で製造してもよい。
【0092】
図12は、本発明に係るプローブ用配線基板35を備えた接続装置を検査接続系に組み込む形態の要部を示す図である。上部固定板40と、それに固定され、下部に球面41aを有する支持軸であるセンターピボット41並びにセンターピボット41を中心に左右および前後に対称に設置され、上下の変位に対して常に一定の押付け力を付与する押付け力付与手段であるスプリングプローブ42と、上記センターピボット41に対して傾き43cにより傾動可能に保持されながら上記スプリングプローブ42により低荷重(1ピン当たり3〜50mN程度)の押付け力が付与される押さえ部材43と、プローブ用配線基板35と、該プローブ用配線基板35の裏面の周囲部352に固着した枠45と、該プローブ用配線基板35と押さえ部材43の間に設けられた緩衝層46又は弾性樹脂38と、プローブ用配線基板35上に設けられた接触端子部47とを有する。上記押さえ部材43に対する押付け力をスプリングプローブ42で付与するように構成したのは、スプリングプローブ42の先端の変位に対してほぼ一定の低荷重の押付け力が得られるようにしたためであり、必ずしもスプリングプローブ42を用いる必要はない。即ち、センターピボット(押さえ部材支持軸)41と押さえ部材43との間の係り合いの関係及び対称に配置されたスプリングプローブ42によって1ピン当たり低荷重のコンプライアンス機構が形成され、このコンプライアンス機構によって多数の接触端子47aの先端が1個又は多数個の半導体素子についての電極3の面3aに追従して倣って平行出しが行われる。
【0093】
上部固定板40は、支持配線基板50に搭載される。支持配線基板50は、例えば、ポリイミド樹脂やガラスエポキシ樹脂等の樹脂材からなり、内部配線50bおよび接続端子50cを有している。前記電極50aは、例えば、内部配線50bの一部に接続されるビア50dで構成される。支持配線基板50とプローブ用配線基板35とは、例えば、支持配線基板50とプローブ用配線基板35とを押さえ部材53と挟み込んで、ねじ54等を用いて固定される。プローブ用配線基板35は、その周縁部が枠45より外側に延長するように形成され、この延長部を、枠45の外側で滑らかに折り曲げて支持配線基板50上に固定する。その際、プローブ用配線基板35の配線48又は39は、支持配線基板50に設けられている電極50aに電気的に接続される。この接続は、例えば、電極51と電極50aに直接圧力をかけて接触させるか、異方性導電シート52、あるいははんだなどを用いて接続する。
【0094】
緩衝層46としては、弾性を有する物質が望ましく、ゴム状弾性を有する高分子材料の例として、シリコンゴム等が挙げられる。また緩衝層46としては、押さえ部材43を枠45に対して移動可能にシールして、このシールされた空間に気体を供給するように構成しても良い。また、接触端子47aの高さを均一にできれば、緩衝層46を省略した構成にしてもよい。なお、図12では説明の簡単のため、接触端子部47および配線48又は39は2つの接触端子分のみ示すが、実際には、複数個が配置される。
【0095】
本発明に係る接続装置は、ウエハの状態において、多数並設された半導体チップの中の1個または多数個の半導体チップについて、同時にかつ低荷重(1ピン当たり3〜50mN程度)で表面に酸化物が形成されたアルミニウムまたははんだ等の電極パッド3と、0.05〜0.1Ω程度の安定した低抵抗値で確実に接続させることにある。これによって、従来技術のようにスクライブ動作をさせる必要がなく、スクライブ動作による圧痕や電極材料のくずの発生を防止することができる。即ち、プローブ用配線基板35において、電極パッド3の配列に対応するように並設された接触端子47aの先端を尖せると共に、枠45で支持された周辺部352に対して、この周辺部352内の上記接触端子部47を並設した領域部351を、押さえ部材43の下側に形成された突出部43aにおける高精度の平坦度が確保された下面43bに倣って緩衝層46又は弾性樹脂38を挾んで張り出させてプローブ用配線基板自身のたるみをなくし、この張り出された領域部351に並設された接触端子47aの尖った先端を、アルミニウムまたははんだ等の電極パッド3に垂直に低荷重で押圧することによって、電極パッド3の表面に形成された酸化物を容易につき破り、その下面の電極の金属導体材料に接触させ、安定した低抵抗値で良好な接触を確保することができる。特に、枠45で支持された周辺部352に対して、この周辺部352内の多数の接触端子部47を並設した領域部351を、押さえ部材43の下側に形成された突出部43aにおける高精度の平坦度が確保された下面43bに倣って緩衝層46又は弾性樹脂38を挾んで張り出させることによってプローブ用配線基板自身のたるみをなくし、多数の接触端子47の先端の平坦度を突出部43aの下面43bの平坦度に合わせて高精度を確保することにある。なお、領域部351における張り出し量は、押さえ部材43にセンターピボット41を中心に左右および前後に締着されて調整可能なねじ57の押さえ部材43の下面からの突出し量によって定まることになる。即ち、センターピボット41を中心に左右および前後に設けられて押さえ部材に形成された穴に挿入されたねじ56を、枠45に対して締め付け、押さえ部材43の突出部43aを下降させることによって、押さえ部材43に突出し量を定めて取り付けられたねじ57の下端を、プローブ用配線基板35における領域部351の周辺部352の接着固定した枠45の上面に接触させる。これにより、緩衝層46又は弾性樹脂38を介して多数の接触端子47が並設された領域部351を張り出させ、プローブ用配線基板自身のたるみがなくなることになる。以上より、多数の接触端子47aに亘った接触端子の尖った先端の平坦度を±2μm程度以下の高精度に確保することができる。なお、特開2002−139554号公報には、このほかにもいくつかの検査接続系が記載されており、これらいずれの方式でもよい。
【0096】
本発明に係る接続装置を用いて、検査対象である半導体チップに対する電気的特性検査について、図13を用いて説明する。図13は、本発明に係る検査装置の全体構成を示す図である。検査装置は、半導体装置の製造におけるウエハ接続装置として構成されている。この検査装置は、半導体ウエハ1を支持する試料支持系160と、被検査対象1の電極パッド3に接触して電気信号の授受を行う検査接続系120と、試料支持系160の動作を制御する駆動制御系150と、被検査対象1の温度制御を行う温度制御系140と、半導体チップ2の電気的特性の検査を行うテスタ170とで構成される。半導体ウエハ1には多数の半導体チップ2が配列され、各半導体チップ2の表面には外部と接続するための微細電極パッド3が複数、かつ狭ピッチで配列されている。試料支持系160は、半導体ウエハ1を載置するためのほぼ水平に設けられた試料台162と、この試料台162を支持するように垂直に配置される昇降軸164と、この昇降軸164を昇降駆動する昇降駆動部165と、この昇降駆動部165を支持するX−Yステージ167とで構成される。X−Yステージ167は、筐体166の上に固定される。昇降駆動部165は、例えば、ステッピングモータなどから構成される。試料台162には回動機構が設けられており、水平面内における試料台162の回動変位が可能にされている。試料台162の位置決め動作は、X−Yステージ167と昇降駆動部165と回転機構による動作を組み合わせて行われる。
【0097】
試料台162の上方には、検査接続系120が配置される。すなわち、図12に示すプローブ用配線基板35および支持配線基板50は、当該試料台162に平行に対向する姿勢で設けられる。なお、本実施の形態では、端子50cは同軸コネクタで構成される。端子50cに接続されるケーブル171を介して、テスタ170と接続される。
【0098】
駆動制御系150は、ケーブル172を介してテスタ170と接続される。また、駆動制御系150は、試料支持系160の各駆動部に制御信号を送って、その動作を制御する。すなわち、駆動制御系150は内部にコンピュータを備え、ケーブル172を介して伝達されるテスタ170のテスト動作の進行情報に合わせて、試料支持系160の動作を制御する。また、駆動制御系150は操作部151を備え、駆動制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
【0099】
試料台162には、半導体チップ2についてバーイン試験を行うために、加熱させるための温度調節器141が備えられている。温度制御系140は、試料台162の温度調節器141を制御することにより、試料台162に搭載された半導体ウエハ1の温度を制御する。また、温度制御系140は操作部151を備え、温度制御に関する手動操作の指示を受け付ける。
【0100】
以下、検査装置の動作について説明する。検査対象である半導体ウエハ1は、試料台162の上に位置決めして載置される。半導体ウエハ1上に離して形成された複数の基準マークの光学像を、イメージセンサまたはTVカメラ等の撮像装置で撮像し、得られる画像信号から複数の基準マークの位置を検出する。上記検出された基準マークの位置情報から、半導体ウエハ1の品種に応じて半導体チップ2の配列情報および半導体チップ2上の電極パッド3の配列情報を認識し、電極パッド群全体としての2次元の位置情報を算出する。
【0101】
さらにプローブ用配線基板35上に形成された多数の接触端子47aの中で特定の接触端子の光学像、または検査用配線基板35上に離して形成された複数の基準マークの光学像を、イメージセンサまたはTVカメラ等の撮像装置で撮像し、特定の接触端子または複数の基準マークの位置を検出する。これらの情報に基づいて、接触端子群全体としての2次元の位置情報を算出する。
【0102】
駆動制御系150は、上記接触端子群全体としての2次元の位置情報に対する上記電極パッド群全体としての2次元の位置情報のずれ量を算出し、ずれ量に基づいてX−Yステージ167および回動機構を駆動制御し、半導体ウエハ1上に配列された複数個の半導体チップ上に形成された電極パッド3の群を、接続装置35に並設された多数の接触端子47の群の直下に位置決めする。その後、駆動制御系150は、例えば、試料台162上に設置されたギャップセンサによって測定されたプローブ用配線基板35における領域部351の面と半導体ウエハ1との距離に基づいて、昇降駆動部165を作動させて、多数の電極パッド3の全体の面3aが接触端子の先端に接触した時点から数μm程度押し上げる状態になるまで試料台162を上昇させる。図14は、半導体検査装置による電極パッドが並設された半導体チップに対する検査の外観を示す。
【0103】
これにより、多数の接触端子47aの全体が多数の電極パッド3の全体の面3aに追従して平行出しされると共に、個々の接触端子の高さのバラツキを緩衝層46又は弾性樹脂38によって吸収し、低荷重(1ピン当たり3〜50mN程度)に基づく食い込みによる接触が行われ、各接触端子47aと各電極パッド3とは低抵抗(0.01Ω〜0.1Ω)で接続されることになる。
【0104】
この状態で、半導体チップ2についてバーイン試験を行うときには、試料台162に搭載された半導体ウエハ1の温度を制御すべく、温度制御系140によって試料台162の温度調節器141を制御することにより実行される。そのためプローブ用配線基板は可撓性があり、好ましくは耐熱性がある樹脂を主体に形成する。本実施例では、ポリイミド樹脂を用いた。
【0105】
ケーブル171、支持配線基板50、プローブ用配線基板35、および接触端子部47を介して、半導体ウエハ1に形成された半導体チップとテスタ170との間で、動作電力や動作試験信号などの授受を行い、半導体チップの電気的特性の可否などを判別する。上記の一連の動作が、半導体ウエハ1に形成された複数の半導体チップの各々について実施され、電気的特性の可否などが判別される。
【0106】
【発明の効果】
本発明によれば、半導体チップの高集積化に伴う狭ピッチかつ高密度な電極パッドに、接触端子の群を小さな接触圧(1ピン当たり3〜50mN程度)で単に押しつけることによって、圧痕やクズの発生など損傷させることなく、0.05Ω〜0.1Ω程度の低抵抗で安定した接続を実現することができる効果を奏する。
【0107】
また、本発明によれば、多数の接続端子を検査用配線基板上に容易に並設することが可能となり、ウエハ上に多数並設された半導体チップの中で1個または多数個の半導体チップの電極パッドを同時に確実に接続させて、各半導体チップの電気的特性評価を行うことができる効果を奏する。さらに、高周波電気信号(100MHz〜数10GHz程度の高周波数)の伝送を可能にすることができる効果を奏する。加えて、バーイン試験のような高温での電気的特性評価が可能であるなど、高密度化し狭ピッチ化する半導体チップの電気的特性評価を実現する。
【図面の簡単な説明】
【図1】半導体チップが配列された検査対象物であるウエハを示す斜視図および半導体チップを示す斜視図。
【図2】スルーホールにおけるテーパ角を示す説明図。
【図3】(a)は、テーパ角が90度を越えたスルーホールに対するスパッタ不良の様子、(b)はテーパ角が90度を越えたスルーホールに対するめっき不良の様子を、それぞれ示す説明図。
【図4】本発明に係るプローブ用配線基板の第1の実施例の製造工程を示す説明図。
【図5】本発明に係るプローブ用配線基板の第2の実施例の製造工程を示す説明図。
【図6】本発明に係るプローブ用配線基板の第3の実施例の製造工程を示す説明図。
【図7】本発明に係るプローブ用配線基板の第4の実施例を示す説明図であり、(a)は断面図、(b)は上面図。
【図8】本発明に係るプローブ用配線基板の第5の実施例の構造を示す説明図。
【図9】本発明に係るプローブ用配線基板の第6の実施例の構造を示す説明図。
【図10】(a)は、本発明に係るプローブ用配線基板の全体を示す第7の実施例を示す平面図、(b)はその斜視図。
【図11】(a)は、本発明に係るプローブ用配線基板の全体を示す第8の実施例を示す平面図、(b)はその斜視図。
【図12】本発明に係るプローブ用配線基板を備えたプロービング装置を検査接続系に組み込む形態の要部を示す説明図。
【図13】本発明に係るプローブ用配線基板を備えたプロービング装置を用いてテスタによる半導体素子の特性検査をする説明図。
【図14】本発明に係る半導体検査装置による、電極パッドが並設された半導体チップに対する検査の外観を示す説明図。
【符号の説明】
1…ウエハ、2…半導体チップ(半導体素子)、3…電極パッド、10…エキシマレーザ光、11…レーザ光軸、12…レーザ光軸垂直面、13…レーザ加工用金属膜マスク、14…ポリイミド膜、15…配線層、16…テーパ角、19…銅板、20…シリコンウエハ、21…二酸化シリコン膜、22…下地膜、23…スパッタ膜、24…スパッタ膜未形成部分、25…めっき膜、26…めっき未充填部分、27…保護用ポリイミド膜、28…低融点接着シート、29…42アロイシート(金属薄板)、30…二酸化シリコン膜、31…四角錐形状穴、32、32a、32b…ポリイミド膜(絶縁層)、33…アルミニウム膜(マスク)、34、34a、34b…スルーホール、35、35a〜35f…プロービング装置、36…ガラス基板、37…はんだ、38…弾性樹脂、39…配線(第3層の配線部)、40…上部固定板、41…センターピボット、41a…下部球面、42…スプリングプローブ、43…押さえ部材、43a…突出部、43b…下面、43c…傾き、351…領域部、352…周辺部、45…枠、46…緩衝層、47…接触端子部、47a…接触端子、48…配線(第1層の配線部)、50…支持配線基板、50a…電極、50b…内部配線、50c…接続端子、50d…ビア、51…電極、52…異方性導電シート、53…押さえ部材、54…ねじ、56…ねじ、57…ねじ、101…ウエハにおける半導体チップの並設領域、102…接触端子形成用型材、103…切れ目、120…検査接続系、140…温度制御系、141…温度調節器、150…駆動制御系、151…操作部、160…試料支持系、162…試料台、164…昇降軸、165…昇降駆動部、166…筐体、167…X−Yステージ、170…テスタ、171…ケーブル、172…ケーブル。

Claims (9)

  1. 検査対象上に配列された電極群に該電極群に対応してプロービング側の領域部に配列された接触端子群を接触させて電気信号を前記検査対象に入出力するためのプローブ用配線基板であって、
    前記接触端子群の各接触端子部に電気的に接続される第1の配線部を複数有する第1の配線層と、該第1の配線層と第2の絶縁層を挟み込んで形成された第2の配線部を複数有する第2の配線層と、前記第2の絶縁層に設けられ、前記各第1の配線部と前記各第2の配線部とを電気的に接続する第2のスルーホール導体部と、前記第1の配線層と第2の配線層との間の前記第2の絶縁層内に埋め込み、少なくとも前記スルーホール導体部近辺を開口させた金属薄板とを備え、前記第2又は第1の配線部を周縁部まで引き出し配線で引き出すように形成したことを特徴とするプローブ用配線基板。
  2. 検査対象上に配列された電極群に該電極群に対応してプロービング側の領域部に配列された接触端子群を接触させて電気信号を前記検査対象に入出力するためのプローブ用配線基板であって、
    前記接触端子群の各接触端子部に電気的に接続される第1の配線部を複数有する第1の配線層と、該第1の配線層と第2の絶縁層を挟み込んで形成された第2の配線部を複数有する第2の配線層と、前記第2の絶縁層に設けられ、前記各第1の配線部と前記各第2の配線部とを電気的に接続する第2のスルーホール導体部と、前記第1の配線層と第2の配線層との間の前記第2の絶縁層内に、少なくとも前記スルーホール導体部近辺を開口させた金属薄板を埋め込んで形成したグランド層とを備え、前記第2又は第1の配線部を周縁部まで引き出し配線で引き出すように形成したことを特徴とするプローブ用配線基板。
  3. 前記接続端子群と前記第1の配線層との間に第1の絶縁層を挟み込み、前記各接触端子部と前記第1の配線部との間を前記第1の絶縁層に設けられた第1のスルーホール導体部で電気的に接続して構成したことを特徴とする請求項1又は2記載のプローブ用配線基板。
  4. 前記接触端子群と前記第1の配線層とをほぼ同層で形成し、前記各接触端子部と前記第1の配線部とを電気的に繋げて構成したことを特徴とする請求項1又は2記載のプローブ用配線基板。
  5. 前記各接触端子部を前記第1のスルーホール導体部の底面にはんだ接合により固着したことを特徴とする請求項4記載のプローブ用配線基板。
  6. 前記金属薄板において前記接触端子群の真上近辺に開口を形成し、前記絶縁層上において前記接触端子群の真上近辺に弾性樹脂を設け、該弾性樹脂を押さえ部材で押圧して前記絶縁層に埋め込まれた前記金属薄板の開口を通して前記接触端子部に押圧力を付与するように構成したことを特徴とする請求項1又は2記載のプローブ用配線基板。
  7. 前記金属薄板において前記接触端子群の真上近辺に開口を形成し、前記絶縁層において前記金属薄板の開口を通して前記接触端子群の上面近傍まで到達する穴内に弾性樹脂を設け、該弾性樹脂を押さえ部材で押圧して前記接触端子部に押圧力を付与するように構成したことを特徴とする請求項1又は2記載のプローブ用配線基板。
  8. 検査対象上に配列された電極群に該電極群に対応してプロービング側の領域部に配列された接触端子群を接触させて電気信号を前記検査対象に入出力するためのプローブ用配線基板であって、
    前記接触端子群上に第1の絶縁層を挟み込んで設けた第1の配線層と、前記第1の絶縁層に形成され、前記第1の配線層を構成する複数の第1の配線部の各々と前記接触端子群の各接触端子部とを電気的に接続する第1のスルーホール導体部と、前記第1の配線層を被覆する保護用絶縁層と、該保護用絶縁層上に接着され、前記接触端子群の真上近辺を開口させた金属薄板から形成されたグランド層と、前記保護用絶縁層上において前記開口内に弾性樹脂を設け、該弾性樹脂を押さえ部材で押圧して前記保護用絶縁層及び前記第1の絶縁層を介して前記接触端子部に押圧力を付与するように構成したことを特徴とするプローブ用配線基板。
  9. 請求項1乃至8の何れか一つに記載のプローブ用配線基板を支持配線基板に取付け、該プローブ用配線基板のプロービング側と反対の側の前記領域部に取り付けられた押さえ部材に対して接触圧付与手段によって接触圧を付与すると共に前記押さえ部材に対してコンプライアンス機構を係合させて構成されるプロービング装置を用いて、前記引き出し配線を介してテスタに接続された前記接触端子群と前記検査対象の半導体素子の電極群とを、相対的に位置合せを行って所望の接触圧で接触させて電気的に接続し、この接続されたテスタと前記電極との間で電気信号の授受を行って前記半導体素子の電気的特性について検査して半導体素子を製造することを特徴とする半導体素子の製造方法。
JP2003198910A 2003-07-18 2003-07-18 プローブ用配線基板及び半導体素子の製造方法 Expired - Fee Related JP4246558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003198910A JP4246558B2 (ja) 2003-07-18 2003-07-18 プローブ用配線基板及び半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003198910A JP4246558B2 (ja) 2003-07-18 2003-07-18 プローブ用配線基板及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2005038983A true JP2005038983A (ja) 2005-02-10
JP4246558B2 JP4246558B2 (ja) 2009-04-02

Family

ID=34208516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003198910A Expired - Fee Related JP4246558B2 (ja) 2003-07-18 2003-07-18 プローブ用配線基板及び半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP4246558B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007119636A1 (ja) * 2006-04-14 2007-10-25 Kabushiki Kaisha Nihon Micronics プローブシートの製造方法
WO2007119638A1 (ja) * 2006-04-14 2007-10-25 Kabushiki Kaisha Nihon Micronics プローブシートおよび電気的接続装置
JP2010038920A (ja) * 2008-08-04 2010-02-18 Hon Hai Precision Industry Co Ltd バックプレート及びバックプレート付きソケット装置
US7934944B2 (en) 2006-04-07 2011-05-03 Kabushiki Kaisha Nihon Micronics Electrical connecting apparatus
US7934945B2 (en) 2006-09-28 2011-05-03 Kabushiki Kaisha Nihon Micronics Electrical connecting apparatus

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7934944B2 (en) 2006-04-07 2011-05-03 Kabushiki Kaisha Nihon Micronics Electrical connecting apparatus
JP2007285802A (ja) * 2006-04-14 2007-11-01 Micronics Japan Co Ltd プローブシートの製造方法
JP2007285801A (ja) * 2006-04-14 2007-11-01 Micronics Japan Co Ltd プローブシートおよび電気的接続装置
WO2007119636A1 (ja) * 2006-04-14 2007-10-25 Kabushiki Kaisha Nihon Micronics プローブシートの製造方法
US7800001B2 (en) 2006-04-14 2010-09-21 Kabushiki Kaisha Nihon Micronics Probe sheet and electrical connecting apparatus
KR100986994B1 (ko) * 2006-04-14 2010-10-11 가부시키가이샤 니혼 마이크로닉스 프로브 시트의 제조방법
CN101421629B (zh) * 2006-04-14 2011-02-09 日本麦可罗尼克斯股份有限公司 电连接装置
KR101012599B1 (ko) * 2006-04-14 2011-02-10 가부시키가이샤 니혼 마이크로닉스 프로브 시트 및 전기적 접속장치
WO2007119638A1 (ja) * 2006-04-14 2007-10-25 Kabushiki Kaisha Nihon Micronics プローブシートおよび電気的接続装置
US8202684B2 (en) 2006-04-14 2012-06-19 Kabushiki Kaisha Nihon Micronics Method for manufacturing probe sheet
DE112007000936B4 (de) * 2006-04-14 2014-02-13 Kabushiki Kaisha Nihon Micronics Verfahren zur Herstellung einer Sondenlamelle
US7934945B2 (en) 2006-09-28 2011-05-03 Kabushiki Kaisha Nihon Micronics Electrical connecting apparatus
JP2010038920A (ja) * 2008-08-04 2010-02-18 Hon Hai Precision Industry Co Ltd バックプレート及びバックプレート付きソケット装置

Also Published As

Publication number Publication date
JP4246558B2 (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
JP4465995B2 (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JP3553791B2 (ja) 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法
KR100416675B1 (ko) 접속 장치 및 검사 시스템
JP3315339B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
EP0999451A2 (en) Connecting apparatus, method of fabricating wiring film with holder, inspection system and method of fabricating semiconductor element
JP5918205B2 (ja) 試験装置及びその試験方法
CN1797732A (zh) 半导体检查装置以及半导体装置的制造方法
JP2010276541A (ja) 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置
JP2006032593A (ja) プローブカセット、半導体検査装置および半導体装置の製造方法
JP4535494B2 (ja) 薄膜プローブシートの製造方法および半導体チップの検査方法
JP2004144742A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JP4246558B2 (ja) プローブ用配線基板及び半導体素子の製造方法
JP3645203B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置
JP3677027B2 (ja) 接続装置
JP3839347B2 (ja) 半導体装置の製造方法
JP2004132699A (ja) 接続装置、半導体チップ検査装置及び接続装置の製造方法
JP2006071486A (ja) 接続装置、半導体チップ検査装置および半導体装置の製造方法
JP2009098153A (ja) 薄膜プローブの製造方法
JP3658334B2 (ja) 半導体装置の製造方法
JP2002151558A (ja) 半導体検査装置の製造方法および半導体検査装置、ならびに半導体装置の検査方法
JP3563361B2 (ja) 半導体装置の製造方法
JP4343853B2 (ja) 接続装置および接続装置の製造方法
JP2008185596A (ja) 接続装置
JP2004157127A (ja) 半導体装置の製造方法
JP3718133B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050722

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090108

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees