[go: up one dir, main page]

JP2005038504A - データ消去方法及び同方法を用いたデータ消去回路を有するメモリ装置 - Google Patents

データ消去方法及び同方法を用いたデータ消去回路を有するメモリ装置 Download PDF

Info

Publication number
JP2005038504A
JP2005038504A JP2003274113A JP2003274113A JP2005038504A JP 2005038504 A JP2005038504 A JP 2005038504A JP 2003274113 A JP2003274113 A JP 2003274113A JP 2003274113 A JP2003274113 A JP 2003274113A JP 2005038504 A JP2005038504 A JP 2005038504A
Authority
JP
Japan
Prior art keywords
potential
control gate
semiconductor substrate
data
erasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003274113A
Other languages
English (en)
Inventor
Shunji Sekimoto
俊次 関本
Tomohiro Namise
智博 浪瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003274113A priority Critical patent/JP2005038504A/ja
Priority to US10/877,980 priority patent/US7023732B2/en
Priority to KR1020040051711A priority patent/KR101054800B1/ko
Priority to TW093120902A priority patent/TWI279805B/zh
Priority to CNB2004100712017A priority patent/CN100437820C/zh
Publication of JP2005038504A publication Critical patent/JP2005038504A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6892—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode having at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】
データ消去に要する消費電力を増大させることなく、データ消去に要する時間を短縮できるデータ消去方法および、同データ消去方法を用いたデータ消去回路を有するメモリ装置を提供すること。
【解決手段】
本発明では、半導体基板と制御ゲートとの間に消去電圧を印加することによって、浮遊ゲートに蓄積されている電荷を排出して記憶したデータの消去を行うデータ消去方法において、制御ゲートを浮遊状態にしながら半導体基板側の電位を上昇させ、その後、制御ゲートの電位を所定の電位にすることによって、半導体基板と制御ゲートとの間に消去電圧を印加することとした。
また、制御ゲートの電位を、上昇させた半導体基板側の電位が降下しないように所定の時間をかけて降下させることによって所定の電位にすることとした。
【選択図】図３

Description

本発明は、データ消去方法及び同方法を用いたデータ消去回路を有するメモリ装置に関するものである。
従来より、コンピュータをはじめとする各種電子機器は、データの記憶及び消去を行うことができるメモリ装置を内蔵している。
このメモリ装置は、通常、データを記憶する記憶素子とデータを消去するデータ消去回路とから構成されている。
この記憶素子として、半導体基板上に制御ゲートと浮遊ゲートとを有する構造をした不揮発性半導体メモリセルが使用されており、この記憶素子は、浮遊ゲートに蓄積される電子の有無によってデータの記憶を行っている。
かかる記憶素子においてデータの消去を行う場合は、浮遊ゲートに蓄積されている電子を半導体基板側へ排出してデータの消去を行っていた。
そして、浮遊ゲートに蓄積している電子を半導体基板側へ排出する際は、まず、制御ゲートを接地状態とし、その後、データ消去回路に内蔵している昇圧電圧発生回路によって半導体基板を昇圧して、半導体基板の電位を所定の電位まで上昇させていた。
このようにすることで、制御ゲートと半導体基板との間に所定の消去電圧を印加し、この消去電圧によって浮遊ゲートに蓄積している電子を半導体基板側へ排出してデータの消去を行っていた（例えば、特許文献１参照。）。
特開２０００−２９４６５８号公報
ところが、上記従来のデータ消去方法では、半導体基板側の電位を上昇させる際に、制御ゲートを接地状態としていたために、制御ゲートと半導体基板が容量結合してしまい、半導体基板を昇圧するための電荷の一部が制御ゲート側へ漏出していた。
そのため、半導体基板の昇圧に時間がかかり、データの消去に要する時間が増大するという問題があった。
また、上述した電荷の漏出のために、データ消去時の消費電力が増大するという問題もあった。
そこで、請求項１に係る本発明では、半導体基板と制御ゲートとの間に消去電圧を印加することによって、浮遊ゲートに蓄積されている電荷を排出して記憶したデータの消去を行うデータ消去方法において、制御ゲートを浮遊状態にしながら半導体基板側の電位を上昇させ、その後、制御ゲートの電位を所定の電位にすることによって、半導体基板と制御ゲートとの間に消去電圧を印加することとした。
また、請求項２に係る本発明では、制御ゲートの電位を、上昇させた半導体基板側の電位が降下しないように所定の時間をかけて降下させることによって所定の電位にすることとした。
そして、請求項３に係る本発明では、半導体基板と制御ゲートとの間に消去電圧を印加することによって、浮遊ゲートに蓄積されている電荷を排出して記憶したデータの消去を行うデータ消去回路を有するメモリ装置において、データ消去回路は、制御ゲートを浮遊状態にしながら半導体基板側の電位を上昇させ、その後、制御ゲートの電位を所定の電位にすることによって、半導体基板と制御ゲートとの間に消去電圧を印加することとした。
また、請求項４に係る本発明では、データ消去回路は、制御ゲートの電位を、上昇させた半導体基板側の電位が降下しないように所定の時間をかけて降下させることによって所定の電位にすることとした。
請求項１に係る本発明によれば、半導体基板と制御ゲートとの間に消去電圧を印加することによって、浮遊ゲートに蓄積されている電荷を排出して記憶したデータの消去を行うデータ消去方法において、制御ゲートを浮遊状態にしながら半導体基板側の電位を上昇させ、その後、制御ゲートの電位を所定の電位にすることによって、半導体基板と制御ゲートとの間に消去電圧を印加することとしたため、半導体基板の電位上昇に要する時間を短縮することができ、データ消去に要する時間を短縮することができる。
さらに、半導体基板の昇圧中に電荷の漏出を防止できるため、データ消去に要する消費電力の増大を防止することができる。
また、請求項２に係る本発明によれば、制御ゲートの電位を、上昇させた半導体基板側の電位が降下しないように所定の時間をかけて降下させることによって所定の電位にすることとしたため、制御ゲートの電位降下に伴う半導体基板の電位降下を防止でき、データ消去時に、半導体基板の昇圧に要する消費電力の増大を防止することができる。
また、請求項３に係る本発明によれば、半導体基板と制御ゲートとの間に消去電圧を印加することによって、浮遊ゲートに蓄積されている電荷を排出して記憶したデータの消去を行うデータ消去回路を有するメモリ装置において、データ消去回路は、制御ゲートを浮遊状態にしながら半導体基板側の電位を上昇させ、その後、制御ゲートの電位を所定の電位にすることによって、半導体基板と制御ゲートとの間に消去電圧を印加することとしたため、半導体基板の電位上昇に要する時間を短縮することができ、データ消去に要する時間を短縮することができる。
さらに、半導体基板の昇圧中に電荷の漏出を防止できるため、データ消去に要する消費電力の増大を防止することができる。
また、請求項４に係る本発明によれば、データ消去回路は、制御ゲートの電位を、上昇させた半導体基板側の電位が降下しないように所定の時間をかけて降下させることによって所定の電位にすることとしたため、制御ゲートの電位降下に伴う半導体基板の電位降下を防止でき、データ消去時に、半導体基板の昇圧に要する消費電力の増大を防止することができる。
本発明に係るメモリ装置は、コントローラと複数の記憶素子からなる記憶領域と昇圧電圧発生回路とから構成している。
この記憶素子は、半導体基板の上方に制御ゲートを設けるとともに、これら半導体基板と制御ゲートとの間に電荷を蓄積するための浮遊ゲートを有しており、この浮遊ゲートに蓄積する電荷の有無によってデータの記憶を行うことができる構成としている。
さらに、この記憶素子は、制御ゲートにスイッチを接続しており、このスイッチは切断状態から接続状態に切り替える際に所定の時定数を有する構成としている。
かかる構造のメモリ装置において、データの消去を行う場合は、半導体基板と制御ゲートとの間に消去電圧を印加することによって、浮遊ゲートに蓄積されている電荷を排出して記憶したデータの消去を行う。
特に本発明では、まずスイッチを切断状態とすることで制御ゲートを浮遊状態にしながら、昇圧電圧発生回路によって半導体基板側の電位を上昇させ、その後スイッチを接続することで、制御ゲートの電位を所定の電位にして、半導体基板と制御ゲートとの間に消去電圧を印加している。
このようにすることで、半導体基板の電位を上昇させる際に、半導体基板と制御ゲートとが容量結合することを防止できるため、半導体基板を昇圧するための電荷の一部が制御ゲート側に漏出することを防止できるので、半導体基板の電位上昇に要する時間を短縮することができ、データ消去に要する時間を短縮することができる。
さらに、半導体基板の昇圧中に電荷の漏出を防止できるため、データ消去に要する消費電力の増大を防止することができる。
また、切断状態から接続状態に切り替える際に、所定の時定数を有するスイッチを制御ゲートに接続した場合には、消去電圧を印加するために制御ゲートの電位を所定の電位に降下させる際に、制御ゲートの電位を所定の時間をかけて徐々に降下させることができる。
そのため、制御ゲートの電位の降下にともなって、一度上昇させた半導体基板側の電位が再び降下することを防止することができ、データ消去時に、半導体基板の昇圧に要する消費電力の増大を防止することができる。
このように、本発明では、一度上昇させた半導体基板側の電位が降下しないように、所定の時間をかけて制御ゲートの電位を徐々に降下させている。これは、一度上昇させた半導体基板側の電位が降下しないだけの時間よりも長い時間の時定数を有するスイッチを制御ゲートに接続することで実現している。
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
なお、以下の説明では、３トランジスタＮＡＮＤ型不揮発性半導体メモリ装置を例として説明するが、本発明は、これ以外の記憶素子に対しても適用することができる。
本発明に係るメモリ装置１は、図１に示すように、コントローラ２と記憶領域４とデータ消去回路３とから構成しており、同データ消去回路３には、昇圧電圧発生回路５を設けている。
そして、データ消去回路３と記憶領域４とは、コントローラ２と接続している。
また、記憶領域４には、複数個の記憶素子６を設けて、所要のデータを記憶可能としている。
記憶素子６は、図２に示すように、半導体基板７の内部にＮ型の不純物をドープしたＮウェル８を形成するとともに、同Ｎウェル８の内部にＰ型の不純物をドープしたＰウェル９を形成し、同Ｐウェル９の上面に、酸化膜１０を介してソース選択ゲート１１と、制御ゲート１２と、ドレイン選択ゲート１３とを互いに所定の間隔をあけて設けている。
また、記憶素子６は、制御ゲート１２とＰウェル９との間に、記憶するデータに応じて電子を蓄積するための浮遊ゲート１４を設けている。
さらに、記憶素子６は、ソース選択ゲート１１と制御ゲート１２との間、制御ゲート１２とドレイン選択ゲート１３との間、ソース選択ゲート１１の左側、及びドレイン選択ゲート１３の右側に、Ｐウェル９の内部にＮ型不純物を注入することによって形成した第１〜第４のＮ型拡散層１５〜１８をそれぞれ設けている。また、図中、２０は、第１のＮ型拡散層１５に接続したソース線であり、２１は、第４のＮ型拡散層１８に接続したビット線である。
しかも、記憶素子６は、制御ゲート１２にワード線１９を接続している。このワード線１９には、制御ゲート１２に対して所定の電圧を印加する状態と、同所定の電圧を印加しない開放状態とを切り替え可能とするスイッチ（図示しない）を設けている。このスイッチは、切断状態から接続状態に切り替えた際に、所定の時定数を有する構成となっており、かかる時定数の作用でスイッチを導通させたときにワード線１９の電位が徐々に変化するようになっている。
データ消去回路３は、コントローラ２の制御に基づいて記憶領域４に記憶したデータを消去するようにしている。
すなわち、コントローラ２では、外部から入力された消去信号Ｓ１をデコードして、データを消去する記憶素子６のアドレスを含んだ消去信号Ｓ２を生成し、同消去信号Ｓ２をデータ消去回路３へ出力する。
そして、データ消去回路３は、コントローラ２から消去信号Ｓ２が入力されると、図３に示す消去フローチャートに沿ってデータの消去を行う。
まず、コントローラ２が、データ消去回路３に対して消去信号Ｓ２を入力する（ステップＴ１）。
データ消去回路３は、消去信号Ｓ２に基づいて、ワード線１９に設けたスイッチを切断状態として、ワード線を開放状態とする（ステップＴ２）。
このように、ワード線１９を開放状態とすることで、制御ゲート１２は、他の部分から絶縁された浮遊状態となる。
なお、このときデータ消去回路３は、制御ゲート１２を浮遊状態とする際に、ソース選択ゲート１１及びドレイン選択ゲート１３も浮遊状態とするように構成している。
次に、制御ゲート１２を浮遊状態とした状態のままで、昇圧電圧発生回路５を動作させることにより、半導体基板７の一部であるＰウェル９を昇圧し、Ｐウェル９の電位を所定の昇圧電圧の電位まで上昇させる（ステップＴ３）。
このとき、制御ゲート１２が浮遊状態となっているために、Ｐウェルの昇圧を短時間で行うことができる。
すなわち、従来のデータ消去方法では、制御ゲート１２を接地した状態でＰウェル９の昇圧を行っていたため、制御ゲート１２とＰウェルが容量結合してしまい、Ｐウェル９を昇圧するための電荷の一部が制御ゲート１２側へ漏出していた。
そのために、図４中符号ｂで示すように、Ｐウェル９の電位が徐々にしか上昇せず、Ｐウェル９の電位を所定の電位にするまでに時間がかかっていた。
これに対して、本実施の形態では、制御ゲート１２を浮遊状態としたままでＰウェル９の昇圧を行っているため、制御ゲート１２とＰウェル９とが容量結合を起こさないので、Ｐウェル９を昇圧するための電荷の一部が、制御ゲート１２、ソース選択ゲート１１及びドレイン選択ゲート１３へ漏出することを防止できる。
そのために、図４中符号ａで示すように、Ｐウェル９の電位が一気に上昇し、従来のデータ消去方法の場合と比較して、より短時間でＰウェル９の電位を所定の電位まで上昇することができ、データの消去に要する時間を短縮することができる。
しかも、上述したように電荷の漏出を防止できることで、データ消去に要する消費電力を削減することができ、省電力化を図ることができる。
なお、本実施の形態において、Ｐウェル９を昇圧する場合に、消去回路３は、制御ゲート１２を浮遊状態にするとともに、ソース選択ゲート１１及びドレイン選択ゲート１３も浮遊状態とするように構成している。
そのため、Ｐウェル９の昇圧時に、ソース選択ゲート１１とドレイン選択ゲート１３とがＰウェル９と容量結合することを防止できて、Ｐウェル９を昇圧するための電荷の一部が、ソース選択ゲート１１とドレイン選択ゲート１３とに漏出することを防止できる。
このように、Ｐウェル９の昇圧時に電荷の漏出を防止できるため、Ｐウェル９の電位を短時間で所定の電位まで上昇することができ、データ消去に要する消費電力を削減することもできる。
次に、Ｐウェル９の電位が所定の電位に達したところで、ワード線１９に設けたスイッチを接続状態に切り替えて、制御ゲート１２の電位を所定電位（ここでは、０Ｖ）まで降下させる（ステップＴ４）。
このように、制御ゲート１２の電位を降下させることによって、制御ゲート１２とＰウェル９との間に所定の消去電圧が印加され、浮遊ゲート１４に蓄積していた電子２２は、Ｐウェル９側へ排出されて、記憶素子６に記憶していたデータが消去される（ステップＴ５）。
このとき、上述したように、ワード線１９に設けたスイッチは、所定の時定数を有しているため、このスイッチを接続状態に切り替えて、制御ゲート１２に０Ｖを印加した場合は、図５に示すように、制御ゲート１２の電位が徐々に降下する。
したがって、制御ゲート１２の電位の降下に伴って、一度上昇させたＰウェル９の電位が再び降下することを防止することができ、データ消去時に、Ｐウェル９の昇圧に要する消費電力の増大を防止することができる。
本発明に係るメモリ装置を示す説明図。 本発明に係る記憶素子を示す説明図。 消去フローチャート。 Ｐウェルの電位上昇を示す説明図。 制御ゲートの電位上昇を示す説明図。
符号の説明
１ メモリ装置
２ コントローラ
３ データ消去回路
４ 記憶領域
５ 昇圧電圧発生回路
６ 記憶素子
７ 半導体基板
８ Ｎウェル
９ Ｐウェル
１０ 酸化膜
１１ ソース選択ゲート
１２ 制御ゲート
１３ ドレイン選択ゲート
１４ 浮遊ゲート
１５ 第１のＮ型拡散層
１６ 第２のＮ型拡散層
１７ 第３のＮ型拡散層
１８ 第４のＮ型拡散層
１９ ワード線
２０ ソース線
２１ ビット線
２２ 電子
ａ 本発明のＰウェルの電位上昇特性
ｂ 従来のＰウェルの電位上昇特性
Ｓ１ 消去命令信号
Ｓ２ 消去信号

Claims (4)

  1. 半導体基板と制御ゲートとの間に消去電圧を印加することによって、浮遊ゲートに蓄積されている電荷を排出して記憶したデータの消去を行うデータ消去方法において、
    前記制御ゲートを浮遊状態にしながら前記半導体基板側の電位を上昇させ、その後、前記制御ゲートの電位を所定の電位にすることによって、前記半導体基板と前記制御ゲートとの間に前記消去電圧を印加することを特徴とするデータ消去方法。
  2. 前記制御ゲートの電位を、上昇させた前記半導体基板側の電位が降下しないように所定の時間をかけて降下させることによって所定の電位にすることを特徴とする請求項１記載のデータ消去方法。
  3. 半導体基板と制御ゲートとの間に消去電圧を印加することによって、浮遊ゲートに蓄積されている電荷を排出して記憶したデータの消去を行うデータ消去回路を有するメモリ装置において、
    前記データ消去回路は、前記制御ゲートを浮遊状態にしながら前記半導体基板側の電位を上昇させ、その後、前記制御ゲートの電位を所定の電位にすることによって、前記半導体基板と前記制御ゲートとの間に前記消去電圧を印加することを特徴とするデータ消去回路を有するメモリ装置。
  4. 前記データ消去回路は、前記制御ゲートの電位を、上昇させた前記半導体基板側の電位が降下しないように所定の時間をかけて降下させることによって所定の電位にすることを特徴とする請求項３記載のデータ消去回路を有するメモリ装置。
JP2003274113A 2003-07-14 2003-07-14 データ消去方法及び同方法を用いたデータ消去回路を有するメモリ装置 Abandoned JP2005038504A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003274113A JP2005038504A (ja) 2003-07-14 2003-07-14 データ消去方法及び同方法を用いたデータ消去回路を有するメモリ装置
US10/877,980 US7023732B2 (en) 2003-07-14 2004-06-29 Data erasing method, and memory apparatus having data erasing circuit using such method
KR1020040051711A KR101054800B1 (ko) 2003-07-14 2004-07-02 데이터 소거방법 및 이러한 방법을 사용한 데이터소거회로를 가지는 메모리 장치
TW093120902A TWI279805B (en) 2003-07-14 2004-07-13 Data erasing method, and memory apparatus having data erasing circuit using such method
CNB2004100712017A CN100437820C (zh) 2003-07-14 2004-07-14 数据擦除方法和有用此方法的数据擦除电路的存储器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003274113A JP2005038504A (ja) 2003-07-14 2003-07-14 データ消去方法及び同方法を用いたデータ消去回路を有するメモリ装置

Publications (1)

Publication Number Publication Date
JP2005038504A true JP2005038504A (ja) 2005-02-10

Family

ID=34056052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003274113A Abandoned JP2005038504A (ja) 2003-07-14 2003-07-14 データ消去方法及び同方法を用いたデータ消去回路を有するメモリ装置

Country Status (5)

Country Link
US (1) US7023732B2 (ja)
JP (1) JP2005038504A (ja)
KR (1) KR101054800B1 (ja)
CN (1) CN100437820C (ja)
TW (1) TWI279805B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004236A (ja) 2006-06-26 2008-01-10 Samsung Electronics Co Ltd 不揮発性半導体記憶装置の消去放電制御方法
US20080285368A1 (en) * 2007-05-17 2008-11-20 Macronix International Co., Ltd. Method for nrom array word line retry erasing and threshold voltage recovering
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US8014209B2 (en) 2008-07-02 2011-09-06 Sandisk Technologies Inc. Programming and selectively erasing non-volatile storage
US7965554B2 (en) * 2008-07-02 2011-06-21 Sandisk Corporation Selective erase operation for non-volatile storage
US7852683B2 (en) * 2008-07-02 2010-12-14 Sandisk Corporation Correcting for over programming non-volatile storage
CN112825263B (zh) * 2019-11-20 2024-08-13 合肥格易集成电路有限公司 Nand Flash的电压控制方法及非易失性存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
JP3999900B2 (ja) * 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
JP2000294658A (ja) 1999-04-02 2000-10-20 Matsushita Electronics Industry Corp 不揮発性半導体記憶装置及びその駆動方法
JP4157269B2 (ja) * 2000-06-09 2008-10-01 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
CN1577621A (zh) 2005-02-09
KR20050009141A (ko) 2005-01-24
TW200511321A (en) 2005-03-16
KR101054800B1 (ko) 2011-08-05
CN100437820C (zh) 2008-11-26
US20050012139A1 (en) 2005-01-20
US7023732B2 (en) 2006-04-04
TWI279805B (en) 2007-04-21

Similar Documents

Publication Publication Date Title
US7313029B2 (en) Method for erasing flash memories and related system thereof
US7417897B2 (en) Method for reading a single-poly single-transistor non-volatile memory cell
US8189399B2 (en) EEPROM having single gate structure and method of operating the same
US8462559B2 (en) Memory erase methods and devices
KR100704021B1 (ko) 신뢰성을 향상시키는 불휘발성 반도체 메모리 장치의데이터 소거방법
US7420853B2 (en) Semiconductor storage device and semiconductor storage device driving method
KR20070122359A (ko) 비휘발성 반도체 기억장치의 소거 방전 제어 방법
US6608782B2 (en) Booster circuit capable of achieving a stable pump operation for nonvolatile semiconductor memory device
JP2010123186A (ja) 不揮発性半導体メモリ
US20090027957A1 (en) Voltage supply circuit and flash memory device including the same, and method of supplying operating voltage
JP2005038504A (ja) データ消去方法及び同方法を用いたデータ消去回路を有するメモリ装置
JP5255234B2 (ja) 半導体装置及びその制御方法
US6347053B1 (en) Nonviolatile memory device having improved threshold voltages in erasing and programming operations
JP2007088216A (ja) 半導体装置とその駆動方法
KR100875012B1 (ko) 전압 제공 회로와 이를 구비하는 플래시 메모리 소자 및동작 전압 제공 방법
JP2011146103A (ja) 半導体記憶装置
TWI220298B (en) Method of erasing non-volatile memory data
JP6298240B2 (ja) 半導体装置及びその消去方法
CN118629462B (zh) 一种具备ram操作和nvm特征的非易失性半导体存储装置
JP2002043446A (ja) 不揮発性半導体記憶装置
TWI533306B (zh) 非揮發性動態隨機存取記憶體裝置之結構及操作方法
JP2004133993A (ja) フラッシュメモリのページバッファ
JP2005183915A (ja) フラッシュメモリセル及びその消去方法
JP2004134531A (ja) 不揮発性ダイナミック・ランダムアクセスメモリ
JP2004039091A (ja) 半導体記憶装置及びその書き込み方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060724