JP2005012629A

JP2005012629A - Amplifier, and signal generator using the same

Info

Publication number: JP2005012629A
Application number: JP2003176350A
Authority: JP
Inventors: Yasuo Sakamaki; 康雄坂巻
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2003-06-20
Filing date: 2003-06-20
Publication date: 2005-01-13
Anticipated expiration: 2023-06-20
Also published as: JP4123512B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide an amplifier highly resistive to capacitive load which does not perform oscillation whichever capacitive load is connected, and to provide a signal generator using the amplifier. <P>SOLUTION: The amplifier includes a phase correcting means for alternately performing the phase correction of "advance(zero)" and "delay(pole)" in a characteristic region with gain not less than 0(dB). The amplifier is used for the signal generator. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、増幅器とそれを用いた信号発生器に関し、詳しくは、負帰還型の電圧増幅器とそれを用いた信号発生器に関するものである。
【従来の技術】
【０００２】
図８は、一般的な高利得の増幅器として用いられている演算増幅器ＯＰの概念図である。このような演算増幅器ＯＰを反転増幅器として使用した場合、その周波数特性に注目すると、数１００ｍＨｚ〜数１０Ｈｚにポールと呼ばれる「一次遅れ」の要素がある。その周波数特性は、図９に示すように、ポールから上の周波数では２０ｄＢ／ｏｃｔで利得が減衰し、位相は反転増幅器のため１８０度で始まりポールの０．１倍の周波数で１８０度、１０倍で９０度を通る直線で近似できる。
【０００３】
このような周波数特性を有する増幅器に負帰還をかけて使用するのにあたり、大きな容量負荷を接続すると発振する可能性がある。これは、反転増幅器のため既に１８０度回転しているところに、ポールの１０倍以上の周波数領域において、増幅器自身の９０度の位相回転が加算し、更に増幅器の出力抵抗と接続された容量負荷に起因して新たに生じたポールに基づく９０度の位相回転が加算され、全体で３６０度回転して入力に戻るためである。このときに、増幅器の利得が１以上では、「バルクハウゼンの発振条件」により確実に発振してしまう。
【０００４】
なお、バルクハウゼンの発振条件とは、
１）フィードバックループ内の利得が１であること
２）フィードバックループを一回りしたときの位相のズレが３６０°の整数倍であること
をいう。１）について、通常の増幅器は、このときに利得が１以上あれば発振を起こす。これは、増幅器の出力振幅は有限であるため利得が１より大きくても発振波形の振幅が増加してやがて飽和し、利得１になったところで発振が持続する。
【０００５】
ところで、このような増幅器を標準電圧発生器や信号発生器の出力段に使用した場合、液晶デバイスやコンデンサなどの容量負荷に対しては動作が不安定になり、確度不良や負荷の破壊を引き起こす場合がある。このため、電圧発生器などの仕様では、容量負荷の上限値を決めているものが多い。
しかし、より多くの用途に答えるためには、容量負荷に強い電圧発生器が望まれている。
【０００６】
【特許文献１】
特開平９−２４６８７４
【０００７】
特許文献１の段落００１３には、容量負荷に対する周波数変化に伴う位相変化を補正することが開示されている。
【０００８】
【発明が解決しようとする課題】
本発明はこれらの問題点を解決するものであり、その目的は、どのような容量負荷を接続しても発振しない容量負荷に強い増幅器およびそれを用いた信号発生器を実現することにある。
【０００９】
【課題を解決するための手段】
このような目的を達成する請求項１の発明は、
利得０［ｄＢ］以上の特性領域において、「進み（ゼロ）」と「遅れ（ポール）」の位相補正を交互にかける位相補正手段を設けたことを特徴とする増幅器である。
【００１０】
請求項２の発明は、請求項１記載の増幅器において、
前記位相補正手段は、増幅器自身がもつポールから開ループ利得が０［ｄＢ］より小さくなるまでの間、「進み（ゼロ）」と「遅れ（ポール）」の補正箇所を対数周波数軸上で等間隔に交互配置することを特徴とする。
【００１１】
請求項３の発明は、請求項１または請求項２記載の増幅器において、
前記位相補正手段として、増幅器の電圧増幅部前後に位相補正回路を設けたことを特徴とする。
【００１２】
請求項４の発明は、請求項１または請求項２記載の増幅器において、
前記位相補正手段として、増幅器の電圧増幅部に位相補正回路を設けたことを特徴とする。
【００１３】
これらにより、大きな容量負荷を接続しても、発振を防止できる。
【００１４】
請求項５の発明は、請求項１から請求項４のいずれかに記載の増幅器を出力段に用いたことを特徴とする信号発生器である。
【００１５】
請求項６の発明は、請求項５に記載の信号発生器は、出力信号が電圧であることを特徴とする。
【００１６】
請求項７の発明は、請求項５に記載の信号発生器は、出力信号が電流であることを特徴とする。
【００１７】
これらにより、液晶デバイスやコンデンサなどの大きな容量負荷を安定に動作させることができる。
【００１８】
【発明の実施の形態】
【００１９】
図１は、本発明の目的を達成する増幅器の開ループ周波数特性例図である。図１に示すように、対数周波数軸上で、増幅器自身がもつポール（Ｔ_０）から開ループ利得が０［ｄＢ］より小さくなるまでの間、等間隔にポール（Ｔ_２，Ｔ_４，Ｔ_６，・・・）とゼロ（Ｔ_１，Ｔ_３，Ｔ_５，・・・）の補正箇所を交互に配置する。位相特性は、１８０度からポールとゼロにより、４５度回転した１３５度を中心に変動する。補正箇所の間隔が狭いほど位相変動が少なくなって容量負荷接続時に９０度加算されても発振条件の０度からの位相余裕が多くなる。逆に補正箇所の間隔が広いと、位相変動が大きくなり、容量負荷時に９０度加算されたとき、発振条件の０度からの位相余裕が少なくなり、リンギングが増大したり、発振する可能性が出てしまう。一般的には、発振させないための増幅器の位相余裕は、３０度以上あるのが望ましいとされている。
【００２０】
図１のような特性を得るため、本発明では、増幅器の利得０［ｄＢ］以上の特性領域において、「進み（ゼロ）」と「遅れ（ポール）」の位相補正を交互にかけて位相回転を９０度未満に抑える。増幅器自身の位相回転が９０度未満であれば、容量負荷と出力抵抗による位相回転９０度を加算しても、全体で１８０度を超えることがなくなる。よって、バルクハウゼンの発振条件が成立しなくなり、発振しなくなる。
【００２１】
周波数軸上の位相補正箇所の周波数Ｆ_ｎ［Ｈｚ］は、最初の「ポール」をＦ_０［Ｈｚ］、位相補正間隔をＢ［倍］とすると、以下の様になる。
Ｆ_ｎ＝Ｆ_０Ｂ^ｎ（１）
（ｎ＝０，１，２，３・・・ｎが偶数時は遅れ補正、ｎが奇数時は進み補正）
【００２２】
周波数特性について、時定数Ｔの一次遅れ要素の周波数伝達関数式を、絶対値と位相の形で表すと、（２）式のようになる。
【００２３】
【数１】

【００２４】
このことから、位相補正箇所数をｎとしたとき、本発明の利得｜Ｇ｜［ｄＢ］と位相∠Ｇ［ｄｅｇ］の周波数特性関数式は、それぞれ（３），（４）式のようになる。
【００２５】
【数２】

【００２６】
【数３】

【００２７】
位相余裕について、この周波数特性の位相の変動幅の最大点は、補正間の中心であることから、各ポール周波数の（５）式で表される倍数の周波数に最大点がある。
【００２８】
【数４】

【００２９】
図２は増幅器の利得を１００［ｄＢ］、位相補正間隔Ｂ＝１０、Ｔ_０＝０．０１［ｍＨｚ］とした場合の計算結果例であり、（Ａ）は利得−周波数特性を示し、（Ｂ）は位相−周波数特性を示している。この特性の場合、各ポールの３．１６２３倍に位相変動幅の最大点があり、（４）式から位相回転は４５±１３．２度になる。この特性の場合には、どのような容量負荷を接続しても、位相は最大４５＋１３．２＋９０＝１４８．２［度］までしか回転せず、１８０−１４８．２＝３１．８度の位相余裕があるので発振することはない。
【００３０】
同様に、位相補正間隔Ｂ＝３．１６２とすると、位相変動分が少なくなるため位相余裕は４３．５度になり、容量負荷に対するパルス応答のリンギングを低減できる。
【００３１】
図３は、本発明の実施形態例の概念ブロック図である。図３に示すように、第１のアンプ１０と第２のアンプ２０との間に、位相補正回路３０が接続されている。位相補正は第１のアンプ１０あるいは、第２のアンプ２０の電圧増幅部に直接施しても、効果は同じである。
【００３２】
ここで、第１のアンプ１０は電圧利得の大きな差動アンプとして動作し、第２のアンプ２０は入力インピーダンスが大きくて出力インピーダンスが小さなバッファアンプとして動作するものである。
【００３３】
位相補正回路３０は、前述のように、増幅器の利得０［ｄＢ］以上の特性領域において、「進み（ゼロ）」と「遅れ（ポール）」の位相補正を交互にかけて位相回転を９０度未満に抑える特性を有している。
【００３４】
図４に図３の具体的な実施例を示す。第１のアンプ１０は、ＭＯＳ型ＮチャネルのＦＥＴＱ１，Ｑ２と、定電流ダイオードＤ１，Ｄ２と、抵抗Ｒ１０，Ｒ１１とで構成されている。第２のアンプ２０は、Ｎ型のトランジスタＱ３，Ｑ５と、Ｐ型のトランジスタＱ４と、定電圧ダイオードＤ３と、定電流ダイオードＤ４と、抵抗Ｒ１２〜Ｒ１４とで構成されている。位相補正回路３０は、抵抗Ｒ１〜Ｒ５とコンデンサＣ１〜Ｃ６とで構成されている。
【００３５】
ＦＥＴＱ１のゲートは反転入力端子に接続され、ソースは定電流ダイオードＤ１を介して（−）の電源線に接続され、ドレインは（＋）の電源線に接続されている。
【００３６】
ＦＥＴＱ２のゲートは非反転入力端子に接続され、ソースは定電流ダイオードＤ２を介して（−）の電源線に接続されるとともに抵抗Ｒ１１を介してＦＥＴＱ１のソースに接続され、ドレインは抵抗Ｒ１１を介して（＋）の電源線に直接接続されている。
【００３７】
トランジスタＱ３のエミッタは抵抗Ｒ１２を介して（＋）の電源線に接続され、ベースはＦＥＴＱ２のドレインに接続され、コレクタはトランジスタＱ４のベースと位相補正回路３０と定電圧ダイオードＤ３の接続点に接続されている。
【００３８】
トランジスタＱ４のコレクタは直接（＋）の電源線に接続され、エミッタは抵抗Ｒ１３とＲ１４との直列回路の一端に接続されている。
【００３９】
トランジスタＱ５のエミッタは抵抗Ｒ１３とＲ１４との直列回路の他端に接続され、コレクタは（−）の電源線に直接接続され、ベースは定電圧ダイオードＤ３と定電流ダイオードＤ４の接続点に接続されている。
【００４０】
定電圧ダイオードＤ３は定電流ダイオードＤ４を介して（−）の電源線に接続されている。直列接続された抵抗Ｒ１３とＲ１４との接続中点には出力端子が接続されている。
【００４１】
位相補正回路３０において、抵抗Ｒ１とコンデンサＣ１、抵抗Ｒ２とコンデンサＣ２、抵抗Ｒ３とコンデンサＣ３、抵抗Ｒ４とコンデンサＣ４、抵抗Ｒ５とコンデンサＣ５はそれぞれ直列接続されている。そして、これら抵抗とコンデンサの直列回路はコンデンサＣ６と並列接続され、直列回路のコンデンサ側はトランジスタＱ３のコレクタとトランジスタＱ４のベースと定電圧ダイオードＤ３との接続点に接続され、直列回路の抵抗側は共通電位点に接続されている。
【００４２】
位相補正回路３０を構成する抵抗Ｒ１〜Ｒ５の各抵抗値はそれぞれ抵抗Ｒ１２の０．１、０．０１、０．００１、０．０００１倍及び０．００００１倍に選定し、コンデンサＣ１〜Ｃ５の容量値は進み補正箇所の時定数になるように設定する。コンデンサＣ６の容量値は抵抗Ｒ５とで最後の遅れ補正の時定数になるように選定する。
【００４３】
これにより、図２とほぼ同じ特性が得られ、容量負荷を接続しても発振しない増幅器を実現できる。そして、このような増幅器を電圧発生器や電流発生器などの出力段として用いることにより、液晶デバイスやコンデンサなどの容量負荷を安定に動作させることができる信号発生器が実現できる。
【００４４】
図５は本発明の他の実施形態例の概念ブロック図であり、図３と共通する部分には同一の符号を付けている。図５では、図３の増幅器の他に、コンデンサＣ７と抵抗Ｒ６と第３のアンプ４０と位相補正回路５０が接続されている。
【００４５】
コンデンサＣ７は図５の増幅器の反転入力端子と図３の増幅器の反転入力端子間に接続され、抵抗Ｒ６は図３の増幅器の反転入力端子とコンデンサＣ７の接続点と共通電位点間に接続されている。
【００４６】
第３のアンプ４０は、オフセットや入力リーク電流やドリフトが小さい高精度アンプとして動作するものである。第３のアンプ４０の非反転入力端子は図５の増幅器の非反転入力端子として共通電位点に接続され、反転入力端子はＲ７を介して図５の増幅器の反転入力端子に接続され、出力端子は図３の増幅器の反転入力端子に接続されている。
【００４７】
位相補正回路５０は、第３のアンプ４０の反転入力端子と出力端子間に接続されている。
【００４８】
図６に図５の具体的な実施例を示す。図６の位相補正回路３０において、抵抗Ｒ２２とコンデンサＣ２２、抵抗Ｒ２３とコンデンサＣ２３、抵抗Ｒ２４とコンデンサＣ２４それぞれ直列接続されている。そして、これら抵抗とコンデンサの直列回路は抵抗Ｒ２１およびコンデンサＣ２１と並列接続され、直列回路のコンデンサ側はトランジスタＱ３のコレクタとトランジスタＱ４のベースと定電圧ダイオードＤ３との接続点に接続され、直列回路の抵抗側は共通電位点に接続されている。
【００４９】
第３のアンプ４０の反転入力端子は抵抗Ｒ１５を介してコンデンサＣ７と反転入力端子の接続点に接続されるとともに、抵抗Ｒ１６を介して第３のアンプ４０の出力端子に接続されている。
【００５０】
また、第３のアンプ４０の反転入力端子と出力端子間には、位相補正回路５０として、抵抗Ｒ２５とコンデンサＣ２５の直列回路および抵抗Ｒ２６とコンデンサＣ２６の直列回路が並列接続されている。
【００５１】
図６の回路構成において、高周波領域はコンデンサＣ７を介して第１のアンプ１０に入力されて直接増幅され、低周波領域は第３のアンプ４０で増幅する。直流での全体利得は、（Ｒ１６／Ｒ１５）×（Ｒ１１／Ｒ１０）×（Ｒ２１／Ｒ１２）となる。
【００５２】
そして、位相補正は、第３のアンプ４０に接続された位相補正回路５０における４箇所の時定数Ｃ２６・Ｒ１６（遅れ）、Ｃ２６・Ｒ２６（進み）、Ｃ２５・Ｒ２６（遅れ）、Ｃ２５・Ｒ２５（進み）と、第１のアンプ１０と第２のアンプ２０の間に接続された位相補正回路３０における７箇所の時定数Ｃ２２・Ｒ２１（遅れ）、Ｃ２２・Ｒ２２（進み）、Ｃ２３・Ｒ２２（遅れ）、Ｃ２３・Ｒ２３（進み）、Ｃ２４・Ｒ２３（遅れ）、Ｃ２４・Ｒ２４（進み）、Ｃ２１・Ｒ２４（遅れ）の計１１箇所で行うことができる。
【００５３】
なお、本発明のような位相補正をかけることができれば、他の電圧増幅回路方式であっても、本発明と同様に大きな容量負荷を接続しても発振を防止できるという効果が得られる。
【００５４】
また、図７に示すように、演算増幅器ＯＰのような高利得電圧増幅器を用いて電流発生回路を構成した場合、大きな誘導負荷を接続すると、電流発生回路の誘導負荷は遅れ要素になって位相が９０度回転することになり、発振してしまう。このような回路においても、演算増幅器ＯＰに本発明の特性を持たせることで、発振を防止できる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、どのような容量負荷を接続しても発振しない容量負荷に強い増幅器およびそれを用いた信号発生器を実現することができ、液晶デバイスやコンデンサなどの大きな容量負荷の試験用信号源としても好適である。
【図面の簡単な説明】
【図１】本発明の目的を達成する増幅器の開ループ周波数特性例図である。
【図２】本発明に基づく増幅器の特性例図である。
【図３】本発明の実施形態例の概念ブロック図である。
【図４】図３の具体的な実施例図である。
【図５】本発明の他の実施形態例の概念ブロック図である。
【図６】図５の具体的な実施例図である。
【図７】本発明の他の実施形態例の概念ブロック図である。
【図８】一般的な高利得の増幅器として用いられている演算増幅器ＯＰの概念図である。
【図９】図８の周波数特性例図である。
【符号の説明】
１０第１のアンプ
２０第２のアンプ
３０，５０位相補正回路
４０第３のアンプ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an amplifier and a signal generator using the same, and more particularly to a negative feedback voltage amplifier and a signal generator using the same.
[Prior art]
[0002]
FIG. 8 is a conceptual diagram of an operational amplifier OP used as a general high gain amplifier. When such an operational amplifier OP is used as an inverting amplifier, paying attention to its frequency characteristics, there is an element of “first-order lag” called a pole at several hundred mHz to several tens Hz. As shown in FIG. 9, the frequency characteristics show that the gain is attenuated at 20 dB / oct at frequencies above the pole, and the phase starts at 180 degrees because of the inverting amplifier, and is 180 degrees, 10 degrees at a frequency 0.1 times the pole. It can be approximated by a straight line passing through 90 degrees.
[0003]
When an amplifier having such a frequency characteristic is used with negative feedback, oscillation may occur when a large capacitive load is connected. This is because the inverting amplifier has already rotated 180 degrees, and in the frequency region more than 10 times the pole, the phase rotation of 90 degrees of the amplifier itself is added, and a capacitive load connected to the output resistance of the amplifier. This is because the phase rotation of 90 degrees based on the pole newly generated due to this is added, and the entire rotation is rotated 360 degrees to return to the input. At this time, if the gain of the amplifier is 1 or more, the oscillation will surely occur according to the “Barkhausen oscillation condition”.
[0004]
Barkhausen oscillation conditions
1) The gain in the feedback loop must be 1) 2) The phase shift when the feedback loop is made once is an integral multiple of 360 °. Regarding 1), a normal amplifier oscillates if the gain is 1 or more at this time. This is because the output amplitude of the amplifier is finite, and even if the gain is greater than 1, the amplitude of the oscillation waveform increases and eventually saturates. When the gain reaches 1, the oscillation continues.
[0005]
By the way, when such an amplifier is used in the output stage of a standard voltage generator or a signal generator, the operation becomes unstable with respect to a capacitive load such as a liquid crystal device or a capacitor, causing inaccuracy and destruction of the load. There is a case. For this reason, in many specifications such as a voltage generator, an upper limit value of the capacitive load is determined.
However, in order to answer more applications, a voltage generator that is resistant to capacitive loads is desired.
[0006]
[Patent Document 1]
JP-A-9-246874
[0007]
In paragraph 0013 of Patent Document 1, it is disclosed to correct a phase change accompanying a frequency change with respect to a capacitive load.
[0008]
[Problems to be solved by the invention]
The present invention solves these problems, and an object of the present invention is to realize an amplifier resistant to a capacitive load that does not oscillate even if any capacitive load is connected, and a signal generator using the amplifier.
[0009]
[Means for Solving the Problems]
The invention of claim 1 which achieves such an object,
In the characteristic region having a gain of 0 [dB] or more, the amplifier is provided with phase correction means for alternately performing “lead (zero)” and “lag (pole)” phase correction.
[0010]
The invention of claim 2 is the amplifier of claim 1,
The phase correction means performs correction of “advance (zero)” and “delay (pole)” on the logarithmic frequency axis until the open loop gain becomes smaller than 0 [dB] from the pole of the amplifier itself. It is characterized by being alternately arranged at intervals.
[0011]
The invention of claim 3 is the amplifier according to claim 1 or 2, wherein
As the phase correction means, a phase correction circuit is provided before and after the voltage amplification section of the amplifier.
[0012]
The invention according to claim 4 is the amplifier according to claim 1 or 2, wherein
As the phase correction means, a phase correction circuit is provided in the voltage amplification section of the amplifier.
[0013]
Thus, oscillation can be prevented even when a large capacitive load is connected.
[0014]
According to a fifth aspect of the present invention, there is provided a signal generator characterized in that the amplifier according to any one of the first to fourth aspects is used in an output stage.
[0015]
In a sixth aspect of the present invention, the signal generator according to the fifth aspect is characterized in that the output signal is a voltage.
[0016]
In a seventh aspect of the present invention, the signal generator according to the fifth aspect is characterized in that the output signal is a current.
[0017]
Accordingly, a large capacitive load such as a liquid crystal device or a capacitor can be stably operated.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
[0019]
FIG. 1 is an example of an open loop frequency characteristic of an amplifier that achieves the object of the present invention. As shown in FIG. 1, on the logarithmic frequency axis, the poles (T ₂ , T ₄ , T) are equally spaced from the pole (T ₀ ) of the amplifier itself until the open loop gain becomes smaller than 0 [dB]. ₆ ,...) And zero (T ₁ , T ₃ , T ₅ ,...) Are alternately arranged. The phase characteristic fluctuates around 135 degrees rotated from 45 degrees by 45 degrees with a pole and zero. The smaller the interval between correction points, the smaller the phase fluctuation, and the greater the phase margin from 0 degrees of the oscillation condition even if 90 degrees are added when the capacitive load is connected. Conversely, if the interval between the correction points is wide, the phase fluctuation increases, and when 90 degrees is added during capacitive loading, the phase margin from 0 degrees of the oscillation condition decreases, ringing may increase, or oscillation may occur. It will come out. In general, it is desirable that the phase margin of an amplifier for preventing oscillation to be 30 degrees or more.
[0020]
In order to obtain the characteristics as shown in FIG. 1, in the present invention, in the characteristic region where the gain of the amplifier is 0 [dB] or more, phase correction of “lead (zero)” and “delay (pole)” is alternately performed to rotate the phase by 90. Keep it below a degree. If the phase rotation of the amplifier itself is less than 90 degrees, even if the phase rotation of 90 degrees due to the capacitive load and the output resistance is added, the total does not exceed 180 degrees. Therefore, the Barkhausen oscillation condition is not satisfied and oscillation does not occur.
[0021]
The frequency F _n [Hz] of the phase correction point on the frequency axis is as follows, _assuming that the first “pole” is F ₀ [Hz] and the phase correction interval is B [times].
F _n = F ₀ B ⁿ (1)
(N = 0, 1, 2, 3... Delay correction when n is even, advance correction when n is odd)
[0022]
Regarding the frequency characteristics, when the frequency transfer function expression of the first order lag element of the time constant T is expressed in the form of the absolute value and the phase, the expression (2) is obtained.
[0023]
[Expression 1]

[0024]
Therefore, when the number of phase correction points is n, the frequency characteristic function equations of the gain | G | [dB] and the phase ∠G [deg] of the present invention are as shown in equations (3) and (4), respectively. Become.
[0025]
[Expression 2]

[0026]
[Equation 3]

[0027]
Regarding the phase margin, since the maximum point of the phase fluctuation range of the frequency characteristic is the center between corrections, there is a maximum point in the multiple frequency represented by the equation (5) of each pole frequency.
[0028]
[Expression 4]

[0029]
FIG. 2 shows an example of calculation results when the gain of the amplifier is 100 [dB], the phase correction interval B = 10, and T ₀ = 0.01 [mHz]. (A) shows the gain-frequency characteristics. B) shows the phase-frequency characteristics. In the case of this characteristic, the maximum point of the phase fluctuation width is 3.1623 times as large as each pole, and the phase rotation is 45 ± 13.2 degrees from the equation (4). In the case of this characteristic, no matter what capacitive load is connected, the phase rotates only up to 45 + 13.2 + 90 = 148.2 [degrees], and the phase margin of 180-148.2 = 31.8 degrees So there is no oscillation.
[0030]
Similarly, if the phase correction interval B = 3.162, the phase fluctuation is reduced and the phase margin is 43.5 degrees, and ringing of the pulse response to the capacitive load can be reduced.
[0031]
FIG. 3 is a conceptual block diagram of an exemplary embodiment of the present invention. As shown in FIG. 3, a phase correction circuit 30 is connected between the first amplifier 10 and the second amplifier 20. Even if the phase correction is directly applied to the voltage amplifier of the first amplifier 10 or the second amplifier 20, the effect is the same.
[0032]
Here, the first amplifier 10 operates as a differential amplifier having a large voltage gain, and the second amplifier 20 operates as a buffer amplifier having a large input impedance and a small output impedance.
[0033]
As described above, the phase correction circuit 30 makes phase rotation less than 90 degrees by alternately performing “lead (zero)” and “lag (pole)” phase correction in the characteristic region of the amplifier gain of 0 [dB] or more. Has the property of suppressing.
[0034]
FIG. 4 shows a specific embodiment of FIG. The first amplifier 10 includes MOS N-channel FETs Q1 and Q2, constant current diodes D1 and D2, and resistors R10 and R11. The second amplifier 20 includes N-type transistors Q3 and Q5, a P-type transistor Q4, a constant voltage diode D3, a constant current diode D4, and resistors R12 to R14. The phase correction circuit 30 includes resistors R1 to R5 and capacitors C1 to C6.
[0035]
The gate of the FET Q1 is connected to the inverting input terminal, the source is connected to the (−) power line via the constant current diode D1, and the drain is connected to the (+) power line.
[0036]
The gate of the FET Q2 is connected to the non-inverting input terminal, the source is connected to the (−) power supply line via the constant current diode D2, and the drain is connected to the source of the FET Q1 via the resistor R11. It is directly connected to the (+) power line via
[0037]
The emitter of the transistor Q3 is connected to the (+) power supply line via the resistor R12, the base is connected to the drain of the FET Q2, and the collector is connected to the base of the transistor Q4, the phase correction circuit 30, and the constant voltage diode D3. It is connected.
[0038]
The collector of the transistor Q4 is directly connected to the (+) power supply line, and the emitter is connected to one end of a series circuit of resistors R13 and R14.
[0039]
The emitter of the transistor Q5 is connected to the other end of the series circuit of the resistors R13 and R14, the collector is directly connected to the (−) power line, and the base is connected to the connection point of the constant voltage diode D3 and the constant current diode D4. ing.
[0040]
The constant voltage diode D3 is connected to the (−) power line via the constant current diode D4. An output terminal is connected to the midpoint of connection between the resistors R13 and R14 connected in series.
[0041]
In the phase correction circuit 30, a resistor R1 and a capacitor C1, a resistor R2 and a capacitor C2, a resistor R3 and a capacitor C3, a resistor R4 and a capacitor C4, and a resistor R5 and a capacitor C5 are connected in series. The series circuit of these resistors and capacitors is connected in parallel with the capacitor C6, and the capacitor side of the series circuit is connected to the connection point of the collector of the transistor Q3, the base of the transistor Q4, and the constant voltage diode D3. Are connected to a common potential point.
[0042]
The resistance values of the resistors R1 to R5 constituting the phase correction circuit 30 are selected to be 0.1, 0.01, 0.001, 0.0001 times, and 0.00001 times that of the resistor R12, respectively. The capacitance value is set to be the time constant of the advance correction point. The capacitance value of the capacitor C6 is selected so as to be the time constant for the last delay correction with the resistor R5.
[0043]
Thereby, substantially the same characteristics as in FIG. 2 can be obtained, and an amplifier that does not oscillate even when a capacitive load is connected can be realized. By using such an amplifier as an output stage such as a voltage generator or a current generator, a signal generator capable of stably operating a capacitive load such as a liquid crystal device or a capacitor can be realized.
[0044]
FIG. 5 is a conceptual block diagram of another embodiment of the present invention, in which parts common to FIG. In FIG. 5, in addition to the amplifier in FIG. 3, a capacitor C7, a resistor R6, a third amplifier 40, and a phase correction circuit 50 are connected.
[0045]
The capacitor C7 is connected between the inverting input terminal of the amplifier of FIG. 5 and the inverting input terminal of the amplifier of FIG. 3, and the resistor R6 is connected between the connection point of the inverting input terminal of the amplifier of FIG. ing.
[0046]
The third amplifier 40 operates as a high-precision amplifier with small offset, input leakage current, and drift. The non-inverting input terminal of the third amplifier 40 is connected to the common potential point as the non-inverting input terminal of the amplifier of FIG. 5, the inverting input terminal is connected to the inverting input terminal of the amplifier of FIG. Is connected to the inverting input terminal of the amplifier of FIG.
[0047]
The phase correction circuit 50 is connected between the inverting input terminal and the output terminal of the third amplifier 40.
[0048]
FIG. 6 shows a specific embodiment of FIG. In the phase correction circuit 30 of FIG. 6, a resistor R22 and a capacitor C22, a resistor R23 and a capacitor C23, and a resistor R24 and a capacitor C24 are connected in series. The series circuit of these resistors and capacitors is connected in parallel with the resistor R21 and the capacitor C21, and the capacitor side of the series circuit is connected to the connection point of the collector of the transistor Q3, the base of the transistor Q4, and the constant voltage diode D3. The resistance side is connected to a common potential point.
[0049]
The inverting input terminal of the third amplifier 40 is connected to the connection point between the capacitor C7 and the inverting input terminal via the resistor R15, and is connected to the output terminal of the third amplifier 40 via the resistor R16.
[0050]
In addition, a series circuit of a resistor R25 and a capacitor C25 and a series circuit of a resistor R26 and a capacitor C26 are connected in parallel between the inverting input terminal and the output terminal of the third amplifier 40 as a phase correction circuit 50.
[0051]
In the circuit configuration of FIG. 6, the high frequency region is input to the first amplifier 10 via the capacitor C7 and directly amplified, and the low frequency region is amplified by the third amplifier 40. The overall gain at DC is (R16 / R15) × (R11 / R10) × (R21 / R12).
[0052]
The phase correction is performed at four time constants C26 / R16 (delay), C26 / R26 (advance), C25 / R26 (delay), C25 / R25 (delay) in the phase correction circuit 50 connected to the third amplifier 40. Advance) and seven time constants C22 · R21 (delay), C22 · R22 (advance), C23 · R22 (delay) in the phase correction circuit 30 connected between the first amplifier 10 and the second amplifier 20. ), C23 · R23 (advance), C24 · R23 (delay), C24 · R24 (advance), and C21 · R24 (delay).
[0053]
If phase correction as in the present invention can be applied, even if the voltage amplification circuit system is used, the effect of preventing oscillation can be obtained even if a large capacitive load is connected as in the present invention.
[0054]
Further, as shown in FIG. 7, when a current generating circuit is configured using a high gain voltage amplifier such as an operational amplifier OP, when a large inductive load is connected, the inductive load of the current generating circuit becomes a delay element and becomes a phase element. Will rotate 90 degrees and will oscillate. Even in such a circuit, oscillation can be prevented by providing the operational amplifier OP with the characteristics of the present invention.
[0055]
【The invention's effect】
As described above, according to the present invention, it is possible to realize an amplifier that is strong against a capacitive load that does not oscillate no matter what capacitive load is connected, and a signal generator using the amplifier, such as a liquid crystal device or a capacitor. It is also suitable as a test signal source with a large capacitive load.
[Brief description of the drawings]
FIG. 1 is an example of an open loop frequency characteristic of an amplifier that achieves the object of the present invention;
FIG. 2 is a characteristic diagram of an amplifier according to the present invention.
FIG. 3 is a conceptual block diagram of an exemplary embodiment of the present invention.
FIG. 4 is a specific example diagram of FIG. 3;
FIG. 5 is a conceptual block diagram of another embodiment of the present invention.
FIG. 6 is a specific example diagram of FIG. 5;
FIG. 7 is a conceptual block diagram of another example embodiment of the present invention.
FIG. 8 is a conceptual diagram of an operational amplifier OP used as a general high gain amplifier.
9 is a frequency characteristic example diagram of FIG. 8;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 1st amplifier 20

2nd amplifier

30, 50 Phase correction circuit 40 3rd amplifier

Claims

An amplifier comprising phase correction means for alternately performing “lead (zero)” and “lag (pole)” phase correction in a characteristic region having a gain of 0 [dB] or more.

The phase correction means performs correction of “advance (zero)” and “delay (pole)” on the logarithmic frequency axis until the open loop gain becomes smaller than 0 [dB] from the pole of the amplifier itself. The amplifier according to claim 1, wherein the amplifiers are arranged at intervals.

3. The amplifier according to claim 1, wherein a phase correction circuit is provided before and after the voltage amplification unit of the amplifier as the phase correction means.

3. The amplifier according to claim 1, wherein a phase correction circuit is provided as a voltage correction unit of the amplifier as the phase correction means.

5. A signal generator using the amplifier according to claim 1 for an output stage.

6. A signal generator according to claim 5, wherein the output signal is a voltage.

6. A signal generator according to claim 5, wherein the output signal is a current.