[go: up one dir, main page]

JP2004503106A - 半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法 - Google Patents

半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法 Download PDF

Info

Publication number
JP2004503106A
JP2004503106A JP2002508830A JP2002508830A JP2004503106A JP 2004503106 A JP2004503106 A JP 2004503106A JP 2002508830 A JP2002508830 A JP 2002508830A JP 2002508830 A JP2002508830 A JP 2002508830A JP 2004503106 A JP2004503106 A JP 2004503106A
Authority
JP
Japan
Prior art keywords
plasma
tungsten
etching
plasma source
volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002508830A
Other languages
English (en)
Inventor
ナラン パドマパニ
オルセイ ハキーム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2004503106A publication Critical patent/JP2004503106A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、半導体構造内のタングステンまたは窒化タングステンをエッチングする方法に関し、特定的には、エッチングプロセスに精密な制御が要求されるゲート電極のエッチングに関する。我々は、精密なエッチングプロファイル制御を可能にしながら、例えばタングステンまたは窒化タングステンのエッチングがそれに隣接する酸化物層のエッチングに対して175:1という優れた選択度を呈するようなタングステンまたは窒化タングステンのエッチング方法を発見した。典型的には、この酸化物は、酸化シリコン、酸窒化シリコン、酸化タンタル、酸化ジルコニウム、及びそれらの組合わせから選択される。本方法は、タングステンまたは窒化タングステンが物理蒸着(PVD)または化学蒸着(CVD)の何れによって堆積されていようとも、それらに適用可能であることは明白である。詳述すれば、タングステンまたは窒化タングステンのエッチングの主要部分(主エッチング)中に使用される初期エッチング用化学物質は、化学的に作用するエッチャント種が六フッ化硫黄(SF)及び窒素(N)の組合わせから、または代替として、三フッ化窒素(NF)、塩素(Cl)、及び四フッ化炭素(CF)の組合わせから生成されるプラズマ源ガスを使用する。主エッチングプロセスの終わりに向かって、化学的に作用するエッチャント種がCl及びOから生成される第2の化学物質を使用する。エッチングプロセスのこの最終部分においては、少なくともタングステンまたは窒化タングステンの下側に位置する表面までエッチングが遂行されることから、この最終部分を“オーバーエッチング”プロセスと呼ぶことができる。しかしながら、オプションとして、この第2のエッチング化学物質を2ステップに分け、その第2のステップにおいてプラズマ源ガスの酸素含量及びプラズマ源電力を増加させることができる。

Description

【0001】
(発明の分野)
本発明は、半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法に関する。詳述すれば、エッチングプロセスの主要部分中には1つのエッチング用化学物質(ケミストリ)を使用し、エッチングプロセスの終わりに向かって第2のエッチング用化学物質を使用する。
【0002】
(従来の技術)
一般的な半導体デバイスは、典型的に、自己位置合わせされた異なる組成の多重フィルム層から製造された接続構造(コンタクトストラクチャ)及びゲート電極を含んでいる。以前は、窒化タングステンフィルムがバリヤ層として使用され、タングステンが種々の半導体デバイス構造内の導体として使用されていた。近年になってデバイスのジオメトリがより小さくなった結果として、タングステン及び窒化タングステンの両方がゲート材料として開発されてきた。
【0003】
多くの場合、タングステンまたは窒化タングステンフィルム(層)は、薄い(約50Å より薄い)酸化シリコンの無機誘電体層の上に堆積される。多重フィルム層構造のパターン化エッチング中、タングステンまたは窒化タングステン層をプラズマ乾式エッチングし、酸化シリコン層の表面においてエッチングを停止させることが望ましい。そのため、タングステンまたは窒化タングステンのエッチングのエッチングの選択度(酸化シリコンに対する優先度)を高くすることが重要である。(“選択度”という用語は、典型的には、2つの材料のエッチング速度の比を表すために使用される。)更に、デバイスのジオメトリがより小さくなるにつれて、与えられた表面積上により多くのデバイスを配置することができるプロファイルが得られるように、材料の層のエッチングはより精密でなければならない。例えばタングステンゲートの場合には、ゲートは薄いラインまたはパッドの形状であることができ、エッチングされたゲートフィーチャの断面プロファイルは、エッチングされたフィーチャの側壁が、下側に位置する例えば酸化シリコン基体層に本質的に直角であるようなプロファイルであることが好ましい。これはタングステンを、酸化シリコン基体層の表面まで完全にエッチングしなければならない(エッチングされたタングステン側壁の底に “足”(フィート)が残留しない)ことを意味する。エッチングプロセスの制御は、下側に位置する酸化シリコンフィルム基体の臨界的な厚みをエッチングしないようにしながら、正しくエッチングされたタングステンフィーチャプロファイルを得る上で重要である。
【0004】
1993年11月9日付Horiらの米国特許第5,295,923号に開示されている乾式エッチング方法では、タングステン、モリブデン、及びそれらのケイ化物から選択されたものを含む多層フィルムを第1の層としてエッチングする。この“第1の層”の下側に位置するのは、酸化シリコン絶縁フィルム上に位置する多結晶シリコンの第2の層である。第1の層のためのエッチングステップは、フッ素、六フッ化硫黄、及び三フッ化窒素から選択された第1のガス、またはこの第1のガスと、塩化水素、臭化水素、塩素、臭素、及び四塩化炭素から選択された第2のガスとを含む混合ガスで作られたプラズマエッチャント源ガスを使用する。多結晶シリコンの第2の層のエッチングは、第2のガスと、不活性ガス、窒素ガス、酸素ガス、四塩化シリコンガス、及び一酸化炭素ガスから選択された第3のガスとで作られたプラズマエッチャント源ガスを使用して遂行される。第2のエッチングステップにおいて第2のガスに添加される第3のガスは、好ましくは、合計エッチングガス混合体の0乃至10体積%の範囲にすべきである。
【0005】
1997年2月4日付Dorleansらの米国特許第5,599,725号には、逆T字形耐熱金属ゲート構造を有するシリコン基MOSトランジスタの製造方法が開示されている。この発明によって製造されるゲートは、主CVDタングステン部分と、このCVD部分の底から外向きに伸びるようにスパッタされた下側タングステン部分とからなる。CVDタングステン層をエッチングするためにはCl/Oプラズマエッチングが使用され、スパッタされたタングステン部分をエッチングするためには化学エッチング(KHPO/KOH/KFe(CN))が使用される。スパッタされたタングステン層は、全製造プロセス中に下側に位置するゲート酸化物層をイオン破壊から保護するシールドとして働くと述べられている。即ち、スパッタされたタングステンは、Cl/O反応性イオンエッチングに対してCVDタングステンよりも耐性があると記述されている。
【0006】
Jengらの米国特許第6,033,962号は、自己位置合わせされた接続孔(コンタクトホール)のための側壁スペーサの製造方法を開示している。この発明の主目的はゲート構造の側の上に窒化シリコンのスペーサを形成することに関するものであるが、プラズマ生成のためにCl−BCl−Arエッチャントガス混合体を使用し、フォトレジストマスキングを使用せずに普通のエッチバック手順を使用してRIEエッチングされるタングステンのような金属の堆積をも記述している。
【0007】
(発明の概要)
本発明は、半導体構造内のタングステンまたは窒化タングステンをエッチングする方法に関し、特定的には、エッチングプロセスに精密な制御を要求するゲート電極のエッチングに関する。我々は、精密なエッチングプロファイル制御を可能にしながら、タングステン(または窒化タングステン)に対して、薄い下側の酸化物層に対するよりも優れた選択度を呈するような、タングステンまたは窒化タングステンをエッチングする方法を発見した。典型的には、酸化物は、酸化シリコン、酸窒化シリコン、酸化タンタル、酸化ジルコニウム、及びそれらの組合わせから選択される。この方法は、タングステンまたは窒化タングステンが物理蒸着(PVD)または化学蒸着(CVD)の何れによって堆積されていようとも、それらに適用できることは明白である。
【0008】
詳述すれば、タングステンまたは窒化タングステンのエッチングプロセスの主要部分(主エッチング)中に使用される初期エッチング化学物質は、化学的に作用するエッチャント種が六フッ化硫黄(SF)及び窒素(N)の組合わせから、または代替として、三フッ化窒素(SF)、塩素(Cl)、及び四フッ化炭素(CF)の組合わせから生成されるようなプラズマ源ガスを使用する。主エッチングプロセスが終わりに向かって、化学的に作用するエッチャント種がCl及びOから生成されるような第2の化学物質が使用される。エッチングプロセスのこの最終部分においては、少なくともタングステンまたは窒化タングステンの下側に位置する表面までエッチングが遂行されるので、この最終部分を“オーバーエッチング”プロセスと呼ぶことができる。しかしながら、オプションとして、この第2のエッチング用化学物質を2ステップに分け、第2のステップにおいてプラズマ源ガスの酸素含量及びプラズマ源電力を増加させることができる。
【0009】
我々は、十分に高い濃度のOを十分に高いプラズマ密度と組合わせて使用した場合、酸化シリコンに対するよりもタングステンに対して予測しなかったような高い(例えば1.75:1の範囲にわたる)エッチング選択度が得られることを発見した。詳述すれば、O濃度がプラズマ源ガス内で約20体積%より大きい場合にO含量を更に増加させても、約8×1010以下のプラズマ密度においては活性酸素種を付勢するための電力入力が不十分であるので、限定された効果しか呈さない。下側に位置する酸化物に対してタングステンまたは窒化タングステンの方にエッチング選択度を得るためには、プラズマ源ガスの酸素含量、及びプラズマを発生させて維持するために印加される源電力の両者を増加させる必要がある。例えば、約1.6×1010/cmのプラズマ密度において、プラズマ源ガスの酸素含量を約30体積%から約40体積%まで増加させると、選択度は約40:1から約75:1まで増加する。しかしながら、40体積%のOにおいて、もしプラズマ密度を約1.8×1010/cmまで増加させれば、選択度は約75:1から約160:1まで増加する。
【0010】
“オーバーエッチング”ステップは、下側に位置する酸化物層を保護する最高の選択度を発生するような条件で遂行されるが、エッチングされたタングステンまたは窒化タングステンのフィーチャプロファイルは、得られる大きいタングステンエッチング速度(175:1の選択度を発生する条件において、約1,800Å /分)によって影響を受け得る。フィーチャのベースに残留するタングステンの“足”を除去しながら、フィーチャのプロファイルを維持できるようにするためには、例えば約30:1の低めの選択度と、約1,000Å /分のタングステンエッチング速度とを与える条件の下でエッチングし、次いでエッチングされたフィーチャを取囲んでいる酸化物の平坦な表面から残留物を清浄化するために、エッチングの終わりの限定された時間にわたって175:1の選択度を与えるプロセス条件に変化させてエッチングすると有利である。
【0011】
(実施の形態)
以下の説明は、半導体構造内のタングステンまたは窒化タングステンをエッチングする方法に関する。詳述すれば、本方法は、0.5μmより小さいフィーチャサイズのエッチングに関し、下側に位置する酸化物の薄い層(典型的には、約50Å より薄い)に対するタングステンまたは窒化タングステンのエッチング選択度の制御が主として重要である。“フィーチャ”とは、典型的に、金属ライン、トレンチ、及び誘電体層内の開口、並びに基体表面のトポグラフィを形成する他の構造のことをいう。
【0012】
詳述すれば、タングステンまたは窒化タングステンのエッチングプロセスの主要部分中に使用される初期エッチング用化学物質はプラズマ源ガスを使用するものであることが好ましく、化学的に作用するエッチャント種は六フッ化硫黄(SF)及び窒素(N)の組合わせから、またはSF、Cl、及びCFの組合わせから生成される。このエッチング用化学物質は、大きいタングステンエッチング速度を提供しながら、優れたエッチングプロファイル特性を伴う。
【0013】
例えば、一実施の形態においては、主エッチングはSF及びNからなる源ガスを使用して遂行される。SFの体積流量は、CENTURA(登録商標) DPSTM処理チャンバにおいて典型的に約30 sccmから約100sccmまでの範囲にわたる。Nの体積流量も同様に、典型的に約30 sccmから約100sccmまでの範囲にわたる。SF:Nの好ましい体積比は、約20:50から約60:10までの範囲である。処理チャンバ圧は、約2ミリトルから約20ミリトルまでの範囲であり、約2ミリトルから約10ミリトルまでの範囲の圧力に維持することが好ましい。基体温度は約20℃から約100℃までの範囲であるが、低めの温度が好ましい。それは、装置のコストが低くなり、またゲート酸化物の破壊の可能性が低くなるからである。印加されるプラズマ源電力は約200Wから約2,000Wまでの範囲であり、印加される基体バイアス用電力は約40Wから約200Wまでの範囲である。(“プラズマ源電力”とは、典型的には、エネルギの主要部分を供給することによってチャンバ内の中性種をイオン化し、プラズマを持続させる責を負う電力のことであり、一方“基体バイアス電力”とは、典型的には、高エネルギプラズマ種を基体に向かって引きつけるために基体に印加される電力のことである。)上述した範囲内の条件で使用すると、タングステンまたは窒化タングステンに対して約1,500Å/分 から約4,000Å/分までの範囲のエッチング速度が得られる。細い(約0.15μm幅)ラインのエッチング中、下側に位置する基体表面に対するライン側壁のプロファイルは約88°乃至90°で垂直である(側壁のベース付近に形成され得る“足”は度外視する)。
【0014】
エッチングプロセスの終わりに向かって、化学的に作用するエッチャント種がCl及びOから生成されるような第2の化学物質を使用する。残余のタングステンの部分のエッチング中のプロセスにおいては、下側に位置するフィルムの表面に対してエッチングが遂行され、下側に位置するフィルム表面内の限定された距離までエッチングされ得るから、このプロセスをオーバーエッチングプロセスと呼ぶことができる。しかしながら、オプションとして、この第2のエッチング用化学物質を2ステップに分け、第2のステップにおいて酸素含量及びプラズマ源電力を増加させることができる。
【0015】
タングステンまたは窒化タングステンに対する満足できるエッチング速度と、下側に位置する酸化物ゲート層に対するよりもタングステンに対するエッチングに対して所望の選択度を得るためのCl/O源ガス混合体内のCl及びOの体積百分率は、20%以上から約45%までの範囲である。好ましくは、Cl/O源ガス混合体内のCl及びOの体積百分率は、約35%より大きい百分率から約45%までの範囲である。しかしながら、上述したO含量の便益を得るためには、エッチング処理チャンバ内のプラズマ密度を十分に高くしなければならない。我々は、酸素の体積百分率を20%以上に増加させることによる便益を得るためには、少なくとも約8×1010/cmのプラズマ密度(カリフォルニア州サンタクララのApplied Materials, Inc.製CENTURA(登録商標) DPSTM処理チャンバにおいて、約800Wのプラズマ源電力)が必要であると決定した。(本明細書において使用している“DPS”(“デカップルドプラズマ源”)とは、プラズマを点弧させて維持するために使用される誘導結合RF源電力、及び半導体基体に印加して高エネルギ種を基体に向かって導くバイアス電力のための分離した制御装置を有するプラズマエッチング装置のことである。)
【0016】
単一のオーバーエッチングステップを使用することの代替は、2ステップオーバーエッチングプロセスを使用することである。例えば、主エッチングステップの後に、プラズマ源ガス組成がCl及びOの組合わせであって、Oの体積含量が20%以上から約35%までの範囲であるような第1のオーバーエッチングステップを遂行することができる。プラズマ密度は、典型的には、約8×1010/cm(800Wの源電力を印加)から約1.6×1011/cm(1,600Wの源電力を印加)までの範囲である。処理チャンバ厚は、約2ミリトルから約10ミリトルまでの範囲であるが、好ましくは約2ミリトル乃至6ミリトルである。基体温度は約20℃から約100℃までの範囲である。印加する基体バイアス用電力は約40Wから約200Wまでの範囲である。これらの範囲内の条件を装置変数に対して調整して使用すると、細いラインの底に形成される“足”を除去することができ、同時にラインプロファイルを88°乃至90°の垂直に維持することができる。
【0017】
その後に、下側に位置する薄い酸化物フィルムの表面からエッチング残留物を清浄化するために、フィルムに重大なエッチングを生じないような(エッチングされる薄い酸化物フィルムは、その厚みの10%より少ない)第2のオーバーエッチング、即ち仕上げステップが遂行される。第2のオーバーエッチングステップにおいては、下側に位置する酸化物フィルムに対するタングステンまたは窒化タングステンのエッチングの選択度は重要である。エッチングされたフィーチャを取囲む薄い酸化物層をエッチングすることなく、薄い酸化物層の平らな表面からタングステンまたは窒化タングステンの残留物を除去することが望ましい。この場合も、プラズマ源ガス内の化学的エッチャントはCl及びOであり、混合体内のOの体積含量は、典型的には約36%から約41%までの範囲である。プラズマ密度は、他のプロセス条件を第1のオーバーエッチングステップについて上述した条件と同一に保って、典型的には約1.6×1011から約2.0×1011までの範囲である。これらのプロセス条件の下でのタングステンのエッチング速度は約1,750Å /分であり、一方選択度(W:SiO)は約175:1である。プラズマ源ガスのO含量を増加させ、プラズマ密度を増加させることも、同様に有用であることが期待される。
【0018】
上述したプロセス条件を使用して得られる175:1の選択度を、他のプロセス条件を使用して得られる選択度と比較すると、一見したところでは重大な相違は見出されないが、驚く程異なる結果をもたらしている。例えば、O流量を変化させてOの体積濃度を36%にし、それと1.6×1011/cm(1,600W)のプラズマ密度とを組合わせると、約75:1のW:SiO選択度が得られ、またOの体積濃度を20%として、1.5×1011/cm(1,500W)のプラズマ密度と組合わせた場合には、約28:1のW:SiO選択度が得られる。このデータが示すように、酸素の流量を増加させ、同時にプラズマ密度を特定の範囲以上に高めると、酸化シリコンに対するタングステンまたは窒化タングステンの選択度が予測しなかった程増加する。これを、以下に幾つかの例で更に示す。
【0019】
これらの例を説明する前に、本明細書において使用している単数形の用語は、特に「複数の」と断らずとも複数の参照を含むことを文脈から判断されたい。例えば、単に「半導体」と記述してある場合、それは半導体の挙動特性を有する公知の種々の異なる材料を含むことを理解されたい。
【0020】
I.本発明を実現するための装置
以下に説明するエッチングプロセスの実施例は、カリフォルニア州サンタクララのApplied Materials, Inc.製のCentura(登録商標)統合処理システム内において遂行されたものである。このシステムは、本明細書が参照する米国特許第5,186,718号に開示されている。これらの実施例のために使用したエッチング処理チャンバを図1に示してあるが、当分野において利用可能などのようなエッチング処理装置も、他の処理パラメータに対する調整を行って上述したエッチング化学物質を利用できるであろう。図1に概要を示す設備は、1996年5月7日のProceedings of the Eleventh International Symposium of Plasma Processingに掲載され、1996年に出版されたElectrochemical Society Proceedings, Volume 96−12の222−223ページに記述されているYan Yeらの論文に示されている種類のデカップルドプラズマ源(DPS)である。このプラズマ処理チャンバは、8インチ(200mm)直径のウェーハを処理することができる。
【0021】
図1は、個々のCENTURA(登録商標) DPSTMポリシリコンエッチングチャンバ100の概要を示す側面図である。エッチングチャンバ100は、セラミックドーム106を有する上側チャンバ104と、下側チャンバ108とからなる。下側チャンバ108は、単極静電チャック(ESC)陰極110を含んでいる。ガスは、ガスを均一に分配するためのガス注入ノズル114を介してチャンバ内へ導入される。チャンバ圧は、絞り弁118を使用する閉ループ圧力制御システム(図示せず)によって制御される。処理に際して、基体20は入口122を通して下側チャンバ108内へ導入される。基体120は、静電チャック(ESC)表面上の誘電体フィルム(図示せず)の下に位置する導電層(図示せず)に直流電圧を印加することによって、ESC陰極110の表面に生成される静電荷によって定位置に保持される。次いで、陰極110及び基体120がウェーハリフト124によって上昇させられ、処理のための位置において上側チャンバ104に対してシールされる。エッチング用ガスは、ガス注入ノズル114を介して上側チャンバ104内へ導入される。エッチングチャンバ100は、誘導結合されたプラズマ源電力126と、12.56MHzで動作するマッチング回路網128とを使用して高密度プラズマを生成させ、維持する。ウェーハは、RF源130及び13.56MHzで動作するマッチング回路網132とを用いてバイアスされる。プラズマ源電力126及び基体バイアス手段130は、別々のコントローラ(図示せず)によって制御される。
【0022】
II .本発明の実施例
図2Aは、エッチングされたタングステン構造200の概要側断面図であって、エッチングされたパターンはライン203及びスペース205である。ライン幅は約0.165μmであり、スペース幅は約0.21μmである。この構造は、シリコン基体202上の薄い(≒45Å )酸化シリコン層213を含み、酸化シリコン層213の上に位置しているのは1,650Å 厚のタングステン204と、400Å の厚いイメージ集束用反射防止被膜層206と、エッチングされた構造200をパターン化するのに使用されたフォトレジスト層の残留物208とである。図2Bは同じエッチングされた構造200の三次元的表現であって、トレンチの底(スペース205)のエッチングされたタングステンの表面仕上げ222と、上に位置するフォトレジスト層残留物208のより滑らかな上面224とを示している。両図は、酸化シリコン層213の上面に残されているエッチングされなかったタングステンの厚み214を示している。このエッチングされなかったタングステンの厚み214は、約0.023μmである。
【0023】
タングステン204のエッチングは、プラズマ内のエッチャント種が30sccmのSFと、50sccmのNである単一エッチング化学物質だけを使用して遂行された。(酸化物層213の表面までタングステン層204の最終部分をエッチングするために使用される第2のエッチング用化学物質は存在していない、即ち、オーバーエッチングは遂行されなかった。)他のエッチングプロセス条件は次の通りであった。即ち、エッチング処理チャンバ圧は約4ミリトルであり、基体温度は約50℃であり、プラズマ源電力は約500Wであり、基体バイアス電力は約80Wであった。得られたエッチングプロファイルは良好であり、エッチングされたライン203の側壁の角度(酸化シリコン層213の表面210に対する)は約89°であったが、タングステンが全面的に酸化シリコン層203の表面210までエッチングされなかったので、ラインのベースにおけるプロファイルに若干のテーパーリングが見られた。タングステンエッチング速度は、約1,500Å /分であった。エッチングされたライン及びスペースに関して使用した“テーパー”したプロファイルとは、ラインのベースにおけるライン幅がラインの上面におけるライン幅よりも広い断面プロファイルのことをいう。“垂直プロファイル”とは、ラインの側壁が酸化シリコン基体の表面に直角であることをいう。“アンダーカット”プロファイルとは、ラインのベースにおけるライン幅がラインの上面におけるライン幅よりも狭い断面プロファイルのことである。典型的には、垂直プロファイルが好ましい。それは、与えられた表面積上にデバイス構造をより接近させて配置することができるからである。
【0024】
図2Bに示すように、スペース205の底のエッチングされたタングステン表面222は、フォトレジスト残留物208の表面224の上側のライン203よりも粗い仕上げを呈している。
【0025】
図3は、タングステン304のエッチングの終わりに向かってエッチング用化学物質を変化させ、エッチングを薄い酸化シリコン層313の表面310まで継続できるようにした場合の、エッチングされたタングステン300の側断面の概要を示している。この場合も、エッチングされたタングステン構造はライン303及びスペース305のパターンであった。ライン幅は約0.120μmであり、スペース幅は約0.165μmである。この構造は、シリコン基体302上の薄い(≒45Å )酸化シリコン層313と、その上に位置する1,650Å 厚のタングステン304と、400Å の厚いイメージ集束用反射防止被膜層306と、フォトレジスト層の残留物308とを含む。
【0026】
タングステン304のエッチングは、2つのエッチング用化学物質だけを使用して遂行された。エッチングの第1の部分中、プラズマ内の化学的に反応性のエッチヤント種は、30sccmのSF及び50sccmのNであった。他のエッチングプロセス条件は次の通りであった。即ち、エッチング処理チャンバ圧は約4ミリトルであり、基体温度は約50℃であり、プラズマ源電力は500Wであり、基体バイアス電力は約80Wであった。得られたエッチングプロファイルは良好であり、エッチングされたライン303の(酸化シリコン層302の表面310に対する)側壁の角度は約89°であった。タングステンエッチング速度は、約1,650Å /分であった。タングステン層304の初期の1,650Å厚の中のほぼ1,500Åは、この第1のエッチング用化学物質を使用してエッチングされた。
【0027】
タングステン層304の残余の150Åのエッチングは、約70sccmの流量のCl及び約40sccmの流量のOから生成された化学的に反応性のエッチヤント種のプラズマを使用して遂行された。他のエッチングプロセス条件は次の通りである。即ち、エッチング処理チャンバ圧は約6ミリトルであり、基体温度は約50℃であり、プラズマ源電力は600Wであり、基体バイアス電力は約80Wであった。得られたエッチングプロファイルは優れており、エッチングされたライン303の(酸化シリコン層302の表面310に対する)側壁の角度は約89°乃至90°であった。タングステンエッチング速度は、約1,500Å /分であった。エッチングは、酸化シリコン310の上面が僅かにエッチングされるまで許容された。酸化シリコンのエッチング速度は、約19Å /分であることが決定された。タングステン:酸化シリコンのエッチング速度選択度は、約79:1であった。タングステン残留物は、スペース305の開放領域からは除去されたが、ライン303間の間隔が図3に示すよりも小さい領域(より稠密な領域)においては、タングステンライン303の底に僅かなタングステン“足”が存在した(図示せず)。その後の実験によれば、Oの流量を45sccmに、プラズマ源電力を1,800Wに、そして処理チャンバ圧を3ミリトルに調整すると、“足”が除去されることが分かった。
【0028】
図4のグラフ400は、酸化シリコンのエッチング速度(軸404上に示す)を、プラズマ源の酸素流量(軸402上に示す)の関数として示している。グラフ400に示されているデータは、シリコンウェーハ上に堆積された酸化シリコンの層だけをエッチングすることによって得たものである。使用したCl及びOの合計流は110sccmであり、プラズマ源ガス内の酸素の体積%は、軸402上に示されているsccmを合計ガス流の110sccmで除し、100倍することによって計算することができる。酸化シリコンをエッチング中の、他のエッチングプロセス条件は以下の通りであった。即ち、エッチング処理チャンバ圧は約6ミリトルであり、基体温度は約50℃であり、プラズマ源電力は約1,600Wであり、基体バイアス電力は約80Wであった。グラフ400が示すように、O流量を増加させることによってエッチング速度が減少する効果が存在し、Oの約35sccmと40sccmとの間の約19Å /分において平坦になる。後になって、我々は、約35sccmを超えてOの流量を増加させて得られる利点の全てを享受するためには、プラズマ密度(プラズマ源電力)を増加させる必要があることを発見した。
【0029】
図5Aのグラフ500は、O流量を約20sccmに一定に保った場合に、プラズマ源電力(軸502上にW(ワット)で示す)の増加がタングステン(W)のエッチング速度(曲線508によって示す)及びSiOのエッチング速度(曲線510によって示す)に及ぼす効果を示している。各場合のエッチング速度の単位は、軸504に示されている。グラフ500には、20sccmに一定としたO流量における、プラズマ源電力の関数としてのW:SiO選択度も曲線512によって示されている。選択度の値は、軸506上に示されている。グラフ500から明らかなように、プラズマ源電力を増加させると、タングステンのエッチング速度が増加し、SiOのエッチング速度が低下し、そして選択度が増加する。しかしながら、20sccmのO流量では、約1,600Wまでのプラズマ源電力でW:SiO選択度は約40:1にしか過ぎない。処理チャンバ圧は約6ミリトルであり、基体温度は約50℃であった。
【0030】
図5Bのグラフ530は、他の全ての変数は一定のままとした場合の、オーバーエッチングステップ中のタングステンのエッチング速度を、プラズマ源電力及び酸素流量の関数として示す三次元グラフである。詳述すれば、エッチングされたウェーハは、上側にタングステン層がスパッタされたシリコンウェーハである。処理チャンバ圧は6ミリトルであり、基体温度は約50℃であった。タングステンのエッチング速度単位(Å /分)は軸534上に示され、プラズマ源電力単位(W)は軸532上に示され、そしてO流量単位(sccm)は軸536上に示されている。曲線538から明らかなように、O流量だけを約30sccmから約40sccmまで増加させ、プラズマ源電力を約1,600Wに一定に保った時に、タングステンのエッチング速度は、約1,170Å /分から約1,500Å /分まで増加している。O流量を約30sccmから約45sccmまで増加させ、同時にプラズマ源電力を約1,600Wから約1,800Wまで増加させると、タングステンのエッチング速度は約1,170Å /分から約1,750Å /分まで増加した。
【0031】
図5Cのグラフ540は、他の全ての変数を一定のままとした場合の、オーバーエッチングステップ中の酸化シリコンのエッチング速度を、プラズマ源電力及び酸素流量の関数として示す三次元グラフである。詳述すれば、エッチングされたウェーハは、その表面上に熱酸化シリコンの層を有するシリコン基体であった。処理チャンバ圧は6ミリトルであり、基体温度は約50℃であった。酸化シリコンのエッチング速度単位(Å /分)は軸544上に示され、プラズマ源電力単位(W)は軸542上に示され、そしてO流量単位(sccm)は軸546上に示されている。曲線548は、O流量だけを約20sccmから約40sccmまで増加させ、プラズマ源電力を約1,600Wに一定に保った時に、酸化シリコンのエッチング速度は約37Å /分から約19Å /分まで減少したことを示している。O流量を約20sccmから約45sccmまで増加させ、同時にプラズマ源電力を約1,600Wから約1,800Wまで増加させると、酸化シリコンのエッチング速度は約37Å /分から約10Å /分まで減少した。
【0032】
図5Dのグラフ550は、他の全ての変数を一定のままとした場合の、選択度(W:SiOのエッチング速度比)を、プラズマ源電力及び酸素流量の関数として示す三次元グラフである。図5Dは、図5B及び5Cから導出したものであって、酸素流量及びプラズマ源電力を同時に増加させることによって達成できる選択度の顕著な増加を明らかにしている。選択度(W:SiO)の値は軸554上に示され、プラズマ源電力単位(W)は軸552上に示され、そしてO流量単位(sccm)は軸556上に示されている。曲線558は、O流量だけを約30sccmから約40sccmまで増加させ、プラズマ源電力を約1,600Wに一定に保った時には、選択度が約50:1から約80:1まで増加していることを示している。酸素流量を約30sccmから約45sccmまで増加させ、同時にプラズマ源電力を約1,600Wから約1,800Wまで増加させると、選択度は約50:1から約175:1まで増加した。例えば、O含量を約40%にしてプラズマ源電力を約1,670Wにすると、約100:1の選択度が得られる。O含量を約45%にしてプラズマ源電力を約1,800Wにした場合には、約175:1の選択度が得られる。酸素流量だけを増加させた場合に得られる選択度の増加が遙かに小さかったことから、この175:1までの選択度の増加は予測されないものであった。
【0033】
選択度のこの驚くべき増加は、図5Dと図5Aとを比較すると更に理解することができる。図5Aでは、酸素流量を約20sccmに一定のままとして、プラズマ源電力を約800Wから約1,600Wまで増加させた時に、W:SiOの選択度が約19:1から約40:1まで増加することを示している。また図5Dでは、酸素流量を約30sccmから約40sccmまで増加させ、プラズマ源電力を1,600Wに一定に保つと、選択度は約50:1から約80:1まで増加している。酸素流量の増加と、プラズマ源電力の増加とを相乗的に組合わせだけで、175:1の選択度が達成されているのである。
【0034】
以下の表Iは、種々のプロセス条件と、これらのプロセス条件において得られることが予測されるタングステン(または窒化タングステン)のエッチング速度を要約したものである。表Iには、酸化シリコンに対して得られることが予測される選択度、及び得られることが予測されるエッチングされた側壁プロファイル角度も示されている。
【0035】
【表1】
表I
タングステンまたは窒化タングステンの最終部分エッチング(オーバーエッチング)中の典型的なプロセス条件
Figure 2004503106
【0036】
上述した実施の形態は、本発明の範囲を限定する意図の下になされたものではなく、当業者ならば、特許請求の範囲に記載されている本発明の思想から逸脱することなくこれらの実施の形態を拡張することが可能であろう。
【図面の簡単な説明】
【図1】
エッチングプロセスを遂行するために使用されたプラズマ処理装置の概要図である。
【図2A】
タングステンのエッチングの終わりに向かってもエッチング用化学物質を変化させず、且つ下側に位置する酸化シリコン基体をエッチングしないように十分な時間でエッチングを停止させるような、オーバーエッチングステップを使用しない場合の、エッチングされたタングステンの断面図である。
【図2B】
タングステンのエッチングの終わりに向かってもエッチング用化学物質を変化させず、且つ下側に位置する酸化シリコン基体をエッチングしないように十分な時間でエッチングを停止させるような、オーバーエッチングステップを使用しない場合の、エッチングされたタングステンの顕微鏡写真の概要である。
【図3】
タングステンのエッチングの終わりに向かってエッチング用化学物質を変化させ、且つ酸化シリコン基体の表面までエッチングの継続を許容した場合の、エッチングされたタングステンの断面図である。
【図4】
他の全てのプロセス変数を一定のままとし、プラズマ源ガスの酸素含量を増加させた場合に、酸化シリコン基体のエッチング速度が低下する効果を示すグラフである。
【図5A】
酸素濃度を約20体積%に保った時の、オーバーエッチングステップ中のプラズマ源電力の増加が、タングステンのエッチング速度、酸化シリコンのエッチング速度、及び選択度(酸化シリコンのエッチング速度に対するタングステンのエッチング速度の増加で表す)に及ぼす効果を示すグラフである。
【図5B】
他の全ての変数を一定に保った時の、オーバーエッチングステップ中のタングステンのエッチング速度を、プラズマ源電力及び酸素流量の関数として示す三次元グラフである。
【図5C】
他の全ての変数を一定に保った時の、オーバーエッチングステップ中の酸化シリコンのエッチング速度を、プラズマ源電力及び酸素流量の関数として示す三次元グラフである。
【図5D】
他の全ての変数を一定に保った時の、選択度(W:SiOのエッチング速度比)を、プラズマ源電力及び酸素流量の関数として示す三次元グラフである。

Claims (37)

  1. タングステンまたは窒化タングステンをプラズマエッチングする方法において、Cl及びOから生成された化学的に作用するエッチャント種からなるプラズマ源ガスを使用することによって隣接する酸化物層に対して約75:1より大きいエッチング選択度が得られ、前記プラズマ源ガス内のOの体積百分率は少なくとも35%であり、そしてプラズマ密度は少なくとも1.6×1011/cmであることを特徴とする方法。
  2. 前記酸化物は、酸化シリコン、酸窒化シリコン、酸化タンタル、酸化ジルコニウム、及びそれらの組合わせからなるグループから選択されることを特徴とする請求項1に記載の方法。
  3. 前記プラズマ密度は、少なくとも1,600Wの源電力を印加することによって得られることを特徴とする請求項1に記載の方法。
  4. 前記エッチング選択度は約100:1より大きく、前記Oの体積百分率は少なくとも40%であり、そして前記プラズマ密度は少なくとも1.65×1011/cmであることを特徴とする請求項1に記載の方法。
  5. 前記プラズマ密度は、少なくとも1,650Wの源電力を印加することによって得られることを特徴とする請求項4に記載の方法。
  6. 前記エッチング選択度は約175:1より大きく、前記Oの体積百分率は少なくとも45%であり、そして前記プラズマ密度は少なくとも1.8×1011/cmであることを特徴とする請求項1に記載の方法。
  7. 前記プラズマ密度は、少なくとも1,800Wの源電力を印加することによって得られることを特徴とする請求項6に記載の方法。
  8. 半導体構造内のタングステンまたは窒化タングステンを、その下側に位置する酸化物層に対して選択的にエッチングする方法において、
    少なくとも1つのハロゲンをベースとする化学的に作用するエッチャント種からなる第1のプラズマ源ガスを使用して前記タングステンまたは窒化タングステンの第1の主要部分をプラズマエッチングするステップと、
    Cl及びOから生成された化学的に作用するエッチャント種からなる第2のプラズマ源ガスを使用して前記タングステンまたは窒化タングステンの残余の部分をプラズマエッチングするステップと、
    を含むことを特徴とする方法。
  9. 前記ハロゲンは、フッ素、塩素、及びそれらの組合わせからなるグループから選択されることを特徴とする請求項8に記載の方法。
  10. 前記プラズマエッチングの前記第1の主要部分は、SF及びNの組合わせ、及びNF、Cl、及びCFの組合わせからなるグループから選択された第1のプラズマ源ガスを使用して遂行されることを特徴とする請求項9に記載の方法。
  11. 前記第2のプラズマ源ガス内のOの体積百分率は、20体積%より大きいことを特徴とする請求項9に記載の方法。
  12. 前記O体積百分率は、20%より大きい百分率から約45%までの範囲にわたることを特徴とする請求項11に記載の方法。
  13. 前記エッチャントプラズマのプラズマ密度は、少なくとも8.0×1010/cmであることを特徴とする請求項9に記載の方法。
  14. 前記プラズマ密度は、約8.0×1010/cmから約3.0×1011/cmまでの範囲にわたることを特徴とする請求項13に記載の方法。
  15. 前記プラズマ密度は、約8.0×1010/cmから約2.0×1011/cmまでの範囲にわたることを特徴とする請求項13に記載の方法。
  16. 前記プラズマ源電力は、約800Wから約3,000Wまでの範囲にわたることを特徴とする請求項13に記載の方法。
  17. 前記プラズマ源電力は、約800Wから約2,000Wまでの範囲にわたることを特徴とする請求項16に記載の方法。
  18. 前記Cl及びOから生成された化学的に作用するエッチャント種からなるプラズマ源ガスを使用して遂行される前記エッチングは2ステップで遂行され、第1のステップにおけるOの体積濃度は20体積%より大きい濃度から約35体積%までの範囲にわたり、そして第2のステップにおけるOの体積濃度は35体積%より大きい濃度から約45体積%までの範囲にわたることを特徴とする請求項9に記載の方法。
  19. 半導体構造内のタングステンまたは窒化タングステンを、その下側に位置する酸化物層に対して選択的にエッチングする方法において、
    SF及びNから生成された化学的に作用するエッチャント種からなる第1のプラズマ源ガスを使用して前記タングステンまたは窒化タングステンの第1の主要部分をプラズマエッチングするステップと、
    Cl及びOから生成された化学的に作用するエッチャント種からなる第2のプラズマ源ガスを使用して前記タングステンまたは窒化タングステンの残余の部分をプラズマエッチングするステップと、
    を含むことを特徴とする方法。
  20. 前記第1のプラズマ源ガス内のSF:Nの体積比は、約2:5から約6:1の範囲にわたることを特徴とする請求項19に記載の方法。
  21. 前記第2のプラズマ源ガス内のOの体積濃度は20体積%より大きいことを特徴とする請求項19または請求項20に記載の方法。
  22. 前記Oの体積濃度は20体積%より大きい濃度から約45体積%までの範囲にわたることを特徴とする請求項21に記載の方法。
  23. 前記エッチャントプラズマのプラズマ密度は、少なくとも8.0×1010/cmであることを特徴とする請求項13に記載の方法。
  24. 前記プラズマ密度は、約8.0×1010/cmから約3.0×1011/cmまでの範囲にわたることを特徴とする請求項23に記載の方法。
  25. 前記プラズマ密度は、約8.0×1010/cmから約2.0×1011/cmまでの範囲にわたることを特徴とする請求項24に記載の方法。
  26. 前記プラズマ源電力は、約800Wから約3,000Wまでの範囲にわたることを特徴とする請求項21に記載の方法。
  27. 前記プラズマ源電力は、約800Wから約2,000Wまでの範囲にわたることを特徴とする請求項26に記載の方法。
  28. 前記エッチャントプラズマのプラズマ密度は、少なくとも8.0×1010/cmであることを特徴とする請求項22に記載の方法。
  29. 前記プラズマ密度は、約8.0×1010/cmから約3.0×1011/cmまでの範囲にわたることを特徴とする請求項28に記載の方法。
  30. 前記プラズマ源電力は、約800Wから約3,000Wまでの範囲にわたることを特徴とする請求項28に記載の方法。
  31. 前記Cl及びOから生成された化学的に作用するエッチャント種からなるプラズマ源ガスを使用して遂行される前記エッチングは2ステップで遂行され、第1のステップにおけるOの体積濃度は20体積%より大きい濃度から約35体積%までの範囲にわたり、そして第2のステップにおけるOの体積濃度は約35体積%から約45体積%までの範囲にわたることを特徴とする請求項19に記載の方法。
  32. 前記第1のステップ中のプラズマ密度は約8.0×1010/cmから約1.6×1011/cmまでの範囲にわたり、前記第2のステップ中のプラズマ密度は約1.6×1011/cmから約3.0×1011/cmまでの範囲にわたることを特徴とする請求項31に記載の方法。
  33. 前記第1のステップ中のプラズマ源電力は約800Wから約1,600Wまでの範囲にわたり、前記第2のステップ中のプラズマ源電力は約1,600Wから約3,000Wまでの範囲にわたることを特徴とする請求項31に記載の方法。
  34. 半導体構造のエッチング中に酸化シリコンに対して窒化タングステンを選択的にエッチングする方法において、
    SF及びNから生成された化学的に作用するエッチャント種からなるプラズマ源ガスを使用して前記窒化タングステンの主要部分をプラズマエッチングするステップと、
    Cl及びOから生成された化学的に作用するエッチャント種からなる第2のプラズマ源ガスを使用して前記窒化タングステンの残余の部分をプラズマエッチングするステップと、
    を含み、
    前記Oの濃度は約35体積%またはそれ以上であり、前記エッチャントプラズマのプラズマ濃度は約1.6×1011/cmまたはそれ以上である、
    ことを特徴とする方法。
  35. 前記プラズマ密度は、1,600Wまたはそれ以上のプラズマ源電力を印加することによって発生させることを特徴とする請求項34に記載の方法。
  36. 前記Oの濃度は約40体積%またはそれ以上であり、前記エッチャントプラズマのプラズマ濃度は約1.8×1011/cmまたはそれ以上であることを特徴とする請求項34方法。
  37. 前記プラズマ密度は、1,800Wまたはそれ以上のプラズマ源電力を印加することによって発生させることを特徴とする請求項36に記載の方法。
JP2002508830A 2000-07-12 2001-06-22 半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法 Withdrawn JP2004503106A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/614,396 US6423644B1 (en) 2000-07-12 2000-07-12 Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
PCT/US2001/041118 WO2002005317A2 (en) 2000-07-12 2001-06-22 Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures

Publications (1)

Publication Number Publication Date
JP2004503106A true JP2004503106A (ja) 2004-01-29

Family

ID=24461066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002508830A Withdrawn JP2004503106A (ja) 2000-07-12 2001-06-22 半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法

Country Status (7)

Country Link
US (1) US6423644B1 (ja)
EP (1) EP1299904A2 (ja)
JP (1) JP2004503106A (ja)
KR (1) KR20030022272A (ja)
CN (1) CN1441959A (ja)
TW (1) TW563199B (ja)
WO (1) WO2002005317A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4891906B2 (ja) * 2004-09-17 2012-03-07 フリースケール セミコンダクター インコーポレイテッド 金属層を有する半導体素子の形成方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440870B1 (en) * 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US6582861B2 (en) 2001-03-16 2003-06-24 Applied Materials, Inc. Method of reshaping a patterned organic photoresist surface
US6933243B2 (en) * 2002-02-06 2005-08-23 Applied Materials, Inc. High selectivity and residue free process for metal on thin dielectric gate etch application
JP2004031546A (ja) * 2002-06-25 2004-01-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20050034887A (ko) * 2003-10-10 2005-04-15 삼성전자주식회사 전원전압 동기신호 생성 장치 및 방법
US7652321B2 (en) * 2004-03-08 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN100449693C (zh) * 2004-11-04 2009-01-07 上海华虹(集团)有限公司 一种去除栅刻蚀横向凹槽的方法
US7754610B2 (en) * 2006-06-02 2010-07-13 Applied Materials, Inc. Process for etching tungsten silicide overlying polysilicon particularly in a flash memory
US20080242072A1 (en) * 2007-03-26 2008-10-02 Texas Instruments Incorporated Plasma dry etch process for metal-containing gates
WO2009004919A1 (en) 2007-06-29 2009-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG178765A1 (en) 2009-01-21 2012-03-29 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
KR101360876B1 (ko) * 2009-06-03 2014-02-11 어플라이드 머티어리얼스, 인코포레이티드 식각을 위한 방법 및 장치
CN101789369A (zh) * 2010-01-28 2010-07-28 上海宏力半导体制造有限公司 多金属钨栅极刻蚀方法
CN102372250B (zh) * 2011-11-15 2015-02-18 苏州含光微纳科技有限公司 一种刻蚀金属钨材料的方法
US9761489B2 (en) 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques
CN104752159B (zh) * 2013-12-31 2019-03-12 北京北方华创微电子装备有限公司 基片刻蚀方法
CN107706106A (zh) * 2017-09-21 2018-02-16 信利(惠州)智能显示有限公司 Amoled显示面板的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786360A (en) * 1987-03-30 1988-11-22 International Business Machines Corporation Anisotropic etch process for tungsten metallurgy
US4836886A (en) * 1987-11-23 1989-06-06 International Business Machines Corporation Binary chlorofluorocarbon chemistry for plasma etching
US5338398A (en) 1991-03-28 1994-08-16 Applied Materials, Inc. Tungsten silicide etch process selective to photoresist and oxide
JP3210359B2 (ja) 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法
US5279669A (en) * 1991-12-13 1994-01-18 International Business Machines Corporation Plasma reactor for processing substrates comprising means for inducing electron cyclotron resonance (ECR) and ion cyclotron resonance (ICR) conditions
JPH05175170A (ja) * 1991-12-20 1993-07-13 Nippon Steel Corp タングステンのエッチング方法
EP0575280A3 (en) * 1992-06-18 1995-10-04 Ibm Cmos transistor with two-layer inverse-t tungsten gate structure
JP2864967B2 (ja) * 1993-11-01 1999-03-08 日本電気株式会社 高融点金属膜のドライエッチング方法
JPH0982687A (ja) * 1995-09-19 1997-03-28 Mitsubishi Electric Corp 半導体装置の製造方法
JP3028927B2 (ja) * 1996-02-16 2000-04-04 日本電気株式会社 高融点金属膜のドライエッチング方法
US6004874A (en) 1996-06-26 1999-12-21 Cypress Semiconductor Corporation Method for forming an interconnect
US5866483A (en) * 1997-04-04 1999-02-02 Applied Materials, Inc. Method for anisotropically etching tungsten using SF6, CHF3, and N2
JP4060450B2 (ja) 1998-07-10 2008-03-12 アプライド マテリアルズ インコーポレイテッド ドライエッチング方法
US6033962A (en) 1998-07-24 2000-03-07 Vanguard International Semiconductor Corporation Method of fabricating sidewall spacers for a self-aligned contact hole
US6277763B1 (en) * 1999-12-16 2001-08-21 Applied Materials, Inc. Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4891906B2 (ja) * 2004-09-17 2012-03-07 フリースケール セミコンダクター インコーポレイテッド 金属層を有する半導体素子の形成方法

Also Published As

Publication number Publication date
TW563199B (en) 2003-11-21
KR20030022272A (ko) 2003-03-15
WO2002005317A2 (en) 2002-01-17
EP1299904A2 (en) 2003-04-09
CN1441959A (zh) 2003-09-10
US6423644B1 (en) 2002-07-23
WO2002005317A3 (en) 2002-04-11

Similar Documents

Publication Publication Date Title
US6440870B1 (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US6589879B2 (en) Nitride open etch process based on trifluoromethane and sulfur hexafluoride
US7375036B2 (en) Anisotropic etch method
US6660127B2 (en) Apparatus for plasma etching at a constant etch rate
JP2004503106A (ja) 半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法
KR100371289B1 (ko) 반도체 장치 및 그 제조 방법
KR20030022361A (ko) 티타늄 질화물 에칭방법
WO1999016110A2 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
WO2003094217A1 (en) Method of etching silicon nitride spacers with high selectivity relative to oxide in a high density plasma chamber
JPH10116823A (ja) メタルポリサイド構造体のエッチング方法
KR101224747B1 (ko) 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
US20070269975A1 (en) System and method for removal of photoresist and stop layer following contact dielectric etch
TW501199B (en) Method for enhancing etching of TiSix
US20020132488A1 (en) Method of etching tantalum
US6828237B1 (en) Sidewall polymer deposition method for forming a patterned microelectronic layer
EP0933805A2 (en) Process for anisotropic etching of nitride layer with selectivity to oxide
JP2002525850A (ja) 集積回路ゲート導電体上に形成されたスペーサをエッチングするための装置および方法
JP3381125B2 (ja) エッチング工程を有する半導体装置の製造方法
US20020090817A1 (en) Method for selectively etching silicon and/or metal silicides
JPH08316207A (ja) 配線形成方法
JPH08339987A (ja) 配線形成方法
JPH08340004A (ja) 配線形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902