JP2004363922A

JP2004363922A - 電圧制御型発振器

Info

Publication number: JP2004363922A
Application number: JP2003159700A
Authority: JP
Inventors: Yutaka Takada; 豊高田; Kenji Suzuki; 健司鈴木; Tatsuya Tsuruoka; 達也鶴岡
Original assignee: NGK Insulators Ltd; Seiko Epson Corp
Current assignee: NGK Insulators Ltd; Seiko Epson Corp
Priority date: 2003-06-04
Filing date: 2003-06-04
Publication date: 2004-12-24
Also published as: US6980061B2; EP1484837A2; EP1484837A3; US20050001690A1

Abstract

【課題】低温焼成セラミック基板技術により電圧制御型発振器を小型化する際に、問題となるセラミック基板内での回路干渉・結合問題を改善する。
【解決手段】増幅器１１と、該増幅器に対して帰還回路を構成する弾性表面波素子１５と、前記帰還回路中に挿入され、フィルタ構成を有する周波数調整回路１４と、外部から制御電圧を入力して発振ループ内の位相を可変させる付加制御部を有するハイブリッド結合器で構成される移相器１３と、前記発振ループ内の電力を等分配して前記発振ループ外に出力する等分配器１２と、前記発振ループ内の結合干渉非発生部に集中して形成した当該発振ループ内の位相条件を補正する遅延線１６とを備えた電圧制御型発振器。
【選択図】図３

Description

【０００１】
【発明の属する技術分野】
本発明は、弾性表面波素子を共振子として用いて帰還回路を構成するようにした電圧制御型発振器に関する。
【０００２】
【従来の技術】
従来の高周波発振器では、共振素子としてマイクロストリップラインを用いて電圧制御型発振器を構成したもの（例えば特許文献１参照）やストリップラインを用いて電圧制御型発振器を構成したもの（例えば特許文献２参照）が提案されているが、これらの共振素子を使用した電圧制御型発振器では、水晶基板の圧電効果による弾性表面波素子とは異なり、大きなＱ値は見込めず、高品質な信号を得ることができないという課題がある。
【０００３】
また、より小型化するために、一般に、低温焼成セラミックス（ＬＴＣＣ：ＬｏｗＴｅｍｐｅｒａｔｕｒｅＣｏ−ｆｉｒｅｄＣｅｒａｍｉｃｓ）基板技術が適用される。この低温焼成セラミックス基板技術を使えば、コンデンサやインダクタンス等の受動素子をセラミック基板中に多層形成することが可能となる。つまり、従来、基板上に実装されていたチップコンデンサやチップインダクタなどといった受動部品をセラミック基板中に内蔵できるため、電圧制御型発振器トータルの実装部品点数を大幅に低減でき、全体のサイズも小型化可能となる。
【０００４】
【特許文献１】
特開２００２−２６６５４号公報（第１頁〜第３頁、図１）
【特許文献２】
実開平６−２７４６号公報（第１頁、図１）
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した低温焼成セラミック基板技術を適用した場合には、セラミック基板中への集積度を上げて、更なる小型化をしようとする場合、内蔵回路ブロック間の距離やグランドとの距離が狭くなるため、回路間での干渉や結合が発生し、発振特性の劣化や正常な周波数では発振しない寄生発振を生じるという状態に陥ってしまうという未解決の課題がある。この内部回路の干渉・結合問題を解決するには、一般に、干渉・結合しない距離に回路間を隔てればよいが、これでは小型化という要求に対して相反することになってしまう。
【０００６】
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、低温焼成セラミック基板技術により電圧制御型発振器を小型化する際に、問題となるセラミック基板内での回路干渉・結合問題を改善することができる電圧制御型発振器を提供することを目的としている。
【０００７】
【課題を解決するための手段】
第１の技術手段は、増幅器と、該増幅器に対して帰還回路を構成する弾性表面波素子と、前記帰還回路中に挿入され、フィルタ構成を有する周波数調整回路と、外部から制御電圧を入力して発振ループ内の位相を可変させる付加制御部を有するハイブリッド結合器で構成される移相器と、前記発振ループ内の電力を等分配して前記発振ループ外に出力する等分配器と、前記発振ループ内の結合干渉非発生部に集中して形成した当該発振ループ内の位相条件を補正する遅延線とを備えたことを特徴としている。
【０００８】
この第１の技術手段では、各回路ブロック間に分散配置してなる遅延線が結合干渉非発生部に集中統合され、回路ブロックと遅延線との結合・干渉箇所が少なくなり、安定した発振動作が可能となる。
また、第２の技術手段は、第１の技術手段において、前記移相器、前記等分配器及び前記遅延線を低温焼成セラミック基板に形成したことを特徴としている。
【０００９】
この第２の技術手段では、ハイブリッド結合器で構成される移相器、等分配器、遅延線、各回路を接続する配線などがセラミック基板中に内蔵できるので、電圧制御型発振器トータルの実装部品点数を大幅に削減でき、全体のサイズも小型かになるばかりでなく、接合・干渉箇所も少ない安定した発振動作が可能となる。
【００１０】
さらに、第３の技術手段は、第１又は第２の技術手段において、前記遅延線は、前記周波数調整回路と前記移相器との間に設置されていることを特徴としている。
この第３の技術手段では、遅延線が、これと結合しにくい周波数調整回路及び移相器間に配置されているので、結合・干渉を大幅に改善して、寄生発振を生じない安定した電圧制御型発振器の実現が可能となる。
【００１１】
さらにまた、第４の技術手段は、第１又は第２の技術手段において、前記増幅器と前記移相器との間に設置されていることを特徴としている。
この第４の技術手段でも、遅延線が、これと結合しにくい増幅器と移相器との間に設置されているので、結合・干渉を大幅に改善して、寄生発振を生じない安定した電圧制御型発振器の実現が可能となる。
【００１２】
さらにまた、第５の技術手段は、第２乃至第４の技術手段の何れかにおいて、前記遅延線は、前記移相器及び前記等分配器を形成した誘電体層に対して積層方向にグランド層で分離されて形成されていることを特徴としている。
この第５の技術手段では、遅延線の形成場所が、結合・干渉問題が発生し易い移相器、等分配器が設置されている誘電体層とは別の層にグランド層を介して形成するので、十分なアイソレーション（分離）を確保することができ、バラツキの小さい安定した可変特性及び出力パワー特性を得ることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の第１実施形態に係る電圧制御型発振器の構成を示すブロック図である。
図１において、発振用の増幅器１の出力側および入力側の帰還回路として、発振ループ内の電力を等分配して発振ループ外に出力する等分配器２と、外部から制御電圧Ｖｃを入力して発振ループ内の位相を可変させる移相器３と、発振ループ内の位相を微調整する周波数調整回路４と、弾性表面波素子５が直列に介挿され、これら各ブロックは一定の特性インピーダンス、例えば、５０Ωに全て整合接続されている。
【００１４】
図２は、本発明の一実施形態に係る帰還型発振器の構成を示すブロック図である。ここで、等分配器２、移相器３、位相調整回路４および弾性表面波素子５を帰還回路６として、図１の電圧制御型発振器の動作を説明する。
図２において、図１の電圧制御型発振器は、増幅器２に帰還回路６が接続された帰還型発振器と考えることができる。
【００１５】
今、増幅率Ｇの増幅器２の入力側にＶｉという入力電圧が現れた時、出力側には、入力電圧ＶｉがＧ倍された出力電圧Ｖｏ（＝Ｖｉ・Ｇ）が現れる。この出力電圧Ｖｏが帰還率βの帰還回路６を通って、帰還電圧Ｖｆ（Ｖｆ＝Ｖｏ・β＝Ｖｉ・Ｇ・β）が入力側に戻される。
この時、帰還電圧Ｖｆと入力電圧Ｖｉとの位相が等しければ、入力電圧Ｖｉよりも帰還電圧Ｖｆの方が大きくなるので、正帰還となり発振が起こる。
【００１６】
ここで、入力電圧Ｖｉの位相をθｉ、帰還電圧Ｖｆの位相をθｆ、増幅器２の位相変化をθｃ、帰還回路６での位相変化をθβとすると、発振が起こるためには、以下の（１）式が成り立つ必要がある。
Ｖｉ・Ｇ・β・ｅｘｐ（ｊ（θｉ＋θｃ＋θβ））≧Ｖｉ・ｅｘｐ（ｊ（２π＋θｉ）） ……（１）
（１）式において、入力電圧Ｖｉが、増幅器２および帰還回路６を一巡して入力側に帰還された時、最初に入力された時と同位相であることが必要である。つまり、
θｃ＋θβ＝２ｎπ，（ｎ＝０，１，２，・・・） …………（２）
Ｇ・β＞１ …………（３）
が成り立つ必要がある。
【００１７】
なお、（２）式は発振器の位相条件、（３）式は振幅条件を表している。
実際には、帰還電圧Ｖｆが大きくなってくると、増幅器２の出力電圧Ｖｏは飽和して定常状態となり、Ｇ・β＝１となる。
図１の電圧制御型発振器の場合、移相器３によって帰還回路６の位相θβを変化させることにより、発振周波数を変化させることができる。
【００１８】
ここで、移相器３として、−３ｄＢ９０°ハイブリッドカプラとそれに付随したリアクタンス可変回路を用いることにより、電圧制御型発振器の周波数可変幅を大きく取ることができ、制御電圧Ｖｃに対し、良好な周波数可変特性を得ることが可能になる。
また、低挿入損失・低リターンロスであることから、回路損失も最小限に抑えることができ、出力変動が少なく、効率のよい電圧制御型発振器を実現することができる。
【００１９】
さらに、等分配器２によって発振ループ内のインピーダンスを乱すことなく、電力を等分配して発振ループ外に出力することができるため、負荷に対してより安定的な回路動作をさせることができる。
図３は、本発明の一実施形態に係る電圧制御型発振器の具体的構成を示すブロック図である。
【００２０】
図３において、発振用の増幅器１１の出力側および入力側の帰還回路として、等分配器１２、移相器１３、周波数調整回路１４および弾性表面波素子１５が直列に介挿され、これら各ブロックは一定の特性インピーダンス、例えば、５０Ωに全て整合接続されている。
ここで、増幅器１１は、制御電圧入力端子ｔａに制御電圧Ｖｃｃが入力されると共に、入力側がコンデンサＣ２を介して弾性表面波素子１５の出力側に接続され、出力側がコンデンサＣ３を介して等分配器１２の入力側に接続され、制御電圧入力端子ｔａと、増幅器１１の出力側及びコンデンサＣ３間との間にコイルＬｃが接続されている。
【００２１】
また、等分配器１２は発振ループ内の電力を等分配して発振ループ外に出力するもので、コンデンサＣｄ１〜Ｃｄ３およびコイルＬｄ１、Ｌｄ２および抵抗Ｒｄが設けられている。
そして、コンデンサＣｄ２、コイルＬｄ２、コイルＬｄ１およびコンデンサＣｄ１がこの順に直列接続され、コイルＬｄ１とコイルＬｄ２との間には、コンデンサＣｄ３が接続されるとともに、直流阻止用コンデンサＣ３を介して増幅器１１の出力側が接続され、コンデンサＣｄ１とコイルＬｄ１との間には、後述する移相器１３の−３ｄＢ９０°ハイブリッドカプラ１３ａの入力端子が接続され、コンデンサＣｄ２とコイルＬｄ２との間には、電圧制御型発振器の出力端子ｔｏが接続され、この出力端子ｔｏとハイブリッドカプラ１３ａの入力端子との間には、抵抗Ｒｄが接続されている。
【００２２】
移相器１３は外部から制御電圧Ｖｃを入力して発振ループ内の位相を可変させるもので、−３ｄＢ９０°ハイブリッドカプラ１３ａおよび付加制御部１３ｂを備えている。
−３ｄＢ９０°ハイブリッドカプラ１３ａには、コンデンサＣｈ１〜Ｃｈ４およびコイルＬｈ１〜Ｌｈ４が設けられている。
【００２３】
そして、コイルＬｈ１〜Ｌｈ４はループ状に接続され、コイルＬｈ１とコイルＬｈ２との間には、コンデンサＣｈ１が接続されるとともに、遅延線１６の入力が接続され、コイルＬｈ２とコイルＬｈ３との間には、コンデンサＣｈ３が接続され、コイルＬｈ３とコイルＬｈ４との間には、コンデンサＣｈ４が接続され、コイルＬｈ４とコイルＬｈ１との間には、コンデンサＣｈ２が接続されるとともに、等分配回路１２の出力側が接続されている。
【００２４】
また、付加制御部１３ｂはリアクタンス可変回路で構成され、コンデンサＣｈ５，Ｃｈ６、抵抗Ｒｖ１、Ｒｖ２およびバリキャップＤ１、Ｄ２が設けられている。
そして、−３ｄＢ９０°ハイブリッドカプラ１３ａのコイルＬｈ２及びＬｈ３間と、コイルＬｈ３及びＬｈ４間との間に、コンデンサＣｈ５、抵抗Ｒｖ１、抵抗Ｒｖ２、コンデンサＣｈ６が順に直列接続され、コンデンサＣｈ５と抵抗Ｒｖ１との間にはバリキャップＤ１が接続され、コンデンサＣｈ６と抵抗Ｒｖ２との間にはバリキャップＤ２が接続され、抵抗Ｒｖ１と抵抗Ｒｖ２の間には、制御電圧Ｖｃの入力端子が設けられている。
【００２５】
周波数調整回路１４は発振ループ内の位相を微調整するもので、ハイパスフィルタ１４ａで構成されている。
ここで、ハイパスフィルタ１４ａには、トリムコンデンサＣｔ、コイルＬ１，Ｌ２が設けられ、トリムコンデンサＣｔの両端には、コイルＬ１、Ｌ２がそれぞれ接続され、トリムコンデンサＣｔとコイルＬ１との間の端子は、遅延線１６に接続され、トリムコンデンサＣｔとコイルＬ２との間の端子は、弾性表面波素子１５に接続されている。
【００２６】
また、遅延線１６は、発振の位相条件となる前記（２）式を満足させるために、発振ループ内の位相を粗調整するもので、一定の特性インピーダンス、例えば５０Ωのラインで矩形状に形成されている。
このように、電圧制御型発振器の遅延線を形成させる位置を弾性表面波素子１５から離れた移相器１３と周波数調整回路１４との間に集中配置した場合は、所望の周波数を２．５ＧＨｚとした場合に発振ループ内のゲイン及び位相は、図４（ａ）及び（ｂ）に示すように、所望の周波数の２．５ＧＨｚでのみゲインが０ｄｂ以上となると共に、位相が０度となって発振条件を表す前記（２）式及び（３）式を満たすので、単一周波数での発振が可能となり、所望の周波数２．５ＧＨｚ以外には寄生発振を生じることがなく、電圧制御型発振器の電源電圧や移相器１３の制御電圧に関係なく、所望の周波数で安定に正常発振させることができる。
【００２７】
ちなみに、遅延線を弾性表面波素子１５の前後２ヶ所に分散配置した場合には、同様に所望の周波数２．５ＧＨｚで発振させる場合には、発振ループ内のゲイン及び位相は、図５（ａ）及び（ｂ）に示すように、所望の周波数２．５ＧＨｚでゲインが０ｄＢ以上で、且つ位相０度となって発振条件を表す前記（２）式及び（３）式を満たすので発振するが、所望の周波数２．５ＧＨｚ以外の２．２８ＧＨｚでもゲインが０ｄＢ以上で、且つ位相０度となって発振条件を満たしている。すなわち、電圧制御型発振器の電源電圧や移相器１３の制御電圧によっては周波数２．２８ＧＨｚで寄生発振することになる。これは共振素子である弾性表面波素子１５と遅延線とが結合することによるものである。
【００２８】
本実施形態では、遅延線を移相器１３及び周波数調整回路１４間に集中して配置することにより、上述したように寄生発振を確実に防止して、弾性表面波素子の共振周波数である所望の周波数でのみ発振条件を満たして発振する。
このため、電源電圧や移相器１３の制御電圧に関係なく、寄生発振せず常に安定した発振が可能となり、低温焼成セラミック基板技術で問題となっていたセラミック基板内での回路干渉・結合を解決することができる。
【００２９】
そして、図３において、実線の矩形枠で囲まれている素子即ち抵抗Ｒｄ，Ｒｖ１，Ｒｖ２、コイルＬｃ，Ｌ１，Ｌ２、コンデンサＣ２，Ｃ３，Ｃｔ、バリキャップＤ１，Ｄ２は、図６に示すように、低温焼成セラミック基板２１上に部品実装されるもので、それ以外のコンデンサ、コイル、遅延線、配線ライン、グランドなどは低温焼成セラミック基板２１内に内蔵される。
【００３０】
この低温焼成セラミック基板２１は、図６に示すように、１０〜２０層の積層構造を有し、その最上部の誘電体層ＬＹ１の上面に形成された部品実装面に、周波数調整回路１４を構成するトリムコンデンサＣｔ及びコイルＬ１，Ｌ２が配置され、この周波数調整回路１４の右側に弾性表面波素子１５が配置され、その右側に増幅器１１が配置され、この増幅器１１の前側にコンデンサＣ２、コイルＬｃ、抵抗Ｒｄ、コンデンサＣ３が配置され、さらに、弾性表面波素子１５の手前側に位相器１３における付加制御部１３ｂの抵抗Ｒｖ１，Ｒｖ２及びバリキャップＤ１，Ｄ２が配置されている。
【００３１】
また、誘電体層ＬＹ１の下面には、部品実装面に実装された各素子間を結ぶ配線ライン等を形成するライン形成層ＬＹ２が配設され、このライン形成層ＬＹ２の下面には、グランド層ＬＹ３が配設されている。
さらに、グランド層ＬＹ３より所定層下側に、内層コイルＬｄ１，Ｌｄ２，Ｌｈ１〜Ｌｈ４が形成されたコイル形成層ＬＹｉが配設され、このコイル形成層ＬＹｉの下側にグランド層ＬＹｉ＋１を介して内層コンデンサＣｄ１〜Ｃｄ３、Ｃｈ１〜Ｃｈ６を形成するコンデンサ形成層ＬＹｉ＋２及びＬＹｉ＋３が配設され、下側のコンデンサ形成層ＬＹｉ＋３の下側にグランド層ＬＹｉ＋４を介して遅延線１６を形成する遅延線形成層ＬＹｉ＋５が配設され、この遅延線形成層ＬＹｉ＋５の下側にグランド層ＬＹｉ＋６が配設され、最下層にもグランド層ＬＹｎが配設されている。
【００３２】
なお、グランド層ＬＹ３，ＬＹｉ＋１，ＬＹｉ＋４，ＬＹｉ＋６には、ライン形成層ＬＹ２、コイル形成層ＬＹｉ、コンデンサ形成層ＬＹｉ＋２，ＬＹｉ＋３、遅延線形成層ＬＹｉ＋５等を電気的に接続するビアホールが必要に応じて形成されている。
このように、電圧制御型発振器を低温焼成セラミック基板２１に形成すると、コンデンサやインダクタンス等の受動素子をセラミック基板中に多層形成することができるので、電圧制御型発振器トータルの実装部品点数を大幅に低減でき、全体のサイズも小型化可能となる。
【００３３】
このとき、遅延線１６が配設されている遅延線形成層ＬＹｉ＋５を、等分配器１２及び位相器１３が実装される誘電体層ＬＹ１とは別な層にグランド層ＬＹｉ＋４を介して隔離形成することで、十分なアイソレーション（分離）を確保することができる。このため、バラツキの小さい安定した可変特性及び出力パワー特性を得ることができる。
【００３４】
なお、上記実施形態においては、移相器１３と移相調整回路１４との間に遅延線１６を接続した場合について説明したが、これに限定されるものではなく、図７に示すように、弾性表面波素子１５から離れた増幅器１１と等分配器１２との間に集中配置するようにしてもよく、この場合も図４と同様の結果が得られ、所望の発振周波数のみで発振条件を満たし、電源電圧や移相器１３の制御電圧に関係なく、安定に正常発振させることが可能となる。要は、遅延線１６を発振ループ内の結合干渉非発生部に集中して形成すればよい。
【００３５】
また、上記実施形態においては、周波数調整器１４を１つのコンデンサＣｔと２つのコイルＬ１，Ｌ２によるπ型のハイパスフィルタで構成した場合について説明したが、これに限定されるものではなく、１つのコイルと２つのコンデンサとでπ型のローパスフィルタを構成するようにしてもよく、さらには、発振周波数によってはバンドパスフィルタや他段フィルタを適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電圧制御型発振器の構成を示すブロック図である。
【図２】本発明の一実施形態に係る帰還型発振器の構成を示すブロック図である。
【図３】本発明の一実施形態に係る電圧制御型発振器の具体的構成を示すブロック図である。
【図４】本発明の一実施形態における特性図であって、（ａ）は周波数に対するループゲインを、（ｂ）は周波数に対するループ位相を表す。
【図５】従来例における特性図であって、（ａ）は周波数に対するループゲインを、（ｂ）は周波数に対するループ位相を表す。
【図６】電圧制御型発振器の具体的な構成を示す斜視図である。
【図７】本発明の他の実施形態を示すブロックである。
【符号の説明】
１，１１…増幅器、２，１２…等分配器、３，１３…移相器、４，１４…周波数調整回路、５，１５…弾性表面波素子、１６…遅延線、１３ａ…−３ｄＢ９０°ハイブリッドカプラ、１３ｂ…付加制御部、１４ａ…ハイパスフィルタ、Ｃ１〜Ｃ３，Ｃｄ１〜Ｃｄ３，Ｃｈ１〜Ｃｈ６…コンデンサ、Ｃｔ…トリムコンデンサ、Ｌｃ，Ｌｄ１，Ｌｄ２，Ｌｈ１〜Ｌｈ４，Ｌ１，Ｌ２…コイル、Ｒｄ，Ｒｖ１，Ｒｖ２…抵抗、Ｄ１，Ｄ２…バリキャップ、２１…低温焼成セラミック基板、ＬＹ１…誘電体層、ＬＹ２…配線層、ＬＹ３，ＬＹｉ＋１，ＬＹｉ＋４，ＬＹｉ＋６，ＬＹｎ…グランド層、ＬＹｉ…コイル形成層、ＬＹｉ＋３，ＬＹｉ＋４…コンデンサ形成層、ＬＹｉ＋５…遅延線形成層

Claims

増幅器と、該増幅器に対して帰還回路を構成する弾性表面波素子と、前記帰還回路中に挿入され、フィルタ構成を有する周波数調整回路と、外部から制御電圧を入力して発振ループ内の位相を可変させる付加制御部を有するハイブリッド結合器で構成される移相器と、前記発振ループ内の電力を等分配して前記発振ループ外に出力する等分配器と、前記発振ループ内の結合干渉非発生部に集中して形成した当該発振ループ内の位相条件を補正する遅延線とを備えたことを特徴とする電圧制御型発振器。
前記移相器、前記等分配器及び前記遅延線を低温焼成セラミック基板に形成したことを特徴とする請求項１に記載の電圧制御型発振器。
前記遅延線は、前記周波数調整回路と前記移相器との間に設置されていることを特徴とする請求項１又は２に記載の電圧制御型発振器。
前記遅延線は、前記増幅器と前記移相器との間に設置されていることを特徴とする請求項１又は２に記載の電圧制御型発振器。
前記遅延線は、前記移相器及び前記等分配器を形成した誘電体層に対して積層方向にグランド層で分離されて形成されていることを特徴とする請求項２乃至４の何れかに記載の電圧制御型発振器。