JP2004363861A

JP2004363861A - Signal transmission system and integrated circuit used for same

Info

Publication number: JP2004363861A
Application number: JP2003159049A
Authority: JP
Inventors: Yasuhiko Sasaki; 靖彦佐々木; Naoki Kato; 直樹加藤; Hiroaki Nakatani; 浩晃中谷
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2003-06-04
Filing date: 2003-06-04
Publication date: 2004-12-24
Anticipated expiration: 2023-06-04
Also published as: JP4472274B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a signal transmission system that can correctly transmit signals even if signal reflection owing to mismatching of impedance exists on a transmission line which has a structure of heterogeneous characteristic impedance, and to provide an integrated circuit used therefor. <P>SOLUTION: A 1st integrated circuit 101 which sends a signal and a 2nd integrated circuit 102 which receives the signal are connected by a transmission line having a structure of heterogeneous characteristic impedance. The 1st integrated circuit 101 has a means LV of observing the magnitude of a return reflected wave of a signal that its signal sender TX sends and its arrival time. The 1st or 2nd integrated circuit are equipped with a means TX_COR or RX_COR of correcting the signal waveform by using the observation results of the reflected wave. Consequently, even the transmission line which has a structure of heterogeneous characteristic impedance can transmit a small-distortion signal to perform high-speed signal transmission. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、信号伝送を伴うシステムや集積回路に係り、特に汎用プロセッサ、信号処理プロセッサ、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）、ゲートアレイ、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）、画像処理プロセッサ、半導体メモリ、メモリモジュール等、及びそれらをプリント基板やケーブル等で接続したコンピュータシステム、携帯機器システム、民生用エレクトロニクスシステム等への応用が可能な信号伝送システムおよび集積回路に関する。
【０００２】
【従来の技術】
一般に多くのシステムでは、処理を行う対象となるデータ、各種制御入力、各種制御出力など、システムを構成している各部品間ないし各機器間で信号の受け渡しが必要となる。特に、このような信号の受け渡し時間がシステムの性能に大きく影響を与える場合には、高速に信号の伝送を行うことがシステム性能を向上させることになるため望ましい。
【０００３】
上記のような信号の受け渡しは伝送路を通して行われるが、このような伝送路を介して高速に信号を受け渡す方法として、特許文献１では、半導体集積回路において、プリント配線板の製造ばらつきが生じても信号の伝送歪みを小さくするために、信号送出器の出力インピーダンスを伝送路の特性インピーダンスに整合させる技術が開示されている。
【０００４】
また、特許文献２では、伝送路の途中において波形整形が不要であり、伝送路の特性インピーダンスに信号送出器、受取器の終端インピーダンスを整合させる技術が開示されている。
【０００５】
【特許文献１】
特開２００１−１２７６１４号公報
【特許文献２】
特開２００１−３２０３５０号公報
【０００６】
【発明が解決しようとする課題】
信号の受け渡しを行う経路は、伝送路と考えることができる。特に、２値ディジタル信号の受け渡しでは、信号送出器で“０”または“１”のレベルに対応した矩形波（パルス）を送信し、これを伝送路を介して信号受取器で受信した後、その結果を“０”または“１”のレベルとして認識するのが一般的である。このような信号受取器でのディジタルレベルの認識を容易にするには、信号送出器から送信された矩形波が、信号受取器でも可能な限り矩形波として受信されることが望ましい。しかしながら実際には、信号受取器での受信波形は信号送出器から送信された波形から歪んでしまうという問題が生じる。このような問題の主たる原因の一つに、信号の反射による波形の歪みが挙げられる。
【０００７】
以下、信号の反射による波形の歪みについて説明する。
図２（ａ）は、特性インピーダンスが均一な伝送路を、信号送出器と信号受取器の間に配置し、この伝送路上で信号を受け渡す場合を示している。今、信号振幅Ｖｉｎの信号を送信する送出器ＴＸと信号受取器ＲＸのそれぞれの終端２０４，２０５のインピーダンスＺ０，Ｚ２が伝送路２０３の特性インピーダンスＺ１に一致していない場合を考える。
まず信号送出器ＴＸが信号を送出すると、信号送出器の出力端２０７の振幅電圧Ｖ０は、Ｖ０＝Ｚ１×Ｖｉｎ／（Ｚ０＋Ｚ１）… （１）、で与えられる関係式で求められ、この振幅電圧Ｖ０の波が伝送路２０３に挿入される。これが伝送路中を伝播し信号受取器ＲＸに到達する。
【０００８】
信号受取器に信号が到達すると、信号受取器の入力端２０８ではインピーダンスの不一致が存在するため、その不一致の程度に従い信号の反射が生じる。伝送路のインピーダンスＺ１と終端２０５のインピーダンスＺ２とのインピーダンスの不一致点で生じる反射の大きさ（振幅比率）をＲ１２とすると、Ｒ１２＝（Ｚ２−Ｚ１）／（Ｚ２＋Ｚ１）… （２）、で示される関係式で計算することができる。
【０００９】
更に、信号受取器ＲＸで反射した信号は、Ｒ１２×Ｖ０で与えられる振幅Ｖｒ１を持って、伝送路２０３上を信号送出器の方向に向かって（上記とは逆方向に向かって）伝播し、信号送出器ＴＸに戻ってくる。この時、やはりインピーダンスＺ１とＺ０の不一致が存在するため信号の反射が生じる。この反射の振幅比率をＲ１０とすると、Ｒ１０＝（Ｚ０−Ｚ１）／（Ｚ０＋Ｚ１）… （３）、で示される関係式により計算することができる。従って、再びこの反射した信号は、Ｒ１０×Ｖｒ１で与えられる振幅Ｖｒ２を持って信号受取器ＲＸの方向に向かって伝播し、以降、同様の現象が繰返されることになる。
【００１０】
上記のような反射による信号の往来は、ある時刻において、伝送路上に複数の信号が重なって存在することを意味する。すなわち、信号送出器から送出された信号は、それより以前に送出された別の信号の反射波と互いに重なりあうこととなる。このような複数の信号波の重なりは、前述したディジタル信号の受け渡しにおける信号受取器でのレベル認識（“０”か“１”かの判定）を困難にする。このような信号レベルの認識における困難は、以下のような例において説明される。
【００１１】
まず、信号送出器、信号受取器の間で“１”の信号レベルを受け渡す場合を考える。この時、それ以前に“０”の信号が送信されたものとする。この場合、上記“０”の信号の反射波が時間遅れで伝送路上に存在しており、本来送受信を行うべく意図された“１”の信号レベルに対して、“０”の信号レベルがある比率で重なりあうこととなる。従って、“１”と“０”の信号レベルとが一部相殺するために信号受取器では、信号の受信レベルが単一の理想的な“１”の信号だけの場合と比較して、その振幅が減少してしまうこととなる。
【００１２】
一般に、信号受取器はある電圧レベルを検知してディジタル信号の論理レベルである“０”または“１”を判定するが、そのレベル判定に必要な最低振幅が存在するのが通常である。このように信号受取器において最低振幅が規定されてしまうのは、伝送路上で外界からの影響により信号に重畳されるノイズ、信号送出器と信号受取器での電圧検知レベルの基準となる接地電位のずれを引き起こすノイズや、信号受取器の回路で用いるトランジスタの特性ばらつきなどの理由に起因する。
【００１３】
上記のごとく信号受取器において受取る信号の振幅が減少してしまうと、信号受取器が検知できる最低振幅より下回ることとなり、正常にディジタル論理のレベルを検知できないこととなる。さらに、伝送路上に反射波が複数存在する場合には、信号受取器で受取る信号も複数の波の重畳されたものとなり、上記ディジタル論理のレベル検知は一層困難となる。なお、以上に示した例は、いわゆる２値のディジタル値を例に示したものであるが、これが３値、４値など２値よりも大きいレベル数の信号の受け渡しであっても、信号波形が反射により歪む問題が生じると、上記同様に振幅減少によって論理レベルを誤って検知してしまう問題が生じるのは言うまでもない。
【００１４】
このような信号反射による問題を解決するためには、信号送出器と信号受取器での信号の反射が生じないようにすればよい。そのためには、信号送出器と信号受取器での終端インピーダンスを伝送路の特性インピーダンスに一致させれば、信号伝送システム内における信号の反射を抑制することができる。
【００１５】
しかしながら、このような反射の抑制が可能であるのは、伝送路の特性インピーダンスが均一な場合に限られるという問題がある。仮に信号送出器及び信号受取器における終端インピーダンスと伝送路の特性インピーダンスとが一致していても、伝送路中にインピーダンスの不一致が存在する場所があれば、その点において反射が生じることとなる。
【００１６】
図２（ｂ）は、特性インピーダンスが均一でない伝送路を、信号送出器と信号受取器の間に配置し、この伝送路上で信号を受け渡す場合を示している。信号送出器側のインピーダンスＺ１の伝送路２１２と、信号受取器側のインピーダンスＺ２の伝送路２１４とが、インピーダンスの不一致を生じる点２１３では、（Ｚ２−Ｚ１）／（Ｚ２＋Ｚ１）で与えられる振幅比率Ｒ１２の反射が生じる。すなわち、伝送路が不均一な特性インピーダンス構造を有していると、前述した従来技術のように信号送出器や信号受取器と伝送路との間においてインピーダンスを整合させて、インピーダンスが一致していたとしても、信号の反射を抑制することはできなくなる。
【００１７】
ここで、不均一な特性インピーダンス構造を有する伝送路とは、その伝送路中の経路にそって、その特性インピーダンスが実質的に均一でなく変化するものを指している。このような不均一な特性インピーダンス構造を有する伝送路の例としては、複数の配線層を有するプリント基板において異なる層の配線を接続して形成された伝送路が挙げられる。プリント基板における配線の特性インピーダンスは、同一幅の配線であっても、それが所謂ストリップ型伝送路であるかマイクロストリップ型伝送路であるかにより変化する。例えば、プリント基板における配線は、通常最上層はマイクロストリップ型伝送路であり、内層はストリップ型伝送路である。また、仮に同じ型の伝送路であっても隣接する配線との間の絶縁層の厚みが異なる場合（例えば、複数の内層配線が存在しており、絶縁層の厚みが異なる場合）には、やはりその特性インピーダンスが異なる。
【００１８】
また、不均一な特性インピーダンスを有する伝送路の別の例としては、図３（ａ）に示すように、プリント基板３００における同一の層の配線であっても、その配線が布設される状況が伝送経路において変化する場合が挙げられる。これは、信号配線３０１の途中において、一定の長さに渡りグランド面や電源面３０２が隣接配置されている箇所３０４と隣接配置されていない箇所３０３，３０５とが存在する場合が相当する。上記電源面やグランド面が隣接配置されている場合の特性インピーダンスは、それら隣接配置されていない場合の特性インピーダンスと異なるからである。図３（ｂ）に示すように、プリント基板３００上で配線の上空や近傍を、半導体、ディスクリート部品、システムを構成する各種部品などが占有しているといった場合にも、同様に配線の特性インピーダンスの変化を引き起こすことになる。例えば、配線の途中において、一定の長さに渡り半導体部品３０７が信号配線３０６の上面に配置されている場合に、部品の配置されていない配線部分３０８，３１０の特性インピーダンスは、上記部品が配置されていない配線部分３０９の特性インピーダンスと異なる。部品が上面に配置される場合に限らず、隣接して配置される場合でも同様に特性インピーダンスの変化が生じる。
【００１９】
また、不均一な特性インピーダンス構造を有する伝送路のさらなる別の例としては、複数の異なるプリント基板（第１のプリント基板と第２のプリント基板）を互いにコネクタで接続した場合が挙げられる。このようなコネクタ接続される複数のプリント基板としては、システム本来の機能を実現するマザーボードに対して、付加的な機能を与える所謂ドータボードを接続する場合等が相当する。一般に、異なる仕様で製造されたプリント基板における配線は、各々の材質や製造条件が異なるために配線の特性インピーダンスが異なることとなる。
【００２０】
さらに、不均一な特性インピーダンス構造を有する伝送路のまた別の例としては、プリント基板における配線と配線ケーブルを互いにコネクタ接続した場合が挙げられる。一般に、プリント基板と配線ケーブルとは材質や構造などが異なることが多く、その場合、互いの特性インピーダンスも異なることとなり、不均一な特性インピーダンス構造を有する伝送路となる。
【００２１】
またさらに、不均一な特性インピーダンス構造を有する伝送路の別の例としては、異なる２つの配線ケーブル（第１の配線ケーブルと第２の配線ケーブル）を互いにコネクタ接続した場合が挙げられる。２つの配線ケーブルが異なる仕様に基づいて製造された場合には、第１の配線ケーブルと第２の配線ケーブルの特性インピーダンスも異なり得る。また，配線ケーブルが同一の仕様であっても、コネクタ中における伝送路部分が一定の距離を占める場合には、その部分のインピーダンスは配線ケーブルの特性インピーダンスと異なる。
【００２２】
以上に、不均一な特性インピーダンス構造を有する伝送路の幾つかの例を示した。なお、これまでに述べてきた伝送路としては、単一の経路の伝送路であってもよいし、２つの逆層信号を伝える２本（ペア）の経路の伝送路であっても構わない。
【００２３】
さてここで、不均一な特性インピーダンス構造を有する伝送路により反射が生じ信号波形の歪みが存在する状況において、予め製造された集積回路で実現される信号送出器や信号受取器を用いて信号伝送を行うことを考える。この場合、正しく信号伝送を行うことは特に困難となる。何故なら、システムにおける伝送路の特性インピーダンス構造は、それが用いられる機器ごとに異なるものであるから、予め製造された集積回路は、それが利用される環境を固定した上で最適な回路とすることができないためである。従って、上記のような特性インピーダンスが不均一な伝送路を有するシステムにおいて、予め製造済みの集積回路を用いて信頼性高く高速に信号伝送を行うことは困難となる。
【００２４】
本発明の目的は、上記のごとく、不均一な特性インピーダンス構造を有する伝送路において、インピーダンスの不一致から生じる信号の反射が存在しても、正しく信号伝送することができる信号伝送システム及びそれに用いる集積回路を提供することにある。
【００２５】
また、本発明の目的は、個別の機器ごとに信号伝送路における特性インピーダンス構造が変化しても、正しく高速に信号伝送するができる信号伝送システム及びそれに用いる集積回路を提供することにある。
【００２６】
さらに本発明の別の目的は、不均一な特性インピーダンス構造を有する伝送路において、インピーダンスの不一致から生じる信号の反射が存在しても、規模や電力の小さい回路で正しく信号伝送することができる信号伝送システム及びそれに用いる集積回路を提供することにある。
【００２７】
またさらに本発明の別の目的は、上記不均一な特性インピーダンス構造を有する伝送路に対して、そのインピーダンス構造情報をより容易に得るための信号伝送システム及びそれに用いる集積回路を提供することにある。
【００２８】
【課題を解決するための手段】
開示される本発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、本発明に係る信号伝送システムは、信号を送出する機能と自らが送出した信号が自らに戻る反射波の大きさ及び到達時刻を観測する手段とを有する第１の集積回路と、信号を受取る機能を有する第２の集積回路と、前記第１及び第２の集積回路との間を接続する不均一な特性インピーダンス構造を有する伝送路と、前記反射波の観測結果を用いて信号波形の補正を行う補正手段とを有することを特徴とするものである。
【００２９】
このように構成することにより、信号伝送路で生じる波形の歪みや乱れを補正し、高速に信号伝送をすることができる。
【００３０】
また、本発明に係る集積回路は、信号を送出する機能を有する集積回路であって、自らが不均一な特性インピーダンス構造を有する伝送路に予め送出した予備信号が自らに戻る反射波の大きさと到達時刻を観測する手段を有することを特徴とするものであり、観測された前記反射波の大きさと到達時刻を利用して、本来送出する信号波形の補正を行なう補正手段を更に有すれば好適である。
【００３１】
【発明の実施の形態】
以下、本発明に係る信号伝送システム及びそれに用いる集積回路の好適な実施形態につき、添付図面を参照しながら詳細に説明する。
【００３２】
＜実施形態１＞
図１（ａ）および図１（ｂ）は、本発明の信号伝送システムの基本的構成を示す図である。図１（ａ）において、参照符号１０１，１０２はそれぞれ信号を送出する第１の集積回路と信号を受取る第２の集積回路を示し、第１の集積回路１０１と第２の集積回路１０２との間は、不均一なインピーダンス構造を有する信号伝送路１０３を介して接続されている。第１の集積回路１０１は、信号送出器ＴＸと、送出信号の反射波の戻り時刻および反射波のレベルを検知するレベルモニタＬＶを有する。
【００３３】
一方、第２の集積回路１０２は、信号受取器ＲＸと、第１の集積回路１０１から受取ったレベルモニタＬＶの検知結果を用いて受取信号波形の補正を行なう受取器側信号補正器ＲＸ＿ＣＯＲを有する。
【００３４】
図１（ｂ）の信号伝送システムの構成は、図１（ａ）の構成と比べて、第１の集積回路１０１が、信号送出器ＴＸとレベルモニタＬＶの他に検知結果を用いて送信信号波形の補正を行なう送信器側信号補正器ＴＸ＿ＣＯＲを有する点、その代わりに第２の集積回路１０２には受取器側信号補正器ＲＸ＿ＣＯＲが無い点が相違する。
【００３５】
このような図１（ａ）または図１（ｂ）の構成により信号波形を補正することが可能となる理由について、以下、図４（ａ）、図４（ｂ）を用いて説明する。ここでは図４（ａ）に示すように、伝送路はそれぞれＺ４１、Ｚ４２、Ｚ４３の特性インピーダンス部分を有する３つの伝送路４０１，４０２，４０３から成り、２箇所のインピーダンス不整合点４０４，４０５がある不均一なインピーダンス構造を例に説明する。
【００３６】
また、図４（ｂ）は伝送路中を信号が送出器ＴＸ側から受取器ＲＸ側へ進行する様子を示した図であり、縦軸は時間を示し、横方向は伝送路の長さを示す。なお、図中には信号送出器ＴＸから第１伝送路４０１に向けて、最初に１．０の振幅をもって信号４１１が注入されるものとする。第１伝送路４０１の特性インピーダンスＺ４１は５７Ω、第２伝送路４０２の特性インピーダンスＺ４２は３３Ω、伝送路４０３の特性インピーダンスＺ４３は５７Ωとする。
【００３７】
この時、反射がどの時刻にどの程度の大きさで生じるかを考えるために、図４（ｂ）を用いて次のように計算することができる。第１の反射は、図４（ａ）における不整合点４０４において生じる。反射波４１２の大きさは、特性インピーダンスの大きさの相違によりＲ１２＝（Ｚ４２−Ｚ４１）／（Ｚ４２＋Ｚ４１）で与えられる図２で述べた関係式（２）のＺ１をＺ４１に、Ｚ２をＺ４２に置き換えた式（２）’を用いて計算され、上記の例では−０．２７の振幅で反射が生じることとなる（負の符号は位相が逆転することを意味する）。
【００３８】
信号送出器ＴＸから不整合点４０４へと到達するまでの時間は、伝送路中の波の伝播速度と両点間の距離で決まる。そしてこの時間は、不整合点４０４から信号送出器へと波が戻るまでの時間と同一である。従って、信号送出器ＴＸが信号を送出してからその反射波が信号送出器まで戻るまでの時間は、信号送出器から第１の不整合点４０４までの距離の２倍の距離を同伝送路中の波の伝播速度で割った値となる。例えば、図４（ａ）において、３つの伝送路４０１，４０２，４０３の距離がそれぞれＬ１，Ｌ２，Ｌ３であったとする。また、この時、それぞれにおける波の伝播速度ｖ１，ｖ２，ｖ３が、ｖ１＝１８．６ｃｍ／ｎｓ、ｖ２＝１４．６ｃｍ／ｎｓ、ｖ３＝１８．６ｃｍ／ｎｓであったとする。この場合、上記の信号送出器が信号を送出してから信号送出器まで反射波が戻るまでの時間は、第１伝送路４０１の距離Ｌ１の２倍を伝播速度ｖ１で割った値（ここでは、２ｎｓ）となる。
【００３９】
また上記反射波（以下、信号送出器への第１反射波と呼ぶ）が戻った時の信号レベルは、送出した信号の振幅１．０に対して、反射波の−０．２７が重畳したレベルとなり、０．７３の振幅へと変化することがわかる（図中の括弧内に示されたものが重畳後の振幅を示している）。
【００４０】
以上より、信号送出器ＴＸが信号を送出してから第１反射波が戻るまでの時刻とそのレベルを観測することにより、信号送出器ＴＸから第１の不整合点４０４までの距離Ｌ１および、そこでのインピーダンスの不整合の程度を逆算できることがわかる。すなわち、逆算の具体的な方法は、以下のようになる。
【００４１】
まず、インピーダンスの不整合の程度に関しては、信号送出直後の振幅電圧Ｖ０を観測することにより、Ｖ０＝Ｚ１・Ｖｉｎ／（Ｚ０＋Ｚ１）で与えられる図２（ａ）で述べた関係式（１）のＺ１をＺ４１に、Ｚ２をＺ４２に置き換えた式（１）’を用い、更に既知の発振器電圧Ｖｉｎ及びインピーダンスＺ０とを用いて第１伝送路４０１のインピーダンスＺ４１が計算される。
【００４２】
次に、最初の反射波が戻ってきた時の振幅変化から関係式（２）における振幅比率Ｒ１２が得られ、上記で得られたインピーダンスＺ４１を用いて第２伝送路４０２のインピーダンスＺ４２が計算される。また、信号送出器ＴＸから第１の不整合点４０４までの距離Ｌ１は、先に記載したことを考慮すれば、反射波が戻ってくるまでの時間の半分に、第１伝送路４０１中の波の伝播速度ｖ１を乗じた値となる。
【００４３】
信号送出器から第１伝送路に４０１に送出された最初の波は、不整合点４０４において反射することは上記に述べたとおりであるが、第２伝送路４０２への進行波４１３は、振幅１．０の波に対して不整合点４０４における反射波が重畳された形となる（進行波の振幅１．０に対して−０．２７の反射波が重畳され、０．７３の振幅で第２伝送路４０２を進行する）。
【００４４】
この第２伝送路４０２における進行波は、さらにインピーダンスの不整合点４０５において反射することとなる。この反射波４１４の大きさは先と同様にして計算され、０．１９７の振幅となる。この反射波は不整合点４０４に到達すると、さらに反射することになるが、この時の反射波４１５の大きさも図２の関係式（２）を用いた先の手続きで計算可能である。伝送路４０１に向かって後退する波は、不整合点４０５での反射波４１４に対して、その後の不整合点４０４での反射波４１５が重畳されて（重畳された進行波の振幅は０．２５）、信号送出器へと戻ることとなる（以下、信号送出器への第２反射波と呼ぶ）。
【００４５】
信号送出器ＴＸへの第２反射波が信号送出器へ戻る時刻は、先の第１反射波が信号送出器へ戻る時刻に対して、第２伝送路４０２の往復距離の伝播時間だけ遅れた時刻となる。またその時、振幅は先の振幅０．７３に対して０．２５の第２反射波が重畳され、０．９８へと変化することとなる。以上より、信号送出器が信号を送出してから第２反射波が戻るまでの時刻とそのレベルを観測することにより，第１の不整合点４０４から第２の不整合点４０５までの距離Ｌ２および、そこでのインピーダンスの不整合の程度を逆算することができる。
【００４６】
以下、同様の手続きによりそれ以降の反射波の時刻とレベルを観測することにより、第３以降のインピーダンスの不整合点についても逆算することが可能となる。
【００４７】
上記の手続きにより、伝送路が不均一なインピーダンス構造を有する場合に、その不整合点の位置とそこでの不整合の程度を知ることが可能となる。
【００４８】
次に、これが信号受取器に伝わる信号波としてどのような影響を及ぼすかに着目する。
【００４９】
例えば、図４（ｂ）に示されるように、信号受取器ＲＸにおいて最初の信号の波４１７が到達してから、次に波４１９（以下、信号受取器への第１反射波と呼ぶ）が到達するまでの時間は、同図における第２の伝送路４０２の往復の時間であることがわかる。先のように不均一なインピーダンス構造についての情報が存在すれば、この時間の大きさを知ることが可能である。
【００５０】
さらに、信号受取器への第１反射波４１９の振幅の大きさは、第２伝送路４０２への２番目の進行波４１５に対して、その反射波４１８の振幅を重畳することにより，計算することが可能であり、その結果は０．９２７となることがわかる。以下、同様の手続きを踏むことにより、信号受取器への第２反射波４２０以降の反射波についても、その到達時刻と振幅を知ることが可能となる。
【００５１】
以上に見てきたように、本実施形態では、信号送出器ＴＸより送信された１つの信号は、時間を隔てた複数の波として信号受取器ＲＸに到達するため、信号受取器では、本来の信号の他に、それ以前に送信された波の第１次以降の反射波が重畳されることとなり信号波形が歪む。図１（ａ），（ｂ）においては、信号送出器ＴＸが、伝送路１０３からの反射波が信号送出器ＴＸに戻ってくる時刻およびそのレベルを検知する手段すなわちレベルモニタＬＶを有していることにより、上記信号波形の歪みを調べる。なお、このような信号波形の歪みを調べる一連の手続きは、本来の信号の伝送に先立って行っておけばよいものであり、本来の信号伝送中に行う必要はないため、本来の信号伝送の伝送レートを下げるといったことにはならない。
【００５２】
さらに本実施形態では、このような反射による歪みを補正するために、第１の集積回路１０１または第２の集積回路１０２が信号波形の補正を行うための回路、すなわち送出器側信号補正器ＴＸ＿ＣＯＲまたは受取器側信号補正器ＲＸ＿ＣＯＲを有する。このような補正回路を第１または第２の集積回路が有することにより、予め製造されていた集積回路が実際に信号伝送を行うシステムにおいて、伝送路の特性インピーダンス構造が機器ごとに様々に変化しても、再度集積回路の設計や製造を行うことなく信号の補正を行うことができる。
【００５３】
＜実施形態２＞
図５は、本発明の信号伝送システムの別の基本的な構成を示す図である。本実施形態は、均一でない特性インピーダンス構造を有する伝送路における反射に起因した信号波形の歪みを補正するために、信号波形の補正回路を信号受取器に配置する例である。
【００５４】
図５において、参照符号５０１，５０２はそれぞれ信号を送出する第１の集積回路と信号を受取る第２の集積回路を示し、第１の集積回路５０１と第２の集積回路５０２との間は、不均一なインピーダンス構造を有する信号伝送路５０３を介して接続されている。
【００５５】
第１の集積回路５０１は、信号送出器ＴＸと、送出信号の反射波の戻り時刻および反射波のレベルを検知するレベルモニタＬＶと、信号受取器ＲＸでの反射波のレベルおよび遅延時間を計算する計算機ＣＡＬＣと、信号受取器ＲＸでの反射波のレベルおよび遅延時間（または到達時刻）の情報を送出する情報送出器ＩＮＦ＿ＴＸを有する。
【００５６】
一方、第２の集積回路５０２は、信号受取器ＲＸと、第１の集積回路５０１の情報送出器ＩＮＦ＿ＴＸから伝送されてくる受取器ＲＸでの反射波の到着レベルおよび遅延時間（または到達時刻）の情報を受取る情報受取器ＩＮＦ＿ＲＸと、信号受取器ＲＸにおける遅延時間後に受取った信号波から遅延時間前の反射波を減算する信号減算器ＳＵＢ＿ＲＸとを有する。
【００５７】
このような構成により、信号波形を補正することが可能となる理由については以下のように説明される。
第１の集積回路５０１は自らが送出した信号の反射波の大きさと到達時刻を観測する手段すなわちレベルモニタＬＶを有することにより、不均一な特性インピーダンス構造に関する情報を得ることが可能となる。これは、実施形態１の理由と同一である。さらに、本実施形態は、不均一な特性インピーダンス構造に関する情報をもとに、第２の集積回路５０２に到達する反射波の大きさと遅延時間（または到達時刻）を計算する手段すなわち計算機ＣＡＬＣを第１の集積回路内部に有するので、信号受取器ＲＸへの反射波（図４における４１９や４２０等）に関して、その遅延時間（または到達時刻）と大きさの情報を計算することが可能となる。このようにして得られた信号受取器への反射波に関する情報は、それを伝達する手段すなわち情報送出器ＩＮＦ＿ＴＸと情報受取器ＩＮＦ＿ＲＸを用いて第１の集積回路５０１から第２の集積回路５０２へと伝達される。
【００５８】
第２の集積回路では、信号受取器ＲＸへの反射波の遅延時間（または到達時刻）と大きさに関する情報が得られた後、受取った信号から遅延時間前（または到達時刻前）の反射波を減算する手段すなわち信号減算器ＳＵＢ＿ＲＸを用いて波形を補正することが可能となる。これは、信号受取器ＲＸでは本来の信号に対し、それ以前の信号の反射波が重畳されて波形が歪んでいるところを、第１の集積回路から伝達された情報をもとにこれら反射波を差し引くことにより本来の信号を復元することができるからである。
【００５９】
＜実施形態３＞
図６は、本発明の信号伝送システムのまた別の基本的な構成を示す図である。本実施形態は、均一でない特性インピーダンス構造を有する伝送路における反射に起因した信号波形の歪みを補正するために、上記信号波形の補正回路を信号受取器側に配置する例であるが、信号受取器への反射波の到達時刻と大きさの情報の受け渡しに際し、本来の信号伝送を行う伝送路以外に配線数を増加させずにできる構成例である。
【００６０】
図６において、参照符号６０１，６０２はそれぞれ信号を送出する第１の集積回路と信号を受取る第２の集積回路を示し、第１の集積回路６０１と第２の集積回路６０２との間は、不均一なインピーダンス構造を有する信号伝送路６０３を介して接続されている。
【００６１】
第１の集積回路６０１は、信号送出器ＴＸと、送出信号の反射波の戻り時刻および反射波のレベルを検知するレベルモニタＬＶと、信号受取器ＲＸでの反射波のレベルおよび遅延時間を計算する計算機ＣＡＬＣと、信号受取器ＲＸでの反射波のレベルおよび遅延時間の情報を低周波で伝送する情報送出器ＩＮＦ＿ＴＸ（Ｌ）を有する。
【００６２】
一方、第２の集積回路６０２は、信号受取器ＲＸと、第１の集積回路６０１の情報送出器ＩＮＦ＿ＴＸから低周波で伝送されてくる受取器ＲＸでの反射波の到着レベルおよび遅延時間（または、到着時刻）の情報を受取る情報受取器ＩＮＦ＿ＲＸ（Ｌ）と、信号受取器ＲＸにおける遅延時間後に受取った信号波から遅延時間前の反射波を減算する信号減算器ＳＵＢ＿ＲＸとを有する。
【００６３】
このような構成により、信号波形を補正することが可能となる理由については前述した実施形態２と同様である。本実施形態では、信号受取器ＲＸへの反射波に関する情報に関する伝達する手段すなわち情報送出器ＩＮＦ＿ＴＸ（Ｌ）と情報受取器ＩＮＦ＿ＲＸ（Ｌ）において、本来の信号を伝送する周波数より低い周波数を用いて伝送する点が実施形態２と相違する。
【００６４】
一般に、第１の集積回路と第２の集積回路の間で行われる信号受取器への反射波に関する情報の受け渡しは、一般の信号伝送で用いる伝送路と別の配線による接続であっても構わない。しかしながら、別の配線を用いるとそのために別途プリント基板上の配線エリアを必要としたり、別のケーブル線が必要になるといった問題が生じる。さらに、一般の信号伝送用の駆動回路とは別に、その配線のための駆動回路が別途必要になり、パッケージからはそのためのピンを引き出す必要がある、といった問題が生じる。
【００６５】
従って、本実施形態では、信号受取器ＲＸへの反射波に関する情報の受け渡しに本来の信号の伝送で用いるものと同一の伝送路を利用することにより、別途必要となる配線や駆動回路を省略することが可能となる。駆動回路が省略されると、集積回路の面積が小さくなりコストが削減され、また電力も小さくなる。さらに別の信号を集積回路から取り出す必要がないため、パッケージのピン数も削減されるという利点がある。
【００６６】
しかしながら、ここで問題となるのは、本来の信号伝達で用いる周波数と同じ周波数で上記情報の受け渡しを行うことは、その信頼性が低くなってしまうことである。すなわち、本来の信号伝送で用いるものと同一の伝送路を用いると、その不均一な特性インピーダンス構造のために、先に述べたような反射による信号波形の歪みが生じるからである。
【００６７】
従って、本実施形態では、信頼性の問題を回避するために、本来の信号の伝送周波数より低い周波数で、信号受取器ＲＸへの反射波に関する情報の受け渡しを行う。この時の周波数に関しては、信号受取器への反射波が信号品質に影響を及ぼさないように、減衰するまでの時間より大きい時間をその周期とするような周波数に設定される。例えば、図４（ｂ）で説明すれば、信号受取器ＲＸへの第１の反射波４１９及び第２の反射波４２０の影響（同図において、この影響とは第１、第２の反射波のそれぞれについて、送出信号を１．０としたとき、０．０６７，０．００４８となる）を取り除くためには、それより以前の信号が２ｎｓ（３．７５ｎｓ − １．７５ｎｓ＝２ｎｓ）より大きい時間だけ前に送信されているようにすれば、ある時刻において受信される最初の信号波に重畳されることはないため、信頼性の高い伝送が行えることとなる。
【００６８】
すなわち，以前の信号が２ｎｓより大きい時間だけ前に送信されているようにすることは、個別の信号（すなわち２値ディジタル伝送の場合はその１ビットの信号）の伝送周期が２ｎｓより大きい時間になるように周波数を設定することに対応する。いったん、信号受取器への反射波に関する情報の受け渡しが完了したら、その後は補正を行うことで信頼性が高まるため、より高い周波数で本来の信号伝送を行うことが可能となる。
【００６９】
なお、上記では第２の反射波の影響までを取り除く例を示したが、一般には第Ｎ（Ｎは１以上の自然数）の反射波の影響を取り除くといったことで対処できる。この時、一意に第Ｎと決定する必要はなく、信号送出器が本来の信号伝送に先立って行う反射波の解析結果によりどこまで（Ｎとして幾つまでの）の反射波の影響を回避するかを決定した上で、上記周波数を決定することができる。例えば、上記の例においては、第２の反射波の影響が０．００４８であるが、これが信号伝送の信頼性として問題がないと判断されれば、第１の反射波の影響を取り除くための周波数に設定すればよいことになり、これは上記第１、第２の反射波の影響を取り除く場合よりも高い周波数でよいことを意味する。逆に、第３の反射波の影響が大きい場合には、第１、第２、第３の反射波の影響が生じないようにするために、信号間の間隔である周期をより低い周波数に設定して、信号受取器への反射波に関する情報の受け渡しを行うことがふさわしい。
【００７０】
＜実施形態４＞
図７は、本発明の信号伝送システムのまた別の基本的な構成を示す図である。本実施形態は、均一でない特性インピーダンス構造を有する伝送路における反射に起因した信号波形の歪みを補正するために、信号波形の補正回路を信号送出器に配置する構成例である。
【００７１】
図７において、参照符号７０１，７０２はそれぞれ信号を送出する第１の集積回路と信号を受取る第２の集積回路を示し、第１の集積回路７０１と第２の集積回路７０２との間は、不均一なインピーダンス構造を有する信号伝送路７０３を介して接続されている。
【００７２】
第１の集積回路７０１は、信号送出器ＴＸと、送出信号の反射波の戻り時刻および反射波のレベルを検知するレベルモニタＬＶと、信号受取器ＲＸでの反射波のレベルおよび遅延時間を計算する計算機ＣＡＬＣと、伝送路７０３に信号を送出する前に信号受取器ＲＸでの反射波の遅延時間後における反射レベルの信号を減算するための信号減算器ＳＵＢ＿ＴＸを有する。
一方、第２の集積回路７０２は、信号受取器ＲＸを有するだけで補正回路を持たない。
【００７３】
このような構成により、信号波形を補正することが可能となる理由について、以下のように説明される。
【００７４】
第１の集積回路７０１は自らが送出した信号の反射波の大きさと到達時刻を観測する手段すなわちレベルモニタＬＶを有することにより、不均一な特性インピーダンス構造に関する情報を得ることができる。また、不均一な特性インピーダンス構造に関する情報をもとに、第２の集積回路７０２に到達する反射波の大きさと遅延時間を計算する手段すなわち計算機ＣＡＬＣを第１の集積回路７０１内部に有し、信号受取器ＲＸへの反射波に関して、その遅延時間と大きさの情報を計算することが可能となる。以上は、実施形態１と同じである。
【００７５】
さらに本実施形態では、信号送出器ＴＸからの信号の送出に際して、本来の信号を伝送する前に、信号波形に予め補正を加えてから送出する点が実施形態３と相違する。このような補正は、第１の集積回路７０１が有する計算機ＣＡＬＣにより第２の集積回路に到達する反射波の大きさと到達時刻を計算した結果に基づき、信号受取器ＲＸが最初の信号波を受取ってから各反射波を受取るまでの遅延時間、及びその大きさの情報を用いる。すなわち、ある時刻において送出される信号から遅延時間前に送出される信号を上記大きさに変換後減算してから送出する。このような補正を行えば、遅延時間だけ後に減算された信号が最初に信号受取器に到達した際に、これが本信号の反射波とキャンセルするために、信号受取器での信号波形が望ましい波形に補正される。
【００７６】
ここで、このように遅延時間だけ遅らせて減算された信号もそれ自身の反射波を持つために、以降の信号に影響を与え得る。しかし、このような補正の目的で送出される信号は、本来の信号の大きさを反射波の大きさに比例的な大きさに変換してあるため、反射波としてのオーダーの２乗のオーダーとなる。一般に反射波のオーダーは、本来の信号の大きさの数％〜数十％であると想定されるから、これが２乗のオーダーとなった場合（数％〜数十％の２乗）、その大きさは小さくなり通常問題とはならない。
【００７７】
＜実施形態５＞
図８は、４層のプリント基板に２つの半導体チップ部品（以下、単にチップと呼ぶ）８０１および８０２を接続した例である。各層の利用方法としては、第１層ＬＹ１、第２層ＬＹ２、第４層ＬＹ４を信号配線層ＳＩＧ、第３層ＬＹ３をグランド層ＧＮＤとして用いている。なお、図面では説明の便宜上、各層を上下方向に離して描かれている。さらに、各層の間の配線どうしが接続される必要がある場合には、いわゆるビア接続されるものとする。
【００７８】
２つの半導体チップ８０１，８０２は第１層上に配置されているが、これらの間には別のチップ８０３が存在しており、このため第１層ＬＹ１の信号配線層を用いて両チップ８０１，８０２を直線的に接続することができない。このため、両チップは複数の配線層、この例では第１層ＬＹ１および第２層ＬＹ２の配線層を用いて接続されている。従って、両チップ８０１，８０２の接続に用いられる伝送路は、その特性インピーダンスに関して複数の部分に分かれる。第１の部分８０４は第１層ＬＹ１に、第２の部分８０６は第２層ＬＹ２に、第３の部分８０５は第１層ＬＹ１に配置されている。そして各層間はビア接続８０７，８０８により接続されている。第１層ＬＹ１、および第２層ＬＹ２の配線は、いずれも同一の幅の配線で形成されている。第１層ＬＹ１は、下方には配線層が存在しているが、上方は配線層が存在しない。他方、第２層ＬＹ２は下方、上方ともに配線層が存在する。このため、第１層ＬＹ１、第２層ＬＹ２の配線は同一の幅ではあるが、伝送路系が異なり、その特性インピーダンスは異なるものとなる。従って、第１のチップ８０１と第２のチップ８０２を接続している伝送路は、不均一な特性インピーダンス構造を有する伝送路となっている。
【００７９】
今、このようなプリント基板上の二つのチップ間を信号伝送すれば、その不均一な特性インピーダンス構造のために反射が生じ、これにより波形が歪むため、その伝送周波数はある一定の値以下に制限されることとなる。
【００８０】
これに対し、実施形態１の図１（ａ）のように、信号送出側のチップに送出信号の反射波の戻り時刻及びレベルを検知するレベルモニタＬＶを設け、信号受取側のチップに信号補正器ＲＸ＿ＣＯＲを設ける構成とするか、或るいは図１（ｂ）のように、信号送出側のチップに送出信号の反射波の戻り時刻及びレベルを検知するレベルモニタＬＶと、この検知結果を用いて送信信号の補正を行なう信号補正器ＴＸ＿ＣＯＲを設けた構成とすることにより、実施形態１で述べたように不均一な特性インピーダンス構造が存在しても、その信号波形の歪みを補正することができる。従って、図８に示したような２つの半導体チップ間の接続においても、高速に信号のやりとりを行うことが可能となる。
【００８１】
＜実施形態６＞
図９（ａ）は、前述までの実施形態で述べた図１（ａ）、図１（ｂ）で述べた本発明のいずれかの基本構成を有する信号伝送システムを用いて、不均一な特性インピーダンス構造の伝送路や均一な特性インピーダンスの伝送路により複数の半導体チップ部品を接続する例である。図９（ａ）において、点線で示したチップ間を接続する線は、これまでの実施形態で述べたように、途中で反射が生じるような不均一な特性インピーダンス構造を有する伝送路を示し、実線で示した線は均一な特性インピーダンス構造の伝送路を示している。
【００８２】
複数の半導体チップを接続するためには、２つのチップ間を図１（ａ）または図１（ｂ）に示した本発明の基本構成を用いて接続し、これらを互いに接続することにより、全体のネットワークを構築することが可能となる。なお、ネットワークの形状としては、ツリー状のものであったり、リング状のものであったりしても構わない。例えば、チップ９０１から伝送路９０３を介してチップ９０２への接続、チップ９０１から伝送路９０３，９０５を介してチップ９０４への接続、チップ９０１から伝送路９０３、チップ９０２、伝送路９０７を介してチップ９０６への接続は、ツリー状のネットワーク接続であり、チップ部品９０２から、伝送路９０７、チップ部品９０６、伝送路９１６、チップ部品９１５、伝送路９１７を介してチップ部品９０２に戻る接続は、リング状のネットワーク接続である。
【００８３】
また、チップ９０２，９０６，９１５で構成されるようなネットワーク接続における伝送路としては、不均一な特性インピーダンス構造を有する伝送路９０３，９０５，９０７，９１６，９１７と、均一な特性インピーダンス構造を有する伝送路９０９，９１１，９１３，９１４とが混在していても構わない。このような構造では、不均一な特性インピーダンス構造の伝送路を構成している２つのチップ間は本発明の信号伝送システムを用いて波形補正を行なう信号伝送システムとして接続し、均一な特性インピーダンス構造の伝送路を構成している２つのチップ間は本発明を用いない信号伝送システムとして接続することも可能である。
【００８４】
また、本発明による信号送出器では、均一な特性インピーダンス構造の伝送路における信号伝送システムのそれらより回路規模が大きくなり得るが、このような回路規模の増大を抑制するために、全ての信号送出器を本発明を用いたものとする必要はない。同図におけるチップ部品９０２のように、一つの半導体チップに本発明の信号送出器や信号受取器と、均一な特性インピーダンス構造の伝送路の場合に用いる信号送出器とを混在させるといったことも可能である。なお、１つの集積回路中に本発明の信号受取器を配置する場合も、混在可能であるのは上記と同様である。
【００８５】
また、図９（ｂ）に示されるように、２つのチップ９２１，９２２の間を不均一な特性インピーダンス構造を有する伝送路９２３で接続する場合に、双方向の信号伝送を行う場合が考えられる。すなわち、チップ９２１からチップ９２２に向けての信号伝送とチップ９２２からチップ９２１に向けての信号伝送である。このような場合、２つのチップ間が１経路の配線９２３で接続されていると、同時に信号伝送を行った場合に信号同士が衝突するが、時間的に伝送路の利用時刻を分離して信号伝送すればよい。
【００８６】
また、図９（ｃ）に示されるように、２経路の不均一な特性インピーダンス構造を有する配線９３３，９３４で２つのチップ９３１，９３２の間を接続すれば、同時に信号伝送を行うことが可能である。
さらに、図９（ｄ）に示されるように、２つのチップ９４１，９４２の間を２経路（９４３，９４４で接続する場合には、そのうちの１経路９４３のみが不均一な特性インピーダンス構造を有する伝送路である場合があり得る。この場合には、１経路９４３を本発明の基本構成の信号伝送システムとして接続し、他の１経路９４４を均一な特性インピーダンス構造の伝送路の場合に用いる信号伝送システムとして接続するといったことが可能である。
【００８７】
＜実施形態７＞
図１０は、実施形態２で述べた図５の基本構成の信号伝送システムの更に具体的な構成例を示す図である。
【００８８】
信号送出側の集積回路１００１は、その内部に、信号を送出してからの時間を測定するタイマＴＭと、自らに戻った反射波のレベルをモニタするレベルモニタＬＶを有する。タイマＴＭは、ある一定の周期のクロックによるカウンタとして実現可能であり、またレベルモニタＬＶはそのレベルを予め生成されている電位と比較する並列型のコンパレータやその都度生成したレベルと比較する逐次型のコンパレータでもって実現可能である。信号受取側の集積回路１００２での反射波の大きさと遅延時間に関する情報は、集積回路１００１における信号送出回路ＴＸは、駆動回路ＤＲＶを介して単位パルスを送出し、それが自らに戻る反射波を、上記タイマＴＭとレベルモニタＬＶを利用して計算機ＣＡＬＣで計算し、計算により得られた反射波の大きさと遅延時間に関する情報は、メモリＭＥＭに格納される。
【００８９】
その後、このメモリＭＥＭに格納された情報は、本来信号のための伝送路１００３とは別に用意された伝送路１００６を介して情報送出器ＩＮＦ＿ＴＸにより集積回路１００２に伝達される。信号受取側の集積回路１００２は、この補正情報信号を情報受取器ＩＮＦ＿ＲＸが受け取りメモリＭＥＭ＿ＲＸに格納する。減算回路ＳＵＢ＿ＲＸはこのメモリＭＥＭ＿ＲＸに格納された補正情報信号をもとに、伝送路１００３を介して受取った信号から遅延時間前の反射波の減算を行なって波形補正をする。これにより復元された信号波形が、内部回路へと伝達される。
【００９０】
このように、集積回路１００２では、本来の信号に対し、それ以前の信号の反射波が重畳されて波形がひずんでいるところを、集積回路１００１から伝送された反射波の遅延時間と大きさに関する情報をもとに、これら反射波を差し引くことにより本来の信号を復元することができる。なお、伝送路１００３，１００６は不均一な特性インピーダンス構造を有するものであっても、均一な特性インピーダンス構造を有するものであってもよい。
【００９１】
＜実施形態８＞
図１１は、実施形態３で述べた図６の基本構成の信号伝送システムの更に具体的な構成例を示す図である。
【００９２】
信号送出側の集積回路１１０１は、図１０の集積回路１００１と同様に、その内部に信号を送出してからの時間を測定するタイマＴＭと、自らに戻った反射波のレベルをモニタするレベルモニタＬＶ、上記タイマＴＭとレベルモニタＬＶを利用して反射波の大きさと遅延時間に関する情報を計算する計算機ＣＡＬＣと、この情報を格納するメモリＭＥＭを有する。図１０の集積回路１００１とは、情報送出器ＩＮＦ＿ＴＸが無い代わりに、駆動回路ＤＲＶへの信号を、信号送出器ＴＸからの信号とするか、メモリＭＥＭからの信号とするかを選択する選択スイッチ１１０９が設けられている点が相違する。
【００９３】
また、信号受取側の集積回路１１０２は、図１０の集積回路１００２と同様、その内部に信号受取器ＲＸと、減算回路ＳＵＢ＿ＲＸと、集積回路１１０１から受取った補正情報信号を格納するメモリＭＥＭ＿ＲＸとを有するが、情報受取器ＩＮＦ＿ＲＸが無い代わりに、受取った信号を減算回路ＳＵＢ＿ＲＸに入力し、補正情報信号をメモリＭＥＭ＿ＲＸに入力するように選択する選択スイッチ１１１２を設けている点が、図１０の集積回路１００２と相違する。
【００９４】
ここで、減算回路ＳＵＢ＿ＲＸは集積回路１１０１の信号送出気ＴＸから送られてきた信号からＭＥＭ＿ＲＸに格納された補正情報信号をもとに遅延時間前の反射波の減算をし、波形補正を行なう。
【００９５】
本実施形態では、実施形態３と同様に、本来の信号伝送に先立って行う信号受取側の集積回路１１０２への反射波の到達時刻や大きさの情報（以下、予備情報と呼ぶ）の伝達に際してその情報伝達のために、本来の信号伝送に用いる不均一な特性インピーダンス構造を有する伝送路１１０３を用いる。このような構造は、情報伝達のための配線を別途用意する必要がないため、集積回路から引出すピン数を増加させる必要がないといった利点や、プリント基板上やケーブルで別途配線を引き回す必要がないといった利点がある。
【００９６】
本実施形態の例では、図４において説明したような不均一な特性インピーダンス構造を有する伝送路１１０３により信号送出側の集積回路１１０１と信号受取側の集積回路１１０２との間が接続されているとし、本来の信号の伝送を１ＧＨｚの周波数ｆ１で行なおうとしているものとする。この時、各信号間（ビット間）の時間周期は１ｎｓの時間になる。一方、図４におけるように、信号受取側の集積回路１１０２では最初に信号が来てから、第１の反射波および第２の反射波が到達するまでの時間（これらを第１遅延時間、第２遅延時間と呼ぶ）はそれぞれ、１．０ｎｓおよび２．０ｎｓである。
【００９７】
予め、予備情報を信号送出側の集積回路１１０１から信号受取側の集積回路１１０２へ伝送する際、最初に信号波が到達してからこの第１遅延時間、第２遅延時間よりも前に別の予備情報信号が来ると、これと以前の予備情報信号の第１反射波、第２の反射波が互いに影響しあうため、波形が歪み上記情報の伝達は困難となる。
【００９８】
他方、本実施形態の信号伝送システムは、不均一な特性インピーダンス構造を有する伝送路１１０３を介して予備情報信号を伝達する場合に、本来の信号の伝送周波数ｆ１である１ＧＨｚよりも低い周波数ｆ２で行う。このような低い周波数としては、例えば、１００ＭＨｚの周波数に設定することが可能である。１００ＭＨｚの周波数では、各信号間（ビット間）の時間周期は１０ｎｓの時間となる。それより以前に送出された信号に関しての第１および第２反射波は、それぞれ１．０ｎｓ、２．０ｎｓの遅延時間後に到達するが、これは１０ｎｓ後に送出された信号とは影響を及ぼしあうことがないため、波形の歪みとはならない。
【００９９】
ここで、１００ＭＨｚとした予備情報信号の伝送周波数ｆ２は、不均一な特性インピーダンス構造に応じて変化しても構わないことは言うまでもない。仮に、以前に送出された予備情報信号の第１反射波や第２反射波よりも後に来る反射波の大きさが、その後に送出された予備情報信号に影響を与える程度に大きい場合には、より低い周波数を用いることが望ましい。逆に、以前に送出された予備情報信号の第２反射波の大きさが、その後に送出された予備情報信号に影響を与える程度に大きくない場合には、より高い周波数を用いることも可能となる。ただし、本来の信号伝送周波数ｆ１と予備情報信号の伝送周波数ｆ２との間には、ｆ１＞ｆ２の関係が必要である。
【０１００】
以上、本実施形態では、実施形態３と同様、少ない配線で受取った信号波形の補正を行なうことができる。
【０１０１】
＜実施形態９＞
図１２は、実施形態４で述べた図７の基本構成の信号伝送システムの更に具体的な構成例を示す図である。
【０１０２】
信号送出側の集積回路１２０１は、その内部に、信号送出器ＴＸ、遅延素子Ｄ、レベル調整回路ＬＡ、ミキサＭＸ、スイッチ１２０６、駆動回路ＤＲＶ、テスト信号発生回路ＴＳＧＥＮ、タイマＴＭ、レベルモニタＬＶ、タイマメモリＴＭ＿ＲＥＧ、レベルメモリＬＶ＿ＲＥＧ、計算機ＣＡＬＣ、反射レベルメモリＲ＿ＬＭＥＭ、反射遅延メモリＲ＿ＤＭＥＭを有する。信号受取側の集積回路１２０２には、信号受取器ＲＸを有し、集積回路１２０１と集積回路１２０２との間は、不均一な特性インピーダンス構造を有する伝送路１２０３で接続されている。
【０１０３】
まず信号送出器ＴＸは、駆動回路ＤＲＶへの信号を選択するスイッチ１２０６を送出側に設定し、テスト信号発生回路ＴＳＧＥＮからのテスト信号ｔｓを駆動回路ＤＲＶにより伝送路１２０３に送出する。
【０１０４】
その後、不均一な特性インピーダンス構造の伝送路１２０３からの反射波の大きさと戻るまでの時間を検知（すなわち観測）する。このような観測のために、集積回路１２０１は、レベルモニタＬＶとタイマＴＭにより、テスト信号ｔｓを送出してからの反射波のレベルと時間を測定する。得られた反射波に関するレベルと遅延時間の情報はいったんタイマメモリＴＭ＿ＲＥＧとレベルメモリＬＶ＿ＲＥＧに保存される。なお、このメモリはレジスタを用いて構成しても良い。これらのメモリに格納された値は、計算機ＣＡＬＣにおいて、信号受取器ＲＸでの反射波の大きさと到達時刻（または信号の第１到達時刻からの反射波の遅延時間）の算出に用いられる。計算結果である信号受取器ＲＸでの反射波の大きさと到達時刻は、それぞれ反射レベルメモリＲ＿ＬＭＥＭと反射遅延メモリＲ＿ＤＭＥＭに保存される。なお、これらのメモリもレジスタを用いて構成しても良い。
【０１０５】
次に、駆動回路ＤＲＶへの信号を選択するスイッチ１２０６を送出器ＴＸ側に設定し、送出器ＴＸの送出信号ｔｘｓを送出する。この時、その信号をそのまま送出する代わりに、反射遅延メモリＲ＿ＤＭＥＭに格納されている計算機ＣＡＬＣで得られた遅延時間だけ送出信号ＴＸＳを遅延素子Ｄにて遅延させ、また反射レベルメモリＲ＿ＬＭＥＭに格納されている反射波の信号レベルに従いレベル調整器ＬＡにて大きさ調整し、さらに逆相に変換した後、これをミキサＭＸにおいて送出信号ＴＸＳと加算する（すなわち、レベル調整された信号を減算する）ことにより、信号波形の補正を行ってから駆動回路ＤＲＶを介して伝送路１２０３へ送出する。
【０１０６】
このように本実施形態では、予め反射波の成分を減算してから信号送出されるために、実施形態４と同様、集積回路１２０２側の信号受取器ＲＸにおいて反射波の影響を小さくすることができる。
【０１０７】
＜実施形態１０＞
図１３は、本発明に係る信号伝送システムの別の実施形態を示す信号送出側の集積回路の構成図である。本実施形態の集積回路１３０１は、駆動回路ＤＲＶにより伝送路１３０２を駆動するものであるが、集積回路１３０１は、本来の信号を送出する前に予めテスト信号発生回路ＴＳＧＥＮからのテスト信号ｔｓを送出する。テスト信号ｔｓとして、例えば２値ディジタル信号の送受信を行うシステムの場合には、ある時刻に“０”のレベルから“１”のレベルへと変化し、その後“１”の状態を一定時間保つ形式の信号を用いることができる。
【０１０８】
本実施形態の集積回路１３０１は、クロック回路ＣＬ、カウンタ回路ＣＴ、レベルメモリＬＶＭ、レベル変動検出回路ＬＶ＿ＤＥＴを有し、テスト信号ｔｓが伝送路１３０２に送出された後、その反射波が戻る時刻とその大きさをこれらの要素回路群により調べることが可能となる。そのような手続きは以下のようになる。
【０１０９】
まず、テスト信号発生回路ＴＳＧＥＮがテスト信号ｔｓを送出すると同時に、カウンタＣＴの計量を開始する。カウンタＣＴは、クロック回路ＣＬからの一定周期のクロック信号ＣＬＫをもとにその値を増加させるものであり、時間を計量することができる。なお、クロック回路ＣＬは、集積回路１３０１の内部でクロック信号を生成するものであってもよいし、単に外部の水晶発振回路などで生成したクロック信号を受取るものやそれを分配するものであっても構わない。
【０１１０】
計量開始した直後にレベルメモリＬＶＭは、その信号を送出した直後の駆動回路ＤＲＶの出力の電位を記憶する。レベル変動検出回路ＬＶ＿ＤＥＴは、レベルメモリＬ＿ＭＥＭが保持している電位レベルとレベルメモリＬＶＭに格納された駆動回路ＤＲＶの出力の電位レベルを比較して、電位レベルで一定以上の差分が生じるとカウンタＣＴにそれを通知し、変化した後の駆動回路ＤＲＶの出力の電位レベルをレベルメモリＬ＿ＭＥＭに保持する。カウンタＣＴは、レベル変動検出回路ＬＶ＿ＤＥＴからの通知を受けて、その時のカウンタＣＴの値をカウントメモリＣＴ＿ＭＥＭに格納し、レベル変動検出回路ＬＶ＿ＤＥＴは変化後のレベル（あるいは変化の差分レベル）をレベルメモリＬ＿ＭＥＭに格納する。ここで、カウントメモリＣＴ＿ＭＥＭ及びレベルメモリＬ＿ＭＥＭは、単一のカウント値やレベル値を保持するものであるだけでなく、複数のカウント値やレベル値を保持するものでもあってもよい。
【０１１１】
次に、このカウントメモリＣＴ＿ＭＥＭ及びレベルメモリＬ＿ＭＥＭに保持されている値を用いて、計算機ＣＡＬＣが伝送路１３０２の逆端に接続されている信号受取器（不図示）で信号の最初の波が到達してからその反射波がどれだけ遅延して、またどれだけの大きさで到達するかを計算する。そして、その結果を反射レベルメモリＲ＿ＬＭＥＭと反射遅延時間メモリＲ＿ＤＭＥＭに格納する。
【０１１２】
次に、反射レベルメモリＲ＿ＬＭＥＭと反射遅延時間のメモリＲ＿ＤＭＥＭに格納された値は、その後に行われる本来の信号送出の際に利用される。この時、駆動回路ＤＲＶへの入力は、スイッチ１３０５により本来の送出信号ｔｘｓ側に切り替えられる。送出信号は、それ自身がミキサ（または信号加算器）ＭＸに入力されるが、その他に反射波の成分を減算して補正できるように補正用の回路である可変遅延素子ＶＤ及び可変ゲインアンプＶＧＡを通過して逆相でミキサＭＸに入力される経路にも分岐する。ここで、上記の反射レベルメモリＲ＿ＬＭＥＭと反射遅延時間メモリＲ＿ＤＭＥＭに格納された値は、それぞれ可変ゲインアンプＶＧＡの可変ゲインの設定と可変遅延素子ＶＤの可変遅延の設定に用いられる。このような経路の数は、図には１つ示されているが、幾つの反射波の影響を考慮するかにより異なる。従って、このような経路の数は、単一あるいは複数いずれの場合もあり得る。
【０１１３】
本実施形態の場合も、本来の伝送信号は予め反射波の成分を減算してから信号送出が行なわれるために、信号受取器側において不均一な特性インピーダンス構造の伝送路で生じる反射波の影響を小さくすることができる。
【０１１４】
＜実施形態１１＞
図１４は、本発明に係る信号伝送システムのまた別の実施形態を示す信号送出側の集積回路の構成図である。
【０１１５】
本実施形態の集積回路１４０１は駆動回路ＤＲＶにより伝送路１４０２を駆動するが、集積回路１４０１は本来の信号ｔｘｓを送出する前に、予めテスト信号発生回路ＴＳＧＥＮからのテスト信号ｔｓを送出する。この時、駆動回路ＤＲＶへの入力選択スイッチ１４０５はテスト信号発生回路ＴＳＧＥＮの側に接続されており、反射波のレベルと遅延時間は、カウンタＣＴ、レベルメモリＬＶＭ、レベル変動検出回路ＬＶ＿ＤＥＴ、カウンタメモリＣＴ＿ＭＥＭとレベルメモリＬ＿ＭＥＭ、および計算機ＣＡＬＣを用いて計算され、それぞれの計算結果が反射レベルメモリＲ＿ＬＭＥＭと反射遅延メモリＲ＿ＤＭＥＭに格納されるのは、図１３に示した実施形態１０と同様である。また、カウンタメモリＣＴ＿ＭＥＭ、レベルメモリＬ＿ＭＥＭ、反射レベルメモリＲ＿ＬＭＥＭ、反射遅延時間メモリＲ＿ＤＭＥＭに格納される値の数は、幾つの反射波の影響を考慮するかにより異なり、単数、複数のいずれの場合もあり得る。
【０１１６】
本実施形態の信号送出側の集積回路は、図１３の実施形態１０と異なり、反射波の信号の補正を信号受取器が行うことを前提としている。そのために集積回路１４０１は、信号受取側の集積回路（図１１と基本的に同じ構成でよいので、図は省略する）への必要な情報、すなわち反射波のレベルと遅延時間の情報を、信号受取側の集積回路へ伝達する必要がある。
【０１１７】
このような伝達は、上記の反射波のレベルと遅延時間の情報の計算と格納に続いて行われる。この時、駆動回路ＤＲＶへの入力選択スイッチ１４０５は反射情報送出回路ＩＮＦ＿ＴＸの出力ｉｎｆｓに接続されている。この伝達のために、本実施形態では本来信号を伝達するために用いる不均一な特性インピーダンス構造を有する伝送路１４０２を用いる。従って、この伝達のために別途伝送路を設ける必要がない。
【０１１８】
しかしながら、これを本来の信号を送出する時の周波数と同一の周波数で送出すると反射波の影響により信頼性の高い伝達が行えないのは、図６および図１１の実施形態３および実施形態８で述べた通りである。本実施形態では、本来の信号ｔｘｓを送出する信号送出器ＴＸの送出周波数ｆ１を与えるクロック回路ＣＬ１と、信号受取側の集積回路への反射波のレベルと遅延時間の情報を送出する情報送出回路ＩＮＦ＿ＴＸの出力信号ｉｎｆｓの送出周波数ｆ２を与えるクロック回路ＣＬ２とが異なる周波数とする点に特徴がある。
【０１１９】
なお、図１４において、クロック回路ＣＬ１とクロック回路ＣＬ２は別の回路として示されているが、設定によりその周波数が変更可能なクロック回路であれば、同一の回路の周波数を変えて使うといったことも可能である。
【０１２０】
ここで、クロック回路ＣＬ２の周波数ｆ２は、クロック回路ＣＬ１の周波数ｆ１よりも低い周波数（ｆ２＜ｆ１）に設定する。このようにすれば、信号受取側の集積回路が信号の補正を行うことができるようになる前に、信頼性の高い信号のやりとりが可能となる。いったん、信号受取側の集積回路が上記情報の受け渡しを完了すれば、信頼性の高い信号伝達が行えるようになり、信号送出器ＴＸは駆動回路ＤＲＶへの入力選択スイッチ１４０５を本来の信号の送出器ＴＸの出力信号ｔｘｓに接続して高速に信号伝送することができる。
【０１２１】
＜実施形態１２＞
図１５は、本発明に係る信号伝送システムのまた別の実施形態を示す信号受取側の集積回路の構成図である。
【０１２２】
本実施形態の信号受取側の集積回路は、２組の差動差動増幅器が結合した構成となっている。すなわち、本来の信号を受取りその信号を増幅する機能を有する部分（同図におけるトランジスタｎ０ｐ，ｎ０ｍ，ｎ０ｉと負荷ＬＤ０の部分、以下第０差動増幅器と呼ぶ）と，信号の補正増幅を行う機能を有する部分（同図におけるトランジスタｎ１ｐ，ｎ１ｍ，ｎ１ｉと負荷ＬＤ１の部分、以下第１差動増幅器と呼ぶ）とから成る。
【０１２３】
差動入力信号ＩＮＰ，ＩＮＭは互いに逆相の関係にある信号であり、それらの電位レベルの大小に従い、第１差動増幅器は、制御入力Ｖｃ０によりその電流の大きさが決定する電流源トランジスタｎ０ｉを介した電流ｉ０を、トランジスタｎ０ｐ及びｎ０ｍに分配して流す。これにより、その２つの出力ＯＵＴＭ，ＯＵＴＰに入力が増幅された信号を取出す。なお、この時の増幅率は主に、トランジスタｎ０ｐとｎ０ｍのトランスコンダクタンス（所謂ｇｍ）及び負荷Ｌ０により決定される。
【０１２４】
本実施形態は、上記の第０差動増幅器に対して、信号補正用の第１差動増幅器を付加した構成となっている。第１差動増幅器の電流源の大きさｉ１は、第０差動増幅器の電流源の大きさｉ０に対して、信号送出側の集積回路（不図示）から予め送られた第１反射波の大きさ（比率）に従うように制御される。このような制御は、第０差動増幅器の電流源トランジスタｎ０ｉの制御入力Ｖｃ０と第１差動増幅器の電流源トランジスタｎ１ｉの制御入力Ｖｃ１の電圧を制御することにより可変とすることが可能である。
【０１２５】
反射波レベル情報メモリＲ＿ＬＭＥＭ１と反射波遅延情報メモリＲ＿ＤＭＥＭ１には、それぞれ信号送出側の集積回路から予め受取った反射波のレベル情報と反射波の遅延情報が格納されている。第１差動増幅器への入力は、反射波遅延情報メモリＲ＿ＤＭＥＭ１に格納されている反射波の遅延時間を用いて、受取った信号を遅延素子Ｄ１，Ｄ２で遅延させてから入力される。そして、信号の補正のための減算を行うために、第０差動増幅器への入力とは逆相の関係となるように接続されている。すなわち、トランジスタｎ０ｍへの入力ＩＮＭは、遅延素子Ｄ１を経てトランジスタｎ１ｐの入力へ接続され、トランジスタｎ０ｐへの入力ＩＮＰは遅延素子Ｄ２を経てトランジスタｎ１ｍの入力へと接続されている。また、反射波レベルメモリＲ＿ＬＭＥＭ１に格納されている反射波レベルの情報は、反射レベル電圧変換回路ＲＶ＿ＣＯＮＶ１により電圧に変換してから第１差動増幅器の電流源トランジスタｎ１ｉの制御入力Ｖｃ１として入力される。
【０１２６】
なお、遅延素子Ｄ１，Ｄ２の遅延時間や減算量（減算する大きさ）は、システムの内部でいったんその量を決定したら、信号の送出単位（２値ディジタルでは１ビット）ごとに変更する必要はないため、信号の伝送レートには大きな影響を与えない。ただし、システムの利用中に環境（温度、湿度など）が変化した場合には、遅延素子の遅延時間や減算量を再度設定しなおすといったことは可能である。
【０１２７】
＜実施形態１３＞
図１６は、本発明に係る信号伝送システムのまた別の実施形態を示す信号受取側の集積回路の構成図である。
【０１２８】
本実施形態の信号受取側の集積回路は、実施形態１２の図１５に示した第０および第１の差動増幅器に加えて、トランジスタｎ２ｐ，ｎ２ｍ，ｎ２ｉと負荷ＬＤ２からなる第２の差動増幅器を有していることに特徴がある。また、第１反射波から第２反射波までの遅延を格納する遅延メモリＲ＿ＤＭＥＭ２、第２反射波レベルを格納する第２反射レベルメモリＲ＿ＬＭＥＭ２と、この第２反射波レベルメモリＲ＿ＬＭＥＭ２に格納されたレベル情報を電圧信号に変換する反射レベル電圧変換回路ＲＶ＿ＣＯＮＶ２とが更に設けられている。
【０１２９】
図１５に示した構成では、第１の反射波を減算することが可能であるが、本実施形態の図１６に示した構成ではさらにもう一つ（第２）の反射波を減算することが可能となる。
【０１３０】
第２の差動増幅器は、予め受取って第２反射レベルメモリＲ＿ＬＭＥＭ２に格納されている第２の反射波の大きさに従った電圧が、反射レベル電圧変換回路ＲＶ＿ＣＯＮＶからトランジスタｎ２ｉの入力Ｖ２ｃとして入力され、その電流源ｉ２の大きさを決定する。また、その遅延時間についても、予め受取って遅延メモリＲ＿ＤＭＥＭ２に格納されている第２の反射波の遅延時間となるように遅延素子Ｄ３，Ｄ４を制御することにより決定される。結果として、２つの出力ＯＵＴＭ，ＯＵＴＰには受取った信号に対して、２つの遅延時間だけ前の信号をその反射波の比率に応じて減算することができる。
【０１３１】
＜実施形態１４＞
図１７（ａ）および図１７（ｂ）は、本発明に係る信号伝送システムのまた別の実施形態を示す信号送出側の集積回路の構成図である。
【０１３２】
図１７（ａ）の集積回路１７０１は、図１１に示した集積回路１１０１と同様の構成において、伝送路の駆動回路ＤＲＶが用いる電圧を変化させる例である。まず、駆動回路ＤＲＶの入力を切り替えるスイッチ１７０７は、テスト信号発生回路ＴＳＧＥＮ側に接続され、伝送路１７０３に送出したテスト信号ｔｓが自らに戻る反射波の観測を行う。この時、駆動回路の振幅を決定する電圧源選択スイッチ１７１０は高い側の電圧源ＶＤＤＨに接続される。この時、反射波の電圧振幅は大きいため、その反射波の戻りにおける電圧変化はレベルモニタＬＶが検知するに十分な値とすることが可能である。
【０１３３】
次に、本来の信号伝送時の信号送出に際しては、駆動回路ＤＲＶの入力は信号送出器ＴＸ側に接続されるが、その時、駆動回路ＤＲＶの振幅を決定する電圧源選択スイッチ１７１０は本来の信号伝送に用いる、電圧源ＶＤＤＨよりも電圧の低い電圧源ＶＤＤに接続される。一般に、高速伝送においては小振幅信号での伝送を行う場合が多いが、上記のような構成をとれば、不均一な特性インピーダンス構造の解析においては、レベルモニタＬＶが十分なレベル変動として検知した上で、本来の信号伝送では小振幅での信号伝送を行うといったことが可能となる。
【０１３４】
図１７（ｂ）は図１７（ａ）と類似した構成であるが、駆動回路の振幅を決定する電圧源を切り替える代りに、予め信号の振幅を決定する電圧源が異なる２つの駆動回路ＤＲＶ１とＤＲＶ２を用意しておき、いずれの駆動回路を用いるかを、本来の信号伝送時と自らに戻る反射波の観測時とで切り替える。すなわち、まず伝送路１７０３に接続されたスイッチ１７２２は、自らに戻る反射波の観測時には信号振幅の大きい駆動回路ＤＲＶ２に接続される。ここで駆動回路ＤＲＶ２は、信号振幅決定用の電圧源は高い電圧源ＶＤＤＨに接続されている。その後、観測が済んだ後に、本来の信号の伝送時には、信号振幅の小さい駆動回路ＤＲＶ１に切り替えられる。ここで、駆動回路ＤＲＶ１は、信号振幅決定用の電圧源は低い電圧源ＶＤＤに接続されている。
【０１３５】
【発明の効果】
前述した実施形態から明らかなように、本発明によれば、伝送路が不均一な特性インピーダンス構造を有する場合に、信号の単一または複数の反射を補正し、高速な信号伝送を可能とする。また、そのための信号送出側の集積回路、および信号受取側の集積回路を提供する。これにより波形の歪みが小さくなり、従来より高速なレートでの信号伝送が可能となる。
【図面の簡単な説明】
【図１】本発明に係る信号伝送システムの基本的構成を示す図。
【図２】信号送出器と信号受取器の間を伝送路を介して信号を受け渡す場合の構成図であり、（ａ）は伝送路の特性インピーダンスが均一な場合、（ｂ）は特性インピーダンスが不均一な場合である。
【図３】不均一な特性インピーダンスを有する伝送路の別の例を示す図。
【図４】本発明に係る信号波形の補正原理を説明するための図であり、（ａ）は不均一なインピーダンス構造の伝送路を示す図、（ｂ）は伝送路中を信号が送出器側から受取器側へ進行する様子を示す図。
【図５】本発明に係る信号伝送システムの別の基本的構成を示す図。
【図６】本発明に係る信号伝送システムのまた別の基本的構成を示す図。
【図７】本発明に係る信号伝送システムのまた別の基本的構成を示す図。
【図８】図１に示した本発明に係る信号伝送システムを適用するプリント基板上の構成例を示す図。
【図９】図１に示した本発明に係る信号伝送システムを適用するプリント基板上の伝送路の接続例を示す図。
【図１０】図５に示した本発明に係る信号伝送システムの具体的回路構成例を示す図。
【図１１】図６に示した本発明に係る信号伝送システムの具体的回路構成例を示す図。
【図１２】図７に示した本発明に係る信号伝送システムの具体的回路構成例を示す図。
【図１３】本発明に係る信号伝送システムの信号送出側の回路構成例を示す図。
【図１４】本発明に係る信号伝送システムの信号送出側の別の回路構成例を示す図。
【図１５】本発明に係る信号伝送システムの信号受取側の回路構成例を示す図。
【図１６】本発明に係る信号伝送システムの信号受取側の別の回路構成例を示す図。
【図１７】本発明に係る信号伝送システムの信号送出側のまた別の回路構成例を示す図。
【符号の説明】
１０１，５０１，６０１，７０１…信号送出側の集積回路（第１の集積回路）、１０２，５０２，６０２，７０２…信号受取側の集積回路（第２の集積回路）、１０３，５０３，６０３，７０３…伝送路（不均一な特性インピーダンス）、３００…プリント基板、４０１〜４０３…８０１〜８０３…半導体チップ部品、８０４〜８０６…配線（伝送路）、８０７，８０８…ビア接続、１００１，１１１０，１２０１…集積回路（信号送出側）、１００２，１１０２，１２０２…集積回路（信号受取側）、１００３，１１０３，１２０３…伝送路、１１０９，１１１２，１２０６…スイッチ、１３０１，１４０１，１７０１，１７２１…集積回路（信号送出側）、１３０２，１４０２，１７０３…伝送路、１３０５，１４０５，１７０７，１７２２…スイッチ、ＣＡＬＣ…計算機、ＣＬ，ＣＬ１，ＣＬ２…クロック回路、ＣＴ…カウンタ、ＣＴ＿ＭＥＭ…カウンタメモリ、Ｄ，Ｄ１，Ｄ２…遅延素子、ＤＲＶ，ＤＲＶ１，ＤＲＶ２…駆動回路、ｆ１，ｆ２…伝送周波数、ＩＮＦ＿ＴＸ，ＩＮＦ＿ＴＸ（Ｌ）…情報送出回路、ｉｎｆｓ…情報出力信号、ＩＮＦ＿ＲＸ，ＩＮＦ＿ＲＸ（Ｌ）…情報受取回路、ＬＡ…レベル調整回路、ＬＤ０〜ＬＤ２…負荷、ＬＶ…レベルモニタ、Ｌ＿ＭＥＭ，ＬＶＭ…レベルメモリ、ＬＶ＿ＤＥＴ…レベル変動検出回路、ＬＶ＿ＲＥＧ…レベルメモリ、ＬＹ１〜ＬＹ４…プリント基板の第１層〜第４層、ＭＥＭ，ＭＥＭ＿ＲＸ…メモリ、ＭＸ…ミキサ、ＴＭ…タイマ、ｎ０ｉ，ｎ１ｉ…電流源トランジスタ、ＲＸ…信号受取器、ＲＸ＿ＣＯＲ…受取器側信号補正器、Ｒ１０，Ｒ１２…振幅比率、Ｒ＿ＬＭＥＭ…反射レベルメモリ、Ｒ＿ＤＭＥＭ…反射遅延メモリ、Ｒ＿ＤＭＥＭ１…第１反射遅延メモリ、Ｒ＿ＤＭＥＭ２…第１から第２反射までの遅延メモリ、ＳＵＢ＿ＲＸ…減算回路、ＴＭ＿ＲＥＧ…タイマメモリ、ｔｓ…テスト信号、ＴＳＧＥＮ…テスト信号発生回路、ＴＸ…信号送出器、ｔｘｓ…送出信号、ＴＸ＿ＣＯＲ…送信器側信号補正器、Ｖ０，Ｖｒ１，Ｖｒ２…振幅電圧、Ｖｃ０，Ｖｃ１…制御入力、ＶＤＤＨ，ＶＤＤ…電圧源、Ｖｉｎ…発振器電圧、ＶＧＡ…可変ゲインアンプ、ＶＤ…可変遅延素子、Ｚ０〜Ｚ３，Ｚ４１〜Ｚ４３…インピーダンス。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a system and an integrated circuit involving signal transmission, and particularly to a general-purpose processor, a signal processing processor, an ASIC (Application Specific Integrated Circuit), a gate array, an FPGA (Field Programmable Gate Array), an image processing processor, a semiconductor memory, and a memory. The present invention relates to a module and the like, and a signal transmission system and an integrated circuit that can be applied to a computer system, a portable device system, a consumer electronics system, and the like in which they are connected by a printed board, a cable, or the like.
[0002]
[Prior art]
In general, in many systems, it is necessary to exchange signals, such as data to be processed, various control inputs, various control outputs, between components or devices constituting the system. In particular, when such a signal transfer time greatly affects the performance of the system, it is desirable to transmit the signal at high speed because the system performance is improved.
[0003]
The above-described signal transfer is performed through a transmission line. As a method of transferring a signal at a high speed through such a transmission line, Japanese Patent Application Laid-Open No. H11-157572 discloses a method of manufacturing a semiconductor integrated circuit, which causes a manufacturing variation of a printed wiring board. However, there is disclosed a technique for matching the output impedance of a signal transmitter with the characteristic impedance of a transmission line in order to reduce signal transmission distortion.
[0004]
Patent Document 2 discloses a technique that does not require waveform shaping in the middle of a transmission line, and matches the terminal impedance of a signal transmitter and a receiver to the characteristic impedance of the transmission line.
[0005]
[Patent Document 1]
JP 2001-127614 A
[Patent Document 2]
JP 2001-320350 A
[0006]
[Problems to be solved by the invention]
A path for transmitting and receiving signals can be considered as a transmission path. In particular, in the transfer of a binary digital signal, a signal transmitter transmits a rectangular wave (pulse) corresponding to the level of "0" or "1", and the signal receiver receives the rectangular wave via a transmission line. Generally, the result is recognized as a level of “0” or “1”. In order to facilitate the recognition of the digital level in such a signal receiver, it is desirable that the rectangular wave transmitted from the signal transmitter is also received as a rectangular wave by the signal receiver as much as possible. However, in practice, there is a problem that the received waveform at the signal receiver is distorted from the waveform transmitted from the signal transmitter. One of the main causes of such a problem is waveform distortion due to signal reflection.
[0007]
Hereinafter, waveform distortion due to signal reflection will be described.
FIG. 2A shows a case where a transmission line having a uniform characteristic impedance is arranged between a signal transmitter and a signal receiver, and a signal is transferred on this transmission line. Now, consider a case where the impedances Z0 and Z2 of the terminals 204 and 205 of the transmitter TX and the signal receiver RX for transmitting the signal with the signal amplitude Vin do not match the characteristic impedance Z1 of the transmission line 203.
First, when the signal transmitter TX transmits a signal, the amplitude voltage V0 of the output terminal 207 of the signal transmitter is obtained by a relational expression given by V0 = Z1 × Vin / (Z0 + Z1) (1). The wave of V0 is inserted into the transmission path 203. This propagates through the transmission path and reaches the signal receiver RX.
[0008]
When the signal arrives at the signal receiver, there is an impedance mismatch at the input end 208 of the signal receiver, and the signal is reflected according to the degree of the mismatch. Assuming that the magnitude (amplitude ratio) of the reflection generated at the mismatch point between the impedance Z1 of the transmission path and the impedance Z2 of the termination 205 is R12, R12 = (Z2-Z1) / (Z2 + Z1) (2) It can be calculated by the following relational expression.
[0009]
Further, the signal reflected by the signal receiver RX propagates on the transmission line 203 in the direction of the signal transmitter (in the opposite direction to the above) with the amplitude Vr1 given by R12 × V0. It returns to the signal transmitter TX. At this time, signal mismatch occurs because of the mismatch between the impedances Z1 and Z0. If the amplitude ratio of this reflection is R10, it can be calculated by the relational expression shown by R10 = (Z0-Z1) / (Z0 + Z1) (3). Therefore, the reflected signal propagates in the direction of the signal receiver RX with the amplitude Vr2 given by R10 × Vr1, and the same phenomenon is repeated thereafter.
[0010]
The signal traffic due to the reflection as described above means that a plurality of signals overlap on the transmission path at a certain time. That is, the signal transmitted from the signal transmitter overlaps with the reflected wave of another signal transmitted earlier. Such overlapping of a plurality of signal waves makes it difficult to recognize the level (determination of “0” or “1”) by the signal receiver in the above-described digital signal transfer. The difficulty in recognizing such signal levels is explained in the following example.
[0011]
First, consider a case where a signal level of "1" is transferred between a signal transmitter and a signal receiver. At this time, it is assumed that the signal “0” has been transmitted before that. In this case, the reflected wave of the signal of "0" exists on the transmission path with a time delay, and there is a signal level of "0" with respect to a signal level of "1" originally intended to perform transmission and reception. They will overlap by a ratio. Therefore, since the signal level of “1” and the signal level of “0” partially cancel each other, the signal receiver has a reception level of the signal as compared with the case of only a single ideal signal of “1”. The amplitude will be reduced.
[0012]
Generally, a signal receiver detects a certain voltage level to determine the logical level of a digital signal, that is, "0" or "1", and there is usually a minimum amplitude required for the level determination. In this way, the minimum amplitude is defined in the signal receiver because of noise superimposed on the signal due to the influence of the external world on the transmission line, the ground potential which is a reference of the voltage detection level in the signal transmitter and the signal receiver. This is due to noise that causes a shift in the characteristics, and variations in characteristics of transistors used in the circuit of the signal receiver.
[0013]
If the amplitude of the signal received by the signal receiver is reduced as described above, the amplitude becomes lower than the minimum amplitude that can be detected by the signal receiver, and the digital logic level cannot be normally detected. Further, when there are a plurality of reflected waves on the transmission line, the signal received by the signal receiver is also a superposition of a plurality of waves, and it becomes more difficult to detect the level of the digital logic. Although the above-described example shows a so-called binary digital value as an example, even if this is a transfer of a signal having a number of levels larger than binary such as ternary or quaternary, a signal waveform Needless to say, if the problem arises that the signal is distorted due to reflection, the logic level is erroneously detected due to the decrease in the amplitude as described above.
[0014]
In order to solve such a problem caused by signal reflection, it is sufficient to prevent signal reflection at the signal transmitter and the signal receiver. To this end, if the terminal impedance at the signal transmitter and the signal receiver is made to match the characteristic impedance of the transmission line, signal reflection in the signal transmission system can be suppressed.
[0015]
However, there is a problem that such reflection can be suppressed only when the characteristic impedance of the transmission path is uniform. Even if the terminal impedance of the signal transmitter and the signal receiver matches the characteristic impedance of the transmission line, if there is a location where the impedance mismatch exists in the transmission line, reflection occurs at that point.
[0016]
FIG. 2B shows a case where a transmission line having non-uniform characteristic impedance is arranged between a signal transmitter and a signal receiver, and a signal is transferred on this transmission line. At a point 213 where the transmission path 212 of the impedance Z1 on the signal transmitter side and the transmission path 214 of the impedance Z2 on the signal receiver side cause an impedance mismatch, an amplitude ratio given by (Z2−Z1) / (Z2 + Z1). R12 reflection occurs. That is, if the transmission line has a non-uniform characteristic impedance structure, the impedance is matched between the signal transmission device or the signal reception device and the transmission line as in the prior art described above, so that the impedances match. Even if so, signal reflection cannot be suppressed.
[0017]
Here, a transmission line having a non-uniform characteristic impedance structure refers to a transmission line whose characteristic impedance is not substantially uniform and changes along a path in the transmission line. An example of a transmission line having such a non-uniform characteristic impedance structure is a transmission line formed by connecting wirings of different layers on a printed circuit board having a plurality of wiring layers. The characteristic impedance of the wiring on the printed circuit board varies depending on whether the wiring has the same width or is a so-called strip-type transmission path or a microstrip-type transmission path. For example, in a wiring on a printed circuit board, the uppermost layer is usually a microstrip transmission line, and the inner layer is a strip transmission line. Also, even if the transmission line of the same type has a different thickness of the insulating layer between adjacent wirings (for example, a case where a plurality of inner layer wirings exist and the thickness of the insulating layer is different), Again, the characteristic impedance is different.
[0018]
Further, as another example of the transmission line having non-uniform characteristic impedance, as shown in FIG. 3A, even in the case of wiring of the same layer on the printed circuit board 300, there is a situation where the wiring is laid. There is a case where the transmission path changes. This corresponds to a case where a part 304 where the ground plane or the power supply plane 302 is adjacently arranged and a part 303 and 305 where the ground plane and the power supply plane 302 are not arranged are present over a certain length in the middle of the signal wiring 301. This is because the characteristic impedance when the power supply plane and the ground plane are disposed adjacent to each other is different from the characteristic impedance when the power supply plane and the ground plane are not disposed adjacent to each other. As shown in FIG. 3B, the characteristic impedance of the wiring is similarly obtained when the semiconductor, discrete components, and various components constituting the system occupy the space above and near the wiring on the printed circuit board 300. Will cause change. For example, when the semiconductor component 307 is disposed on the upper surface of the signal wiring 306 for a certain length in the middle of the wiring, the characteristic impedance of the wiring portions 308 and 310 where the component is not disposed becomes the characteristic impedance of the component. It is different from the characteristic impedance of the wiring portion 309 that is not provided. The characteristic impedance changes similarly not only when the components are arranged on the upper surface but also when the components are arranged adjacently.
[0019]
Still another example of a transmission line having a non-uniform characteristic impedance structure is a case where a plurality of different printed boards (a first printed board and a second printed board) are connected to each other by a connector. Such a plurality of printed circuit boards connected by a connector corresponds to a case where a so-called daughter board that provides an additional function is connected to a motherboard that realizes a function inherent in the system. In general, wirings on printed boards manufactured with different specifications have different characteristic impedances due to different materials and manufacturing conditions.
[0020]
Still another example of a transmission line having a non-uniform characteristic impedance structure is a case where a wiring and a wiring cable on a printed circuit board are connected to each other with a connector. In general, the printed circuit board and the wiring cable often have different materials, structures, and the like. In this case, the characteristic impedances of the printed circuit boards and the wiring cables are different from each other.
[0021]
Still another example of a transmission line having a non-uniform characteristic impedance structure is a case where two different wiring cables (a first wiring cable and a second wiring cable) are connected to each other by a connector. If the two distribution cables are manufactured based on different specifications, the first distribution cable and the second distribution cable may have different characteristic impedances. Further, even if the wiring cables have the same specifications, if the transmission path portion in the connector occupies a certain distance, the impedance of that portion differs from the characteristic impedance of the wiring cable.
[0022]
Some examples of the transmission line having the non-uniform characteristic impedance structure have been described above. Note that the transmission path described so far may be a transmission path of a single path or a transmission path of two (pair) paths for transmitting two reverse layer signals. .
[0023]
Now, in a situation where reflection is caused by a transmission path having a non-uniform characteristic impedance structure and signal waveform distortion is present, signal transmission is performed using a signal transmitter or signal receiver realized by an integrated circuit manufactured in advance. Think about doing. In this case, it is particularly difficult to perform signal transmission correctly. Because the characteristic impedance structure of a transmission line in a system is different for each device in which it is used, a pre-manufactured integrated circuit is an optimal circuit in a fixed environment in which it is used. This is because they cannot do it. Therefore, in a system having a transmission line having a non-uniform characteristic impedance as described above, it is difficult to perform high-speed signal transmission with high reliability using an integrated circuit that has been manufactured in advance.
[0024]
SUMMARY OF THE INVENTION As described above, an object of the present invention is to provide a signal transmission system capable of correctly transmitting a signal in a transmission line having a non-uniform characteristic impedance structure even if signal reflection caused by impedance mismatch exists, and an integrated circuit used therefor. It is to provide a circuit.
[0025]
Another object of the present invention is to provide a signal transmission system capable of correctly transmitting signals at high speed even if the characteristic impedance structure in the signal transmission path changes for each individual device, and an integrated circuit used for the signal transmission system.
[0026]
Still another object of the present invention is to provide a signal transmission method having a non-uniform characteristic impedance structure and capable of correctly transmitting a signal with a small-scale or low-power circuit even if signal reflection caused by impedance mismatch exists. An object of the present invention is to provide a transmission system and an integrated circuit used for the transmission system.
[0027]
Still another object of the present invention is to provide a signal transmission system for easily obtaining impedance structure information of a transmission line having the above-mentioned non-uniform characteristic impedance structure, and an integrated circuit used therefor. .
[0028]
[Means for Solving the Problems]
The outline of a representative one of the disclosed inventions is briefly described as follows. That is, the signal transmission system according to the present invention includes a first integrated circuit having a function of transmitting a signal and a unit for observing a magnitude and an arrival time of a reflected wave at which the signal transmitted by the signal returns to the first integrated circuit; A second integrated circuit having a receiving function, a transmission line having a non-uniform characteristic impedance structure connecting between the first and second integrated circuits, and a signal waveform using an observation result of the reflected wave. Correction means for performing correction.
[0029]
With such a configuration, it is possible to correct waveform distortion and disturbance generated in the signal transmission path, and perform high-speed signal transmission.
[0030]
Further, the integrated circuit according to the present invention is an integrated circuit having a function of transmitting a signal, the magnitude of a reflected wave in which a spare signal previously transmitted to a transmission line having a non-uniform characteristic impedance structure returns to itself. It is characterized by having a means for observing the arrival time, and preferably further comprises a correction means for correcting the originally transmitted signal waveform using the observed magnitude of the reflected wave and the arrival time. It is.
[0031]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of a signal transmission system and an integrated circuit used for the same according to the present invention will be described in detail with reference to the accompanying drawings.
[0032]
<First embodiment>
FIGS. 1A and 1B are diagrams showing a basic configuration of a signal transmission system according to the present invention. In FIG. 1A, reference numerals 101 and 102 denote a first integrated circuit for transmitting a signal and a second integrated circuit for receiving a signal, respectively. The parts are connected via a signal transmission line 103 having a non-uniform impedance structure. The first integrated circuit 101 includes a signal transmitter TX and a level monitor LV that detects a return time of a reflected wave of the transmitted signal and a level of the reflected wave.
[0033]
On the other hand, the second integrated circuit 102 includes a signal receiver RX and a receiver-side signal corrector RX_COR that corrects a received signal waveform using a detection result of the level monitor LV received from the first integrated circuit 101. .
[0034]
The configuration of the signal transmission system shown in FIG. 1B is different from the configuration shown in FIG. 1A in that the first integrated circuit 101 uses a detection result in addition to the signal transmitter TX and the level monitor LV to transmit a signal. The difference is that the second integrated circuit 102 has no receiver-side signal corrector RX_COR in that it has a transmitter-side signal corrector TX_COR that performs waveform correction.
[0035]
The reason why the signal waveform can be corrected by the configuration of FIG. 1A or FIG. 1B will be described below with reference to FIGS. 4A and 4B. In this case, as shown in FIG. 4A, the transmission line is composed of three transmission lines 401, 402, and 403 having characteristic impedance portions of Z41, Z42, and Z43, respectively, and two impedance mismatching points 404, 405 are provided. A non-uniform impedance structure will be described as an example.
[0036]
FIG. 4B is a diagram showing a state in which a signal travels in the transmission path from the transmitter TX to the receiver RX. The vertical axis indicates time, and the horizontal direction indicates the length of the transmission path. Show. In the figure, it is assumed that the signal 411 is first injected from the signal transmitter TX to the first transmission path 401 with an amplitude of 1.0. The characteristic impedance Z41 of the first transmission path 401 is 57Ω, the characteristic impedance Z42 of the second transmission path 402 is 33Ω, and the characteristic impedance Z43 of the transmission path 403 is 57Ω.
[0037]
At this time, in order to consider at what time and to what extent the reflection occurs, the following calculation can be performed using FIG. 4B. The first reflection occurs at the mismatch point 404 in FIG. The magnitude of the reflected wave 412 is determined by the difference in the magnitude of the characteristic impedance, R12 = (Z42−Z41) / (Z42 + Z41), where Z1 and Z2 in the relational expression (2) described in FIG. It is calculated using the substituted equation (2) ′, and in the above example, reflection occurs at an amplitude of −0.27 (a negative sign means that the phase is reversed).
[0038]
The time required to reach the mismatch point 404 from the signal transmitter TX is determined by the propagation speed of the wave in the transmission path and the distance between the two points. This time is the same as the time until the wave returns from the mismatch point 404 to the signal transmitter. Therefore, the time from when the signal transmitter TX transmits a signal to when the reflected wave returns to the signal transmitter is twice as long as the distance from the signal transmitter to the first mismatch point 404. The value is divided by the propagation speed of the medium wave. For example, in FIG. 4A, it is assumed that the distances of three transmission paths 401, 402, and 403 are L1, L2, and L3, respectively. At this time, it is assumed that the propagation speeds v1, v2, and v3 of the waves are v1 = 18.6 cm / ns, v2 = 14.6 cm / ns, and v3 = 18.6 cm / ns. In this case, the time from when the signal transmitter transmits a signal to when the reflected wave returns to the signal transmitter is a value obtained by dividing twice the distance L1 of the first transmission path 401 by the propagation velocity v1 (here, the propagation speed v1). , 2 ns).
[0039]
When the reflected wave (hereinafter, referred to as a first reflected wave to the signal transmitter) returns, the signal level is -0.27 of the reflected wave superimposed on the amplitude 1.0 of the transmitted signal. It can be seen that the amplitude changes to the level of 0.73 (the value shown in parentheses in the figure indicates the amplitude after superimposition).
[0040]
As described above, by observing the time from when the signal transmitter TX transmits the signal to when the first reflected wave returns and the level thereof, the distance L1 from the signal transmitter TX to the first mismatch point 404, and It can be seen that the degree of impedance mismatch there can be calculated back. That is, a specific method of the back calculation is as follows.
[0041]
First, regarding the degree of impedance mismatch, by observing the amplitude voltage V0 immediately after signal transmission, the relational expression (1) described in FIG. 2A given by V0 = Z1 · Vin / (Z0 + Z1) is obtained. The impedance Z41 of the first transmission path 401 is calculated using Expression (1) ′ in which Z1 is replaced with Z41 and Z2 is replaced with Z42, and further using a known oscillator voltage Vin and impedance Z0.
[0042]
Next, the amplitude ratio R12 in the relational expression (2) is obtained from the amplitude change when the first reflected wave returns, and the impedance Z42 of the second transmission path 402 is calculated using the impedance Z41 obtained above. You. Further, considering the above description, the distance L1 from the signal transmitter TX to the first mismatch point 404 is set to half of the time required for the reflected wave to return to the first transmission path 401 in the first transmission path 401. It is a value obtained by multiplying the wave propagation speed v1.
[0043]
As described above, the first wave transmitted to the first transmission path 401 from the signal transmitter is reflected at the mismatch point 404, but the traveling wave 413 to the second transmission path 402 has an amplitude The reflected wave at the mismatch point 404 is superimposed on the wave of 1.0 (the reflected wave of −0.27 is superimposed on the amplitude of 1.0 of the traveling wave, and the amplitude of 0.73 Proceed along the second transmission path 402).
[0044]
The traveling wave in the second transmission path 402 is further reflected at the impedance mismatch point 405. The magnitude of the reflected wave 414 is calculated in the same manner as described above, and has an amplitude of 0.197. When this reflected wave reaches the mismatching point 404, it is further reflected. The magnitude of the reflected wave 415 at this time can also be calculated by the previous procedure using the relational expression (2) in FIG. The wave retreating toward the transmission path 401 is such that the reflected wave 414 at the mismatching point 405 is superimposed on the reflected wave 414 at the mismatching point 405 (the amplitude of the superimposed traveling wave is 0. 1). 25), it returns to the signal transmitter (hereinafter, referred to as a second reflected wave to the signal transmitter).
[0045]
The time at which the second reflected wave to the signal transmitter TX returns to the signal transmitter is later than the time at which the first reflected wave returns to the signal transmitter by the propagation time of the reciprocating distance of the second transmission path 402. It is time. At that time, the amplitude is changed to 0.98 by superimposing the second reflected wave of 0.25 on the previous amplitude of 0.73. As described above, by observing the time from when the signal transmitter sends out the signal to when the second reflected wave returns and its level, the distance L2 from the first mismatch point 404 to the second mismatch point 405 is obtained. And the degree of impedance mismatch there can be calculated back.
[0046]
Hereinafter, by observing the time and level of the reflected wave thereafter by the same procedure, it is possible to perform the back calculation also for the third and subsequent impedance mismatch points.
[0047]
According to the above procedure, when the transmission path has a non-uniform impedance structure, it is possible to know the position of the mismatch point and the degree of the mismatch there.
[0048]
Next, attention is paid to how this affects a signal wave transmitted to the signal receiver.
[0049]
For example, as shown in FIG. 4B, after the wave 417 of the first signal arrives at the signal receiver RX, the wave 419 (hereinafter, referred to as a first reflected wave to the signal receiver) is next transmitted. It can be seen that the time to reach is the round-trip time of the second transmission path 402 in FIG. If there is information on the non-uniform impedance structure as described above, it is possible to know the magnitude of this time.
[0050]
Further, the magnitude of the amplitude of the first reflected wave 419 to the signal receiver is calculated by superimposing the amplitude of the reflected wave 418 on the second traveling wave 415 to the second transmission path 402. It can be seen that the result is 0.927. Hereinafter, by following the same procedure, it is possible to know the arrival time and amplitude of the reflected waves after the second reflected wave 420 to the signal receiver.
[0051]
As has been seen above, in the present embodiment, one signal transmitted from the signal transmitter TX reaches the signal receiver RX as a plurality of waves separated by time. In addition to the signal, the first and subsequent reflected waves of the previously transmitted wave are superimposed, and the signal waveform is distorted. 1 (a) and 1 (b), the signal transmitter TX has means for detecting the time when the reflected wave from the transmission line 103 returns to the signal transmitter TX and its level, that is, a level monitor LV. In this case, the distortion of the signal waveform is examined. It should be noted that a series of procedures for examining such signal waveform distortion may be performed prior to transmission of the original signal, and need not be performed during transmission of the original signal. It does not mean lowering the transmission rate.
[0052]
Furthermore, in the present embodiment, in order to correct such distortion due to reflection, the first integrated circuit 101 or the second integrated circuit 102 corrects the signal waveform, that is, the transmitter-side signal corrector TX_COR. Or it has a receiver-side signal corrector RX_COR. By providing such a correction circuit in the first or second integrated circuit, in a system in which a pre-manufactured integrated circuit actually performs signal transmission, the characteristic impedance structure of the transmission path varies variously for each device. Even so, the signal can be corrected without redesigning or manufacturing the integrated circuit.
[0053]
<Embodiment 2>
FIG. 5 is a diagram showing another basic configuration of the signal transmission system of the present invention. This embodiment is an example in which a signal waveform correction circuit is arranged in a signal receiver in order to correct signal waveform distortion caused by reflection in a transmission path having a non-uniform characteristic impedance structure.
[0054]
In FIG. 5, reference numerals 501 and 502 denote a first integrated circuit for transmitting a signal and a second integrated circuit for receiving a signal, respectively. The first integrated circuit 501 and the second integrated circuit 502 They are connected via a signal transmission path 503 having a non-uniform impedance structure.
[0055]
The first integrated circuit 501 calculates the signal transmitter TX, the level monitor LV for detecting the return time of the reflected wave of the transmitted signal and the level of the reflected wave, and calculates the level and delay time of the reflected wave at the signal receiver RX. And an information transmitter INF_TX for transmitting information on the level and delay time (or arrival time) of the reflected wave at the signal receiver RX.
[0056]
On the other hand, the second integrated circuit 502 includes a signal receiver RX and an arrival level and a delay time (or arrival time) of a reflected wave at the receiver RX transmitted from the information transmitter INF_TX of the first integrated circuit 501. And a signal subtractor SUB_RX for subtracting the reflected wave before the delay time from the signal wave received after the delay time in the signal receiver RX.
[0057]
The reason why the signal waveform can be corrected by such a configuration will be described as follows.
The first integrated circuit 501 has means for observing the magnitude and arrival time of the reflected wave of the signal transmitted by the first integrated circuit 501, that is, the level monitor LV, so that information on the non-uniform characteristic impedance structure can be obtained. This is the same as in the first embodiment. Further, in the present embodiment, the means for calculating the magnitude and delay time (or arrival time) of the reflected wave reaching the second integrated circuit 502 based on the information on the non-uniform characteristic impedance structure, that is, the computer CALC Since it is provided inside one integrated circuit, it is possible to calculate information on the delay time (or arrival time) and the magnitude of the reflected wave (419 or 420 in FIG. 4) to the signal receiver RX. The information on the reflected wave to the signal receiver obtained in this way is transmitted from the first integrated circuit 501 to the second integrated circuit 502 by means of transmitting the information, that is, the information transmitter INF_TX and the information receiver INF_RX. Is communicated.
[0058]
In the second integrated circuit, after information about the delay time (or arrival time) and the magnitude of the reflected wave to the signal receiver RX is obtained, the reflected wave before the delay time (or before the arrival time) from the received signal is obtained. Can be corrected using the means for subtracting the signal, that is, the signal subtractor SUB_RX. This is because the signal receiver RX superimposes the reflected wave of the previous signal on the original signal and distorts the waveform, based on the information transmitted from the first integrated circuit. Is subtracted, the original signal can be restored.
[0059]
<Embodiment 3>
FIG. 6 is a diagram showing another basic configuration of the signal transmission system of the present invention. This embodiment is an example in which the signal waveform correction circuit is arranged on the signal receiver side in order to correct signal waveform distortion due to reflection in a transmission path having a non-uniform characteristic impedance structure. This is an example of a configuration in which information on the arrival time and magnitude of the reflected wave to the device can be transferred without increasing the number of wires other than the transmission path for performing the original signal transmission.
[0060]
In FIG. 6, reference numerals 601 and 602 denote a first integrated circuit for transmitting a signal and a second integrated circuit for receiving a signal, respectively. The first integrated circuit 601 and the second integrated circuit 602 each have a They are connected via a signal transmission line 603 having a non-uniform impedance structure.
[0061]
The first integrated circuit 601 calculates the signal transmitter TX, the level monitor LV for detecting the return time of the reflected wave of the transmitted signal and the level of the reflected wave, and calculates the level and delay time of the reflected wave at the signal receiver RX. And an information transmitter INF_TX (L) for transmitting information on the level and delay time of the reflected wave at the signal receiver RX at a low frequency.
[0062]
On the other hand, the second integrated circuit 602 includes a signal receiver RX and an arrival level and delay time (or a delay time) of a reflected wave at the receiver RX transmitted at a low frequency from the information transmitter INF_TX of the first integrated circuit 601. , The information receiver INF_RX (L) that receives the information of the arrival time, and the signal subtractor SUB_RX that subtracts the reflected wave before the delay time from the signal wave received after the delay time in the signal receiver RX.
[0063]
The reason why the signal waveform can be corrected by such a configuration is the same as in the above-described second embodiment. In the present embodiment, the means for transmitting information related to the reflected wave to the signal receiver RX, that is, the information transmitter INF_TX (L) and the information receiver INF_RX (L) use a frequency lower than the frequency at which the original signal is transmitted. The point of transmission is different from the second embodiment.
[0064]
In general, the transfer of information regarding a reflected wave to a signal receiver performed between the first integrated circuit and the second integrated circuit may be a connection using a different line from a transmission line used for general signal transmission. Absent. However, when another wiring is used, there arises a problem that a separate wiring area on a printed circuit board is required or another cable line is required. Further, there is a problem that a driving circuit for wiring is required separately from a driving circuit for general signal transmission, and it is necessary to draw out pins for the wiring from the package.
[0065]
Therefore, in the present embodiment, by using the same transmission path as that used in the transmission of the original signal to transfer information about the reflected wave to the signal receiver RX, wiring and a driving circuit which are separately required are omitted. It becomes possible. If the driving circuit is omitted, the area of the integrated circuit is reduced, the cost is reduced, and the power is also reduced. Since there is no need to extract another signal from the integrated circuit, the number of pins of the package is advantageously reduced.
[0066]
However, the problem here is that if the information is transferred at the same frequency as the frequency used for the original signal transmission, its reliability will be reduced. That is, if the same transmission path as that used for the original signal transmission is used, the signal waveform distortion due to the reflection as described above occurs due to the non-uniform characteristic impedance structure.
[0067]
Therefore, in this embodiment, in order to avoid the problem of reliability, information about the reflected wave is transmitted to the signal receiver RX at a frequency lower than the transmission frequency of the original signal. The frequency at this time is set to a frequency such that the period is longer than the time until the attenuation so that the reflected wave to the signal receiver does not affect the signal quality. For example, referring to FIG. 4B, the effect of the first reflected wave 419 and the second reflected wave 420 on the signal receiver RX (in FIG. 4, the effects are the first and second reflected waves In order to remove 0.067 and 0.0048 when the transmission signal is set to 1.0 for each of the signals, the signal before that is larger than 2 ns (3.75 ns-1.75 ns = 2 ns). If the signal is transmitted just before the time, the signal is not superimposed on the first signal wave received at a certain time, so that highly reliable transmission can be performed.
[0068]
That is, to make the previous signal transmitted earlier than the time longer than 2 ns can be achieved when the transmission cycle of the individual signal (that is, the signal of one bit in the case of binary digital transmission) is longer than 2 ns. This corresponds to setting the frequency as follows. Once the transfer of the information regarding the reflected wave to the signal receiver is completed, since the reliability is improved by performing the correction thereafter, the original signal transmission can be performed at a higher frequency.
[0069]
Although an example in which the influence of the second reflected wave is removed has been described above, it can be generally dealt with by removing the influence of the Nth (N is a natural number of 1 or more) reflected wave. At this time, it is not necessary to uniquely determine the Nth, and the analysis result of the reflected wave performed by the signal transmitter prior to the original signal transmission determines how many (up to N) reflected waves are to be influenced by. After the determination, the frequency can be determined. For example, in the above example, the effect of the second reflected wave is 0.0048. However, if it is determined that there is no problem in the reliability of signal transmission, the influence of the first reflected wave is removed. The frequency may be set, which means that a higher frequency may be used than when removing the influence of the first and second reflected waves. Conversely, when the effect of the third reflected wave is large, the period, which is the interval between signals, is set to a lower frequency in order to prevent the effects of the first, second, and third reflected waves from occurring. It is appropriate to set and transfer information about the reflected wave to the signal receiver.
[0070]
<Embodiment 4>
FIG. 7 is a diagram showing another basic configuration of the signal transmission system of the present invention. The present embodiment is a configuration example in which a signal waveform correction circuit is arranged in a signal transmitter in order to correct a signal waveform distortion caused by reflection in a transmission line having a non-uniform characteristic impedance structure.
[0071]
In FIG. 7, reference numerals 701 and 702 denote a first integrated circuit for transmitting a signal and a second integrated circuit for receiving a signal, respectively. The first integrated circuit 701 and the second integrated circuit 702 have a They are connected via a signal transmission path 703 having a non-uniform impedance structure.
[0072]
The first integrated circuit 701 calculates the signal transmitter TX, the level monitor LV for detecting the return time of the reflected wave of the transmitted signal and the level of the reflected wave, and calculates the level and delay time of the reflected wave at the signal receiver RX. And a signal subtractor SUB_TX for subtracting the signal of the reflection level after the delay time of the reflected wave at the signal receiver RX before sending the signal to the transmission line 703.
On the other hand, the second integrated circuit 702 has only the signal receiver RX but no correction circuit.
[0073]
The reason why the signal waveform can be corrected by such a configuration will be described as follows.
[0074]
The first integrated circuit 701 has means for observing the magnitude and arrival time of the reflected wave of the signal transmitted by the first integrated circuit 701, that is, the level monitor LV, so that information on the non-uniform characteristic impedance structure can be obtained. In addition, a means for calculating the magnitude and delay time of the reflected wave reaching the second integrated circuit 702 based on the information on the non-uniform characteristic impedance structure, that is, a calculator CALC is provided inside the first integrated circuit 701, With respect to the reflected wave to the signal receiver RX, it is possible to calculate information on the delay time and the magnitude. The above is the same as the first embodiment.
[0075]
Further, the present embodiment is different from the third embodiment in that when transmitting a signal from the signal transmitter TX, the signal waveform is corrected beforehand and transmitted before transmitting the original signal. Such a correction is based on the result of calculating the magnitude and the arrival time of the reflected wave reaching the second integrated circuit by the computer CALC of the first integrated circuit 701, and the signal receiver RX receives the first signal wave. And information on the magnitude of the delay time from receipt of each reflected wave to its reception. In other words, the signal transmitted before the delay time is subtracted from the signal transmitted at a certain time after being converted into the above-described magnitude, and then transmitted. By performing such a correction, when the signal subtracted by the delay time arrives at the signal receiver for the first time, this signal cancels the reflected wave of this signal, so that the signal waveform at the signal receiver is a desirable waveform. Is corrected to
[0076]
Here, the signal subtracted after being delayed by the delay time as described above has its own reflected wave, and may affect subsequent signals. However, the signal transmitted for the purpose of such correction has been converted from the original signal magnitude to a magnitude proportional to the magnitude of the reflected wave. It becomes. In general, the order of the reflected wave is assumed to be several percent to several tens of percent of the original signal size, so if this is on the order of the square (several percent to several tens of percent square), The size is small and usually not a problem.
[0077]
<Embodiment 5>
FIG. 8 shows an example in which two semiconductor chip components (hereinafter simply referred to as chips) 801 and 802 are connected to a four-layer printed circuit board. The first layer LY1, the second layer LY2, and the fourth layer LY4 are used as a signal wiring layer SIG, and the third layer LY3 is used as a ground layer GND. In the drawings, each layer is illustrated as being vertically separated for convenience of explanation. Further, when wiring between layers needs to be connected, so-called via connection is performed.
[0078]
Although the two semiconductor chips 801 and 802 are arranged on the first layer, another chip 803 exists between them. For this reason, both chips 801 are used by using the signal wiring layer of the first layer LY1. , 802 cannot be connected linearly. Therefore, the two chips are connected using a plurality of wiring layers, in this example, a first layer LY1 and a second layer LY2. Therefore, the transmission line used to connect the chips 801 and 802 is divided into a plurality of portions with respect to the characteristic impedance. The first portion 804 is disposed on the first layer LY1, the second portion 806 is disposed on the second layer LY2, and the third portion 805 is disposed on the first layer LY1. The respective layers are connected by via connections 807 and 808. The wiring of the first layer LY1 and the wiring of the second layer LY2 are all formed of the same width. The first layer LY1 has a wiring layer below, but does not have a wiring layer above. On the other hand, the second layer LY2 has a wiring layer both below and above. For this reason, although the wiring of the first layer LY1 and the wiring of the second layer LY2 have the same width, they have different transmission path systems and different characteristic impedances. Therefore, the transmission path connecting the first chip 801 and the second chip 802 is a transmission path having a non-uniform characteristic impedance structure.
[0079]
Now, if a signal is transmitted between two chips on such a printed circuit board, reflection occurs due to the non-uniform characteristic impedance structure, thereby distorting the waveform, so that the transmission frequency falls below a certain value. It will be restricted.
[0080]
On the other hand, as shown in FIG. 1A of the first embodiment, a level monitor LV for detecting a return time and a level of a reflected wave of a transmission signal is provided on a chip on a signal transmission side, and a signal correction is performed on a chip on a signal reception side. Or a level monitor LV for detecting the return time and level of the reflected wave of the transmission signal on the signal transmission side chip and using the detection result as shown in FIG. 1B. By providing the signal corrector TX_COR that corrects the transmission signal, the distortion of the signal waveform can be corrected even if the non-uniform characteristic impedance structure exists as described in the first embodiment. it can. Therefore, even in the connection between two semiconductor chips as shown in FIG. 8, it is possible to exchange signals at high speed.
[0081]
<Embodiment 6>
FIG. 9A shows a non-uniform characteristic using the signal transmission system having any one of the basic configurations of the present invention described in FIGS. 1A and 1B described in the above embodiments. This is an example in which a plurality of semiconductor chip components are connected by a transmission line having an impedance structure or a transmission line having a uniform characteristic impedance. In FIG. 9A, a line connecting the chips indicated by a dotted line indicates a transmission line having a non-uniform characteristic impedance structure such that reflection occurs on the way as described in the above embodiments, The solid line indicates a transmission line having a uniform characteristic impedance structure.
[0082]
In order to connect a plurality of semiconductor chips, the two chips are connected using the basic structure of the present invention shown in FIG. 1A or FIG. Network can be constructed. The network may have a tree shape or a ring shape. For example, a connection from the chip 901 to the chip 902 via the transmission path 903, a connection from the chip 901 to the chip 904 via the transmission paths 903 and 905, and a connection from the chip 901 to the transmission path 903, the chip 902 and the transmission path 907. The connection to the chip 906 is a tree-shaped network connection. The connection from the chip component 902 to the chip component 902 via the transmission path 907, the chip component 906, the transmission path 916, the chip component 915, and the transmission path 917 is as follows. It is a ring-shaped network connection.
[0083]
In addition, as transmission lines in a network connection composed of the chips 902, 906, and 915, transmission lines 903, 905, 907, 916, and 917 having non-uniform characteristic impedance structures and uniform characteristic impedance structures are provided. The transmission paths 909, 911, 913, and 914 may be mixed. In such a structure, the two chips forming the transmission line having the non-uniform characteristic impedance structure are connected as a signal transmission system for performing waveform correction using the signal transmission system of the present invention, and the uniform characteristic impedance structure is formed. Can be connected as a signal transmission system that does not use the present invention.
[0084]
Further, in the signal transmitter according to the present invention, the circuit scale can be larger than that of the signal transmission system in the transmission line having the uniform characteristic impedance structure. It is not necessary that the vessel use the present invention. Like the chip component 902 in the figure, the signal transmitter and the signal receiver according to the present invention and the signal transmitter used in the case of a transmission line having a uniform characteristic impedance structure can be mixed in one semiconductor chip. It is. When the signal receiver of the present invention is arranged in one integrated circuit, it is possible to coexist as described above.
[0085]
Further, as shown in FIG. 9B, when two chips 921 and 922 are connected by a transmission line 923 having a non-uniform characteristic impedance structure, bidirectional signal transmission may be performed. . That is, signal transmission from the chip 921 to the chip 922 and signal transmission from the chip 922 to the chip 921. In such a case, if the two chips are connected by the wiring 923 of one path, the signals collide with each other when signal transmission is performed at the same time. What is necessary is just to transmit.
[0086]
Further, as shown in FIG. 9C, if two chips 931 and 932 are connected by wirings 933 and 934 having a two-path non-uniform characteristic impedance structure, signal transmission can be performed simultaneously. It is.
Further, as shown in FIG. 9D, when two paths (943, 944) are connected between the two chips 941, 942, only one of the paths 943 has a non-uniform characteristic impedance structure. In this case, one path 943 may be connected as a signal transmission system having a basic configuration of the present invention, and another path 944 may be used as a transmission path having a uniform characteristic impedance structure. It is possible to connect as a transmission system.
[0087]
<Embodiment 7>
FIG. 10 is a diagram illustrating a more specific configuration example of the signal transmission system having the basic configuration of FIG. 5 described in the second embodiment.
[0088]
The integrated circuit 1001 on the signal sending side has therein a timer TM for measuring the time since sending the signal and a level monitor LV for monitoring the level of the reflected wave returned to itself. The timer TM can be realized as a counter using a clock having a certain period, and the level monitor LV is a parallel type comparator for comparing the level with a previously generated potential or a sequential type for comparing the level with a level generated each time. It can be realized by the comparator. The information about the magnitude and delay time of the reflected wave at the integrated circuit 1002 on the signal receiving side is based on the fact that the signal transmitting circuit TX in the integrated circuit 1001 transmits a unit pulse via the drive circuit DRV and returns the reflected wave which returns to itself. Calculated by the computer CALC using the timer TM and the level monitor LV, and information on the magnitude and delay time of the reflected wave obtained by the calculation is stored in the memory MEM.
[0089]
Thereafter, the information stored in the memory MEM is transmitted to the integrated circuit 1002 by the information transmitter INF_TX via a transmission line 1006 prepared separately from the transmission line 1003 for signals. In the integrated circuit 1002 on the signal receiving side, the correction information signal is received by the information receiver INF_RX and stored in the memory MEM_RX. The subtraction circuit SUB_RX performs waveform correction by subtracting the reflected wave before the delay time from the signal received via the transmission path 1003 based on the correction information signal stored in the memory MEM_RX. Thus, the restored signal waveform is transmitted to the internal circuit.
[0090]
As described above, in the integrated circuit 1002, the place where the reflected wave of the previous signal is superimposed on the original signal and the waveform is distorted is related to the delay time and the magnitude of the reflected wave transmitted from the integrated circuit 1001. The original signal can be restored by subtracting these reflected waves based on the information. The transmission paths 1003 and 1006 may have a non-uniform characteristic impedance structure or may have a uniform characteristic impedance structure.
[0091]
<Embodiment 8>
FIG. 11 is a diagram illustrating a more specific configuration example of the signal transmission system having the basic configuration of FIG. 6 described in the third embodiment.
[0092]
Similar to the integrated circuit 1001 in FIG. 10, the integrated circuit 1101 on the signal transmission side measures a timer TM for measuring a time after transmitting a signal therein, and a level monitor for monitoring the level of a reflected wave returned to itself. LV, a computer CALC for calculating information on the magnitude and delay time of the reflected wave using the timer TM and the level monitor LV, and a memory MEM for storing this information. The integrated circuit 1001 of FIG. 10 is different from the integrated switch 1001 in that there is no information transmitter INF_TX, but a selection switch for selecting whether a signal to the drive circuit DRV is a signal from the signal transmitter TX or a signal from the memory MEM. 1109 is provided.
[0093]
The integrated circuit 1102 on the signal receiving side includes a signal receiver RX, a subtraction circuit SUB_RX, and a memory MEM_RX for storing the correction information signal received from the integrated circuit 1101, as in the integrated circuit 1002 in FIG. However, instead of having the information receiver INF_RX, there is provided a selection switch 1112 for inputting the received signal to the subtraction circuit SUB_RX and inputting the correction information signal to the memory MEM_RX. This is different from the circuit 1002.
[0094]
Here, the subtraction circuit SUB_RX performs a waveform correction by subtracting the reflected wave before the delay time from the signal transmitted from the signal transmission air TX of the integrated circuit 1101 based on the correction information signal stored in MEM_RX.
[0095]
In the present embodiment, similarly to the third embodiment, when transmitting the information on the arrival time and magnitude of the reflected wave to the integrated circuit 1102 on the signal receiving side prior to the original signal transmission (hereinafter, referred to as preliminary information). For the information transmission, a transmission line 1103 having an uneven characteristic impedance structure used for original signal transmission is used. Such a structure does not require separate wiring for information transmission, so there is no need to increase the number of pins drawn from the integrated circuit, and there is no need to separately route wiring on a printed circuit board or a cable. There are advantages.
[0096]
In the example of this embodiment, it is assumed that the integrated circuit 1101 on the signal sending side and the integrated circuit 1102 on the signal receiving side are connected by the transmission line 1103 having a non-uniform characteristic impedance structure as described in FIG. Assume that transmission of an original signal is to be performed at a frequency f1 of 1 GHz. At this time, the time period between signals (between bits) is 1 ns. On the other hand, as shown in FIG. 4, in the integrated circuit 1102 on the signal receiving side, the time from when the signal first comes to when the first reflected wave and the second reflected wave arrive (these are referred to as the first delay time, 2 delay times) are 1.0 ns and 2.0 ns, respectively.
[0097]
When transmitting the preliminary information from the integrated circuit 1101 on the signal sending side to the integrated circuit 1102 on the signal receiving side in advance, another information is transmitted before the first delay time and the second delay time after the signal wave arrives first. When the preliminary information signal arrives, the first reflected wave and the second reflected wave of the previous preliminary information signal affect each other, so that the waveform is distorted and it becomes difficult to transmit the information.
[0098]
On the other hand, when transmitting the preliminary information signal via the transmission line 1103 having a non-uniform characteristic impedance structure, the signal transmission system of the present embodiment has a frequency f2 lower than 1 GHz which is the transmission frequency f1 of the original signal. Do. As such a low frequency, for example, a frequency of 100 MHz can be set. At a frequency of 100 MHz, the time period between signals (between bits) is 10 ns. The first and second reflected waves for earlier transmitted signals arrive after a delay time of 1.0 ns and 2.0 ns, respectively, which has an effect on signals transmitted 10 ns later. , There is no waveform distortion.
[0099]
Here, it goes without saying that the transmission frequency f2 of the preliminary information signal, which is set to 100 MHz, may be changed according to the non-uniform characteristic impedance structure. If the magnitude of the reflected wave coming after the first reflected wave or the second reflected wave of the previously transmitted preliminary information signal is large enough to affect the subsequently transmitted preliminary information signal, It is desirable to use lower frequencies. Conversely, if the magnitude of the second reflected wave of the previously transmitted preliminary information signal is not large enough to affect the subsequently transmitted preliminary information signal, it is possible to use a higher frequency. Become. However, a relationship of f1> f2 is required between the original signal transmission frequency f1 and the transmission frequency f2 of the preliminary information signal.
[0100]
As described above, in the present embodiment, similarly to the third embodiment, it is possible to correct a signal waveform received with a small number of wires.
[0101]
<Embodiment 9>
FIG. 12 is a diagram illustrating a more specific configuration example of the signal transmission system having the basic configuration of FIG. 7 described in the fourth embodiment.
[0102]
The signal transmitting side integrated circuit 1201 includes therein a signal transmitter TX, a delay element D, a level adjusting circuit LA, a mixer MX, a switch 1206, a driving circuit DRV, a test signal generating circuit TSGEN, a timer TM, a level monitor LV, It has a timer memory TM_REG, a level memory LV_REG, a computer CALC, a reflection level memory R_LMEM, and a reflection delay memory R_DMEM. The integrated circuit 1202 on the signal receiving side has a signal receiver RX. The integrated circuit 1201 and the integrated circuit 1202 are connected by a transmission line 1203 having a non-uniform characteristic impedance structure.
[0103]
First, the signal transmitter TX sets a switch 1206 for selecting a signal to the drive circuit DRV on the transmission side, and transmits the test signal ts from the test signal generation circuit TSGEN to the transmission line 1203 by the drive circuit DRV.
[0104]
After that, the magnitude of the reflected wave from the transmission line 1203 having the non-uniform characteristic impedance structure and the time until the return is detected (that is, observed). For such observation, the integrated circuit 1201 uses the level monitor LV and the timer TM to measure the level and time of the reflected wave after transmitting the test signal ts. The obtained information on the level of the reflected wave and the delay time is temporarily stored in the timer memory TM_REG and the level memory LV_REG. Note that this memory may be configured using a register. The values stored in these memories are used in the computer CALC to calculate the magnitude and arrival time of the reflected wave at the signal receiver RX (or the delay time of the reflected wave from the first arrival time of the signal). The magnitude of the reflected wave and the arrival time at the signal receiver RX, which are the calculation results, are stored in the reflection level memory R_LMEM and the reflection delay memory R_DMEM, respectively. Note that these memories may also be configured using registers.
[0105]
Next, the switch 1206 for selecting a signal to the drive circuit DRV is set on the transmitter TX side, and the transmission signal TXS of the transmitter TX is transmitted. At this time, instead of transmitting the signal as it is, the transmission signal TXS is delayed by the delay element D by the delay time obtained by the computer CALC stored in the reflection delay memory R_DMEM, and stored in the reflection level memory R_LMEM. The size is adjusted by the level adjuster LA in accordance with the signal level of the reflected wave, and after the phase is converted to the opposite phase, this is added to the transmission signal TXS in the mixer MX (ie, the level-adjusted signal is subtracted). As a result, the signal waveform is corrected and then transmitted to the transmission line 1203 via the drive circuit DRV.
[0106]
As described above, in the present embodiment, since the signal is transmitted after the component of the reflected wave is subtracted in advance, it is possible to reduce the influence of the reflected wave in the signal receiver RX of the integrated circuit 1202 as in the fourth embodiment. it can.
[0107]
<Embodiment 10>
FIG. 13 is a configuration diagram of an integrated circuit on the signal sending side showing another embodiment of the signal transmission system according to the present invention. The integrated circuit 1301 of this embodiment drives the transmission line 1302 by the drive circuit DRV. The integrated circuit 1301 transmits the test signal ts from the test signal generation circuit TSGEN before transmitting the original signal. I do. In the case of a system for transmitting and receiving a binary digital signal as the test signal ts, for example, the level changes from "0" to "1" at a certain time, and then the "1" state is maintained for a certain time. Can be used.
[0108]
The integrated circuit 1301 of this embodiment includes a clock circuit CL, a counter circuit CT, a level memory LVM, and a level fluctuation detection circuit LV_DET. After the test signal ts is transmitted to the transmission line 1302, the time when the reflected wave returns is determined. The size can be checked by these element circuit groups. Such a procedure is as follows.
[0109]
First, the measurement of the counter CT is started at the same time as the test signal generation circuit TSGEN sends out the test signal ts. The counter CT increases its value based on a clock signal CLK of a fixed cycle from the clock circuit CL, and can measure time. Note that the clock circuit CL may generate a clock signal inside the integrated circuit 1301, may simply receive a clock signal generated by an external crystal oscillation circuit or the like, and may distribute the clock signal. No problem.
[0110]
Immediately after the start of the measurement, the level memory LVM stores the potential of the output of the drive circuit DRV immediately after transmitting the signal. The level change detection circuit LV_DET compares the potential level held by the level memory L_MEM with the potential level of the output of the drive circuit DRV stored in the level memory LVM, and if a difference of a certain level or more occurs in the potential level, the counter CT , And the changed potential level of the output of the drive circuit DRV is held in the level memory L_MEM. The counter CT receives the notification from the level fluctuation detection circuit LV_DET, stores the value of the counter CT at that time in the count memory CT_MEM, and the level fluctuation detection circuit LV_DET stores the level after the change (or the differential level of the change) in the level memory. Store in L_MEM. Here, the count memory CT_MEM and the level memory L_MEM not only hold a single count value or level value, but may hold a plurality of count values or level values.
[0111]
Next, using the values held in the count memory CT_MEM and the level memory L_MEM, the computer CALC arrives at the signal receiver (not shown) connected to the opposite end of the transmission line 1302 so that the first wave of the signal arrives. Then, calculate how much the reflected wave is delayed and how large it reaches. Then, the result is stored in the reflection level memory R_LMEM and the reflection delay time memory R_DMEM.
[0112]
Next, the values stored in the reflection level memory R_LMEM and the reflection delay time memory R_DMEM are used at the time of the subsequent original signal transmission. At this time, the input to the drive circuit DRV is switched by the switch 1305 to the original transmission signal txs side. The transmission signal itself is input to a mixer (or a signal adder) MX. In addition, a variable delay element VD and a variable gain amplifier VGA, which are correction circuits so that the reflected wave component can be subtracted and corrected. , And also branches to a path input to the mixer MX in the opposite phase. Here, the values stored in the reflection level memory R_LMEM and the reflection delay time memory R_DMEM are used to set the variable gain of the variable gain amplifier VGA and the variable delay of the variable delay element VD, respectively. The number of such paths is shown one in the figure, but depends on how many reflected waves are to be considered. Therefore, the number of such paths may be single or plural.
[0113]
Also in the case of the present embodiment, since the signal transmission is performed after subtracting the reflected wave component from the original transmission signal in advance, the influence of the reflected wave generated on the transmission line having the non-uniform characteristic impedance structure on the signal receiver side. Can be reduced.
[0114]
<Embodiment 11>
FIG. 14 is a configuration diagram of an integrated circuit on the signal transmission side showing another embodiment of the signal transmission system according to the present invention.
[0115]
The integrated circuit 1401 of this embodiment drives the transmission line 1402 by the drive circuit DRV. The integrated circuit 1401 sends out the test signal ts from the test signal generation circuit TSGEN before sending out the original signal txs. At this time, the input selection switch 1405 to the drive circuit DRV is connected to the test signal generation circuit TSGEN, and the level and delay time of the reflected wave are determined by the counter CT, the level memory LVM, the level fluctuation detection circuit LV_DET, and the counter memory. The calculation is performed using the CT_MEM, the level memory L_MEM, and the computer CALC, and the respective calculation results are stored in the reflection level memory R_LMEM and the reflection delay memory R_DMEM, as in the tenth embodiment illustrated in FIG. The number of values stored in the counter memory CT_MEM, the level memory L_MEM, the reflection level memory R_LMEM, and the reflection delay time memory R_DMEM differs depending on the number of reflected waves to be considered. possible.
[0116]
The integrated circuit on the signal transmitting side of the present embodiment is different from the integrated circuit of the tenth embodiment in FIG. 13 on the assumption that the signal receiver performs the correction of the reflected wave signal. For this purpose, the integrated circuit 1401 transmits necessary information to the integrated circuit on the signal receiving side (the configuration is basically the same as that of FIG. 11 and is not shown), that is, information of the level and delay time of the reflected wave. It must be transmitted to the receiving integrated circuit.
[0117]
Such transmission is performed following the calculation and storage of the information on the level and delay time of the reflected wave. At this time, the input selection switch 1405 to the drive circuit DRV is connected to the output infs of the reflection information sending circuit INF_TX. For this transmission, in the present embodiment, a transmission path 1402 having a non-uniform characteristic impedance structure originally used for transmitting a signal is used. Therefore, it is not necessary to provide a separate transmission path for this transmission.
[0118]
However, when this is transmitted at the same frequency as the frequency at which the original signal is transmitted, highly reliable transmission cannot be performed due to the influence of the reflected wave. In the third and eighth embodiments of FIGS. As mentioned. In the present embodiment, a clock circuit CL1 for providing the transmission frequency f1 of the signal transmitter TX for transmitting the original signal txs, and an information transmission circuit for transmitting information on the level and delay time of the reflected wave to the integrated circuit on the signal receiving side It is characterized in that the frequency is different from that of the clock circuit CL2 that supplies the transmission frequency f2 of the output signal infs of INF_TX.
[0119]
In FIG. 14, the clock circuit CL1 and the clock circuit CL2 are shown as separate circuits. However, if the frequency of the clock circuit can be changed by setting, the frequency of the same circuit may be changed. It is possible.
[0120]
Here, the frequency f2 of the clock circuit CL2 is set to a lower frequency (f2 <f1) than the frequency f1 of the clock circuit CL1. In this way, a highly reliable signal exchange becomes possible before the integrated circuit on the signal receiving side can correct the signal. Once the integrated circuit on the signal receiving side completes the transfer of the information, the signal can be transmitted with high reliability, and the signal transmitter TX sends the input selection switch 1405 to the drive circuit DRV to transmit the original signal. High-speed signal transmission by connecting to the output signal txs of the device TX.
[0121]
<Embodiment 12>
FIG. 15 is a configuration diagram of an integrated circuit on the signal receiving side showing another embodiment of the signal transmission system according to the present invention.
[0122]
The integrated circuit on the signal receiving side of this embodiment has a configuration in which two sets of differential differential amplifiers are coupled. In other words, a portion having a function of receiving an original signal and amplifying the signal (a portion of the transistors n0p, n0m, n0i and the load LD0 in the figure, hereinafter referred to as a 0th differential amplifier), and a function of performing signal correction amplification. (Parts of the transistors n1p, n1m, n1i and the load LD1 in the figure, hereinafter referred to as a first differential amplifier).
[0123]
The differential input signals INP and INM are signals having a phase relationship opposite to each other, and the first differential amplifier determines the magnitude of the current by the control input Vc0 according to the magnitude of the potential level of the current source transistors n0i. Is distributed through transistors n0p and n0m to flow. As a result, a signal whose input is amplified is extracted to the two outputs OUTM and OUTP. The amplification factor at this time is determined mainly by the transconductance (so-called gm) of the transistors n0p and n0m and the load L0.
[0124]
This embodiment has a configuration in which a first differential amplifier for signal correction is added to the above-described zeroth differential amplifier. The magnitude i1 of the current source of the first differential amplifier is different from the magnitude i0 of the current source of the zeroth differential amplifier by the magnitude of the first reflected wave transmitted in advance from the integrated circuit (not shown) on the signal transmitting side. It is controlled to follow the size (ratio). Such control can be made variable by controlling the voltage of the control input Vc0 of the current source transistor n0i of the 0th differential amplifier and the voltage of the control input Vc1 of the current source transistor n1i of the first differential amplifier. .
[0125]
The reflected wave level information memory R_LMEM1 and the reflected wave delay information memory R_DMEM1 store the reflected wave level information and the reflected wave delay information received in advance from the integrated circuit on the signal sending side. The input to the first differential amplifier is input after the received signal is delayed by the delay elements D1 and D2 using the delay time of the reflected wave stored in the reflected wave delay information memory R_DMEM1. Then, in order to perform subtraction for signal correction, they are connected so as to have an antiphase relationship with the input to the 0th differential amplifier. That is, the input INM to the transistor n0m is connected to the input of the transistor n1p via the delay element D1, and the input INP to the transistor n0p is connected to the input of the transistor n1m via the delay element D2. The reflected wave level information stored in the reflected wave level memory R_LMEM1 is converted into a voltage by the reflection level voltage conversion circuit RV_CONV1, and then input as the control input Vc1 of the current source transistor n1i of the first differential amplifier. .
[0126]
Once the delay time and the amount of subtraction (the amount to be subtracted) of the delay elements D1 and D2 are determined inside the system, it is not necessary to change the amount for each signal transmission unit (one bit in binary digital). Therefore, the transmission rate of the signal is not significantly affected. However, if the environment (temperature, humidity, etc.) changes during use of the system, it is possible to reset the delay time of the delay element and the subtraction amount.
[0127]
<Embodiment 13>
FIG. 16 is a configuration diagram of an integrated circuit on the signal receiving side showing another embodiment of the signal transmission system according to the present invention.
[0128]
The integrated circuit on the signal receiving side according to the present embodiment includes a second differential amplifier including transistors n2p, n2m, n2i and a load LD2 in addition to the zeroth and first differential amplifiers shown in FIG. It is characterized by having an amplifier. Further, a delay memory R_DMEM2 for storing a delay from the first reflected wave to the second reflected wave, a second reflected level memory R_LMEM2 for storing the second reflected wave level, and a level stored in the second reflected wave level memory R_LMEM2. A reflection level voltage conversion circuit RV_CONV2 for converting information into a voltage signal is further provided.
[0129]
In the configuration shown in FIG. 15, the first reflected wave can be subtracted, but in the configuration shown in FIG. 16 of the present embodiment, another (second) reflected wave can be subtracted. It becomes possible.
[0130]
The second differential amplifier receives a voltage according to the magnitude of the second reflected wave previously received and stored in the second reflection level memory R_LMEM2 from the reflection level voltage conversion circuit RV_CONV as an input V2c of the transistor n2i. Then, the magnitude of the current source i2 is determined. The delay time is also determined by controlling the delay elements D3 and D4 so as to be the delay time of the second reflected wave received in advance and stored in the delay memory R_DMEM2. As a result, the signals output from the two outputs OUTM and OUTP by two delay times with respect to the received signal can be subtracted according to the ratio of the reflected waves.
[0131]
<Embodiment 14>
FIGS. 17A and 17B are configuration diagrams of a signal transmission side integrated circuit showing another embodiment of the signal transmission system according to the present invention.
[0132]
An integrated circuit 1701 in FIG. 17A is an example in which the voltage used by the transmission line drive circuit DRV is changed in the same configuration as the integrated circuit 1101 illustrated in FIG. First, the switch 1707 for switching the input of the drive circuit DRV is connected to the test signal generation circuit TSGEN, and observes a reflected wave from which the test signal ts sent to the transmission line 1703 returns to itself. At this time, the voltage source selection switch 1710 that determines the amplitude of the drive circuit is connected to the higher voltage source VDDH. At this time, since the voltage amplitude of the reflected wave is large, the voltage change at the return of the reflected wave can be a value sufficient for the level monitor LV to detect.
[0133]
Next, at the time of signal transmission at the time of original signal transmission, the input of the drive circuit DRV is connected to the signal transmitter TX side. At this time, the voltage source selection switch 1710 for determining the amplitude of the drive circuit DRV is connected to the original signal. It is connected to a voltage source VDD used for transmission and having a lower voltage than the voltage source VDDH. In general, in high-speed transmission, transmission with a small amplitude signal is often performed. However, with the above configuration, in the analysis of the non-uniform characteristic impedance structure, the level monitor LV detects a sufficient level fluctuation. In the above, in the original signal transmission, it is possible to perform signal transmission with a small amplitude.
[0134]
FIG. 17B has a configuration similar to that of FIG. 17A, but instead of switching the voltage source for determining the amplitude of the drive circuit, two drive circuits DRV1 having different voltage sources for determining the amplitude of the signal in advance are used. DRV2 is prepared, and which drive circuit is used is switched between when transmitting the original signal and when observing the reflected wave returning to itself. That is, first, the switch 1722 connected to the transmission line 1703 is connected to the drive circuit DRV2 having a large signal amplitude when the reflected wave returning to itself is observed. Here, in the drive circuit DRV2, the voltage source for determining the signal amplitude is connected to the high voltage source VDDH. Thereafter, after the observation is completed, when the original signal is transmitted, the driving circuit is switched to the driving circuit DRV1 having a small signal amplitude. Here, in the drive circuit DRV1, the voltage source for determining the signal amplitude is connected to the low voltage source VDD.
[0135]
【The invention's effect】
As is clear from the above-described embodiments, according to the present invention, when the transmission path has a non-uniform characteristic impedance structure, single or multiple reflections of a signal are corrected to enable high-speed signal transmission. . Further, an integrated circuit on the signal sending side and an integrated circuit on the signal receiving side are provided. As a result, waveform distortion is reduced, and signal transmission at a higher rate than before can be performed.
[Brief description of the drawings]
FIG. 1 is a diagram showing a basic configuration of a signal transmission system according to the present invention.
FIGS. 2A and 2B are configuration diagrams in a case where a signal is transferred between a signal transmitter and a signal receiver via a transmission line, where FIG. 2A shows a case where the characteristic impedance of the transmission line is uniform, and FIG. Are non-uniform.
FIG. 3 is a diagram showing another example of a transmission line having non-uniform characteristic impedance.
4A and 4B are diagrams for explaining the principle of correcting a signal waveform according to the present invention, wherein FIG. 4A is a diagram illustrating a transmission path having a non-uniform impedance structure, and FIG. The figure which shows a mode that it progresses from a side to a receiver side.
FIG. 5 is a diagram showing another basic configuration of the signal transmission system according to the present invention.
FIG. 6 is a diagram showing another basic configuration of the signal transmission system according to the present invention.
FIG. 7 is a diagram showing another basic configuration of the signal transmission system according to the present invention.
8 is a diagram showing a configuration example on a printed circuit board to which the signal transmission system according to the present invention shown in FIG. 1 is applied.
9 is a diagram showing a connection example of a transmission line on a printed circuit board to which the signal transmission system according to the present invention shown in FIG. 1 is applied.
FIG. 10 is a diagram showing a specific circuit configuration example of the signal transmission system according to the present invention shown in FIG. 5;
FIG. 11 is a diagram showing a specific circuit configuration example of the signal transmission system according to the present invention shown in FIG. 6;
FIG. 12 is a diagram showing a specific circuit configuration example of the signal transmission system according to the present invention shown in FIG. 7;
FIG. 13 is a diagram showing an example of a circuit configuration on the signal transmission side of the signal transmission system according to the present invention.
FIG. 14 is a diagram showing another circuit configuration example on the signal transmission side of the signal transmission system according to the present invention.
FIG. 15 is a diagram showing a circuit configuration example on the signal receiving side of the signal transmission system according to the present invention.
FIG. 16 is a diagram showing another circuit configuration example on the signal receiving side of the signal transmission system according to the present invention.
FIG. 17 is a diagram showing another example of the circuit configuration on the signal transmission side of the signal transmission system according to the present invention.
[Explanation of symbols]
101, 501, 601, 701 ... integrated circuit on the signal sending side (first integrated circuit), 102, 502, 602, 702 ... integrated circuit on the signal receiving side (second integrated circuit), 103, 503, 603 703: transmission line (non-uniform characteristic impedance), 300: printed circuit board, 401 to 403: 801 to 803: semiconductor chip parts, 804 to 806: wiring (transmission line), 807, 808: via connection, 1001, 1110, 1201 ... integrated circuit (signal sending side), 1002, 1102, 1202 ... integrated circuit (signal receiving side), 1003, 1103, 1203 ... transmission line, 1109, 1112, 1206 ... switch, 1301, 1401, 1701, 1721 ... integration Circuit (signal transmitting side), 1302, 1402, 1703 ... Transmission path, 1305, 1405, 1707, 17 2 switch, CALC computer, CL, CL1, CL2 clock circuit, CT counter, CT_MEM counter memory, D, D1, D2 delay element, DRV, DRV1, DRV2 drive circuit, f1, f2 transmission frequency , INF_TX, INF_TX (L): information transmission circuit, infs: information output signal, INF_RX, INF_RX (L): information reception circuit, LA: level adjustment circuit, LD0 to LD2: load, LV: level monitor, L_MEM, LVM ... Level memory, LV_DET: Level fluctuation detection circuit, LV_REG: Level memory, LY1 to LY4: First to fourth layers of printed circuit board, MEM, MEM_RX: Memory, MX: Mixer, TM: Timer, n0i, n1i: Current source Transistor, RX: Signal receiver, RX_COR: Receiver side signal Correctors, R10, R12: amplitude ratio, R_LMEM: reflection level memory, R_DMEM: reflection delay memory, R_DMEM1: first reflection delay memory, R_DMEM2: delay memory from first to second reflection, SUB_RX: subtraction circuit, TM_REG ... Timer memory, ts: test signal, TSGEN: test signal generation circuit, TX: signal transmitter, txs: transmission signal, TX_COR: transmitter side signal corrector, V0, Vr1, Vr2: amplitude voltage, Vc0, Vc1: control input , VDDH, VDD: voltage source, Vin: oscillator voltage, VGA: variable gain amplifier, VD: variable delay element, Z0 to Z3, Z41 to Z43: impedance.

Claims

A first integrated circuit having a function of transmitting a signal and means for observing the magnitude and arrival time of a reflected wave at which the signal transmitted by the signal returns to the first integrated circuit;
A second integrated circuit having a function of receiving a signal;
A transmission line having a non-uniform characteristic impedance structure connecting between the first and second integrated circuits;
A signal transmission system comprising: a correction unit configured to correct a signal waveform by using an observation result of the reflected wave.

The signal transmission system according to claim 1,
The first integrated circuit calculates a magnitude and a delay time of the reflected wave reaching the second integrated circuit from the magnitude and the arrival time of the reflected wave of the observation result, and the first integrated circuit is obtained by the calculating means. Transmitting means for transmitting the magnitude and delay time of the reflected wave to the second integrated circuit;
The correction means includes means for receiving the magnitude and delay time of the reflected wave calculated by the calculation means, and subtraction means for correcting the signal waveform by subtracting the reflected wave after the delay time from the received signal. Become
A signal transmission system, wherein the second integrated circuit includes the correction unit.

The transmission system according to claim 2,
The means for transmitting the magnitude and delay time of the reflected wave to the second integrated circuit is the same transmission path as that used by the first integrated circuit for transmitting a signal, and the frequency used for transmission is the second transmission path. A signal transmission system wherein the frequency of the integrated circuit is lower than the frequency used for signal transmission.

The signal transmission system according to claim 1,
The first integrated circuit further includes calculation means for calculating the magnitude and delay time of the reflected wave reaching the second integrated circuit from the magnitude and arrival time of the reflected wave of the observation result,
The correcting means subtracts the reflected wave to the second integrated circuit from the transmission signal in advance using the magnitude and delay time of the reflected wave calculated by the calculating means, and corrects the signal waveform from the subtracting means. Become
A signal transmission system, wherein the first integrated circuit includes the correction unit.

An integrated circuit having a function of transmitting a signal,
An integrated circuit comprising: means for observing the magnitude and arrival time of a reflected wave at which a spare signal previously sent to a transmission line having a non-uniform characteristic impedance structure returns to itself.

The integrated circuit according to claim 5,
An integrated circuit, further comprising correction means for correcting the originally transmitted signal waveform using the observed magnitude and arrival time of the reflected wave.

The integrated circuit according to claim 5,
Prior to the original signal transmission, the magnitude and delay time of the reflected wave reaching the transmission path end opposite to the transmission path end connected to itself are calculated from the magnitude and the arrival time of the reflected wave observed in advance. Calculation means;
An integrated circuit, further comprising: means for transmitting the magnitude and delay time of the reflected wave calculated by the calculation means to the transmission line at a frequency lower than the frequency used for signal transmission.

An integrated circuit having a function of receiving a signal,
Means for receiving or storing the magnitude and delay time of the reflected wave reaching itself in advance,
After the signal received before the first time by the delay time is converted into the magnitude of the reflected wave, the signal has a correction means for correcting the signal waveform by subtracting the signal from the signal received at the first time. An integrated circuit characterized by the above.

The integrated circuit according to claim 6,
Prior to the transmission of the original signal, the correction means determines the magnitude of the reflected wave reaching the end of the transmission path opposite to the end of the transmission path connected to itself, based on the magnitude of the reflected wave observed in advance and the arrival time. Calculating means for calculating the delay time;
Further having a storage means for storing the magnitude and delay time of the reflected wave calculated by the calculation means,
The correction of the signal waveform of the correction unit is performed by converting a transmission signal before a first time by a delay time of the reflected wave stored in the storage unit into a size of the stored reflected wave, An integrated circuit which performs the subtraction by subtracting from a transmission signal at a first time.

The signal transmission system according to claim 1,
A signal transmission system characterized in that a signal transmitted by itself during the observation is transmitted with a voltage amplitude larger than an amplitude of a signal used in original signal transmission.