【０００１】
【発明の属する技術分野】
本発明は窒化物系半導体を使用して製作される面発光型半導体素子およびその製造方法に関するものである。
【０００２】
【従来の技術】
窒化物系半導体を用いた面発光型半導体素子は短波長域の光を出すことができる発光素子である。例えば、面発光型半導体レーザは端面放出型半導体レーザに比べ、単一モード化を実現するのに優れている。
【０００３】
図８は従来の面発光型半導体レーザの断面模式図である。この面発光型半導体レーザは、例えば特許文献１に記載されている。活性層８０１がｎ型クラッド層８０２およびｐ型クラッド層８０３に挟み込まれ、さらにそれらが下部反射ミラー８０４と上部反射ミラー８０５で挟み込まれた構造をしている。
【０００４】
反射ミラーは誘電体を用いる場合と、互いに異なる組成からなる半導体を用いる場合に大別される。前者の場合、屈折率差の大きく、かつ吸収の少ない誘電体を選ぶことにより、少ない周期数で高反射率の反射ミラーが作製できるという長所を有する。しかしながら、電流注入ができず、また、共振器上部にしか作製できない。一方、半導体を用いたミラーはモノリシックに作製することができ、さらに電流注入が可能であるという長所を有する。この際用いる半導体は発振波長よりバンドギャップが大きくて吸収の起こらない材料であり、２種類の半導体の屈折率差が大きくできると有利である。
【０００５】
【特許文献１】
特開平１１−９７７９６号公報
【０００６】
【発明が解決しようとする課題】
窒化物系半導体を用いた面発光型半導体素子では、次のような課題があった。
【０００７】
小さい利得で発振を得るためには、両反射ミラーには高反射率が要求される。誘電体ミラーは反射率が高いという長所を有しているが、蒸着法やスパッタ法で後付する場合には上部反射ミラーのみしか作製することができず、下部反射ミラーは半導体により作製しなければならない。
【０００８】
反射ミラーに半導体を用いる場合、発振波長よりバンドギャップが大きくて吸収の起こらない材料として、ＧａＮやＡｌＮ、あるいはそれらの混晶半導体であるＡｌＧａＮが使用可能な半導体として挙げられるが、最も屈折率差がとれるＧａＮとＡｌＮでも屈折率差は約０．５しかない。このため、反射ミラーの反射率を高くするためには、周期を増やさざるを得ない。しかしながら、周期数が増えるにつれて、その上に形成される活性層の結晶性は低下し、高効率の発光は得られなくなる。逆にいうと活性層の結晶性を高めるためには周期数を減らす、すなわち反射率を低下させざるを得なかった。また、トータルの膜厚が増えすぎると、臨界膜厚を越えてしまい、クラックが生じることもあり得る。さらに反射ミラーを通して電流注入する場合、膜厚の増加は駆動電圧が高くなる原因にもなる。
【０００９】
上記課題に鑑み、本発明は膜厚が薄く、かつ高反射率の半導体反射ミラーを有する、高性能な面発光型半導体素子およびその製造方法を提供するものである。
【００１０】
【課題を解決するための手段】
上記課題を解決するための本発明の面発光型半導体素子は、基板上に第１の反射ミラーと、少なくとも活性層を含む半導体層と、第２の反射ミラーの順に形成された光共振器とを有するとともに、前記第１の反射ミラーと前記半導体層との間に空隙を有するものである。
【００１１】
この構成により、第１の反射ミラーと前記半導体層の間に屈折率が１と最も小さい空隙を設けているので、空隙と第１の反射ミラーの界面での光の反射が増加し、空隙がない場合に比べて反射率を高くすることができる。さらに、第１の反射ミラーの周期数が少なくて済むので、その上に形成される活性層の結晶性を劣化させることがなく、高効率の発光が得られる。また、トータルの膜厚を抑えることができるので、第１の反射ミラーを通して電流注入する場合、駆動電圧を抑えることができる。
【００１２】
本発明の面発光型半導体素子は、さらに、前記活性層を含む半導体層と前記第１の反射ミラーとの間に支持層を有することが好ましい。この好ましい構成によれば、空気のギャップがあっても十分な強度を有する。
【００１３】
本発明の面発光型半導体素子は、さらに前記空隙の厚さは、前記活性層で生成される光の波長をλとした場合に（２ｍ−１）×λ／４（ｍは自然数）の厚さであることにより、ブラッグ条件を満たすことができるので好ましい。
【００１４】
本発明の面発光型半導体素子は、さらに前記活性層の選択された領域に電流を狭窄するための開口部を持った電流狭窄領域を備えていることが好ましい。
【００１５】
本発明の面発光型半導体素子は、さらに前記電流狭窄領域はイオン注入された領域であることが好ましい。
【００１６】
本発明の面発光型半導体素子は、さらに前記電流狭窄領域は酸化領域であることが好ましい。
【００１７】
本発明の面発光型半導体素子は、さらに前記第１の反射ミラーは互いに組成の異なる２種類の窒化物系半導体が交互に積層された半導体多層膜で構成されていることを特徴とする。
【００１８】
本発明の面発光型半導体素子は、さらに前記窒化物系半導体はＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）であることが好ましい。
【００１９】
本発明の面発光型半導体素子は、さらに前記第２の反射ミラーは屈折率の異なる２種類の誘電体が交互に積層された誘電体多層膜で構成されていることが好ましい。
【００２０】
本発明の面発光型半導体素子は、さらに前記誘電体多層膜を構成する誘電体のうち、屈折率の小さい層は酸化ケイ素、フッ化マグネシウム、フッ化バリウム、フッ化カルシウム、フッ化リチウム、フッ化ナトリウムのいずれかであることが好ましい。
【００２１】
本発明の面発光型半導体素子は、さらに前記誘電体多層膜を構成する誘電体のうち、屈折率の大きい層は酸化タンタル、酸化ジルコニウム、酸化イットリウム、酸化ハフニウム、酸化チタン、酸化ニオブ、窒化ケイ素のいずれかであることが好ましい。
【００２２】
本発明の面発光型半導体素子は、さらに前記基板がサファイア基板、ＳｉＣ基板、ＡｌｙＧａ１−ｙＮ基板（０≦ｙ≦１）のいずれかであることが好ましい。
【００２３】
本発明の面発光型半導体素子は、さらに前記活性層がＡｌｓＧａｔＩｎ１−ｓ−ｔＮ（０≦ｓ≦１、０≦ｔ≦１）からなることが好ましい。
【００２４】
本発明の面発光型半導体素子の製造方法は、基板上に第１の反射ミラーを作製する工程と、前記反射ミラー上に半導体からなる支持層を形成する工程と、前記支持層上に少なくとも活性層を含む半導体層を形成する工程と、前記第１の反射ミラーと前記半導体層との間に空隙を形成する工程と、前記半導体層上に第２の反射ミラーを形成する工程とを有するものである。
【００２５】
この構成により、第１の反射ミラーと活性層を含む半導体層の間に空隙を形成できるため、第１の反射ミラーのトータル膜厚を抑制しつつ、高反射を実現できる。
【００２６】
本発明の面発光型半導体素子の製造方法は、さらに前記支持層を形成する工程が、前記第１の反射ミラー上に保護膜を形成する工程と、前記保護膜の一部を前記第１の反射ミラーが露出するまで除去する工程と、前記露出した第１の反射ミラー上から支持層の結晶成長を開始し、前記保護膜上部を埋め込むまで結晶成長を行う工程とを有することが好ましい。この好ましい構成によれば、保護膜上部に低欠陥領域を作製することが可能となる。
【００２７】
本発明の面発光型半導体素子の製造方法は、さらに前記保護膜は、活性層で生成される光の波長をλとすると、（２ｍ−１）×λ／４（ｍは自然数）の厚さであることが好ましい。この好ましい構成によれば、保護膜を除去したのちに現れる空隙の厚みを精度よく制御できる。
【００２８】
本発明の面発光型半導体素子の製造方法は、さらに前記支持層を形成する工程が、前記反射ミラー上に形成する工程と、前記支持層の一部をエッチングし凹部と凸部を有する段差を形成する工程と、前記凹部の下面および側面を保護膜で覆う工程と、前記凸部上面から支持層の成長を開始し、隣り合う段差の凸部から成長してきた支持層と結合するまで成長する工程とを有することが好ましい。この好ましい構成によれば、保護膜上に低欠陥領域を作製することが可能となる。
【００２９】
本発明の面発光型半導体素子の製造方法は、さらに前記凸部の高さが、活性層で生成される光の波長をλとすると、（２ｍ−１）×λ／４（ｍは自然数）の高さであることが好ましい。この好ましい構成によれば、保護膜を除去したのちに現れる空隙の厚みを精度よく制御できる。
【００３０】
本発明の面発光型半導体素子の製造方法は、さらに前記保護膜は、酸化ケイ素、窒化ケイ素のいずれかであることが好ましい。
【００３１】
本発明の面発光型半導体素子の製造方法は、さらに前記空隙を形成する工程が、前記保護膜のウエットエッチングであることが好ましい。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて詳しく説明する。
【００３３】
（実施の形態１）
図１は本発明の面発光型半導体素子の構造を模式的に示す断面図である。
【００３４】
ｃ面を主面とするサファイア基板１０１上に、ＧａＮバッファ層（図示せず）を介して、アンドープＧａＮ層１０２、半導体からなる半導体反射ミラー１０３、ｎ型ＧａＮ層１０４、ＩｎＧａＮ活性層１０５、ｐ型ＧａＮ層１０６、誘電体膜からなる誘電体反射ミラー１０７が順次形成されている。ｎ型ＧａＮ層１０４の上面を露出させた部分（後述するｎ型のＧａＮよりなる支持層１１３の表面）にはチタンとアルミニウムからなる負電極１０８が形成されている。さらに、ｐ型ＧａＮ層１０６の露出部にはニッケルと金からなる正電極１０９が形成されている。
【００３５】
ＩｎＧａＮ活性層は厚さ３ｎｍのＩｎ０．１０Ｇａ０．９０からなり、イオン注入領域１１０により電流狭窄されている。
【００３６】
この半導体反射ミラー１０３は、図示はしていないが、アンドープＧａＮとアンドープＡｌ０．４Ｇａ０．６Ｎを交互に２７周期積層した多層膜からなる。半導体反射ミラー１０３を構成するＧａＮ層１層あたりの厚さは３９ｎｍ、ｎ型Ａｌ０．４Ｇａ０．６Ｎ層１層あたりの厚さは４２ｎｍである。この厚さはλ／４ｎ（λ：活性層の発光波長、ｎ：材料の屈折率）となるように設計されており、この構成にすることで各境界面からの反射光の位相が揃い、反射率の高いブラッグ反射ミラーとして機能する。
【００３７】
また、誘電体反射ミラー１０７は二酸化ケイ素膜と酸化タンタル膜を交互に１０周期積層した多層膜からなる。二酸化ケイ素膜１層あたりの厚さは６９ｎｍ、酸化タンタル膜１層あたりの厚さは４３ｎｍである。この厚さもλ／４ｎ（λ：活性層の発光波長、ｎ：材料の屈折率）となるように構成されており、波長４０５ｎｍの光に対して、反射率９９％以上を実現することが可能である。
【００３８】
また、半導体反射ミラー１０３上部には空隙１１１が設けられており、その厚みは１０１ｎｍであり、λ／４となるように設計されている。
【００３９】
さらに、半導体反射ミラー１０３とｎ型ＧａＮ層１０４の間にはＧａＮからなる支持層１１３が設けられており、この支持層１１３が間にあることで、空隙１１１があっても共振器より上の層を支えることができる。
【００４０】
次に、この面発光型半導体素子の製造方法を図２に説明する。
【００４１】
ＭＯＶＰＥ法により、サファイア基板１０１上にバッファ層（図示せず）を成長させたのち、厚さ２μｍのアンドープＧａＮ層１０２を成長する。この上に、アンドープＧａＮとアンドープＡｌ０．４Ｇａ０．６Ｎを交互に２７周期積層した多層膜からなる半導体反射ミラー１０３を形成する（図２（ａ））。半導体反射ミラー１０３を構成するＧａＮ層１層あたりの厚さは３９ｎｍ、Ａｌ０．４Ｇａ０．６Ｎ層１層あたりの厚さは４２ｎｍである。
【００４２】
半導体反射ミラー１０３形成後、スパッタ法あるいは蒸着などの方法により、半導体反射ミラー１０３上に、１０１ｎｍの二酸化ケイ素保護膜１１２を形成する。フォトリソグラフィおよびウエットエッチングにより、二酸化ケイ素保護膜１１２の一部を除去することで、半導体反射ミラー１０３の表面を露出させる（図２（ｂ））。
【００４３】
再び、ＭＯＶＰＥ法により、Ｓｉをドープしたｎ型ＧａＮからなる支持層１１３を二酸化ケイ素保護膜１１２でパターニングされた半導体反射ミラー１０３上に形成する。このとき、二酸化ケイ素保護膜上にはＧａＮが結晶成長されず、露出している半導体反射ミラー表面から結晶成長が開始される。結晶成長が進むにつれ、露出部から成長してきたＧａＮは二酸化ケイ素保護膜を横方向に成長を始め、ついには完全に二酸化ケイ素保護膜上を覆うまで成長する（図２（ｃ））。二酸化ケイ素保護膜はその下に存在する転位の伝搬を妨げる役目を果たすので、二酸化ケイ素保護膜がない部分と比べ、二酸化ケイ素保護膜上のＧａＮは低転位となる。
【００４４】
支持層１１３を平坦になるまで成長した後、さらにｎ型ＧａＮ層１０４、ＩｎＧａＮ活性層１０５、Ｍｇをドープしたｐ型ＧａＮ層１０６を形成する（図２（ｄ））。なお、二酸化ケイ素保護膜１１２からｐ型ＧａＮ層１０６上面までの厚さ、すなわち共振器の厚さは２０２５ｍとし、ＩｎＧａＮ活性層１０５はちょうどこの厚さの中央に来るように作製した。この厚さは活性層の発光波長の整数倍に相当し、定在波の腹が中央にくる条件である。そのため、中央に活性層をおくと、利得整合が得られる。
【００４５】
電流狭窄を行うため、ｐ型ＧａＮ層１０６側からプロトンを注入する。これにより形成されたイオン注入領域１１０は絶縁領域となる（図２（ｅ））。なお、電流が流れる領域を二酸化ケイ素保護膜１１２上の低欠陥領域とすることで、特性の良い発振が得られる。なお、イオン注入に先立ち、電流が流れる部分は二酸化ケイ素などで保護することで、選択的にイオン注入を行える。
【００４６】
次に、二酸化ケイ素保護膜１１２側面が露出するように試料を劈開する。フッ酸に浸漬し、二酸化ケイ素保護膜１１２をエッチングすると、二酸化ケイ素保護膜１１２はなくなり、空隙１１１が生じる。次に、ｐ型ＧａＮ層１０６上に二酸化ケイ素膜と酸化タンタル膜を交互に１０周期積層した多層膜からなる誘電体反射ミラー１０７を作製する（図２（ｆ））。二酸化ケイ素膜１層あたりの厚さは６９ｎｍ、酸化タンタル膜１層あたりの厚さは４３ｎｍである。
【００４７】
次に、負電極を形成する部分を作製するため、ドライエッチングにより、誘電体反射ミラー１０７、共振器の一部をエッチングし、ｎ型ＧａＮ層１０４を露出させる（図２（ｇ））。さらに、正電極を形成する部分を作製するため、ドライエッチングにより、誘電体反射ミラー１０７の一部をエッチングし、ｐ型ＧａＮ層１０６を露出させる（図２（ｈ））。 その後、ｐ型ＧａＮ層１０６の上にニッケルと金からなる正電極１０９を、露出したｎ型ＧａＮ層１０４上に、チタンとアルミニウムからなる負電極１０８を設ける（図２（ｉ））。
【００４８】
一つ一つのチップサイズに切りわけ（図２（ｊ））、正電極、負電極間にバイアスをかけることで、４０５ｎｍのレーザ発振を確認した。
【００４９】
本実施の形態によると、活性層は図３に示すように欠陥の少ない領域に設けられるので、作製される面発光レーザの寿命や特性が向上できる。
【００５０】
図４は空隙を用いた場合と空隙を用いない場合における、周期数に対する半導体反射ミラーの反射率の変化を示したものである。この図より反射率が９９％以上となるのは、空隙を用いない場合では４０周期以上となるが、空隙がある場合は２７周期以上と大きく減少していることがわかる。
【００５１】
本実施の形態では、空隙の厚さは二酸化ケイ素保護膜１１２の厚さで決まる。二酸化ケイ素膜はスパッタ法や蒸着法などを用い、膜厚計によりその厚さを制御できるので、精度良く作製することが可能である。また、空隙を有していても、支持層により共振器が支持されるため、機械的強度は十分であり、共振器が剥がれ落ちることはない。
【００５２】
なお、上記実施の形態において、支持層１１３上に負電極１０８を形成した構成を例にとって説明したが、それ以外にｎ型ＧａＮ層１０４の上面を途中までエッチングして、そのエッチングされて露出した面上に負電極１０８を設けてもよい。
【００５３】
（実施の形態２）
図５は本発明の面発光型半導体素子の構造を模式的に示す断面図である。
【００５４】
ｃ面を主面とするサファイア基板２０１上に、ＧａＮバッファ層（図示せず）を介して、ＧａＮ層２０２、半導体からなる半導体反射ミラー２０３、ｎ型ＧａＮ層２０４、ＩｎＧａＮ活性層２０５、ｐ型ＧａＮ層２０６、誘電体膜からなる誘電体反射ミラー２０７が順次形成されている。ｎ型ＧａＮ層２０４の露出部上面には負電極２０８が形成されている。さらに、ｐ型ＧａＮ層２０６の露出部上面にはニッケルと金からなる正電極２０９が形成されている。
【００５５】
ＩｎＧａＮ活性層２０５は厚さ３ｎｍのＩｎ０．１０Ｇａ０．９０Ｎからなり、イオン注入によりイオン注入領域２１０が形成されており、電流狭窄されている。
【００５６】
この半導体反射ミラーは、図示はしていないが、ＧａＮとＡｌ０．４Ｇａ０．６Ｎを交互に２７周期積層した多層膜からなる。半導体反射ミラーを構成するＧａＮ層１層あたりの厚さは３９ｎｍ、ｎ型Ａｌ０．４Ｇａ０．６Ｎ層１層あたりの厚さは４２ｎｍである。この厚さはλ／４ｎ（λ：活性層の発光波長、ｎ：材料の屈折率）となるように設計されており、この構成にすることで各境界面からの反射光の位相が揃い、反射率の高いブラッグ反射ミラーとして機能する。
【００５７】
また、誘電体反射ミラー２０７は二酸化ケイ素膜と酸化タンタル膜を交互に１０周期積層した多層膜からなる。二酸化ケイ素膜１層あたりの厚さは６９ｎｍ、酸化タンタル膜の１層あたりの厚さは４３ｎｍである。この厚さもλ／４ｎ（λ：活性層の発光波長、ｎ：材料の屈折率）となるように構成されており、波長４０５ｎｍの光に対して、反射率９９％以上を実現することが可能である。
【００５８】
半導体反射ミラー２０３上部には空隙２１１が設けられており、その厚みは１０１ｎｍであり、λ／４となるように設計されている。
【００５９】
次に、この面発光型半導体素子の製造方法を図６に説明する。
【００６０】
ＭＯＶＰＥ法により、サファイア基板２０１上にバッファ層（図示せず）を成長させたのち、厚さ２０２５ｎｍのアンドープＧａＮ層２０２を成長する。この上に、アンドープＧａＮとアンドープＡｌ０．４Ｇａ０．６Ｎを交互に２７周期積層した多層膜からなる半導体反射ミラー２０３を形成する（図６（ａ））。半導体反射ミラー２０３を構成するＧａＮ層１層あたりの厚さは約３９ｎｍ、Ａｌ０．４Ｇａ０．６Ｎ層１層あたりの厚さは約４２ｎｍである。
【００６１】
次に、半導体反射ミラー２０３の上に、Ｓｉをドープしたｎ型ＧａＮからなる支持層２１２を１００ｎｍ形成する。支持層２１２を形成後、フォトリソグラフィ、ドライエッチング法により、支持層２１２の一部を半導体反射ミラー２０３が露出するまでエッチングし、凹凸を有する段差を形成する。次いで、この段差の凸部上面以外にスパッタ法などで二酸化ケイ素保護膜２１３を形成する（図６（ｂ））。
【００６２】
再び、ＭＯＶＰＥ法により、ｎ型ＧａＮ層２０４を段差上に形成する。このとき、二酸化ケイ素保護膜２１３上にはＧａＮが結晶成長されず、ＧａＮが露出している凸部表面からのみ結晶成長が開始される。結晶成長が進むにつれ、露出部から成長してきたＧａＮは凹部上方を横方向に成長し、ついには隣り合う凸部から成長してきたＧａＮと結合し、凹部上にエアギャップ２１４ができる（図６（ｃ））。凸部上に成長したＧａＮは下から伝搬してきた転位が多数存在するが、横方向に成長したＧａＮ部分には転位が少ない。
【００６３】
ｎ型ＧａＮ層２０４を平坦になるまで成長した後、さらにＩｎＧａＮ活性層２０５、Ｍｇをドープしたｐ型ＧａＮ層２０６で挟み込んだ共振器部分を作製する。電流狭窄を行うため、ｐ型ＧａＮ層２０６側からプロトンを注入する。これにより形成されたイオン注入領域２１０は絶縁領域となる（図６（ｄ））。なお、電流が流れる領域をエアギャップ２１４上の低欠陥領域とすることで、特性の良い発振が得られる。なお、イオン注入に先立ち、電流が流れる部分を二酸化ケイ素で保護することで、選択的にイオン注入を行える。
【００６４】
次に、凹部の二酸化ケイ素保護膜２１３側面が露出するように試料を劈開する。フッ酸に浸漬することで、二酸化ケイ素保護膜２１３をエッチングする。二酸化ケイ素保護膜がなくなることで、空隙２１１が生じる（図６（ｅ））。
【００６５】
次に、ｐ型ＧａＮ層２０６上に二酸化ケイ素膜と酸化タンタル膜を交互に１０周期積層した多層膜からなる誘電体反射ミラー２０７を作製する（図６（ｆ））。二酸化ケイ素膜１層あたりの厚さは約６９ｎｍ、酸化タンタル膜の１層あたりの厚さは約４３ｎｍである。
【００６６】
次に、負電極を形成する部分を作製するため、ドライエッチングにより、誘電体反射ミラー２０７、共振器の一部をエッチングし、ｎ型ＧａＮ層２０４を露出させる（図６（ｇ））。
【００６７】
さらに、正電極を形成する部分を作製するため、ドライエッチングにより、誘電体反射ミラー２０７の一部をエッチングし、ｐ型ＧａＮ層２０６を露出させる（図６（ｈ））。次に、ｐ型ＧａＮ層２０６の上にニッケルと金からなる正電極２０９を、露出したｎ型ＧａＮ層２０４上に、チタンとアルミニウムからなる負電極２０８を設ける（図６（ｉ））。
【００６８】
一つ一つのチップサイズに切りわけ（図６（ｊ））、面発光型半導体素子の正電極、負電極間にバイアスをかけることで、４０５ｎｍのレーザ発振を確認した。
【００６９】
本実施の形態によれば、空隙の厚さはＧａＮ層の段差の高さで決まるが、ドライエッチング法で行うので、その厚みを精度良く作製することが可能である。また、空隙を有していても、支持層により共振器が支持されるため、機械的強度は問題ない。
【００７０】
以上に述べた実施の形態１〜２において、以下に示す置き換えを行っても同様の効果が得られる。
【００７１】
電流狭窄の作製はイオン注入で行ったが、これに限定されるものではなく、酸化を選択的に行っても良い。すなわち、電流が流れる領域の上部のみを二酸化ケイ素などで保護し、高温酸素、あるいは高温水蒸気中で酸化することで、電流狭窄することができる。
【００７２】
また、誘電体反射ミラーを構成する誘電体膜として、屈折率の小さい層に二酸化ケイ素を屈折率の高い層に酸化タンタル膜を用いたが、屈折率差が大きくとれる誘電体材料の組み合わせがあれば同様の効果が得られる。具体的には、屈折率の小さい層は二酸化ケイ素、フッ化マグネシウム、フッ化バリウム、フッ化カルシウム、フッ化リチウム、フッ化ナトリウムのいずれか一つ、屈折率の大きい層は、酸化タンタル、酸化ジルコニウム、酸化イットリウム、酸化ハフニウム、酸化チタン、酸化ニオブ、窒化ケイ素のいずれか一つを組み合わせることで、屈折率差の大きな組み合わせとなるので、少ない周期で反射率の高い誘電体反射ミラーを作製することができる。
【００７３】
また、上記実施の形態では、活性層にＩｎＧａＮを用いたが、バンドギャップの大きいＧａＮやＡｌＧａＮを用いる場合にも同様に作製可能である。バンドギャップが大きな半導体を活性層に用いることで、さらに波長の短い面発光型半導体素子が作製可能になる。
【００７４】
また、上記実施の形態では、サファイア基板を用いたが、ＳｉＣ基板、あるいはＡｌｙＧａ１−ｙＮ基板（０≦ｙ≦１）であっても同様の効果が得られる。
【００７５】
【発明の効果】
以上説明したように、本発明の面発光型半導体素子は、空隙を有することで、半導体反射ミラーの周期数、すなわち膜厚を抑制することができるため、クラックの発生や結晶性の劣化を抑えることができる。さらに、活性層は低欠陥領域に形成されるため、特性の良い発光を得ることができる。
【００７６】
また、本発明の面発光型半導体素子の製造方法は、空隙の厚みを精度良く制御できるので、設計どおりの面発光型半導体素子を作製することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る面発光型半導体素子の構造断面図
【図２】本発明の実施の形態１に係る面発光型半導体素子の製造方法を示す工程断面図
【図３】本発明の実施の形態１に係る面発光型素子に存在する転位を示す断面図
【図４】空隙の有無における、半導体反射ミラーの周期数と反射率の関係を示す図
【図５】本発明の実施の形態２に係る面発光型半導体素子の構造断面図
【図６】本発明の実施の形態２に係る面発光型半導体素子の製造方法を示す工程断面図
【図７】本発明の実施の形態２に係る面発光型素子に存在する転位を示す断面図
【図８】従来の面発光型半導体素子の構造断面図
【符号の説明】
１０１、２０１ サファイア基板
１０２、２０２ ＧａＮ層
１０３、２０３ 半導体反射ミラー
１０４、２０４ ｎ型ＧａＮ層
１０５、２０５ ＩｎＧａＮ活性層
１０６、２０６ ｐ型ＧａＮ層
１０７、２０７ 誘電体反射ミラー
１０８、２０８ 負電極
１０９、２０９ 正電極
１１０、２１０ イオン注入領域
１１１、２１１ 空隙
１１２、２１３ 二酸化ケイ素保護膜
１１３、２１２ 支持層
２１４ エアギャップ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a surface-emitting type semiconductor device manufactured using a nitride semiconductor and a method for manufacturing the same.
[0002]
[Prior art]
A surface emitting semiconductor device using a nitride-based semiconductor is a light emitting device that can emit light in a short wavelength range. For example, a surface-emitting type semiconductor laser is superior to an edge-emitting type semiconductor laser in realizing a single mode.
[0003]
FIG. 8 is a schematic sectional view of a conventional surface-emitting type semiconductor laser. This surface-emitting type semiconductor laser is described, for example, in Patent Document 1. An active layer 801 is sandwiched between an n-type cladding layer 802 and a p-type cladding layer 803, and these layers are sandwiched between a lower reflection mirror 804 and an upper reflection mirror 805.
[0004]
The reflection mirror is roughly classified into a case where a dielectric is used and a case where semiconductors having different compositions are used. In the former case, there is an advantage that by selecting a dielectric material having a large difference in refractive index and a small absorption, a reflection mirror having a high reflectance can be manufactured with a small number of periods. However, current cannot be injected, and it can be manufactured only above the resonator. On the other hand, mirrors using semiconductors have the advantages that they can be manufactured monolithically and that current injection is possible. The semiconductor used at this time is a material having a band gap larger than the oscillation wavelength and causing no absorption, and it is advantageous if the difference in the refractive index between the two semiconductors can be increased.
[0005]
[Patent Document 1]
JP-A-11-97796
[Problems to be solved by the invention]
A surface-emitting type semiconductor device using a nitride semiconductor has the following problems.
[0007]
In order to obtain oscillation with a small gain, both reflection mirrors are required to have high reflectance. Dielectric mirrors have the advantage of high reflectivity, but if they are retrofitted by vapor deposition or sputtering, only the upper mirror can be made, and the lower mirror must be made of semiconductor. Must.
[0008]
When a semiconductor is used for the reflection mirror, GaN, AlN, or AlGaN which is a mixed crystal semiconductor thereof can be used as a material having a band gap larger than the oscillation wavelength and causing no absorption. There is only a difference of about 0.5 in refractive index between GaN and AlN, which can take off. For this reason, in order to increase the reflectance of the reflection mirror, the period must be increased. However, as the number of periods increases, the crystallinity of the active layer formed thereon decreases, and high-efficiency light emission cannot be obtained. Conversely, in order to increase the crystallinity of the active layer, the number of periods must be reduced, that is, the reflectance must be reduced. If the total film thickness is too large, the film thickness exceeds the critical film thickness, and cracks may occur. Further, when current is injected through a reflection mirror, an increase in film thickness also causes an increase in driving voltage.
[0009]
In view of the above-mentioned problems, the present invention provides a high-performance surface-emitting type semiconductor device having a thin film and a high-reflectance semiconductor reflection mirror, and a method for manufacturing the same.
[0010]
[Means for Solving the Problems]
According to another aspect of the present invention, there is provided a surface-emitting type semiconductor device comprising: a first reflection mirror, a semiconductor layer including at least an active layer, and an optical resonator formed in the order of a second reflection mirror on a substrate; And a gap between the first reflection mirror and the semiconductor layer.
[0011]
According to this configuration, since the gap having the smallest refractive index of 1 is provided between the first reflection mirror and the semiconductor layer, the reflection of light at the interface between the gap and the first reflection mirror increases, and the gap becomes smaller. The reflectivity can be increased as compared with the case without the above. Furthermore, since the number of periods of the first reflecting mirror is small, high-efficiency light emission can be obtained without deteriorating the crystallinity of the active layer formed thereon. Further, since the total film thickness can be suppressed, the drive voltage can be suppressed when current is injected through the first reflection mirror.
[0012]
It is preferable that the surface-emitting type semiconductor device of the present invention further has a support layer between the semiconductor layer including the active layer and the first reflection mirror. According to this preferred configuration, sufficient strength is provided even if there is an air gap.
[0013]
In the surface-emitting type semiconductor device of the present invention, the thickness of the gap is (2m-1) × λ / 4 (m is a natural number), where λ is the wavelength of light generated in the active layer. This is preferable because the Bragg condition can be satisfied.
[0014]
It is preferable that the surface-emitting type semiconductor device of the present invention further includes a current confinement region having an opening for confining current in a selected region of the active layer.
[0015]
In the surface-emitting type semiconductor device according to the present invention, it is preferable that the current confinement region is an ion-implanted region.
[0016]
In the surface-emitting type semiconductor device of the present invention, it is preferable that the current confinement region is an oxidized region.
[0017]
The surface-emitting type semiconductor device according to the present invention is further characterized in that the first reflection mirror is constituted by a semiconductor multilayer film in which two kinds of nitride semiconductors having different compositions from each other are alternately stacked.
[0018]
Surface-emitting type semiconductor device of the present invention preferably further said nitride-based semiconductor is Al x Ga y In 1-x -y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1).
[0019]
In the surface-emitting type semiconductor device according to the present invention, it is preferable that the second reflection mirror is formed of a dielectric multilayer film in which two types of dielectric materials having different refractive indexes are alternately stacked.
[0020]
In the surface-emitting type semiconductor device of the present invention, in the dielectric constituting the dielectric multilayer film, a layer having a small refractive index may be composed of silicon oxide, magnesium fluoride, barium fluoride, calcium fluoride, lithium fluoride, or fluorine fluoride. It is preferably one of sodium chloride.
[0021]
The surface-emitting type semiconductor device of the present invention further comprises a layer having a large refractive index among the dielectrics constituting the dielectric multilayer film, the layer having a high refractive index being tantalum oxide, zirconium oxide, yttrium oxide, hafnium oxide, titanium oxide, niobium oxide, silicon nitride. It is preferable that it is either.
[0022]
Surface-emitting type semiconductor device of the present invention, further the substrate is a sapphire substrate, it is preferable SiC substrate, is either Al y Ga 1-y N substrate (0 ≦ y ≦ 1).
[0023]
Surface-emitting type semiconductor device of the present invention preferably further said active layer is made of Al s Ga t In 1-s -t N (0 ≦ s ≦ 1,0 ≦ t ≦ 1).
[0024]
The method for manufacturing a surface-emitting type semiconductor device according to the present invention includes a step of forming a first reflection mirror on a substrate, a step of forming a support layer made of a semiconductor on the reflection mirror, and forming at least an active layer on the support layer. Forming a semiconductor layer including a layer, forming a gap between the first reflection mirror and the semiconductor layer, and forming a second reflection mirror on the semiconductor layer It is.
[0025]
With this configuration, a gap can be formed between the first reflection mirror and the semiconductor layer including the active layer, so that high reflection can be realized while suppressing the total film thickness of the first reflection mirror.
[0026]
In the method for manufacturing a surface-emitting type semiconductor device of the present invention, the step of forming the support layer further includes a step of forming a protective film on the first reflection mirror, and a step of forming a part of the protective film in the first reflective mirror. It is preferable that the method further includes a step of removing the reflection mirror until the reflection mirror is exposed, and a step of starting crystal growth of the support layer from the exposed first reflection mirror and performing crystal growth until the upper part of the protective film is buried. According to this preferred configuration, it is possible to form a low defect region above the protective film.
[0027]
In the method for manufacturing a surface-emitting type semiconductor device of the present invention, the protective film may have a thickness of (2m−1) × λ / 4 (m is a natural number), where λ is a wavelength of light generated in the active layer. It is preferable that According to this preferred configuration, the thickness of the gap that appears after the removal of the protective film can be accurately controlled.
[0028]
In the method for manufacturing a surface-emitting type semiconductor device of the present invention, the step of forming the support layer further includes a step of forming on the reflection mirror and a step having a concave portion and a convex portion by etching a part of the support layer. Forming, covering the lower surface and side surfaces of the concave portion with a protective film, and starting growing the support layer from the upper surface of the convex portion, and growing until the support layer grows from the convex portion of the adjacent step. And a step. According to this preferred configuration, a low defect region can be formed on the protective film.
[0029]
In the method of manufacturing a surface-emitting type semiconductor device according to the present invention, when the height of the projection is λ, the wavelength of light generated in the active layer is (2m−1) × λ / 4 (m is a natural number). It is preferable that the height is According to this preferred configuration, the thickness of the gap that appears after the removal of the protective film can be accurately controlled.
[0030]
In the method for manufacturing a surface-emitting type semiconductor device of the present invention, it is preferable that the protective film is made of one of silicon oxide and silicon nitride.
[0031]
In the method for manufacturing a surface-emitting type semiconductor device according to the present invention, it is preferable that the step of forming the gap is wet etching of the protective film.
[0032]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0033]
(Embodiment 1)
FIG. 1 is a sectional view schematically showing the structure of a surface-emitting type semiconductor device of the present invention.
[0034]
An undoped GaN layer 102, a semiconductor reflecting mirror 103 made of a semiconductor, an n-type GaN layer 104, an InGaN active layer 105, a p-type GaN layer 102, and a GaN buffer layer (not shown) are interposed on a sapphire substrate 101 having a c-plane as a main surface. A GaN layer 106 and a dielectric reflection mirror 107 made of a dielectric film are sequentially formed. A negative electrode 108 made of titanium and aluminum is formed on a portion where the upper surface of the n-type GaN layer 104 is exposed (the surface of a support layer 113 made of n-type GaN described later). Further, a positive electrode 109 made of nickel and gold is formed on an exposed portion of the p-type GaN layer 106.
[0035]
The InGaN active layer is made of In 0.10 Ga 0.90 with a thickness of 3 nm, and the current is confined by the ion implantation region 110.
[0036]
Although not shown, the semiconductor reflection mirror 103 is formed of a multilayer film in which undoped GaN and undoped Al 0.4 Ga 0.6 N are alternately stacked for 27 periods. The thickness of one GaN layer constituting the semiconductor reflection mirror 103 is 39 nm, and the thickness of one n-type Al 0.4 Ga 0.6 N layer is 42 nm. This thickness is designed to be λ / 4n (λ: emission wavelength of the active layer, n: refractive index of the material). With this configuration, the phases of the reflected light from the respective boundary surfaces become uniform, It functions as a Bragg reflection mirror with high reflectivity.
[0037]
The dielectric reflection mirror 107 is formed of a multilayer film in which a silicon dioxide film and a tantalum oxide film are alternately stacked for ten periods. The thickness per silicon dioxide film is 69 nm, and the thickness per tantalum oxide film is 43 nm. This thickness is also configured to be λ / 4n (λ: emission wavelength of the active layer, n: refractive index of the material), and it is possible to realize a reflectance of 99% or more with respect to light having a wavelength of 405 nm. It is.
[0038]
Further, a gap 111 is provided above the semiconductor reflection mirror 103, and its thickness is 101 nm, which is designed to be λ / 4.
[0039]
Further, a support layer 113 made of GaN is provided between the semiconductor reflection mirror 103 and the n-type GaN layer 104. Since the support layer 113 is provided between the semiconductor reflection mirror 103 and the n-type GaN layer 104, even if the gap 111 exists, Can support layers.
[0040]
Next, a method of manufacturing this surface emitting semiconductor device will be described with reference to FIG.
[0041]
After growing a buffer layer (not shown) on the sapphire substrate 101 by MOVPE, an undoped GaN layer 102 having a thickness of 2 μm is grown. On this, a semiconductor reflection mirror 103 composed of a multilayer film in which undoped GaN and undoped Al 0.4 Ga 0.6 N are alternately stacked for 27 periods is formed (FIG. 2A). The thickness of one GaN layer constituting the semiconductor reflection mirror 103 is 39 nm, and the thickness of one Al 0.4 Ga 0.6 N layer is 42 nm.
[0042]
After the formation of the semiconductor reflection mirror 103, a silicon dioxide protective film 112 of 101 nm is formed on the semiconductor reflection mirror 103 by a method such as sputtering or vapor deposition. The surface of the semiconductor reflection mirror 103 is exposed by removing a part of the silicon dioxide protective film 112 by photolithography and wet etching (FIG. 2B).
[0043]
Again, the support layer 113 made of n-type GaN doped with Si is formed on the semiconductor reflection mirror 103 patterned with the silicon dioxide protective film 112 by the MOVPE method. At this time, GaN does not grow on the silicon dioxide protective film, and crystal growth starts from the exposed surface of the semiconductor reflecting mirror. As the crystal growth proceeds, GaN grown from the exposed portion starts growing laterally on the silicon dioxide protective film, and finally grows until it completely covers the silicon dioxide protective film (FIG. 2 (c)). Since the silicon dioxide protective film serves to prevent the propagation of dislocations underneath, GaN on the silicon dioxide protective film has low dislocations as compared with the portion without the silicon dioxide protective film.
[0044]
After growing the support layer 113 until it is flat, an n-type GaN layer 104, an InGaN active layer 105, and a p-type GaN layer 106 doped with Mg are formed (FIG. 2D). The thickness from the silicon dioxide protective film 112 to the upper surface of the p-type GaN layer 106, that is, the thickness of the resonator was 2025 m, and the InGaN active layer 105 was manufactured so as to be exactly at the center of this thickness. This thickness corresponds to an integral multiple of the emission wavelength of the active layer, and is a condition under which the antinode of the standing wave comes to the center. Therefore, when the active layer is located at the center, gain matching can be obtained.
[0045]
In order to perform current confinement, protons are injected from the p-type GaN layer 106 side. The ion implanted region 110 thus formed becomes an insulating region (FIG. 2E). Note that by setting a region where a current flows as a low defect region on the silicon dioxide protective film 112, oscillation with good characteristics can be obtained. Note that, prior to ion implantation, a portion where current flows is protected by silicon dioxide or the like, so that ion implantation can be selectively performed.
[0046]
Next, the sample is cleaved so that the side surface of the silicon dioxide protective film 112 is exposed. When the silicon dioxide protective film 112 is etched by immersion in hydrofluoric acid, the silicon dioxide protective film 112 disappears, and voids 111 are formed. Next, a dielectric reflection mirror 107 composed of a multilayer film in which a silicon dioxide film and a tantalum oxide film are alternately stacked on the p-type GaN layer 106 for 10 periods is manufactured (FIG. 2F). The thickness per silicon dioxide film is 69 nm, and the thickness per tantalum oxide film is 43 nm.
[0047]
Next, in order to form a portion for forming a negative electrode, the dielectric reflection mirror 107 and a part of the resonator are etched by dry etching to expose the n-type GaN layer 104 (FIG. 2G). Further, in order to form a portion for forming a positive electrode, a part of the dielectric reflection mirror 107 is etched by dry etching to expose the p-type GaN layer 106 (FIG. 2 (h)). Thereafter, a positive electrode 109 made of nickel and gold is provided on the p-type GaN layer 106, and a negative electrode 108 made of titanium and aluminum is provided on the exposed n-type GaN layer 104 (FIG. 2 (i)).
[0048]
The chip was cut into individual chip sizes (FIG. 2 (j)), and a laser was emitted at 405 nm by applying a bias between the positive electrode and the negative electrode.
[0049]
According to the present embodiment, since the active layer is provided in a region with few defects as shown in FIG. 3, the life and characteristics of the manufactured surface emitting laser can be improved.
[0050]
FIG. 4 shows a change in the reflectance of the semiconductor reflection mirror with respect to the number of periods when a gap is used and when no gap is used. From this figure, it can be seen that the reflectance is 99% or more when no gap is used for 40 cycles or more, but when there is a gap, the reflectance is greatly reduced to 27 cycles or more.
[0051]
In the present embodiment, the thickness of the gap is determined by the thickness of the silicon dioxide protective film 112. Since the thickness of the silicon dioxide film can be controlled by a film thickness meter using a sputtering method, a vapor deposition method, or the like, it is possible to accurately produce the silicon dioxide film. Further, even if there is a gap, the resonator is supported by the support layer, so that the mechanical strength is sufficient and the resonator does not peel off.
[0052]
In the above embodiment, the configuration in which the negative electrode 108 is formed on the support layer 113 has been described as an example. In addition, the upper surface of the n-type GaN layer 104 is etched partway, and the etched and exposed A negative electrode 108 may be provided on the surface.
[0053]
(Embodiment 2)
FIG. 5 is a cross-sectional view schematically showing the structure of the surface emitting semiconductor device of the present invention.
[0054]
On a sapphire substrate 201 having a c-plane as a main surface, a GaN layer 202, a semiconductor reflecting mirror 203 made of a semiconductor, an n-type GaN layer 204, an InGaN active layer 205, a p-type A GaN layer 206 and a dielectric reflection mirror 207 made of a dielectric film are sequentially formed. A negative electrode 208 is formed on the exposed upper surface of the n-type GaN layer 204. Further, a positive electrode 209 made of nickel and gold is formed on the exposed upper surface of the p-type GaN layer 206.
[0055]
InGaN active layer 205 is made of In 0.10 Ga 0.90 N having a thickness of 3 nm, the ion implantation region 210 is formed by ion implantation, it is current confinement.
[0056]
Although not shown, the semiconductor reflection mirror is composed of a multilayer film in which GaN and Al 0.4 Ga 0.6 N are alternately stacked for 27 periods. The thickness per one GaN layer constituting the semiconductor reflection mirror is 39 nm, and the thickness per one n-type Al 0.4 Ga 0.6 N layer is 42 nm. This thickness is designed to be λ / 4n (λ: emission wavelength of the active layer, n: refractive index of the material). With this configuration, the phases of the reflected light from the respective boundary surfaces become uniform, It functions as a Bragg reflection mirror with high reflectivity.
[0057]
The dielectric reflection mirror 207 is a multilayer film in which a silicon dioxide film and a tantalum oxide film are alternately stacked for ten periods. The thickness per silicon dioxide film is 69 nm, and the thickness per tantalum oxide film is 43 nm. This thickness is also configured to be λ / 4n (λ: emission wavelength of the active layer, n: refractive index of the material), and it is possible to realize a reflectance of 99% or more with respect to light having a wavelength of 405 nm. It is.
[0058]
An air gap 211 is provided above the semiconductor reflection mirror 203 and has a thickness of 101 nm and is designed to be λ / 4.
[0059]
Next, a method of manufacturing this surface emitting semiconductor device will be described with reference to FIG.
[0060]
After growing a buffer layer (not shown) on the sapphire substrate 201 by MOVPE, an undoped GaN layer 202 having a thickness of 2025 nm is grown. On this, a semiconductor reflection mirror 203 composed of a multilayer film in which undoped GaN and undoped Al 0.4 Ga 0.6 N are alternately stacked for 27 periods is formed (FIG. 6A). The thickness per GaN layer constituting the semiconductor reflecting mirror 203 is about 39 nm, and the thickness per Al 0.4 Ga 0.6 N layer is about 42 nm.
[0061]
Next, on the semiconductor reflection mirror 203, a support layer 212 made of n-type GaN doped with Si is formed to a thickness of 100 nm. After forming the support layer 212, a part of the support layer 212 is etched by photolithography and dry etching until the semiconductor reflection mirror 203 is exposed, thereby forming a step having irregularities. Next, a silicon dioxide protective film 213 is formed by sputtering or the like other than on the upper surface of the convex portion of the step (FIG. 6B).
[0062]
Again, the n-type GaN layer 204 is formed on the step by the MOVPE method. At this time, GaN does not grow on the silicon dioxide protective film 213, and crystal growth starts only from the surface of the convex portion where GaN is exposed. As the crystal growth proceeds, the GaN grown from the exposed portion grows laterally above the concave portion, and finally combines with the GaN grown from the adjacent convex portion to form an air gap 214 on the concave portion (FIG. 6 ( c)). The GaN grown on the convex portion has many dislocations propagated from below, but the GaN portion grown in the lateral direction has few dislocations.
[0063]
After growing the n-type GaN layer 204 until it becomes flat, a resonator portion sandwiched between the InGaN active layer 205 and the p-type GaN layer 206 doped with Mg is formed. In order to perform current confinement, protons are injected from the p-type GaN layer 206 side. The ion implanted region 210 thus formed becomes an insulating region (FIG. 6D). Note that by setting a region where a current flows as a low defect region on the air gap 214, oscillation with good characteristics can be obtained. Note that, prior to ion implantation, a portion where a current flows is protected with silicon dioxide, so that ion implantation can be selectively performed.
[0064]
Next, the sample is cleaved so that the side surface of the silicon dioxide protective film 213 in the concave portion is exposed. The silicon dioxide protective film 213 is etched by immersion in hydrofluoric acid. When the silicon dioxide protective film disappears, a void 211 is generated (FIG. 6E).
[0065]
Next, a dielectric reflection mirror 207 composed of a multilayer film in which a silicon dioxide film and a tantalum oxide film are alternately stacked on the p-type GaN layer 206 for 10 periods is manufactured (FIG. 6F). The thickness per silicon dioxide film is about 69 nm, and the thickness per tantalum oxide film is about 43 nm.
[0066]
Next, to form a portion for forming a negative electrode, the dielectric reflection mirror 207 and a part of the resonator are etched by dry etching to expose the n-type GaN layer 204 (FIG. 6G).
[0067]
Further, in order to form a portion for forming a positive electrode, a part of the dielectric reflection mirror 207 is etched by dry etching to expose the p-type GaN layer 206 (FIG. 6 (h)). Next, a positive electrode 209 made of nickel and gold is provided on the p-type GaN layer 206, and a negative electrode 208 made of titanium and aluminum is provided on the exposed n-type GaN layer 204 (FIG. 6 (i)).
[0068]
The chip was cut into individual chip sizes (FIG. 6 (j)), and laser oscillation of 405 nm was confirmed by applying a bias between the positive electrode and the negative electrode of the surface-emitting type semiconductor element.
[0069]
According to the present embodiment, the thickness of the air gap is determined by the height of the step of the GaN layer. However, since the thickness is determined by the dry etching method, the thickness can be accurately manufactured. Even if there is a gap, the resonator is supported by the support layer, so that there is no problem in mechanical strength.
[0070]
In Embodiments 1 and 2 described above, the same effects can be obtained by performing the following replacement.
[0071]
Although the current constriction was formed by ion implantation, the present invention is not limited to this, and oxidation may be selectively performed. That is, current constriction can be achieved by protecting only the upper portion of the region through which current flows with silicon dioxide or the like and oxidizing the region in high-temperature oxygen or high-temperature steam.
[0072]
In addition, as the dielectric film constituting the dielectric reflection mirror, silicon dioxide was used for the layer having a low refractive index and a tantalum oxide film was used for the layer having a high refractive index. A similar effect can be obtained. Specifically, the layer having a small refractive index is any one of silicon dioxide, magnesium fluoride, barium fluoride, calcium fluoride, lithium fluoride, and sodium fluoride, and the layer having a large refractive index is tantalum oxide, oxide By combining any one of zirconium, yttrium oxide, hafnium oxide, titanium oxide, niobium oxide, and silicon nitride, a combination having a large difference in the refractive index is obtained. be able to.
[0073]
Further, in the above embodiment, InGaN is used for the active layer. However, the active layer can be similarly manufactured using GaN or AlGaN having a large band gap. By using a semiconductor having a large band gap for the active layer, a surface-emitting semiconductor element having a shorter wavelength can be manufactured.
[0074]
Further, in the above embodiment, using a sapphire substrate, SiC substrate or Al y Ga 1-y N substrate (0 ≦ y ≦ 1) is a also a similar effect, is obtained.
[0075]
【The invention's effect】
As described above, the surface-emitting type semiconductor device of the present invention has a gap, so that the number of periods of the semiconductor reflection mirror, that is, the film thickness can be suppressed, so that generation of cracks and deterioration of crystallinity are suppressed. be able to. Further, since the active layer is formed in the low defect region, light emission with good characteristics can be obtained.
[0076]
Further, according to the method for manufacturing a surface-emitting type semiconductor device of the present invention, the thickness of the gap can be controlled with high precision, so that a surface-emitting type semiconductor device as designed can be manufactured.
[Brief description of the drawings]
FIG. 1 is a structural cross-sectional view of a surface-emitting type semiconductor device according to Embodiment 1 of the present invention. FIG. 2 is a process cross-sectional view illustrating a method of manufacturing a surface-emitting type semiconductor device according to Embodiment 1 of the present invention. 3 is a cross-sectional view showing dislocations present in the surface-emitting type device according to the first embodiment of the present invention. FIG. 4 is a diagram showing the relationship between the number of periods of the semiconductor reflection mirror and the reflectance with and without voids. FIG. 6 is a structural cross-sectional view of a surface-emitting type semiconductor device according to Embodiment 2 of the present invention. FIG. 6 is a process cross-sectional view illustrating a method of manufacturing a surface-emitting type semiconductor device according to Embodiment 2 of the present invention. FIG. 8 is a cross-sectional view showing dislocations present in the surface-emitting type device according to the second embodiment. FIG. 8 is a structural cross-sectional view of a conventional surface-emitting type semiconductor device.
101, 201 sapphire substrate 102, 202 GaN layer 103, 203 semiconductor reflection mirror 104, 204 n-type GaN layer 105, 205 InGaN active layer 106, 206 p-type GaN layer 107, 207 dielectric reflection mirror 108, 208 negative electrode 109, 209 Positive electrode 110, 210 Ion implantation region 111, 211 Void 112, 213 Silicon dioxide protective film 113, 212 Support layer 214 Air gap
