[go: up one dir, main page]

JP2004335635A - 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法 - Google Patents

微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法 Download PDF

Info

Publication number
JP2004335635A
JP2004335635A JP2003127842A JP2003127842A JP2004335635A JP 2004335635 A JP2004335635 A JP 2004335635A JP 2003127842 A JP2003127842 A JP 2003127842A JP 2003127842 A JP2003127842 A JP 2003127842A JP 2004335635 A JP2004335635 A JP 2004335635A
Authority
JP
Japan
Prior art keywords
thin film
substrate
nitride semiconductor
angle
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003127842A
Other languages
English (en)
Inventor
Kyokukyo Chin
旭強 沈
Hajime Okumura
元 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2003127842A priority Critical patent/JP2004335635A/ja
Publication of JP2004335635A publication Critical patent/JP2004335635A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】非常に単純な基板微傾斜角度の制御で、目的に合った表面ホモロジーを得ること。
【解決手段】オフ角が0.5度以下であるサファイヤ微傾斜基板を用い、分子線エピタキシー法により複数の窒化半導体膜を原子スケールで平坦な膜を作製して窒化物半導体素子を製造する。さらに、原子スケールの線状ステップを利用して窒化半導体素子の光デバイス又は電子デバイス素子を作製する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、微傾斜基板を使用した窒化物半導体素子及びその製造方法、これらの応用に関する。
【0002】
【従来の技術】
現在、サファイヤ基板を用い、その上に窒化物半導体薄膜及びそれをベースにしたデバイスの作製するのが主流である。しかし、窒化物半導体とサファイヤ基板の格子常数の差は大きく、約16%である。そのため、窒化物半導体の結晶成長が難しく、デバイス応用の要求に満足する高品質な結晶が得られない。特に、他のIII−V族半導体(例えば、GaAsやInP材料系)の結晶成長によく使われている分子線ビームエピタキシー(MBE)法により成長された窒化物半導体薄膜がデバイス応用に満たす品質になっていない。
【0003】
図9は通常のジャストサファイヤ(0001)基板にMBE法により薄膜を成長させた薄膜表面のAFM写真(5×5μm)を示す。図9(a)はジャストサファイヤ(0001)基板の上にAlN(窒化アルミニウム)薄膜を成長させた場合の表面、図9(b)は更にその上にGaN(窒化ガリウム)薄膜を成長させた場合の表面である。AlN薄膜の表面が不規則的なステップが存在し、スパイラル的な成長を示している(図9(a))のが分かる。更にその上に成長させたGaN薄膜表面は多数のグレン(grain,小丘)が存在するが、ステップは観察されない(図9(b))。
【0004】
このように、薄膜中に転位密度が高く(約1010/cm)、凹凸な表面に多数のグレンが存在する。それらの欠点がデバイスヘテロ構造の作製に大きな支障を生ずることは明らかである。例えば、AlGaN/GaNヘテロ構造やInGaN/(Al,Ga)N量子井戸構造を作製の時に界面の凹凸が作製された構造の特性に大きな悪影響を与える。また、多数のグレン構造等における高密度の転位が電子のトラップ中心になり、デバイスキャリアの高移動度の実現を阻害する。
【0005】
【発明が解決しようとする課題】
上記のような、従来の結晶成長技術が窒化物半導体及びそのヘテロ構造の作製に際し非常に不利な面があるが、これは従来の基板扱いに大きな問題があり、MBE成長方法だけでは克服できない課題である。この課題を解決するために、基板の選択により成長された窒化物半導体の超平坦な表面実現及び転位密度の低減方法が求められる。MBE法による超平坦な窒化物半導体膜表面を実現するため、新たな技術及びアイデアを導入しなければならない。
【0006】
【課題を解決するための手段】
上記課題を解決するために、単原子層線状ステップを形成するオフ角傾斜基板を用い、分子線エピタキシー法により複数の窒化半導体膜を原子スケールで平坦な膜を作製した窒化物半導体素子及びその製法を提供する。
さらに、窒化物半導体素子は光デバイス又は電子デバイス素子及びその製造方法に適用できる。
【0007】
【発明の実施の形態】
(実施例1)
図1は本発明の製造方法により作製された超平坦表面を有する窒化物半導体(断面)の概略図を示す。図中、1は微傾斜基板、2はAlN薄膜(バッファ層或はエピ層)、3はGaN薄膜を、αは微傾斜基板のオフ角を表す。微傾斜基板1の表面は(0001)を使用する。微傾斜基板材はサファイヤ(Al)である。
【0008】
実験例ではサファイヤ(0001)基板で、基板傾斜のオフ角度が0.25°〜2°の微傾斜基板の上に、RF−MBE法(プラズマ源と蒸発源を用いたMBE法)より薄膜成長させその表面平坦性を観察した。
【0009】
膜成長方法として、先ず、MBEチャンバー中で窒素プラズマによるサファイヤ基板の窒化を行う。その時に基板温度が250℃で、窒化時間が2時間以内とする。プラズマのパワーが350ワットで、窒素流量が3ccmとする。窒化終了後、基板温度を700℃まで上げ、Nプラズマと共にAlフラックスを基板に供給して、基板上にバッファ層としてAlN(窒化アルミニウム)薄膜を作製、次いで、Nプラズマと共にGaフラックスを基板に供給して、そのAlN薄膜上にGaN(窒化ガリウム)薄膜を成長させる。AlN薄膜とGaN薄膜の成長速度がそれぞれ約0.4μm/hrと0.6μm/hrである。
【0010】
成長温度を700℃に設定し、窒化されている微傾斜サファイヤ基板上に1時間AlNエピタキシャル層を成長させると、その厚みは約400 nmになる。AlN薄膜は成長の初期から終了まで二次元的な成長を示し、実時間観察によると、RHEEDパターンがずっとストリークパターン(streak pattern)を示すことから分かる。成長されたAlN薄膜の表面はAFM(原子間力顕微鏡)により評価される。
【0011】
図2〜図4は、上記成長方法により得られたAlN薄膜表面のAFM写真を示す。図2(a)はオフ角度0.25°基板、(b)オフ角度0.3°基板、図3はオフ角度0.5°基板、図4(a)はオフ角度1.0°基板、図4(b)はオフ角度2.0°基板の上に成長したAlN薄膜表面である。
【0012】
オフ角0.25°,0.3°微傾斜サファイヤ基板の場合には(図2(a),(b))、均一な線状なステップが観察されるが、一部にスパイラル状ステップが観測される。これらのステップの高さが単原子層である。オフ角度0.5°の微傾斜基板では線状ステップの木目が細かく線状のものが観測されるが、スパイラル状のステップが殆ど観測されない(図3)。オフ角度が1°,2°の微傾斜基板の場合には(図3(a),(b))単原子層と多原子層のステップが混在し、マクロステップ(巨大ステップ)表面になっている。
【0013】
次に、成長温度を700℃にセットし、上記成長したAlN薄膜の上に1時間GaNエピタキシャル層を成長させると、その厚みは約600 nmになる。GaN薄膜が成長の初期から終了まで二次元的な成長を示し、実時間観察によると、RHEEDパターンはずっとストリークパターンを示すことから分かる。成長されたGaN薄膜の表面はAFMにより評価される。
【0014】
図5〜図6は、上記成長方法により得られたAlN薄膜表面のAFM写真を示す。図5(a)はオフ角度0.25°基板、図5(b)はオフ角度0.3°基板、図5(c)はオフ角度0.5度基板、図6(a)はオフ角度1.0°基板、図6(b)はオフ角度2.0°基板の上に成長したAlN薄膜表面である。
【0015】
オフ角度0.25°,0.3°の微傾斜基板の場合には、ステップの高さが単原子層の均一な線状ステップが、所々スパイラル状ステップが観察される(図5(a),(b))。オフ角度0.5°の微傾斜基板の場合には、線状ステップの木目が細かく線状のものが観測されるが、スパイラル状のステップが観測されない(図5(c))。オフ角度が1°,2°の微傾斜基板の場合には単原子層と多原子層のステップが混在し、マクロステップ表面になる(図6(a),(b))。
【0016】
以上の結果により、AlN薄膜及びGaN薄膜の表面に単原子層高さの均一な線状ステップを得るには微傾斜角度が0.5°以下であることが必要条件であり、マクロステップ表面になるには微傾斜角度が0.5°より大きいことであることが必要条件になる。
【0017】
実施例1ではAlN薄膜の上にGaN薄膜を成長させたが、GaN薄膜を直接傾斜基板の上に成長させても良いのは勿論である。また、実施例1では微傾斜基板にシリコンカーバイド、ZnO、シリコンを使用し、窒化半導体薄膜材料としInが含まれる窒化半導体(例えばInGaN,InAlN)を使用しても良い。
また、この場合に上記の半導体薄膜素子はMBE成長法以外に他のエピタキシー、例えばMOCVD(Metalorganic chemical vapor deposit)法を使用しても良い。
【0018】
半導体薄膜の表面を利用して、以下のような半導体構造が作製できる。
(実施例2)
よく配列したAlN薄膜のステップエッジにS−K(Stranski−Krastanov)成長モードを利用してGaNの量子ドットが作製できるので、それによりステップエッジに沿った1次元的に配列した量子ドットが作製できる(図7参照)。
【0019】
(実施例3)
表面に単原子層ステップがあるGaNエピタキシャル層を利用し、その表面の上に(In,Ga,Al)N/(Al,Ga)N量子井戸を作製し、高性能な光デバイス(発光ダイオード、レーザダイオード等)が作製できる。
【0020】
(実施例4)
表面に単原子層ステップがあるGaNエピタキシャル層を利用し、その表面の上にGaN/(Al,Ga)N量子井戸を作製し、サブインターバンド間遷移を利用した通信用デバイスが作製できる。
【0021】
(実施例5)
表面に単原子層ステップがあるGaNエピタキシャル層を利用し、その表面の上に(Al, Ga)N/GaNヘテロ構造を作製し、高い二次元電子ガス移動度が期待できる。それにより、高周波、高出力電子デバイスが作製できる。
【0022】
(実施例6)
図8は傾斜基板で線状なマクロステップを有するAlN膜上にGaN/(Al,Ga)N超格子を作製し、マクロステップのエッジに沿ったGaN量子細線の形成ができる。それによって量子閉じ込め効果を有する量子細線を利用する窒化物半導体デバイス素子の応用が期待できる。
【0023】
【発明の効果】
非常に単純な基板微傾斜角度の制御で、応用目的に合った表面ホモロジーを得ることが簡単にできる。
【図面の簡単な説明】
【図1】本発明の方法によって作製された半導体構造の概略図である。
【図2】傾斜基板上に成長したAlN薄膜表面のAFM写真(その1)である。
【図3】傾斜基板上に成長したAlN薄膜表面のAFM写真(その2)である。
【図4】傾斜基板上に成長したAlN薄膜表面のAFM写真(その3)である。
【図5】図2のAlN薄膜上に成長したGaN薄膜表面のAFM写真(その1)である。
【図6】図3,図4のAlN薄膜上に成長したGaN薄膜表面のAFM写真(その2)である。
【図7】ステップエッジに沿って作製された一次元的配列量子ドットを示す。
【図8】マクロステップに沿って作製されたGaN量子細線を示す。
【図9】Just基板上に成長したAlN薄膜表面、及びAIN膜上に成長したGaN薄膜表面のAFM写真である。
【符号の説明】
1 微傾斜基板
2 窒化半導体膜(バッファ層)
3 窒化半導体膜

Claims (4)

  1. 単原子層線状ステップを形成するオフ角傾斜基板を用いたことを特徴とする窒化物半導体薄膜素子。
  2. 単原子層線状ステップを形成するオフ角傾斜基板を用いたことを特徴とする光デバイス又は電子デバイス素子。
  3. 単原子層線状ステップを形成するオフ角傾斜基板上に窒化物半導体薄膜を、分子線エピタキシャル法又は他のエピタキシャル成長方法を用いて作製したことを特徴とする窒化物半導体素子の製造方法。
  4. 単原子層線状ステップを形成するオフ角傾斜基板上に窒化物半導体薄膜を、分子線エピタキシャル法又は他のエピタキシャル成長方法を用いて作製することを特徴とする光デバイス又は電子デバイス素子の製造方法。
JP2003127842A 2003-05-06 2003-05-06 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法 Pending JP2004335635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003127842A JP2004335635A (ja) 2003-05-06 2003-05-06 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003127842A JP2004335635A (ja) 2003-05-06 2003-05-06 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法

Publications (1)

Publication Number Publication Date
JP2004335635A true JP2004335635A (ja) 2004-11-25

Family

ID=33504207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003127842A Pending JP2004335635A (ja) 2003-05-06 2003-05-06 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法

Country Status (1)

Country Link
JP (1) JP2004335635A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1724378A2 (en) 2005-05-12 2006-11-22 Ngk Insulators, Ltd. Epitaxial substrate, semiconductor element, manufacturing method for epitaxial substrate and method for unevenly distributing dislocations in group III nitride crystal
WO2009145370A1 (en) * 2008-05-29 2009-12-03 Industry-University Cooperation Foundation Hanyang University Method for epitaxial growth
KR101123352B1 (ko) * 2010-02-24 2012-03-23 한국해양대학교 산학협력단 경사면 실리콘 기판을 이용한 비극성 질화물 박막성장 방법
WO2016051935A1 (ja) * 2014-10-03 2016-04-07 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
WO2017013729A1 (ja) * 2015-07-21 2017-01-26 創光科学株式会社 窒化物半導体紫外線発光素子
JP2019004178A (ja) * 2018-09-20 2019-01-10 Dowaエレクトロニクス株式会社 Iii族窒化物半導体発光素子
WO2020050159A1 (ja) 2018-09-03 2020-03-12 国立大学法人大阪大学 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1724378A2 (en) 2005-05-12 2006-11-22 Ngk Insulators, Ltd. Epitaxial substrate, semiconductor element, manufacturing method for epitaxial substrate and method for unevenly distributing dislocations in group III nitride crystal
JP2006319107A (ja) * 2005-05-12 2006-11-24 Ngk Insulators Ltd エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、およびiii族窒化物結晶における転位偏在化方法
WO2009145370A1 (en) * 2008-05-29 2009-12-03 Industry-University Cooperation Foundation Hanyang University Method for epitaxial growth
KR101123352B1 (ko) * 2010-02-24 2012-03-23 한국해양대학교 산학협력단 경사면 실리콘 기판을 이용한 비극성 질화물 박막성장 방법
WO2016051935A1 (ja) * 2014-10-03 2016-04-07 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
US10332975B2 (en) 2014-10-03 2019-06-25 Ngk Insulators, Ltd. Epitaxial substrate for semiconductor device and method for manufacturing same
JPWO2016051935A1 (ja) * 2014-10-03 2017-04-27 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
JPWO2017013729A1 (ja) * 2015-07-21 2017-10-12 創光科学株式会社 窒化物半導体紫外線発光素子
JP6194138B2 (ja) * 2015-07-21 2017-09-06 創光科学株式会社 窒化物半導体紫外線発光素子
CN107636847A (zh) * 2015-07-21 2018-01-26 创光科学株式会社 氮化物半导体紫外线发光元件
EP3293774A4 (en) * 2015-07-21 2018-08-08 Soko Kagaku Co., Ltd. Nitride semiconductor ultraviolet light-emitting element
US10297715B2 (en) 2015-07-21 2019-05-21 Soko Kagaku Co., Ltd. Nitride semiconductor ultraviolet light-emitting element
WO2017013729A1 (ja) * 2015-07-21 2017-01-26 創光科学株式会社 窒化物半導体紫外線発光素子
CN107636847B (zh) * 2015-07-21 2020-07-28 创光科学株式会社 氮化物半导体紫外线发光元件
TWI703741B (zh) * 2015-07-21 2020-09-01 日商創光科學股份有限公司 氮化物半導體紫外線發光元件及氮化物半導體紫外線發光元件之製造方法
WO2020050159A1 (ja) 2018-09-03 2020-03-12 国立大学法人大阪大学 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法
KR20210044255A (ko) 2018-09-03 2021-04-22 오사카 유니버시티 질화물 반도체 디바이스와 그 기판, 및 희토류 원소 첨가 질화물층의 형성 방법, 그리고 적색 발광 디바이스와 그 제조방법
US12074254B2 (en) 2018-09-03 2024-08-27 Osaka University Nitride semiconductor device and substrate thereof, method for forming rare earth element-added nitride layer, and red-light emitting device and method for manufacturing the same
JP2019004178A (ja) * 2018-09-20 2019-01-10 Dowaエレクトロニクス株式会社 Iii族窒化物半導体発光素子

Similar Documents

Publication Publication Date Title
JP5010908B2 (ja) Iii−n層の選択的マスキング方法、自立iii−n層もしくはデバイスの製造方法、および当該方法により得られる製品
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
JP5638198B2 (ja) ミスカット基板上のレーザダイオード配向
JP2018064122A (ja) 非極性(Al,B,In,Ga)N量子井戸、ならびにヘテロ構造材料およびデバイス
JP4818464B2 (ja) 微細構造の製造方法
US7118934B2 (en) Porous substrate for epitaxial growth, method for manufacturing same, and method for manufacturing III-nitride semiconductor substrate
JP2009132613A (ja) Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
JP2004524250A (ja) 窒化ガリウム材料および方法
WO2002023604A1 (fr) Materiau de base semi-conducteur et procede de fabrication dudit materiau
JP4529846B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法
JP6966063B2 (ja) 結晶基板、紫外発光素子およびそれらの製造方法
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
EP2221854B1 (en) Iii nitride structure and method for manufacturing iii nitride structure
CN107227490A (zh) Iii族氮化物半导体及其制造方法
JP2005340747A (ja) Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
JP7350477B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
JP2009143778A (ja) 窒化アルミニウム結晶の成長方法と窒化アルミニウム基板および半導体デバイス
JP2004335635A (ja) 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法
JP4883931B2 (ja) 半導体積層基板の製造方法
JP3934320B2 (ja) GaN系半導体素子とその製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP5043472B2 (ja) Iii族窒化物半導体微細柱状結晶の製造方法およびiii族窒化物構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202