JP2004319642A

JP2004319642A - Soi substrate and method of manufacturing the same

Info

Publication number: JP2004319642A
Application number: JP2003109465A
Authority: JP
Inventors: Hironori Murakami; 浩紀村上
Original assignee: Sumitomo Mitsubishi Silicon Corp
Current assignee: Sumco Corp
Priority date: 2003-04-14
Filing date: 2003-04-14
Publication date: 2004-11-11
Anticipated expiration: 2023-04-14
Also published as: JP4869544B2

Abstract

<P>PROBLEM TO BE SOLVED: To obtain an SOI (silicon-on-insulator) substrate having an improved electric characteristic such as oxide film breakdown voltage even in a silicon wafer worked from a region where oxygen deposition is promoted by a result that oxygen is diffused to the outside from the surface of the silicon wafer, BMD density increases and a non-defect layer is formed. <P>SOLUTION: A silicon wafer is worked from a silicon single crystal on which a COP (Crystal Originated Particle) dose not exist. After that, thermal processing is performed to this silicon wafer in an inert gas atmosphere. By doing this, oxygen can be efficiently diffused from the surface of the silicon wafer to the outside. The SOI substrate is produced using as this silicon wafer as a silicon wafer for an active layer. As this result, the electric characteristic such as oxide film breakdown voltage of the SOI substrate is improved even in the silicon wafer worked from a region where the oxygen deposition is promoted. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明はＳＯＩ基板の製造方法およびＳＯＩ基板、詳しくはＣＯＰが存在しない活性層を有するＳＯＩ基板の製造技術に関する。
【０００２】
【従来の技術】
従来のシリコンウェーハに比べてＳＯＩ基板は、素子間の分離、素子と基板間の寄生容量の低減、３次元構造が可能といった優位性があり、高速・低消費電力のＬＳＩに使用されている。
ところで、ＳＯＩ基板の活性層用のシリコンウェーハには、シリコン単結晶の引き上げの際に生成されたＣＯＰ（ＣｒｙｓｔａｌＯｒｉｇｉｎａｔｅｄＰａｒｔｉｃｌｅ）が存在する。その結果、ＳＯＩ基板の活性層にもＣＯＰが存在することとなり、ＳＯＩ層では電気的特性、例えば酸化膜耐圧（ＴＤＤＢ特性）が、ＣＯＰが存在しないＳＯＩ層に比べると低下していた。
そこで、ＳＯＩ基板の活性層用のシリコンウェーハに、ＣＯＰが存在しないシリコンウェーハ（ピュアシリコンウェーハ）を使用し、ＳＯＩ基板を作製する方法が、特許文献１に開示されている。
【０００３】
図３は、そのＳＯＩ基板の製造方法を示している。
まず、図３（Ａ）に示すように、チョクラルスキー法（ＣＺ法）によってシリコン単結晶を育成し、これから活性層となるシリコンウェーハ１１を加工する。このシリコンウェーハ１１は、微小欠陥（例えば、ＣＯＰ、ＯＳＦ、ＢＭＤなど）が排除されたシリコン単結晶から加工されたものである。シリコン単結晶中の微小欠陥を排除するには、単結晶の引き上げの際に、引き上げ速度および結晶内温度勾配の平均値を制御して育成する（例えば、特許文献２参照）。
次に、図３（Ｂ）に示すように、このシリコンウェーハ１１の表層には絶縁層となる酸化膜１２を形成しておく。また、図３（Ｃ）に示すように、支持基板となる別の同一サイズのシリコンウェーハ１４を準備する。そして、図３（Ｄ）に示すように、活性層用のシリコンウェーハ１１は、酸化膜１２を介して、支持基板用のシリコンウェーハ１４の表面に重ね合わされる。次いで、これらのシリコンウェーハ同士の貼り合わせ強化のための熱処理を行う。図３（Ｅ）に示すように、この貼り合わせウェーハにおいて、その活性層用のシリコンウェーハ１１側の表面を所望の厚さまで研削し研磨する。この結果、この貼り合わせシリコン基板（ＳＯＩ基板）にあっては、その絶縁層を介在させ表面側に所望の厚さを有するＳＯＩ層１５が形成されることとなる。
【０００４】
【特許文献１】特開２００１−４４３９８号公報
【特許文献２】特開平８−３３０３１６号公報
【０００５】
【発明が解決しようとする課題】
ところが、ＣＯＰが存在しないシリコン単結晶から加工された活性層用のシリコンウェーハを使用しても、シリコン単結晶中には酸素の析出が起こりやすい領域が存在する。
図４は、シリコン単結晶中の欠陥分布を示す断面図である。図４には、シリコン原子の不足から生じた空洞型欠陥（ＣＯＰなど）を有するＣＯＰ領域３１と、シリコン原子が余分に存在することにより生じた転位欠陥を有する転位クラスター領域３２とが存在している。ＣＯＰ領域３１の周辺には、リングＯＳＦ領域３３が存在している。そして、このリングＯＳＦ領域３３と転位クラスター領域３２との間にＣＯＰが存在しない領域が生成される。
このＣＯＰが存在しない領域は、空孔リッチの領域３４と、格子間シリコンリッチの領域３５とを有している。空孔リッチの領域３４は、格子間シリコンリッチの領域３５と比べて、酸素の析出が起こりやすい。
この領域から加工されたシリコンウェーハは、空孔リッチであるため、デバイスを形成する工程中に酸素の析出を引き起こす。この酸素の析出が、ＳＯＩ基板の酸化膜耐圧を悪化させる原因となっていた。
【０００６】
【発明の目的】
この発明は、上記問題点を改善するためになされたもので、シリコンウェーハの表面から酸素が外方拡散され、ＢＭＤ密度が増加しかつ無欠陥層が形成される結果、酸素析出が促進される領域から加工されたシリコンウェーハであっても、酸化膜耐圧などの電気的特性が向上したＳＯＩ基板を得ることができる。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、絶縁層を介在させ表面側にＳＯＩ層を有するＳＯＩ基板を製造するＳＯＩ基板の製造方法において、ＣＯＰが存在しないシリコン単結晶からシリコンウェーハを作製する工程と、このシリコンウェーハに対して絶縁層を形成させる前に不活性ガス雰囲気で熱処理する工程とを含むＳＯＩ基板の製造方法である。
ＳＯＩ基板の活性層用のシリコンウェーハの作製工程では、例えば、チョクラルスキー法（ＣＺ法）により育成され、ＣＯＰが存在しないシリコン単結晶が用いられる。
ＣＯＰが存在しないシリコン単結晶の製造方法は、シリコン単結晶の引き上げの際に、引き上げ速度および結晶内温度勾配の平均値を制御して育成する。具体的には、引上速度をＶｍｍ／ｍｉｎとする。また、Ｓｉ融点から１３００℃までの引上軸方向の結晶内温度勾配の平均値をＧ℃／ｍｍとする。Ｖ／Ｇで表される比を制御すれば、ＣＯＰ欠陥などを排除してシリコン単結晶を育成することができる。そこで、結晶中心から半径４５ｍｍまでの領域では０．２０〜０．２２ｍｍ^２／℃・ｍｉｎとし、半径４５ｍｍから外側の領域ではＶ／Ｇが単調に増加するように目標引上速度を設定する。これにより、シリコン単結晶中のＣＯＰ欠陥が排除される。
このＣＯＰが存在しないシリコン単結晶からシリコンウェーハを加工する。
そして、この加工されたシリコンウェーハに対して、絶縁層を形成させる前に不活性ガス雰囲気中で熱処理を行う。このときの不活性ガスは、窒素ガスやアルゴンガスを使う。また、熱処理は、シリコンウェーハの表面から酸素が効率よく外方拡散する温度、処理時間で行う。
そして、このシリコンウェーハをＳＯＩ基板の活性層用のシリコンウェーハとして使用し、ＳＯＩ基板を作製する。ＳＯＩ基板には、貼り合わせ法またはＳＩＭＯＸ法のいずれかで作製してもよい。
【０００８】
請求項２に記載の発明は、上記不活性ガス雰囲気での熱処理は、上記シリコンウェーハを窒素ガス中またはアルゴンガス中に、１１５０℃以上の温度で６０分間以上保持する請求項１に記載のＳＯＩ基板の製造方法である。
熱処理は、効率よくシリコンウェーハの表面から酸素を外方拡散させるために、不活性ガス雰囲気で行う。特に、窒素ガス中またはアルゴンガス中で熱処理を行う。
熱処理の温度および時間は、１１５０℃以上の温度で、６０分間以上に保持して行う。この条件で行えば、シリコンウェーハの酸化膜耐圧（Ｂモード不良）の良品率が９５％以上に向上する。
【０００９】
請求項３に記載の発明は、上記熱処理は、ＲＴＡ処理を含む請求項１または請求項２に記載のＳＯＩ基板の製造方法である。
上記熱処理の際、ＲＴＡ処理（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）を施す。
【００１０】
請求項４に記載の発明は、上記ＲＴＡ処理は、室温からの昇温する温度が１１５０℃以上、室温からその温度までの昇温する時間が１２０秒以内である請求項３に記載のＳＯＩ基板の製造方法である。
ＲＴＡ処理では、室温からの昇温する温度が１１５０℃以上、室温からその温度までの昇温する時間が１２０秒以内とする。室温からの昇温する温度が１１５０℃未満であると、酸素の外方拡散が得られない。また、室温からその温度までの昇温する時間が１２０秒を越えると、生産性の低下や熱処理炉の耐久性に影響を及ぼす。
【００１１】
請求項５に記載の発明は、上記ＳＯＩ層は、貼り合わせ法またはＳＩＭＯＸ法で作製された請求項１〜請求項４のうちのいずれか１項に記載のＳＯＩ基板の製造方法である。
ＳＯＩ基板の製造方法には、主として２つの製造方法が存在する。すなわち、酸化膜を形成し二枚のシリコンウェーハを結合させたのち研削、研磨してＳＯＩ層を形成する貼り合わせ法と、シリコンウェーハ表面に酸素イオンを注入して酸化膜を形成すると同時に薄膜のＳＯＩ層を形成するＳＩＭＯＸ法とが挙げられる。また、貼り合わせ法には、シリコンウェーハ表面に水素イオンを注入しＳＯＩ層を切り出すスマートカット法が含まれる。
【００１２】
請求項６に記載の発明は、絶縁層を介在させ表面側にＳＯＩ層を有するＳＯＩ基板であって、ＣＯＰが存在しないシリコン単結晶からシリコンウェーハを作製する工程と、このシリコンウェーハに対して不活性ガス雰囲気で熱処理する工程とを経て作製されたＳＯＩ基板である。
【００１３】
【作用】
請求項１に記載のＳＯＩ基板の製造方法にあっては、まず、ＣＯＰが存在しないシリコン単結晶を製造し、このシリコン単結晶からシリコンウェーハを作製する。通常のウェーハ作製プロセスを適用する。そして、このシリコンウェーハに対して、絶縁層を形成させる前に不活性ガスの雰囲気で熱処理を行う。これにより、シリコンウェーハ表面から酸素が外方に拡散する。この結果、酸素析出の欠陥のない表層領域を形成することができる。したがって、酸素析出の起こりやすい領域から加工されたシリコンウェーハであっても、不活性ガスの雰囲気で熱処理を行えば、酸化膜耐圧が良好なＳＯＩ基板を得ることができる。
【００１４】
請求項２に記載のＳＯＩ基板の製造方法にあっては、熱処理が、窒素ガスやアルゴンガス雰囲気で行われるため、シリコンウェーハの表面から、酸素の外方拡散を効率的に行うことができる。これにより、シリコンウェーハの表層に存在する酸素析出の欠陥の総数を減らすことができる。
【００１５】
請求項５に記載のＳＯＩ基板の製造方法にあっては、ＲＴＡ処理での室温からの昇温する温度が１１５０℃以上であれば、酸素の外方拡散が十分に得られる。また、室温からその温度までの昇温する時間が１２０秒以内であれば、スループットに影響を及ぼすことはない。
【００１６】
請求項６に記載のＳＯＩ基板にあっては、ＳＯＩ基板のＳＯＩ層を作製する方法は、貼り合わせ法またはＳＩＭＯＸ法のいずれかの方法で作製することができる。いずれの方法によっても好適なＳＯＩ基板を得ることができる。
【００１７】
【発明の実施の形態】
以下、この発明に係るＳＯＩ基板の製造方法の実施例を図１，図２を参照して説明する。なお、本実施例では貼り合わせ法により作製するＳＯＩ基板を例にとる。
まず、シリコン単結晶引き上げ装置（チョクラルスキー法（ＣＺ）による引き上げ装置）のルツボ内に多結晶高純度シリコンを例えば１４０ｋｇ投入する。そして、この多結晶シリコン中に所定量のボロン（ドーパント）を添加する。ボロン添加量は、シリコン単結晶成長時、その抵抗率が約１０Ωｃｍとなるように調整する。
ＣＺ引き上げ装置のチャンバ内はアルゴンの減圧雰囲気とし、ルツボ内では多結晶シリコンがヒータにより加熱されて溶融する。
そして、シードチャックに取り付けた種結晶を、このシリコンの融液に浸積する。この後、ルツボおよび引き上げ軸を回転させながら、種結晶を上方に所定速度で引き上げる。この結果、直径２００ｍｍのシリコン単結晶棒が引き上げられる。このとき、シリコン単結晶の結晶成長方位は＜１００＞とし、その引き上げられたシリコン単結晶のボディ全長は１４００ｍｍとなる。この引き上げ速度と、シリコン単結晶内の温度勾配の平均値との関係を以下に示す。
【００１８】
すなわち、引き上げ速度をＶｍｍ／ｍｉｎとする。また、シリコン融点から１３００℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値をＧ℃／ｍｍとする。Ｖ／Ｇ値を、結晶中心から半径４５ｍｍまでの領域では、０．２０〜０．２２ｍｍ^２／℃・ｍｉｎに維持する。また、半径４５ｍｍから外側の領域ではＶ／Ｇ値が単調に増加するように結晶軸方向における目標引き上げ速度を設定する。
【００１９】
上記条件で育成したシリコン単結晶中の、酸素誘起積層欠陥（リングＯＳＦ）、赤外散乱欠陥または転位クラスター等が発生していない部位について、定法に則り所定厚さのシリコンウェーハに切断加工する。シリコンウェーハに加工するにあたり、各シリコンウェーハにはその成長軸方向の切り出し位置に対応してレーザマークを連番で打ち込み、シリコンウェーハの成長の履歴を明示する。
そして、各シリコンウェーハに対して所定の鏡面研磨加工を施した後、その表面について「ＳＰ１」測定器によりＬＰＤ（ＬｉｇｈｔＰｏｉｎｔＤｅｆｅｃｔ）の測定を行った。その結果、シリコンウェーハの面内全域において、０．１２μｍ以上の大きさのＬＰＤの総数は５個以下であった。ここで、測定されたＬＰＤはＣＯＰを含まないものと解される。図１の（Ａ）には、この状態での活性層用となるシリコンウェーハ１１を示す。
【００２０】
次に、このシリコンウェーハ１１に対して、図１の（Ｂ）に示すように、所定の熱処理装置を用いて不活性ガス雰囲気で熱処理を行う。ＲＴＡ処理は行わない。このときの熱処理の条件は、シリコンウェーハ１１を窒素ガス中に、１１５０℃で、６０分間保持するものとする。
この熱処理の結果、シリコンウェーハ１１の表面から酸素が外方に拡散することとなる。よって、シリコンウェーハ１１の表裏面には、酸素析出の欠陥のない領域１３ａをそれぞれ形成することができる。
次に、図１の（Ｃ）に示すように、シリコンウェーハ１１を酸化熱処理炉に挿入し、ウェーハの表裏両面に所定の厚さの酸化膜１２を形成する。
【００２１】
一方、図１の（Ｄ）に示すように、支持基板となる別のシリコンウェーハ１４を準備する。このシリコンウェーハ１４は活性層用のシリコンウェーハ１１と同一サイズとする。同一インゴットのＣＯＰフリー領域から切り出したものでも、別の領域から切り出したものでもよい。また、別のインゴットから作製したものであってもよい。このシリコンウェーハ１４は所定のプロセスを経てその表面が鏡面化されている。
次いで、これらのシリコンウェーハ同士を貼り合わせる。このとき、活性層用のシリコンウェーハ１１の酸化膜１２は支持基板用シリコンウェーハ１４の表面（鏡面）に重ね合わされる。図１の（Ｅ）は貼り合わせ後の状態を示す。次に、シリコンウェーハ同士の貼り合わせ強化のため、貼り合わせウェーハに対して、１１００℃、２時間の貼り合わせ熱処理を施す。
次に、図１の（Ｆ）に示すように、この貼り合わせウェーハにおいてはその活性層用のシリコンウェーハ１１側の表面が所定の厚さまで研削され、また、研磨される。この結果、貼り合わせＳＯＩ基板が作製され、このＳＯＩ基板にあっては、その絶縁層（上記酸化膜１２が埋め込み酸化膜となったもの）より表面側に所望の厚さのＳＯＩ層１３が形成されることとなる。このときのＳＯＩ層１３は、約８μｍの厚さにする。
【００２２】
次いで、上記の製造方法により作製したＳＯＩ基板について、ＴＤＤＢ（ＴｉｍｅＤｅｐｅｎｄｅｎｔＤｉｅｌｅｃｔｒｉｃＢｒｅａｋｄｏｗｎ）特性を測定する。
まず、上記ＳＯＩ基板に対して、８００℃、３時間の熱処理を行い、引き続きこれに１０００℃、１６時間の熱処理を施す。これらの熱処理は、酸素雰囲気中で行う。この結果、ＳＯＩ基板のＳＯＩ層表面に酸化膜が形成される。
次に、このＳＯＩ基板の表層に形成された酸化膜を、ＨＦ：Ｈ_２Ｏの混合液で除去する。この結果、ＳＯＩ層が露出する。
次に、このＳＯＩ層表面に公知の方法で所定のＭＯＳ構造を作製する。このときのゲート酸化膜の厚さは、２５ｎｍとする。また、電極としてｎ^＋ｐｏｌｙ−Ｓｉを用い、その電極面積は８ｍｍ^２とする。
このＭＯＳ構造の酸化膜に対して、低電流ＴＤＤＢ法によるＴＤＤＢ特性を調査した。このとき、ＭＯＳ構造のＴＤＤＢ特性が、０．１Ｃ／ｃｍ^２以上を良品と判定した。この結果を図２に示す。尚、シリコン単結晶は、Ｖ／Ｇを変化させて育成している。図２（ａ），（ｃ）は図２（ｂ），（ｄ）と比較し、Ｖ／Ｇが小さい位置から作製したもので、空孔リッチの析出が起こりやすい領域を含まない。
【００２３】
図２（ｃ），（ｄ）は、上記１１５０℃・６０分間の熱処理を行ったシリコンウェーハを使用したＳＯＩ基板に対するＴＤＤＢ測定での結果を示す。黒い部分が不良である。また、図２（ａ）、（ｂ）にはこのような熱処理を行っていないシリコンウェーハを使用して作製したＳＯＩ基板のＴＤＤＢ特性の測定結果を比較例として示す
図２（ｂ）に示すように、Ｖ／Ｇが大きく、熱処理を実施していないシリコンウェーハを使用したＳＯＩ基板には、ＳＯＩ層の中心付近に不良点が見られる。しかし、図２（ａ）に示すように、Ｖ／Ｇが小さくなると、熱処理を実施していないシリコンウェーハを使用したＳＯＩ基板であっても、不良点が減少する。一方、熱処理を実施したシリコンウェーハをＳＯＩ層に用いたＳＯＩ基板は、図２（ｃ），（ｄ）に示すように、Ｖ／Ｇに関係なく全面良品となった。
【００２４】
次に、上記と同様の引き上げ方法を用いてＣＯＰが存在しないシリコン単結晶（酸素濃度：２３．１ｐｐｍａ）を育成し、これから上記の図２（ｂ），（ｄ）の領域の結晶についてシリコンウェーハに加工する。このシリコンウェーハに対し、熱処理の条件を以下の通りに変更して熱処理を行う。そして、これらのシリコンウェーハを用いて上記と同様の方法でＳＯＩ基板を作製し、このＳＯＩ基板のＳＯＩ層におけるＭＯＳ構造でのＴＤＤＢ特性を測定した。このとき、シリコンウェーハの熱処理の温度は、１０５０℃、１１００℃、１１５０℃、１２００℃である。また、その熱処理の時間は、熱処理なし、３０分、６０分、９０分について行った。
熱処理雰囲気は、窒素ガス雰囲気である。
表１にこの測定結果を示す。熱処理の温度が１１５０℃以上であると、ＴＤＤＢ特性で良品率が向上する。逆に、熱処理の温度が１１５０℃未満であると、良品率は低下する。また、熱処理の時間が６０分間以上であると、ＴＤＤＢ特性の良品率が向上する。
以上の結果により、酸素の析出が促進されている領域から加工されたシリコンウェーハであっても、これに対して不活性ガス雰囲気で熱処理を行えば、ＳＯＩ基板の酸化膜耐圧が向上する。
【００２５】
【表１】

【００２６】
さらに、酸素濃度の依存性を考察するために、酸素濃度の異なるシリコン単結晶について同様の試験を行った。表２にこの結果を示す。表２は、シリコン単結晶の育成時の酸素濃度の変化によるＴＤＤＢ特性を示している。熱処理の条件は、窒素ガス中、１１５０℃、６０分間に保持して行った。表２に示すように、酸素濃度が２４ｐｐｍａを越えてしまうと、熱処理による十分なＴＤＤＢ特性の向上の効果が得られない結果となった。
【００２７】
【表２】

【００２８】
また、上記実施例においては不活性ガス雰囲気での熱処理を施した場合について説明したが、上記不活性ガス雰囲気で熱処理を行う際に、ＲＴＡ処理を施してもよい。
加えて昇温速度が速いため、引き上げ直後の結晶に存在するサイズの小さな酸素析出核が消滅する。そして、そのまま不活性ガス雰囲気で熱処理を行うことにより、シリコンウェーハの表層に存在する酸素が外方拡散され、シリコンウェーハの表層に無欠陥層（ＤＺ層）が確保される。
この場合のＲＴＡ処理としては、１１５０℃で１０秒以上必要である。
なお、上記実施例では、ＳＯＩ層の形成法として貼り合わせ法を示したが、この貼り合わせ法に限らず、ＳＩＭＯＸ法で形成してもよい。また、貼り合わせ法の一種であるスマートカット法で作製してもよい。
【００２９】
【発明の効果】
この発明によれば、ＳＯＩ層を形成する前に、シリコンウェーハに対して不活性ガス雰囲気で熱処理を行う。これにより、シリコンウェーハ表面から酸素を効率よく外方拡散させることができる。また、上記熱処理時にＲＴＡ処理を施すと、シリコンウェーハ表面から空孔が充分に生成され、酸素析出物のサイズが均一化する。そして、そのまま不活性雰囲気で熱処理を行うと、シリコンウェーハの表面から酸素が外方拡散され、ＢＭＤ密度が増加しかつ無欠陥層（ＤＺ層）が形成される。この結果、酸素の析出が促進されている領域から加工されたシリコンウェーハであっても、ＳＯＩ基板の酸化膜耐圧などの電気的特性が向上する。
【図面の簡単な説明】
【図１】この発明の第１の実施例に係るＳＯＩ基板の製造方法を示すフロー図である。
【図２】この発明の実施例に係るＳＯＩ基板の酸化膜耐圧の測定点分布を示す平面図である。
（ａ）は、シリコン単結晶の育成速度が大で、熱処理を実施していないシリコンウェーハを用いたＳＯＩ基板の酸化膜耐圧の測定点分布を示す平面図である。
（ｂ）は、シリコン単結晶の育成速度が小で、熱処理を実施していないシリコンウェーハを用いたＳＯＩ基板の酸化膜耐圧の測定点分布を示す平面図である。
（ｃ）は、シリコン単結晶の育成速度が大で、不活性ガス中での熱処理を実施したシリコンウェーハを用いたＳＯＩ基板の酸化膜耐圧の測定点分布を示す平面図である。
（ｄ）は、シリコン単結晶の育成速度が小で、上記熱処理を実施したシリコンウェーハを用いたＳＯＩ基板の酸化膜耐圧の測定点分布を示す平面図である。
【図３】従来技術に係るＳＯＩ基板の製造方法を示すフロー図である。
【図４】従来のシリコン単結晶の欠陥分布を模式的に示すその断面図である。
【符号の説明】
１１シリコンウェーハ、
１２酸化膜、
１３ＳＯＩ層。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing an SOI substrate and an SOI substrate, and more particularly to a technique for manufacturing an SOI substrate having an active layer free of COP.
[0002]
[Prior art]
Compared to conventional silicon wafers, SOI substrates have advantages such as isolation between elements, reduction in parasitic capacitance between the elements and the substrate, and a three-dimensional structure, and are used in high-speed and low-power consumption LSIs.
By the way, a silicon wafer for an active layer of an SOI substrate has a COP (Crystal Originated Particle) generated when a silicon single crystal is pulled. As a result, COP is also present in the active layer of the SOI substrate, and the electrical characteristics, for example, the oxide film breakdown voltage (TDDB characteristic) are reduced in the SOI layer as compared with the SOI layer in which no COP is present.
Therefore, Patent Document 1 discloses a method of manufacturing an SOI substrate using a silicon wafer (pure silicon wafer) having no COP as a silicon wafer for an active layer of the SOI substrate.
[0003]
FIG. 3 shows a method for manufacturing the SOI substrate.
First, as shown in FIG. 3A, a silicon single crystal is grown by the Czochralski method (CZ method), and the silicon wafer 11 to be an active layer is processed. This silicon wafer 11 is processed from a silicon single crystal from which minute defects (for example, COP, OSF, BMD, etc.) are eliminated. In order to eliminate minute defects in the silicon single crystal, the single crystal is pulled up by controlling the pulling rate and the average value of the temperature gradient in the crystal (for example, see Patent Document 2).
Next, as shown in FIG. 3B, an oxide film 12 serving as an insulating layer is formed on the surface layer of the silicon wafer 11. Further, as shown in FIG. 3C, another silicon wafer 14 having the same size to be a support substrate is prepared. Then, as shown in FIG. 3D, the active layer silicon wafer 11 is superimposed on the surface of the support substrate silicon wafer 14 via the oxide film 12. Next, heat treatment for strengthening the bonding between these silicon wafers is performed. As shown in FIG. 3E, in this bonded wafer, the surface of the active layer on the silicon wafer 11 side is ground and polished to a desired thickness. As a result, in this bonded silicon substrate (SOI substrate), the SOI layer 15 having a desired thickness is formed on the surface side with the insulating layer interposed.
[0004]
[Patent Document 1] JP-A-2001-44398 [Patent Document 2] JP-A-8-330316
[Problems to be solved by the invention]
However, even if an active layer silicon wafer processed from a silicon single crystal without COP is used, there is a region where oxygen is likely to precipitate in the silicon single crystal.
FIG. 4 is a cross-sectional view showing the defect distribution in the silicon single crystal. In FIG. 4, there are a COP region 31 having a cavity type defect (such as COP) caused by a shortage of silicon atoms, and a dislocation cluster region 32 having a dislocation defect caused by the presence of extra silicon atoms. Yes. A ring OSF region 33 exists around the COP region 31. Then, a region where no COP exists between the ring OSF region 33 and the dislocation cluster region 32 is generated.
The region where the COP does not exist includes a void-rich region 34 and an interstitial silicon-rich region 35. Compared with the interstitial silicon-rich region 35, the vacancy-rich region 34 is more likely to precipitate oxygen.
Since silicon wafers processed from this region are rich in vacancies, they cause oxygen precipitation during the process of forming the device. This precipitation of oxygen has caused the oxide film breakdown voltage of the SOI substrate to deteriorate.
[0006]
OBJECT OF THE INVENTION
The present invention has been made to remedy the above-mentioned problems. Oxygen is diffused outward from the surface of the silicon wafer, the BMD density is increased, and a defect-free layer is formed. As a result, oxygen precipitation is promoted. Even with a silicon wafer processed from a region, an SOI substrate with improved electrical characteristics such as oxide breakdown voltage can be obtained.
[0007]
[Means for Solving the Problems]
According to a first aspect of the present invention, in an SOI substrate manufacturing method for manufacturing an SOI substrate having an SOI layer on the surface side with an insulating layer interposed therebetween, a step of manufacturing a silicon wafer from a silicon single crystal in which no COP exists, And a step of heat-treating in an inert gas atmosphere before forming an insulating layer on the silicon wafer.
In the manufacturing process of the silicon wafer for the active layer of the SOI substrate, for example, a silicon single crystal grown by the Czochralski method (CZ method) and having no COP is used.
In the method for producing a silicon single crystal without COP, the silicon single crystal is grown by controlling the pulling rate and the average value of the temperature gradient in the crystal. Specifically, the pulling speed is set to Vmm / min. Further, the average value of the temperature gradient in the crystal in the pulling axis direction from the Si melting point to 1300 ° C. is defined as G ° C./mm. By controlling the ratio represented by V / G, it is possible to grow a silicon single crystal while eliminating COP defects and the like. Therefore, the target pulling speed is set such that 0.20 to 0.22 mm ² / ° C./min in the region from the crystal center to a radius of 45 mm and V / G monotonously increases in the region outside the radius 45 mm. This eliminates COP defects in the silicon single crystal.
A silicon wafer is processed from the silicon single crystal without the COP.
Then, the processed silicon wafer is heat-treated in an inert gas atmosphere before the insulating layer is formed. At this time, nitrogen gas or argon gas is used as the inert gas. The heat treatment is performed at a temperature and a treatment time at which oxygen is efficiently diffused out from the surface of the silicon wafer.
Then, this silicon wafer is used as a silicon wafer for the active layer of the SOI substrate to produce an SOI substrate. The SOI substrate may be manufactured by either a bonding method or a SIMOX method.
[0008]
According to a second aspect of the present invention, in the heat treatment in the inert gas atmosphere, the silicon wafer is held in a nitrogen gas or an argon gas at a temperature of 1150 ° C. or higher for 60 minutes or longer. A method for manufacturing a substrate.
The heat treatment is performed in an inert gas atmosphere in order to efficiently diffuse oxygen out of the surface of the silicon wafer. In particular, heat treatment is performed in nitrogen gas or argon gas.
The heat treatment is performed at a temperature of 1150 ° C. or higher for 60 minutes or longer. Under this condition, the non-defective product rate of the oxide film breakdown voltage (B mode defect) of the silicon wafer is improved to 95% or more.
[0009]
A third aspect of the present invention is the method for manufacturing an SOI substrate according to the first or second aspect, wherein the heat treatment includes an RTA process.
During the heat treatment, RTA treatment (Rapid Thermal Annealing) is performed.
[0010]
The invention according to claim 4 is the SOI substrate according to claim 3, wherein in the RTA treatment, the temperature rising from room temperature is 1150 ° C. or more, and the time rising from room temperature to that temperature is within 120 seconds. It is a manufacturing method.
In the RTA treatment, the temperature rising from room temperature is 1150 ° C. or higher, and the time from the room temperature to that temperature is 120 seconds or less. When the temperature rising from room temperature is less than 1150 ° C., oxygen out-diffusion cannot be obtained. Further, if the time for raising the temperature from room temperature to that temperature exceeds 120 seconds, the productivity is lowered and the durability of the heat treatment furnace is affected.
[0011]
A fifth aspect of the present invention is the method for manufacturing an SOI substrate according to any one of the first to fourth aspects, wherein the SOI layer is manufactured by a bonding method or a SIMOX method.
There are mainly two manufacturing methods for manufacturing SOI substrates. That is, an oxide film is formed, and two silicon wafers are bonded together, and then a bonding method in which an SOI layer is formed by grinding and polishing, and an oxide film is formed by implanting oxygen ions on the surface of the silicon wafer. And a SIMOX method for forming an SOI layer. The bonding method includes a smart cut method in which hydrogen ions are implanted into the surface of a silicon wafer to cut out an SOI layer.
[0012]
The invention according to claim 6 is an SOI substrate having an SOI layer on the surface side with an insulating layer interposed, and a step of producing a silicon wafer from a silicon single crystal without COP, It is an SOI substrate manufactured through a process of heat treatment in an active gas atmosphere.
[0013]
[Action]
In the SOI substrate manufacturing method according to the first aspect, first, a silicon single crystal without COP is manufactured, and a silicon wafer is manufactured from the silicon single crystal. Apply normal wafer fabrication process. The silicon wafer is then heat-treated in an inert gas atmosphere before the insulating layer is formed. Thereby, oxygen diffuses outward from the surface of the silicon wafer. As a result, a surface layer region free from oxygen precipitation defects can be formed. Therefore, even if a silicon wafer is processed from a region where oxygen precipitation is likely to occur, an SOI substrate having a good oxide film breakdown voltage can be obtained by performing heat treatment in an inert gas atmosphere.
[0014]
In the method for manufacturing an SOI substrate according to claim 2, since the heat treatment is performed in an atmosphere of nitrogen gas or argon gas, the outward diffusion of oxygen can be efficiently performed from the surface of the silicon wafer. Thereby, the total number of oxygen precipitation defects existing on the surface layer of the silicon wafer can be reduced.
[0015]
In the method for manufacturing an SOI substrate according to claim 5, when the temperature rising from room temperature in the RTA treatment is 1150 ° C. or more, oxygen outdiffusion is sufficiently obtained. Further, if the time for raising the temperature from room temperature to that temperature is within 120 seconds, the throughput is not affected.
[0016]
In the SOI substrate according to the sixth aspect, the method for producing the SOI layer of the SOI substrate can be produced by either a bonding method or a SIMOX method. A suitable SOI substrate can be obtained by any method.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of a method for manufacturing an SOI substrate according to the present invention will be described below with reference to FIGS. Note that in this embodiment, an SOI substrate manufactured by a bonding method is taken as an example.
First, for example, 140 kg of polycrystalline high-purity silicon is put into a crucible of a silicon single crystal pulling apparatus (a pulling apparatus using the Czochralski method (CZ)). Then, a predetermined amount of boron (dopant) is added to the polycrystalline silicon. The boron addition amount is adjusted so that the resistivity is about 10 Ωcm during the growth of the silicon single crystal.
The chamber of the CZ pulling apparatus has a reduced-pressure atmosphere of argon, and in the crucible, polycrystalline silicon is heated and melted by a heater.
Then, the seed crystal attached to the seed chuck is immersed in the silicon melt. Thereafter, the seed crystal is pulled upward at a predetermined speed while rotating the crucible and the pulling shaft. As a result, a silicon single crystal rod having a diameter of 200 mm is pulled up. At this time, the crystal growth orientation of the silicon single crystal is <100>, and the total body length of the pulled silicon single crystal is 1400 mm. The relationship between this pulling rate and the average value of the temperature gradient in the silicon single crystal is shown below.
[0018]
That is, the pulling speed is set to Vmm / min. The average value of the temperature gradient in the crystal in the pulling axis direction in the temperature range from the silicon melting point to 1300 ° C. is G ° C./mm. The V / G value is maintained at 0.20 to 0.22 mm ² / ° C./min in the region from the crystal center to a radius of 45 mm. Further, the target pulling speed in the crystal axis direction is set so that the V / G value increases monotonously in the region outside the radius of 45 mm.
[0019]
In a silicon single crystal grown under the above conditions, a portion where no oxygen-induced stacking fault (ring OSF), infrared scattering defect, dislocation cluster or the like is generated is cut into a silicon wafer having a predetermined thickness according to a standard method. When processing into silicon wafers, laser marks are sequentially inserted into the silicon wafers corresponding to the cutting positions in the growth axis direction to clearly show the history of silicon wafer growth.
Each silicon wafer was subjected to predetermined mirror polishing, and then the surface was subjected to LPD (Light Point Defect) measurement using an “SP1” measuring device. As a result, the total number of LPDs having a size of 0.12 μm or more was 5 or less over the entire area of the silicon wafer. Here, it is understood that the measured LPD does not include COP. FIG. 1A shows a silicon wafer 11 for an active layer in this state.
[0020]
Next, as shown in FIG. 1B, the silicon wafer 11 is heat-treated in an inert gas atmosphere using a predetermined heat treatment apparatus. RTA processing is not performed. As the conditions for the heat treatment at this time, the silicon wafer 11 is held in nitrogen gas at 1150 ° C. for 60 minutes.
As a result of this heat treatment, oxygen diffuses outward from the surface of the silicon wafer 11. Therefore, regions 13a free from oxygen precipitation defects can be formed on the front and back surfaces of the silicon wafer 11, respectively.
Next, as shown in FIG. 1C, the silicon wafer 11 is inserted into an oxidation heat treatment furnace, and oxide films 12 having a predetermined thickness are formed on both the front and back surfaces of the wafer.
[0021]
On the other hand, as shown in FIG. 1D, another silicon wafer 14 to be a support substrate is prepared. The silicon wafer 14 has the same size as the silicon wafer 11 for the active layer. It may be cut out from the COP free area of the same ingot or cut out from another area. Moreover, what was produced from another ingot may be used. The surface of the silicon wafer 14 is mirror-finished through a predetermined process.
Next, these silicon wafers are bonded together. At this time, the oxide film 12 of the active layer silicon wafer 11 is superimposed on the surface (mirror surface) of the support substrate silicon wafer 14. FIG. 1E shows a state after bonding. Next, in order to strengthen the bonding between the silicon wafers, the bonded wafer is subjected to bonding heat treatment at 1100 ° C. for 2 hours.
Next, as shown in FIG. 1F, the surface of the bonded wafer on the side of the silicon wafer 11 for the active layer is ground to a predetermined thickness and polished. As a result, a bonded SOI substrate is manufactured. In this SOI substrate, an SOI layer 13 having a desired thickness is formed on the surface side of the insulating layer (the oxide film 12 is a buried oxide film). Will be. At this time, the SOI layer 13 has a thickness of about 8 μm.
[0022]
Next, a TDDB (Time Dependent Dielectric Breakdown) characteristic is measured for the SOI substrate manufactured by the above manufacturing method.
First, the SOI substrate is subjected to heat treatment at 800 ° C. for 3 hours, and subsequently subjected to heat treatment at 1000 ° C. for 16 hours. These heat treatments are performed in an oxygen atmosphere. As a result, an oxide film is formed on the SOI layer surface of the SOI substrate.
Next, the oxide film formed on the surface layer of the SOI substrate is removed with a mixed solution of HF: H ₂ O. As a result, the SOI layer is exposed.
Next, a predetermined MOS structure is formed on the surface of the SOI layer by a known method. The thickness of the gate oxide film at this time is 25 nm. In addition, n ⁺ poly-Si is used as an electrode, and the electrode area is 8 mm ² .
The TDDB characteristic by the low current TDDB method was investigated for the oxide film having the MOS structure. At this time, a TDDB characteristic of the MOS structure was determined to be 0.1 C / cm ² or more as a non-defective product. The result is shown in FIG. The silicon single crystal is grown by changing V / G. 2 (a) and 2 (c) are produced from a position where V / G is small as compared with FIGS. 2 (b) and 2 (d) and do not include a region where vacancy-rich precipitation is likely to occur.
[0023]
FIGS. 2C and 2D show the results of TDDB measurement on an SOI substrate using the silicon wafer subjected to the heat treatment at 1150 ° C. for 60 minutes. The black part is bad. FIGS. 2A and 2B show the measurement results of the TDDB characteristics of an SOI substrate manufactured using a silicon wafer not subjected to such heat treatment, as shown in FIG. In addition, an SOI substrate using a silicon wafer having a large V / G and not subjected to heat treatment has a defect point near the center of the SOI layer. However, as shown in FIG. 2A, when V / G is reduced, defective points are reduced even in an SOI substrate using a silicon wafer that has not been heat-treated. On the other hand, as shown in FIGS. 2C and 2D, the SOI substrate using the heat-treated silicon wafer as the SOI layer was a non-defective product regardless of V / G.
[0024]
Next, a silicon single crystal (oxygen concentration: 23.1 ppma) in which COP does not exist is grown using the same pulling method as described above, and a silicon wafer is obtained from the region shown in FIGS. 2 (b) and 2 (d). To process. The silicon wafer is subjected to heat treatment by changing the heat treatment conditions as follows. Then, using these silicon wafers, an SOI substrate was manufactured by the same method as described above, and the TDDB characteristics in the MOS structure in the SOI layer of this SOI substrate were measured. At this time, the heat treatment temperature of the silicon wafer is 1050 ° C., 1100 ° C., 1150 ° C., and 1200 ° C. The heat treatment was performed for 30 minutes, 60 minutes, and 90 minutes without heat treatment.
The heat treatment atmosphere is a nitrogen gas atmosphere.
Table 1 shows the measurement results. When the temperature of the heat treatment is 1150 ° C. or higher, the yield rate is improved due to TDDB characteristics. On the contrary, if the temperature of the heat treatment is less than 1150 ° C., the yield rate decreases. In addition, when the heat treatment time is 60 minutes or more, the yield rate of TDDB characteristics is improved.
Based on the above results, even if a silicon wafer is processed from a region where the precipitation of oxygen is promoted, if the heat treatment is performed in an inert gas atmosphere, the oxide film breakdown voltage of the SOI substrate is improved.
[0025]
[Table 1]

[0026]
Furthermore, in order to consider the dependence of oxygen concentration, a similar test was performed on silicon single crystals having different oxygen concentrations. Table 2 shows the results. Table 2 shows TDDB characteristics according to changes in oxygen concentration during the growth of the silicon single crystal. The heat treatment was performed in nitrogen gas at 1150 ° C. for 60 minutes. As shown in Table 2, when the oxygen concentration exceeded 24 ppma, the effect of sufficiently improving the TDDB characteristics by the heat treatment was not obtained.
[0027]
[Table 2]

[0028]
Moreover, although the case where the heat treatment was performed in an inert gas atmosphere has been described in the above embodiment, the RTA treatment may be performed when the heat treatment is performed in the inert gas atmosphere.
In addition, since the rate of temperature rise is fast, small-sized oxygen precipitation nuclei that exist in the crystal immediately after pulling disappear. Then, by performing heat treatment in an inert gas atmosphere as it is, oxygen existing in the surface layer of the silicon wafer is diffused outward, and a defect-free layer (DZ layer) is secured on the surface layer of the silicon wafer.
In this case, the RTA treatment requires 10 seconds or more at 1150 ° C.
In the above embodiment, the bonding method is shown as the method for forming the SOI layer. However, the method is not limited to this bonding method, and it may be formed by the SIMOX method. Moreover, you may produce by the smart cut method which is a kind of bonding method.
[0029]
【The invention's effect】
According to the present invention, before the SOI layer is formed, the silicon wafer is heat-treated in an inert gas atmosphere. Thereby, oxygen can be efficiently diffused out of the silicon wafer surface. Further, when the RTA treatment is performed during the heat treatment, vacancies are sufficiently generated from the surface of the silicon wafer, and the size of oxygen precipitates is made uniform. When heat treatment is performed in an inert atmosphere as it is, oxygen is diffused outward from the surface of the silicon wafer, the BMD density is increased, and a defect-free layer (DZ layer) is formed. As a result, even in the case of a silicon wafer processed from a region where the precipitation of oxygen is promoted, the electrical characteristics such as the oxide film breakdown voltage of the SOI substrate are improved.
[Brief description of the drawings]
FIG. 1 is a flowchart showing a method for manufacturing an SOI substrate according to a first embodiment of the present invention.
FIG. 2 is a plan view showing a distribution of measurement points of oxide film breakdown voltage of an SOI substrate according to an embodiment of the present invention.
(A) is a top view which shows the measurement point distribution of the oxide film pressure | voltage resistance of the SOI substrate using the silicon wafer which the growth rate of a silicon single crystal is large and is not heat-processing.
(B) is a plan view showing the measurement point distribution of the oxide film breakdown voltage of an SOI substrate using a silicon wafer on which a silicon single crystal has a low growth rate and is not subjected to heat treatment.
(C) is a top view which shows the measurement point distribution of the oxide film pressure | voltage resistance of the SOI substrate using the silicon wafer which the growth rate of the silicon single crystal was high and heat-processed in inert gas.
(D) is a top view which shows the measurement point distribution of the oxide film pressure | voltage resistance of the SOI substrate using the silicon wafer which the growth rate of the silicon single crystal was small and which performed the said heat processing.
FIG. 3 is a flowchart showing a method for manufacturing an SOI substrate according to the prior art.
FIG. 4 is a cross-sectional view schematically showing a defect distribution of a conventional silicon single crystal.
[Explanation of symbols]
11 Silicon wafer,
12 Oxide film,
13 SOI layer.

Claims

In an SOI substrate manufacturing method for manufacturing an SOI substrate having an SOI layer on the surface side with an insulating layer interposed therebetween,
Producing a silicon wafer from a silicon single crystal without COP;
And a step of heat-treating the silicon wafer in an inert gas atmosphere before forming an insulating layer.

2. The method for manufacturing an SOI substrate according to claim 1, wherein the heat treatment in the inert gas atmosphere is performed by holding the silicon wafer in nitrogen gas or argon gas at a temperature of 1150 ° C. or more for 60 minutes or more.

The method for manufacturing an SOI substrate according to claim 1, wherein the heat treatment includes an RTA process.

4. The method for manufacturing an SOI substrate according to claim 3, wherein in the RTA treatment, the temperature rising from room temperature is 1150 ° C. or more, and the time from the room temperature to that temperature is 120 seconds or less.

The method for manufacturing an SOI substrate according to claim 1, wherein the SOI layer is manufactured by a bonding method or a SIMOX method.

An SOI substrate having an SOI layer on the surface side with an insulating layer interposed therebetween,
An SOI substrate manufactured through a process of manufacturing a silicon wafer from a silicon single crystal without COP and a process of heat-treating the silicon wafer in an inert gas atmosphere.