[go: up one dir, main page]

JP2004296835A - ダマシン構造を形成する方法 - Google Patents

ダマシン構造を形成する方法 Download PDF

Info

Publication number
JP2004296835A
JP2004296835A JP2003087893A JP2003087893A JP2004296835A JP 2004296835 A JP2004296835 A JP 2004296835A JP 2003087893 A JP2003087893 A JP 2003087893A JP 2003087893 A JP2003087893 A JP 2003087893A JP 2004296835 A JP2004296835 A JP 2004296835A
Authority
JP
Japan
Prior art keywords
layer
forming
chamber
via hole
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003087893A
Other languages
English (en)
Inventor
Hiroya Tanaka
田中　寛也
Yoshio Ishikawa
石川　吉夫
Keiji Horioka
堀岡　啓治
Yuzuru Ueda
譲 植田
Hidetaka Oshio
英隆 押尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to JP2003087893A priority Critical patent/JP2004296835A/ja
Priority to US10/699,157 priority patent/US20040192051A1/en
Publication of JP2004296835A publication Critical patent/JP2004296835A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ＭＷＢＣを良好に保ちつつ、ＳｉＣ又はＳｉＣＮを含むバリア層を有する絶縁体部にダマシン構造を形成する方法を提供する。
【解決手段】本発明のダマシン構造を形成する方法では、ＳｉＣ又はＳｉＣＮを含むバリア層４４をエッチングするプロセスガスに、主としてＣＨＦ３を含むプロセスガスが用いられる。ＣＨＦ３をバリア層４４のエッチングに用いるプロセスガスとすることによって、水素原子と炭素原子を含む重合体が処理チャンバ内に堆積し難くなる。したがって、かかる方法によれば、ＭＷＢＣを良好に保ちことが可能となる。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は、ダマシン構造を形成する方法に関するものである。
【０００２】
【従来の技術】
集積回路における配線構造の微細化に伴い、かかる配線構造にダマシン構造を適用することが注目されている。一般にダマシン構造が形成される絶縁体部は、金属配線層上に積層されるバリア層と、バリア層上に積層される絶縁体層とを有する。ダマシン構造では、金属配線層上に積層されるバリア層及び絶縁体層にビア孔がＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によって形成され、絶縁体層にトレンチがＲＩＥによって形成される。ビア孔及びトレンチには配線材料がめっきされ、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって絶縁体層の表面が研磨されることによって、ダマシン構造が形成される。上記のバリア層は、一般にＳｉＮによって構成される。かかるバリア層のエッチングには、ＳｉＮへの選択性を得るために、主としてＣＨ２Ｆ２を含むプロセスガスが用いられている（例えば特許文献１）。
【０００３】
ところで、近年の配線構造の更なる微細化に伴い、絶縁体層の低誘電率化が進められており、バリア層も低誘電率化が進められている。ＳｉＮに代わる低誘電率の材料としては、ＳｉＣ又はＳｉＣＮが用いられている。
【０００４】
【特許文献１】
特開２０００−０９１４２５号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、ＳｉＣ又はＳｉＣＮを含むバリア層を、従来から用いられているＣＨ２Ｆ２を主として含むプロセスガスによってエッチングした場合に、チャンバ内に炭素原子と水素原子とを含む重合体が堆積する結果、ＭＷＢＣ（Ｍｅａｎ Ｗａｆｅｒｓ Ｂｅｔｗｅｅｎ Ｃｌｅａｎｉｎｇ）が低下する。
【０００６】
そこで本発明は、ＭＷＢＣを良好に保ちつつ、ＳｉＣ又はＳｉＣＮを含むバリア層を有する絶縁体部にダマシン構造を形成する方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明のダマシン構造を形成する方法は、基板上に設けられた金属配線層上に形成され、ＳｉＣ又はＳｉＣＮを含む第１の層を有する絶縁体部にダマシン構造を形成する方法であって、基板が収容されるチャンバ内にＣＨＦ３を含むガスを供給し、該第１のチャンバ内にプラズマを発生することによって第１の層に金属配線層へ通じるビア孔を形成する工程を備えることを特徴としている。
【０００８】
かかる発明によれば、第１の層のエッチングに用いられるプロセスガスは、ＣＨＦ３を含み、従来から用いられているＣＨ２Ｆ２を含むプロセスガスに比べて、水素原子の含有量が少ない。したがって、炭素原子と水素原子との反応による重合体がチャンバ内に堆積し難いので、ＭＷＢＣを良好に保つことができる。
【０００９】
また、本発明のダマシン構造を形成する方法においては、絶縁体部は、第１の層上に酸化物を含む第２の層を有しており、第２の層には、ビア孔が形成されており、第１の層をエッチングする工程において、第２の層に形成されたビア孔に連続するビア孔が該第１の層に形成される。
【００１０】
かかる発明によれば、ＣＨＦ３を含むプロセスガスを用いることによって、第１の層を選択的にエッチングすることができる。
【００１１】
また、上記目的を達成するため、本発明のダマシン構造を形成する方法は、基板上に設けられた金属配線層上に形成され、ＳｉＣ又はＳｉＣＮを含む第１の層を有する絶縁体部にダマシン構造を形成する方法であって、チャンバに酸素を含む第１のガスを供給し、チャンバ内にプラズマを発生することによって、第２の層上に形成される第１のレジストマスクを除去する工程と、上記のチャンバ内にＣＨＦ３を含む第２のガスを供給し、該チャンバ内にプラズマを発生することによって第１のレジストマスクが除去された基板の第１の層に金属配線へ通じるビア孔を形成する工程とことを特徴としている。
【００１２】
かかる発明によれば、第１の層のエッチングに用いられるプロセスガスはＣＨＦ３を含み、従来から用いられているＣＨ２Ｆ２を主として含むプロセスガスに比べて、水素原子の含有量が少ない。したがって、炭素原子と水素原子との反応による重合体がチャンバ内に堆積し難いので、ＭＷＢＣを良好に保つことができる。また、同チャンバ内において酸素プラズマによるアッシング工程を行うので、チャンバ内に上記の重合体が堆積しても、重合体は酸素プラズマアッシングによって除去される。
【００１３】
また、本発明のダマシン構造を形成する方法においては、第２の層上にビア孔を形成するための第２のレジストマスクを該第２の層上に形成する工程と、第２の層をエッチングすることによって該第２の層にビア孔を形成する工程と、酸素プラズマアッシングによって前記第２のレジストマスクを除去する工程と、第２のレジストマスクが除去された前記第２の層にトレンチを形成するための前記第１のレジストマスクを該第２の層上に形成する工程と、第２の層をエッチングすることによって該第２の層にトレンチを形成する工程とを更に備え、トレンチの形成後に、基板を上記のチャンバに収容し、該チャンバ内において第２の層上に形成された第１のレジストマスクを除去し、第１のレジストマスク除去後に、同チャンバにおいて第１の層にビア孔を形成することが好ましい。
【００１４】
かかる方法では、第２の層にビア孔が形成された後、更に第２の層にはトレンチが形成される。トレンチを形成した後、第１の層にビア孔が形成されることによって、金属配線層に通じるビア孔が形成される。第１の層のエッチングにＣＨＦ３を含むプロセスガスが用いられているので、上述したようにチャンバ内に重合体が堆積し難い。したがって、金属配線層の金属配線にも重合物が堆積し難いので、多層配線の抵抗値を小さく保つことができる。また、絶縁体層におけるトレンチ内壁面にも重合体が堆積し難いので、かかる重合体がマイクロマスクとなってトレンチ内壁面等がプロセスガスによって荒らされるという事態を抑制することができる。
【００１５】
また、発明者は、ＣＨＦ３を主として含む上記のプロセスガスにＯ２とＮ２を更に含める場合に、かかるプロセスガスに絶縁体層のトレンチ内壁が長時間晒されることによってトレンチ内壁面が荒れた状態となり、上記のプロセスガスにＯ２とＮ２のいずれかを択一的に含める場合にはトレンチ内壁面が平坦に保たれるという知見を得た。かかる知見に基づき、本発明のダマシン構造を形成する方法において、第２のガスは、Ｏ２及びＮ２のいずれかを含むことを特徴としている。
【００１６】
【発明の実施の形態】
本発明の第１の実施形態にかかるダマシン構造を形成する方法について添付の図面を参照して説明する。なお、以下の実施形態に関する説明においては、各図面において同一または相当の部分については同一の符号を用いる。図１は、かかる方法に用いられる基板処理装置１を概略的に示す図である。
【００１７】
基板処理装置１は、いわゆる枚葉式のマルチチャンバ型である。基板処理装置１では、ベースブロック１０の周囲に、複数の処理チャンバ１２ａ，１２ｂ，１２ｃ，１２ｄ及びロードロックチャンバ１４ａ，１４ｂが接続されている。基板処理装置１では、ベースブロック１０内の搬送チャンバ１６に設けられた搬送ロボット１８によって、ウェハＷが一枚ずつロードロックチャンバ１４ａ，１４ｂと処理チャンバ１２ａ〜１２ｄとの間で搬送され、処理される。
【００１８】
処理チャンバ１２ａ〜１２ｄは、それぞれ同様の構造を有する。図２は、処理チャンバ１２ｂを概略的に示す図である。処理チャンバ１２ｂは、反応室２０を有している。反応室２０には、一対の平行平板電極２２及び２４を有しており、電極２２はウェハＷを支持する支持部としての機能も有する。電極２２には、インピーダンス整合器２６が接続されており、インピーダンス整合器２６には高周波電源部２８が接続されている。高周波電源部２８は、所定範囲の周波数を有する高周波電力を発生することができる。インピーダンス整合器２６を介して電極２２に高周波電力が供給されることによって、処理チャンバ１２ａでは、平行平板電極２２と２４との間にプラズマを発生させることができる。
【００１９】
処理チャンバ１２ｂは、ガス供給系３０を有しており、ガス供給系から供給されるプロセスガスは、配管３２を介して反応室２０に供給される。本実施形態のガス供給系３０はＣＨＦ３を供給するガス供給源３０ａを有しているまた、処理チャンバ１２ａは、反応室２０の減圧を行うための真空ポンプ３４を有しており、真空ポンプ３４は排気管３６を介して反応室２０に接続されている。
【００２０】
以下、基板処理装置１を用いて行われる本実施形態の方法について説明する。図３（ａ）は、ビア孔を形成するための第１のレジストマスク５０が形成された絶縁体部４２を概略的に示す図である。
【００２１】
絶縁体部４２は、ウェハＷ上に設けられた金属配線層４０上に形成されている。金属配線層４０は、酸化物を含む絶縁体層４０ａに下層配線４０ｂが形成された層である。金属配線層４０の層厚は、０．４μｍである。下層配線４０ｂは、例えば、Ｃｕによって構成される。なお、下層配線４０ｂは、Ｃｕに限らず、ＡｌやＷによって構成されても良い。
【００２２】
絶縁体部４２は、バリア層４４と、第１絶縁体層４６と、第２絶縁体層４８とを有する。バリア層４４は、金属配線４２上に形成されている。バリア層４４は、ＳｉＣを含む層である。バリア層４４の層厚は、０．０５μｍである。第１絶縁体層４６は、バリア層４４上に形成されている。第１絶縁体層４６の層厚は０．３μｍである。第１絶縁体層４６は、低誘電率の絶縁体層である。第１絶縁体層４６を構成する材料としては、ＳｉＯＣが例示される。上記のバリア層４４は、ＳｉＯＣを基板上に成長させる際に、金属配線層４０の銅配線４０ａとの反応を抑制するために設けられている。また、バリア層４４は、第１絶縁体層４６をエッチングする際のエッチングストッパとしての機能を有している。なお、バリア層４４を構成する材料は、ＳｉＣＮであっても良い。また、第１絶縁体層４６を構成する材料として、ＳｉＯＣに代えて、フルオロケイ酸塩ガラス（ＦＳＧ）を用いることができる。
【００２３】
第２絶縁体層４８は、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）によって形成される絶縁膜である。第２絶縁体層４８の層厚は０．２μｍである。第２絶縁体層４８を構成する材料には、この他にスピンオンガラス（ＳＯＧ）を用いることができる。
【００２４】
本実施形態の方法においては、まず、図３（ａ）に示すように、絶縁体部４２の第２絶縁体層４８上には、ビア孔を形成するために開口された第１のレジストマスク５０が形成される。
【００２５】
次の工程においては、絶縁体部４２において第２絶縁体層４８と第１絶縁体層４６とにビア孔５２が形成される。図３（ｂ）は、ビア孔５２を形成する工程を概略的に示す図である。かかる工程は、図１に示す処理チャンバ１２ａにおいて行われる。処理チャンバ１２ａのガス供給系３０はガス供給源３０ｆを有している。ガス供給源３０ｆから供給されるプロセスガスとしては、ＣＦ４が例示される。ガス供給源３０ｆから反応室２０に、プロセスガスが供給され、平行平板電極２２と２４の間にプラズマが形成される。電極２２上に載置される絶縁体部４２の第１絶縁体層４６及び第２絶縁体層４６は、プロセスガスの活性種との反応によってエッチングされ、絶縁体部４２にビア孔５２が形成される。なお、バリア層４４に対して第１絶縁体層４６への選択性を得る為に、第１絶縁体層４６のエッチングによってビア孔５２がバリア層４４に至る直前に、第１絶縁体層４６のエッチングに用いるプロセスガスをＣＦ４からＣ４Ｆ６とＮ２との混合ガスに切り替えても良い。
【００２６】
次の工程においては、アッシング装置７０を用いて、第１レジストマスク５０が酸素プラズマアッシングにより除去される。図３（ｃ）は、第１のレジストマスクを除去する工程を概略的に示す断面図である。アッシング装置７０では、酸素供給源７０ａから酸素がチャンバ内に供給され、チャンバ内にプラズマが形成されることによって、第１のレジストマスクが除去される。
【００２７】
次の工程においては、第１絶縁体層４６及び第２絶縁体層４８にトレンチを形成するためのマスクが形成される。図３（ｄ）は、トレンチを形成するためのマスクが形成された絶縁体部４２の断面図である。本工程においては、トレンチを形成するために開口された第２レジストマスク５４が第２絶縁体層４８上に形成される。そして、ＢＡＲＣと称される第２レジストマスク５４と同様の材料によって構成されるマスク５６によって、ビア孔５２が埋められる。
【００２８】
次の工程においては、第２レジストマスク５４が形成された絶縁体部４２をエッチングすることによってトレンチ５８が形成される。図３（ｅ）は、トレンチ５８を形成する工程を概略的に示す図である。トレンチは、第２絶縁体層４８から第１絶縁体層４６の所定の深さまで形成される。かかる工程も処理チャンバ１２ａにおいて行われる。また、この工程に用いられるプロセスガスは、ビア孔５２の形成に用いられるプロセスガスと同様である。
【００２９】
次の工程においては、トレンチ形成用の第２レジストマスク５４及びマスク５６が除去される。図３（ｆ）は、トレンチ形成用のマスクを除去する工程を概略的に示す図である。かかる工程もアッシング装置７０を用いて行われ、酸素プラズマアッシングによって第２レジストマスク５４及びマスク５６が除去される。
【００３０】
次の工程においては、バリア層４４にビア孔５２が形成される。ビア孔５２は、金属配線層４０の下層配線４０ｂに通じる孔とされる。図３（ｇ）は、バリア層４４にビア孔５２を形成する工程を概略的に示す断面図である。かかる工程は、処理チャンバ１２ｂにおいて行われる。処理チャンバ１２ｂでは、ガス供給源３０ａから反応室２０にＣＨＦ３を含むプロセスガスが供給される。ＣＨＦ３を用いることによって、バリア層４４を選択的にエッチングすることができる。
【００３１】
以上の工程を経た絶縁体部４２は、ウェットクリーニングが施され、絶縁体部４２にＣｕめっきが施されることによって、ビア孔５２及びトレンチ５８にＣｕが埋め込まれる。そして、第２絶縁体層４８の表面上のＣｕがＣＭＰによって除去される。
【００３２】
以下、第１実施形態の方法の作用及び効果について説明する。第１実施形態の方法によれば、バリア層４４をエッチングするためのプロセスガスには、ＣＨＦ３が含まれる。ＣＨＦ３は、従来用いられていたプロセスガスのＣＨ２Ｆ２より、水素原子と炭素原子とを含む重合体を発生し難く、チャンバ１２ｂの反応室２０内に重合体が堆積し難い。したがって、チャンバ１２ｂによるＭＷＢＣが良好に保たれる。
【００３３】
図４（ａ）は、初期状態のチャンバ１２ｂの反応室２０の状態を示す。図４（ｂ）は、図４（ａ）に示すチャンバ１２ｂの反応室２０が、ＣＨＦ３をプロセスガスとして２時間のエッチングプロセスを経た状態を示す。図４（ｃ）は、図４（ａ）と同様に初期状態のチャンバの反応室の状態を示し、図４（ｄ）は、図４（ｃ）に示すチャンバの反応室がＣＨＦ３をプロセスガスに２時間のエッチングプロセスを経た状態を示す。
【００３４】
図４（ｄ）に示されるように、ＣＨ２Ｆ２がプロセスガスに用いられると、２時間のエッチング工程を経過した時点で、反応室内には過剰に重合物が堆積する。これに比して、図４（ｂ）に示されるように、ＣＨＦ３がプロセスガスに用いられると、２時間のエッチングプロセスを経ても、反応室２０には重合体が堆積し難く、図４（ａ）に示す初期状態と同様の状態が維持されている。
【００３５】
本発明の第２実施形態にかかるダマシン構造を形成する方法について説明する。図５は、第２実施形態の方法に用いられる基板処理装置１の処理チャンバ１２ｂを概略的に示す図である。かかる処理チャンバ１２ｂは、ガス供給系３０から供給するプロセスガスを切り替えることができる。チャンバ１２ｂのガス供給系３０は、ＣＨＦ３を含むプロセスガスを供給するガス供給源３０ａと、酸素を供給するためのガス供給源３０ｂとを有しており、ＣＨＦ３を含むプロセスガスと酸素を含むプロセスガスとを切り替えて反応室２０に供給することができる。したがって、チャンバ１２ｂを用いることによって、酸素プラズマアッシングと、ＣＨＦ３含むプロセスガスによるエッチングを行うことができる。酸素プラズマアッシングとエッチングとを一つの処理チャンバ内で行うことができる基板処理装置としては、例えば、ＵＳ，Ｐａｔｅｎｔ，Ｎｏ．６，５００，３５７に記載の基板処理装置を用いることができる。
【００３６】
図６は本実施形態の工程を概略的に示す図である。本方法では、図６（ｆ）に示される酸素プラズマアッシングによる第２のレジストマスク５４及びマスク５６のアッシング工程と、図６（ｇ）に示されるＣＨＦ３によるバリア層４４のビア孔５２のエッチング工程とが、一つのチャンバ１２ｂ内において行われる。その他の工程については第１実施形態の方法と同様であるので、説明を省略する。
【００３７】
以下、第２実施形態の方法の作用及び効果を説明する。かかる方法によれば、バリア層４４のエッチングに用いられるプロセスガスには、ＣＨＦ３が含まれので、チャンバ１２ｂの反応室２０内に重合体が堆積し難い。したがって、チャンバ１２ｂによるＭＷＢＣが良好に保たれる。さらに、チャンバ１２ｂでは、反応室２０に重合体が堆積しても、酸素プラズマアッシングによって除去される。
【００３８】
また、反応室２０に重合体が堆積し難いので、バリア層４４のビア孔５２が形成された後に、金属配線層４０の下層配線４０ｂ表面に重合体が堆積し難い。したがって、めっきによって形成される下層配線４０ｂを含む多層配線の抵抗値が、低く保たれる。
【００３９】
図７は、本方法によって製造される絶縁体部における多層配線と、ＣＨ２Ｆ２を含むガスによりバリア層がエッチングされた場合の絶縁体部における多層配線の各々のチェーンレジスタンスを計測した結果を示すグラフである。
【００４０】
図７に示すグラフでは、横軸はチェーンレジスタンスであり、縦軸は累積確率である。図７のグラフから明確なように、ＣＨ２Ｆ２によってバリア層がエッチングされた多層配線のチェーンレジスタンスは高い。一方、ＣＨＦ３によってバリア層４４がエッチングされる本方法によれば、製造されるダマシン構造の多層配線のチェーンレジスタンスは低い値となっており、また、チェーンレジスタンスのバラツキが小さいことは明らかである。
【００４１】
また、本方法によれば、ＣＨＦ３によってバリア層４４のビア孔５２が形成される際、プロセスガスに曝される第２絶縁体層４８の表面、トレンチ５２の内壁面の荒れを抑制することができる。
【００４２】
図８（ａ）は、本方法によって製造される絶縁体部４２の断面図である。図８（ｂ）は、本方法によって製造されるトレンチ５８の底の第１絶縁体層４６の断面を示す走査電子顕微鏡（ＳＥＭ）写真である。図８（ｃ）は、従来方法、すなわちＣＨ２Ｆ２を含むプロセスガスによってバリア層にビア孔が形成された絶縁体部のうちトレンチの底の第１絶縁体層の断面を示すＳＥＭ写真である。従来方法では、バリア層にビア孔が形成される際に、トレンチの底の第１絶縁体層の面に重合体がマイクロマスクとして付着する。マイクロマスクが付着した状態において、バリア層のエッチングに用いられるプロセスガスに曝される結果、図８（ｃ）に示されるようにトレンチの底の第１絶縁体層の面が荒れた状態となる。
【００４３】
一方、本方法によれば、重合体が発生し難いので、トレンチ５８底の第１絶縁体層４６の面６０に重合体が付着し難い。したがって、図８（ｂ）に示されるように、バリア層４４のエッチングを行っても、面６０が平坦に保たれている。
【００４４】
以下、第３実施形態にかかるダマシン構造を形成する方法について説明する。図９は、第３実施形態の方法に用いられる基板処理装置１の処理チャンバ１２ｂを概略的に示す図である。かかる処理チャンバ１２ｂのガス供給系３０は、ＣＨＦ３を供給するガス供給源３０ａと、Ｏ２を供給するガス供給源３０ｂと、Ｎ２を供給するガス供給源３０ｃと、Ａｒを供給するガス供給源３０ｄとを有している。ガス供給系３０は、反応室２０に供給するガスを切り替えることができる。
【００４５】
図１０は本実施形態の工程を概略的に示す図である。図１０（ｇ）に示すように、本実施形態の方法では、バリア層４４のエッチングに用いられるプロセスガスには、ＣＨＦ３とＯ２が含まれる点が、第２実施形態の方法と異なる。本方法のその他の工程は、第２実施形態の方法と同様であるので、説明を省略する。なお、上記のＯ２に代えて、Ｎ２を用いることができる。また、上記のプロセスガスには、Ａｒが含まれていても良い。
【００４６】
以下、第３実施形態の方法の作用及び効果を説明する。本方法によれば、バリア層４４にビア孔５２をエッチングするためのプロセスガスには、Ｏ２とＮ２が択一的に含まれる。ＣＨＦ３とＯ２とＮ２とを含むプロセスガスによって、バリア層４４がエッチングされる際、かかるプロセスガスに長時間曝されると、第２絶縁体層４８の表面、トレンチ５２の内壁面が荒れた状態となる。
【００４７】
一方、Ｏ２またはＮ２が択一的に含まれるプロセスガスを用いてバリア層４４にビア孔５２を形成する工程が行われても、第２絶縁体層４８の表面、トレンチ５２の内壁面は平坦に保たれる。
【００４８】
図１１（ａ）は、本方法によって製造される絶縁体部４２の断面図である。図１１（ｂ）は、絶縁体部４２のトレンチ５８の底における第１絶縁体層４６の断面を示すＳＥＭ写真であり、ＣＨＦ３：Ｎ２＝３０：５０のプロセスガスによってバリア層４４がエッチングされた状態を示す。図１１（ｃ）は、同様の絶縁体部のトレンチの底における第１絶縁体層の断面を示すＳＥＭ写真であり、ＣＨＦ３：Ｏ２：Ｎ２＝３０：５：５０のプロセスガスによってバリア層がエッチングされた状態を示す。図１１（ｄ）は、絶縁体部４２のトレンチ５８の底における第１絶縁体層４６の断面を示すＳＥＭ写真であり、ＣＨＦ３：Ｏ２＝３０：１０のプロセスガスによってバリア層４４がエッチングされた状態を示す。図１１（ｅ）は、同様の絶縁体部におけるトレンチの底の第１絶縁体層の断面を示すＳＥＭ写真であり、ＣＨＦ３：Ｏ２：Ｎ２＝３０：１０：５０のプロセスガスによってバリア層がエッチングされた状態を示す。図１１（ｆ）は、絶縁体部４２のトレンチ５８の底における第１絶縁体層４６の断面を示すＳＥＭ写真であり、ＣＨＦ３：Ｏ２：Ａｒ＝３０：１０：５０のプロセスガスによってバリア層４４がエッチングされた状態を示す。
【００４９】
図１１（ｃ）及び（ｅ）に示されるように、ＣＨＦ３とＯ２とＮ２とを含むプロセスガスによってバリア層にビア孔がエッチングされると、かかるプロセスガスに長時間曝されることによってトレンチの底の第１絶縁体層の面が荒れた状態となる。
【００５０】
一方、Ｎ２またはＯ２が択一的に含まれるプロセスガスによってバリア層４４がエッチングされても、図１１（ｂ）または図１１（ｄ）に示されるように、トレンチ５８底の第１絶縁体層４６の面６０は平坦に保たれる。また、ＣＨＦ３にＮ２またはＯ２が択一的に含まれるプロセスガスにＡｒが含まれるるプロセスガスによってバリア層４４がエッチングされても、図１１（ｆ）に示されるように面６０は平坦に保たれる。
【００５１】
以上説明した第１、第２、及び第３の実施形態の方法は、デュアルダマシン構造を形成する方法に関するものである。ＳｉＣまたはＳｉＣＮを含むバリア層のエッチングがＣＨＦ３を主として含むプロセスガスによって行われるという本発明の思想は、デュアルダマシン構造に限らずシングルダマシンを形成する方法にも適用され得る。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、ＭＷＢＣを良好に保ちつつ、ＳｉＣ又はＳｉＣＮを含むバリア層を有する絶縁体部にダマシン構造を形成する方法が提供される。
【図面の簡単な説明】
【図１】図１は、基板処理装置を概略的に示す図である。
【図２】図２は、第１実施形態にかかる基板処理装置の処理チャンバを概略的に示す図である。
【図３】図３（ａ）は、ビア孔を形成するための第１のレジストマスクが形成された絶縁体部を概略的に示す図である。
図３（ｂ）は、ビア孔を形成する工程を概略的に示す図である。
図３（ｃ）は、第１レジストマスクが除去された基板の断面図である
図３（ｄ）は、トレンチを形成するためのマスクが形成された絶縁体部の断面図である。
図３（ｅ）は、トレンチを形成する工程を概略的に示す図である。
図３（ｆ）は、トレンチ形成用のマスクを除去する工程を概略的に示す図である。
図３（ｇ）は、バリア層にビア孔を形成する工程を概略的に示す断面図である。
【図４】図４（ａ）は、初期状態のチャンバの反応室の状態を示す。
図４（ｂ）は、図４（ａ）に示すチャンバの反応室がＣＨＦ３をプロセスガスに２時間のエッチングを経た状態を示す。
図４（ｃ）は、初期状態のチャンバの反応室の状態を示す。
図４（ｄ）は、図４（ｃ）に示すチャンバの反応室がＣＨ２Ｆ２をプロセスガスとして２時間のエッチングを経た状態を示す。
【図５】図５は、第２実施形態にかかる基板処理装置の処理チャンバを概略的に示す図である。
【図６】図６（ａ）は、ビア孔を形成するための第１のレジストマスクが形成された絶縁体部を概略的に示す図である。
図６（ｂ）は、ビア孔を形成する工程を概略的に示す図である。
図６（ｃ）は、第１レジストマスクが除去された基板の断面図である
図６（ｄ）は、トレンチを形成するためのマスクが形成された絶縁体部の断面図である。
図６（ｅ）は、トレンチを形成する工程を概略的に示す図である。
図６（ｆ）は、トレンチ形成用のマスクを除去する工程を概略的に示す図である。
図６（ｇ）は、バリア層にビア孔を形成する工程を概略的に示す断面図である。
【図７】図７は、第２実施形態の方法によって製造される多層配線のチェーンレジスタンスの計測結果を示すグラフである。
【図８】図８（ａ）は、第２実施形態の方法によって製造される基板の断面図である。
図８（ｂ）は、第２実施形態の方法によって製造される基板のうち、トレンチの底の第１絶縁体層の断面を示すＳＥＭ写真である。
図８（ｃ）は、従来方法によって製造される基板のうち、トレンチの底の第１絶縁体層の断面を示すＳＥＭ写真である。
【図９】図９は、第３実施形態にかかる基板処理装置の処理チャンバを概略的に示す図である。
【図１０】図１０（ａ）は、ビア孔を形成するための第１のレジストマスクが形成された絶縁体部を概略的に示す図である。
図１０（ｂ）は、ビア孔を形成する工程を概略的に示す図である。
図１０（ｃ）は、第１レジストマスクが除去された基板の断面図である
図１０（ｄ）は、トレンチを形成するためのマスクが形成された絶縁体部の断面図である。
図１０（ｅ）は、トレンチを形成する工程を概略的に示す図である。
図１０（ｆ）は、トレンチ形成用のマスクを除去する工程を概略的に示す図である。
図１０（ｇ）は、バリア層にビア孔を形成する工程を概略的に示す断面図である。
【図１１】図１１（ａ）は、第３実施形態の方法によって製造される基板の断面図である。
図１１（ｂ）は、トレンチの底の第１絶縁体層の断面を示すＳＥＭ写真であり、ＣＨＦ３：Ｎ２＝３０：５０のプロセスガスによってバリア層がエッチングされた状態を示す。
図１１（ｃ）は、トレンチの底の第１絶縁体層の断面を示すＳＥＭ写真であり、ＣＨＦ３：Ｏ２：Ｎ２＝３０：５：５０のプロセスガスによってバリア層がエッチングされた状態を示す。
図１１（ｄ）は、トレンチの底の第１絶縁体層の断面を示すＳＥＭ写真であり、ＣＨＦ３：Ｏ２＝３０：１０のプロセスガスによってバリア層がエッチングされた状態を示す。
図１１（ｅ）は、トレンチの底の第１絶縁体層の断面を示すＳＥＭ写真であり、ＣＨＦ３：Ｏ２：Ｎ２＝３０：１０：５０のプロセスガスによってバリア層がエッチングされた状態を示す。
図１１（ｆ）は、トレンチの底の第１絶縁体層の断面を示すＳＥＭ写真であり、ＣＨＦ３：Ｏ２：Ａｒ＝３０：１０：５０のプロセスガスによってバリア層がエッチングされた状態を示す。
【符号の説明】
１…基板処理装置、１２ａ，１２ｂ…処理チャンバ、２０…反応室、２２，２４…平行平板電極、２６…インピーダンス整合器、２８…高周波電源部、３０…ガス供給系、３２…配管、３４…真空ポンプ、３６…排気管、４０…基板、４２…金属配線層、４０ｂ…下層配線、４２…絶縁体部、４４…バリア層、４６…第１絶縁体層、４８…第２絶縁体層、５２…ビア孔、５８…トレンチ。

Claims (5)

  1. 基板上に設けられた金属配線層上に形成され、ＳｉＣ又はＳｉＣＮを含む第１の層を有する絶縁体部にダマシン構造を形成する方法であって、
    前記基板が収容されるチャンバ内にＣＨＦ３を含むガスを供給し、該第１のチャンバ内にプラズマを発生することによって前記第１の層に前記金属配線層へ通じるビア孔を形成する工程を備えることを特徴とするダマシン構造を形成する方法。
  2. 前記絶縁体部は、前記第１の層上に酸化物を含む第２の層を有しており、
    前記第２の層には、ビア孔が形成されており、
    前記第１の層をエッチングする工程において、前記第２の層に形成されたビア孔に連続するビア孔が該第１の層に形成される
    ことを特徴とする請求項１に記載のダマシン構造を形成する方法。
  3. 基板上に設けられた金属配線層上に形成され、ＳｉＣ又はＳｉＣＮを含む第１の層を有する絶縁体部にダマシン構造を形成する方法であって、
    チャンバに酸素を含む第１のガスを供給し、該チャンバ内にプラズマを発生することによって、前記第２の層上に形成される第１のレジストマスクを除去する工程と、
    前記第１のレジストマスクの除去後に、前記チャンバ内にＣＨＦ３を含む第２のガスを供給し、該チャンバ内にプラズマを発生することによって、前記絶縁体部の前記第１の層に前記金属配線へ通じるビア孔を形成する工程と
    を備えることを特徴とするダマシン構造を形成する方法。
  4. 前記第２の層上にビア孔を形成するための第２のレジストマスクを該第２の層上に形成する工程と、
    前記第２の層をエッチングすることによって該第２の層にビア孔を形成する工程と、
    酸素プラズマアッシングによって前記第２のレジストマスクを除去する工程と、
    前記第２のレジストマスクが除去された前記第２の層にトレンチを形成するための前記第１のレジストマスクを該第２の層上に形成する工程と、
    前記第２の層をエッチングすることによって該第２の層にトレンチを形成する工程と
    を更に備え、
    前記トレンチの形成後に、前記基板を前記チャンバに収容し、該チャンバ内において前記第２の層上に形成された前記第１のレジストマスクを除去し、
    前記第１のレジストマスク除去後に、前記チャンバにおいて前記第１の層にビア孔を形成する
    ことを特徴とする請求項３に記載のダマシン構造を形成する方法。
  5. 前記第２のガスは、Ｏ２及びＮ２のいずれかを含むことを特徴とする請求項３または４に記載のダマシン構造を形成する方法。
JP2003087893A 2003-03-27 2003-03-27 ダマシン構造を形成する方法 Pending JP2004296835A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003087893A JP2004296835A (ja) 2003-03-27 2003-03-27 ダマシン構造を形成する方法
US10/699,157 US20040192051A1 (en) 2003-03-27 2003-10-30 Method of forming a damascene structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003087893A JP2004296835A (ja) 2003-03-27 2003-03-27 ダマシン構造を形成する方法

Publications (1)

Publication Number Publication Date
JP2004296835A true JP2004296835A (ja) 2004-10-21

Family

ID=32985188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003087893A Pending JP2004296835A (ja) 2003-03-27 2003-03-27 ダマシン構造を形成する方法

Country Status (2)

Country Link
US (1) US20040192051A1 (ja)
JP (1) JP2004296835A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286878A (ja) * 2005-03-31 2006-10-19 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977245B2 (en) * 2006-03-22 2011-07-12 Applied Materials, Inc. Methods for etching a dielectric barrier layer with high selectivity
US20090156012A1 (en) * 2007-12-12 2009-06-18 Applied Materials, Inc. Method for fabricating low k dielectric dual damascene structures

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210627A (ja) * 1999-11-16 2001-08-03 Matsushita Electric Ind Co Ltd エッチング方法、半導体装置及びその製造方法
JP2002170883A (ja) * 2000-12-01 2002-06-14 Nec Corp 半導体装置における配線構造の製造方法
JP2002198443A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置及びその製造方法
US6500357B1 (en) * 1999-12-28 2002-12-31 Applied Materials Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
JP2003124200A (ja) * 2001-08-07 2003-04-25 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003124189A (ja) * 2001-10-10 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
JP2004260001A (ja) * 2003-02-26 2004-09-16 Fujitsu Ltd 半導体装置の製造方法
JP2004281936A (ja) * 2003-03-18 2004-10-07 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5820723A (en) * 1996-06-05 1998-10-13 Lam Research Corporation Universal vacuum chamber including equipment modules such as a plasma generating source, vacuum pumping arrangement and/or cantilevered substrate support
US6090304A (en) * 1997-08-28 2000-07-18 Lam Research Corporation Methods for selective plasma etch
US6103590A (en) * 1997-12-12 2000-08-15 Texas Instruments Incorporated SiC patterning of porous silicon
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
JP2002110644A (ja) * 2000-09-28 2002-04-12 Nec Corp エッチング方法
US6670278B2 (en) * 2001-03-30 2003-12-30 Lam Research Corporation Method of plasma etching of silicon carbide

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210627A (ja) * 1999-11-16 2001-08-03 Matsushita Electric Ind Co Ltd エッチング方法、半導体装置及びその製造方法
US6500357B1 (en) * 1999-12-28 2002-12-31 Applied Materials Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
JP2002170883A (ja) * 2000-12-01 2002-06-14 Nec Corp 半導体装置における配線構造の製造方法
JP2002198443A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置及びその製造方法
JP2003124200A (ja) * 2001-08-07 2003-04-25 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003124189A (ja) * 2001-10-10 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
JP2004260001A (ja) * 2003-02-26 2004-09-16 Fujitsu Ltd 半導体装置の製造方法
JP2004281936A (ja) * 2003-03-18 2004-10-07 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286878A (ja) * 2005-03-31 2006-10-19 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置製造方法

Also Published As

Publication number Publication date
US20040192051A1 (en) 2004-09-30

Similar Documents

Publication Publication Date Title
US7115517B2 (en) Method of fabricating a dual damascene interconnect structure
KR101083211B1 (ko) 높은 선택도로 유전체 배리어층을 에칭하는 방법
JP4492947B2 (ja) 半導体装置の製造方法
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
EP1333483A1 (en) Method of etching dual damascene structure
US20080286979A1 (en) Method of controlling sidewall profile by using intermittent, periodic introduction of cleaning species into the main plasma etching species
US7368379B2 (en) Multi-layer interconnect structure for semiconductor devices
JP2002525840A (ja) 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス
WO2000054329A1 (en) Semiconductor device and production method therefor
JP2008135758A (ja) 電子構造の製造方法
TW201417181A (zh) 蝕刻及灰化期間低ｋ材料之側壁保護
JP2002367972A (ja) 半導体デバイスの製造方法
JP4477750B2 (ja) エッチング方法
KR100917291B1 (ko) 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭
JP2002026121A (ja) 半導体装置およびその製造方法、絶縁膜の形成方法
JP2004247675A (ja) 半導体装置の製造方法
TW461037B (en) Method for fabricating an integrated circuit having at least one metallization plane
JP3781175B2 (ja) コンタクトホールの形成方法
US20050077628A1 (en) Dual damascene structure and method
JP2003229482A (ja) 半導体素子の銅配線形成方法
JP2004296835A (ja) ダマシン構造を形成する方法
US7119011B2 (en) Semiconductor device and manufacturing method thereof
JP4388645B2 (ja) プラズマエッチング方法
JP2004363447A (ja) 半導体装置およびその製造方法
TWI254986B (en) Method for fabricating a dual damascene and polymer removal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519