[go: up one dir, main page]

JP2004289083A - 電子部品実装用の基板および電子部品実装方法 - Google Patents

電子部品実装用の基板および電子部品実装方法 Download PDF

Info

Publication number
JP2004289083A
JP2004289083A JP2003082425A JP2003082425A JP2004289083A JP 2004289083 A JP2004289083 A JP 2004289083A JP 2003082425 A JP2003082425 A JP 2003082425A JP 2003082425 A JP2003082425 A JP 2003082425A JP 2004289083 A JP2004289083 A JP 2004289083A
Authority
JP
Japan
Prior art keywords
electronic component
mounting
adhesive
component mounting
mounting position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003082425A
Other languages
English (en)
Other versions
JP4100213B2 (ja
Inventor
Mitsuru Osono
満 大園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003082425A priority Critical patent/JP4100213B2/ja
Publication of JP2004289083A publication Critical patent/JP2004289083A/ja
Application granted granted Critical
Publication of JP4100213B2 publication Critical patent/JP4100213B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】樹脂接着材の電子部品上面への這い上りを解消できる電子部品実装用の基板および電子部品実装方法を提供することを目的とする。
【解決手段】下面に外部接続用電極の金属バンプ５を備えた電子部品４が実装される電子部品実装用の基板１において、電子部品４が樹脂接着材３により固着される実装位置に設けられた部品実装面１ｂの外縁部に、部品実装面１ｂよりも高さが低い下り勾配の傾斜面１ｃを設ける。部品搭載工程においては、電子部品４によって押しのけられた樹脂接着材３を下り傾斜面１ｃに流下させる。これにより、電子部品搭載状態における樹脂接着材３の電子部品４上面への這い上りを解消することができ、樹脂接着材３が実装ツールを汚損することによる不具合を防止することができる。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、電子部品が実装される電子部品実装用の基板および電子部品実装方法に関するものである。
【０００２】
【従来の技術】
電子部品の種類として、金属バンプなどの外部接続用電極が下面に設けられたフェイスダウン型の電子部品が知られている。このような電子部品を基板に実装する場合には、金属バンプを基板の実装位置に形成された回路電極に半田接合や導電性ペーストなどによって接続する（例えば特許文献１参照）。この実装構造において、金属バンプの接続部を補強してより高い信頼性を確保する必要がある場合には、電子部品と基板との間に樹脂接着材を介在させて補強樹脂部を形成することが行われる。この補強樹脂部の形成には、電子部品の搭載に先立って予め基板に樹脂を塗布しておく方法や、電子部品を基板に搭載した後に樹脂を注入する方法が用いられる。
【０００３】
【特許文献１】
特開昭６３−１２２１３５号公報
【０００４】
【発明が解決しようとする課題】
近年電子部品の薄型化が進み、１００μｍ以下の厚みのものが用いられるようになっている。このような薄型部品について上述の補強樹脂部を形成する場合には、樹脂接着材の挙動に起因して次のような問題が生じる。すなわち、ペースト状の樹脂接着材は、固体面と接触すると表面張力によって固体面に沿って這い上がるという性質を有しており、上述の電子部品実装において樹脂接着材上に電子部品を搭載すると、樹脂接着材は電子部品の側端部から這い上がる。
【０００５】
このとき、電子部品が薄いと這い上がった樹脂接着材が電子部品の上面まで到達してしまい、この樹脂接着材が電子部品の実装に用いられる実装ツールに付着して汚染するという不具合を招き易い。そしてこの問題は、電子部品の搭載後に樹脂接着材を注入する場合においても同様に生じる。
【０００６】
そこで本発明は、樹脂接着材の電子部品上面への這い上りを解消できる電子部品実装用の基板および電子部品実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の電子部品実装用の基板は、外部接続用電極を介して電子部品が実装される電子部品実装用の基板であって、前記電子部品が接着材により固着される実装位置と、この実装位置に形成され前記外部接続用電極が接続される回路電極と、前記実装位置の外縁部に形成され実装位置に供給された前記接着材が流下する低部とを備えた。
【０００８】
請求項２記載の電子部品実装用の基板は、請求項１記載の電子部品実装用の基板であって、前記低部が下り勾配の傾斜面である。
【０００９】
請求項３記載の電子部品実装用の基板は、請求項１記載の電子部品実装用の基板であって、前記低部が段差部である。
【００１０】
請求項４記載の電子部品実装用の基板は、請求項１記載の電子部品実装用の基板であって、前記低部が溝部である。
【００１１】
請求項５記載の電子部品実装方法は、外部接続用電極を介して電子部品を基板に実装する電子部品実装方法であって、回路電極が形成され外縁部に高さが低い低部が形成された実装位置に接着材を供給する接着材供給工程と、接着材が供給された実装位置に前記電子部品を前記外部接続用電極を介して搭載する部品搭載工程と、前記実装位置からはみ出した余剰の接着材を前記低部内に流下させる接着材流下工程とを含む。
【００１２】
請求項６記載の電子部品実装方法は、外部接続用電極を介して電子部品を基板に実装する電子部品実装方法であって、回路電極が形成され外縁部に高さが低い低部が形成された実装位置に前記外部接続用電極を介して搭載する部品搭載工程と、前記電子部品の下面と実装位置の上面との間に接着材を供給する接着材供給工程と、前記実装位置からはみ出した余剰の接着材を前記低部内に流下させる接着材流下工程とを含む。
【００１３】
請求項７記載の電子部品実装方法は、請求項５または６記載の電子部品実装方法であって、前記低部が下り勾配の傾斜面である。
【００１４】
請求項８記載の電子部品実装方法は、請求項５または６記載の電子部品実装方法であって、前記低部が段差部である。
【００１５】
請求項９記載の電子部品実装方法は、請求項５または６記載の電子部品実装方法であって、前記低部が溝部である。
【００１６】
本発明によれば、電子部品が接着材により固着される実装位置の外縁部に、実装位置に供給された接着材が流下する低部を形成することにより、電子部品搭載状態における接着材の電子部品上面への這い上りを解消することができる。
【００１７】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の電子部品実装用の基板の斜視図、図２は本発明の一実施の形態の電子部品実装方法の工程説明図、図３は本発明の一実施の形態の電子部品実装用の基板の断面図、図４は本発明の一実施の形態の電子部品実装用の基板の断面図である。
【００１８】
まず、図１を参照して電子部品実装用の基板について説明する。基板１上面において電子部品が実装される実装位置には、平面視して４角形の凸状部１ａが形成されている。凸状部１ａの上面は電子部品が実装される部品実装面１ｂとなっており、部品実装面１ｂの周囲は高さが部品実装面１ｂよりも高さが低いテーパ状下り勾配の傾斜面１ｃとなっている（図２（ａ）も参照）。すなわち、実装位置の外縁部には、高さが部品実装面１ｂよりも低い低部が形成されている。
【００１９】
基板１の凸状部１ａの周囲には複数の回路電極２が形成されている。各回路電極２は部品実装面１ｂの４周まで延出しており、延出端部は部品接続用の端子２ａとなっている。電子部品が基板１に実装された状態では、電子部品の外部接続用電極が端子２ａに接続される。
【００２０】
次に電子部品実装方法について説明する。図２（ａ）は基板１の断面を示している。図２（ｂ）に示すように、部品実装面１ｂには、端子２ａを覆ってペースト状の樹脂接着材（接着材）３が供給される（接着材供給工程）。次いで図２（ｃ）に示すように、樹脂接着材塗布後の基板１には、回路が形成された回路形成面である下面に外部接続用電極である金属バンプ５が形成された電子部品４が搭載される（部品搭載工程）。すなわち、実装位置に電子部品が金属バンプ５を介して搭載される。
【００２１】
この搭載動作においては、電子部品４を下降させて樹脂接着材３を介して金属バンプ５を端子２ａに押し付ける。これにより、金属バンプ５が端子２ａと接続される。そして樹脂接着材３が硬化することにより、電子部品４は基板１に固着され、電子部品４の実装が完了する。
【００２２】
このとき、電子部品４の下面によって押しのけられて部品実装面１ｂの外側に移動した樹脂接着材３は、傾斜面１ｃに沿って下方に流動する。すなわち、電子部品４の下面と部品実装面１ｂとの間に収容されない余剰の樹脂接着材３は、低部である傾斜面１ｃに流下する（接着材流下工程）。
【００２３】
これにより、樹脂接着材３が電子部品４の側端部から這い上がって、電子部品４の上面に到達することによる実装ツールの汚染などの不具合を防止することができる。電子部品４の搭載後に電子部品４の下面と部品実装面１ｂ（実装位置の上面）との間に樹脂接着材３を供給する場合も同様である。但し、電子部品搭載前に実装位置に樹脂接着材３を供給する方が、接着材を迅速に供給できるので望ましい。
【００２４】
なお余剰の樹脂接着材３を流下させる低部の形態としては、上述例の傾斜面１ｃ以外にも各種の形態が可能であり、例えば図３に示すような基板を採用するようにしてもよい。図３（ａ）に示す基板１１は、実装位置に設けられ上面が部品実装面１１ｂである凸状部１１ａの４辺の外縁部に、周囲の基板上面との間に切り立った形状の高さ差がある段差部１１ｃを設けた例を示している。また図３（ｂ）に示す基板２１は、実装位置に設けられた部品実装面２１ａの外縁部に、基板上面から削り込まれた溝部２１ｂを設けた例を示している。
【００２５】
これらの場合においても、部品搭載時に実装位置からはみ出した余剰の樹脂接着材３は、部品実装面よりも高さが低い低部に流入し、同様に樹脂接着材３の電子部品４への這い上がりを防止することができる。
【００２６】
なお、上記実施の形態においては、下面に外部接続用電極を備えた電子部品を、この外部接続用電極が接続される回路電極が形成された基板に搭載する例を示したが、本発明はこれに限られるものではない。
【００２７】
例えば図４に示す基板１Ａのように、電子部品４Ａと接続される外部接続用電極としての金属バンプ５を回路電極２の上面に設けてもよい。要は電子部品が接着材により固着される実装位置の外縁部に実装位置に供給された接着材が流下する低部が存在すればよく、外部接続用電極が電子部品側にあっても回路電極側にあっても構わない。なお、外部接続用電極を電子部品側に設けた方が、基板の構造が容易になるので好ましい。
【００２８】
【発明の効果】
本発明によれば、電子部品が接着材により固着される実装位置の外縁部に、実装位置に供給された接着材が流下する低部を形成することにより、接着材の電子部品上面への這い上りを解消することができ、接着材が電子部品の上面に付着することによる実装ツールの汚染などの不具合を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の電子部品実装用の基板の斜視図
【図２】本発明の一実施の形態の電子部品実装方法の工程説明図
【図３】本発明の一実施の形態の電子部品実装用の基板の断面図
【図４】本発明の一実施の形態の電子部品実装用の基板の断面図
【符号の説明】
１，１１，２１ 基板
１ｂ、１１ｂ、２１ａ 部品実装面
１ｃ 傾斜面
２ 回路電極
３ 樹脂接着材
４ 電子部品
５ 金属バンプ
１１ｃ 段差部
２１ｂ 溝部

Claims (9)

  1. 外部接続用電極を介して電子部品が実装される電子部品実装用の基板であって、前記電子部品が接着材により固着される実装位置と、この実装位置に形成され前記外部接続用電極が接続される回路電極と、前記実装位置の外縁部に形成され実装位置に供給された前記接着材が流下する低部とを備えたことを特徴とする電子部品実装用の基板。
  2. 前記低部が下り勾配の傾斜面であることを特徴とする請求項１記載の電子部品実装用の基板。
  3. 前記低部が段差部であることを特徴とする請求項１記載の電子部品実装用の基板。
  4. 前記低部が溝部であることを特徴とする請求項１記載の電子部品実装用の基板。
  5. 外部接続用電極を介して電子部品を基板に実装する電子部品実装方法であって、回路電極が形成され外縁部に高さが低い低部が形成された実装位置に接着材を供給する接着材供給工程と、接着材が供給された実装位置に前記電子部品を前記外部接続用電極を介して搭載する部品搭載工程と、前記実装位置からはみ出した余剰の接着材を前記低部内に流下させる接着材流下工程とを含むことを特徴とする電子部品実装方法。
  6. 外部接続用電極を介して電子部品を基板に実装する電子部品実装方法であって、回路電極が形成され外縁部に高さが低い低部が形成された実装位置に前記外部接続用電極を介して搭載する部品搭載工程と、前記電子部品の下面と実装位置の上面との間に接着材を供給する接着材供給工程と、前記実装位置からはみ出した余剰の接着材を前記低部内に流下させる接着材流下工程とを含むことを特徴とする電子部品実装方法。
  7. 前記低部が下り勾配の傾斜面であることを特徴とする請求項５または６記載の電子部品実装方法。
  8. 前記低部が段差部であることを特徴とする請求項５または６記載の電子部品実装方法。
  9. 前記低部が溝部であることを特徴とする請求項５または６記載の電子部品実装方法。
JP2003082425A 2003-03-25 2003-03-25 電子部品実装用の基板および電子部品実装方法 Expired - Fee Related JP4100213B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003082425A JP4100213B2 (ja) 2003-03-25 2003-03-25 電子部品実装用の基板および電子部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003082425A JP4100213B2 (ja) 2003-03-25 2003-03-25 電子部品実装用の基板および電子部品実装方法

Publications (2)

Publication Number Publication Date
JP2004289083A true JP2004289083A (ja) 2004-10-14
JP4100213B2 JP4100213B2 (ja) 2008-06-11

Family

ID=33295721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003082425A Expired - Fee Related JP4100213B2 (ja) 2003-03-25 2003-03-25 電子部品実装用の基板および電子部品実装方法

Country Status (1)

Country Link
JP (1) JP4100213B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163450A (ja) * 2004-12-02 2006-06-22 Fujitsu Ltd Ｒｆｉｄタグおよびその製造方法
WO2008078746A1 (ja) * 2006-12-26 2008-07-03 Panasonic Corporation 半導体素子の実装構造体及び半導体素子の実装方法
WO2015000248A1 (zh) * 2013-07-04 2015-01-08 北京京东方光电科技有限公司 芯片的邦定方法及芯片邦定结构
EP3300463A1 (en) * 2016-09-26 2018-03-28 Hitachi Power Semiconductor Device, Ltd. Semiconductor device
US10022850B2 (en) 2014-07-30 2018-07-17 Daemo Engineering Co., Ltd. Stepless variable auto stroke hydraulic breaker system
WO2020079744A1 (ja) * 2018-10-16 2020-04-23 株式会社Ｆｕｊｉ 回路形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163450A (ja) * 2004-12-02 2006-06-22 Fujitsu Ltd Ｒｆｉｄタグおよびその製造方法
WO2008078746A1 (ja) * 2006-12-26 2008-07-03 Panasonic Corporation 半導体素子の実装構造体及び半導体素子の実装方法
US8110933B2 (en) 2006-12-26 2012-02-07 Panasonic Corporation Semiconductor device mounted structure and semiconductor device mounted method
JP5039058B2 (ja) * 2006-12-26 2012-10-03 パナソニック株式会社 半導体素子の実装構造体
WO2015000248A1 (zh) * 2013-07-04 2015-01-08 北京京东方光电科技有限公司 芯片的邦定方法及芯片邦定结构
US10022850B2 (en) 2014-07-30 2018-07-17 Daemo Engineering Co., Ltd. Stepless variable auto stroke hydraulic breaker system
EP3300463A1 (en) * 2016-09-26 2018-03-28 Hitachi Power Semiconductor Device, Ltd. Semiconductor device
WO2020079744A1 (ja) * 2018-10-16 2020-04-23 株式会社Ｆｕｊｉ 回路形成方法
JPWO2020079744A1 (ja) * 2018-10-16 2021-03-18 株式会社Ｆｕｊｉ 回路形成方法
JP7083039B2 (ja) 2018-10-16 2022-06-09 株式会社Fuji 回路形成方法

Also Published As

Publication number Publication date
JP4100213B2 (ja) 2008-06-11

Similar Documents

Publication Publication Date Title
JP4809761B2 (ja) エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜
WO2014024338A1 (ja) 部品実装基板の製造方法及び製造システム
WO2010122757A1 (ja) 半導体パッケージ部品の実装方法と実装構造体
JP3608536B2 (ja) 電子部品実装方法
JP2003218289A (ja) 半導体装置およびその製造方法ならびに印刷マスク
CN1950939B (zh) 半导体装置
JP4100213B2 (ja) 電子部品実装用の基板および電子部品実装方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
JP2005302835A (ja) 半導体装置及びその製造方法
JP3356014B2 (ja) 半導体素子
JP5464897B2 (ja) 半導体パッケージ部品の実装方法と実装構造体
JPH0529173A (ja) 電子部品
TW201104819A (en) Ball grid array printed circuit board, packaging structure and fabricating methid thereof
JP4561969B2 (ja) 半導体装置
JP2008135410A (ja) 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器
JP4566573B2 (ja) 部品実装構造および部品実装方法
JP2005032943A (ja) 表面実装素子用基板
JP5707569B2 (ja) 半導体パッケージ部品の実装方法と実装構造体
JPH10247697A (ja) 表面実装型半導体プラスチックパッケージ及びその製造方法
EP1286577A1 (en) Method of fixing electronic part
JP2006093178A (ja) 電子機器の製造方法
JP2006005208A (ja) 半導体装置およびその実装方法
JP2004297093A (ja) 電子部品およびその実装方法
JP2006041145A (ja) 圧着装置及び半導体ベアチップの実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060111

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080310

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees