JP2004281631A - 半導体装置の設計方法 - Google Patents
半導体装置の設計方法 Download PDFInfo
- Publication number
- JP2004281631A JP2004281631A JP2003069692A JP2003069692A JP2004281631A JP 2004281631 A JP2004281631 A JP 2004281631A JP 2003069692 A JP2003069692 A JP 2003069692A JP 2003069692 A JP2003069692 A JP 2003069692A JP 2004281631 A JP2004281631 A JP 2004281631A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- insulating film
- formation region
- isolation insulating
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 27
- 238000002955 isolation Methods 0.000 claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 230000010354 integration Effects 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000009966 trimming Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
- H10D30/795—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in lateral device isolation regions, e.g. STI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
【課題】集積度の低下を回避又は抑制しつつ、電流駆動能力の微調整が可能な、半導体装置の設計方法を得る。
【解決手段】本発明に係るＭＯＳＦＥＴの設計方法は、素子分離絶縁膜を形成するためのパターニング工程で使用されるフォトマスクの設計に関するものである。素子形成領域は、外周に沿って凸部８ａ，８ｂが形成された上面構造を有している。従って、凸部８ａ，８ｂが形成されていない場合を基準として、素子分離絶縁膜２から半導体基板１に加わるストレスが変化する。そのため、ゲート構造３が形成されている部分の半導体基板１に加わるストレスを、凸部８ａ，８ｂの形成によって微調整することができ、その結果、ＭＯＳＦＥＴの電流駆動能力を所望の値に設定することが可能となる。
【選択図】 図１
【解決手段】本発明に係るＭＯＳＦＥＴの設計方法は、素子分離絶縁膜を形成するためのパターニング工程で使用されるフォトマスクの設計に関するものである。素子形成領域は、外周に沿って凸部８ａ，８ｂが形成された上面構造を有している。従って、凸部８ａ，８ｂが形成されていない場合を基準として、素子分離絶縁膜２から半導体基板１に加わるストレスが変化する。そのため、ゲート構造３が形成されている部分の半導体基板１に加わるストレスを、凸部８ａ，８ｂの形成によって微調整することができ、その結果、ＭＯＳＦＥＴの電流駆動能力を所望の値に設定することが可能となる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の設計方法に関し、特に、電流駆動能力の微調整が可能なＭＯＳＦＥＴの設計方法に関する。
【０００２】
【従来の技術】
従来のＭＯＳＦＥＴの設計方法では、コンタクトプラグとゲート電極との間の距離に応じて、電流駆動能力の調整が行われている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１１−１８６４９５号公報（図３，４）
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のＭＯＳＦＥＴの設計方法によると、電流駆動能力の調整幅を広げるべく、ゲート電極が延在する方向に垂直な方向に大きく突き出した突出部を、ソース・ドレイン領域が備えている必要がある。従って、集積度が低下するという問題がある。
【０００５】
本発明はかかる問題を解決するために成されたものであり、集積度の低下を回避又は抑制しつつ、電流駆動能力の微調整が可能な半導体装置の設計方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明によれば、設計対象である半導体装置は、半導体基板と、半導体基板の主面内に部分的に形成された素子分離絶縁膜と、素子分離絶縁膜によって規定される素子形成領域内において、半導体基板の主面上に部分的に形成されたゲート構造と、素子形成領域内において、半導体基板の主面内に形成され、ゲート構造の下方のチャネル形成領域を挟んで対を成すソース・ドレイン領域とを備えている。素子形成領域の形状によって、ゲート構造が形成されている部分の半導体基板に加わるストレスが調整される。
【０００７】
【発明の実施の形態】
本発明は半導体装置の設計方法に関し、特に、素子分離絶縁膜を形成するためのパターニング工程で使用されるフォトマスクの設計手法に関するものである。以下、ＭＯＳＦＥＴを例にとり、本発明の実施の形態について具体的に説明する。
【０００８】
実施の形態１．
図１は、本発明の実施の形態１に関して、ＭＯＳＦＥＴの構造を示す図である。図１（Ａ）は、ＭＯＳＦＥＴの上面構造を示している。図１（Ｂ）は、図１（Ａ）に示された素子分離絶縁膜２を形成するためのパターニング工程で使用されるフォトマスクの開口パターンを示している。また、図２は、図１（Ａ）に示したラインＩＩ−ＩＩに沿った位置に関する断面図である。なお、図１（Ａ）では、図２に示された層間絶縁膜１１の記載が省略されている。
【０００９】
図２を参照して、ＭＯＳＦＥＴは、シリコンから成る半導体基板１と、酸化シリコンから成る素子分離絶縁膜２と、ゲート構造３と、対を成すソース・ドレイン領域６ａ，６ｂとを備えている。素子分離絶縁膜２は、半導体基板１の上面内に部分的に形成されている。ゲート構造３は、素子分離絶縁膜２によって規定される素子形成領域内において、半導体基板１の上面上に部分的に形成されている。また、ゲート構造３は、酸化シリコンから成るゲート絶縁膜４と、ドープトポリシリコンから成るゲート電極５とを有している。ゲート電極５の側面には、窒化シリコンから成るサイドウォール１０が形成されている。
【００１０】
ソース・ドレイン領域６ａ，６ｂは、素子形成領域内における半導体基板１の上面内に形成されている。また、ソース・ドレイン領域６ａ，６ｂは、ゲート構造３の下方に規定されるチャネル形成領域を挟んで、互いに対向している。ソース・ドレイン領域６ａは、比較的浅く形成された第１の不純物導入領域６ａ１と、比較的深く形成された第２の不純物導入領域６ａ２とを有している。同様に、ソース・ドレイン領域６ｂは、比較的浅く形成された第１の不純物導入領域６ｂ１と、比較的深く形成された第２の不純物導入領域６ｂ２とを有している。ＭＯＳＦＥＴ及び素子分離絶縁膜２を覆って、酸化シリコンから成る層間絶縁膜１１が形成されている。なお、以上で述べた各部の材質は一例であり、他の材質であってもよい。また、ＭＯＳＦＥＴの構造は一例であり、どのような構造であってもよい。
【００１１】
図２に示したように素子分離絶縁膜２がトレンチ型である場合、素子分離絶縁膜２の形成工程は、（ａ）半導体基板１上にシリコン酸化膜及びシリコン窒化膜をこの順に全面的に形成する工程と、（ｂ）シリコン窒化膜をパターニングする工程と、（ｃ）パターニングされたシリコン窒化膜をエッチングマスクとして用いて、エッチングによって半導体基板１内に凹部を形成する工程と、（ｄ）凹部内をシリコン酸化膜によって充填する工程とを含む。
【００１２】
また、素子分離絶縁膜２がＬＯＣＯＳ型である場合、素子分離絶縁膜２の形成工程は、（ａ）半導体基板１上にシリコン酸化膜及びシリコン窒化膜をこの順に全面的に形成する工程と、（ｂ）シリコン窒化膜をパターニングする工程と、（ｃ）シリコン窒化膜が形成されていない部分の半導体基板１を熱酸化する工程とを含む。
【００１３】
図１（Ａ）を参照して、素子形成領域には、凸部８ａ，８ｂが形成されている。換言すると、素子形成領域は、外周に沿って凸部８ａ，８ｂが形成された上面構造を有している。上記した素子分離絶縁膜２の形成工程の工程（ｂ）において、シリコン窒化膜をパターニングする際に、図１（Ｂ）に示した開口パターンを有するフォトマスクを用いて写真製版を行うことにより、凸部８ａ，８ｂを有する素子形成領域を得ることができる。
【００１４】
図１（Ｂ）に示した開口パターンを有するフォトマスクでは、開口パターンの各コーナー部分がいずれも直角に規定されている。これに対して、図１（Ａ）に示すように、素子形成領域の各コーナー部分は、僅かに丸みを帯びている。これは、上記した素子分離絶縁膜２の形成工程の工程（ｂ）において、シリコン窒化膜上に形成されたフォトレジストを露光する際の、近接効果の影響によるものである。
【００１５】
また、図１（Ａ）を参照して、ＭＯＳＦＥＴは、コンタクトプラグ７ａ，７ｂを備えている。コンタクトプラグ７ａ，７ｂは、ゲート構造３から所定の距離Ｌ（固定値）だけ離れた箇所で、ソース・ドレイン領域６ａ，６ｂにそれぞれ接続されている。また、コンタクトプラグ７ａ，７ｂは、図２に示した層間絶縁膜１１内に形成されており、また、凸部８ａ，８ｂが形成されていない部分のソース・ドレイン領域６ａ，６ｂ上に形成されている。
【００１６】
図１（Ａ）に示したように、素子形成領域は、外周に沿って凸部８ａ，８ｂが形成された上面構造を有している。従って、凸部８ａ，８ｂが形成されていない場合を基準として、素子分離絶縁膜２から半導体基板１に加わるストレスが変化する。ところで、ＭＯＳＦＥＴの電流駆動能力は、ゲート構造３が形成されている部分の半導体基板１に加わるストレスの大きさによって変動する。そのため、本実施の形態１に係るＭＯＳＦＥＴの設計方法によると、ゲート構造３が形成されている部分の半導体基板１に加わるストレスを、凸部８ａ，８ｂの形成によって微調整することができ、その結果、ＭＯＳＦＥＴの電流駆動能力を所望の値に設定することが可能となる。
【００１７】
図３〜５は、本実施の形態１の変形例に関して、ＭＯＳＦＥＴの構造をそれぞれ示す図である。各図（Ａ）は、ＭＯＳＦＥＴの上面構造を示している。各図（Ｂ）は、各図（Ａ）に示された素子分離絶縁膜２を形成するためのパターニング工程で使用されるフォトマスクの開口パターンを示している。
【００１８】
図３（Ａ）に示すように、それぞれ複数の凸部８ａ，８ｂを形成してもよい。図４（Ａ）に示すように、ゲート構造３が延在する方向に関する寸法が凸部８ａ，８ｂよりも大きい凸部８ａａ，８ｂｂを形成してもよい。図５（Ａ）に示すように、ソース・ドレイン領域６ａ，６ｂのコーナー部分に凸部８ａ，８ｂを形成してもよい。図１（Ａ），５（Ａ）では、素子形成領域の外周を規定する四辺のうち、ゲート構造３が延在する方向に平行な方向に延在する辺に沿って凸部８ａ，８ｂが形成されているが、凸部８ａ，８ｂは、ゲート構造３が延在する方向に垂直な方向に延在する辺に沿って形成されていてもよい。
【００１９】
これらの変形例に係る構造を採用すると、図１に示した構造と比較して、ゲート構造３が形成されている部分の半導体基板１に加わるストレスの大きさが増減する。そのため、図１に示した構造を基準として、ＭＯＳＦＥＴの電流駆動能力を異ならせることができる。
【００２０】
なお、凸部８（即ち、凸部８ａ，８ｂ，８ａａ，８ｂｂ）の面積が過大になると、半導体装置の集積度が低下してしまう。そこで、集積度の低下を抑制すべく、凸部８のトータルの面積が、凸部８が形成されていない部分の素子形成領域の面積の例えば３０％以下になるように、凸部８の大きさや個数を設定することが望ましい。
【００２１】
実施の形態２．
図６は、本発明の実施の形態２に関して、ＭＯＳＦＥＴの構造を示す図である。図６（Ａ）は、ＭＯＳＦＥＴの上面構造を示している。図６（Ｂ）は、図６（Ａ）に示された素子分離絶縁膜２を形成するためのパターニング工程で使用されるフォトマスクの開口パターンを示している。
【００２２】
素子形成領域には、図１（Ａ）に示した凸部８ａ，８ｂの代わりに、凹部９ａ，９ｂが形成されている。換言すると、素子形成領域は、外周に沿って凹部９ａ，９ｂが形成された上面構造を有している。なお、図３〜５に示した変形例と同様に、凹部９ａ，９ｂの個数、寸法、形成箇所を任意に変更してもよい。
【００２３】
凸部８ａ，８ｂが形成されている場合と同様に、凹部９ａ，９ｂを形成することによっても、凹部９ａ，９ｂが形成されていない場合を基準として、素子分離絶縁膜２から半導体基板１に加わるストレスを変化させることができる。そのため、本実施の形態２に係るＭＯＳＦＥＴの設計方法によっても、上記実施の形態１と同様に、ＭＯＳＦＥＴの電流駆動能力を所望の値に設定することが可能となる。
【００２４】
しかも、凸部８ａ，８ｂが形成される場合とは異なり、凹部９ａ，９ｂを形成する場合には素子形成領域の面積が増加しない。そのため、集積度が低下することを回避できる。
【００２５】
実施の形態３．
図７は、本発明の実施の形態３に関して、ＭＯＳＦＥＴの構造を示す図である。図７（Ａ）は、ＭＯＳＦＥＴの上面構造を示している。図７（Ｂ）は、図７（Ａ）に示された素子分離絶縁膜２を形成するためのパターニング工程で使用されるフォトマスクの開口パターンを示している。
【００２６】
本実施の形態３では、素子分離絶縁膜２を形成するためのパターニング工程において、矩形状の開口パターンを有する一般的なフォトマスクではなく、図７（Ｂ）に示すように、コーナー部分が丸みを帯びた開口パターンを有するフォトマスクが使用される。その結果、図７（Ａ）に示すように、素子形成領域のコーナー部分の曲率は、矩形状の開口パターンを有するフォトマスクが使用された場合に得られる素子形成領域のコーナー部分の曲率（例えば図１（Ａ）参照）よりも、大きくなっている。
【００２７】
凸部８ａ，８ｂが形成されている場合と同様に、素子形成領域のコーナー部分の曲率を変化させることによっても、素子分離絶縁膜２から半導体基板１に加わるストレスを変化させることができる。そのため、本実施の形態３に係るＭＯＳＦＥＴの設計方法によっても、上記実施の形態１，２と同様に、ＭＯＳＦＥＴの電流駆動能力を所望の値に設定することが可能となる。
【００２８】
しかも、凸部８ａ，８ｂが形成される場合とは異なり、素子形成領域のコーナー部分の曲率を変化させる場合には、素子形成領域の面積が増加しない。そのため、集積度が低下することを回避できる。
【００２９】
【発明の効果】
この発明によれば、集積度の低下を回避又は抑制しつつ、半導体装置の電流駆動能力を所望に設定することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に関して、ＭＯＳＦＥＴの構造を示す図である。
【図２】図１（Ａ）に示したラインＩＩ−ＩＩに沿った位置に関する断面図である。
【図３】本発明の実施の形態１の変形例に関して、ＭＯＳＦＥＴの構造を示す図である。
【図４】本発明の実施の形態１の変形例に関して、ＭＯＳＦＥＴの構造を示す図である。
【図５】本発明の実施の形態１の変形例に関して、ＭＯＳＦＥＴの構造を示す図である。
【図６】本発明の実施の形態２に関して、ＭＯＳＦＥＴの構造を示す図である。
【図７】本発明の実施の形態３に関して、ＭＯＳＦＥＴの構造を示す図である。
【符号の説明】
１ 半導体基板、２ 素子分離絶縁膜、３ ゲート構造、６ａ，６ａａ，６ｂ，６ｂｂ ソース・ドレイン領域、８ａ，８ａａ，８ｂ，８ｂｂ 凸部、９ａ，９ｂ 凹部。
【発明の属する技術分野】
この発明は、半導体装置の設計方法に関し、特に、電流駆動能力の微調整が可能なＭＯＳＦＥＴの設計方法に関する。
【０００２】
【従来の技術】
従来のＭＯＳＦＥＴの設計方法では、コンタクトプラグとゲート電極との間の距離に応じて、電流駆動能力の調整が行われている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１１−１８６４９５号公報（図３，４）
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のＭＯＳＦＥＴの設計方法によると、電流駆動能力の調整幅を広げるべく、ゲート電極が延在する方向に垂直な方向に大きく突き出した突出部を、ソース・ドレイン領域が備えている必要がある。従って、集積度が低下するという問題がある。
【０００５】
本発明はかかる問題を解決するために成されたものであり、集積度の低下を回避又は抑制しつつ、電流駆動能力の微調整が可能な半導体装置の設計方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明によれば、設計対象である半導体装置は、半導体基板と、半導体基板の主面内に部分的に形成された素子分離絶縁膜と、素子分離絶縁膜によって規定される素子形成領域内において、半導体基板の主面上に部分的に形成されたゲート構造と、素子形成領域内において、半導体基板の主面内に形成され、ゲート構造の下方のチャネル形成領域を挟んで対を成すソース・ドレイン領域とを備えている。素子形成領域の形状によって、ゲート構造が形成されている部分の半導体基板に加わるストレスが調整される。
【０００７】
【発明の実施の形態】
本発明は半導体装置の設計方法に関し、特に、素子分離絶縁膜を形成するためのパターニング工程で使用されるフォトマスクの設計手法に関するものである。以下、ＭＯＳＦＥＴを例にとり、本発明の実施の形態について具体的に説明する。
【０００８】
実施の形態１．
図１は、本発明の実施の形態１に関して、ＭＯＳＦＥＴの構造を示す図である。図１（Ａ）は、ＭＯＳＦＥＴの上面構造を示している。図１（Ｂ）は、図１（Ａ）に示された素子分離絶縁膜２を形成するためのパターニング工程で使用されるフォトマスクの開口パターンを示している。また、図２は、図１（Ａ）に示したラインＩＩ−ＩＩに沿った位置に関する断面図である。なお、図１（Ａ）では、図２に示された層間絶縁膜１１の記載が省略されている。
【０００９】
図２を参照して、ＭＯＳＦＥＴは、シリコンから成る半導体基板１と、酸化シリコンから成る素子分離絶縁膜２と、ゲート構造３と、対を成すソース・ドレイン領域６ａ，６ｂとを備えている。素子分離絶縁膜２は、半導体基板１の上面内に部分的に形成されている。ゲート構造３は、素子分離絶縁膜２によって規定される素子形成領域内において、半導体基板１の上面上に部分的に形成されている。また、ゲート構造３は、酸化シリコンから成るゲート絶縁膜４と、ドープトポリシリコンから成るゲート電極５とを有している。ゲート電極５の側面には、窒化シリコンから成るサイドウォール１０が形成されている。
【００１０】
ソース・ドレイン領域６ａ，６ｂは、素子形成領域内における半導体基板１の上面内に形成されている。また、ソース・ドレイン領域６ａ，６ｂは、ゲート構造３の下方に規定されるチャネル形成領域を挟んで、互いに対向している。ソース・ドレイン領域６ａは、比較的浅く形成された第１の不純物導入領域６ａ１と、比較的深く形成された第２の不純物導入領域６ａ２とを有している。同様に、ソース・ドレイン領域６ｂは、比較的浅く形成された第１の不純物導入領域６ｂ１と、比較的深く形成された第２の不純物導入領域６ｂ２とを有している。ＭＯＳＦＥＴ及び素子分離絶縁膜２を覆って、酸化シリコンから成る層間絶縁膜１１が形成されている。なお、以上で述べた各部の材質は一例であり、他の材質であってもよい。また、ＭＯＳＦＥＴの構造は一例であり、どのような構造であってもよい。
【００１１】
図２に示したように素子分離絶縁膜２がトレンチ型である場合、素子分離絶縁膜２の形成工程は、（ａ）半導体基板１上にシリコン酸化膜及びシリコン窒化膜をこの順に全面的に形成する工程と、（ｂ）シリコン窒化膜をパターニングする工程と、（ｃ）パターニングされたシリコン窒化膜をエッチングマスクとして用いて、エッチングによって半導体基板１内に凹部を形成する工程と、（ｄ）凹部内をシリコン酸化膜によって充填する工程とを含む。
【００１２】
また、素子分離絶縁膜２がＬＯＣＯＳ型である場合、素子分離絶縁膜２の形成工程は、（ａ）半導体基板１上にシリコン酸化膜及びシリコン窒化膜をこの順に全面的に形成する工程と、（ｂ）シリコン窒化膜をパターニングする工程と、（ｃ）シリコン窒化膜が形成されていない部分の半導体基板１を熱酸化する工程とを含む。
【００１３】
図１（Ａ）を参照して、素子形成領域には、凸部８ａ，８ｂが形成されている。換言すると、素子形成領域は、外周に沿って凸部８ａ，８ｂが形成された上面構造を有している。上記した素子分離絶縁膜２の形成工程の工程（ｂ）において、シリコン窒化膜をパターニングする際に、図１（Ｂ）に示した開口パターンを有するフォトマスクを用いて写真製版を行うことにより、凸部８ａ，８ｂを有する素子形成領域を得ることができる。
【００１４】
図１（Ｂ）に示した開口パターンを有するフォトマスクでは、開口パターンの各コーナー部分がいずれも直角に規定されている。これに対して、図１（Ａ）に示すように、素子形成領域の各コーナー部分は、僅かに丸みを帯びている。これは、上記した素子分離絶縁膜２の形成工程の工程（ｂ）において、シリコン窒化膜上に形成されたフォトレジストを露光する際の、近接効果の影響によるものである。
【００１５】
また、図１（Ａ）を参照して、ＭＯＳＦＥＴは、コンタクトプラグ７ａ，７ｂを備えている。コンタクトプラグ７ａ，７ｂは、ゲート構造３から所定の距離Ｌ（固定値）だけ離れた箇所で、ソース・ドレイン領域６ａ，６ｂにそれぞれ接続されている。また、コンタクトプラグ７ａ，７ｂは、図２に示した層間絶縁膜１１内に形成されており、また、凸部８ａ，８ｂが形成されていない部分のソース・ドレイン領域６ａ，６ｂ上に形成されている。
【００１６】
図１（Ａ）に示したように、素子形成領域は、外周に沿って凸部８ａ，８ｂが形成された上面構造を有している。従って、凸部８ａ，８ｂが形成されていない場合を基準として、素子分離絶縁膜２から半導体基板１に加わるストレスが変化する。ところで、ＭＯＳＦＥＴの電流駆動能力は、ゲート構造３が形成されている部分の半導体基板１に加わるストレスの大きさによって変動する。そのため、本実施の形態１に係るＭＯＳＦＥＴの設計方法によると、ゲート構造３が形成されている部分の半導体基板１に加わるストレスを、凸部８ａ，８ｂの形成によって微調整することができ、その結果、ＭＯＳＦＥＴの電流駆動能力を所望の値に設定することが可能となる。
【００１７】
図３〜５は、本実施の形態１の変形例に関して、ＭＯＳＦＥＴの構造をそれぞれ示す図である。各図（Ａ）は、ＭＯＳＦＥＴの上面構造を示している。各図（Ｂ）は、各図（Ａ）に示された素子分離絶縁膜２を形成するためのパターニング工程で使用されるフォトマスクの開口パターンを示している。
【００１８】
図３（Ａ）に示すように、それぞれ複数の凸部８ａ，８ｂを形成してもよい。図４（Ａ）に示すように、ゲート構造３が延在する方向に関する寸法が凸部８ａ，８ｂよりも大きい凸部８ａａ，８ｂｂを形成してもよい。図５（Ａ）に示すように、ソース・ドレイン領域６ａ，６ｂのコーナー部分に凸部８ａ，８ｂを形成してもよい。図１（Ａ），５（Ａ）では、素子形成領域の外周を規定する四辺のうち、ゲート構造３が延在する方向に平行な方向に延在する辺に沿って凸部８ａ，８ｂが形成されているが、凸部８ａ，８ｂは、ゲート構造３が延在する方向に垂直な方向に延在する辺に沿って形成されていてもよい。
【００１９】
これらの変形例に係る構造を採用すると、図１に示した構造と比較して、ゲート構造３が形成されている部分の半導体基板１に加わるストレスの大きさが増減する。そのため、図１に示した構造を基準として、ＭＯＳＦＥＴの電流駆動能力を異ならせることができる。
【００２０】
なお、凸部８（即ち、凸部８ａ，８ｂ，８ａａ，８ｂｂ）の面積が過大になると、半導体装置の集積度が低下してしまう。そこで、集積度の低下を抑制すべく、凸部８のトータルの面積が、凸部８が形成されていない部分の素子形成領域の面積の例えば３０％以下になるように、凸部８の大きさや個数を設定することが望ましい。
【００２１】
実施の形態２．
図６は、本発明の実施の形態２に関して、ＭＯＳＦＥＴの構造を示す図である。図６（Ａ）は、ＭＯＳＦＥＴの上面構造を示している。図６（Ｂ）は、図６（Ａ）に示された素子分離絶縁膜２を形成するためのパターニング工程で使用されるフォトマスクの開口パターンを示している。
【００２２】
素子形成領域には、図１（Ａ）に示した凸部８ａ，８ｂの代わりに、凹部９ａ，９ｂが形成されている。換言すると、素子形成領域は、外周に沿って凹部９ａ，９ｂが形成された上面構造を有している。なお、図３〜５に示した変形例と同様に、凹部９ａ，９ｂの個数、寸法、形成箇所を任意に変更してもよい。
【００２３】
凸部８ａ，８ｂが形成されている場合と同様に、凹部９ａ，９ｂを形成することによっても、凹部９ａ，９ｂが形成されていない場合を基準として、素子分離絶縁膜２から半導体基板１に加わるストレスを変化させることができる。そのため、本実施の形態２に係るＭＯＳＦＥＴの設計方法によっても、上記実施の形態１と同様に、ＭＯＳＦＥＴの電流駆動能力を所望の値に設定することが可能となる。
【００２４】
しかも、凸部８ａ，８ｂが形成される場合とは異なり、凹部９ａ，９ｂを形成する場合には素子形成領域の面積が増加しない。そのため、集積度が低下することを回避できる。
【００２５】
実施の形態３．
図７は、本発明の実施の形態３に関して、ＭＯＳＦＥＴの構造を示す図である。図７（Ａ）は、ＭＯＳＦＥＴの上面構造を示している。図７（Ｂ）は、図７（Ａ）に示された素子分離絶縁膜２を形成するためのパターニング工程で使用されるフォトマスクの開口パターンを示している。
【００２６】
本実施の形態３では、素子分離絶縁膜２を形成するためのパターニング工程において、矩形状の開口パターンを有する一般的なフォトマスクではなく、図７（Ｂ）に示すように、コーナー部分が丸みを帯びた開口パターンを有するフォトマスクが使用される。その結果、図７（Ａ）に示すように、素子形成領域のコーナー部分の曲率は、矩形状の開口パターンを有するフォトマスクが使用された場合に得られる素子形成領域のコーナー部分の曲率（例えば図１（Ａ）参照）よりも、大きくなっている。
【００２７】
凸部８ａ，８ｂが形成されている場合と同様に、素子形成領域のコーナー部分の曲率を変化させることによっても、素子分離絶縁膜２から半導体基板１に加わるストレスを変化させることができる。そのため、本実施の形態３に係るＭＯＳＦＥＴの設計方法によっても、上記実施の形態１，２と同様に、ＭＯＳＦＥＴの電流駆動能力を所望の値に設定することが可能となる。
【００２８】
しかも、凸部８ａ，８ｂが形成される場合とは異なり、素子形成領域のコーナー部分の曲率を変化させる場合には、素子形成領域の面積が増加しない。そのため、集積度が低下することを回避できる。
【００２９】
【発明の効果】
この発明によれば、集積度の低下を回避又は抑制しつつ、半導体装置の電流駆動能力を所望に設定することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に関して、ＭＯＳＦＥＴの構造を示す図である。
【図２】図１（Ａ）に示したラインＩＩ−ＩＩに沿った位置に関する断面図である。
【図３】本発明の実施の形態１の変形例に関して、ＭＯＳＦＥＴの構造を示す図である。
【図４】本発明の実施の形態１の変形例に関して、ＭＯＳＦＥＴの構造を示す図である。
【図５】本発明の実施の形態１の変形例に関して、ＭＯＳＦＥＴの構造を示す図である。
【図６】本発明の実施の形態２に関して、ＭＯＳＦＥＴの構造を示す図である。
【図７】本発明の実施の形態３に関して、ＭＯＳＦＥＴの構造を示す図である。
【符号の説明】
１ 半導体基板、２ 素子分離絶縁膜、３ ゲート構造、６ａ，６ａａ，６ｂ，６ｂｂ ソース・ドレイン領域、８ａ，８ａａ，８ｂ，８ｂｂ 凸部、９ａ，９ｂ 凹部。
Claims (4)
- 半導体装置の設計方法であって、
設計対象である前記半導体装置は、
半導体基板と、
前記半導体基板の主面内に部分的に形成された素子分離絶縁膜と、
前記素子分離絶縁膜によって規定される素子形成領域内において、前記半導体基板の前記主面上に部分的に形成されたゲート構造と、
前記素子形成領域内において、前記半導体基板の前記主面内に形成され、前記ゲート構造の下方のチャネル形成領域を挟んで対を成すソース・ドレイン領域とを備え、
前記素子形成領域の形状によって、前記ゲート構造が形成されている部分の前記半導体基板に加わるストレスが調整されることを特徴とする半導体装置の設計方法。 - 前記素子形成領域は、外周に沿って少なくとも一つの凸形状が形成された上面構造を有する、請求項１に記載の半導体装置の設計方法。
- 前記素子形成領域は、外周に沿って少なくとも一つの凹形状が形成された上面構造を有する、請求項１に記載の半導体装置の設計方法。
- 前記素子形成領域の上面のコーナー部分の曲率は、矩形状の開口パターンを有するフォトマスクを用いたパターニングにより形成された素子分離絶縁膜によって規定される素子形成領域の上面のコーナー部分の曲率よりも大きい、請求項１に記載の半導体装置の設計方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003069692A JP2004281631A (ja) | 2003-03-14 | 2003-03-14 | 半導体装置の設計方法 |
| US10/650,797 US20040181386A1 (en) | 2003-03-14 | 2003-08-29 | Method of designing semiconductor device allowing control of current driving capability depending on shape of element forming region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003069692A JP2004281631A (ja) | 2003-03-14 | 2003-03-14 | 半導体装置の設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004281631A true JP2004281631A (ja) | 2004-10-07 |
Family
ID=32959393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003069692A Pending JP2004281631A (ja) | 2003-03-14 | 2003-03-14 | 半導体装置の設計方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040181386A1 (ja) |
| JP (1) | JP2004281631A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019380B2 (en) | 2003-06-20 | 2006-03-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2007081230A (ja) * | 2005-09-15 | 2007-03-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008527745A (ja) * | 2005-01-12 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 剪断応力を使用する改良型（ｅｎｈａｎｃｅｄ）ｐｆｅｔ |
| WO2021002282A1 (ja) * | 2019-07-03 | 2021-01-07 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010141153A (ja) * | 2008-12-12 | 2010-06-24 | Toshiba Corp | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153145A (en) * | 1989-10-17 | 1992-10-06 | At&T Bell Laboratories | Fet with gate spacer |
| KR100199258B1 (ko) * | 1990-02-09 | 1999-06-15 | 가나이 쓰도무 | 반도체집적회로장치 |
| JP3544126B2 (ja) * | 1998-10-15 | 2004-07-21 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| US6586802B2 (en) * | 1999-01-14 | 2003-07-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP4776755B2 (ja) * | 2000-06-08 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US6613620B2 (en) * | 2000-07-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7294563B2 (en) * | 2000-08-10 | 2007-11-13 | Applied Materials, Inc. | Semiconductor on insulator vertical transistor fabrication and doping process |
| SG103846A1 (en) * | 2001-02-28 | 2004-05-26 | Semiconductor Energy Lab | A method of manufacturing a semiconductor device |
| US6703271B2 (en) * | 2001-11-30 | 2004-03-09 | Taiwan Semiconductor Manufacturing Company | Complementary metal oxide semiconductor transistor technology using selective epitaxy of a strained silicon germanium layer |
| JP2003188252A (ja) * | 2001-12-13 | 2003-07-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US6943391B2 (en) * | 2003-11-21 | 2005-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Modification of carrier mobility in a semiconductor device |
-
2003
- 2003-03-14 JP JP2003069692A patent/JP2004281631A/ja active Pending
- 2003-08-29 US US10/650,797 patent/US20040181386A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019380B2 (en) | 2003-06-20 | 2006-03-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2008527745A (ja) * | 2005-01-12 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 剪断応力を使用する改良型（ｅｎｈａｎｃｅｄ）ｐｆｅｔ |
| JP2007081230A (ja) * | 2005-09-15 | 2007-03-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| WO2021002282A1 (ja) * | 2019-07-03 | 2021-01-07 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040181386A1 (en) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101626178B1 (ko) | 수동 게이트를 갖는 트랜지스터 및 이를 제조하는 방법 | |
| US8034701B2 (en) | Methods of forming recessed gate electrodes having covered layer interfaces | |
| US7534723B2 (en) | Methods of forming fine patterns, and methods of forming trench isolation layers using the same | |
| JP5247014B2 (ja) | ５チャネルのフィントランジスタ及びその製造方法 | |
| JPH07263677A (ja) | 半導体装置およびその製造方法 | |
| JP2004281631A (ja) | 半導体装置の設計方法 | |
| US6969658B2 (en) | Methods providing oxide layers having reduced thicknesses at central portions thereof | |
| KR100394758B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2011049321A (ja) | 半導体装置及びその製造方法 | |
| JP5114844B2 (ja) | 半導体装置の製造方法 | |
| US6953973B2 (en) | Self-aligned trench isolation method and semiconductor device fabricated using the same | |
| KR100280516B1 (ko) | 반도체 소자의 분리 구조 제조방법 및 반도체 소자 제조방법 | |
| JPH05299497A (ja) | 半導体装置およびその製造方法 | |
| JP6362373B2 (ja) | 光電変換装置の製造方法 | |
| WO2009147772A1 (ja) | 半導体装置及びその製造方法 | |
| KR20010093668A (ko) | 얕은 트렌치 분리 소자 형성 방법 | |
| JPH11214678A (ja) | 半導体装置およびその製造方法 | |
| KR100478495B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH10261794A (ja) | 半導体装置及びその製造方法 | |
| JP2007115998A (ja) | 半導体装置 | |
| JPH09260590A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN113437061A (zh) | 半导体装置及其形成方法 | |
| JP2006186192A (ja) | 半導体装置及びその製造方法 | |
| JP2008053275A (ja) | 半導体装置及びその製造方法 | |
| JP2006019397A (ja) | 半導体装置及びその製造方法 |