[go: up one dir, main page]

JP2004248243A - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法 Download PDF

Info

Publication number
JP2004248243A
JP2004248243A JP2003133248A JP2003133248A JP2004248243A JP 2004248243 A JP2004248243 A JP 2004248243A JP 2003133248 A JP2003133248 A JP 2003133248A JP 2003133248 A JP2003133248 A JP 2003133248A JP 2004248243 A JP2004248243 A JP 2004248243A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
piezoelectric vibrating
concave portion
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003133248A
Other languages
English (en)
Inventor
Takashi Iwamoto
敬 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003133248A priority Critical patent/JP2004248243A/ja
Priority to US10/715,396 priority patent/US7205705B2/en
Priority to CNA2003101201921A priority patent/CN1508968A/zh
Priority to EP03293243A priority patent/EP1432123A2/en
Publication of JP2004248243A publication Critical patent/JP2004248243A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/058—Holders or supports for surface acoustic wave devices
    • H03H9/059—Holders or supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】基板に少なくとも一つの圧電体振動部および接続部を有する電子部品において、小型化、低背化および高機能な通信機器等に対応し、低コストな電子部品を提供する。
【解決手段】基板１に少なくとも一つの圧電体振動部２および接続部３を有し、圧電体振動部２の振動を阻害しない凹形状部９および基板１上のパッド部５と構造体４の上面に形成した実装配線部７を電気的に接続するスルーホール６に導電性材料１０が充填された導通配線部を有する平板状の樹脂材料からなる構造体４を備えた電子部品で、構造体４は圧電体振動部２を封止する。
【効果】本発明の電子部品によれば、基板と実装配線部との電気的接合を取るための配線形成が容易になり、更に、構造体に備える空間部で圧電体振動部を封止することから、小型化および低背化に対応した低コストな電子部品の供給が可能となる。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、基板に少なくとも一つの圧電体振動部および接続部を有する電子部品であって、携帯電話等の通信分野やテレビジョン等の電子回路に用いられる電子部品に関する。
【０００２】
【従来の技術】
電子部品の基本的な構成は、基板上に形成された圧電体振動部を、その信頼性を確保する目的で、気密封止するパッケージに収納する構造がとられる。
【０００３】
この際、気密封止に用いるパッケージは、基板上に形成された圧電体振動部の振動を阻害することの無いように圧電体振動部の上面に相当する部分に空間部を有する構造を備える。空間部構造を有するメタル製やセラミックス製のパッケージを用いることで、信頼性を確保する構造をとる。しかし、このような構造は、パッケージサイズ自体も大きくなり、電子部品の小型化に対する課題を有している。
【０００４】
また、基板は、形成された圧電体振動部の特性を引き出すために、入出力に対する電気的な接合を施す必要がある。その手法として、基板上に形成された接続部と他の所望する接続部とを、ワイヤーやバンプを用いて電気的に接合する方式がとられる。しかし、この空間を確保するために、電子部品自身が大型化するという課題を有していた。
【０００５】
そこで、構成要素が形成された圧電基板を有する弾性表面装置において、圧電基板と、熱膨張係数を圧電基板に合わせた弾性表面波の振動を阻害することの無いように空間部を備えるガラス部材とを陽極接合にて接合し、封止する。更に、ガラス部材にスルーホールを形成して、圧電基板と外部とを電気的に接合することで、電子部品自身をパッケージベースとして利用できる電子部品が提案されている（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開１９９６−３３０８９４号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記した圧電基板をガラス部材にて封止する電子部品には、以下の問題が存在する。
【０００８】
特許文献１においては、圧電基板上に形成されたＩＤＴ電極を封止するために、ＩＤＴ電極の上部に振動を阻害することが無いように空間部を形成したガラス部材を、圧電基板に陽極接合を用いて接合する手法が用いられる。しかし、圧電基板は、一般に絶縁性が高く、電界を印加するためには、接合する個所に新たに導電部材を設ける必要がある。このため、接合箇所には配線等を行うことが出来ず、電子部品の小型化に対して課題を有することになる。
【０００９】
また、ガラス部材は、熱膨張係数を圧電基板と等しくする必要があるため、リチウムイオンやナトリウムイオン等の可動イオンを含むガラス部材が用いられる。可動イオンは、電極材料であるＡｌ等を腐食する作用を有することから、電子部品としての信頼性に課題を有する。
【００１０】
また、ガラス部材の空間部を形成する方法として、マスク材となる金属をスパッタ等で形成し、フッ酸等でエッチングすることで空間部が形成される。これらは、製造コスト面に課題を有するプロセスであることは明らかである。
【００１１】
更に、ガラス部材にスルーホールを形成するには、電気化学放電ドリル法または超音波ドリル法が用いられる。これは、形成するスルーホールのサイズに対する課題、またプロセスにおける量産性およびコスト面に課題を有する。
【００１２】
また、ウエハーでの一括プロセスを考慮した時には、ガラス部材の有する機械的強度の問題から生じるワレ、カケ等の問題を有することは明らかである。更にこの構造においては、電子部品を低背化するためには、封止キャップの厚みを低下させることが必要である。しかし、封止キャップの厚みの低下は、封止キャップの機械的な強度の低下につながることから、製造プロセスにおいても封止キャップが破損する等の課題を有することになる。
【００１３】
【課題を解決するための手段】
上記問題を解決すべく本発明は、基板と、基板に形成された少なくとも一つの圧電体振動部および接続部と、少なくとも圧電体振動部を覆う平板状の樹脂材料からなる構造体とを備えた電子部品であり、構造体は、圧電体振動部を覆う天板部と側壁部とを有する一体構造でもって、少なくとも圧電体振動部の振動を阻害しない空間部を与える凹形状部を備える電子部品である。また、構造体は、少なくとも圧電体振動部を封止することを特徴とする。
【００１４】
また、構造体は、上面に実装部を有し、実装部と接続部とを電気的に接続する導通配線部を備えることを特徴とする。また、実装部は、接続部と構造体に厚み方向で重ならないことを特徴とする。
【００１５】
また、凹形状部は、樹脂材料からなる構造体をレーザー光でハーフ加工することにより形成されることを特徴とする。また、凹形状部は、樹脂材料からなる構造体をフォトリソ工法で加工することにより形成することを特徴とする。また、構造体は、ポリイミドフィルムまたは液晶ポリマーフィルムであることを特徴とする。また、構造体は、感光性材料からなることを特徴とする。
【００１６】
また、基板と、基板に形成された少なくとも一つの圧電体振動部および接続部と、少なくとも圧電体振動部を覆う平板状の樹脂材料からなる構造体とを備えた電子部品の製造方法であり、構造体に凹形状部とスルーホール部を形成する工程と、構造体の凹形状部と圧電体振動部およびスルーホール部と接続部をアライメントし接合し、構造体の凹形状部で圧電体振動部を封止する工程と、構造体の上面に実装部を形成する工程と、実装部と接続部とを電気的に接続する工程とを備えることを特徴とする電子部品の製造方法である。
【００１７】
また、凹形状部とスルーホール部を形成する工程は、レーザー光により形成されることを特徴とする。また、凹形状部とスルーホール部を形成する工程は、フォトリソ工法により形成されることを特徴とする。
【００１８】
更に、フォトリソ工法で用いるフォトマスクは、凹形状部に対応する部分が、感光性材料の現像時に完全除去できないような露光状態となるパターンと、感光性材料の現像時に現像液耐性を生じるような露光状態となるパターンにより構成され、スルーホール部に対応する部分は、感光性材料が現像時に完全除去できるような露光状態となるパターンにより構成されていることを特徴とする電子部品の製造方法である。
【００１９】
以上のような本発明の電子部品によれば、構造体に、圧電体振動部の振動を阻害しない空間部および圧電体振動部を封止する構造を備えることから、低背化および小型化に対応した電子部品の形成が可能となる。また、基板上の配線を跨ぐようにして構造体を基板に搭載することも可能であり、チップサイズを原理的な最小のサイズにすることができる。
【００２０】
更に、基板上に形成された接続部と実装配線部との電気的な接続をとるための形成プロセスが容易である。また、本発明の電子部品における構造体は、その結晶性を変えることで基板と熱膨張係数をそろえることができ、かつ、電極に腐食を与えるようなことはない。また、構造体に対するレーザー加工法およびフォトリソ工法は、高速で精度の高い微細加工を行うことができ、小型化には有利である。
【００２１】
本発明の構造体を備える電子部品によれば、低コストな製造プロセスにて、小型化・低背化に対応した電子部品の供給が可能となる。
【００２２】
【発明の実施の形態】
以下、本発明の実施例について添付図に基いて詳細に説明する。
【００２３】
図１は、本発明の電子部品における一実施例の概略平面図、図２は、図１におけるＡ−Ａ部断面図を示す。
【００２４】
図１、２において、電子部品５０は、基板１と構造体４を有する。
【００２５】
基板１上には、複数のＩＤＴ電極２と接続部３が形成されている。接続部３は、ＩＤＴ電極２と電気的に接続されており、所望の機能を引き出すことができる。また、ＩＤＴ電極２には、求められる機能に対するパターン形状および膜厚の電極が形成されている。また、パターン形状は、ＩＤＴ電極２に限るものではなく、圧電体振動部を構成する電極部であれば良い。
【００２６】
また、接続部３の上面には、パッド部５が形成されている。更に、基板１の裏面には、保護膜１７が形成されている。
【００２７】
構造体４の下面には、ＩＤＴ電極２の振動を阻害しない空間部を与える複数の凹形状部９を備える。また、構造体４の上面には、実装配線部７が形成され、実装配線部７の上面にバンプパッド部１８が形成される。更にその上面にバンプ部８が形成されている。また、構造体４は、実装配線部７と基板１の上面に形成されたパッド部５とを電気的に接続するためにスルーホール部６に導電性材料１０が充填されている（以下導通配線部と称する）。
【００２８】
構造体４は、基板１上のＩＤＴ電極２が形成された面に接合される。その際、基板１上に形成されたＩＤＴ電極２は、構造体４に備える凹形状部９で覆われ、ＩＤＴ電極２が封止される。また、基板１上に形成されたパッド部５と構造体４のスルーホール部６に充填された導電性材料１０は、電気的に接合される。
【００２９】
以上のように、凹形状部９および導通配線部を有する構造体４を備えることで、封止および電気的な接続による電子部品５０の体積増加を最小限に抑えることができる。また、構造体４の厚みは、０．０５ｍｍ程度とすることが可能であり、小型化および低背化に対応した電子部品５０を提供することが可能となる。
【００３０】
また、スルーホール部６は、レーザー加工により精度の高い微細加工が可能であることから、フォトリソグラフィー技術等の複雑なプロセスを必要としない。また、加工の高速化への対応ができることから、低コストでの形成が可能となる。
【００３１】
更に、構造体４に、液晶ポリマーを用いることでその結晶性を変えることができる。それによって基板１の熱膨張係数に合わせることが可能で、熱膨張差により生ずる位置ズレを抑えることができ、ウエハーレベルでの一括生産プロセスにも対応が可能となる。
【００３２】
また、フリップチップ実装部となるバンプ８の位置を基板１上に形成した接続部３の位置と構造体４の厚み方向で重ならないようにすることで、フリップチップ実装時の応力が導通配線部を介して、基板１に伝わることがない。構造体４が、ガラスやセラミックスに比較し、フレキシビリティ性を有することで応力吸収の役割を一部果たすことからも、基板１に対するダメージの少ない電子部品の形成ができる。更に、これら条件を考慮した中で、構造体４の上面に形成されるバンプ８の位置は、実装基板に対応して、自由な配置が可能である。また、電子部品は、ＩＤＴ電極２を構造体４で封止した後にチップサイズに加工するため、ＩＤＴ電極２に対するカット加工時のダメージやカットクズ等の付着による不良の発生を抑制することになり、良品率の向上につながり低コスト化が可能となる。
【００３３】
上記した本発明における電子部品の製造方法の詳細を図３〜５に示す概略プロセスフローを用いて説明する。
【００３４】
先ず、図３に示す基板１の製造方法の概略プロセスフローを説明する。
【００３５】
図３（ａ）に示すように、基板１の上面にフォトリソ工法を用いて、所望のレジストパターンを形成する。先ず、スピンコーター等を用いて、所定の膜厚のレジストを塗布する。次に、所定のパターンが形成されたフォトリソマスクを介してレジストを露光し、現像処理することにより必要な個所が開口されたレジストパターン１１が形成される。基板１は、所望する圧電特性に合わせて、ＬｉＴａＯ３、水晶、ＬｉＮｂＯ３、Ｌｉ２Ｂ４Ｏ７等を用いる。レジストパターン１１は、リフトオフを考慮して逆テーパー形状に形成されることが好ましい。
【００３６】
次に、図３（ｂ）に示すように、電極材料１２としてＡｌを真空蒸着法により、所定の膜厚を成膜する。電極材料１２は、Ａｌに限るものではなく、Ｃｕ、Ａｌ−Ｃｕ合金、Ａｕ等を用いても構わない。次に、剥離液に浸漬、揺動させることにより、レジストパターン１１および不要な電極材料が剥離され、図３（ｃ）に示すように、ＩＤＴ電極２、バスバー（図示せず）およびリフレクター（図示せず）、接続部３、更にそれらを電気的に接続する配線部（図示せず）を形成する。
【００３７】
次に、図３（ｄ）に示すように、基板１上に形成された接続部３の上面にパッド部５を形成する。パッド部５の形成は、先ず、フォトリソ工法を用いて、接続部３の上面が開口したレジストパターンを形成する。次に真空蒸着法により、Ｔｉを１０ｎｍ、Ｎｉを１００ｎｍ、Ｓｎを１０００ｎｍ成膜する。これらの成膜は、真空を破ることなく連続にて成膜されることが望ましい。次に、剥離液に浸漬、揺動させることにより、レジストおよび不要な膜を剥離することで、パッド部５が形成される。これで、基板１の上面にＩＤＴ電極２、接続部３およびパッド部５が形成された部材Ｂが形成される。
【００３８】
次に、構造体４の製造方法の詳細を図４に示す概略プロセスフローを用いて説明する。
【００３９】
先ず、図４（ａ）に示すように、鏡面加工された仮接着基板１３に、熱可塑性樹脂膜１４を形成する。次に、熱可塑性樹脂１４が形成された上面に０．０３ｍｍのＣｕ箔１５を有する構造体４をＣｕ箔１５を仮接着基板１３に向けて接着する。
【００４０】
次に、図４（ｂ）に示すように、構造体４にＩＤＴ電極の振動を阻害しない空間部を与える凹形状部９、スルーホール部６およびカットライン部１６をレーザー光により加工する。
【００４１】
凹形状部９は、深さを０．０１５ｍｍの加工を施す。構造体４として液晶ポリマーフィルムを用いた時のレーザー加工条件として、レーザー光の波長を５３２ｎｍ、発振周波数を３０ｋＨｚ、エネルギー密度を２０，０００Ｊ／ｍ２で加工すると良い。このレーザー加工条件は、加工する深さおよび加工速度に対応させて設定すれば良い。ＩＤＴ電極２の振動を阻害しない凹形状部９としての深さ方向の加工精度および加工品質を得るためには、レーザー光の波長を５３２ｎｍ以下、発振周波数を５ｋＨｚ以上、エネルギー密度を５０，０００Ｊ／ｍ２以下で加工することが好ましい。また、レーザー光の波長が３５５ｎｍ、２６６ｎｍの短波長であれば良好な加工精度が得られる。
【００４２】
また、凹形状部９の面積が、０．３×０．４ｍｍの時、レーザー光の径を０．１ｍｍ、加工時のレーザー光の重なり幅を０．０５ｍｍとすれば、一つの凹形状部９を形成するのに４８ショットが必要となる。この時、レーザー光の波長が３０ｋＨｚである時、７２５個所／ｓｅｃで凹形状部９の形成が可能となる。これは、高速加工が可能であることを示す数値である。
【００４３】
次に、スルーホール部６およびカットライン部１６は、構造体４に対し貫通する加工を施す。スルーホール部６は、基板１上に形成した接続部３およびパッド部５に対応する貫通穴を形成し、カットライン部１６には、後工程でチップサイズにカットする加工条件を考慮して、その寸法が設定されるべきものである。レーザー加工条件については、加工速度が良好な条件として、凹形状部９に対する加工条件に比較し、エネルギー密度を高めに設定しても良い。上記同様に非常に高速な加工が可能である。更に、レーザー加工条件においては、更なる加工品質を求める時には、減圧した雰囲気にて加工することが好ましい。求める精度および品質に対してそれぞれの加工条件が決定される。
【００４４】
次に、図４（ｃ）に示すように、形成したスルーホール部６に導電性材料１０として導電性ペーストを充填する。充填後、２００℃で２時間程度の熱処理を施すことで、導通配線部が構成される。
【００４５】
これで、仮接着基板１３上にＩＤＴ電極２の振動を阻害しない凹形状部９、導通配線部およびカットライン部１６を備えた構造体４が設けられた部材Ｃが形成される。
【００４６】
次に、図５に示す本発明の電子部品の製造方法を概略プロセスフローを用いて説明する。
【００４７】
先ず、図５（ａ）に示すように、部材Ｂに、部材Ｃを搭載する。
【００４８】
両部材Ｂ、Ｃは、スルーホール部６に充填された導電性材料１０と基板１上のパッド部５とを、並びにＩＤＴ電極２とＩＤＴ電極２の振動を阻害しない凹形状部９とをアライメントし、加熱、加圧することにより接合される。この際、アライメント機能と加熱機能を有する接合装置を用いて接合すると良い。この時の接着温度を２４０℃とすることで、バンプ部５の最表面に形成されたＳｎが溶融し、導電性材料１０と電気的に接合すると共に、併用した加圧効果により構造体４は、基板１と接合する。この際、構造体４は、ＩＤＴ電極２を封止する。
【００４９】
尚、構造体４は、用いられる基板１の材料に合わせ、無機フィラーの添加量を調整することにより、熱膨張係数を揃える。これにより、接合時に生じる位置ズレを最小限に抑えることが可能となる。熱膨張係数は、同等が望ましいが、±５ｐｐｍ以内のズレまでは問題ない。
【００５０】
更に、構造体４は、その求める電子部品によって、材料の選択が可能である。防湿性が重要でない、またはウエハレベルでの接合を必要としない時には、レーザー光での加工が可能で、化学的安定性および耐熱性を有するポリイミドフィルム等を選択することも可能である。
【００５１】
次に、図５（ｂ）に示すように、仮接着基板１３を構造体４から剥離する。仮接着基板１３と構造体４との界面には、熱可塑性樹脂１４が形成されている。１５０℃に加熱することで、容易に剥離することが可能である。
【００５２】
また、構造体４上に形成した、Ｃｕ箔１５の表面が熱可塑性樹脂等にて汚染されている時には、この段階で洗浄を施すと良い。更に、基板１の裏面には、マーキングおよび基板１の保護を目的として樹脂膜１７を０．０３ｍｍ程度塗布し、熱処理を施して硬化させる。構造体４としては、エポキシ、アクリル酸エステル、ポリイミド、ベンゾシクロブテン、環オレフィン系等を用いるとよい。熱硬化することで、基板１を衝撃等から保護できる強度を有することが好ましい。
【００５３】
次に、図５（ｃ）に示すように、構造体４上に形成されているＣｕ箔１５をフォトリソ工法を用いて、実装配線部７を形成する。
【００５４】
次に、図５（ｄ）に示すように、フォトリソ工法を用いて、バンプパッド部１８を形成する。バンプパッド部１８はバンプパッド部１８を形成したい部分が開口したレジストパターンを形成後に、Ｎｉ膜を成膜し、リフトオフすることにより形成する。フォトリソ工法の詳細は、省略する。
【００５５】
更に、バンプパッド部１８上に外部基板との実装用バンプとして、バンプ８を形成する。バンプ８の形成法としては、先ずバンプパッド部１８上に、マスク印刷法により、レジストパターンを形成する。レジストパターンの開口部は、マスク印刷時の位置ズレを考慮して、バンプパッド部１８より小なる寸法に設定しておくと良い。次にレジストパターンを介し、はんだを塗布し、レジストを剥離することでバンプ８が形成される。
【００５６】
実装配線部７、バンプパッド部１８およびバンプ８は、外部基板との実装を考慮して、構造体４上の任意な位置に設定が可能である。また、バンプ８は、基板１の接続部３と重ならない位置に設定することで、実装時の基板１への応力を除ける。
【００５７】
次に、構造体４に設けたカットライン部１６を用いて、ダイシングカットソーにより、チップサイズに個片化する。
【００５８】
以上により、本発明による電子部品５０は、基板１の厚みに対し、構造体４の厚みとして０．０５ｍｍおよび基板１の裏面に形成した保護膜１７の厚み０．０３ｍｍとの総厚み０．０８ｍｍが増加するのみで、ＩＤＴ電極２の封止および外部との実装機能を表面に有する電子部品を提供することが可能となる。
【００５９】
図６は、本発明の別の実施例における電子部品を示す概略平面図、図７は、図６におけるＤ−Ｄ部断面図を示す。
【００６０】
図６、７において、電子部品６０は、基板１と構造体１９を有する。
【００６１】
基板１上には、複数のＩＤＴ電極２と接続部３が形成されている。また、基板１の裏面には、保護膜１７が形成されている。構造体１９の下面には、ＩＤＴ電極２の振動を阻害しない空間部を与える凹形状部９を備える。また、構造体１９の上面には、実装配線部２１が形成される。実装配線部２１の上面にはバンプパッド部１８が形成され、その上面にバンプ８が形成されている。更に、構造体１９は、順テーパー形状を有するスルーホール部２０を備える。実装配線部２１は、実装配線部２１と基板１の上面に形成された接続部３が、スルーホール部２０のテーパー部を介して電気的に接続するようにパターン形成されている。
【００６２】
構造体１９は、基板１のＩＤＴ電極２が形成された面に接合される。その際、基板１の上面に形成されたＩＤＴ電極２は、構造体１９に備える凹形状部９で覆われ、ＩＤＴ電極２が封止される。
【００６３】
また、基板１上に形成された接続部３は、基板１上に形成されたＩＤＴ電極２と電気的に接続されており、所望の機能を引き出すことができる。ＩＤＴ電極２には、求められる機能に対するパターン形状および膜厚の電極が形成されている。また、パターン形状は、ＩＤＴ電極２に限るものではなく、圧電体振動部を構成する電極部であれば良い。
【００６４】
以上のようにＩＤＴ電極２を封止し、凹形状部９を与える構造体１９を備えることで、小型化および低背化に対応した電子部品６０を提供することが可能となる。
【００６５】
更に、順テーパー形状を有するスルーホール部２０により、基板１と構造体１９の上面に形成される実装配線部２１との電気的な接続に対する配線形成は、実装配線部２１と同時に形成でき、プロセスの簡略化が可能となり、低コスト化に対応した電子部品６０を提供することが可能となる。
【００６６】
また、構造体１９に備えた凹形状部９の形成およびスルーホール部２０の形成は、レーザー加工により精度の高い微細加工が可能であることから、フォトリソ工法等の複雑なプロセスを必要としない。また、加工の高速化への対応ができることから、低コストでの形成が可能となる。
【００６７】
その他、構造体１９の使用における効果は、前記した実施例に示すものと同様の効果が得られるものであり、ここでの詳細な説明は、省略するものとする。
【００６８】
次に、図６、７における電子部品６０における製造方法を説明する。
【００６９】
基板１については、前記した実施例と同等であることから記載を省略する。
【００７０】
図８に示す概略プロセスフローを用いて構造体１９の製造方法を説明する。
【００７１】
先ず、図８（ａ）に示すように厚さ１ｍｍのガラス基板２２の上面に、熱可塑性樹脂膜１４を形成する。次に、ガラス基板２２の熱可塑性樹脂１４が形成された上面に構造体１９を接着する。
【００７２】
次に、図８（ｂ）に示すように構造体１９にＩＤＴ電極２の振動を阻害しない空間部を与える凹形状部９、実装配線部２１と基板１の上面に形成された接続部３とを電気的に接続するためスルーホール部２０およびカットライン部１６をレーザー光により加工する。凹形状部９およびカットライン部１６の形成条件は、前記した実施例と同様であることから記載を省略する。
【００７３】
次に、スルーホール部２０は、構造体１９が接着されたガラス基板２２の裏面から、波長３５５ｎｍのレーザー光を照射する。構造体１９は、ガラス基板２２に接着された側において、レーザー光から照射される多くのエネルギーを吸収することから、ガラス基板２２に接着された側にて、開口部が大きなスルーホール部２０が形成される。また、スルーホール部２０に対応する開口部を有する基板に構造体１９を接着し、基板側からレーザー光を照射することで、同様の効果を得ることも可能である。
【００７４】
次に、基板１と構造体１９を、基板１上の接続部３がスルーホール部２０の開口部位置にくるようにアライメントしながら、加熱、加圧することにより接合される。この時、ＩＤＴ電極２が構造体１９に形成された凹形状部９にて封止される。
【００７５】
次に、ガラス基板２２を構造体１９から剥離する。ガラス基板２２と構造体１９との界面には、熱可塑性樹脂１４が形成されていることから、１５０℃に加熱することで、容易に剥離することが可能である。また、基板１の裏面には、マーキングおよび基板１の保護を目的とした樹脂膜を０．０３ｍｍ程度塗布し、熱処理を施して硬化させる。構造体１９としては、エポキシ、アクリル酸エステル、ポリイミド、ベンゾシクロブテン、環オレフィン系等を用いるとよい。熱硬化することで、基板１を衝撃等から保護できる強度を有することが好ましい。
【００７６】
尚、構造体１９は、前記した実施例における構造体４と同等の機能を有する。
【００７７】
次に、フォトリソ工法を用いて、実装配線部２１を形成する。
【００７８】
所望のレジストパターン形成後、真空蒸着法を用いて、Ｃｕを成膜する。この際に、実装配線部２１は、基板１上に形成された接続部３にスルーホール部２０を介して、電気的に接合するように配線される。スルーホール部２０は、順テーパー形状に形成されていることおよび厚みが０．０５ｍｍと薄いことから、スルーホール部２０の側面への配線形成も容易にできる。更にフォトリグラフィー技術を用いて、外部基板実装用として実装配線部２１上にバンプパッド部１８を形成する。バンプパッド部１８を形成したい部分が開口したレジストパターンを形成し、Ｎｉ膜を成膜し、リフトオフすることにより、バンプパッド部１８を形成する。フォトリソ工法の詳細は、前記した内容と同等であることから省略する。
【００７９】
更に、バンプパッド部１８上にバンプ８を形成する。バンプパッド部１８上に、マスク印刷法により、レジストパターンを形成する。レジストパターンは、マスク印刷時の位置ズレを考慮して、バンプパッド１８より小なる開口部寸法に設定しておくと良い。次にレジストパターンを介し、はんだを塗布し、レジストを剥離することでバンプ８が形成される。
【００８０】
次に、構造体１９に設けたカットライン部１６上を、ダイシングカットソーにより、チップサイズに個片化する。
【００８１】
以上により、本発明による電子部品６０は、総厚み０．０８ｍｍの増加のみで、ＩＤＴ電極２の封止および外部との実装機能を有する電子部品６０の提供が可能となる。
【００８２】
次に、本発明の電子部品における別な実施例として、以下に説明する。前記の実施例と同様の構成には同じの符号を使用する。
【００８３】
図９は、本発明の別な実施例における電子部品を示す概略平面図、図１０は、図９におけるＥ−Ｅ部断面図を示す。
【００８４】
図９、１０において、電子部品７０は、基板１と構造体２８を有する。
【００８５】
基板１上には、複数のＩＤＴ電極２と接続部３が形成されている。また、基板１の裏面には、保護膜１７が形成されている。構造体２８の下面には、ＩＤＴ電極２の振動を阻害しない空間部を与える凹形状部９を備える。また、構造体２８の上面には、実装配線部７が形成される。実装部７の上面にバンプパッド部１８が形成され、その上面にバンプ８が形成されている。また、構造体２８は、スルーホール部６を備える。更に、実装配線部７と基板１の上面に形成されたパッド部５とを電気的に接続するためのスルーホール部６にＣｕ２７が形成されている（以下導通配線部と称する）。
【００８６】
構造体２８は、基板１上のＩＤＴ電極２が形成された面に接合される。その際、基板１の上面に形成されたＩＤＴ電極２は、構造体２８に備える凹形状部９で覆われ、ＩＤＴ電極２が封止される。
【００８７】
また、基板１上に形成されたパッド部５と構造体２８のスルーホール部６に形成されたＣｕ７は、電気的に接合される。また、ＩＤＴ電極２には、求められる機能に対するパターン形状および膜厚の電極が形成されている。また、パターン形状は、ＩＤＴ電極２に限るものではなく、圧電体振動部を構成する電極部であれば良い。
【００８８】
以上のように、ＩＤＴ電極２を封止し、凹形状部９および導通配線部を有する構造体２８を備えることで、封止および電気的な接続による電子部品７０の体積増加を最小限に抑えることができる。また、構造体２８の厚みは、３０ｎｍ程度とすることが可能であり、小型化および低背化に対応した電子部品７０を提供することが可能となる。
【００８９】
また、スルーホール部６は、フォトリソ工法により、凹形状部９と同時に形成されており、複数のプロセスを必要としない。更に、構造体２８は、用いる樹脂材料を基板１の熱膨張係数に合わせることが可能で、熱膨張差により生ずる位置ズレを抑えることができ、ウエハーレベルでの一括生産プロセスにも対応が可能となる。他の構成および効果については、前記実施例と同様であることから記載を省略する。
【００９０】
次に、図９、１０における電子部品７０における製造方法を説明する。
【００９１】
基板１の製造方法については、前記した実施例と同様であることから記載を省略する。
【００９２】
図１１に示す概略プロセスフローを用いて構造体２８の製造方法を説明する。
【００９３】
先ず、図１１（ａ）に示すように、鏡面加工された仮接着基板１３、より詳細には、厚さ５ｍｍの鏡面加工したＳｉ仮接着基板１３に、熱可塑性樹脂膜２３を形成する。次に、熱可塑性樹脂２３が形成された上面に、スピンコーター等を用いて、厚さ３０ｎｍのネガ型感光性材料２４を塗布する。感光性材料２４は、感光性ポリイミド、ベンゾソキロブテン、環オレフィン系樹脂、感光性のガラス系材料、感光性ポリシラン、感光性シリコーン、アクリル酸エステル系樹脂等のいずれかを用いても構わない。
【００９４】
次に、図１１（ｂ）に示すように感光性樹脂２４にＩＤＴ電極２の振動を阻害しない空間部を与える凹形状部９、実装配線部２１と基板１の上面に形成された接続部３とを電気的に接続するためスルーホール部６およびカットライン部１６を加工することにより、構造体２８を形成する。この構造体２８は、スルーホール部６およびカットライン部１６に対応するところには現像時に感光性材料２４が完全に除去できる遮光部パターンを、凹形状部９を形成する側壁部２５に対応するところには現像時に感光性材料２４が現像液耐性を示すように透過部パターンを、更に凹形状部９を形成する天板部２６に対応するところには現像時に感光性材料２４が完全に除去できないようにグレーティング部パターンを備えるフォトリソマスク（図示せず）を介して露光し、現像処理することで形成される。また、これらが形成された構造体２８に対する露光は、一度に処理することが可能である。
【００９５】
この際、用いるフォトリソマスクにおけるグレーティング部は、１辺が２μｍ正方形の透光部を有し、遮光部との比率が、１：１になるように配置されている。この配置の比率により、凹形状部９のＤｅｐｔｈ方向の寸法が決定される。深くする時に、遮光部の比率を大きく、浅くする時には、遮光部の比率を小さくすることによりその制御が可能である。
【００９６】
次に、構造体２８中の溶剤性成分を除去し、硬化させるために３５０℃で加熱する。これで、仮接着基板１３上にＩＤＴ電極２の振動を阻害しない凹形状部９、導通配線部が形成されるスルーホール部６およびカットライン部１６を備える構造体２８が設けられた部材Ｆが形成される。これらの形成は、前記した実施例同様レーザー光による加工も可能である。
【００９７】
次に、図１２に示す本発明の電子部品の別の製造方法を概略プロセスフローを用いて説明する。
【００９８】
先ず、図１２（ａ）に示すように、部材Ｂに、部材Ｆを搭載する。
【００９９】
両部材Ｂ、Ｆは、スルーホール部６と基板１上のパッド部５とを、並びにＩＤＴ電極２とＩＤＴ電極２の振動を阻害しない凹形状部９とをアライメントし、加熱、加圧することにより接合される。この際、アライメント機能と加熱機能を有する接合装置を用いて接合すると良い。また、構造体２８は、ＩＤＴ電極２を封止する。
【０１００】
尚、構造体２８は、用いられる基板１の材料に合わせ、熱膨張係数を揃える。これにより、接合時に生じる位置ズレを最小限に抑えることが可能となる。
【０１０１】
次に、図１２（ｂ）に示すように、仮接着基板１３を剥離する。仮接着基板１３と構造体２８の界面には、熱可能性樹脂２３が形成されていることから、１５０℃に加熱することで、容易に剥離することが可能である。この際、構造体２８に熱可塑性樹脂２３の残渣があれば、この段階で洗浄を施すと良い。
【０１０２】
次に、図１２（ｃ）に示すように、スルーホール部６に、電界めっきを用いて、Ｃｕ２７を形成する。これによって、基板１に形成した接続部５とその後形成される記載を省略した実装配線部との導通が確保される。
【０１０３】
次に、構造体２８の上面には、図１０に示した実施例と同様に実装配線部が形成される。実装配線部の上面にバンプパッド部が形成され、その上面にバンプが形成されている（図示せず）。
【０１０４】
また、構造体２８を構成する感光性樹脂２４として、ネガ型感光性樹脂を用いた時に実施例を説明したが、ポジ型感光性樹脂を用いても構わない。
【０１０５】
この時、構造体２８は、スルーホール部６およびカットライン部１６に対応するところには現像時に感光性材料２４完全に除去できる透光部パターンを、凹形状部９を形成する側壁部２５に対応するところには現像時に感光性材料が現像液耐性を示すように遮光部パターンを、更に凹形状部９を形成する天板部２６に対応するところには現像時に完全に感光性材料が除去できないようにグレーティング部としたフォトリソマスクを介して露光し、現像処理することで形成される。
【０１０６】
また、スルーホール部６は、順テーパー形状に形成することも可能である。
【０１０７】
その際、感光性材料２４として、ネガ型感光性材料を塗布する。次に、露光条件を制御することで、仮接着基板１３側での露光状態を不充分にさせる。その結果、十分な架橋が進まず、仮接着基板１３側での感光性材料２４の現像液耐性が劣ることになり、仮接着基板１３上において逆テーパー形状とすることができる。その後、基板１と接合し、仮接着基板１３を剥離することで、スルーホール部６は、順テーパー形状となる。この順テーパー形状により、配線パターン形成と導通配線形成を同時に行うことで、基板１と配線パターンの電気的な接続を確保することが可能となる。
【０１０８】
また、別の方式として、仮接着基板１３に、裏面租化したガラス仮基板を用い、感光性材料２４として、ポジ型感光性樹脂を塗布し、露光する。その時にガラス仮基板の裏面にて乱反射された光が、感光性樹脂２４の下層部に反射される。その結果、感光性樹脂２４の下層部の架橋が進み、感光性樹脂２４の下層部の現像液耐性がより向上することになり、仮接着基板１３上において逆テーパー形状のスルーホール部６を形成することができる。その後、基板１と接合し、仮接着基板１３を剥離することで、スルーホール部６は、順テーパー形状となる。この順テーパー形状により、配線パターンと導通配線形成を同時に行うことで、基板１と配線パターンの電気的な接続を確保することが可能となる。
【０１０９】
また、実装配線部は、構造体２８上に別の構造体を積層することにより構成されてもよい。以下に、その構成の概要を説明する。
【０１１０】
図１３に示すように、図１２（ｃ）に示した構造体２８の上面にフォトリソ工法を用いて、配線部２９を形成する。次に、配線部２９を含む構造体２８上に、開口部の大きなスルーホールを有する構造体３０を形成する。次に、フォトリソ工法を用いて、構造体３０上に実装配線部３１を形成する。更に、実装配線部３１を含む構造体３０の上面にスルーホールを有する構造体３３を形成する。構造体３３のスルーホールには、導電性材料３２が充填されており、導通配線部が形成されている。また、導電材料３２の上面には、バンプパッド３４が形成されている。更に、その上面にバンプ３５が形成されている。
【０１１１】
これは、実装配線部等を厚み方向に形成することにより、実装配線部による幅方向のサイズの上昇を抑制する効果がある。
【０１１２】
以上により電子部品８０が構成される。
【０１１３】
また、本発明の電子部品における圧電体振動部は、圧電体薄膜により構成されても構わない。以下に、その構成の概要を説明する。
【０１１４】
図１４に示すように、凹部３６を有するシリコン半導体３７上に、絶縁膜３８として、例えばＳｉＯ２を形成する。次に、絶縁膜３８上に下部電極３９として、例えばＡｌを主成分とする金属膜を形成する。次に、下部電極３９上に圧電体薄膜４０として、例えばＺｎＯを形成する。次に、圧電体薄膜４０上に上部電極４１として、例えばＡｌを主成分とする金属膜を形成する。下部電極３９、圧電体薄膜４０および上部電極４１は、所望する機能に対応したパターンがそれぞれ形成されている。ここでは、これらの詳細な説明は省くものとする。
【０１１５】
この圧電体薄膜４０は、下部電極３９と上部電極４１とが対向する部分にて圧電体振動部を構成する。シリコン半導体３７に備える凹部３６は、この圧電体振動部に対応する位置に構成されている。
【０１１６】
次に、下面に凹形状部９を備えた構造体４２を、シリコン半導体基板３７の絶縁膜３８上に接合する。その際、少なくとも上記した圧電体振動部が、構造体４２に備える凹形状部９で覆われ、封止される。また、構造体４２の上面に、実装配線部を形成しても構わない。その際、構造体４２には、実装配線部と圧電体薄膜４０により構成された圧電体振動部とが電気的に接続するための配線導通部が形成される。実装配線部は、シリコン半導体基板３７側に設けてもよい。
【０１１７】
以上により電子部品９０が構成される。
【０１１８】
【発明の効果】
以上のような本発明の電子部品によれば、圧電体振動部の振動を阻害しない空間部、実装配線部の接続部と基板上の接続部を電気的に接続する配線パターンおよび圧電体振動部を封止する構造体を有するという構成を備えることで、低背化および小型化に対応した電子部品の形成が可能となる。
【０１１９】
また、基板に設けた接続部との電気的な接合を取るための配線パターンにおける形成プロセスが容易となる。更に、構造体を構成する樹脂材料は、加工性が良好であるため、高速加工も可能となり、低コストに対応した電子部品の形成が可能となる。また、構造体に樹脂材料を用いることで、基板との熱膨張係数を揃えることが可能で、またその有する材料特性より、基板へのダメージを低減できる。
【０１２０】
よって、少なくとも一つの圧電体振動部および接続部を備えた基板に、少なくとも圧電体振動部を封止し、実装機能を有する構造体を備えることにより、小型化および低背化に対応した低コストな電子部品の供給が可能となる。
【図面の簡単な説明】
【図１】本発明による電子部品の一実施例の平面図である。
【図２】本発明による電子部品の一実施例の断面図である。
【図３】本発明による電子部品における基板の形成の概略プロセスフローである。
【図４】本発明による電子部品における構造体の形成の概略プロセスフローである。
【図５】本発明による電子部品における概略プロセスフローである。
【図６】本発明による電子部品の別の実施例の平面図である。
【図７】本発明による電子部品の別の実施例の断面図である。
【図８】本発明による電子部品における別の構造体の形成の概略プロセスフローである。
【図９】本発明による別の電子部品の一実施例の平面図である。
【図１０】本発明による別の電子部品の一実施例の断面図である。
【図１１】本発明による別の電子部品における構造体の形成の概略プロセスフローである。
【図１２】本発明による別の電子部品における概略プロセスフローである。
【図１３】本発明による別の電子部品の一実施例の断面図である。
【図１４】本発明による別の電子部品の一実施例の断面図である。
【符号の説明】
１…基板
２…ＩＤＴ電極
３…接続部
４、１９、２８、３０、３３、４２…構造体
５…パッド部
６、２０…スルーホール部
７、２１、３１…実装配線部
８、３５…バンプ部
９、３６…凹形状部
１０、３２…導電性材料
１１…レジスト
１２…電極材料
１３…仮接着基板
１４、２３…熱可塑性樹脂
１５…Ｃｕ箔
１６…カットライン部
１７…保護部
１８、３４…バンプパッド部
２２…ガラス基板
２４…感光性材料
２５…側壁部
２６…天板部
２７…Ｃｕ
２９…配線部
３７…シリコン半導体基板
３８…絶縁膜
３９…下部電極
４０…圧電体膜
４１…上部電極
５０、６０、７０、８０、９０…電子部品
Ｂ…基板上にＩＤＴ電極および接続部が形成された基板
Ｃ…仮接着基板に空間部およびカットライン部が形成された構造体
Ｆ…別の仮接着基板に空間部およびカットライン部が形成された構造体

Claims (12)

  1. 基板と、前記基板に形成された少なくとも一つの圧電体振動部および接続部と、少なくとも前記圧電体振動部を覆う平板状の樹脂材料からなる構造体とを備えた電子部品であって、
    前記構造体は、前記圧電体振動部を覆う天板部と側壁部とを有する一体構造でもって、少なくとも前記圧電体振動部の振動を阻害しない空間部を与える凹形状部を備えることを特徴とする電子部品。
  2. 前記構造体は、少なくとも前記圧電体振動部を封止することを特徴とする、請求項１記載の電子部品。
  3. 前記構造体は、上面に実装部を有し、前記実装部と前記接続部とを電気的に接続する導通配線部を備えることを特徴とする、請求項１または２に記載の電子部品。
  4. 前記実装部は、前記接続部と前記構造体の厚み方向で重ならないことを特徴とする、請求項３に記載の電子部品。
  5. 前記凹形状部は、前記樹脂材料からなる構造体をレーザー光でハーフ加工することにより形成されることを特徴とする、請求項１乃至４に記載の電子部品。
  6. 前記凹形状部は、前記樹脂材料からなる構造体をフォトリソ工法で加工することにより形成されることを特徴する、請求項１乃至４に記載の電子部品。
  7. 前記構造体は、ポリイミドフィルムまたは液晶ポリマーフィルムであることを特徴とする、請求項５に記載の電子部品。
  8. 前記構造体は、感光性材料からなることを特徴とする、請求項６に記載の電子部品。
  9. 基板と、前記基板に形成された少なくとも一つの圧電体振動部および接続部と、少なくとも前記圧電体振動部を覆う平板状の樹脂材料からなる構造体とを備えた電子部品の製造方法であって、
    前記構造体に凹形状部とスルーホール部を形成する工程と、
    前記構造体の凹形状部と前記圧電体振動部および前記スルーホール部と前記接続部をアライメントして接合し、前記構造体の凹形状部で前記圧電体振動部を封止する工程と、
    前記構造体の上面に実装部を形成する工程と
    前記接続部と前記実装部を電気的に接続する導通配線部を形成する工程とを備えることを特徴とする電子部品の製造方法。
  10. 前記凹形状部と前記スルーホール部を形成する工程は、レーザー光により形成されることを特徴とする、請求項９に記載の電子部品の製造方法。
  11. 前記凹形状部と前記スルーホール部を形成する工程は、フォトリソ工法により形成されることを特徴とする、請求項９に記載の電子部品の製造方法。
  12. 前記フォトリソ工法で用いるフォトマスクは、前記凹形状部に対応する部分が、感光性材料の現像時に完全除去できないような露光状態となるパターンと、前記感光性材料の現像時に現像液耐性を生じるような露光状態となるパターンにより構成され、
    前記スルーホール部に対応する部分は、前記感光性材料が現像時に完全除去できるような露光状態となるパターンにより構成されていることを特徴とする、請求項１１に記載の電子部品の製造方法。
JP2003133248A 2002-12-19 2003-05-12 電子部品およびその製造方法 Pending JP2004248243A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003133248A JP2004248243A (ja) 2002-12-19 2003-05-12 電子部品およびその製造方法
US10/715,396 US7205705B2 (en) 2002-12-19 2003-11-19 Electronic component and method of producing the same
CNA2003101201921A CN1508968A (zh) 2002-12-19 2003-12-10 电子元件及其制造方法
EP03293243A EP1432123A2 (en) 2002-12-19 2003-12-19 Electronic component and method of producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002368518 2002-12-19
JP2003133248A JP2004248243A (ja) 2002-12-19 2003-05-12 電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004248243A true JP2004248243A (ja) 2004-09-02

Family

ID=32396338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003133248A Pending JP2004248243A (ja) 2002-12-19 2003-05-12 電子部品およびその製造方法

Country Status (4)

Country Link
US (1) US7205705B2 (ja)
EP (1) EP1432123A2 (ja)
JP (1) JP2004248243A (ja)
CN (1) CN1508968A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038946A (ja) * 2003-07-16 2005-02-10 Murata Mfg Co Ltd 多層配線構造およびそれを用いた電子部品
JP2006324894A (ja) * 2005-05-18 2006-11-30 Hitachi Media Electoronics Co Ltd 表面弾性波デバイスおよびその製造方法
JP2006352430A (ja) * 2005-06-15 2006-12-28 Murata Mfg Co Ltd 圧電デバイスとその製造方法
WO2007083432A1 (ja) * 2006-01-18 2007-07-26 Murata Manufacturing Co., Ltd. 弾性表面波装置及び弾性境界波装置
JP2007266865A (ja) * 2006-03-28 2007-10-11 Kyocera Corp 弾性表面波装置
JP2007281042A (ja) * 2006-04-04 2007-10-25 Matsushita Electric Ind Co Ltd 気密パッケ−ジおよび気密パッケージの製造方法
JP2008105162A (ja) * 2006-10-27 2008-05-08 Hitachi Ltd 機能素子
JP2008147466A (ja) * 2006-12-12 2008-06-26 Matsushita Electric Ind Co Ltd 電子素子パッケージ
JP2008187451A (ja) * 2007-01-30 2008-08-14 Kyocera Corp 音響波装置及びフィルタ装置並びに通信装置
US7427824B2 (en) 2005-06-16 2008-09-23 Murata Manufacturing Co., Ltd. Piezoelectric device and method for producing same
WO2008123165A1 (en) * 2007-03-19 2008-10-16 Ricoh Company, Ltd. Functional element package and fabrication method therefor
JP2009152824A (ja) * 2007-12-20 2009-07-09 Seiko Instruments Inc 圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計
JP2009225256A (ja) * 2008-03-18 2009-10-01 Fujitsu Media Device Kk 弾性波デバイスおよびその製造方法
JP2010067722A (ja) * 2008-09-09 2010-03-25 Freescale Semiconductor Inc 電子装置及びその電子装置に用いる構造体の製造方法
WO2011102307A1 (ja) * 2010-02-16 2011-08-25 太陽誘電株式会社 電子部品およびその製造方法
WO2018198730A1 (ja) * 2017-04-25 2018-11-01 株式会社村田製作所 電子部品およびそれを備えるモジュール
WO2019124128A1 (ja) * 2017-12-22 2019-06-27 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
WO2019131014A1 (ja) * 2017-12-27 2019-07-04 株式会社村田製作所 弾性波装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226740A1 (en) * 2003-02-28 2006-10-12 Erich Klein Holding device for holding at least two separate electroacoustic transducers
WO2004105237A1 (ja) * 2003-05-26 2004-12-02 Murata Manufacturing Co., Ltd. 圧電電子部品、およびその製造方法、通信機
WO2006006343A1 (ja) * 2004-07-14 2006-01-19 Murata Manufacturing Co., Ltd. 圧電デバイス
JP4687310B2 (ja) * 2005-07-29 2011-05-25 ソニー株式会社 遠隔操作システム，遠隔通信装置，遠隔操作方法
JP4585419B2 (ja) * 2005-10-04 2010-11-24 富士通メディアデバイス株式会社 弾性表面波デバイスおよびその製造方法
KR100653089B1 (ko) * 2005-10-31 2006-12-04 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
KR100731351B1 (ko) 2006-02-01 2007-06-21 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
EP2159916B1 (en) * 2007-02-28 2018-07-11 Murata Manufacturing Co. Ltd. Branching filter and its manufacturing method
KR101166637B1 (ko) * 2007-12-14 2012-07-18 가부시키가이샤 무라타 세이사쿠쇼 표면파 장치 및 그 제조방법
JP4468456B2 (ja) * 2008-01-07 2010-05-26 富士通メディアデバイス株式会社 弾性波デバイス及びその製造方法
JP5090471B2 (ja) * 2008-01-30 2012-12-05 京セラ株式会社 弾性波装置
WO2010029657A1 (ja) * 2008-09-09 2010-03-18 株式会社村田製作所 弾性波装置
JP5377351B2 (ja) * 2010-02-05 2013-12-25 エスアイアイ・クリスタルテクノロジー株式会社 圧電振動子及びこれを用いた発振器
CN104671187B (zh) * 2013-11-27 2016-08-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其形成方法
GB2549770A (en) * 2016-04-28 2017-11-01 Murata Manufacturing Co Power electronics device with improved isolation performance
JP2017229194A (ja) * 2016-06-24 2017-12-28 セイコーエプソン株式会社 Ｍｅｍｓデバイス、圧電アクチュエーター、及び、超音波モーター
CN107666297B (zh) * 2017-11-17 2024-02-09 杭州左蓝微电子技术有限公司 具有疏水防粘连结构的薄膜体声波谐振器及其制造方法
CN109802643B (zh) * 2018-11-30 2020-09-08 无锡市好达电子股份有限公司 一种辅助显影版图制作方法
DE102018132644B4 (de) * 2018-12-18 2020-08-06 RF360 Europe GmbH Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
CN116938185A (zh) * 2023-05-25 2023-10-24 唯捷创芯(天津)电子技术股份有限公司 集成式滤波器封装结构、封装方法、模组及电子产品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3396287A (en) * 1965-09-29 1968-08-06 Piezo Technology Inc Crystal structures and method of fabricating them
JP3265889B2 (ja) 1995-02-03 2002-03-18 松下電器産業株式会社 表面弾性波装置及びその製造方法
JPH08330894A (ja) 1995-05-29 1996-12-13 Canon Inc 弾性表面波装置
JP3134844B2 (ja) * 1998-06-11 2001-02-13 株式会社村田製作所 圧電音響部品
JP3677409B2 (ja) * 1999-03-05 2005-08-03 京セラ株式会社 弾性表面波装置及びその製造方法
DE10039646A1 (de) * 1999-08-18 2001-03-08 Murata Manufacturing Co Leitende Abdeckung, Elektronisches Bauelement und Verfahren zur Bildung einer isolierenden Schicht der leitenden Abdeckung
JP2001102905A (ja) 1999-09-30 2001-04-13 Kyocera Corp 弾性表面波装置
JP2001196488A (ja) * 1999-10-26 2001-07-19 Nec Corp 電子部品装置及びその製造方法
JP3700559B2 (ja) * 1999-12-16 2005-09-28 株式会社村田製作所 圧電音響部品およびその製造方法
JP3418373B2 (ja) * 2000-10-24 2003-06-23 エヌ・アール・エス・テクノロジー株式会社 弾性表面波装置及びその製造方法
JP2002290183A (ja) 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd Ｓａｗデバイスの製造方法
JP3974346B2 (ja) * 2001-03-30 2007-09-12 富士通メディアデバイス株式会社 弾性表面波装置
US6621379B1 (en) * 2001-11-29 2003-09-16 Clarisay, Incorporated Hermetic package for surface acoustic wave device and method of manufacturing the same
JP4166997B2 (ja) * 2002-03-29 2008-10-15 富士通メディアデバイス株式会社 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038946A (ja) * 2003-07-16 2005-02-10 Murata Mfg Co Ltd 多層配線構造およびそれを用いた電子部品
JP2006324894A (ja) * 2005-05-18 2006-11-30 Hitachi Media Electoronics Co Ltd 表面弾性波デバイスおよびその製造方法
JP2006352430A (ja) * 2005-06-15 2006-12-28 Murata Mfg Co Ltd 圧電デバイスとその製造方法
US7427824B2 (en) 2005-06-16 2008-09-23 Murata Manufacturing Co., Ltd. Piezoelectric device and method for producing same
WO2007083432A1 (ja) * 2006-01-18 2007-07-26 Murata Manufacturing Co., Ltd. 弾性表面波装置及び弾性境界波装置
JP4670872B2 (ja) * 2006-01-18 2011-04-13 株式会社村田製作所 弾性表面波装置
JPWO2007083432A1 (ja) * 2006-01-18 2009-06-11 株式会社村田製作所 弾性表面波装置及び弾性境界波装置
JP2007266865A (ja) * 2006-03-28 2007-10-11 Kyocera Corp 弾性表面波装置
JP2007281042A (ja) * 2006-04-04 2007-10-25 Matsushita Electric Ind Co Ltd 気密パッケ−ジおよび気密パッケージの製造方法
JP2008105162A (ja) * 2006-10-27 2008-05-08 Hitachi Ltd 機能素子
US8003193B2 (en) 2006-10-27 2011-08-23 Hitachi, Ltd. Functional device
JP2008147466A (ja) * 2006-12-12 2008-06-26 Matsushita Electric Ind Co Ltd 電子素子パッケージ
JP2008187451A (ja) * 2007-01-30 2008-08-14 Kyocera Corp 音響波装置及びフィルタ装置並びに通信装置
KR101048085B1 (ko) 2007-03-19 2011-07-11 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 기능성 소자 패키지 및 그 제조 방법
CN101663748B (zh) * 2007-03-19 2011-02-09 株式会社理光 功能元件封装及其制造方法
JP2008263166A (ja) * 2007-03-19 2008-10-30 Ricoh Co Ltd 機能素子のパッケージ及びその製造方法
WO2008123165A1 (en) * 2007-03-19 2008-10-16 Ricoh Company, Ltd. Functional element package and fabrication method therefor
US8164180B2 (en) 2007-03-19 2012-04-24 Ricoh Company, Ltd. Functional element package and fabrication method therefor
EP2062293A4 (en) * 2007-03-19 2013-08-14 Ricoh Co Ltd PACKAGING OF A FUNCTIONAL MEMBER AND MANUFACTURING METHOD THEREFOR
JP2009152824A (ja) * 2007-12-20 2009-07-09 Seiko Instruments Inc 圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計
JP2009225256A (ja) * 2008-03-18 2009-10-01 Fujitsu Media Device Kk 弾性波デバイスおよびその製造方法
JP2010067722A (ja) * 2008-09-09 2010-03-25 Freescale Semiconductor Inc 電子装置及びその電子装置に用いる構造体の製造方法
WO2011102307A1 (ja) * 2010-02-16 2011-08-25 太陽誘電株式会社 電子部品およびその製造方法
US8839502B2 (en) 2010-02-16 2014-09-23 Taiyo Yuden Co., Ltd. Production method of electronic component
WO2018198730A1 (ja) * 2017-04-25 2018-11-01 株式会社村田製作所 電子部品およびそれを備えるモジュール
KR20190126923A (ko) * 2017-04-25 2019-11-12 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 그것을 구비하는 모듈
KR102295454B1 (ko) * 2017-04-25 2021-08-27 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 그것을 구비하는 모듈
US11139795B2 (en) 2017-04-25 2021-10-05 Murata Manufacturing Co., Ltd. Electronic component and module including the same
WO2019124128A1 (ja) * 2017-12-22 2019-06-27 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
US11539343B2 (en) 2017-12-22 2022-12-27 Murata Manufacturing Co., Ltd. Acoustic wave device, high-frequency front-end circuit, and communication device
WO2019131014A1 (ja) * 2017-12-27 2019-07-04 株式会社村田製作所 弾性波装置
CN111480294A (zh) * 2017-12-27 2020-07-31 株式会社村田制作所 弹性波装置
KR20200093601A (ko) * 2017-12-27 2020-08-05 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치
KR102432301B1 (ko) * 2017-12-27 2022-08-11 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치
US11482982B2 (en) 2017-12-27 2022-10-25 Murata Manufacturing Co., Ltd. Acoustic wave device
CN111480294B (zh) * 2017-12-27 2023-08-01 株式会社村田制作所 弹性波装置

Also Published As

Publication number Publication date
EP1432123A2 (en) 2004-06-23
US7205705B2 (en) 2007-04-17
US20040145278A1 (en) 2004-07-29
CN1508968A (zh) 2004-06-30

Similar Documents

Publication Publication Date Title
JP2004248243A (ja) 電子部品およびその製造方法
CN106688180B (zh) 压电元件及其制造方法
JP4636882B2 (ja) 気密に密封された素子、及びこれを製造するための方法
US7042056B2 (en) Chip-size package piezoelectric component
KR100680511B1 (ko) 압전 디바이스
US7969072B2 (en) Electronic device and manufacturing method thereof
JP2004129222A (ja) 圧電部品およびその製造方法
JP4689704B2 (ja) 圧電部品及びその製造方法
JP2009010559A (ja) 圧電部品及びその製造方法
JP6538379B2 (ja) 圧電デバイスとその製造方法
JP2007318058A (ja) 電子部品及びその製造方法
JPH10270975A (ja) 電子部品とその製造方法
CN110649909B (zh) 一种声表面波滤波器件晶圆级封装方法及其结构
CN101192815B (zh) 声波器件及其制造方法
JP4906557B2 (ja) 弾性表面波装置の製造方法
JP2004147220A (ja) Ｓａｗチップの構造、その製造方法、表面実装型ｓａｗデバイス、及びその製造方法
JP7373305B2 (ja) 弾性波デバイスおよびその製造方法
JP2009141036A (ja) パッケージ構造体
JP5252007B2 (ja) 電子部品の製造方法
JP5348969B2 (ja) 圧電部品の製造方法
CN111081861A (zh) 基于环氧树脂膜抗热失配的晶圆级封装芯片及其制备方法
JP2008053347A (ja) デバイス及びその製造方法、回路基板並びに電子機器
JP2006108993A (ja) 表面弾性波デバイスおよびその製造方法
JP4731216B2 (ja) 弾性表面波装置
KR100856293B1 (ko) 수정 진동자 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080722