[go: up one dir, main page]

JP2004221493A - Electrode structure for nitride semiconductor and method for manufacturing same - Google Patents

Electrode structure for nitride semiconductor and method for manufacturing same Download PDF

Info

Publication number
JP2004221493A
JP2004221493A JP2003010022A JP2003010022A JP2004221493A JP 2004221493 A JP2004221493 A JP 2004221493A JP 2003010022 A JP2003010022 A JP 2003010022A JP 2003010022 A JP2003010022 A JP 2003010022A JP 2004221493 A JP2004221493 A JP 2004221493A
Authority
JP
Japan
Prior art keywords
layer
electrode
type
nitride semiconductor
electrode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003010022A
Other languages
Japanese (ja)
Other versions
JP4508534B2 (en
Inventor
Kunihiro Takatani
邦啓 高谷
Tomoteru Ono
智輝 大野
Shigetoshi Ito
茂稔 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003010022A priority Critical patent/JP4508534B2/en
Publication of JP2004221493A publication Critical patent/JP2004221493A/en
Application granted granted Critical
Publication of JP4508534B2 publication Critical patent/JP4508534B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electrode for an n-type nitride semiconductor which forms a good ohmic electrode having an excellent aging characteristic and a high mechanical strength. <P>SOLUTION: An Ti layer, an Al layer, a Mo layer, a Pt layer, and an Au layer are sequentially laminated on the surface of an n-type GaN contact layer (102) to form an electrode structure (112). When compared with a prior art n-type electrode of a laminated structure of the Ti layer, the Al layer, the Mo layer and the Au layer; the insertion of the Pt layer enables suppression of delamination of the Au layer. In addition, since the diffusion of the Au layer into the contact layer side can be nearly completely suppressed, the characteristic of the electrode can be prevented from being deteriorated with time. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、半導体レーザダイオードをはじめとするIII族窒化物半導体デバイスにおけるn型オーミック電極に関する。
【0002】
【従来の技術】
InGaAlN(ただしx+y+z=1、0≦x,y,z≦1)で表わされるIII族窒化物系化合物半導体は、大きなエネルギーバンドギャップや高い熱安定性を有し、発光素子や高温デバイスを初めとして様々な応用展開が可能な材料系として期待されている。中でも発光ダイオード(Light Emitting Diode;LED)としては、青〜緑の波長域で数cd級のデバイスが実用に供されている。また、次世代高密度光ディスク用光源として、同材料系を用いたレーザダイオード(Laser Diode;LD)の実用化も目前のものとなってきている。
【0003】
このようなIII族窒化物半導体デバイスにおけるn型オーミック電極としては、Al電極や、Al/Ti電極の開発が進められてきた。Al電極には十分なオーミック特性が得にくいことや電極形成後の熱処理工程により電極が変質することなどの問題点があったが、n型GaNとのコンタクトにTiを用いてAl/Ti電極とすることにより、これらの問題点はある程度解決された(特開平7−45867号公報)。
【0004】
実際に電極をデバイスに実装する際には、電極に給電線を接合したり、電極面をCuブロックなどの基体にマウントするなどの工程が必要となるが、このために、電極構造の最表面にAu層を配置することが好ましい。このような電極構造として、前記Al/Ti電極の上方にAuと、Auの拡散を抑止するためにバリア層となる金属を配したAu/Pt/Al/Ti電極(特開平10−200161号公報)や、その欠点を改善したAu/Mo/Al/Ti電極(特開2002−134822号公報)を用いてきた。
【0005】
【特許文献1】特開平7−45867号公報
【特許文献2】特開平10−200161号公報
【特許文献3】特開2002−134822号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記Au/Pt/Al/Ti電極では、Ptがガスを吸着しやすいという材料的な性質を有しているために、Al層との密着性が他の界面に比べて悪く、特に、高密度の電流を注入したときに電極剥れが発生しやすいという問題点があった。このような電極を例えばLD素子に実装すると、発振閾値の劣化や動作電圧の経時的劣化につながり好ましくない。
【0007】
また、このAu/Pt/Al/Ti電極の欠点を克服するために本出願人が特開2002−134822号公報にて提案したAu/Mo/Al/Ti電極では、逆に、Au層とMo層の界面の密着強度が他の界面に比べて悪く、Au層表面に給電線をボンディングしたり、Au層表面をCuブロックなどの基体にマウントしたりするときに、Au層が剥れてしまうことが判明した。これは、Mo層のAuに対するバリア効果が高いために、マウント時にはんだ材(ロー材)と合金化することにより接着させるために設けられているAu層が、選択的にはんだ材とのみ合金化することが進んで、Au/Mo間の密着性が不充分になるためと考えられる。
【0008】
本発明は、このような問題点に鑑みてなされたもので、n型不純物を含むIII族窒化物半導体のための低抵抗の電極構造であって、各界面の密着強度が高く、電極剥がれを生じることのないものを提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明では、n型不純物を含むIII族窒化物半導体のための電極構造は、Hf、Ti、Sc、Y、LaおよびZrのうち少なくとも1種類を含む第1の層と、Mo、Cr、W、ZrおよびTaのうち少なくとも1種類を含む第2の層と、Pt、CrおよびZrのうち少なくとも1種類からなる第3の層と、AuおよびAlのいずれかを含む第4の層をこの順に窒化物半導体側から含む構成とする。
【0010】
第1の層の上に位置する第2の層は、さらにその上に位置する第4の層の金属(AuまたはAl)が、窒化物半導体方向に拡散してきた場合の第1バリア層としての機能を有している。Moは高融点金属であり、その線熱膨張係数が、III族窒化物の代表的なGaN半導体のC面に平行方向のそれにほぼ近く、バリア層として好適な金属材料である。本出願人はこの機能を持たせ得る金属材料としてCr、W、ZrおよびTaがあることを確認しており、Moの他にこれらの金属も第2の層として用いることができる。第2の層をなすこれらの金属は、単体でなければならないということはなく、Mo、Cr、W、Zr、Taのうち少なくとも1種類以上の金属が含まれていれば、上記Mo層と同等の役割を果たすことができる。
【0011】
また、第2の層の上に位置する第3の層は、第4の層の金属が拡散してきた場合の第2バリア層としての機能を有するとともに、第2の層と第4の層との間の密着性を高める効果を有する。前述したように、Ptは本質的にガス吸着を起こしやすい材料であり、Alなどの上面に直接形成すると電極剥がれを引き起こしやすい。しかし、PtのMoに対する密着性は、Alに対するそれよりも高い。これはMoがAlよりもガス吸着を起こしにくく、またPtの融点などのパラメータもAlよりもMoに近いため、成膜直後から電極界面に生じる応力が小さくなるためであると考えられる。
【0012】
また、PtはAuとの間に化合物を形成し、Au/(Pt−Au化合物)/Pt積層構造を容易に形成する。このPt−Au化合物は熱的に非常に安定しており、いったんこの化合物が形成されると、AuとPtがPt−Au化合物層を越えて反応することは困難である。つまり、マウント時に密着性の劣るMo/Au界面が形成されるのが抑制される。本発明者はPtの他に同様の役割を有する金属材料としてCrおよびZrがあることを確認しており、これらも第3の層として用いることができる。第3の層をなすこれらの金属は単体でなければならないということはなく、Pt、Cr、Zrのうち少なくとも1種類の金属が含まれていれば、上記Pt層と同等の役割を果たすことができる。
【0013】
第3の層の上に位置する第4の層は、電極構造をデバイスに実装する際に給電線を接合したり、電極面をCuブロックなどの基体にマウントするために利用されるボンディング層である。マウント等の際には、はんだ材や給電線(Au系やAl系のワイヤ)と容易に合金化することにより、強固な接着を可能にする。このような役割を果たす金属材料として、AuとAlのいずれを用いてもよいし、AuとAlの化合物を用いてもよい。また、この層にNiあるいはPdが含まれていると、給電線やCuブロックなどとの密着強度がさらに強まり、製造工程上好ましい。
【0014】
III族窒化物半導体上に位置する第1の層をなすHfは、電極金属−半導体層間の界面反応を促進する働きを有しており、電極構造が低抵抗オーミック性を有するために必要であるとともに、その上方に形成される電極金属と半導体層間の密着強度を向上させる効果がある。本発明者はHfの他に同様の役割を有する金属材料として、Ti、Sc、Y、LaおよびZrがあることを確認しており、これらも第1の層として用いることができる。第1の層をなすこれらの金属は単体でなければならないということはなく、Hf、Ti、Sc、Y、La、Zrのうち少なくとも1種類の金属が含まれていれば、上記Hf層と同等の役割を果たすことができる。
【0015】
第1の層はAlを含んでいてもよい。Alは、電極構造に低抵抗オーミック性をもたせるのに有用である。
【0016】
上記の電極構造の作製に際しては、III族窒化物半導体の上に、第1の層、第2の層、第3の層および第4の層をこの順に積層するとともに、第1の層の形成後、第2の層の形成前に、300〜900℃の範囲で熱処理を行うとよい。この熱処理は、前記Moを含む積層構造がIII族窒化物半導体との間で低抵抗オーミック特性を示すための焼鈍工程として行うものである。熱処理は真空中、あるいはNやArなど不活性ガス雰囲気中で行われる。
【0017】
【発明の実施の形態】
以下、本発明の電極構造およびその作製方法をLD素子に適用した2つの実施形態について、図面を参照しながら説明する。なお、これらの実施形態は好ましい例にすぎず、本発明はこれらに限定されるものではない。
【0018】
<第1の実施形態>
最初に、図1に示すように、C面の結晶面を有するサファイア基板100上に、GaNバッファ層101、n型GaNコンタクト層102、n型AlGaNクラッド層103、n型GaN光ガイド層104、InGaN多重量子井戸活性層105、p型GaN光ガイド層106、p型AlGaN層107、p型GaNコンタクト層108を、有機金属気相成長(MOCVD)法により順次エピタキシャル成長させ、III族窒化物半導体積層構造を作製する。
【0019】
続いて、図2に示すように、このGaN系半導体積層構造上に、ドライエッチングマスク109を作製した後、ドライエッチングマスク109で被覆されていない部分を、リアクティブイオンエッチング(RIE)法によりn型GaNコンタクト層102まで掘り下げ、メサ構造を形成する。そして、ドライエッチングマスク109を完全に除去し、メサ上部に絶縁膜110によるストライプパターンを形成する。
【0020】
次に、図3に示すように、メサ上部に、Au/Mo/Pdからなるp型電極111を形成し、さらに、メサ底部にあたるn型GaNコンタクト層102上に、Au/Pt/Mo/Al/Tiからなるn型電極112を形成する。n型電極112の断面を図4に模式的に示す。ここで、Ti(112a)とAl(112b)が本発明における第1の層、Mo(112c)が第2の層、Pt(112d)が第3の層、Au(112e)が第4の層である。
【0021】
このn型電極112の形成においては、Al/Ti積層構造を成膜した後、素子構造全体をN雰囲気下において、約450℃で3分間熱処理し、その後、Au/Pt/Mo積層構造をAl層の上に形成する工程をとる。
【0022】
なお、各電極金属の積層膜厚は、p型電極111では、Auが200nm、Moが15nm、Pdが15nm、n型電極では、Auが200nm、Ptが15nm、Moが30nm、Alが150nm、Tiが30nmである。
【0023】
このようにして作製した本実施形態のLD素子のn型電極に、給電線としてAuワイヤをボンディングしたところ、従来のようにn型電極としてAu/Mo/Al/Ti電極を使用した場合と比べて、ボンディング時にAu層が剥がれてしまう不良の発生頻度を大きく減じることができた。また、LD素子に電流を注入して一定出力駆動試験を行ったところ、n型電極劣化により動作電圧が増加して不良となるケースが減少することを確認できた。
【0024】
<第2の実施形態>
最初に、図5に示すように、[0001]面の面方位を有するn型GaN基板200上に、n型GaNバッファ層201、n型AlGaNクラッド層202、n型GaN光ガイド層203、InGaN多重量子井戸活性層204、p型GaN光ガイド層205、p型AlGaN層206、p型GaNコンタクト層207を、MOCVD法により順次エピタキシャル成長させ、III族窒化物半導体積層構造を作製する。
【0025】
続いて、図6に示すように、p型GaNコンタクト層207の上面に絶縁膜208によるストライプパターンを形成する。次に、p型GaNコンタクト層207上にAu/Mo/Pdからなるp型電極209を形成し、さらに、n型GaN基板200の裏面に、Au/Pt/Mo/Al/Hfからなるn型電極210を形成する。n型電極210の断面を図7に模式的に示す。ここで、Hf(210a)とAl(210b)が本発明における第1の層、Mo(210c)が第2の層、Pt(210d)が第3の層、Au(210e)が第4の層である。
【0026】
このn型電極210の形成においては、Al/Hf積層構造を成膜した後、素子構造全体を5×10−4Paの真空雰囲気下において500℃で10分間熱処理し、その後Au/Pt/Mo積層構造をAl層の上に形成する工程をとる。
【0027】
なお、各電極金属の積層膜厚は、p型電極209では、Auが200nm、Moが15nm、Pdが15nm、n型電極210では、Auが200nm、Ptが15nm、Moが30nm、Alが150nm、Hfが10nmである。
【0028】
本実施形態では、窒化物半導体層をエピタキシャル成長させる基板として、n型GaN基板を使用している。このため、第1の実施形態とは異なり、p型電極とn型電極を素子構造の上下に対向して形成することができる。
【0029】
また、本実施形態のLD素子を、n型電極210を下に向けて(マウント面側として)、給電と放熱の用途を兼ねたCuブロックに加熱マウントした。Cuブロック表面には、密着性を高めるためのはんだ材としてAuSn合金膜を成膜しておいた。
【0030】
第1の実施形態のようなワイヤボンディングとは異なり、Cuブロックへn型電極全面を加熱マウントする場合には電極自体に直接的に熱が伝わる。このため、Au層剥がれやAu層のコンタクト層方向への拡散などの不良が生じやすく、これらの問題を抑制するためにはマウント時の温度や時間を精度よく制御する必要があった。
【0031】
しかし、本発明のn型電極であるAu/Pt/Mo/Al/Hf電極では、従来のn型電極であるAu/Mo/Al/Ti電極に比べて、Au層の密着強度が大きく改善されているために、Au層剥がれ不良の発生を抑えることができ、また、Au層の拡散を防ぐバリア層として、Mo層に加えてPt層も機能するため、Au層の拡散による電極の劣化も発生することがほとんど無くなっている。
【0032】
Au/Mo/Al/Ti電極をAuSnはんだでマウントし、剥がれたチップを観察したところ、剥がれた表面にはMoが露出していた。つまり、マウント時にはんだ材とAuとは十分に合金化が進むものの、Moとはんだ材やMoとAu間では合金化反応が進まないために、Moの表面の部分で剥がれが生じたものと考えられる。
【0033】
Au/Pt/Mo/Al/Hfの構成による密着性改善の効果は、LD素子に電流を注入して一定出力駆動試験を行った場合も同様であり、n型電極劣化に起因する動作電圧増加不良の発生を大きく低減できることが確認された。
【0034】
なお、本実施形態では、基板としてn型GaN基板を使用しているため、第1の実施形態で説明したサファイア基板を用いるLD素子に比べ、欠陥密度の低減などによりエピタキシャル層の結晶性が向上し、LD素子としての特性が向上する。
【0035】
上記第1、第2の実施形態のn型電極では、n型コンタクト層に接触する金属(第1の層)としてTiあるいはHfを用いているが、このほかにSc、Y、La、Zrの単体、あるいはこれらの1種類以上を含む合金であれば、本発明の電極構造として同様の効果があることが確認できた。これらの材料について適正な膜厚を検討したところ、1〜100nmの範囲であればよいことが分かった。
【0036】
また、各実施形態のn型電極では、Ti層あるいはHf層の上方に形成する金属層(第2の層)としてMo層を用いているが、このほかにCr、W、Zr、Taの単体、あるいはこれらの1種類以上を含む合金であれば、本発明の電極構造として同様の効果があることが確認できた。これらの材料についても適正な膜厚を検討したところ、1〜200nmの範囲であればよいことが分かった。
【0037】
さらに、各実施形態のn型電極では、Mo層の上方に形成する金属層(第3の層)としてPt層を用いているが、このほかにCr、Zrの単体、あるいはこれらの1種類以上を含む合金であれば、本発明の電極構造として同様の効果があることが確認できた。これらの材料についても適正な膜厚を検討したところ、1〜200nmの範囲であればよいことが分かった。
【0038】
また、各実施形態のn型電極では、電極構造の最も外側に成膜する金属(第4の層)としてAuを用いているが、この他にAlを用いてもよいし、あるいはAuとAlの化合物を用いてもよい。また、この最も外側の層にNiあるいはPdが含まれている場合には、Cuブロック上のはんだ材や給電線との接着強度がより高まることが確認できた。
【0039】
また、各実施形態では、電極形成後の熱処理をN雰囲気あるいは真空雰囲気で行ったが、この他にAr雰囲気で行ってもよい。真空雰囲気を採用する場合、圧力が1.5Pa以下であればよい。熱処理温度については、n型コンタクト層に接触する金属としてどのようなものを使用するかにより異なるが、300〜900℃の範囲で選択することができる。また熱処理時間に関しては、1〜120分の範囲で選択することが好ましいことが分かった。
【0040】
また、各実施形態では、n型コンタクト層の材料としてGaNを選択しているが、これは本発明の電極を適用したLD素子構造に起因するものであって、本発明は、これに限らず、n型のInGaNやAlGaN、あるいは4元混晶であるn型のInGaAlNがコンタクト層であっても、効果を奏する。
【0041】
また、マウントのためのはんだ材としては、各実施形態で示したAuSn系合金のほかに、AuGe系合金やAuSi系合金、SnAg系合金、SnAgCu系合金、In、InAl系合金、InAlGe系合金、InAg系合金、AlSi系合金などの材料も用いることが出来る。
【0042】
また、各実施形態では、p型電極側のLD素子構造は本発明とは直接関係無いため最も簡易な電極ストライプ型構造を例として選択しているが、リッジストライプ型構造であっても、BH型構造であっても、本発明のn型電極を適用すれば各実施形態と同様の効果が得られることは言うまでもない。
【0043】
【発明の効果】
本発明によれば、n型III族窒化物半導体に対し、ボンディング時やマウント時に電極剥がれを生じることのない機械的強度の高い良好なオーミック電極を提供することができる。また、機械的強度だけでなく、電極部材のAuの拡散を抑止できるため、電極のオーミック特性の劣化も防ぐことができる。これにより、例えばLDやLEDなどの発光デバイスにおいて電極ボンディング時あるいはマウント時に発生していた電極不良が抑えられて製造歩留まりが向上するほか、通電時の経時的な電極劣化による動作電圧上昇を抑制することができて、長寿命化に貢献する。
【図面の簡単な説明】
【図1】第1の実施形態における窒化物半導体の作製工程を模式的に示す断面図。
【図2】第1の実施形態における窒化物半導体の作製工程を模式的に示す断面図。
【図3】第1の実施形態におけるIII族窒化物半導体からなるLD素子の構造を模式的に示す断面図。
【図4】第1の実施形態におけるn型電極を模式的に示す断面図。
【図5】第2の実施形態における窒化物半導体の作製工程を模式的に示す断面図。
【図6】第2の実施形態におけるIII族窒化物半導体からなるLD素子の構造を模式的に示す断面図。
【図7】第2の実施形態におけるn型電極を模式的に示す断面図。
【符号の説明】
100 サファイア基板
101 GaNバッファ層
102 n型GaNコンタクト層
103 n型AlGaNクラッド層
104 n型GaN光ガイド層
105 InGaN多重量子井戸活性層
106 p型GaN光ガイド層
107 p型AlGaN層
108 p型GaNコンタクト層
109 ドライエッチングマスク
110 絶縁膜
111 p型電極
112 n型電極
112a、112b 第1の層
112c 第2の層
112d 第3の層
112e 第4の層
200 n型GaN基板
201 n型GaNバッファ層
202 n型AlGaNクラッド層
203 n型GaN光ガイド層
204 InGaN多重量子井戸活性層
205 p型GaN光ガイド層
206 p型AlGaN層
207 p型GaNコンタクト層
208 絶縁膜
209 p型電極
210 n型電極
210a、210b 第1の層
210c 第2の層
210d 第3の層
210e 第4の層
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an n-type ohmic electrode in a group III nitride semiconductor device such as a semiconductor laser diode.
[0002]
[Prior art]
In x Ga y Al z N (provided that x + y + z = 1,0 ≦ x, y, z ≦ 1) III nitride compound semiconductor represented by have a larger energy band gap and high thermal stability, the light emitting element It is expected as a material system that can be applied to various applications, including high-temperature devices. Especially, as a light emitting diode (Light Emitting Diode; LED), several cd class devices are practically used in a blue to green wavelength range. Further, as a light source for next-generation high-density optical discs, a laser diode (Laser Diode; LD) using the same material system is about to be put into practical use.
[0003]
As an n-type ohmic electrode in such a group III nitride semiconductor device, Al electrodes and Al / Ti electrodes have been developed. Al electrodes have problems such as difficulty in obtaining sufficient ohmic characteristics and deterioration of electrodes due to a heat treatment step after electrode formation. However, Ti is used for contact with n-type GaN to form an Al / Ti electrode. By doing so, these problems were solved to some extent (Japanese Patent Application Laid-Open No. 7-45867).
[0004]
When an electrode is actually mounted on a device, steps such as joining a power supply line to the electrode and mounting the electrode surface on a substrate such as a Cu block are required. It is preferable to dispose an Au layer. As such an electrode structure, an Au / Pt / Al / Ti electrode in which Au and a metal serving as a barrier layer are arranged above the Al / Ti electrode to suppress the diffusion of Au (Japanese Patent Application Laid-Open No. H10-200161). ) And an Au / Mo / Al / Ti electrode (JP-A-2002-134822) in which the defect is improved.
[0005]
[Patent Document 1] Japanese Patent Application Laid-Open No. 7-45867 [Patent Document 2] Japanese Patent Application Laid-Open No. 10-200161 [Patent Document 3] Japanese Patent Application Laid-Open No. 2002-134822
[Problems to be solved by the invention]
However, in the Au / Pt / Al / Ti electrode, Pt has a material property that gas is easily adsorbed, so that the adhesion to the Al layer is poor compared to other interfaces. There is a problem that electrode peeling easily occurs when a high-density current is injected. If such an electrode is mounted on, for example, an LD element, the oscillation threshold value is deteriorated and the operating voltage is deteriorated with time.
[0007]
In order to overcome the drawbacks of the Au / Pt / Al / Ti electrode, the present applicant proposes an Au / Mo / Al / Ti electrode proposed in Japanese Patent Application Laid-Open No. 2002-134822. The adhesion strength of the interface between the layers is lower than that of the other interfaces, and the Au layer peels off when a power supply line is bonded to the surface of the Au layer or when the surface of the Au layer is mounted on a substrate such as a Cu block. It has been found. This is because the Mo layer has a high barrier effect against Au, so that the Au layer provided for bonding by being alloyed with the solder material (blow material) at the time of mounting selectively alloys only with the solder material. This is considered to be due to the fact that the adhesion between Au / Mo becomes insufficient.
[0008]
The present invention has been made in view of such a problem, and has a low-resistance electrode structure for a group III nitride semiconductor containing an n-type impurity, in which the adhesion strength at each interface is high, and electrode peeling is prevented. It aims to provide something that does not occur.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, in the present invention, the electrode structure for a group III nitride semiconductor containing an n-type impurity is a first layer containing at least one of Hf, Ti, Sc, Y, La and Zr. And a second layer containing at least one of Mo, Cr, W, Zr, and Ta, a third layer consisting of at least one of Pt, Cr, and Zr, and containing one of Au and Al. The fourth layer is configured to include the fourth layer in this order from the nitride semiconductor side.
[0010]
The second layer located on the first layer serves as a first barrier layer when the metal (Au or Al) of the fourth layer located thereon further diffuses in the direction of the nitride semiconductor. Has a function. Mo is a high melting point metal, and its linear thermal expansion coefficient is almost close to that in the direction parallel to the C-plane of a typical GaN semiconductor of group III nitride, and is a metal material suitable as a barrier layer. The present applicant has confirmed that there are Cr, W, Zr and Ta as metal materials capable of providing this function, and these metals can be used as the second layer in addition to Mo. These metals forming the second layer do not have to be a single substance, and are equivalent to the Mo layer if at least one metal among Mo, Cr, W, Zr, and Ta is contained. Can play a role.
[0011]
In addition, the third layer located on the second layer has a function as a second barrier layer when the metal of the fourth layer has diffused, and the third layer has a function as the second layer and the fourth layer. Has the effect of increasing the adhesiveness between them. As described above, Pt is essentially a material that easily causes gas adsorption, and if it is formed directly on the upper surface of Al or the like, electrode peeling is likely to occur. However, the adhesion of Pt to Mo is higher than that of Al. It is considered that this is because Mo is less likely to cause gas adsorption than Al, and since parameters such as the melting point of Pt are closer to Mo than Al, the stress generated at the electrode interface immediately after film formation is reduced.
[0012]
Pt forms a compound with Au, and easily forms a Au / (Pt-Au compound) / Pt laminated structure. This Pt-Au compound is very stable thermally, and once formed, it is difficult for Au and Pt to react across the Pt-Au compound layer. That is, the formation of the Mo / Au interface having poor adhesion during mounting is suppressed. The present inventors have confirmed that there are Cr and Zr as metal materials having a similar role in addition to Pt, and these can also be used as the third layer. The metal constituting the third layer does not have to be a single substance. If at least one metal among Pt, Cr, and Zr is contained, the metal plays a role equivalent to that of the Pt layer. it can.
[0013]
The fourth layer located on the third layer is a bonding layer used for bonding a power supply line when mounting an electrode structure on a device or for mounting an electrode surface on a substrate such as a Cu block. is there. At the time of mounting or the like, strong adhesion is enabled by easily alloying with a solder material or a power supply line (Au-based or Al-based wire). Either Au or Al or a compound of Au and Al may be used as the metal material that plays such a role. In addition, when Ni or Pd is contained in this layer, the adhesion strength to the power supply line and the Cu block is further increased, which is preferable in the manufacturing process.
[0014]
Hf forming the first layer located on the group III nitride semiconductor has a function of promoting an interface reaction between the electrode metal and the semiconductor layer, and is necessary for the electrode structure to have low resistance ohmic properties. In addition, there is an effect of improving the adhesion strength between the electrode metal formed above and the semiconductor layer. The present inventor has confirmed that Ti, Sc, Y, La, and Zr are metal materials having a similar role in addition to Hf, and these can also be used as the first layer. These metals constituting the first layer do not have to be a single substance, and are equivalent to the Hf layer as long as at least one metal among Hf, Ti, Sc, Y, La, and Zr is contained. Can play a role.
[0015]
The first layer may include Al. Al is useful for giving the electrode structure a low resistance ohmic property.
[0016]
In manufacturing the above electrode structure, a first layer, a second layer, a third layer, and a fourth layer are stacked in this order on a group III nitride semiconductor, and the first layer is formed. After that, heat treatment may be performed at a temperature in the range of 300 to 900 ° C. before forming the second layer. This heat treatment is performed as an annealing step for the laminated structure containing Mo to exhibit low-resistance ohmic characteristics with the group III nitride semiconductor. The heat treatment is performed in a vacuum or in an atmosphere of an inert gas such as N 2 or Ar.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, two embodiments in which the electrode structure and the manufacturing method of the present invention are applied to an LD element will be described with reference to the drawings. Note that these embodiments are merely preferred examples, and the present invention is not limited to these.
[0018]
<First embodiment>
First, as shown in FIG. 1, a GaN buffer layer 101, an n-type GaN contact layer 102, an n-type AlGaN cladding layer 103, an n-type GaN light guide layer 104, and a sapphire substrate 100 having a C-plane crystal plane. The InGaN multiple quantum well active layer 105, the p-type GaN light guide layer 106, the p-type AlGaN layer 107, and the p-type GaN contact layer 108 are sequentially epitaxially grown by a metal organic chemical vapor deposition (MOCVD) method to form a group III nitride semiconductor stack. Create the structure.
[0019]
Subsequently, as shown in FIG. 2, after a dry etching mask 109 is formed on this GaN-based semiconductor laminated structure, a portion not covered with the dry etching mask 109 is n-reactive by reactive ion etching (RIE). The mesa structure is formed by digging down to the type GaN contact layer 102. Then, the dry etching mask 109 is completely removed, and a stripe pattern of the insulating film 110 is formed on the mesa.
[0020]
Next, as shown in FIG. 3, a p-type electrode 111 made of Au / Mo / Pd is formed on the mesa, and Au / Pt / Mo / Al is formed on the n-type GaN contact layer 102 on the bottom of the mesa. An n-type electrode 112 made of / Ti is formed. FIG. 4 schematically shows a cross section of the n-type electrode 112. Here, Ti (112a) and Al (112b) are the first layer in the present invention, Mo (112c) is the second layer, Pt (112d) is the third layer, and Au (112e) is the fourth layer. It is.
[0021]
In forming the n-type electrode 112, after forming an Al / Ti laminated structure, the whole element structure is heat-treated at about 450 ° C. for 3 minutes in an N 2 atmosphere, and then the Au / Pt / Mo laminated structure is formed. The step of forming on the Al layer is taken.
[0022]
The lamination film thickness of each electrode metal is 200 nm for Au, 15 nm for Mo, and 15 nm for Pd for the p-type electrode 111, and 200 nm for Au, 15 nm for Pt, 30 nm for Mo, and 150 nm for Al for the n-type electrode. Ti is 30 nm.
[0023]
When an Au wire was bonded as a power supply line to the n-type electrode of the LD element of the present embodiment manufactured as described above, the Au wire was compared with a conventional case using an Au / Mo / Al / Ti electrode as the n-type electrode. As a result, the frequency of occurrence of defects in which the Au layer peels off during bonding can be greatly reduced. In addition, when a constant output drive test was performed by injecting a current into the LD element, it was confirmed that the number of cases in which the operating voltage was increased due to deterioration of the n-type electrode and the device was defective was reduced.
[0024]
<Second embodiment>
First, as shown in FIG. 5, an n-type GaN buffer layer 201, an n-type AlGaN cladding layer 202, an n-type GaN light guide layer 203, an InGaN The multiple quantum well active layer 204, the p-type GaN optical guide layer 205, the p-type AlGaN layer 206, and the p-type GaN contact layer 207 are sequentially epitaxially grown by MOCVD to produce a group III nitride semiconductor multilayer structure.
[0025]
Subsequently, as shown in FIG. 6, a stripe pattern of the insulating film 208 is formed on the upper surface of the p-type GaN contact layer 207. Next, a p-type electrode 209 of Au / Mo / Pd is formed on the p-type GaN contact layer 207, and an n-type electrode of Au / Pt / Mo / Al / Hf is formed on the back surface of the n-type GaN substrate 200. An electrode 210 is formed. FIG. 7 schematically shows a cross section of the n-type electrode 210. Here, Hf (210a) and Al (210b) are the first layer in the present invention, Mo (210c) is the second layer, Pt (210d) is the third layer, and Au (210e) is the fourth layer. It is.
[0026]
In forming the n-type electrode 210, after forming an Al / Hf laminated structure, the entire element structure is heat-treated at 500 ° C. for 10 minutes in a vacuum atmosphere of 5 × 10 −4 Pa, and then Au / Pt / Mo. A step of forming a laminated structure on the Al layer is taken.
[0027]
The layer thickness of each electrode metal is 200 nm for Au, 15 nm for Mo, and 15 nm for Pd for the p-type electrode 209, and 200 nm for Au, 15 nm for Pt, 30 nm for Mo, and 150 nm for Al for the n-type electrode 210. , Hf are 10 nm.
[0028]
In this embodiment, an n-type GaN substrate is used as a substrate on which a nitride semiconductor layer is epitaxially grown. For this reason, unlike the first embodiment, the p-type electrode and the n-type electrode can be formed so as to face the upper and lower sides of the element structure.
[0029]
Further, the LD element of the present embodiment was heat-mounted on a Cu block serving both for power supply and heat dissipation with the n-type electrode 210 facing downward (as the mount surface side). On the Cu block surface, an AuSn alloy film was formed as a solder material for improving the adhesion.
[0030]
Unlike the wire bonding as in the first embodiment, when the entire surface of the n-type electrode is heated and mounted on the Cu block, heat is directly transmitted to the electrode itself. Therefore, defects such as peeling of the Au layer and diffusion of the Au layer in the direction of the contact layer are likely to occur. In order to suppress these problems, it is necessary to precisely control the temperature and time during mounting.
[0031]
However, the Au / Pt / Mo / Al / Hf electrode, which is the n-type electrode of the present invention, has significantly improved adhesion strength of the Au layer as compared with the conventional n-type electrode, Au / Mo / Al / Ti electrode. Therefore, the occurrence of Au layer peeling failure can be suppressed, and the Pt layer functions as a barrier layer for preventing diffusion of the Au layer in addition to the Mo layer. It has almost never occurred.
[0032]
When the Au / Mo / Al / Ti electrode was mounted with AuSn solder and the peeled chip was observed, Mo was exposed on the peeled surface. In other words, the soldering material and Au are sufficiently alloyed at the time of mounting, but the alloying reaction does not proceed between Mo and the soldering material or between Mo and Au, so that it is considered that peeling has occurred at the surface portion of Mo. Can be
[0033]
The effect of improving the adhesion due to the Au / Pt / Mo / Al / Hf configuration is the same when a constant output drive test is performed by injecting current into the LD element, and the operating voltage increases due to deterioration of the n-type electrode. It was confirmed that the occurrence of defects could be greatly reduced.
[0034]
In this embodiment, since the n-type GaN substrate is used as the substrate, the crystallinity of the epitaxial layer is improved by reducing the defect density and the like as compared with the LD device using the sapphire substrate described in the first embodiment. Thus, the characteristics as an LD element are improved.
[0035]
In the n-type electrodes of the first and second embodiments, Ti or Hf is used as the metal (first layer) that contacts the n-type contact layer. In addition, Sc, Y, La, and Zr are used. It has been confirmed that the electrode structure of the present invention has the same effect as a simple substance or an alloy containing one or more of these. Examination of an appropriate film thickness for these materials revealed that the thickness should be in the range of 1 to 100 nm.
[0036]
Further, in the n-type electrode of each embodiment, the Mo layer is used as the metal layer (second layer) formed above the Ti layer or the Hf layer, but other than Cr, W, Zr, and Ta alone. Or an alloy containing at least one of these, it was confirmed that the electrode structure of the present invention had the same effect. Examination of an appropriate film thickness for these materials also revealed that it was only necessary to be in the range of 1 to 200 nm.
[0037]
Further, in the n-type electrode of each embodiment, the Pt layer is used as the metal layer (third layer) formed above the Mo layer, but in addition, Cr or Zr alone, or one or more of these. It was confirmed that an alloy containing the same has the same effect as the electrode structure of the present invention. Examination of an appropriate film thickness for these materials also revealed that it was only necessary to be in the range of 1 to 200 nm.
[0038]
In the n-type electrode of each embodiment, Au is used as the metal (fourth layer) formed on the outermost side of the electrode structure. However, other than this, Al may be used, or Au and Al may be used. May be used. When Ni or Pd was contained in the outermost layer, it was confirmed that the bonding strength with the solder material and the power supply line on the Cu block was further increased.
[0039]
In each embodiment, the heat treatment after the formation of the electrodes is performed in an N 2 atmosphere or a vacuum atmosphere, but may be performed in an Ar atmosphere. When employing a vacuum atmosphere, the pressure may be 1.5 Pa or less. The heat treatment temperature varies depending on what kind of metal is used as the metal contacting the n-type contact layer, but can be selected in the range of 300 to 900 ° C. It was also found that the heat treatment time was preferably selected in the range of 1 to 120 minutes.
[0040]
In each embodiment, GaN is selected as the material of the n-type contact layer, but this is due to the LD element structure to which the electrode of the present invention is applied, and the present invention is not limited to this. Even if the contact layer is made of n-type InGaN or AlGaN, or n-type InGaAlN that is a quaternary mixed crystal, the effect can be obtained.
[0041]
Further, as a solder material for mounting, in addition to the AuSn-based alloy described in each embodiment, an AuGe-based alloy, an AuSi-based alloy, a SnAg-based alloy, a SnAgCu-based alloy, an In, an InAl-based alloy, an InAlGe-based alloy, Materials such as an InAg-based alloy and an AlSi-based alloy can also be used.
[0042]
In each of the embodiments, the LD element structure on the p-type electrode side is not directly related to the present invention, and therefore, the simplest electrode stripe type structure is selected as an example. It is needless to say that the same effects as those of the embodiments can be obtained by applying the n-type electrode of the present invention even in the case of the mold structure.
[0043]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the favorable ohmic electrode with high mechanical strength which does not produce electrode peeling at the time of bonding or mounting with respect to an n-type group III nitride semiconductor can be provided. Further, not only the mechanical strength but also the diffusion of Au in the electrode member can be suppressed, so that the deterioration of the ohmic characteristics of the electrode can be prevented. As a result, for example, in a light emitting device such as an LD or LED, electrode defects occurring during electrode bonding or mounting are suppressed, thereby improving the manufacturing yield and suppressing an increase in operating voltage due to electrode deterioration over time during energization. Can contribute to longer life.
[Brief description of the drawings]
FIG. 1 is a sectional view schematically showing a manufacturing process of a nitride semiconductor according to a first embodiment.
FIG. 2 is a cross-sectional view schematically showing a manufacturing process of the nitride semiconductor according to the first embodiment.
FIG. 3 is a cross-sectional view schematically showing a structure of an LD device made of a group III nitride semiconductor according to the first embodiment.
FIG. 4 is a sectional view schematically showing an n-type electrode according to the first embodiment.
FIG. 5 is a cross-sectional view schematically showing a manufacturing process of the nitride semiconductor according to the second embodiment.
FIG. 6 is a cross-sectional view schematically showing a structure of an LD device made of a group III nitride semiconductor according to a second embodiment.
FIG. 7 is a sectional view schematically showing an n-type electrode according to the second embodiment.
[Explanation of symbols]
REFERENCE SIGNS LIST 100 sapphire substrate 101 GaN buffer layer 102 n-type GaN contact layer 103 n-type AlGaN cladding layer 104 n-type GaN light guide layer 105 InGaN multiple quantum well active layer 106 p-type GaN light guide layer 107 p-type AlGaN layer 108 p-type GaN contact Layer 109 dry etching mask 110 insulating film 111 p-type electrode 112 n-type electrodes 112a, 112b first layer 112c second layer 112d third layer 112e fourth layer 200 n-type GaN substrate 201 n-type GaN buffer layer 202 n-type AlGaN cladding layer 203 n-type GaN light guide layer 204 InGaN multiple quantum well active layer 205 p-type GaN light guide layer 206 p-type AlGaN layer 207 p-type GaN contact layer 208 insulating film 209 p-type electrode 210 n-type electrode 210 a 210b First layer 210c Second layer 210d Third layer 210e Fourth layer

Claims (7)

n型不純物を含むIII族窒化物半導体のための電極構造であって、
Hf、Ti、Sc、Y、LaおよびZrのうち少なくとも1種類を含む第1の層と、
Mo、Cr、W、ZrおよびTaのうち少なくとも1種類を含む第2の層と、
Pt、CrおよびZrのうち少なくとも1種類からなる第3の層と、
AuおよびAlのいずれかを含む第4の層を
この順に窒化物半導体側から含むことを特徴とする電極構造。
An electrode structure for a group III nitride semiconductor containing an n-type impurity,
A first layer including at least one of Hf, Ti, Sc, Y, La, and Zr;
A second layer containing at least one of Mo, Cr, W, Zr, and Ta;
A third layer made of at least one of Pt, Cr and Zr;
An electrode structure comprising a fourth layer containing any of Au and Al in this order from the nitride semiconductor side.
第1の層にさらにAlを含むことを特徴とする請求項1に記載の電極構造。The electrode structure according to claim 1, wherein the first layer further contains Al. 第1の層が、Hf、Ti、Sc、Y、LaおよびZrのうち少なくとも1種類を含み窒化物半導体側に位置する層と、Alよりなり第2の層側に位置する層より成ることを特徴とする請求項1に記載の電極構造。The first layer includes a layer containing at least one of Hf, Ti, Sc, Y, La and Zr and located on the nitride semiconductor side, and a layer made of Al and located on the second layer side. The electrode structure according to claim 1, wherein: 第4の層にさらにNiを含むことを特徴とする請求項1に記載の電極構造。The electrode structure according to claim 1, wherein the fourth layer further contains Ni. 第4の層にさらにPdを含むことを特徴とする請求項1に記載の電極構造。The electrode structure according to claim 1, wherein the fourth layer further contains Pd. n型不純物を含むIII族窒化物半導体のための電極構造の作製方法であって、
窒化物半導体の上に、Hf、Ti、Sc、Y、LaおよびZrのうち少なくとも1種類を含む第1の層を形成する工程と、
第1の層の上に、Mo、Cr、W、ZrおよびTaのうち少なくとも1種類を含む第2の層を形成する工程と、
第2の層の上に、Pt、CrおよびZrのうち少なくとも1種類からなる第3の層を形成する工程と、
第3の層の上に、AuおよびAlのいずれかを含む第4の層を形成する工程と、
第1の層を形成した後かつ第2の層を形成する前に、300℃以上かつ900℃以下の熱処理を行う工程を含むことを特徴とする電極構造の作製方法。
A method of manufacturing an electrode structure for a group III nitride semiconductor including an n-type impurity,
Forming a first layer containing at least one of Hf, Ti, Sc, Y, La and Zr on the nitride semiconductor;
Forming a second layer including at least one of Mo, Cr, W, Zr, and Ta on the first layer;
Forming a third layer made of at least one of Pt, Cr and Zr on the second layer;
Forming a fourth layer containing any of Au and Al on the third layer;
A method for manufacturing an electrode structure, comprising a step of performing a heat treatment at 300 ° C. or more and 900 ° C. or less after forming the first layer and before forming the second layer.
前記熱処理を行う工程を、1.5Pa以下の真空の雰囲気、またはNもしくはArの雰囲気で行うことを特徴とする請求項6に記載の電極構造の作製方法。Manufacturing method of the electrode structure according to claim 6, the step of performing the heat treatment, and performing 1.5Pa or less vacuum atmosphere or an N 2 or in an atmosphere of Ar.
JP2003010022A 2003-01-17 2003-01-17 Electrode structure for nitride semiconductor and method of manufacturing the same Expired - Lifetime JP4508534B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003010022A JP4508534B2 (en) 2003-01-17 2003-01-17 Electrode structure for nitride semiconductor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003010022A JP4508534B2 (en) 2003-01-17 2003-01-17 Electrode structure for nitride semiconductor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2004221493A true JP2004221493A (en) 2004-08-05
JP4508534B2 JP4508534B2 (en) 2010-07-21

Family

ID=32899345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003010022A Expired - Lifetime JP4508534B2 (en) 2003-01-17 2003-01-17 Electrode structure for nitride semiconductor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP4508534B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190980A (en) * 2004-12-08 2006-07-20 Sharp Corp Nitride semiconductor light emitting device and manufacturing method thereof
JP2008177438A (en) * 2007-01-19 2008-07-31 Sumitomo Electric Ind Ltd Nitride semiconductor light emitting device
JP2009194296A (en) * 2008-02-18 2009-08-27 Opnext Japan Inc Nitride semiconductor light emitting device and manufacturing method thereof
JP2009200290A (en) * 2008-02-22 2009-09-03 Nec Corp Ohmic electrode of nitride semiconductor device
KR101154870B1 (en) * 2010-12-27 2012-06-18 전자부품연구원 Nitride semiconductor device and method for manufacturing thereof
US8686442B2 (en) 2008-02-18 2014-04-01 Oclaro Japan, Inc. Nitride semiconductor light emitting device and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190980A (en) * 2004-12-08 2006-07-20 Sharp Corp Nitride semiconductor light emitting device and manufacturing method thereof
JP2008177438A (en) * 2007-01-19 2008-07-31 Sumitomo Electric Ind Ltd Nitride semiconductor light emitting device
JP2009194296A (en) * 2008-02-18 2009-08-27 Opnext Japan Inc Nitride semiconductor light emitting device and manufacturing method thereof
US8000364B2 (en) 2008-02-18 2011-08-16 Opnext Japan, Inc. Nitride semiconductor light emitting device and method of manufacturing the same
US8686442B2 (en) 2008-02-18 2014-04-01 Oclaro Japan, Inc. Nitride semiconductor light emitting device and method of manufacturing the same
JP2009200290A (en) * 2008-02-22 2009-09-03 Nec Corp Ohmic electrode of nitride semiconductor device
KR101154870B1 (en) * 2010-12-27 2012-06-18 전자부품연구원 Nitride semiconductor device and method for manufacturing thereof

Also Published As

Publication number Publication date
JP4508534B2 (en) 2010-07-21

Similar Documents

Publication Publication Date Title
US7268372B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
JP2002134822A (en) Semiconductor light emitting device and method of manufacturing the same
JP3365607B2 (en) GaN-based compound semiconductor device and method of manufacturing the same
US8263997B2 (en) Method for forming ohmic electrode and semiconductor light emitting element
JP2005117020A (en) Gallium nitride compound semiconductor device and manufacturing method thereof
WO2006082687A1 (en) GaN LIGHT EMITTING DIODE AND LIGHT EMITTING DEVICE
WO2005088735A1 (en) Ga2O3 SEMICONDUCTOR DEVICE
US20170162745A1 (en) Semiconductor light-emitting device and method for manufacturing same
JP3772098B2 (en) Nitride semiconductor light emitting device
JP2009141093A (en) Light emitting device and method for manufacturing light emitting device
KR20080112106A (en) Substrate Bonding Method and Semiconductor Device
JP5329341B2 (en) Optical semiconductor device and manufacturing method thereof
JPH10303460A (en) Semiconductor element and its manufacture
JP2008117824A (en) Nitride semiconductor device manufacturing method
JP3154364B2 (en) Electrode of n-type gallium nitride-based compound semiconductor layer and method of forming the same
JPH10223930A (en) Semiconductor light emitting element
JPH1187772A (en) Electrode for semiconductor light emitting element
US20130244361A1 (en) Method of manufacturing semiconductor element
JP4508534B2 (en) Electrode structure for nitride semiconductor and method of manufacturing the same
JP4980616B2 (en) Method for fabricating a semiconductor chip
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
JP2010161160A (en) Semiconductor light-emitting element
JP3239350B2 (en) Electrode of n-type nitride semiconductor layer
JP2005101149A (en) Semiconductor light emitting device and manufacturing method thereof
JP5181758B2 (en) Semiconductor light emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050809

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090108

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090115

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4508534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term