JP2004221134A - Apparatus and method of manufacturing semiconductor device - Google Patents
Apparatus and method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2004221134A JP2004221134A JP2003003551A JP2003003551A JP2004221134A JP 2004221134 A JP2004221134 A JP 2004221134A JP 2003003551 A JP2003003551 A JP 2003003551A JP 2003003551 A JP2003003551 A JP 2003003551A JP 2004221134 A JP2004221134 A JP 2004221134A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- contact surface
- film
- semiconductor
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 202
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 238000003825 pressing Methods 0.000 claims description 7
- 230000001154 acute effect Effects 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 15
- 230000008569 process Effects 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract description 2
- 238000009499 grossing Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 26
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 20
- 239000007789 gas Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 14
- 230000007246 mechanism Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 230000003028 elevating effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000007723 transport mechanism Effects 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000856 hastalloy Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910001026 inconel Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910000601 superalloy Inorganic materials 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造装置および半導体装置の製造方法に関し、特に、半導体ウエハ上に堆積膜を形成する工程に適用して有効な技術に関する。
【0002】
【従来の技術】
半導体装置は複数の半導体素子を有し、この半導体素子は、成膜および当該膜のパターニング等を繰り返すことによって形成される。
【0003】
成膜方法の一つにスパッタ(スパッタリング、PVD:Physical Vapor Deposition)法がある。
【0004】
スパッタ法は、半導体ウエハの上部に位置するターゲット(例えば、金属などの塊)にプラズマ化したアルゴンイオンを衝突させ、弾き出されたターゲット原子を半導体ウエハ上に堆積させる成膜方法である。
【0005】
この際、支持台とクランプリングとで半導体ウエハを挟持し固定する場合がある。このような場合、クランプリングと半導体ウエハとの境界にも堆積膜が形成され、これらが固着するため、その対応策が種々検討されている(例えば、特許文献1参照)。
【0006】
【特許文献1】
特開平6−37039号公報(段落0013〜0016、図1)
【0007】
【発明が解決しようとする課題】
本発明者らは、半導体装置の研究・開発・製造に従事しており、半導体素子の形成に際し、スパッタ法を用いた成膜方法を採用している。
【0008】
そこで、前述したクランプリングと半導体ウエハとの固着の問題を、クランプリングにひさし部を設けることで解決している。
【0009】
即ち、図15に示すように、半導体ウエハWをステージ(ヒータ)7とクランプリング66とで挟持し、その上部からターゲット原子(膜成分)を堆積させるのであるが、クランプリング66には、半導体ウエハとの当接部66bから半導体ウエハの内側に向かってひさし部66aを設けてある。
【0010】
従って、このひさし部66aにより膜成分が半導体ウエハWと当接部66bとの境界部に堆積することを防止している。
【0011】
なお、例えば、ひさし部の内径(クランプリングの内径)は、194mm、当接部の内径は、196.04mmであり、このクランプリングの成膜保証エリアの径は、191.4mmである。この成膜保証エリアとは、所望の膜厚が確保可能なエリアを言う。
【0012】
一方、一枚の半導体ウエハからのチップ取得数を向上させるためには、ひさし部の内径を大きくし、成膜保証エリアを拡大する必要がある。
【0013】
そこで、本発明者らは、図16に示すように、ひさし部66aの内径を194.52mm、即ち、ひさし部66aの長さを図15の場合より0.26mm(=(194.52−194)/2)だけ短くしたクランプリングについて検討した。この場合、成膜保証エリアの径は、192.4mmとなる。
【0014】
なお、この場合、成膜保証エリアの径がわずか1mm大きくなるにすぎないが、半導体ウエハWの周辺部においては、矩形エリアの端部がわずかに成膜保証エリアから外れた場合であっても当該矩形エリアはチップの取得が禁止される禁止領域となるため、成膜保証エリアの径をわずか1mm大きくするだけでもチップの取得数向上に寄与する(図17)。
【0015】
また、他の成膜方法、例えばCVD(Chemical Vapor Deposition)法や熱酸化法等においてはこのようなクランプリングを用いることが少なく、スパッタ法で用いられるクランプリングの径が、一連の半導体装置の製造プロセスによって定まるチップ取得数を左右することも少なくない。
【0016】
従って、クランプリングの形状を工夫し、成膜保証エリアを拡大することは非常に重要なこととなる。
【0017】
しかしながら、図16に示すクランプリングを用いて成膜したところ、ひさし部を後退させた結果、ひさし部の内側へ回り込む膜成分が多くなり、当接部66bと半導体ウエハWとの間に膜成分が付着することが判明した(図18)。
【0018】
このように当接部66bと半導体ウエハWとの間に膜成分が付着すると、ステージ7を下降させても半導体ウエハWの自重だけではクランプリングからはずれることができず、搬送アームによる半導体ウエハの搬送エラーや搬送アームと半導体ウエハの接触による半導体ウエハの割れ等が生じる。
【0019】
本発明の目的は、半導体ウエハのチップ取得数を向上させることにある。
【0020】
また、本発明の他の目的は、半導体ウエハとクランプリングとの離間をスムーズにし、搬送エラーの低減を図るものである。
【0021】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0022】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要について説明すれば、次のとおりである。
【0023】
本発明の半導体装置の製造装置は、半導体ウエハを、その裏面より支持する支持台と、前記半導体ウエハの表面外周部に当接するクランプとで、挟持することにより固定する半導体装置の製造装置であって、前記クランプは、前記半導体ウエハの前記表面外周部に当接する当接面と、前記当接面の上部から前記半導体ウエハの内側に延在するひさし部と、前記当接面より外側に位置し、その端部が前記当接面より下部に位置するバネ部と、を有するものである。
【0024】
本発明の半導体装置の製造方法は、(a)半導体ウエハを、(a1)その裏面より支持する支持台と、(a2)前記半導体ウエハの表面外周部に当接する当接面と、前記当接面の上部から前記半導体ウエハの内側に延在するひさし部と、前記当接面より外側に位置し、その端部が前記当接面より下部に位置するバネ部と、を有するクランプと、で挟持する工程と、(b)前記半導体ウエハ上に堆積膜を形成する工程と、(c)前記支持台を下降させるとともに、前記バネ部の押し圧により前記クランプの前記当接面と前記半導体ウエハとを離間させる工程と、を有するものである。
【0025】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0026】
(実施の形態1)
図1は、本発明の実施の形態1である半導体装置の製造装置(スパッタ装置)の構成を示す要部断面図である。
【0027】
このスパッタ装置は、マグネット部1、ターゲット部2、アッパーシールド3、ロワーシールド4、クランプリング(クランプ)6、ヒータ(ステージ、支持台)7、昇降機構8、搬送機構9、絶縁体10、ガイドピン11を有する。
【0028】
追って詳細に説明するように、クランプリング6とヒータ7との間に半導体ウエハWが挟持される。
【0029】
また、図示はしないが、ターゲット部2と半導体ウエハWの間には、アルゴン(Ar)ガスが充填されている。
【0030】
マグネット部1は、ターゲット部2の近傍に磁場を発生させて、プラズマ化したArガスがターゲット部2に衝突し易くするために、すなわちスパッタ効率を向上させるために設けられているものである。
【0031】
ターゲット部2は、半導体ウエハW上に堆積させる膜の材料より構成されており、例えば金属よりなる。また、ターゲット部2には、電圧が印加されてカソード(陰極)となるように構成されている。このターゲット部2は、絶縁体10によって、半導体ウエハWと電気的に絶縁されている。この絶縁体10は、例えばセラミックによって構成されている。
【0032】
例えば、ターゲット部2に負の電圧を印加すると、半導体ウエハWとターゲット部2との間には電場が発生し、プラズマ化したArイオンが生成する。
【0033】
アッパーシールド3、ロワーシールド4およびクランプリング6は、ヒータ7、昇降機構8、搬送機構9および装置の内壁に膜が付着することを防止するため昇降機構8等の上部を覆うよう配置される。また、これらは、各部ごとに取り外し可能に設置され、定期的に交換、洗浄される。クランプリング6とロワーシールド4とは、ガイドピン11を介して接続される。
【0034】
ヒータ7は、昇降機構8の上部に配置され、半導体ウエハを所定の温度に加熱する。このヒータ7の内部には、Arガス導入管7aが形成され、ヒータ7の表面の孔からArガスが供給されるような構成となっている。このArガスは、成膜時に半導体ウエハWとヒータ7との隙間に供給され、Arガスを介してヒータ7の熱を半導体ウエハWに伝達することにより、効率よく半導体ウエハWを昇温し、また、半導体ウエハWの温度を所定の温度に維持することができる。
【0035】
特に、半導体ウエハWの温度が低い状態で成膜を行うと、堆積した膜成分がすぐに固まり、膜質や平坦性が低下する。一方、半導体ウエハWをクランプリング6でその上部から押さえ付けないと、Arガスの噴射圧によって半導体ウエハWが浮いてしまう。従って、半導体ウエハWの裏面にArガスを供給する場合には、クランプリング6は欠かせない部材となる。
【0036】
なお、半導体ウエハWをヒータ7のみで支持することも可能であるが、この場合は半導体ウエハの裏面にArガスを供給し難い。また、静電吸着機構をヒータ内部に設け、半導体ウエハを確実に固定するとともに、半導体ウエハに対するヒータからの熱伝導を向上させることも可能であるが、この場合、ヒータの内部構造が複雑となり、装置コストや運転コストが大きくなる。
【0037】
これに対し、本実施の形態のスパッタ装置によれば、装置コスト等を抑えつつ、高品質の膜を形成することができる。
【0038】
昇降機構8は、ヒータ7を上下に稼動できるように構成されており、搬送機構9は、ヒータ7の外周部の孔(図示せず)を介して半導体ウエハWを持ち上げ、搬送できるように構成されている。
【0039】
次いで、クランプリング6の構成について詳細に説明する。図2は、クランプリング6と半導体ウエハWとの関係を示す要部断面図であり、図3は、クランプリング6の要部平面図である。図2は、図3のA−A断面部に対応し、また、図3のB−B断面図を図4に示す。
【0040】
図2〜図4に示すように、クランプリング6は、半導体ウエハWと接する当接部6bを有する。この当接部6bの下側の面を当接面(押さえ面)という。また、この当接部6bから半導体ウエハWの内部方向には、ひさし部6aが延在する。また、この当接部6bからクランプリング6の内部方向には、凹部6cが設けられ、この凹部6cの内部には、半導体ウエハWに対し下方に押し圧を与え得る弾性手段(6d)が設けられている。図2においては、板バネ6dが凸部6fの側壁にピン6gで止められている。図5は、板バネ6dの斜視図である。6eは、ピン6gが導入される孔である。
【0041】
また、例えば、ひさし部の内径は、194.52mm、当接部の内径は、196.04mmであり、このクランプリングの成膜保証エリアの径は、192.4mmである。
【0042】
従って、ひさし部の長さLは、0.76(=(196.04−194.52)/2)mmである。また、ひさし部の高さHは、0.2mm程度である。なお、各図においては、図示する構成を分かりやすく説明するためその寸法比が異なる場合がある。
【0043】
また、図3に示すように、当接部6bは、クランプリング6の4箇所に設けられ、この当接部6bの外側の凹部6c(図中の斜線部)に板バネが設けられている。前記4箇所以外の部分は、半導体ウエハWと接しておらず、例えばB−B部の断面は、図4に示す状態となっている。
【0044】
このように本実施の形態によれば、ひさし部6aの長さLを1mm〜0.5mm(図2においては0.76mm)とし、当接部6bと半導体ウエハWとの境界部に膜成分が堆積しても、成膜工程終了後にヒータが下降する際、半導体ウエハWと当接部6bとを引き離す方向(下方)に板バネ6dの延びる力(バネ力)が働き、クランプリング6と半導体ウエハWの固着を防止できる。
【0045】
また、本実施の形態によれば、ひさし部6aを設けているので、当接部6bと半導体ウエハWとの境界部に堆積する膜を薄くでき、伸縮力の弱い、比較的小さなバネでも半導体ウエハと当接部とを引き離すことができる。例えば、ひさし部を設けない場合には、成膜保証エリアと同程度の厚さ(例えば0.5μm程度)の膜が半導体ウエハと当接部との間に堆積し、容易に引き離すことができなくなる。
【0046】
また、本実施の形態によれば、ひさし部の高さを0.1〜0.3mm(図2においては0.2mm)程度としたので、当接部と半導体ウエハとの境界部に堆積する膜の膜厚をバネ等で引き離すことができる程度に抑えることができる。
【0047】
即ち、ひさし部が高すぎると膜成分の回り込み量が多くなり、当接部と半導体ウエハとの境界部に堆積する膜の膜厚が大きくなる。また、ひさし部が低すぎると、ひさし部の端部に堆積する膜でひさし部が埋まってしまい、ひさしとしての効果を失う。
【0048】
このように、本実施の形態によれば、ひさし部と板バネにより半導体ウエハと当接部とを引き離すことができ、その後の搬送エラーを防止し、また、半導体ウエハの破損等を低減することができる。
【0049】
また、本実施の形態によれば、例えば図15を参照しながら説明したクランプリングを用いる場合より、ひさし部の長さを低減したので、チップ取得数を大きくすることができる。
【0050】
なお、本実施の形態においては、板バネを例に説明したが、この他、図6(a)に示すようなつる巻きバネを用いてもよい。また、図6(b)に示すように、筒状のケース内につる巻きバネを内蔵し、その端部(半導体ウエハと接触する側)にボールを設けたバネ(プランジャー)を用いてもよい。
【0051】
但し、図6(a)および(b)に示すバネにおいては、クランプリングの上部に取り付ける必要があるため、その機構が複雑となり、また、取り付け、取り外しの作業も煩雑となる恐れがある。これに対し、板バネの場合は、その構造が単純で、取り付け、取り外しも容易である。
【0052】
次に、以上詳細に説明したスパッタ装置を用いて半導体装置(半導体集積回路装置)を製造する工程について説明する。なお、図7、図8、図13および図14は、本実施の形態の半導体装置の製造工程を示す基板の要部断面図である。
【0053】
まず、図7に示すように、半導体素子が形成された半導体基板(半導体ウエハW)21を準備する。半導体素子には種々の構成のものがあるが、ここでは、相補型MISFET(Metal Insulator Semiconductor Field Effect Transistor)を例に説明する。
【0054】
このようなMISFETを形成するには、まず、略円形のウエハ状態のp型の単結晶シリコンよりなる半導体基板21をエッチングすることにより溝を形成し、さらに、この溝の内部に絶縁膜として例えば酸化シリコン膜23を埋め込むことにより素子分離を形成する。
【0055】
次いで、半導体基板21中に、n型およびp型不純物を注入し、熱処理を施すことによりp型ウエル25およびn型ウエル27を形成する。
【0056】
次いで、半導体基板21に熱酸化を施すことによりゲート絶縁膜29を形成する。次に、CVD(Chemical Vapor Deposition)法を使用してn型の多結晶シリコン膜31を堆積した後、さらに、タングステンシリサイド膜33を堆積する。
【0057】
次いで、タングステンシリサイド膜33の上部に酸化シリコン膜35を堆積し、図示しないフォトレジスト膜(以下、単に「レジスト膜」という)をマスクに、エッチングすることによりp型ウエル25およびn型ウエル27上にn型の多結晶シリコン膜31およびタングステンシリサイド膜33よりなるゲート電極Gを形成する。
【0058】
次に、p型ウエル25のゲート電極Gの両側にn型不純物を注入し、また、n型ウエル27のゲート電極Gの両側にp型不純物を注入し、熱処理を施すことによりn−型半導体領域37およびp−型半導体領域39を形成する。
【0059】
次に、ゲート電極G上に絶縁膜として例えば酸化シリコン膜をCVD法を用いて堆積した後、異方的にエッチングすることによりサイドウォールスペーサ41を形成する。次いで、p型ウエル25上のゲート電極Gの両側にn型不純物を注入し、また、n型ウエル27上のゲート電極Gの両側にp型不純物を注入し、熱処理を施すことによりn+型半導体領域43およびp+型半導体領域45を形成する。
【0060】
ここまでの工程で、p型ウエル25の主表面にnチャネル型MISFETQn、n型ウエル27の主表面にpチャネル型MISFETQpが形成される。
【0061】
次いで、図8に示すように、絶縁膜として例えば酸化シリコン膜47をCVD法を用いて堆積した後、n+型半導体領域43およびp+型半導体領域45上の酸化シリコン膜47をエッチングすることによりコンタクトホールC1を形成する。
【0062】
次いで、コンタクトホールC1上に、スパッタ法を使用してバリア層となるチタン(Ti)膜と窒化チタン(TiN)膜の積層膜(以下、Ti/TiN膜という)49aを堆積した後、導電性膜として例えばタングステン(W)膜49bをCVD法を用いて堆積する。次に、化学的機械的研磨(CMP:Chemical Mechanical Polishing)法を使用してコンタクトホールC1の外部のW膜49b等を除去することにより、W膜49bおよびTi/TiN膜49aよりなるプラグ(接続部)P1を形成する。
【0063】
次いで、プラグP1上に、スパッタ法を使用してTi/TiN膜51aを堆積し、さらに、CVD法を使用してW膜51bを形成する。次いで、これらの膜を図示しないレジスト膜をマスクにエッチングし、これらの膜よりなる第1層配線M1を形成する。
【0064】
次いで、絶縁膜として例えば酸化シリコン膜53をCVD法を用いて堆積した後、第1層配線M1上の酸化シリコン膜53をエッチングすることによりコンタクトホールC2を形成する。
【0065】
次いで、スパッタ法を使用してTi/TiN膜55aを堆積した後、CVD法を使用してW膜55bを堆積し、その上部をCMP法を用いて研磨し、プラグP2を形成する。
【0066】
次いで、プラグP2上に、アルミニウム(Al)を主成分とする膜よりなる第2層配線M2を形成するのであるが、まず、図8に示す半導体基板(半導体ウエハW)21を、図1に示すヒータ7上に設置する。なお、この際に用いるターゲットの主成分はAlであり、その内部には微量の銅(Cu)を含む。Cuの他、Si(シリコン)等を混入させてもよい。また、CuおよびSiを混入させてもよい。
【0067】
まず、Al膜の成膜前における半導体ウエハWとクランプリング6との関係を図9に示す。図示するように、板バネ6dの端部は、当接部6bの下面(当接面)より下部に位置する。言い換えれば、当接面より突出している。
【0068】
次いで、クランプリング6の当接面と半導体ウエハWが接触するまで、昇降機構によってヒータ(半導体ウエハW)を持ち上げる。この際、板バネは、凹部6c内に収納される(図10)。
【0069】
この結果、半導体ウエハWは、ヒータとクランプリング6で固定される。
【0070】
次いで、図1に示すターゲット部2に負電圧を印加し、半導体ウエハWとターゲット部2との間に電界を発生させる。この電界により、ターゲット部2と半導体ウエハWとの間にあるArガスが電離し、電離したArガス(正電荷を帯びている)がターゲット部2に衝突する。この衝突により、ターゲット部2のターゲット材料であるAl等がはじき出される。
【0071】
はじき出されたAlの一部は、半導体ウエハW上に堆積して、Al膜が形成される。この際、ひさし部の内部にAlが回り込み半導体ウエハと当接部との間にAlが付着する。前述した通り、この際、半導体ウエハWとヒータとの間にはArガスが供給され、このArガスを介して半導体ウエハWは、所定の温度に維持される。
【0072】
Al膜の成膜終了後は、昇降機構8が下降し、ヒータおよび半導体ウエハWがクランプリング6から離間する。
【0073】
ここで、本実施の形態によれば、ヒータが下降すると、半導体ウエハWには自重と板バネ6dによる押し圧が加わる(図11)。
【0074】
この結果、半導体ウエハWと当接部6bとの間にAlが付着していても、半導体ウエハWをクランプリング6から引き離すことができる。また、この際、ひさし部6aにより付着するAlは薄いため、機械的に引き離しても膜の剥離が成膜保証エリアに影響しない。
【0075】
なお、板バネ6dと半導体ウエハWの接触部は、図12に示すように、半導体ウエハWの端部であってもよい。
【0076】
図13にAl膜57の堆積後の状態を示す。
【0077】
次いで、図14に示すように、Al膜57を図示しないレジスト膜をマスクにエッチングすることにより第2層配線M2を形成する。
【0078】
なお、Al膜の上下に窒化チタン(TiN)膜を形成し、3層の膜で第2層配線を構成してもよい。
【0079】
このTiN膜は、スパッタ法で形成することができる。従って、このTiN膜や、第1層配線M1やプラグP1、P2を構成するTi/TiN膜を図1のスパッタ装置を用いAl膜57と同様に形成してもよい。
【0080】
この後、絶縁膜、プラグおよび配線の形成工程を繰り返すことによってさらに多層の配線を形成することができるが、これらの工程の詳細な説明および図示は省略する。
【0081】
また、最上層配線上には保護膜が形成され、その後、ウエハ状態の半導体基板が、略矩形状の半導体チップ(図17参照)にダイシングされる。この際、本実施の形態においては、クランプリングの内径を大きくしたので、一枚の半導体ウエハから取得できるチップ数をより多く確保することができる。その結果、製品の製造コストを低減できる。
【0082】
また、この後、各チップの保護層から露出した最上層配線(パッド部)が、実装基板の外部端子と電気的に接続され、さらに、チップの周辺部を必要に応じて樹脂封止する等して半導体装置が完成する。
【0083】
(実施の形態2)
実施の形態1においては、鋭角に屈曲した板バネ(図5)を用いたが、以下に説明するように、鈍角に屈曲した板バネ、即ち、板バネのなす角θが90度<θ<180度である板バネを用いてもよい。なお、本実施の形態のスパッタ装置やクランプリングの構成については、板バネの形状を除いた他は、実施の形態1と同様であるためその説明を省略する。
【0084】
図19は本実施の形態の板バネ26dの斜視図である。6eは、ピン6gが導入される孔である。
【0085】
このような板バネを用いて例えば実施の形態1と同様に半導体基板(半導体ウエハW)21上にAl膜を形成する場合について説明する。
【0086】
まず、成膜前においては、図20に示すように、板バネ26dの端部は、当接部6bの下面(当接面)より下部に位置する。
【0087】
次いで、クランプリング6の当接面と半導体ウエハWが接触するまで、昇降機構によってヒータ(半導体ウエハW)を持ち上げる。この際、板バネは、凹部6c内に収納される(図21)。この結果、半導体ウエハWは、ヒータとクランプリング6で固定される。
【0088】
次いで、実施の形態1の場合と同様に、半導体ウエハW上にAl膜を堆積する。
【0089】
Al膜の成膜終了後は、昇降機構8が下降し、ヒータおよび半導体ウエハWがクランプリング6から離間する。
【0090】
ここで、本実施の形態によれば、ヒータが下降すると、半導体ウエハWには自重と板バネ26dによる押し圧が加わる(図22)。
【0091】
このように図19に示す板バネを用いた場合も、実施の形態1の場合と同様に、ひさし部と板バネにより半導体ウエハと当接部とを引き離すことができ、その後の搬送エラーを防止し、また、半導体ウエハの破損等を低減することができる。
【0092】
さらに、板バネのなす角θを90度<θ<180度とした場合には、半導体ウエハWと板バネとの接触面積が大きくなる。従って、図23に示すように、半導体ウエハWがズレてヒータに搭載されても、ゆるやかに傾斜している半導体ウエハWの端部と板バネ26dが接触する。その結果、成膜処理をスムーズに行うことができる。
【0093】
図24を参照しながら本発明者らが検討した板バネの形状について説明する。
【0094】
図24のK1は、板バネ26dのなす角(θ)、K2は、板バネ26dの先端部と当接部6bとの距離、K3は、板バネ26dの屈曲部とピン6gの中心部との距離、K4は、板バネ26dの屈曲部とピン6gの上部との距離、K5は、板バネ26dの先端部と凹部6cの側壁までの距離、K6は、半導体ウエハの上昇時の板バネ26dの先端部と凹部6cの上壁部までの距離である。
【0095】
例えば、K1=102.5°、K2=0.47mm、K3=2.82mm、K4=0.82mm、K5=0.3mm、K6=0.24mmである。また、K1=98°、K2=0.45mm、K3=3.32mm、K4=1.22mm、K5=0.3mm、K6=0.25mmとしてもよい。また、K1=105°、K2=0.53mm、K3=2.4mm、K4=0.3mm、K5=0.3mm、K6=0.24mmとしてもよい。
【0096】
また、図5および図19の板バネの材料としては、ステンレス鋼等を用いることができる。ステンレス鋼は、熱耐性が有り、例えば350℃程度の処理にも用いることができる。
【0097】
また、さらに高温の処理を行う場合には、ハステロイやインコネル等のニッケル(Ni)系超合金を用いると良い。
【0098】
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0099】
また、前記実施の形態においては、半導体素子としてMISFETを例に説明したが、かかる素子を有する装置に限定されるものではないことは言うまでもない。
【0100】
また、メモリやロジック製品などの半導体製品に限らず、液晶ガラス基板、磁気ヘッド、光ディスク、光磁気ディスクもしくは磁気ディスク等、種々の製品に適用可能である。
【0101】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【0102】
半導体ウエハを、支持台と、半導体ウエハの表面外周部に当接する当接面と、前記当接面の上部から前記半導体ウエハの内側に延在するひさし部と、当接面より外側に位置し、その端部が前記当接面より下部に位置するバネ部と、を有するクランプとで挟持するので、半導体ウエハ上に堆積膜を形成した後、半導体ウエハとクランプの当接面とが離間しやすく、搬送エラーの低減を図ることができる。また、ひさし部の長さを短くすることができ、チップ取得数を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1である半導体装置の製造装置(スパッタ装置)の構成を示す要部断面図である。
【図2】本発明の実施の形態1のクランプリングと半導体ウエハとの関係を示す要部断面図である。
【図3】本発明の実施の形態1のクランプリングの要部平面図である。
【図4】図3のB−B断面図である。
【図5】本発明の実施の形態1の板バネの斜視図である。
【図6】(a)および(b)は、つる巻きバネおよびプランジャーの斜視図である。
【図7】本発明の実施の形態1である半導体装置の製造工程を示す基板の要部断面図である。
【図8】本発明の実施の形態1である半導体装置の製造工程を示す基板の要部断面図である。
【図9】本発明の実施の形態1のAl膜の成膜前における半導体ウエハとクランプリングとの関係を示す要部断面図である。
【図10】本発明の実施の形態1のAl膜の成膜中における半導体ウエハとクランプリングとの関係を示す要部断面図である。
【図11】本発明の実施の形態1のAl膜の成膜後における半導体ウエハとクランプリングとの関係を示す要部断面図である。
【図12】半導体ウエハと板バネの接触部の関係を示す要部断面図である。
【図13】本発明の実施の形態1である半導体装置の製造工程を示す基板の要部断面図である。
【図14】本発明の実施の形態1である半導体装置の製造工程を示す基板の要部断面図である。
【図15】本発明の実施の形態1の効果を説明するためのクランプリングの形状を示す要部断面図である。
【図16】本発明者らが検討したクランプリングの形状を示す要部断面図である。
【図17】成膜保証エリアとチップ取得数との関係を示す半導体ウエハの要部平面図である。
【図18】本発明の実施の形態1の効果を説明するためのクランプリングへの膜の回り込みを示す要部断面図である。
【図19】本発明の実施の形態2の板バネの斜視図である。
【図20】本発明の実施の形態2のAl膜の成膜前における半導体ウエハとクランプリングとの関係を示す要部断面図である。
【図21】本発明の実施の形態2のAl膜の成膜中における半導体ウエハとクランプリングとの関係を示す要部断面図である。
【図22】本発明の実施の形態2のAl膜の成膜後における半導体ウエハとクランプリングとの関係を示す要部断面図である。
【図23】本発明の実施の形態2の効果を説明するための半導体ウエハとクランプリングの要部断面図である。
【図24】本発明者らが検討した板バネの形状を示す要部断面図である。
【符号の説明】
1 マグネット部
2 ターゲット部
3 アッパーシールド
4 ロワーシールド
6 クランプリング
6a ひさし部
6b 当接部
6c 凹部
6d 板バネ
6e 孔
6f 凸部
6g ピン
7 ヒータ(ステージ)
7a Arガス導入管
8 昇降機構
9 搬送機構
10 絶縁体
11 ガイドピン
21 半導体基板
23 酸化シリコン膜
25 p型ウエル
26d 板バネ
27 n型ウエル
29 ゲート絶縁膜
31 多結晶シリコン膜
33 タングステンシリサイド膜
35 酸化シリコン膜
37 n−型半導体領域
39 p−型半導体領域
41 サイドウォールスペーサ
43 n+型半導体領域
45 p+型半導体領域
47 酸化シリコン膜
49a Ti/TiN膜
49b W膜
51a Ti/TiN膜
51b W膜
53 酸化シリコン膜
55a Ti/TiN膜
55b W膜
57 Al膜
66 クランプリング
66a ひさし部
66b 当接部
C1 コンタクトホール
C2 コンタクトホール
G ゲート電極
H ひさし部の高さ
K1 板バネのなす角
K2 板バネの先端部と当接部との距離
K3 板バネの屈曲部とピンの中心部との距離
K4 板バネの屈曲部とピンの上部との距離
K5 板バネの先端部と凹部の側壁までの距離
K6 半導体ウエハの上昇時の板バネの先端部と凹部の上壁部までの距離
L ひさし部の長さ
M1 第1層配線
M2 第2層配線
P1 プラグ
P2 プラグ
Qn nチャネル型MISFET
Qp pチャネル型MISFET
W 半導体ウエハ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method, and more particularly to a technique that is effective when applied to a step of forming a deposited film on a semiconductor wafer.
[0002]
[Prior art]
A semiconductor device has a plurality of semiconductor elements, and the semiconductor elements are formed by repeating film formation and patterning of the film.
[0003]
One of the film formation methods is a sputtering method (sputtering, PVD: Physical Vapor Deposition).
[0004]
The sputtering method is a film formation method in which plasma-generated argon ions collide with a target (for example, a lump of metal or the like) located above a semiconductor wafer, and ejected target atoms are deposited on the semiconductor wafer.
[0005]
At this time, the semiconductor wafer may be pinched and fixed between the support base and the clamp ring. In such a case, a deposited film is also formed on the boundary between the clamp ring and the semiconductor wafer, and these are adhered. Therefore, various measures have been studied (for example, see Patent Document 1).
[0006]
[Patent Document 1]
JP-A-6-37039 (paragraphs 0013 to 0016, FIG. 1)
[0007]
[Problems to be solved by the invention]
The present inventors are engaged in research, development, and manufacture of a semiconductor device, and employ a film forming method using a sputtering method when forming a semiconductor element.
[0008]
Therefore, the above-described problem of the adhesion between the clamp ring and the semiconductor wafer is solved by providing an eave portion on the clamp ring.
[0009]
That is, as shown in FIG. 15, a semiconductor wafer W is sandwiched between a stage (heater) 7 and a
[0010]
Therefore, the eaves portion 66a prevents the film component from being deposited on the boundary between the semiconductor wafer W and the
[0011]
For example, the inner diameter of the eave portion (the inner diameter of the clamp ring) is 194 mm, the inner diameter of the contact portion is 196.04 mm, and the diameter of the film formation guaranteed area of this clamp ring is 191.4 mm. The film formation guaranteed area is an area where a desired film thickness can be secured.
[0012]
On the other hand, in order to increase the number of chips obtained from one semiconductor wafer, it is necessary to increase the inner diameter of the eaves portion and enlarge the film formation guaranteed area.
[0013]
Therefore, as shown in FIG. 16, the present inventors set the inner diameter of the eaves portion 66a to 194.52 mm, that is, the eaves portion 66a to have a length of 0.26 mm (= (194.52-194) as compared with the case of FIG. The clamp ring shortened by) / 2) was studied. In this case, the diameter of the film formation assurance area is 192.4 mm.
[0014]
In this case, the diameter of the film formation assurance area is only increased by only 1 mm. However, in the peripheral portion of the semiconductor wafer W, even if the end of the rectangular area slightly deviates from the film formation assurance area. Since the rectangular area is a prohibited area in which chip acquisition is prohibited, even increasing the diameter of the film formation assurance area by only 1 mm contributes to an improvement in the number of chips acquired (FIG. 17).
[0015]
In other film forming methods, for example, a CVD (Chemical Vapor Deposition) method, a thermal oxidation method, and the like, such a clamp ring is rarely used, and the diameter of the clamp ring used in the sputtering method is a series of semiconductor device. In many cases, the number of chips obtained depends on the manufacturing process.
[0016]
Therefore, it is very important to devise the shape of the clamp ring and to expand the film formation guaranteed area.
[0017]
However, when the film was formed using the clamp ring shown in FIG. 16, as a result of retreating the eaves portion, the film component wrapping around the eaves portion increased, and the film component between the
[0018]
When the film component adheres between the
[0019]
An object of the present invention is to improve the number of chips obtained on a semiconductor wafer.
[0020]
Another object of the present invention is to make the separation between the semiconductor wafer and the clamp ring smooth and to reduce the transport error.
[0021]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0022]
[Means for Solving the Problems]
The outline of a typical invention among the inventions disclosed in the present application will be described as follows.
[0023]
An apparatus for manufacturing a semiconductor device according to the present invention is a semiconductor device manufacturing apparatus for fixing a semiconductor wafer by clamping the semiconductor wafer from a back surface supported by a back surface thereof and a clamp contacting an outer peripheral portion of the front surface of the semiconductor wafer. The clamp may include a contact surface that contacts the outer peripheral portion of the front surface of the semiconductor wafer, an eave portion extending from an upper portion of the contact surface to the inside of the semiconductor wafer, and a clamp positioned outside the contact surface. And a spring portion whose end is located below the contact surface.
[0024]
The method for manufacturing a semiconductor device according to the present invention includes: (a) a support table for supporting the semiconductor wafer from its back surface; (a2) a contact surface for contacting the outer peripheral portion of the front surface of the semiconductor wafer; A clamp having an eave portion extending from the top of the surface to the inside of the semiconductor wafer, and a spring portion located outside the contact surface and having an end located below the contact surface. Clamping, (b) forming a deposited film on the semiconductor wafer, and (c) lowering the support base, and pressing the spring with a pressing surface of the clamp and the semiconductor wafer. And separating them from each other.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and repeated description thereof will be omitted.
[0026]
(Embodiment 1)
FIG. 1 is a cross-sectional view of a main part showing a configuration of a semiconductor device manufacturing apparatus (sputtering apparatus) according to a first embodiment of the present invention.
[0027]
This sputtering apparatus includes a magnet unit 1, a
[0028]
As will be described later in detail, the semiconductor wafer W is held between the clamp ring 6 and the
[0029]
Although not shown, the space between the
[0030]
The magnet unit 1 is provided to generate a magnetic field in the vicinity of the
[0031]
The
[0032]
For example, when a negative voltage is applied to the
[0033]
The upper shield 3, the lower shield 4, and the clamp ring 6 are arranged so as to cover the upper portions of the
[0034]
The
[0035]
In particular, when film formation is performed in a state where the temperature of the semiconductor wafer W is low, the deposited film components are immediately solidified, and the film quality and flatness are reduced. On the other hand, unless the semiconductor wafer W is pressed down from above by the clamp ring 6, the semiconductor wafer W will float due to the injection pressure of Ar gas. Therefore, when supplying Ar gas to the back surface of the semiconductor wafer W, the clamp ring 6 is an indispensable member.
[0036]
Note that it is possible to support the semiconductor wafer W only with the
[0037]
On the other hand, according to the sputtering apparatus of the present embodiment, a high-quality film can be formed while suppressing the apparatus cost and the like.
[0038]
The elevating
[0039]
Next, the configuration of the clamp ring 6 will be described in detail. FIG. 2 is a cross-sectional view of a main part showing a relationship between the clamp ring 6 and the semiconductor wafer W, and FIG. 3 is a plan view of a main part of the clamp ring 6. FIG. 2 corresponds to a section taken along line AA of FIG. 3, and FIG. 4 shows a section taken along line BB of FIG.
[0040]
As shown in FIGS. 2 to 4, the clamp ring 6 has an
[0041]
Further, for example, the inner diameter of the eave portion is 194.52 mm, the inner diameter of the contact portion is 196.04 mm, and the diameter of the film formation guaranteed area of this clamp ring is 192.4 mm.
[0042]
Therefore, the length L of the eave portion is 0.76 (= (196.04-194.52) / 2) mm. Also, the height H of the eaves is about 0.2 mm. In addition, in each figure, the dimensional ratio may be different in order to easily explain the illustrated configuration.
[0043]
As shown in FIG. 3, the
[0044]
As described above, according to the present embodiment, the length L of the
[0045]
Further, according to the present embodiment, since the
[0046]
Further, according to the present embodiment, since the height of the eaves portion is about 0.1 to 0.3 mm (0.2 mm in FIG. 2), the eaves are deposited on the boundary between the contact portion and the semiconductor wafer. The thickness of the film can be suppressed to such an extent that the film can be separated by a spring or the like.
[0047]
That is, if the eaves portion is too high, the amount of wraparound of the film component increases, and the film thickness of the film deposited on the boundary between the contact portion and the semiconductor wafer increases. On the other hand, if the eaves are too low, the eaves are buried with the film deposited on the ends of the eaves, and the eaves effect is lost.
[0048]
As described above, according to the present embodiment, the eaves portion and the leaf spring can separate the semiconductor wafer and the contact portion, thereby preventing a subsequent transport error and reducing damage to the semiconductor wafer. Can be.
[0049]
Further, according to the present embodiment, for example, the length of the eave portion is reduced as compared with the case where the clamp ring described with reference to FIG. 15 is used, so that the number of obtained chips can be increased.
[0050]
In the present embodiment, a leaf spring has been described as an example. Alternatively, a helical spring as shown in FIG. 6A may be used. Further, as shown in FIG. 6B, a spring (plunger) in which a helical spring is built in a cylindrical case and a ball is provided at the end (the side in contact with the semiconductor wafer) may be used. Good.
[0051]
However, since the spring shown in FIGS. 6A and 6B needs to be mounted on the upper part of the clamp ring, its mechanism becomes complicated, and the work of mounting and removing may be complicated. On the other hand, in the case of a leaf spring, its structure is simple, and attachment and detachment are easy.
[0052]
Next, a process of manufacturing a semiconductor device (semiconductor integrated circuit device) using the sputtering device described in detail above will be described. 7, 8, 13, and 14 are cross-sectional views of a main part of a substrate showing a manufacturing process of the semiconductor device of the present embodiment.
[0053]
First, as shown in FIG. 7, a semiconductor substrate (semiconductor wafer W) 21 on which semiconductor elements are formed is prepared. Although there are various types of semiconductor elements, here, a complementary MISFET (Metal Insulator Semiconductor Field Effect Transistor) will be described as an example.
[0054]
In order to form such a MISFET, first, a groove is formed by etching a
[0055]
Next, n-type and p-type impurities are implanted into the
[0056]
Next, the gate insulating film 29 is formed by subjecting the
[0057]
Next, a silicon oxide film 35 is deposited on the tungsten silicide film 33, and is etched using a photoresist film (not shown) (hereinafter simply referred to as a “resist film”) as a mask, thereby forming a p-
[0058]
Next, an n-type impurity is implanted on both sides of the gate electrode G of the p-
[0059]
Next, after depositing, for example, a silicon oxide film as an insulating film on the gate electrode G by a CVD method, the
[0060]
Through the steps so far, the n-channel MISFET Qn is formed on the main surface of the p-
[0061]
Next, as shown in FIG. 8, for example, a
[0062]
Next, a laminated film (hereinafter, referred to as a Ti / TiN film) 49a of a titanium (Ti) film and a titanium nitride (TiN) film serving as a barrier layer is deposited on the contact hole C1 by using a sputtering method, and then a conductive film is formed. As a film, for example, a tungsten (W) film 49b is deposited using a CVD method. Next, by removing the W film 49b and the like outside the contact hole C1 using a chemical mechanical polishing (CMP) method, a plug (connection) made of the W film 49b and the Ti / TiN film 49a is formed. Part) P1 is formed.
[0063]
Next, a Ti /
[0064]
Next, for example, a
[0065]
Next, after depositing a Ti / TiN film 55a using a sputtering method, a W film 55b is deposited using a CVD method, and the upper portion thereof is polished using a CMP method to form a plug P2.
[0066]
Next, a second layer wiring M2 made of a film containing aluminum (Al) as a main component is formed on the plug P2. First, the semiconductor substrate (semiconductor wafer W) 21 shown in FIG. It is installed on the
[0067]
First, the relationship between the semiconductor wafer W and the clamp ring 6 before the formation of the Al film is shown in FIG. As illustrated, the end of the
[0068]
Next, the heater (semiconductor wafer W) is lifted by the elevating mechanism until the contact surface of the clamp ring 6 comes into contact with the semiconductor wafer W. At this time, the leaf spring is housed in the
[0069]
As a result, the semiconductor wafer W is fixed by the heater and the clamp ring 6.
[0070]
Next, a negative voltage is applied to the
[0071]
Part of the repelled Al is deposited on the semiconductor wafer W to form an Al film. At this time, Al goes into the eaves portion and Al adheres between the semiconductor wafer and the contact portion. As described above, at this time, Ar gas is supplied between the semiconductor wafer W and the heater, and the semiconductor wafer W is maintained at a predetermined temperature via the Ar gas.
[0072]
After the formation of the Al film is completed, the elevating
[0073]
Here, according to the present embodiment, when the heater is lowered, the semiconductor wafer W is subjected to its own weight and the pressing force of the
[0074]
As a result, even if Al adheres between the semiconductor wafer W and the
[0075]
The contact portion between the
[0076]
FIG. 13 shows a state after the Al film 57 is deposited.
[0077]
Next, as shown in FIG. 14, the second layer wiring M2 is formed by etching the Al film 57 using a resist film (not shown) as a mask.
[0078]
It is to be noted that a titanium nitride (TiN) film may be formed above and below the Al film, and the second layer wiring may be constituted by three layers.
[0079]
This TiN film can be formed by a sputtering method. Therefore, this TiN film or the Ti / TiN film constituting the first layer wiring M1 and the plugs P1 and P2 may be formed in the same manner as the Al film 57 using the sputtering apparatus of FIG.
[0080]
Thereafter, by repeating the steps of forming the insulating film, the plug, and the wiring, a further multilayer wiring can be formed, but detailed description and illustration of these steps are omitted.
[0081]
In addition, a protective film is formed on the uppermost layer wiring, and thereafter, the semiconductor substrate in a wafer state is diced into a substantially rectangular semiconductor chip (see FIG. 17). At this time, in the present embodiment, since the inner diameter of the clamp ring is increased, it is possible to secure a larger number of chips that can be obtained from one semiconductor wafer. As a result, the manufacturing cost of the product can be reduced.
[0082]
After that, the uppermost layer wiring (pad portion) exposed from the protection layer of each chip is electrically connected to the external terminal of the mounting board, and further, the peripheral portion of the chip is sealed with a resin if necessary. Thus, a semiconductor device is completed.
[0083]
(Embodiment 2)
In the first embodiment, a leaf spring bent at an acute angle (FIG. 5) is used. However, as described below, a leaf spring bent at an obtuse angle, that is, an angle θ formed by the leaf spring is 90 degrees <θ <. A 180-degree leaf spring may be used. Note that the configurations of the sputtering apparatus and the clamp ring of the present embodiment are the same as those of the first embodiment except for the shape of the leaf spring, and therefore description thereof is omitted.
[0084]
FIG. 19 is a perspective view of a
[0085]
A case where an Al film is formed on a semiconductor substrate (semiconductor wafer W) 21 using such a leaf spring, for example, as in the first embodiment, will be described.
[0086]
First, before film formation, as shown in FIG. 20, the end of the
[0087]
Next, the heater (semiconductor wafer W) is lifted by the elevating mechanism until the contact surface of the clamp ring 6 comes into contact with the semiconductor wafer W. At this time, the leaf spring is housed in the
[0088]
Next, an Al film is deposited on the semiconductor wafer W in the same manner as in the first embodiment.
[0089]
After the formation of the Al film is completed, the elevating
[0090]
Here, according to the present embodiment, when the heater is lowered, the semiconductor wafer W is subjected to its own weight and the pressing force of the
[0091]
As described above, even when the plate spring shown in FIG. 19 is used, the eaves portion and the plate spring can separate the semiconductor wafer and the contact portion from each other, thereby preventing a subsequent transfer error. In addition, breakage of the semiconductor wafer can be reduced.
[0092]
Further, when the angle θ formed by the leaf spring is 90 degrees <θ <180 degrees, the contact area between the semiconductor wafer W and the leaf spring increases. Therefore, as shown in FIG. 23, even when the semiconductor wafer W is displaced and mounted on the heater, the edge portion of the semiconductor wafer W that is gently inclined contacts the
[0093]
The shape of the leaf spring studied by the present inventors will be described with reference to FIG.
[0094]
24, K1 is the angle (θ) formed by the
[0095]
For example, K1 = 102.5 °, K2 = 0.47 mm, K3 = 2.82 mm, K4 = 0.82 mm, K5 = 0.3 mm, and K6 = 0.24 mm. Also, K1 = 98 °, K2 = 0.45 mm, K3 = 3.32 mm, K4 = 1.22 mm, K5 = 0.3 mm, and K6 = 0.25 mm. Further, K1 = 105 °, K2 = 0.53 mm, K3 = 2.4 mm, K4 = 0.3 mm, K5 = 0.3 mm, and K6 = 0.24 mm.
[0096]
In addition, stainless steel or the like can be used as a material of the leaf spring in FIGS. Stainless steel has heat resistance and can be used, for example, for processing at about 350 ° C.
[0097]
In the case of performing a higher temperature treatment, a nickel (Ni) -based superalloy such as Hastelloy or Inconel is preferably used.
[0098]
As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and can be variously modified without departing from the gist thereof. Needless to say.
[0099]
Further, in the above embodiment, the MISFET has been described as an example of the semiconductor element, but it is needless to say that the present invention is not limited to a device having such an element.
[0100]
The present invention is not limited to semiconductor products such as memories and logic products, but can be applied to various products such as liquid crystal glass substrates, magnetic heads, optical disks, magneto-optical disks, and magnetic disks.
[0101]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0102]
A semiconductor wafer, a support table, a contact surface that comes into contact with the outer peripheral portion of the surface of the semiconductor wafer, an eaves portion that extends from the upper part of the contact surface to the inside of the semiconductor wafer, and is located outside the contact surface. Since the end portion is sandwiched by a clamp having a spring portion positioned below the contact surface and a clamp having the same, after forming a deposited film on the semiconductor wafer, the contact surface of the semiconductor wafer and the clamp is separated. It is easy to reduce the transport error. Further, the length of the eaves can be shortened, and the number of obtained chips can be improved.
[Brief description of the drawings]
FIG. 1 is a fragmentary cross-sectional view showing a configuration of a semiconductor device manufacturing apparatus (sputtering apparatus) according to a first embodiment of the present invention;
FIG. 2 is a fragmentary cross-sectional view showing a relationship between the clamp ring and the semiconductor wafer according to the first embodiment of the present invention.
FIG. 3 is a plan view of a main part of the clamp ring according to the first embodiment of the present invention.
FIG. 4 is a sectional view taken along line BB of FIG. 3;
FIG. 5 is a perspective view of the leaf spring according to the first embodiment of the present invention.
FIGS. 6A and 6B are perspective views of a helical spring and a plunger.
FIG. 7 is a fragmentary cross-sectional view of the substrate, illustrating a manufacturing step of the semiconductor device according to the first embodiment of the present invention;
FIG. 8 is a main-portion cross-sectional view of the substrate, illustrating a manufacturing step of the semiconductor device according to Embodiment 1 of the present invention;
FIG. 9 is a fragmentary cross-sectional view showing the relationship between the semiconductor wafer and the clamp ring before the formation of the Al film according to the first embodiment of the present invention.
FIG. 10 is a fragmentary cross-sectional view showing the relationship between the semiconductor wafer and the clamp ring during the formation of the Al film according to the first embodiment of the present invention.
FIG. 11 is a fragmentary cross-sectional view showing the relationship between the semiconductor wafer and the clamp ring after the formation of the Al film according to the first embodiment of the present invention.
FIG. 12 is an essential part cross-sectional view showing a relationship between a contact portion between a semiconductor wafer and a leaf spring.
FIG. 13 is a fragmentary cross-sectional view of the substrate, illustrating a manufacturing step of the semiconductor device according to the first embodiment of the present invention;
FIG. 14 is a fragmentary cross-sectional view of the substrate, illustrating a manufacturing step of the semiconductor device according to Embodiment 1 of the present invention;
FIG. 15 is a fragmentary cross-sectional view showing a shape of a clamp ring for describing an effect of the first embodiment of the present invention.
FIG. 16 is a sectional view of a principal part showing a shape of a clamp ring studied by the present inventors.
FIG. 17 is a plan view of a principal part of a semiconductor wafer showing a relationship between a film formation guarantee area and the number of obtained chips.
FIG. 18 is a fragmentary cross-sectional view for explaining the effect of the first embodiment of the present invention and showing the wraparound of the film around the clamp ring.
FIG. 19 is a perspective view of a leaf spring according to the second embodiment of the present invention.
FIG. 20 is a fragmentary cross-sectional view showing a relationship between a semiconductor wafer and a clamp ring before an Al film is formed according to the second embodiment of the present invention.
FIG. 21 is a fragmentary cross-sectional view showing a relationship between a semiconductor wafer and a clamp ring during formation of an Al film according to the second embodiment of the present invention.
FIG. 22 is a fragmentary cross-sectional view showing a relationship between a semiconductor wafer and a clamp ring after an Al film is formed according to the second embodiment of the present invention.
FIG. 23 is a fragmentary cross-sectional view of a semiconductor wafer and a clamp ring for describing effects of the second embodiment of the present invention;
FIG. 24 is a sectional view of a main part showing a shape of a leaf spring studied by the present inventors.
[Explanation of symbols]
1 Magnet part
2 Target part
3 Upper shield
4 Lower shield
6 Clamp ring
6a Eaves
6b Contact part
6c recess
6d leaf spring
6e hole
6f convex part
6g pin
7 heater (stage)
7a Ar gas introduction pipe
8 Lifting mechanism
9 Transport mechanism
10 Insulator
11 Guide pin
21 Semiconductor substrate
23 Silicon oxide film
25 p-type well
26d leaf spring
27 n-type well
29 Gate insulating film
31 Polycrystalline silicon film
33 Tungsten silicide film
35 Silicon oxide film
37 n − Semiconductor region
39 p − Semiconductor region
41 Sidewall spacer
43 n + Semiconductor region
45 p + Semiconductor region
47 Silicon oxide film
49a Ti / TiN film
49b W film
51a Ti / TiN film
51b W film
53 silicon oxide film
55a Ti / TiN film
55b W film
57 Al film
66 Clamp ring
66a Eaves
66b contact part
C1 contact hole
C2 contact hole
G gate electrode
H Height of eaves
K1 Angle of leaf spring
K2 Distance between tip of leaf spring and contact part
K3 Distance between bent part of leaf spring and center of pin
K4 Distance between bent part of leaf spring and top of pin
K5 Distance between tip of leaf spring and side wall of recess
K6 Distance between tip of leaf spring and upper wall of recess when semiconductor wafer is lifted
L Length of eaves
M1 First layer wiring
M2 Second layer wiring
P1 plug
P2 plug
Qn n-channel type MISFET
Qp p-channel type MISFET
W semiconductor wafer
Claims (8)
前記クランプは、
前記半導体ウエハの前記表面外周部に当接する当接面と、
前記当接面の上部から前記半導体ウエハの内側に延在するひさし部と、
前記当接面より外側に位置し、その端部が前記当接面より下部に位置するバネ部と、
を有することを特徴とする半導体装置の製造装置。A semiconductor device manufacturing apparatus for fixing a semiconductor wafer by holding the semiconductor wafer from a back surface thereof and a clamp contacting an outer peripheral portion of a front surface of the semiconductor wafer by clamping the semiconductor wafer,
The clamp is
A contact surface that contacts the outer peripheral portion of the front surface of the semiconductor wafer;
Eaves extending from the upper part of the contact surface to the inside of the semiconductor wafer,
A spring portion that is located outside the contact surface and whose end is located below the contact surface;
An apparatus for manufacturing a semiconductor device, comprising:
前記クランプは、
前記半導体ウエハの前記表面外周部に当接する当接面と、
前記当接面の上部から前記半導体ウエハの内側に1mm以下の距離だけ延在し、前記当接面からの高さが0.1〜0.3mmであるひさし部と、
前記当接面より外側に位置し、その端部が前記当接面より下部に位置するバネ部と、
を有することを特徴とする半導体装置の製造装置。A semiconductor device manufacturing apparatus for fixing a semiconductor wafer by holding the semiconductor wafer from a back surface thereof and a clamp contacting an outer peripheral portion of a front surface of the semiconductor wafer by clamping the semiconductor wafer,
The clamp is
A contact surface that contacts the outer peripheral portion of the front surface of the semiconductor wafer;
An eave portion extending from the upper part of the contact surface to the inside of the semiconductor wafer by a distance of 1 mm or less, and having a height from the contact surface of 0.1 to 0.3 mm;
A spring portion that is located outside the contact surface and whose end is located below the contact surface;
An apparatus for manufacturing a semiconductor device, comprising:
前記クランプは、
前記半導体ウエハの前記表面外周部に当接する当接面と、
前記当接面の上部から前記半導体ウエハの内側に延在するひさし部と、
前記当接面より外側に位置し、その端部が前記当接面より下部に位置する板バネもしくはつる巻きバネと、を有することを特徴とする半導体装置の製造装置。A semiconductor device manufacturing apparatus for fixing a semiconductor wafer by holding the semiconductor wafer from a back surface thereof and a clamp contacting an outer peripheral portion of a front surface of the semiconductor wafer by clamping the semiconductor wafer,
The clamp is
A contact surface that contacts the outer peripheral portion of the front surface of the semiconductor wafer;
Eaves extending from the upper part of the contact surface to the inside of the semiconductor wafer,
An apparatus for manufacturing a semiconductor device, comprising: a leaf spring or a helical spring, which is located outside the contact surface and whose end is located below the contact surface.
(a1)その裏面より支持する支持台と、
(a2)前記半導体ウエハの表面外周部に当接する当接面と、前記当接面の上部から前記半導体ウエハの内側に延在するひさし部と、前記当接面より外側に位置し、その端部が前記当接面より下部に位置するバネ部と、を有するクランプと、で挟持する工程と、
(b)前記半導体ウエハ上に堆積膜を形成する工程と、
(c)前記支持台を下降させるとともに、前記バネ部の押し圧により前記クランプの前記当接面と前記半導体ウエハとを離間させる工程と、を有することを特徴とする半導体装置の製造方法。(A) a semiconductor wafer,
(A1) a support base supported from the back surface;
(A2) a contact surface that contacts the outer peripheral portion of the front surface of the semiconductor wafer, an eave portion extending from the upper portion of the contact surface to the inside of the semiconductor wafer, and an end located outside the contact surface and located outside the contact surface. A portion having a spring portion located below the contact surface, and a clamp having:
(B) forming a deposited film on the semiconductor wafer;
(C) lowering the support table and separating the contact surface of the clamp from the semiconductor wafer by a pressing force of the spring portion.
前記クランプは、
前記半導体ウエハの前記表面外周部に当接する当接面と、
前記当接面の上部から前記半導体ウエハの内側に延在するひさし部と、
前記当接面より外側に位置し、その端部が前記当接面より下部に位置する板バネと、を有することを特徴とする半導体装置の製造装置。A semiconductor device manufacturing apparatus for fixing a semiconductor wafer by holding the semiconductor wafer from a back surface thereof and a clamp contacting an outer peripheral portion of a front surface of the semiconductor wafer by clamping the semiconductor wafer,
The clamp is
A contact surface that contacts the outer peripheral portion of the front surface of the semiconductor wafer;
Eaves extending from the upper part of the contact surface to the inside of the semiconductor wafer,
A leaf spring located outside the contact surface and having an end located below the contact surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003003551A JP2004221134A (en) | 2003-01-09 | 2003-01-09 | Apparatus and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003003551A JP2004221134A (en) | 2003-01-09 | 2003-01-09 | Apparatus and method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004221134A true JP2004221134A (en) | 2004-08-05 |
Family
ID=32894782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003003551A Pending JP2004221134A (en) | 2003-01-09 | 2003-01-09 | Apparatus and method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004221134A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100745214B1 (en) | 2006-07-21 | 2007-08-01 | 주식회사 오킨스전자 | Semiconductor Chip Carrier |
JP2009135128A (en) * | 2007-11-28 | 2009-06-18 | Nec Electronics Corp | Clamp ring for wafer and method of manufacturing semiconductor apparatus |
JP2010225740A (en) * | 2009-03-23 | 2010-10-07 | Tokyo Electron Ltd | Substrate processing method, and substrate processing apparatus |
JP2011179120A (en) * | 2010-02-26 | 2011-09-15 | Fujifilm Corp | Apparatus and method of physical vapor deposition with multi-point clamp |
JP2011228716A (en) * | 2006-12-13 | 2011-11-10 | Asml Netherlands Bv | Table and lithography method |
CN105088167A (en) * | 2014-05-20 | 2015-11-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Bearing device, reaction chamber and semiconductor machining equipment |
US9768051B2 (en) | 2015-07-17 | 2017-09-19 | Samsung Electronics Co., Ltd. | Wafer clamping apparatus |
CN109957765A (en) * | 2017-12-26 | 2019-07-02 | 佳能特机株式会社 | Substrate holder and film formation device |
JP2020094285A (en) * | 2020-03-05 | 2020-06-18 | キヤノントッキ株式会社 | Substrate holder and film deposition apparatus |
JP2020145297A (en) * | 2019-03-06 | 2020-09-10 | トヨタ自動車株式会社 | Clamp ring |
-
2003
- 2003-01-09 JP JP2003003551A patent/JP2004221134A/en active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100745214B1 (en) | 2006-07-21 | 2007-08-01 | 주식회사 오킨스전자 | Semiconductor Chip Carrier |
JP2011228716A (en) * | 2006-12-13 | 2011-11-10 | Asml Netherlands Bv | Table and lithography method |
JP2009135128A (en) * | 2007-11-28 | 2009-06-18 | Nec Electronics Corp | Clamp ring for wafer and method of manufacturing semiconductor apparatus |
JP2010225740A (en) * | 2009-03-23 | 2010-10-07 | Tokyo Electron Ltd | Substrate processing method, and substrate processing apparatus |
JP2011179120A (en) * | 2010-02-26 | 2011-09-15 | Fujifilm Corp | Apparatus and method of physical vapor deposition with multi-point clamp |
CN105088167A (en) * | 2014-05-20 | 2015-11-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Bearing device, reaction chamber and semiconductor machining equipment |
US9768051B2 (en) | 2015-07-17 | 2017-09-19 | Samsung Electronics Co., Ltd. | Wafer clamping apparatus |
CN109957765A (en) * | 2017-12-26 | 2019-07-02 | 佳能特机株式会社 | Substrate holder and film formation device |
JP2019116647A (en) * | 2017-12-26 | 2019-07-18 | キヤノントッキ株式会社 | Substrate holder and film deposition apparatus |
CN115874157A (en) * | 2017-12-26 | 2023-03-31 | 佳能特机株式会社 | Substrate holder, substrate processing apparatus, and film forming apparatus |
CN109957765B (en) * | 2017-12-26 | 2023-09-01 | 佳能特机株式会社 | Substrate holder and film forming device |
JP2020145297A (en) * | 2019-03-06 | 2020-09-10 | トヨタ自動車株式会社 | Clamp ring |
JP7140003B2 (en) | 2019-03-06 | 2022-09-21 | 株式会社デンソー | clamp ring |
JP2020094285A (en) * | 2020-03-05 | 2020-06-18 | キヤノントッキ株式会社 | Substrate holder and film deposition apparatus |
JP7041702B2 (en) | 2020-03-05 | 2022-03-24 | キヤノントッキ株式会社 | Board holder, board processing device and film forming device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2661089B2 (en) | Material layer flattening method | |
TW392201B (en) | A method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer | |
TWI342588B (en) | Semiconductor device and manufacturing method of the same | |
CN111095532A (en) | Diffusion barrier liner for interconnects | |
US20080237819A1 (en) | Bipolar Carrier Wafer and Mobile Bipolar Electrostatic Wafer Arrangement | |
TW200405443A (en) | Electrostatic absorbing apparatus | |
JPH0779122B2 (en) | Electrostatic chuck with diamond coating | |
US10032670B2 (en) | Plasma dicing of silicon carbide | |
JP2004221134A (en) | Apparatus and method of manufacturing semiconductor device | |
US20040063263A1 (en) | Manufacturing method of semiconductor devices | |
KR102716369B1 (en) | Mask-support assembly and producing method thereof | |
TW201800622A (en) | Electroplating contact ring with radially offset contact fingers | |
US7495881B2 (en) | Chucking method and processing method using the same | |
US8008193B2 (en) | Manufacturing method of semiconductor device and semiconductor manufacturing apparatus therefor | |
KR20040072446A (en) | Method of selectively removing metal on a semiconductor wafer edge | |
JP3498672B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
CN114823367A (en) | Manufacturing method of semiconductor power device | |
JP2007266347A (en) | Manufacturing method of semiconductor device | |
US7307010B2 (en) | Method for processing a thin semiconductor substrate | |
US20240049506A1 (en) | Mask-support assembly and producing method thereof | |
WO2007139681A2 (en) | Power mosfet contact metallization | |
TW200849467A (en) | Interconnection process | |
TW202444236A (en) | Semiconductor resistor structure and fabrication method thereof | |
KR20240122410A (en) | Mask-support assembly and producing method thereof | |
KR20240123294A (en) | Mask-support assembly and producing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081224 |