JP2004208100A

JP2004208100A - Video signal processing device and video display device

Info

Publication number: JP2004208100A
Application number: JP2002375851A
Authority: JP
Inventors: Hitoshi Akiyama; 仁秋山; Isao Katada; 勲方田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-12-26
Filing date: 2002-12-26
Publication date: 2004-07-22

Abstract

【課題】符号化されたデジタル映像信号から、特定右方そう方式に対応した外部記録装置で録画するのに好適な映像信号、及び表示のために表示部へ供給するのに好適な映像信号をそれぞれ得るようにする。
【解決手段】受信された符号化映像信号は、復調回路(11)により復調され、復号回路(12)により復号される。復号映像信号(103)は、フォーマット変換回路(15)によってアナログ形式の映像信号に変換され、外部出力(109)として外部記録装置(3)に出力される。この外部記録装置(3)はNTSC方式に対応しており、制御回路(18)は、映像を外部記録装置(3)に録画する場合は、フレーム周波数29.97Hzに同期したクロックを、それ以外の場合は、受信した符号化映像信号のフレーム周波数に同期したクロックをフォーマット変換回路(15)及び復号回路(12)に供給するよう、発振器(17)を制御する。
【選択図】図１A video signal suitable for recording with an external recording device corresponding to a specific right-hand panning method and a video signal suitable for supplying to a display unit for display from an encoded digital video signal. Get each one.
A received encoded video signal is demodulated by a demodulation circuit (11) and decoded by a decoding circuit (12). The decoded video signal (103) is converted into an analog video signal by a format conversion circuit (15) and output to an external recording device (3) as an external output (109). This external recording device (3) is compatible with the NTSC system, and the control circuit (18) uses a clock synchronized with the frame frequency of 29.97 Hz when recording video to the external recording device (3). In this case, the oscillator (17) is controlled so that a clock synchronized with the frame frequency of the received encoded video signal is supplied to the format conversion circuit (15) and the decoding circuit (12).
[Selection diagram] Fig. 1

Description

【０００１】
【発明の属する技術分野】
本発明は、符号化されたデジタル映像信号を受信する映像信号処理装置、及びその信号に基づき映像の表示を行なう映像表示装置に関する。
【０００２】
【従来の技術】
近年、映像信号をMPEG2方式等で符号化して送信するデジタルテレビジョン方式が実用化されている(以下、このような映像信号を符号化映像信号、または符号化信号と呼ぶ)。米国では、地上デジタルテレビジョン方式としてATSC(Advanced Television Systems Committee)規格に基づき放送が行われている。この規格においては、映像フォーマットは複数種類規定されている。
【０００３】
このような符号化映像信号を受信する受信機からVCR(Video Cassette Recorder)等の外部記録装置に映像信号を出力して録画する場合において、VCRの入力フォーマット(例えばNTSC方式)に従って、外部記録装置へ出力する映像信号のフォーマットを変換(ダウンコンバート)する技術が、例えば下記特許文献１に記載されている。
【０００４】
【特許文献１】
特開平１１−２０５７２９号公報
【０００５】
【発明が解決しようとする課題】
上記特許文献１に記載の従来技術は、符号化映像信号を録画するか否か、もしくは表示するか否かに関わらず、常に、符号化映像信号を外部録画機器の入力フォーマットに合致するように変換している。従って、表示部のフォーマット(縦横のドット数等)が外部録画機器の入力フォーマットと異なる(特に表示部のフォーマットの方が高い)場合、表示部に高精細のデジタル映像信号の特徴を生かした高画質の映像を表示することができない。
【０００６】
本発明は、このような問題点を鑑みて為されたものである。その目的は、符号化映像信号から、録画及び表示に夫々適した映像信号を得るのに好適な映像信号処理装置、及び映像表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明では、復号された符号化映像信号を、予め定めた特定フレーム周波数を持つ映像信号に変換するフォーマット変換回路を設け、外部の映像録画機器に映像を録画する場合は、前記フォーマット変換回路からの出力信号を前記外部記録装置へ供給し、映像を表示部に表示する場合は、前記復号された符号化映像信号を前記表示部に供給するようにした。上記フォーマット変換回路から外部記録装置への信号の供給は、予め定めた録画予約時刻に従って行ってもよく、また録画コマンドに従って行うようにしてもよい。
【０００８】
また、本発明では、前記復号回路及び前記フォーマット変換回路へクロックを供給するための発振器として、受信された符号化映像信号に含まれるフレーム周波数に対応する第１のクロックと、少なくとも特定放送方式のフレーム周波数に対応する第２のクロックとを出力可能なものを用いている。そして、外部の映像録画機器に映像を録画する場合は前記第２のクロックを出力し、映像を表示部に表示する場合は前記第１のクロックを出力するように、発振器を制御している。
【０００９】
このような構成によれば、符号化映像信号を録画する場合は、外部記録装置が対応する放送方式(例えばNTSC方式)に応じたフレーム周波数を持つ映像信号を外部記録装置に供給することができる。このため、外部記録装置が対応する放送方式のフレーム周波数と、この外部記録装置に供給される映像信号(フォーマット変換回路からの出力信号)のフレーム周波数との差に起因して発生する色信号妨害を抑えることができる。また、符号化映像信号を表示部に表示する場合は、その受信した符号化映像信号のもつフレーム周波数をそのまま表示に反映させるので、高画質で映像を表示することが可能となる。
【００１０】
【発明の実施の形態】
本発明の好ましい実施の形態について、図面を参照しながら説明する。なお、各図面に共通な部分には同一符号を付す。図１は、本発明に係る映像信号処理装置の第一の実施形態を示すブロック図である。以下、符号化された映像信号としてATSC規格に基づいた信号(以下、ATSC信号と呼ぶ)を受信し、外部記録装置３に対し外部出力映像信号としてNTSC信号を出力するものとして説明する。ここで、受信されたATSC信号のフレーム周波数は、60Hz、59.94Hz、30Hz、29.97Hz、24Hzのいずれかを持つものとする。
【００１１】
図１において、符号化・変調されて送信されたATSC信号はアンテナ２で受信され、変調信号101としてテレビジョン受信機１に入力される。入力された変調信号101は復調回路11において選局および復調が行われ、符号化信号102となる。ATSC信号の場合は符号化方法としてMPEG2(Motion Pictures Experts Group)が採用されており、符号化信号102はMPEG2パケットとして出力される。
【００１２】
ATSC信号の場合は、上記説明したように映像フォーマットとして18通りが規定されているため、復号映像信号103は18通りのフォーマットを有することになる。このとき、映像の解像度およびフレーム周波数に関する情報は符号化信号102に含まれており、その情報に基づき復号が行われベースバンドの復号映像信号103となり、表示部13において表示される。尚、実際のATSC信号では映像信号だけでなく音声信号やその他のデータも符号化信号102の中に含まれているが、本発明の実施形態の説明においては映像信号以外の信号の処理については省略する。
【００１３】
復号回路12およびフォーマット変換回路15には、動作クロックとして基本クロックの発振器17で生成された基本クロック105が入力されており、復号映像信号103および外部出力映像信号109は基本クロックに同期している。したがって、復号映像信号103のフレーム周波数を切り替える場合は、基本クロック105の周波数をそれに比例して切り替える必要がある。
【００１４】
ここで符号化信号102に含まれているフレーム周波数情報が30Hzのときに使用する基本クロック105を30Hz系と呼ぶとする。フレーム周波数60Hzの場合は２倍の周波数であるので、同じ30Hz系の基本クロック105を使用することができる。フレーム周波数24Hzの場合は、一般的にテレ−シネ変換と言われる方法で30Hzに変換されて表示されるため、同様に30Hz系の基本クロック105を使用することができる。
【００１５】
これに対し、符号化信号102に含まれているフレーム周波数が29.97Hzの場合は、その周波数比が1001：1000と非常に僅かであり、簡単な分周または逓倍で生成できる差ではないため、30Hz系基本クロックを使用することはできない。そのため独立して29.97Hz系の基本クロック105を生成し、復号回路12およびフォーマット変換回路15に与える必要がある。またフレーム周波数59.94Hzの場合はその２倍の周波数であるので同じ29.94Hz系の基本クロック105を使用することができる。
【００１６】
このように符号化信号102に含まれているフレーム周波数が30Hz、60Hzまたは24Hzの場合は、30Hz系の基本クロック105を使用し復号回路12およびフォーマット変換回路15で映像信号の処理を行うことにより、復号映像信号103のフレーム周波数はそれぞれ30Hz、60Hz、30Hzとなる。符号化信号102に含まれているフレーム周波数が29.97Hzまたは59.94Hzの場合、29.94Hz系の基本クロック105を使用し復号回路12およびフォーマット変換回路15で映像信号の処理を行うことにより、復号映像信号103のフレーム周波数はそれぞれ29.97Ｈｚ、59.94Hzとなる。
【００１７】
制御回路18は制御信号106を用いて発振器17の発振周波数を上記の30Hz系と29.97Hz系に切り替えている。また図１には図示していないが、制御回路18は復調回路11、復号回路12、フォーマット変換回路15の制御も行っている。
ちなみにMPEGシステムクロック（27.000MHz）のように、フレーム周波数に関係なく一定のクロックを処理に使用することもあるが、本発明においては映像処理に用いる、フレーム周波数に同期したクロックについてのみ説明する。
【００１８】
表示部13での表示と同時に、復号映像信号103はフォーマット変換回路15に入力される。フォーマット変換回路15は、解像度変換とインターレース変換により、復号映像信号103をアナログ映像信号すなわちNTSC信号に変換する。ATSC規格では有効走査線数は1080、720、480および400本が規定されているが、まず解像度変換により有効走査線480本に変換される。また復号映像信号103がプログレッシブ信号であった場合にはインターレース変換を行う。以上のような映像信号処理により、有効走査線480本、インターレースの、NTSC規格に沿った信号に変換される。フレーム周波数は、NTSC標準信号とするには29.97Hzに変換しなければならないが、復号回路12およびフォーマット変換回路15が同期処理を行っているため、常にフレーム周波数を29.97Hzとできない制限が発生する。以下、フォーマット変換回路15でのフレーム周波数の変換について説明する。
【００１９】
まず復号映像信号103のフレーム周波数が29.97Hzの場合は、フレーム周波数は29.97HzのままでNTSC標準信号として出力すればよい。59.94Hzの場合はフレーム周波数を半分にすればよく、サンプリング周波数を半分にするだけで極めて容易に実現可能である。
【００２０】
復号映像信号103のフレーム周波数が30Hzの場合、フォーマット変換回路15ではフレーム周波数を29.97Hzに変換することができない。なぜならば、上記説明したように復号回路12とフォーマット変換回路15は30Hz系の基本クロック105により同期して動作しているものであり、29.97Hz系の基本クロックで動作可能なフレーム周波数変換回路が新たに必要になるからである。フレーム周波数を30Hzから29.97Hzに変換するには、フレーム周波数変換回路として新たにフレーム周波数変換用メモリと、独立した29.97Hz系基本クロック生成回路が必要であり、回路規模が増大しコストアップの要因となってしまう。したがって本発明においては、復号映像信号103のフレーム周波数が30Hzの場合は30Hz系の基本クロック105を使用し、フレーム周波数30Hzの擬似NTSC信号として外部出力映像信号109を生成する。復号映像信号103のフレーム周波数が60Hzおよび24Hzの場合も、同様の理由により外部出力映像信号109のフレーム周波数は30Hzとなる。以上説明した符号化信号102と復号映像信号103、外部出力映像信号109の変換関係、および使用される基本クロック105の種類を表１に示す。
【００２１】
【表１】

【００２２】
このようにして生成された外部出力映像信号109は、外部出力端子120を通じて外部記録装置３に対し出力される。外部記録装置３は、例えばVHS等のNTSC入力を有するアナログ記録装置である。外部記録装置３はNTSC標準信号が入力されるのが前提で設計されているため、フレーム周波数30Hzの擬似NTSC信号が入力されると、色信号の妨害が発生する場合がある。なぜならば、Ｙ／Ｃ分離は色副搬送波周波数と水平走査周波数の相関関係を利用して処理を行っているためである。すなわち、NTSC標準信号においては、色副搬送波周波数Fscと水平走査周波数Ｆｈとの間にFsc＝(Fh／２)×455の周波数インターリービング関係が保たれている。外部記録装置３は、外部出力信号の色副搬送波に同期した色副搬送波を生成するが、外部記録装置３が生成可能な色副搬送波の範囲は一般に狭い。よって、フレーム周波数が標準の29.97Hzからずれると、外部記録装置３で色副搬送波を生成できない場合が生じる。その場合、上記相関関係が成立しなくなり、正しくＹ／Ｃ分離を行うことができなくなるため、色信号妨害が発生し易くなる。
【００２３】
このような外部記録装置３における色信号妨害を防ぐため、本発明では、外部記録装置３で外部出力映像信号109を使用することが明らかな場合は、外部出力映像信号109のフレーム周波数を29.97Hzとし、NTSC標準信号を出力する。以下、その方法について説明する。
【００２４】
メモリ部である予約情報記憶回路19には、テレビジョン受信機１としての番組予約情報が記憶されている。予約情報としては、予約したチャンネル、予約開始時間、予約終了時間が一般的であり、場合により表示部13での表示の有無、外部出力端子１２０からの出力の有無等を記憶しておくことも可能である。この予約情報記憶回路19は、例えばRAMやEEPROM等で構成される。
【００２５】
制御回路18は予約情報記憶回路19からの予約情報108に基づき、発振器17の発信する基本クロック105の周波数を切り替える。現在時刻における番組予約が存在しない場合は、外部出力映像信号109が外部記録装置３において使用されないと判断し、符号化信号102に含まれているフレーム周波数情報を用い、その周波数に従い発振器1７の生成する基本クロック105の周波数を制御する。したがって符号化信号102と復号映像信号103、外部出力映像信号109および使用される基本クロック105の変換関係は表１に示した通りになる。この場合には復号映像信号103のフレーム周波数は符号化信号102本来のフレーム周波数であり、符号化信号102のフレーム周波数が30Hz，60Hzまたは24Hzであっても、表示部13においてフレーム落ちが発生することなく表示することができる。また外部出力映像信号109は外部記録装置３で使用されていないため、符号化信号102のフレーム周波数が30Hz，60Hzまたは24Hzであって、外部出力映像信号109がフレーム周波数30Hzの擬似NTSC信号であっても何ら問題は発生しない。
【００２６】
これに対し、現在時刻における番組予約が存在する場合は、外部出力映像信号109が外部記録装置３において使用されると判断し、符号化信号102に含まれているフレーム周波数情報にかかわらず、制御回路18は発振器17の生成する基本クロック105を29.97Hz系の基本クロックに切り替える。したがって復号回路12およびフォーマット変換回路15はフレーム周波数29.97Hzに同期して動作し、出力される復号映像信号103、外部出力映像信号109もフレーム周波数29.97Hzに同期したNTSC標準信号となる。したがって符号化信号102と復号映像信号103、外部出力映像信号109および使用する基本クロック105の変換関係は表２に示した通りになる。
【００２７】
【表２】

【００２８】
このように、番組予約が存在する場合には、復号回路12およびフォーマット変換回路15は29.97Hz系の基本クロック105を使用することにより、外部出力映像信号109は必ず29.97Hzのフレーム周波数を有するNTSC標準信号となる。
【００２９】
ここで、フレーム周波数が30Hzの復号映像信号103をフレーム周波数29.97Hzに変換する場合の、フォーマット変換回路15の処理の一例について、図５を用いて説明する。31はフレーム周波数が30Hzの復号映像信号103を、32は変換すべきフレーム周波数29.97Hzの映像信号を示す。横軸は時間を表わしており、31のフレーム311〜フレーム318までの時間と32のフレーム321〜フレーム327までの時間が一致する。したがって図５のようにフレーム周波数変換を行うには、フレーム周波数30Hzに同期したクロックで各フレーム311〜317のデータをメモリに書込み、フレーム周波数29.97Hzに同期したクロックでメモリからデータを読出すことでフレーム321〜フレーム327とすればよい。このときフレーム318のデータは使用されず、結果として1001フレームに１フレームだけ欠落することになるが、外部記録装置３において、色信号妨害は発生しない。
【００３０】
よって第一の実施形態によれば、外部出力映像信号109を使用する外部記録装置３において色信号の分離に何ら問題なく、色信号の妨害は発生しない。またNTSC標準信号を生成するための新たなフレーム周波数変換回路が必要無く、コストアップ要因が発生しないと言う利点がある。
【００３１】
続いて、図２に本発明に係る第二の実施の形態を示す。外部機器接続端子121を通して、制御回路18に外部機器３の外部装置状態情報110を入力する点が、第図１に示した一の実施形態とは異なる。また、第一の実施形態においては、予約情報108に基づき基本クロック105の周波数を切り替えたが、図２の実施例では外部記録装置３の動作状態情報110に基づいて基本クロック105を切り替える。
【００３２】
現在時刻において、外部装置状態情報110が非動作を示す場合は、外部出力映像信号109が外部記録装置３において使用されないと判断し、符号化信号102に含まれているフレーム周波数情報に従い発振器17の生成する基本クロック105の周波数を制御する。このときの符号化信号102と復号映像信号103、外部出力映像信号109および使用される基本クロック105の変換関係は表１に示した通りになる。復号映像信号103のフレーム周波数は符号化信号102本来のフレーム周波数であり、符号化信号102のフレーム周波数が30Hz，60Hzまたは24Hzであっても、表示部13においてフレーム落ちが発生することなく表示することができる。また外部出力映像信号109は外部記録装置３で使用されていないため、符号化信号102のフレーム周波数が30Hz，60Hzまたは24Hzであって、外部出力映像信号109がフレーム周波数30Hzの擬似NTSC信号であっても何ら問題は発生しない。
【００３３】
これに対し、外部装置状態情報110が動作状態を示す場合は、外部出力映像信号109が外部記録装置３において使用されると判断し、符号化信号102に含まれているフレーム周波数情報にかかわらず、制御回路18は発振器17の生成する基本クロック105を29.97Hz系の基本クロックに切り替える。したがって図１に示した実施例と同様に、符号化信号102と復号映像信号103、外部出力映像信号109および使用する基本クロック105の変換関係は表２に示した通りになる。
【００３４】
このように、外部記録装置３が動作状態にある場合は復号回路12およびフォーマット変換回路15は29.97Hz系の基本クロック105を使用することにより、外部出力映像信号109は必ず29.97Hzのフレーム周波数を有するNTSC標準信号となる。
【００３５】
よって第二の実施形態によれば、外部出力映像信号109を使用する外部記録装置３において色信号の分離に何ら問題なく、色信号の妨害は発生しない。またNTSC標準信号を生成するための新たなフレーム周波数変換回路が必要無く、コストアップ要因が発生しないと言う利点がある。
【００３６】
続いて、図３に本発明に係る第三の実施の形態を示す。14は第一のクロック生成回路、16は第二のクロック生成回路、104は復号回路処理クロック、107はフォーマット変換回路処理クロックである。
【００３７】
図３に示す実施例では、復号回路12およびフォーマット変換回路107は同一の基本クロック105で動作するものではなく、復号回路12およびフォーマット変換回路107はそれぞれクロック104およびクロック107で動作している。またクロック104およびクロック107はそれぞれクロック生成回路14およびクロック生成回路16において基本クロック105を分周、または逓倍して生成されるものであり、基本クロック105と同期関係にある。したがって復号回路12とフォーマット変換回路15が使用するクロックが基本クロック105ではないという点が図１の実施例と異なるだけで、制御方法は同様である。
【００３８】
すなわち、制御回路18は予約情報記憶回路19からの予約情報108に基づき、発振器17の発信する基本クロックの周波数を切り替える。
現在時刻における番組予約が存在しない場合は、外部出力映像信号109が外部記録装置３において使用されないと判断し、符号化信号102に含まれているフレーム周波数情報に従い発振器17の生成する基本クロック105の周波数を制御する。クロック104およびクロック107は基本クロック105に同期しているので、基本クロックが30Hz系ならば復号回路12およびフォーマット変換回路107はフレーム周波数30Hzに同期した処理が行われる。基本クロックが29.97Hz系ならば、復号回路12およびフォーマット変換回路107はフレーム周波数29.97Hzに同期した処理が行われる。
【００３９】
したがって、符号化信号102と復号映像信号103、外部出力映像信号109および使用される基本クロック105の変換関係は表１に示した通りになる。この場合には復号映像信号103のフレーム周波数は符号化信号102本来のフレーム周波数であり、符号化信号102のフレーム周波数が30Hz，60Hzまたは24Hzであっても、表示部13においてフレーム落ちが発生することなく表示することができる。また外部出力映像信号109は外部記録装置３で使用されていないため、符号化信号102のフレーム周波数が30Hz，60Hzまたは24Hzであって、外部出力映像信号109がフレーム周波数30Hzの擬似NTSC信号であっても何ら問題は発生しない。
【００４０】
これに対し、現在時刻における番組予約が存在する場合は、外部出力映像信号109が外部記録装置３において使用されると判断し、符号化信号102に含まれているフレーム周波数情報にかかわらず、制御回路18は発振器17の生成する基本クロック105を29.97Hz系の基本クロックとする。したがって、符号化信号102と復号映像信号103、外部出力映像信号109および使用する基本クロック105の変換関係は表２に示した通りになる。このように、外部出力映像信号109は必ず29.97Hzのフレーム周波数を有するNTSC標準信号となる。
【００４１】
よって第三の実施形態によれば、外部出力映像信号109を使用する外部記録装置３において色信号の分離に何ら問題なく、色信号の妨害は発生しない。またNTSC標準信号を生成するための新たなフレーム周波数変換回路が必要無く、コストアップ要因が発生しないと言う利点がある。
【００４２】
続いて、図４に本発明に係る第四の実施の形態を示す。図４の実施例では、図２に示した実施例と同様に、外部記録装置３の動作状態情報110に基づいて基本クロック105の周波数を切り替える。
【００４３】
現在時刻において、外部装置状態情報110が非動作状態であれは、外部出力映像信号109が外部記録装置３において使用されないと判断し、符号化信号102に含まれているフレーム周波数情報に従い基本クロック105の周波数を制御する。したがって、符号化信号102と復号映像信号103、外部出力映像信号109および使用される基本クロック105の変換関係は、図３の実施例と同様に表１に示した通りになる。この場合は図３に示した実施例と同様に、符号化信号102のフレーム周波数が30Hz，60Hzまたは24Hzであっても、表示部13においてフレーム落ちが発生することなく表示することができる。また外部出力映像信号109は外部記録装置３で使用されていないため、符号化信号102のフレーム周波数が30Hz，60Hzまたは24Hzであって、外部出力映像信号109がフレーム周波数30Hzの擬似NTSC信号であっても何ら問題は発生しない。
【００４４】
これに対し、外部装置状態情報110が動作状態を示す場合は、外部出力映像信号109が外部記録装置３において使用されると判断し、符号化信号102に含まれているフレーム周波数情報にかかわらず、制御回路18は発振器17の生成する基本クロック105を29.97Hz系の基本クロックとする。したがって、符号化信号102と復号映像信号103、外部出力映像信号109および使用する基本クロック105の変換関係は表２に示した通りになる。このように、復号回路12およびフォーマット変換回路15は29.97Hz系の基本クロック105を使用することにより、外部出力映像信号109は必ず29.97Hzのフレーム周波数を有するNTSC標準信号となる。
【００４５】
よって第四の実施形態によれば、外部出力映像信号109を使用する外部記録装置３において色信号の分離に何ら問題なく、色信号の妨害は発生しない。またNTSC標準信号を生成するための新たなフレーム周波数変換回路が必要無く、コストアップ要因が発生しないと言う利点がある。
【００４６】
また、これまで説明した実施例はフレーム周波数の切り替えを予約情報や外部装置状態情報によって制御していたが、テレビジョン受信機の使用者が明示的に切り替えるようにしてもよい。この場合は使用者が外部記録装置での映像信号の表示状態を見て、自由にフレーム周波数を30Hz系と29.97Hz系に切り替えることができ、外部記録装置の個体差によって妨害が目立つ場合にのみフレーム周波数を切り替えて妨害を低減することが可能である。
【００４７】
このように、本発明の構成によれば、符号化映像信号から、録画及び表示に夫々適した映像信号を得ることが可能となる。従って、高画質で映像を録画、及び表示することが可能となる。
【００４８】
【発明の効果】
本発明によれば、高画質で映像を録画、及び表示することが可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態を示す図である。
【図２】本発明の第二の実施形態を示す図である。
【図３】本発明の第三の実施形態を示す図である。
【図４】本発明に係る第四の実施形態を示す図である。
【図５】映像信号のフレーム構造の変換を示す図である。
【符号の説明】
１…テレビジョン受信機、２…アンテナ、３…外部記録装置、11…復調回路、12…復号回路、13…表示部、15…フォーマット変換回路、17…発振器、18…制御回路、19…予約情報記憶回路、101…変調信号、102…符号化信号、103…復号映像信号、105…基本クロック、106…制御信号、108…予約情報、109…外部出力映像信号、120…映像信号外部出力端子。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a video signal processing device that receives an encoded digital video signal, and a video display device that displays a video based on the signal.
[0002]
[Prior art]
2. Description of the Related Art In recent years, a digital television system in which a video signal is encoded by the MPEG2 system or the like and transmitted has been put into practical use (hereinafter, such a video signal is referred to as an encoded video signal or an encoded signal). In the United States, broadcasting is performed based on the ATSC (Advanced Television Systems Committee) standard as a terrestrial digital television system. In this standard, a plurality of types of video formats are defined.
[0003]
When a video signal is output from a receiver that receives such an encoded video signal to an external recording device such as a VCR (Video Cassette Recorder) for recording, the external recording device is used in accordance with a VCR input format (for example, the NTSC system). A technology for converting (down-converting) the format of a video signal to be output to a PC is described in, for example, Patent Document 1 below.
[0004]
[Patent Document 1]
JP-A-11-205729
[Problems to be solved by the invention]
The conventional technique described in Patent Document 1 described above always makes the encoded video signal match the input format of the external recording device regardless of whether or not the encoded video signal is recorded or displayed. Converting. Therefore, when the format of the display unit (number of dots in the vertical and horizontal directions, etc.) is different from the input format of the external recording device (especially, the format of the display unit is higher), the display unit uses Cannot display high quality video.
[0006]
The present invention has been made in view of such a problem. An object of the present invention is to provide a video signal processing device and a video display device suitable for obtaining video signals suitable for recording and display, respectively, from an encoded video signal.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, a format conversion circuit for converting a decoded coded video signal into a video signal having a predetermined specific frame frequency is provided, and the video is recorded on an external video recording device. In such a case, an output signal from the format conversion circuit is supplied to the external recording device, and when a video is displayed on a display unit, the decoded coded video signal is supplied to the display unit. The supply of the signal from the format conversion circuit to the external recording device may be performed according to a predetermined recording reservation time or may be performed according to a recording command.
[0008]
Further, in the present invention, a first clock corresponding to a frame frequency included in a received encoded video signal is provided as an oscillator for supplying a clock to the decoding circuit and the format conversion circuit, One that can output a second clock corresponding to the frame frequency is used. The oscillator is controlled so as to output the second clock when recording an image on an external video recording device, and to output the first clock when displaying an image on a display unit.
[0009]
According to such a configuration, when recording the encoded video signal, the external recording device can supply the external recording device with a video signal having a frame frequency corresponding to a corresponding broadcast system (for example, the NTSC system). . For this reason, color signal interference generated due to the difference between the frame frequency of the broadcast system supported by the external recording device and the frame frequency of the video signal (output signal from the format conversion circuit) supplied to the external recording device. Can be suppressed. When the encoded video signal is displayed on the display unit, the frame frequency of the received encoded video signal is directly reflected on the display, so that it is possible to display the video with high image quality.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
A preferred embodiment of the present invention will be described with reference to the drawings. Parts common to the drawings are denoted by the same reference numerals. FIG. 1 is a block diagram showing a first embodiment of a video signal processing device according to the present invention. Hereinafter, a description will be given assuming that a signal based on the ATSC standard (hereinafter, referred to as an ATSC signal) is received as an encoded video signal, and an NTSC signal is output to the external recording device 3 as an external output video signal. Here, the frame frequency of the received ATSC signal has one of 60 Hz, 59.94 Hz, 30 Hz, 29.97 Hz, and 24 Hz.
[0011]
In FIG. 1, an encoded / modulated ATSC signal is received by an antenna 2 and input to a television receiver 1 as a modulated signal 101. The input modulated signal 101 is tuned and demodulated in the demodulation circuit 11 to become an encoded signal 102. In the case of an ATSC signal, MPEG2 (Motion Pictures Experts Group) is adopted as an encoding method, and the encoded signal 102 is output as an MPEG2 packet.
[0012]
In the case of the ATSC signal, as described above, eighteen formats are defined as the video formats, so that the decoded video signal 103 has eighteen formats. At this time, information on the resolution and frame frequency of the video is included in the coded signal 102, and decoding is performed based on the information to become a baseband decoded video signal 103, which is displayed on the display unit 13. Note that in the actual ATSC signal, not only the video signal but also the audio signal and other data are included in the encoded signal 102, but in the description of the embodiment of the present invention, the processing of signals other than the video signal will be described. Omitted.
[0013]
The basic clock 105 generated by the basic clock oscillator 17 is input as an operation clock to the decoding circuit 12 and the format conversion circuit 15, and the decoded video signal 103 and the external output video signal 109 are synchronized with the basic clock. . Therefore, when switching the frame frequency of the decoded video signal 103, it is necessary to switch the frequency of the basic clock 105 in proportion thereto.
[0014]
Here, the basic clock 105 used when the frame frequency information included in the encoded signal 102 is 30 Hz is referred to as a 30 Hz system. In the case of a frame frequency of 60 Hz, the frequency is doubled, so that the same 30 Hz basic clock 105 can be used. In the case of a frame frequency of 24 Hz, it is converted to 30 Hz and displayed by a method generally called tele-cine conversion, so that a 30-Hz basic clock 105 can be used similarly.
[0015]
On the other hand, when the frame frequency included in the encoded signal 102 is 29.97 Hz, the frequency ratio is very small at 1001: 1000, which is not a difference that can be generated by simple frequency division or multiplication. 30Hz basic clock cannot be used. Therefore, it is necessary to independently generate the 29.97 Hz system basic clock 105 and supply it to the decoding circuit 12 and the format conversion circuit 15. In the case of a frame frequency of 59.94 Hz, the frequency is twice as high, so that the same 29.94 Hz basic clock 105 can be used.
[0016]
As described above, when the frame frequency included in the encoded signal 102 is 30 Hz, 60 Hz, or 24 Hz, the decoding circuit 12 and the format conversion circuit 15 process the video signal using the 30-Hz basic clock 105. The frame frequencies of the decoded video signal 103 are 30 Hz, 60 Hz, and 30 Hz, respectively. If the frame frequency included in the coded signal 102 is 29.97 Hz or 59.94 Hz, the decoded video is processed by the decoding circuit 12 and the format conversion circuit 15 using the 29.94 Hz base clock 105, thereby obtaining the decoded video. The frame frequencies of the signal 103 are 29.97 Hz and 59.94 Hz, respectively.
[0017]
The control circuit 18 uses the control signal 106 to switch the oscillation frequency of the oscillator 17 between the above 30 Hz system and the 29.97 Hz system. Although not shown in FIG. 1, the control circuit 18 also controls the demodulation circuit 11, the decoding circuit 12, and the format conversion circuit 15.
Incidentally, a fixed clock such as the MPEG system clock (27.000 MHz) may be used for processing regardless of the frame frequency. However, in the present invention, only a clock synchronized with the frame frequency used for video processing will be described.
[0018]
Simultaneously with the display on the display unit 13, the decoded video signal 103 is input to the format conversion circuit 15. The format conversion circuit 15 converts the decoded video signal 103 into an analog video signal, that is, an NTSC signal by resolution conversion and interlace conversion. The ATSC standard specifies 1080, 720, 480, and 400 effective scanning lines, but first converts them to 480 effective scanning lines by resolution conversion. If the decoded video signal 103 is a progressive signal, interlace conversion is performed. By the above-described video signal processing, the signal is converted into a signal conforming to the NTSC standard of 480 effective scanning lines and interlaced. The frame frequency must be converted to 29.97 Hz in order to be an NTSC standard signal, but since the decoding circuit 12 and the format conversion circuit 15 perform synchronization processing, there is a limitation that the frame frequency cannot always be 29.97 Hz. . Hereinafter, the conversion of the frame frequency in the format conversion circuit 15 will be described.
[0019]
First, when the frame frequency of the decoded video signal 103 is 29.97 Hz, the frame frequency may be output as an NTSC standard signal while keeping the frame frequency at 29.97 Hz. In the case of 59.94 Hz, the frame frequency may be halved, and it is very easy to realize only by halving the sampling frequency.
[0020]
When the frame frequency of the decoded video signal 103 is 30 Hz, the format conversion circuit 15 cannot convert the frame frequency to 29.97 Hz. This is because, as described above, the decoding circuit 12 and the format conversion circuit 15 operate in synchronization with the 30 Hz basic clock 105, and a frame frequency conversion circuit operable with the 29.97 Hz basic clock is used. This is because a new one is required. In order to convert the frame frequency from 30 Hz to 29.97 Hz, a new frame frequency conversion memory and a separate 29.97 Hz basic clock generation circuit are required as a frame frequency conversion circuit, which increases the circuit scale and increases cost. Will be. Therefore, in the present invention, when the frame frequency of the decoded video signal 103 is 30 Hz, the basic clock 105 of the 30 Hz system is used, and the external output video signal 109 is generated as a pseudo NTSC signal having a frame frequency of 30 Hz. When the frame frequency of the decoded video signal 103 is 60 Hz and 24 Hz, the frame frequency of the external output video signal 109 is 30 Hz for the same reason. Table 1 shows the conversion relationship between the coded signal 102, the decoded video signal 103, and the external output video signal 109 described above, and the type of the basic clock 105 used.
[0021]
[Table 1]

[0022]
The external output video signal 109 generated in this way is output to the external recording device 3 through the external output terminal 120. The external recording device 3 is an analog recording device having an NTSC input such as a VHS. Since the external recording device 3 is designed on the assumption that an NTSC standard signal is input, when a pseudo NTSC signal having a frame frequency of 30 Hz is input, color signal interference may occur. This is because the Y / C separation is performed using the correlation between the color subcarrier frequency and the horizontal scanning frequency. That is, in the NTSC standard signal, a frequency interleaving relationship of Fsc = (Fh / 2) × 455 is maintained between the color subcarrier frequency Fsc and the horizontal scanning frequency Fh. The external recording device 3 generates a color subcarrier synchronized with the color subcarrier of the external output signal, but the range of the color subcarrier that the external recording device 3 can generate is generally narrow. Therefore, if the frame frequency deviates from the standard 29.97 Hz, the external recording device 3 may not be able to generate a color subcarrier. In this case, the above-mentioned correlation is not established, and the Y / C separation cannot be performed correctly, so that color signal interference is likely to occur.
[0023]
In order to prevent such color signal interference in the external recording device 3, according to the present invention, when it is clear that the external recording device 3 uses the external output video signal 109, the frame frequency of the external output video signal 109 is set to 29.97 Hz. And output the NTSC standard signal. Hereinafter, the method will be described.
[0024]
A reservation information storage circuit 19 as a memory section stores program reservation information as the television receiver 1. As the reservation information, the reserved channel, the reservation start time, and the reservation end time are generally used. In some cases, the presence or absence of display on the display unit 13 and the presence or absence of output from the external output terminal 120 may be stored. It is possible. The reservation information storage circuit 19 is configured by, for example, a RAM, an EEPROM, or the like.
[0025]
The control circuit 18 switches the frequency of the basic clock 105 transmitted from the oscillator 17 based on the reservation information 108 from the reservation information storage circuit 19. If there is no program reservation at the current time, it is determined that the external output video signal 109 is not used in the external recording device 3, and the frame frequency information included in the encoded signal 102 is used to generate the oscillator 17 according to the frequency. Of the basic clock 105 to be controlled. Therefore, the conversion relationship between the encoded signal 102, the decoded video signal 103, the external output video signal 109, and the basic clock 105 used is as shown in Table 1. In this case, the frame frequency of the decoded video signal 103 is the original frame frequency of the encoded signal 102, and even if the frame frequency of the encoded signal 102 is 30 Hz, 60 Hz, or 24 Hz, a frame drop occurs on the display unit 13. It can be displayed without. Also, since the external output video signal 109 is not used in the external recording device 3, the frame frequency of the encoded signal 102 is 30 Hz, 60 Hz or 24 Hz, and the external output video signal 109 is a pseudo NTSC signal having a frame frequency of 30 Hz. No problem arises.
[0026]
On the other hand, if there is a program reservation at the current time, it is determined that the external output video signal 109 is used in the external recording device 3 and the control is performed regardless of the frame frequency information included in the encoded signal 102. The circuit 18 switches the basic clock 105 generated by the oscillator 17 to a 29.97 Hz basic clock. Accordingly, the decoding circuit 12 and the format conversion circuit 15 operate in synchronization with the frame frequency of 29.97 Hz, and the output decoded video signal 103 and external output video signal 109 also become NTSC standard signals synchronized with the frame frequency of 29.97 Hz. Therefore, the conversion relationship between the encoded signal 102, the decoded video signal 103, the external output video signal 109, and the basic clock 105 used is as shown in Table 2.
[0027]
[Table 2]

[0028]
As described above, when there is a program reservation, the decoding circuit 12 and the format conversion circuit 15 use the 29.97 Hz basic clock 105 so that the external output video signal 109 always has the NTSC having the frame frequency of 29.97 Hz. Standard signal.
[0029]
Here, an example of processing of the format conversion circuit 15 when converting the decoded video signal 103 having a frame frequency of 30 Hz to a frame frequency of 29.97 Hz will be described with reference to FIG. 31 indicates a decoded video signal 103 having a frame frequency of 30 Hz, and 32 indicates a video signal having a frame frequency of 29.97 Hz to be converted. The horizontal axis represents time, and the time from 31 frames 311 to 318 matches the time from 32 frames 321 to 327. Therefore, in order to perform the frame frequency conversion as shown in FIG. 5, it is necessary to write the data of each of the frames 311 to 317 into the memory with the clock synchronized with the frame frequency 30 Hz and read the data from the memory with the clock synchronized with the frame frequency 29.97 Hz In this case, the frames 321 to 327 may be used. At this time, the data of the frame 318 is not used, and as a result, only one frame is lost per 1001 frames, but no color signal disturbance occurs in the external recording device 3.
[0030]
Therefore, according to the first embodiment, in the external recording device 3 using the external output video signal 109, there is no problem in the separation of the color signals, and no interference of the color signals occurs. Further, there is an advantage that a new frame frequency conversion circuit for generating an NTSC standard signal is not required, and no cost increase factor occurs.
[0031]
Subsequently, FIG. 2 shows a second embodiment according to the present invention. The difference from the first embodiment shown in FIG. 1 is that the external device status information 110 of the external device 3 is input to the control circuit 18 through the external device connection terminal 121. Further, in the first embodiment, the frequency of the basic clock 105 is switched based on the reservation information 108, but in the example of FIG. 2, the basic clock 105 is switched based on the operation state information 110 of the external recording device 3.
[0032]
At the current time, when the external device status information 110 indicates non-operation, it is determined that the external output video signal 109 is not used in the external recording device 3, and the oscillator 17 is controlled according to the frame frequency information included in the encoded signal 102. The frequency of the generated basic clock 105 is controlled. At this time, the conversion relationship between the coded signal 102, the decoded video signal 103, the external output video signal 109, and the basic clock 105 used is as shown in Table 1. The frame frequency of the decoded video signal 103 is the original frame frequency of the coded signal 102. Even if the frame frequency of the coded signal 102 is 30 Hz, 60 Hz, or 24 Hz, the frame is displayed on the display unit 13 without frame dropout. be able to. Since the external output video signal 109 is not used in the external recording device 3, the frame frequency of the encoded signal 102 is 30 Hz, 60 Hz or 24 Hz, and the external output video signal 109 is a pseudo NTSC signal having a frame frequency of 30 Hz. No problem arises.
[0033]
On the other hand, when the external device state information 110 indicates the operation state, it is determined that the external output video signal 109 is used in the external recording device 3 and regardless of the frame frequency information included in the encoded signal 102, The control circuit 18 switches the basic clock 105 generated by the oscillator 17 to a 29.97 Hz basic clock. Therefore, as in the embodiment shown in FIG. 1, the conversion relationship between the coded signal 102 and the decoded video signal 103, the external output video signal 109, and the basic clock 105 used is as shown in Table 2.
[0034]
As described above, when the external recording device 3 is in the operating state, the decoding circuit 12 and the format conversion circuit 15 use the 29.97 Hz basic clock 105, so that the external output video signal 109 always has the frame frequency of 29.97 Hz. NTSC standard signal.
[0035]
Therefore, according to the second embodiment, in the external recording device 3 using the external output video signal 109, there is no problem in the separation of the color signals, and no disturbance of the color signals occurs. Further, there is an advantage that a new frame frequency conversion circuit for generating an NTSC standard signal is not required, and no cost increase factor occurs.
[0036]
Next, FIG. 3 shows a third embodiment according to the present invention. 14 is a first clock generation circuit, 16 is a second clock generation circuit, 104 is a decoding circuit processing clock, and 107 is a format conversion circuit processing clock.
[0037]
In the embodiment shown in FIG. 3, the decoding circuit 12 and the format conversion circuit 107 do not operate with the same basic clock 105, and the decoding circuit 12 and the format conversion circuit 107 operate with the

clocks

104 and 107, respectively. The

clocks

104 and 107 are generated by dividing or multiplying the basic clock 105 by the clock generation circuit 14 and the clock generation circuit 16, respectively, and have a synchronous relationship with the basic clock 105. Therefore, the control method is the same as that of the embodiment of FIG. 1 except that the clock used by the decoding circuit 12 and the format conversion circuit 15 is not the basic clock 105.
[0038]
That is, the control circuit 18 switches the frequency of the basic clock transmitted from the oscillator 17 based on the reservation information 108 from the reservation information storage circuit 19.
If there is no program reservation at the current time, it is determined that the external output video signal 109 is not used in the external recording device 3 and the basic clock 105 generated by the oscillator 17 according to the frame frequency information included in the encoded signal 102. Control the frequency. Since the clock 104 and the clock 107 are synchronized with the basic clock 105, if the basic clock is a 30 Hz system, the decoding circuit 12 and the format conversion circuit 107 perform processing synchronized with the frame frequency 30 Hz. If the basic clock is a 29.97 Hz system, the decoding circuit 12 and the format conversion circuit 107 perform processing synchronized with the frame frequency of 29.97 Hz.
[0039]
Therefore, the conversion relationship between the coded signal 102, the decoded video signal 103, the external output video signal 109, and the basic clock 105 used is as shown in Table 1. In this case, the frame frequency of the decoded video signal 103 is the original frame frequency of the encoded signal 102, and even if the frame frequency of the encoded signal 102 is 30 Hz, 60 Hz, or 24 Hz, a frame drop occurs on the display unit 13. It can be displayed without. Also, since the external output video signal 109 is not used in the external recording device 3, the frame frequency of the encoded signal 102 is 30 Hz, 60 Hz or 24 Hz, and the external output video signal 109 is a pseudo NTSC signal having a frame frequency of 30 Hz. No problem arises.
[0040]
On the other hand, if there is a program reservation at the current time, it is determined that the external output video signal 109 is used in the external recording device 3 and the control is performed regardless of the frame frequency information included in the encoded signal 102. The circuit 18 uses the basic clock 105 generated by the oscillator 17 as a 29.97 Hz basic clock. Therefore, the conversion relationship between the encoded signal 102, the decoded video signal 103, the external output video signal 109, and the basic clock 105 to be used is as shown in Table 2. Thus, the external output video signal 109 is always an NTSC standard signal having a frame frequency of 29.97 Hz.
[0041]
Therefore, according to the third embodiment, in the external recording device 3 using the external output video signal 109, there is no problem in the separation of the color signals, and no disturbance of the color signals occurs. Further, there is an advantage that a new frame frequency conversion circuit for generating an NTSC standard signal is not required, and no cost increase factor occurs.
[0042]
Subsequently, FIG. 4 shows a fourth embodiment according to the present invention. In the embodiment of FIG. 4, the frequency of the basic clock 105 is switched based on the operation state information 110 of the external recording device 3, as in the embodiment shown in FIG.
[0043]
At the current time, if the external device status information 110 is in a non-operation state, it is determined that the external output video signal 109 is not used in the external recording device 3, and the basic clock 105 is used in accordance with the frame frequency information included in the encoded signal 102. Control the frequency of the Therefore, the conversion relationship between the coded signal 102 and the decoded video signal 103, the external output video signal 109, and the basic clock 105 used is as shown in Table 1 as in the embodiment of FIG. In this case, as in the embodiment shown in FIG. 3, even if the frame frequency of the encoded signal 102 is 30 Hz, 60 Hz or 24 Hz, it can be displayed on the display unit 13 without dropping of the frame. Also, since the external output video signal 109 is not used in the external recording device 3, the frame frequency of the encoded signal 102 is 30 Hz, 60 Hz or 24 Hz, and the external output video signal 109 is a pseudo NTSC signal having a frame frequency of 30 Hz. No problem arises.
[0044]
On the other hand, when the external device state information 110 indicates the operation state, it is determined that the external output video signal 109 is used in the external recording device 3 and regardless of the frame frequency information included in the encoded signal 102, The control circuit 18 uses the basic clock 105 generated by the oscillator 17 as a 29.97 Hz basic clock. Therefore, the conversion relationship between the encoded signal 102, the decoded video signal 103, the external output video signal 109, and the basic clock 105 to be used is as shown in Table 2. As described above, since the decoding circuit 12 and the format conversion circuit 15 use the 29.97 Hz basic clock 105, the external output video signal 109 always becomes an NTSC standard signal having a frame frequency of 29.97 Hz.
[0045]
Therefore, according to the fourth embodiment, in the external recording device 3 using the external output video signal 109, there is no problem in the separation of the color signals, and no interference of the color signals occurs. Further, there is an advantage that a new frame frequency conversion circuit for generating an NTSC standard signal is not required, and no cost increase factor occurs.
[0046]
In the above-described embodiments, the switching of the frame frequency is controlled by the reservation information or the external device status information. However, the user of the television receiver may explicitly switch the switching. In this case, the user can freely switch the frame frequency between the 30 Hz system and the 29.97 Hz system by watching the display state of the video signal on the external recording device, and only when the interference is conspicuous due to individual differences in the external recording device. The interference can be reduced by switching the frame frequency.
[0047]
As described above, according to the configuration of the present invention, it is possible to obtain video signals suitable for recording and display, respectively, from the coded video signal. Therefore, it is possible to record and display a video with high image quality.
[0048]
【The invention's effect】
According to the present invention, it is possible to record and display a video with high image quality.
[Brief description of the drawings]
FIG. 1 is a diagram showing a first embodiment of the present invention.
FIG. 2 is a diagram showing a second embodiment of the present invention.
FIG. 3 is a diagram showing a third embodiment of the present invention.
FIG. 4 is a diagram showing a fourth embodiment according to the present invention.
FIG. 5 is a diagram showing conversion of a frame structure of a video signal.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Television receiver, 2 ... Antenna, 3 ... External recording device, 11 ... Demodulation circuit, 12 ... Decoding circuit, 13 ... Display part, 15 ... Format conversion circuit, 17 ... Oscillator, 18 ... Control circuit, 19 ... Reserved Information storage circuit, 101: modulated signal, 102: coded signal, 103: decoded video signal, 105: basic clock, 106: control signal, 108: reservation information, 109: external output video signal, 120: video signal external output terminal .

Claims

In a video signal processing device that receives an encoded digital video signal,
A decoding circuit for decoding the encoded digital video signal, a format conversion circuit for converting the video signal decoded by the decoding circuit to a video signal having a predetermined specific frame frequency,
When recording a video on an external recording device, an output signal from the format conversion circuit is supplied to the external recording device, and when displaying a video on a display unit, a decoded video signal from the decoding circuit is provided. Is supplied to the display unit.

The video signal processing device according to claim 1, wherein the specific frame frequency is a frame frequency of a specific broadcast system supported by the external recording device.

3. The video signal processing device according to claim 2, wherein the specific broadcast system is an NTSC system, and a frame frequency thereof is 29.97 Hz.

2. The video signal processing device according to claim 1, further comprising: a memory unit for storing recording reservation information, wherein the format conversion circuit receives the recording reservation time determined by the reservation information stored in the memory unit. A video signal processing device for supplying an output signal to the external recording device.

A video signal processing device, wherein a command indicating recording is input, and an output signal from the format conversion circuit is supplied to the external recording device according to the command.

In a video signal processing device that receives an encoded digital video signal,
A decoding circuit for decoding the encoded digital video signal, a format conversion circuit for converting the format of the video signal decoded by the decoding circuit, and a decoding process in the decoding circuit and a format conversion process in the format conversion circuit. An oscillator for supplying a clock to the decoding circuit and the format conversion circuit;
Comprising, the oscillator can output a first clock synchronized with a frame frequency included in the received encoded video signal, and a second clock synchronized with a predetermined frame frequency,
Furthermore, the oscillator is controlled to output the second clock when recording an image on an external recording device, and to output the first clock when displaying an image on a display unit. A video signal processing device characterized by the above-mentioned.

The encoded video signal has a frame frequency of any one of 60 Hz, 59.94 Hz, 30 Hz, 29.97 Hz, and 24 Hz, and the first clock is a frame frequency of the received encoded video signal, 7. The video signal processing apparatus according to claim 6, wherein the second clock has a frequency synchronized with a frame frequency of at least 30 Hz, and the second clock has a frequency synchronized with at least 29.97 Hz which is a frame frequency of the NTSC system. .

7. The video signal processing device according to claim 6, wherein the oscillator outputs the second clock according to a predetermined recording reservation time.

The video signal processing device according to claim 6, wherein the oscillator outputs the second clock in accordance with a command indicating recording.

In a video signal processing device that receives an encoded digital video signal,
A decoding circuit for decoding the encoded digital video signal; a format conversion circuit for converting the decoded video signal into an analog video signal on which a luminance signal and a chrominance signal are superimposed and outputting the analog video signal to an external device; A circuit, and a memory unit for storing reservation information for managing the video signal output time to the external device,
According to the reservation information stored in the memory unit, the control circuit converts the decoded video signal into the analog video signal having a predetermined frame frequency if it is within a reservation time, and converts the decoded video signal into an analog video signal having a predetermined frame frequency. For example, the video signal processing device controls the format conversion circuit so as to convert the decoded video signal into the analog video signal having a frame frequency included in the encoded video signal.

The video signal processing device according to claim 10, further comprising: an oscillator that outputs a basic clock; a first clock generation circuit that generates a clock used for a decoding process in the decoding circuit from the basic clock; A second clock generation circuit that generates a clock used for format conversion processing in the circuit from the basic clock,
The oscillator includes a first basic clock having a frequency synchronized with a frame frequency of the analog video signal, and a frame frequency synchronized with a frame frequency different from the frame frequency of the analog video signal among frame frequencies of the encoded video signal. One of the two basic clocks is selected by the control circuit,
The video signal, wherein the control circuit controls the oscillator to output the first basic clock if the time is within the reserved time and the second basic clock if the time is outside the reserved time. Processing equipment.

In the video signal processing apparatus according to claim 10, when the frame frequency of the encoded video signal is 29.97Hz or 59.94Hz, output a 29.97Hz frame frequency NTSC standard signal,
If the frame frequency of the encoded video signal is 30 Hz, 60 Hz or 24 Hz, and within the reserved time, an NTSC standard signal having a frame frequency of 29.97 Hz is output;
If the frame frequency of the encoded video signal is 30 Hz, 60 Hz or 24 Hz, and is outside the reserved time, a pseudo-NTSC signal with a frame frequency of 30 Hz is output.
A video signal processing device characterized by the above-mentioned.

In a video signal processing device that receives an encoded digital video signal,
A decoding circuit for decoding the encoded digital video signal; a format conversion circuit for converting the decoded video signal into an analog video signal on which a luminance signal and a chrominance signal are superimposed and outputting the analog video signal to an external device; A control circuit to which the operation state of the device is input,
The control circuit, when the external device is connected and the external device is operating, converts the decoded video signal to the analog video signal having a predetermined frame frequency, the external device When not connected, or when the external device is not operating, the format conversion circuit, so as to convert the decoded video signal to the analog video signal having a frame frequency included in the encoded video signal A video signal processing device characterized by controlling.

14. The video signal processing device according to claim 13, further comprising: an oscillator that outputs a basic clock; a first clock generation circuit that generates a clock used for a decoding process in the decoding circuit from the basic clock; A second clock generation circuit that generates a clock used for format conversion processing in the circuit from the basic clock,
The oscillator includes a first basic clock having a frequency synchronized with a frame frequency of the analog video signal, and a frame frequency synchronized with a frame frequency different from the frame frequency of the analog video signal among frame frequencies of the encoded video signal. One of the two basic clocks is selected by the control circuit,
The control circuit, when the external device is connected and the external device is operating, the first basic clock, when the external device is not connected, or when the external device is not operating Controlling the oscillator so as to output the second basic clock.

In the video signal processing apparatus according to claim 13, when the frame frequency of the encoded video signal is 29.97 Hz or 59.94 Hz, the external output means outputs an NTSC standard signal having a frame frequency of 29.97 Hz,
When the frame frequency of the encoded video signal is 30 Hz, 60 Hz or 24 Hz, and an external device is operating, the external output means outputs an NTSC standard signal having a frame frequency of 29.97 Hz,
If the frame frequency of the encoded video signal is 30 Hz, 60 Hz or 24 Hz, and an external device is not operating, a pseudo-NTSC signal having a frame frequency of 30 Hz is output from the external output unit.
A video signal processing device characterized by the above-mentioned.

14. The video signal processing device according to claim 10, wherein a frame frequency of the analog video signal can be set.

In a video display device,
A receiving unit that receives the encoded digital video signal, a decoding circuit that decodes the encoded digital video signal received by the receiving unit, and a display that displays an image based on the video signal decoded by the decoding circuit Unit, a format conversion circuit for converting the video signal decoded by the decoding circuit to a video signal having a predetermined specific frame frequency,
When recording video on an external recording device, the output signal from the format conversion circuit is supplied to the external recording device, and when the video is displayed on a display unit, a decoded video signal from the decoding circuit is provided. Is supplied to the display unit.