JP2004200711A - Nitride based iii-v compound semiconductor device - Google Patents
Nitride based iii-v compound semiconductor device Download PDFInfo
- Publication number
- JP2004200711A JP2004200711A JP2004044960A JP2004044960A JP2004200711A JP 2004200711 A JP2004200711 A JP 2004200711A JP 2004044960 A JP2004044960 A JP 2004044960A JP 2004044960 A JP2004044960 A JP 2004044960A JP 2004200711 A JP2004200711 A JP 2004200711A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- semiconductor layer
- binary compound
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、窒化物系III−V族化合物半導体装置に関し、特に、チャネル層(電子走行層)とバリア層(障壁層)のヘテロ接合の界面における組成や障壁高さのゆらぎのない窒化物系III−V族化合物半導体装置の構造に関する。 The present invention relates to a nitride III-V compound semiconductor device, and more particularly to a nitride III-V compound semiconductor device having no fluctuation in composition or barrier height at an interface of a heterojunction between a channel layer (electron transit layer) and a barrier layer (barrier layer). The present invention relates to a structure of a III-V compound semiconductor device.
HFET(Hetero Field Effect Transistor)構造における材料の組合せとしては、GaNをチャネル層とし、AlGaNをバリア層として、これらをヘテロ接合したものが最も一般的に用いられている(たとえば特許文献1および特許文献2参照)。
As a combination of materials in an HFET (Hetero Field Effect Transistor) structure, a material in which GaN is used as a channel layer and AlGaN is used as a barrier layer and a heterojunction of these is most commonly used (for example,
一般に、2つの元素から成る二元化合物半導体(たとえば、AlN、GaN、InNなど)と、この二元化合物半導体とは異なる二元化合物半導体との接合界面は、成長条件にも依存するが、急峻な界面が得られやすい。一方、二元化合物半導体と3つの元素から成る三元混晶半導体(たとえば、AlGaN,GaInN,AlInNなど)を組合せて接合する場合において、三元混晶半導体の成分が二元化合物半導体の成分と重なっている場合(たとえば、GaNとAlGaN、あるいはGaNとGaInNなど)は、急峻な界面は得られない。これは、たとえば図3に示すようなGaNとAlGaNとのヘテロ接合では、2つの半導体の境界にまたがって同一の元素(Ga)が存在するためである。このため、チャネル層であるはずのGaNとバリア層であるAlGaNの中のGaNが急峻な界面の形成を阻害し、ヘテロ接合の特性に悪影響を与え、移動度の低下などの問題が生じる。 Generally, the junction interface between a binary compound semiconductor composed of two elements (eg, AlN, GaN, InN, etc.) and a binary compound semiconductor different from this binary compound semiconductor depends on the growth conditions, but is steep. Easy interface is easily obtained. On the other hand, when a binary compound semiconductor and a ternary mixed crystal semiconductor (for example, AlGaN, GaInN, AlInN, etc.) composed of three elements are combined and joined, the components of the ternary mixed crystal semiconductor are combined with the components of the binary compound semiconductor. When they overlap (for example, GaN and AlGaN, or GaN and GaInN), a steep interface cannot be obtained. This is because, for example, in a heterojunction of GaN and AlGaN as shown in FIG. 3, the same element (Ga) exists over a boundary between two semiconductors. Therefore, GaN, which should be the channel layer, and GaN in the AlGaN, which is the barrier layer, hinder the formation of a steep interface, adversely affect the characteristics of the heterojunction, and cause problems such as a decrease in mobility.
本発明の目的は、急峻な界面を有し、移動度などの特性に優れた窒化物系III−V族化合物半導体装置を提供することである。 An object of the present invention is to provide a nitride III-V compound semiconductor device having a steep interface and having excellent characteristics such as mobility.
本発明は、ヘテロ構造を有する窒化物系III−V族化合物半導体装置において、チャネル層を構成する第1の二元化合物半導体層とバリア層を構成する三元混晶半導体層との間に第2の二元化合物半導体層が介在されることを特徴とする窒化物系III−V族化合物半導体装置である。 The present invention provides a nitride III-V compound semiconductor device having a heterostructure, wherein a first binary compound semiconductor layer forming a channel layer and a ternary mixed crystal semiconductor layer forming a barrier layer are formed between the first binary compound semiconductor layer and the ternary mixed crystal semiconductor layer forming a barrier layer. A nitride-based III-V compound semiconductor device characterized by interposing a binary compound semiconductor layer of No. 2.
本発明に従えば、二元化合物半導体同士の接合では、原子拡散がない限り界面は急峻となるため、ヘテロ構造を有する窒化物系III−V族化合物半導体装置において、チャネル層を構成する第1の二元化合物半導体層とバリア層を構成する三元混晶半導体層の間に第2の二元化合物半導体層を介在させることにより、ヘテロ接合の界面における急峻性が改善される。 According to the present invention, at the junction between the binary compound semiconductors, the interface becomes steep as long as there is no atomic diffusion. Therefore, in the nitride III-V compound semiconductor device having the hetero structure, the first layer constituting the channel layer is formed. By interposing the second binary compound semiconductor layer between the binary compound semiconductor layer and the ternary mixed crystal semiconductor layer constituting the barrier layer, the steepness at the interface of the hetero junction is improved.
また、窒化物系の半導体にこのような構造を適用した場合、界面におけるピエゾ効果がさらに大きくなり、2次元電子ガスのキャリアの濃度をより大きくすることができるといったAlGaAs/GaAsヘテロ構造には現れない効果があり、より電気的特性を向上させることができる。 Further, when such a structure is applied to a nitride-based semiconductor, the piezo effect at the interface is further increased, and this appears in an AlGaAs / GaAs hetero structure in which the carrier concentration of the two-dimensional electron gas can be further increased. There is no effect, and the electrical characteristics can be further improved.
また本発明は、前記第2の二元化合物半導体層のバンドギャップが、前記第1の二元化合物半導体層のバンドギャップよりも大きいことを特徴とする。 Further, the invention is characterized in that a band gap of the second binary compound semiconductor layer is larger than a band gap of the first binary compound semiconductor layer.
第2の二元化合物半導体層のバンドギャップが第1の二元化合物半導体層のエネルギーギャップよりも小さいと、第2の二元化合物半導体が新たなチャネル層となってしまい、また、第2の二元化合物半導体と三元混晶半導体の接合の界面が急峻とならないが、本発明に従えば、第2の二元化合物半導体層のバンドギャップが、第1の二元化合物半導体層のバンドギャップよりも大きいので、これらの接合界面が急峻性が保たれる。 If the band gap of the second binary compound semiconductor layer is smaller than the energy gap of the first binary compound semiconductor layer, the second binary compound semiconductor becomes a new channel layer, and Although the junction interface between the binary compound semiconductor and the ternary mixed crystal semiconductor does not become steep, according to the present invention, the band gap of the second binary compound semiconductor layer is changed to the band gap of the first binary compound semiconductor layer. , The steepness of these bonding interfaces is maintained.
また本発明は、前記第1の二元化合物半導体層は、InN、GaN、LaN、CeN、PrN、NdN、PmN、SmN、EuN、GdN、TbN、DyN、HoN、ErN、TmN、YbN、LuNのうちの1つであることを特徴とする。 Also, in the present invention, the first binary compound semiconductor layer is formed of InN, GaN, LaN, CeN, PrN, NdN, PmN, SmN, EuN, GdN, TbN, DyN, HoN, ErN, TmN, YbN, LuN. It is one of them.
本発明に従えば、第1の二元化合物半導体層として、バンドギャップが2〜3.4eVの半導体であるInN、GaN、LaN、CeN、PrN、NdN、PmN、SmN、EuN、GdN、TbN、DyN、HoN、ErN、TmN、YbN、LuNのうちの1つを用いることができる。また、バリア層を構成する三元混晶半導体層のバンドギャップの大きさによって、どの材料を用いるかが決まる。 According to the present invention, as the first binary compound semiconductor layer, semiconductors having a band gap of 2 to 3.4 eV, such as InN, GaN, LaN, CeN, PrN, NdN, PmN, SmN, EuN, GdN, TbN, One of DyN, HoN, ErN, TmN, YbN, and LuN can be used. The material to be used is determined depending on the band gap of the ternary mixed crystal semiconductor layer forming the barrier layer.
また本発明は、前記第2の二元化合物半導体層は、AlN、InN、GaN、LaN、CeN、PrN、NdN、PmN、SmN、EuN、GdN、TbN、DyN、HoN、ErN、TmN、YbN、LuNのうちの1つであることを特徴とする。 Also, in the present invention, the second binary compound semiconductor layer includes AlN, InN, GaN, LaN, CeN, PrN, NdN, PmN, SmN, EuN, GdN, TbN, DyN, HoN, ErN, TmN, YbN, One of LuN.
本発明に従えば、第2の二元化合物半導体層として、AlN、InN、GaN、LaN、CeN、PrN、NdN、PmN、SmN、EuN、GdN、TbN、DyN、HoN、ErN、TmN、YbN、LuNのうちの1つを用いることができる。また、チャネル層を構成する第1の二元化合物半導体層のバンドギャップの大きさによって、どの材料を用いるかが決まる。 According to the present invention, as the second binary compound semiconductor layer, AlN, InN, GaN, LaN, CeN, PrN, NdN, PmN, SmN, EuN, GdN, TbN, DyN, HoN, ErN, TmN, YbN, One of LuN can be used. Further, a material to be used is determined depending on a band gap of the first binary compound semiconductor layer included in the channel layer.
本発明によれば、ヘテロ構造を有する窒化物系III−V族化合物半導体装置において、チャネル層を構成する第1の二元化合物半導体層とバリア層を構成する三元混晶半導体層の間に第2の二元化合物半導体層を介在させるので、ヘテロ接合の界面における急峻性が改善される。 According to the present invention, in a nitride-based III-V compound semiconductor device having a heterostructure, between a first binary compound semiconductor layer forming a channel layer and a ternary mixed crystal semiconductor layer forming a barrier layer Since the second binary compound semiconductor layer is interposed, the steepness at the interface of the hetero junction is improved.
また、接合の界面におけるピエゾ効果がさらに大きくなり、2次元電子ガスのキャリア濃度をより大きくすることができるので、より電気的特性を向上させることができる。 In addition, the piezo effect at the interface of the junction is further increased, and the carrier concentration of the two-dimensional electron gas can be further increased.
また本発明によれば、第2の二元化合物半導体層のバンドギャップが、第1の二元化合物半導体層のバンドギャップよりも大きいので、これらの接合界面が急峻性が保たれる。 Further, according to the present invention, since the band gap of the second binary compound semiconductor layer is larger than the band gap of the first binary compound semiconductor layer, steepness of these junction interfaces is maintained.
また本発明によれば、第1の二元化合物半導体層として、バンドギャップが2〜3.4eVの半導体であるInN、GaN、LaN、CeN、PrN、NdN、PmN、SmN、EuN、GdN、TbN、DyN、HoN、ErN、TmN、YbN、LuNのうちの1つを用いることができる。また、バリア層を構成する三元混晶半導体層のバンドギャップの大きさによって、どの材料を用いるかが決まる。 According to the invention, as the first binary compound semiconductor layer, a semiconductor having a band gap of 2 to 3.4 eV, such as InN, GaN, LaN, CeN, PrN, NdN, PmN, SmN, EuN, GdN, and TbN. , DyN, HoN, ErN, TmN, YbN, and LuN. The material to be used is determined depending on the band gap of the ternary mixed crystal semiconductor layer forming the barrier layer.
また本発明によれば、第2の二元化合物半導体層として、AlN、InN、GaN、LaN、CeN、PrN、NdN、PmN、SmN、EuN、GdN、TbN、DyN、HoN、ErN、TmN、YbN、LuNのうちの1つを用いることができる。また、チャネル層を構成する第1の二元化合物半導体層のバンドギャップの大きさによって、どの材料を用いるかが決まる。 According to the invention, as the second binary compound semiconductor layer, AlN, InN, GaN, LaN, CeN, PrN, NdN, PmN, SmN, EuN, GdN, TbN, DyN, HoN, ErN, TmN, YbN , LuN can be used. Further, a material to be used is determined depending on a band gap of the first binary compound semiconductor layer included in the channel layer.
次に、本発明の具体的形態を実施例により説明するが、これら実施例により何ら制限を受けるものではない。
以下に、実施例を示す。
Next, specific embodiments of the present invention will be described with reference to examples, but the present invention is not limited by these examples.
Hereinafter, examples will be described.
(実施例1)
図1は、本発明の実施例である窒化物系III−V族化合物半導体装置10の概要を示す断面図である。窒化物系III−V族化合物半導体装置10は、半絶縁性SiC基板1の(0001)結晶面に、AlNエピタキシャルバッファ層2、第1の二元化合物半導体層でありキャリア濃度が1×1016cm-3のGaNチャネル層3、第2の二元化合物半導体層であるAlNバリア特性改善層4、三元混晶半導体層でありキャリア濃度が2×1017cm-3のAl0.2Ga0.8Nバリア層5、がこの順に積層され、この上にソース電極6a、ドレイン電極6b、およびゲート電極7が形成され構成される。
(Example 1)
FIG. 1 is a cross-sectional view schematically showing a nitride-based III-V
このような層構造を形成するための結晶成長方法としては、有機金属気相成長法(
Metalorganic Chemical Vapor Deposition−MOCVD法)あるいはプラズマ励起した窒素を用いた分子線エピタキシー法(Radio Frequency−Molecular Beam Epitaxy、RF−MBEあるいはElectron Cyclotron Resonance−MBE、ECR−MBE)などを用いることができる。
As a crystal growth method for forming such a layer structure, a metal organic chemical vapor deposition method (
Metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy using plasma-excited nitrogen (Radio Frequency-Molecular Beam Epitaxy, RF-MBE or Electron Cyclotron Resonance-MBE, ECR-MBE) can be used.
本実施例では、MOCVD法により、以下のような工程で作製した。
はじめに、水素雰囲気中において基板温度1000℃で半絶縁性SiC基板1の表面のクリーニングを10分間行った。次に、基板温度1100℃で厚さ20nmのAlNエピタキシャルバッファ層2を成長させ、引き続いて基板温度1000℃で厚さ1μmのGaNチャネル層3を成長させた。その後、基板温度1000℃でAlNバリア特性改善層4を成長させた。前記AlNバリア特性改善層4を形成するAlNのエネルギーバンドギャップは6.2eVという極めて大きなバンドギャップを有しているので、この層厚が厚くなり過ぎるとバリア層からチャネル層への電流の注入が阻害され、ヘテロ接合として機能しなくなる。つまり、界面急峻性を維持しつつ、トンネル効果によって十分なキャリア輸送を行える厚さにする必要がある。このため、AlNヘテロ特性性改善層4の膜厚は1分子層〜4分子層にすることが好ましい。本実施例では、この膜厚を2分子層〜5Åとしている。さらに、基板温度を1100℃に上げてAl0.2Ga0.8Nバリア層5を成長させた。
In the present example, it was manufactured in the following steps by MOCVD.
First, the surface of the
この後、フォトリソグラフィー法を用いてソース電極6a、ドレイン電極6bおよびゲート電極7を形成して窒化物系III−V族化合物半導体装置10を作製した。また、第2の二元化合物半導体層を介在させた本実施形態の窒化物系III−V族化合物半導体装置10の特性を従来型の化合物半導体装置の特性と比較するためAlNヘテロ特性改善層4を介在させない構造の化合物半導体装置も同様な工程で作製した。
Thereafter, the
デバイス特性の測定に先立ち、半導体層の電気的特性をホール測定によって調べた。AlNヘテロ特性改善層4をGaNチャネル層3とAlGaNバリア層5との間に介在させた場合と介在させない場合の移動度を表1に示す。
Prior to the measurement of the device characteristics, the electrical characteristics of the semiconductor layer were examined by Hall measurement. Table 1 shows the mobility when the AlN hetero characteristic improving layer 4 is interposed between the GaN
表1から、測定温度が室温である300Kでは、AlNヘテロ特性改善層4を介在させた場合は、AlNヘテロ特性改善層4を介在させない場合に比べて、移動度の改善が見られた。また、測定温度が液体窒素(LN2)温度である77Kにおいては、移動度の差が顕著に現れており、AlNヘテロ特性改善層4によって界面特性が改善されていることが判る。 From Table 1, at 300 K where the measurement temperature is room temperature, the mobility was improved when the AlN hetero characteristic improving layer 4 was interposed as compared with the case where the AlN hetero characteristic improving layer 4 was not interposed. At 77 K, which is the measurement temperature of liquid nitrogen (LN 2 ), a significant difference in mobility appears, indicating that the AlN hetero-characteristic improving layer 4 has improved the interface characteristics.
次に、ゲート電極7の長さが1μm、ソース電極6aおよびドレイン6b電極間の距離が5μmのHFETを作製し、その特性を評価した結果、AlNヘテロ特性改善層4を介在させた場合、最大発振周波数fmax=25GHz、トランスコンダクタンスgm=200mS/mm、介在させない場合はfmax=20GHz、gm=150mS/mmであり、AlNヘテロ特性改善層4の効果が見られた。
Next, an HFET in which the length of the
以上のように、第1の二元化合物半導体および3元混晶半導体のヘテロ接合面に第2の二元化合物半導体を介在させることによって界面急峻性が改善でき、また、界面におけるピエゾ効果がさらに大きくなることによって、2次元電子ガスのキャリア濃度をより大きくすることができため電気的特性に優れた窒化物系III−V族化合物半導体装置が実現できる。 As described above, the steepness of the interface can be improved by interposing the second binary compound semiconductor at the heterojunction surface of the first binary compound semiconductor and the ternary mixed crystal semiconductor, and the piezo effect at the interface is further improved. By increasing the size, the carrier concentration of the two-dimensional electron gas can be further increased, so that a nitride III-V compound semiconductor device having excellent electrical characteristics can be realized.
(実施例2)
図2は、本発明の他の実施形態である窒化物系III−V族化合物半導体装置20の概要を示す断面図である。窒化物系III−V族化合物半導体装置20は、半絶縁性SiC基板11の(0001)結晶面に、AlNエピタキシャルバッファ層12、キャリア濃度が1×1016cm-3のGaN層13、第1の二元化合物半導体層でありキャリア濃度が5×1016cm-3のGaNチャネル層14、第2の二元化合物半導体層であるGaNヘテロ特性改善層15、三元混晶半導体層でありキャリア濃度が2×1017cm-3のAl0.2Ga0.8Nバリア層16、がこの順に積層され、この上にソース電極17a、ドレイン電極17b、およびゲート電極18が形成され構成される。
(Example 2)
FIG. 2 is a cross-sectional view schematically showing a nitride-based III-V
このような層構造を形成するための結晶成長方法としては、有機金属気相成長法(
Metalorganic Chemical Vapor Deposition−MOCVD法)あるいはプラズマ励起した窒素を用いた分子線エピタキシ法(Radio Frequency−Molecular Beam Epitaxy、RF−MBEあるいはElectron Cyclotron Resonance−MBE、ECR−MBE)などを用いることができる。
As a crystal growth method for forming such a layer structure, a metal organic chemical vapor deposition method (
Metal-organic chemical vapor deposition-MOCVD) or molecular beam epitaxy using plasma-excited nitrogen (Radio Frequency-Molecular Beam Epitaxy, RF-MBE or Electron Cyclotron Resonance-MBE, ECR-MBE) can be used.
本実施例では、RF−MBE法により以下の工程で作製した。
はじめに、真空中で基板温度1000℃にて半絶縁性SiC基板11の表面のクリーニングを10分間行った。次に、基板温度800℃で厚さ20nmのAlNエピタキシャルバッファ層12を成長させ、引き続いて基板温度700℃で厚さ1μmのGaN層13を成長させた。その後、基板温度700℃で厚さ30nmのGaNチャネル層14、GaNヘテロ特性改善層15、Al0.2Ga0.8Nバリア層16を続けて成長させた。
In the present example, it was manufactured in the following steps by the RF-MBE method.
First, the surface of the
この後、フォトリソグラフィーを用いてソース電極17a、ドレイン電極17bおよびゲート電極18を形成して窒化物系III−V族化合物半導体装置20を作製した。また、第2の二元化合物半導体層を介在させた本実施形態の窒化物系III−V化合物半導体装置20の特性を従来型の化合物半導体装置の特性と比較するためAlNヘテロ特性改善層4を介在させない構造の化合物半導体装置も同様な工程で作製した。
Thereafter, the
デバイス特性の測定に先立ち、半導体層の電気的特性をホール測定によって調べた。GaNヘテロ特性改善層15をGaNチャネル層14とAlGaNバリア層16との間に介在させた場合と介在させない場合の移動度を表2に示す。
Prior to the measurement of the device characteristics, the electrical characteristics of the semiconductor layer were examined by Hall measurement. Table 2 shows the mobility when the GaN hetero characteristic improving layer 15 is interposed between the
表2から、測定温度が室温である300Kでは、GaNヘテロ特性改善層15を介在された場合は、GaNヘテロ特性改善層15を介在させない場合に比べて、移動度の改善が見られた。また、測定温度が液体窒素(LN2)温度である77Kにおいては、移動度の差が顕著に現れており、GaNヘテロ特性改善層15によって界面特性が改善されていることが判る。 From Table 2, at a measurement temperature of 300 K at room temperature, the mobility was improved when the GaN hetero characteristic improving layer 15 was interposed, as compared with the case where the GaN hetero characteristic improving layer 15 was not interposed. At 77 K, which is the measurement temperature of liquid nitrogen (LN 2 ), a significant difference in the mobility appears, indicating that the GaN hetero-characteristic improving layer 15 has improved the interface characteristics.
次に、ゲート電極18の長さを1μm、ソース電極17aおよびドレイ電極17bの間の距離が5μmのHFETを作製し、その特性を評価した結果、GaNヘテロ特性改善層15を介在させた場合、最大発振周波数fmax=30GHz、トランスコンダクタンスgm=250mS/mm、介在させない場合はfmax=22GHz、gm=180mS/mmであり、GaNヘテロ特性改善層15の効果が見られた。
Next, an HFET in which the length of the
以上のように、第1の二元化合物半導体および3元混晶半導体のヘテロ接合面に第2の二元化合物半導体を介在させることによって界面急峻性が改善でき、また、界面におけるピエゾ効果がさらに大きくなることによって、2次元電子ガスのキャリア濃度をより大きくすることができため電気的特性に優れた窒化物系III−V族化合物半導体装置が実現できる。 As described above, the steepness of the interface can be improved by interposing the second binary compound semiconductor at the heterojunction surface of the first binary compound semiconductor and the ternary mixed crystal semiconductor, and the piezo effect at the interface is further improved. By increasing the size, the carrier concentration of the two-dimensional electron gas can be further increased, so that a nitride III-V compound semiconductor device having excellent electrical characteristics can be realized.
また、前記実施例1および2では、第1の二元化合物化合物半導体層にGaNを用いたが、バリア層を構成する三元混晶半導体層のバンドギャップの大きさによってInN、LaN、CeN、PrN、NdN、PmN、SmN、EuN、GdN、TbN、DyN、HoN、ErN、TmN、YbN、LuNのいずれかを用いてもよい。この場合、どの材料を用いるかはバリア層を構成する三元混晶半導体層のバンドギャップの大きさによって決まる。また、前記第1および2では、第2の二元化合物半導体層にAlNおよびGaNを用いたが、GaN、AlN、InN、LaN、CeN、PrN、NdN、PmN、SmN、EuN、GdN、TbN、DyN、HoN、ErN、TmN、YbN、LuNのいずれかを用いてもよい。この場合、どの材料を用いるかはチャネル層を構成する第1の二元化合物半導体層のバンドギャップの大きさによって決まる。 In Examples 1 and 2, GaN was used for the first binary compound semiconductor layer. However, depending on the band gap of the ternary mixed crystal semiconductor layer constituting the barrier layer, InN, LaN, CeN, and the like were used. Any of PrN, NdN, PmN, SmN, EuN, GdN, TbN, DyN, HoN, ErN, TmN, YbN, and LuN may be used. In this case, which material is used depends on the magnitude of the band gap of the ternary mixed crystal semiconductor layer forming the barrier layer. In the first and second embodiments, AlN and GaN are used for the second binary compound semiconductor layer. However, GaN, AlN, InN, LaN, CeN, PrN, NdN, PmN, SmN, EuN, GdN, TbN, Any of DyN, HoN, ErN, TmN, YbN, and LuN may be used. In this case, which material is used is determined by the band gap of the first binary compound semiconductor layer forming the channel layer.
本発明は、次の実施の形態が可能である。
前記第2の二元化合物半導体層は、層厚が1分子層以上4分子層以下のAlNであることを特徴とする窒化物系III−V族化合物半導体装置。
The present invention is capable of the following embodiments.
The nitride-based III-V compound semiconductor device, wherein the second binary compound semiconductor layer is AlN having a layer thickness of not less than one molecular layer and not more than four molecular layers.
第2の二元化合物半導体層にAlNを用いる場合、AlNは6.2eVという極めて大きなバンドギャップを有しており、その層厚が厚くなり過ぎるとバリア層からチャネル層への電流注入が阻害され、ヘテロ構造として機能しなくなる。膜厚が1分子層以上4分子層以下のAlNを第2の二元化合物半導体層に用いることによって、接合界面の急峻性を維持しつつ、トンネル効果によって充分なキャリア輸送が行える。よって、電気的特性に優れた窒化物III−V族化合物半導体装置が得られる。 When AlN is used for the second binary compound semiconductor layer, AlN has an extremely large band gap of 6.2 eV. If the layer thickness is too large, current injection from the barrier layer to the channel layer is inhibited. , Will not function as a heterostructure. By using AlN having a thickness of at least one molecular layer and at most four molecular layers for the second binary compound semiconductor layer, sufficient carrier transport can be performed by the tunnel effect while maintaining the steepness of the junction interface. Therefore, a nitride III-V compound semiconductor device having excellent electric characteristics can be obtained.
1,11 半絶縁性SiC基板
2,12 AlNエピタキシャルバッファ層
3,14 GaNチャネル層
4 AlNヘテロ特性改善層
5,16 AlGaNバリア層
6a,17a ソース電極
6b,17b ドレイン電極
7,18 ゲート電極
10,20 窒化物系III−V族化合物半導体装置
13 GaN層
15 GaNヘテロ特性改善層
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004044960A JP4072858B2 (en) | 2004-02-20 | 2004-02-20 | Nitride III-V compound semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004044960A JP4072858B2 (en) | 2004-02-20 | 2004-02-20 | Nitride III-V compound semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000266117A Division JP3708810B2 (en) | 2000-09-01 | 2000-09-01 | Nitride III-V compound semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004200711A true JP2004200711A (en) | 2004-07-15 |
JP2004200711A5 JP2004200711A5 (en) | 2006-04-06 |
JP4072858B2 JP4072858B2 (en) | 2008-04-09 |
Family
ID=32768213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004044960A Expired - Fee Related JP4072858B2 (en) | 2004-02-20 | 2004-02-20 | Nitride III-V compound semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4072858B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119429A (en) * | 2010-11-30 | 2012-06-21 | Sanken Electric Co Ltd | Method of manufacturing semiconductor device, and semiconductor device |
CN107195773A (en) * | 2017-06-26 | 2017-09-22 | 中国科学技术大学 | P-type semiconductor's hetero-junctions Hall rod, its preparation and application and purposes |
US10559679B2 (en) | 2017-09-06 | 2020-02-11 | Coorstek Kk | Nitride semiconductor epitaxial substrate |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6133191B2 (en) | 2013-10-18 | 2017-05-24 | 古河電気工業株式会社 | Nitride semiconductor device, diode, and field effect transistor |
CN109166929A (en) * | 2018-08-28 | 2019-01-08 | 西安电子科技大学 | A kind of GaN base Schottky barrier diode with p-type GaN cap |
-
2004
- 2004-02-20 JP JP2004044960A patent/JP4072858B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119429A (en) * | 2010-11-30 | 2012-06-21 | Sanken Electric Co Ltd | Method of manufacturing semiconductor device, and semiconductor device |
US8524550B2 (en) | 2010-11-30 | 2013-09-03 | Sanken Electric Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
CN107195773A (en) * | 2017-06-26 | 2017-09-22 | 中国科学技术大学 | P-type semiconductor's hetero-junctions Hall rod, its preparation and application and purposes |
US10559679B2 (en) | 2017-09-06 | 2020-02-11 | Coorstek Kk | Nitride semiconductor epitaxial substrate |
Also Published As
Publication number | Publication date |
---|---|
JP4072858B2 (en) | 2008-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3708810B2 (en) | Nitride III-V compound semiconductor device | |
JP4990496B2 (en) | Nitride-based transistor and method of manufacturing the same | |
JP5004403B2 (en) | High electron mobility transistor (HEMT) | |
CN101689561B (en) | Termination and contact structures for a high voltage gan-based heterojunction transistor | |
JP3960957B2 (en) | Semiconductor electronic device | |
US20130181224A1 (en) | Semiconductor structure | |
CN100485959C (en) | Epitaxial structure of the compound insulation layer nitride high-electronic transfer transistor and its making method | |
US20120299060A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP2001160656A (en) | Nitride compound semiconductor device | |
JP2008539587A (en) | High electron mobility transistor based on binary group III nitride and method of manufacturing the same | |
CN108140561A (en) | The manufacturing method of epitaxial substrate for semiconductor device, semiconductor element and epitaxial substrate for semiconductor device | |
JP2001230407A (en) | Semiconductor device | |
JPH11204778A (en) | Nitride III-V compound semiconductor device | |
US20100038680A1 (en) | Iii-nitride semiconductor field effect transistor | |
JP6731584B2 (en) | Nitride semiconductor device and nitride semiconductor substrate | |
CN101138074A (en) | III-V nitride-based compound semiconductor device and electrode forming method | |
JP2003151996A (en) | Electronic device using two-dimensional electronic gas | |
JP4832722B2 (en) | Semiconductor laminated structure and transistor element | |
US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
JP2005285869A (en) | Epitaxial substrate and semiconductor device using the same | |
CN108352327A (en) | The manufacturing method of epitaxial substrate for semiconductor device, semiconductor element and epitaxial substrate for semiconductor device | |
JP7261196B2 (en) | semiconductor equipment | |
JP3848548B2 (en) | Field effect transistor | |
JP4072858B2 (en) | Nitride III-V compound semiconductor device | |
KR101038836B1 (en) | Nitride type heterojunction field effect transistor manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080116 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4072858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |