JP2004193409A

JP2004193409A - Method for forming insulation film

Info

Publication number: JP2004193409A
Application number: JP2002360807A
Authority: JP
Inventors: Takuya Sugawara; 卓也菅原; Yoshihide Tada; 吉秀多田; Motoshi Nakamura; 源志中村; Akinori Ozaki; 成則尾▲崎▼; Toshio Nakanishi; 敏雄中西; Masaru Sasaki; 勝佐々木; Seiji Matsuyama; 征嗣松山
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2002-12-12
Filing date: 2002-12-12
Publication date: 2004-07-08
Anticipated expiration: 2022-12-12
Also published as: JP4083000B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for modifying an insulation film by which an insulation film with a high film quality can be given to an electronic device having excellent characteristics such as high performance an/or low power consumption or the like. <P>SOLUTION: A plasma P using a processing gas containing at least a rare gas is directed onto an insulation film formed by vapor-phase deposition that is arranged on a base material for electronic device, thereby modifying the insulation film. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁膜を形成する方法に関する。より詳しくは、本発明は、ＣＶＤ（Chemical Vapor Deposition；化学気相堆積法）等により成膜した絶縁膜に、少なくとも希ガスを含む処理ガスに基づくプラズマを照射して、該絶縁膜を改質する工程を伴う絶縁膜の形成方法に関する。本発明の改質方法は、この改質により得られた膜を、いわゆるトランジスタのＧａｔｅ絶縁膜やメモリーデバイスの電極間絶縁膜に用いる際に、特に好適に使用可能である。
【０００２】
【従来の技術】
本発明は半導体ないし半導体装置、液晶デバイス等の電子デバイス材料の製造に一般的に広く適用可能であるが、ここでは説明の便宜のために、半導体装置（devices）におけるトランジスタのＧａｔｅ絶縁膜形成技術およびその背景を例にとって説明する。
【０００３】
シリコンを始めとする半導体ないし電子デバイス材料用基材には、酸化膜を始めとする絶縁膜の形成、ＣＶＤ等による成膜、エッチング等の種々の処理が施される。
【０００４】
近年の半導体デバイスの高性能化は、トランジスタを始めとする該デバイスの微細化技術の上に発展してきたといっても過言ではない。現在も更なる高性能化を目指してトランジスタの微細化技術の改善がなされている。近年の半導体装置の微細化、および高性能化の要請に伴い、（例えば、リーク電流の点で）より高性能な絶縁膜に対するニーズが著しく高まって来ている。これは、従来の比較的に集積度が低いデバイスにおいては事実上問題とならなかったような程度のリーク電流であっても、近年の微細化および／又は高性能化したデバイスにおいては多量の電力を消費する可能性があるためである。特に、近年始まった、いわゆるユビキタス社会（何時でもどこでもネットワークに繋がる電子デバイスを媒体にした情報化社会）における携帯型電子機器の発達には低消費電力デバイスが必須であり、このリーク電流の低減が極めて重要な課題となる。
【０００５】
典型的には、例えば、次世代ＭＯＳトランジスタを開発する上で、上述したような微細化技術が進むにつれてゲート絶縁膜の薄膜化が限界に近づいてきており、克服すべき大きな課題が現れてきた。すなわち、プロセス技術としては現在ゲート絶縁膜として用いられているシリコン酸化膜（ＳｉＯ_２）を極限（１〜２原子層レベル）まで薄膜化することは可能であるものの、２ｎｍ以下の膜厚まで薄膜化を行った場合、量子効果によるダイレクトトンネルによるリーク電流の指数関数的な増加が生じ、消費電力が増大してしまうという問題点である。
【０００６】
現在、ＩＴ（情報技術）市場はデスクトップ型パーソナルコンピュータや家庭電話等に代表される固定式電子デバイス（コンセントから電力を供給するデバイス）から、インターネット等にいつでもどこでもアクセスできる「ユビキタス・ネットワーク社会」への変貌を遂げようとしている。従って、ごく近い将来に、携帯電話やカーナビゲーションゲーションシステムなどの携帯端末が主流となると考えられる。このような携帯端末は、それ自体が高性能デバイスであることが要求されるが、これと同時に、上記の固定式デバイスではそれほど必要とされない小型、軽量のバッテリー、電池等で駆動した場合でも長時間の使用に耐えうる機能を備えていることが前提となる。よって、携帯端末においては、これらの高性能化を図りつつ、しかも消費電力の低減化が極めて重要な課題となっている。
【０００７】
典型的には、例えば、次世代ＭＯＳトランジスタを開発する上で、高性能のシリコンＬＳＩの微細化を追求していくとリーク電流が増大して、消費電力も増大するという問題が生じている。そこで性能を追求しつつ消費電力を少なくするためには、ＭＯＳトランジスタのゲートリーク電流を増加させずにトランジスタの特性を向上させることが必要となる。
【０００８】
このような高性能かつ低消費電力のトランジスタを実現するという要請に応えるために、種々の手法（例えば、シリコン酸化膜の改質、シリコン酸窒化膜ＳｉＯＮの使用）が提案されているが、その有力な手法の一つが、Ｈｉｇｈ−ｋ（高誘電率）材料、すなわちＳｉＯ_２膜よりも誘電率の高い材料を用いたゲート絶縁膜の開発である。このようなHigh-k材料を用いることにより、SiO2換算膜厚であるEOT（Equivalent Oxide Thickness）を物理的膜厚よりも薄くすることが可能となる。すなわち、SiO2と同じEOTでも物理的に厚い膜を用いることが可能となり、消費電力の大幅な低減が期待できるためである。このようなＨｉｇｈ−ｋ材料としては、現在ＳｉＯ_２膜よりも誘電率の高い種々の材料ないし物質が候補として挙がっている。
【０００９】
従来のトランジスタのGate絶縁膜には酸化法を用いて形成されたシリコン酸化膜（SiO2）が用いられてきた。この方法によって形成されたSi/SiO2界面は良好な特性を持っており、トランジスタ動作時におけるキャリアの移動度が早いなどの特徴を有しているが、薄膜化が進むにつれて前述したリーク電流の増加やPMOSにおけるボロンの突き抜けに起因した閾値電圧のばらつきなどの問題が生じるようになってきた。
【００１０】
次世代のトランジスタのGate絶縁膜として有力な候補となっている前述のHigh-k材料は、従来の酸化膜形成と同様の酸化法を用いて形成することは不可能であり、CVDなどのDeposition法によって成膜がなされている。従来の成膜技術では大面積（例えば直径２００mmのシリコンウェハ）上にHigh-k物質を成膜する場合、膜厚および膜質の均一性を維持するために５００度以下の低温での成膜が必要となるが、その場合、低温プロセスに起因した膜中原子の未結合手が多数発生し、膜特性を劣化させる場合がある。また、熱ＣＶＤによるHigh-k成膜の場合、成膜原料として炭素原子を含むZr(OC(CH₃)₃)₄、Hf(OC₂H₅)₄等の有機金属ソースを用いる場合が多いが、その場合膜中に炭素原子が含まれるために誘電率の低下や膜中トラップの増加などの特性劣化が観測される（非特許文献１）。また、CVD法によってシリコン基板上に直接成膜を行った場合は、界面特性の大幅な劣化が存在する。したがって、High-k材料をGate絶縁膜に用いる際は、絶縁膜とSi基板の界面特性を向上させるため、界面に薄い（〜１０A）酸化膜（下地酸化膜）を形成する積層構造が用いられている。
【００１１】
High-k物質を用いたGate絶縁膜のターゲット膜厚は１２A以下であることから、下地酸化膜としては１０A以下の薄い絶縁膜が必要となる。しかしながらSi基板上に直接１０A以下の薄い酸化膜を従来の熱酸化やプラズマ酸化技術によって成膜する場合、膜厚を制御するために低温で処理を行う必要があるが、その場合は酸化膜のリーク電流の増加や界面特性の劣化などが生じ、この酸化膜を下地酸化膜として利用することは困難となる。また、膜厚の制御が比較的容易であるCVD法で成膜された酸化膜は熱酸化やプラズマ酸化によって形成された酸化膜と比較して酸素欠損に起因したシリコンの未結合手が多く、リーク特性や信頼性、界面特性の点で劣る。
また、DRAMやフラッシュメモリーの電極間絶縁膜においても、微細化や低消費電力化の要求に伴い、高誘電率化、高信頼性化やリーク電流の低減といったトランジスタと同様の課題が生じてきている（非特許文献２）。
【非特許文献１】
ZrO₂ film growth by chemical vapor deposition using zirconium tetra-tert-butoxide, M.A. Cameron, S.M. George, Thin Solid Films, 348(1999), pp.90-98
【非特許文献２】
DRAM用Ta₂O₅キャパシター形成技術、神山聡、応用物理、第69巻、第９号、pp.1067-1073（2000）
【００１２】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を解消した絶縁膜を与えることが可能な絶縁膜の形成方法を提供することにある。
【００１３】
本発明の他の目的は、高性能化および／又は低消費電力化等の優れた特性を有する電子デバイスのための優れた膜質の絶縁膜を与えることが可能な絶縁膜の形成方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明者は鋭意研究の結果、気相堆積に基づく絶縁膜に対して、複数の材料からなる積層構造を用い、更にこの絶縁膜を少なくとも希ガスを含む処理ガスに基づくプラズマを照射して、当該絶縁膜を改質することが上記目的達成のために極めて効果的なことを見出した。
【００１５】
本発明の絶縁膜の形成方法は上記知見に基づくものであり、より詳しくは、電子デバイス用基材上に、気相堆積に基づく方法で成膜された絶縁膜を、複数の層からなる積層構造となるように成膜を行い、前述のプラズマ処理を施すことで該絶縁膜の改質を行うことで特性の向上を目指すものである。プラズマ処理は、各層形成毎、もしくは全層形成後に行うなど、必要に応じて導入方法を工夫することが可能であり、最適な改質効果を得られやすく、かつ工程管理の自由度も大きい。また、複数の層に用いられる材料は必要に応じてすべて同じ物質からなる場合や、異なる物質からなる場合、一部が同じである場合など、幅広く選択することができる。プラズマ改質処理の導入方法と絶縁物質の組み合わせを変えることで、任意の工程管理のもとに好適な絶縁特性をもつ絶縁膜の形成が期待できる。
【００１６】
【発明の実施の形態】
以下、必要に応じて図面を参照しつつ本発明を更に具体的に説明する。以下の記載において量比を表す「部」および「％」は、特に断らない限り質量基準とする。
（改質方法）
【００１７】
本発明においては、電子デバイス用基材上に配置された気相堆積に基づく絶縁膜に対して、酸素原子含有ガスを少なくとも含む処理ガスに基づくプラズマを照射して、該絶縁膜を改質する。
【００１８】
（電子デバイス用基材）
【００１９】
本発明において使用可能な上記の電子デバイス用基材は特に制限されず、公知の電子デバイス用基材の１種または２種以上の組合せから適宜選択して使用することが可能である。このような電子デバイス用基材の例としては、例えば、半導体材料、液晶デバイス材料等が挙げられる。半導体材料の例としては、例えば、単結晶シリコンを主成分とする材料、金属を主成分とする材料、石英を主成分とする材料等が挙げられる。
【００２０】
（酸化、窒化に基づく絶縁膜）
トランジスタのGate絶縁膜へ本発明を応用する際は、基板直上部の第1層は熱酸化（窒化）法、プラズマ酸化（窒化）法、触媒酸化（窒化）法によって形成された、シリコン酸化膜（SiO2）、シリコン酸窒化膜（SiON）、シリコン窒化膜（Si3N4）膜を用いることが出来る。
【００２１】
（気相堆積に基づく絶縁膜）
【００２２】
気相堆積に基づく絶縁膜である限り、ＰＶＤ、ＣＶＤ等の公知の気相堆積により形成された膜を特に制限なく使用することができる。この絶縁膜がＨｉｇｈ−ｋ材料を含む場合には、該Ｈｉｇｈ−ｋ膜を形成する方法としては、電子ビーム蒸着やスパッタ等の技術に代表されるＰＶＤ、触媒反応を利用したホットワイヤーＣＶＤ、プラズマによるラジカル形成反応を用いたプラズマＣＶＤ等も使用可能であるが、均一性や膜質の点からは熱ＣＶＤ法を用いることが好ましい。
【００２３】
（プラズマによる絶縁膜の改質）
【００２４】
上記の絶縁膜をプラズマによって改質する。この際に用いるガスの種類は目的によって以下のように選択することが可能である。
プラズマによる改質処理は、希ガスと酸素原子を含むガスよりなる酸素プラズマを用いる場合と、希ガスと窒素原子を含むガスよりなる窒素プラズマを用いる場合の２つに大きく分けられる。
希ガスと酸素原子を含むガスを用いた場合は、酸素ラジカルが多量に発生し酸化反応が生じる。したがって、有機金属ソースを用いたCVDによって形成された絶縁膜に本発明による酸化処理を施した場合は、絶縁膜に多量に含まれる膜中の有機物（炭素原子）を酸化により燃焼させ、膜質を向上させる効果が期待される。また、CVD酸化膜へ応用した場合は、膜中に存在するSiの未結合手を酸素により終端することで、特性の向上が期待できる。
希ガスと窒素原子を含むガスを用いた場合は、窒素ラジカルが多量に発生し窒化反応が生じる。絶縁膜中に窒素原子が含まれることで膜の誘電率は上昇するため、キャパシタの微細化等に好適に応用することが可能である。また、窒化を施すことで絶縁膜の耐酸化性が向上するため、キャパシタの電極間絶縁膜に窒化を施し、その上に金属電極を形成した際に、上部金属電極の酸化が抑制され、電極の剥がれや誘電率の低下などの問題を回避することが可能となる。また、窒化を施すことでPMOSデバイスにおけるボロンの突き抜け防止効果が向上するため、PMOSデバイスの閾値電圧のばらつきなどの特性劣化を抑制することが可能となる。
プラズマによる改質は、積層構造へ応用する場合、各層の成膜の間に任意に導入することが可能であり、例えば次のようなさまざまな導入方法が考えられる。
第1層成膜→プラズマ酸化→第2層成膜→プラズマ窒化→第3層成膜→プラズマ酸化→電極形成
第1層形成→第2層形成→第3層形成→プラズマ窒化→電極形成
第1層形成→第2層形成→プラズマ酸化→第3層形成→プラズマ窒化→電極生成
第1層形成→プラズマ酸化→第2層形成→プラズマ窒化→プラズマ酸化→電極形成
第1層形成→プラズマ酸化→第2層形成→プラズマ窒化→電極形成
上記のような従来の成膜方法とプラズマによる改質処理を組み合わせることで、好適な特性を有する絶縁膜の形成が可能となる。
【００２５】
上記の絶縁膜改質に用いるべきプラズマは、特に制限されない。すなわち、現在用いられている並行平板型ＲＦプラズマ、誘導コイル（ＩＣＰ）プラズマや、ＥＣＲプラズマ、ないしは下記のＳＰＡプラズマ等を使用することができる。
【００２６】
これらのプラズマ特性は、以下のような特徴がある。一般に並行平板型ＲＦプラズマは電子密度が１Ｅ９〜１１／ｃｍ^３、電子温度が３〜４ｅＶである。これは電子密度が低く電子温度が高いプラズマであり、低密度のために充分な反応種を形成できず、また高い電子温度のために膜中への電荷の打ち込みや基板へのプラズマダメージなどが生じ易い傾向がある。
【００２７】
また、ＩＣＰプラズマにおいては、密度は１Ｅ１０〜１２／ｃｍ^３と充分であるが、電子温度が３〜４ｅＶと高く、ダメージが生じ易い傾向がある。更に、ＥＣＲプラズマも電子密度は１Ｅ９〜１３／ｃｍ^３と広い範囲で制御が可能であるが、電子温度が２〜７ｅＶと高く、かつ電子密度と温度はトレードオフであり、高密度でかつ低電子温度のプラズマを形成することは比較的に困難である。また、いずれのプラズマも大面積化が困難であると言う共通の問題を持っているため、今後量産性の点で大きな発展が予想される３００ｍｍウェハプロセスへの応用は極めて難しい（Improvement of Electrical Properties for High-k Dielectrics Grown by MOCVD via Cyclic Remote Plasma Oxidation, Sadayoshi Horii et al. Extended Abstracts of the SSDM, Nagoya, 2002, pp.172-173）。
【００２８】
高密度でかつ低電子温度のプラズマを形成することが容易で、且つ大面積化への対応も容易な点からは、下記のＳＰＡプラズマを用いることが好ましい（Characterization of Ultra Thin Oxynitride Formed by Radical Nitridation withSlot Plane Antenna Plasma, Takuya Sugawara et al. Extended Abstracts ofthe SSDM, Nagoya, 2002, pp.714-715）。
【００２９】
（平面アンテナ部材）
【００３０】
本発明の電子デバイス材料の製造方法においては、複数のスロットを有する平面アンテナ部材（ＳＰＡ：Slot Plane Antenna）を介してマイクロ波を照射することにより電子温度が低くかつ高密度なプラズマを形成する。本発明においては、このような優れた特性を有するプラズマを用いて該絶縁膜の改質を行うため、プラズマダメージが小さく、かつ低温で反応性の高いプロセスが可能となる。
【００３１】
（処理ガス条件）
【００３２】
本発明の絶縁膜の改質においては、改質により形成されるべき絶縁膜の特性の点からは、下記の条件が好適に使用できる。
【００３３】
希ガス（例えば、Ｋｒ、Ａｒ、ＨｅまたはＸｅ）：５００〜３０００ｓｃｃｍ、より好ましくは１０００〜２０００ｓｃｃｍ、
【００３４】
Ｏ_２：１０〜５００ｓｃｃｍ、より好ましくは１０〜３００ｓｃｃｍ、
【００３５】
温度：室温（２５℃）〜６００℃、より好ましくは２５０〜５００℃、特に好ましくは２５０〜４００℃
【００３６】
圧力：３〜４００Ｐａ、より好ましくは６７〜２７０Ｐａ、特に好ましくは６７〜１３０Ｐａ
【００３７】
マイクロ波：０．７〜４．５Ｗ／ｃｍ^２、より好ましくは１．４〜３．６Ｗ／ｃｍ^２、特に好ましくは１．４〜２．８Ｗ／ｃｍ^２
【００３８】
本発明によれば、良質な絶縁膜を形成することができる。したがって、この絶縁膜上に他の層（例えば、電極層）を形成し、後工程による処理を施すことで、特性に優れた半導体装置の構造を形成することが容易である。
【００３９】
（製造装置の一態様）
【００４０】
以下、本発明の製造方法に好適に用いられる半導体製造装置の一態様について説明する。
【００４１】
（半導体装置の一態様）
まず本発明の電子デバイス材料の製造方法によって製造可能な半導体装置の構造の一例について、絶縁膜としてゲート絶縁膜を備えたＭＯＳ構造を有する半導体装置を図１を参照しつつ説明する。
【００４２】
図１（ａ）を参照して、この図１（ａ）において参照番号１はシリコン基板、１１はフィールド酸化膜、２はゲート絶縁膜であり、１３はゲート電極である。上述したように、本発明の製造方法によれば極めて薄く且つ良質なゲート絶縁膜２を形成することができる。このゲート絶縁膜２は、図１（ｂ）に示すように、シリコン基板１との界面に形成された、品質の高い絶縁膜からなる。
【００４３】
この例では、この品質の高い絶縁膜２は、熱CVDによって形成されたシリコン酸化膜（High Temperature Oxide：HTO）を希ガスおよび酸素ガスを処理ガスとして用いた酸素プラズマにより改質することで形成された第1層（図１（ｂ）の２１）と、熱CVDによって形成されたHfSiOを窒素プラズマおよび酸素プラズマにより改質することで形成された第2層（図1（ｂ）の２２）との積層構造からなるものとする。
具体的な工程の例を以下に示す。780度に加熱したシリコン基板上にSiH2Cl2とN2Oをそれぞれ200sccm、400sccmずつ流し、圧力を60Paに保持して５分間処理を行い、10AのCVDシリコン酸化膜（HTO）を成膜した。このHTO膜が成膜されたシリコン基板を次に示すような方法でプラズマ改質する。HTOが成膜されたシリコン基板を400℃に加熱し、ウェハ上に希ガスと酸素をそれぞれ2000sccm、200sccmずつ流し、圧力を130Paに保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材（SPA）を介して３W/cm2のマイクロ波を10秒照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いてHTOの改質を行い、膜中に多数存在するSiの未結合手を酸素原子により終端することで膜特性の改善を目指す。更にこの改質されたHTO膜上部にHfSiO膜を成膜する。ターシャリーブトキシハフニウム（HTB：Hf（OC2H5）４）とシランガス（SiH4）をそれぞれ１ｓｃｃｍ、４００ｓｃｃｍずつ導入し、圧力を５０Paに保持する。HTBの流量は液体マスフローコントローラ、シランガスの流量はガスマスフローコントローラの流量である。この雰囲気中で前記のHTOが成膜されたシリコン基盤を350℃にて加熱し、基板上でHfとSiとOの反応種を反応させることでHfSiO膜を成膜する。処理時間を含めたプロセス条件を調整することで、4ｎｍのHfSiO膜を成膜する。このHTO/HfSiO積層構造を更に窒素プラズマ、酸素プラズマを用いて以下のように改質を行う。基板を400℃に加熱し、ウェハ上に希ガスと窒素をそれぞれ2000sccm、150sccmずつ流し、圧力を130Paに保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材（SPA）を介して３W/cm2のマイクロ波を10秒照射することにより窒素および希ガスとを含むプラズマを形成し、このプラズマを用いてHTO/HfSiO積層構造の窒化処理を行い、誘電率の向上と、耐酸化性の向上を目指す。更に、HTO改質と同様の酸素プラズマ処理を施し、膜中に多量に含まれている有機物（炭素原子）を燃焼させ、膜特性の向上を目指す。最後の酸化前に窒化処理を施しているために、酸化による過度な増膜は抑制され、最終的に電気的膜厚が2ｎｍ程度の良好な特性をもつGate絶縁膜の形成が期待できる。
【００４４】
この絶縁膜２の表面上には、更にシリコン（ポリシリコンまたはアモルファスシリコン）や金属を主成分とするゲート電極１３が形成されている。
【００４５】
続いて、製造方法の一態様として、上述のゲート絶縁膜２を形成するための半導体製造装置について説明する。
【００４６】
図２は本発明によるゲート絶縁膜を形成するための半導体製造装置３０の全体構成の一例を示す概略図（模式平面図）である。半導体製造装置３０は主に絶縁膜を成膜するCVD処理ユニット３３と、CVD処理ユニット３３において成膜された絶縁膜を改質するプラズマ処理ユニット３２、および処理を行うために必要な搬送系から構成されている。ここでは各装置の構造を詳細に説明するにとどめ、実際の処理におけるウェハの流れを含めた工程の解説は後述するロジックデバイス製造の一態様の中で説明をする。
【００４７】
図２に示すように、この半導体製造装置３０のほぼ中央には、ウエハＷ（図３）を搬送するための搬送室３１が配設されており、この搬送室３１の周囲を取り囲むように、プラズマ処理ユニット３２、ＣＶＤ処理ユニット３３、各処理室間の連通／遮断の操作を行うための二機のロードロックユニット３４および３５、種々の加熱操作を行うための加熱ユニット３６、が配設されている。
【００４８】
ロードロックユニット３４、３５の横には、種々の予備冷却ないし冷却操作を行うための予備冷却ユニット４５、冷却ユニット４６がそれぞれ配設されている。
【００４９】
搬送室３１の内部には、搬送アーム３７および３８が配設されており、前記各ユニット３２〜３６との間でウエハＷ（図２）を搬送することができる。
【００５０】
ロードロックユニット３４および３５の図中手前側には、ローダーアーム４１および４２が配設されている。これらのローダーアーム４１および４２は、更にその手前側に配設されたカセットステージ４３上にセットされた４台のカセット４４との間でウエハＷを出し入れすることができる。
【００５１】
（絶緑膜改質装置の一態様）
【００５２】
図３はゲート絶緑膜２の改質に使用可能なプラズマ処理ユニット３２の垂直方向の模式断面図である。
【００５３】
図３を参照して、参照番号５０は、例えばアルミニウムにより形成された真空容器である。この真空容器５０の上面には、基板（例えばウエハＷ）よりも大きい開口部５１が形成されており、この開口部５１を塞ぐように、例えば石英や酸化アルミ等の誘電体により構成された偏平な円筒形状の天板５４が設けられている。この天板５４の下面である真空容器５０の上部側の側壁には、例えばその周方向に沿って均等に配置した１６箇所の位置にガス供給管７２が設けられており、このガス供給管７２からＯ_２や希ガス、Ｎ_２およびＨ_２等から選ばれた１種以上を含む処理ガスが、真空容器５０のプラズマ領域Ｐ近傍にムラなく均等に供給されるようになっている。
【００５４】
天板５４の外側には、複数のスロットを有する平面アンテナ部材、例えば銅板により形成されたスロットプレインアンテナ（Slot Plane Antenna；ＳＰＡ）６０を介して、高周波電源部をなし、例えば２．４５ＧＨｚのマイクロ波を発生するマイクロ波電源部６１に接続された導波路６３が設けられている。この導波路６３は、ＳＰＡ６０に下縁が接続された偏平な平板状導波路６３Ａと、この円形導波管６３Ａの上面に一端側が接続された円筒形導波管６３Ｂと、この円筒形導波管６３Ｂの上面に接統された同軸導波変換器６３Ｃと、この同軸導波変換器６３Ｃの側面に直角に一端側が接続され、他端側がマイクロ波電源部６１に接続された矩形導波管６３Ｄとを組み合わせて構成されている。
【００５５】
ここで、本発明においては、ＵＨＦとマイクロ波とを含めて高周波領域と呼ぶものとする。すなわち、高周波電源部より供給される高周波電力は３００ＭＨｚ以上のＵＨＦや１ＧＨｚ以上のマイクロ波を含む、３００ＭＨｚ以上２５００ＭＨｚ以下のものとし、これらの高周波電力により発生されるプラズマを高周波プラズマと呼ぶものとする。
【００５６】
前記円筒形導波管６３Ｂの内部には、導電性材料からなる軸部６２の、一端側がＳＰＡ６０の上面のほぼ中央に接続し、他端側が円筒形導波管６３Ｂの上面に接続するように同軸状に設けられており、これにより当該導波管６３Ｂは同軸導波管として構成されている。
【００５７】
また真空容器５０内には、天板５４と対向するようにウエハＷの載置台５２が設けられている。この載置台５２には図示しない温調部が内蔵されており、これにより当該載置台５２は熱板として機能するようになっている。更に真空容器５０の底部には排気管５３の一端側が接続されており、この排気管５３の他端側は真空ポンプ５５に接続されている。
【００５８】
（ＳＰＡの一態様）
【００５９】
図４は本発明の電子デバイス材料の製造装置に使用可能なＳＰＡ６０の一例を示す模式平面図である。
【００６０】
この図４に示したように、このＳＰＡ６０では、表面に複数のスロット６０ａ、６０ａ、…が同心円状に形成されている。各スロット６０ａは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「Ｔ」の文字を形成するように配設されている。スロット６０ａの長さや配列間隔は、マイクロ波電源部６１より発生したマイクロ波の波長に応じて決定されている。
【００６１】
（ＣＶＤ処理ユニットの一態様）
【００６２】
図５は本発明の電子デバイス材料の製造装置に使用可能なＣＶＤ処理ユニット３３の一例を示す垂直方向の模式断面図である。
【００６３】
図５に示すように、ＣＶＤ処理ユニット３３の処理室８２は、例えばアルミニウム等により気密可能な構造に形成されている。この図５では省略されているが、処理室８２内には加熱機構や冷却機構を備えている。
【００６４】
図５に示したように、処理室８２には上部中央にガスを導入するガス導入管８３が接続され、処理室８２内とガス導入管８３内とが連通されている。また、ガス導入管８３はガス供給源８４に接続されている。そして、ガス供給源８４からガス導入管８３にガスが供給され、ガス導入管８３を介して処理室８２内にガスが導入されている。このガスとしては、ゲート絶縁膜形成の原料となる、シランやジクロロシラン、気化器（加熱蒸発器）を通して液体から気化された有機金属物質（例えばＨｆ（ＯＣ₂Ｈ₅）₄、Ｔａ（ＯＣ₂Ｈ₅）₅）等を用いることができ、必要に応じて、不活性ガスをキャリアガスとして用いることもできる。
【００６５】
処理室８２の下部には、処理室８２内のガスを排気するガス排気管８５が接続され、ガス排気管８５は真空ポンプ等からなる排気手段（図示せず）に接続されている。この排気手段により、処理室８２内のガスがガス排気管８５から排気され、処理室８２内が所望の圧力に設定されている。
【００６６】
また、処理室８２の下部には、ウエハＷを載置する載置台８７が配置されている。
【００６７】
この図５に示した態様においては、ウエハＷと略同径大の図示しない静電チャックによりウエハＷが載置台８７上に載置されている。この載置台８７には、図示しない熱源手段が内設されており、載置台８７上に載置されたウエハＷの処理面を所望の温度に調整できる構造に形成されている。
【００６８】
この載置台８７は、必要に応じて、載置したウエハＷを回転できるような機構になっている。
【００６９】
図５中、載置台８７の右側の処理室８２壁面にはウエハＷを出し入れするための開口部８２ａが設けられており、この開口部８２ａの開閉はゲートバルブ９８を図中上下方向に移動することにより行われる。図５中、ゲートバルブ９８の更に右側にはウエハＷを搬送する搬送アーム（図示せず）が隣設されており、搬送アームが開口部８２ａを介して処理室８２内に出入りして載置台８７上にウエハＷを載置したり、処理後のウエハＷを処理室８２から搬出するようになっている。
【００７０】
載置台８７の上方には、シャワー部材としてのシャワーヘッド８８が配設されている。このシャワーヘッド８８は載置台８７とガス導入管８３との間の空間を区画するように形成されており、例えばアルミニウム等から形成されている。
【００７１】
シャワーヘッド８８は、その上部中央にガス導入管８３のガス出口８３ａが位置するように形成され、シャワーヘッド８８下部に設置されたガス供給孔８９を通し、処理室８２内にガスが導入されている。
（ロジックデバイス製造の一態様）
【００７２】
本発明をロジックデバイスの製造に適用した一態様について述べる。このような態様は、大別して、素子分離→ＭＯＳトランジスタ作製→容量作製→層間絶縁膜成膜および配線のような流れとなる。図６は本発明を用いたロジックデバイス作製工程のフロー図である。
【００７３】
以下に本発明の工程が含まれるＭＯＳトランジスタ作製前工程の中でも、特に本発明と関連の深いＭＯＳ構造の作製について説明する。
【００７４】
（基板）
【００７５】
基板にはＰ型もしくはＮ型のシリコン基板を用い、比抵抗が１〜３０Ωｃｍ、面方位（１００）のものを用いる。
【００７６】
シリコン基板上には目的に応じ、ＳＴＩやＬＯＣＯＳ等の素子分離工程やチャネルインプラが施されており、ゲート酸化膜やゲート絶縁膜が成膜されるシリコン基板表面には犠牲酸化膜が成膜されている（図６（Ａ））。
【００７７】
（ゲート絶縁膜成膜前の洗浄）
一般にＡＰＭ（アンモニア、過酸化水素水、純水の混合液）とＨＰＭ（塩酸、過酸化水素水、純水の混合液）およびＤＨＦ（フッ酸と純水の混合液）を組み合わせたＲＣＡ洗浄によって犠牲酸化膜と汚染要素（金属や有機物、パーティクル）を除去する。必要に応じ、ＳＰＭ（硫酸と過酸化水素水の混合液）、オゾン水、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）、塩酸水（塩酸と純水の混合液）、有機アルカリなどを用いる時もある。
【００７８】
（下地酸化膜の形成）
洗浄に引き続き、熱ＣＶＤ装置（図示せず）においてＣＶＤ酸化膜（ＨＴＯ：High Temperature Oxide）が形成される（図６（Ｂ））。
【００７９】
次いでプラズマ処理ユニット３２（図２）内の真空容器５０の側壁に設けたゲートバルブ（図示せず）を開いて、搬送アーム３７、３８により、前記シリコン基板１表面にＣＶＤ酸化膜（ＨＴＯ、２１（図１（ｂ））が形成されたウエハＷを載置台５２（図３）上に載置し、プラズマ酸化によるＨＴＯの改質を行う（図６（Ｂ））。
【００８０】
ゲートバルブを閉じて内部を密閉した後、真空ポンプ５５により排気管５３を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部６１より例えば２．４５ＧＨｚ（２２００Ｗ）のマイクロ波を発生させ、このマイクロ波を導波路により案内してＳＰＡ６０および天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
【００８１】
ここでマイクロ波は矩形導波管６３Ｄ内を矩形モードで伝送し、同軸導波変換器６３Ｃにて矩形モードから円形モードに変換され、円形モードで円筒形同軸導波管６３Ｂを伝送し、更に平板状導波路６３Ａを径方向に伝送していき、ＳＰＡ６０のスロット６０ａより放射され、天板５４を透過して真空容器５０に導入される。この際マイクロ波を用いているため高密度低電子温度のプラズマが発生し、またマイクロ波をＳＰＡ６０の多数のスロット６０ａから放射しているため、このプラズマが均一な分布なものとなる。
【００８２】
次いで、載置台５２の温度を調節してウエハＷを例えば４００℃に加熱しながら、ガス供給管７２よりクリプトンやアルゴン等の希ガスと、Ｏ₂ ガスとを、それぞれ２０００ｓｃｃｍ、２００ｓｃｃｍの流量で導入して酸素プラズマを発生させ、ＣＶＤ酸化膜（ＨＴＯ）の改質を実施する。図６（Ｂ）
【００８３】
（Ｈｉｇｈ−ｋＧａｔｅ絶縁膜の形成）
次に、ゲートバルブ（図示せず）を開き、真空容器５０内に搬送アーム３７、３８（図２）を進入させ、載置台５２上のウエハＷを受け取る。この搬送アーム３７、３８はウエハＷをプラズマ処理ユニット３２から取り出した後、隣接するＣＶＤ処理ユニット３３内の載置台にセットし、Ｈｉｇｈ−ｋ絶縁膜を形成する（ステップ２）。図６（Ｃ）
【００８４】
CVD処理ユニット３３内ではHigh-k絶縁膜形成に用いられるソースガスを所定の条件下にて導入し、ウェハWを適正に加熱することでHigh-k絶縁膜２２が成膜される（図１（e））。High-k物質としては例えばHfSiO膜が成膜される。ターシャリーブトキシハフニウム（HTB：Hf（OC2H5）４）とシランガス（SiH4）を処理室８２にそれぞれ１ｓｃｃｍ、４００ｓｃｃｍずつガス導入管８３を通じて導入し、処理室８２の圧力を５０Paに保持する。HTBの流量は液体マスフローコントローラ、シランガスの流量はガスマスフローコントローラの流量である。この雰囲気中で前記のHTOが成膜されたシリコン基板Wを350℃にて加熱し、基板上でHfとSiとOの反応種を反応させることでHfSiO膜を成膜する。処理時間を含めたプロセス条件を調整することで、4ｎｍのHfSiO膜を成膜する。（図６（e）、図１０）
【００８５】
次いで、プラズマ処理ユニット３２内で形成されたＨＴＯ／ＨｆＳｉＯ積層構造（図１（ａ）の２）の表面上に窒化処理が施された（図６（Ｄ））。
【００８６】
この表面窒化処理の際には、例えば、真空容器５０内にて、ウエハ温度が例えば４００℃、プロセス圧力が例えば６６．７Ｐａ（５００ｍＴｏｒｒ）の状態で、容器５０内にガス導入管よりアルゴンガスと、Ｎ₂ ガスとを、それぞれ２０００ｓｃｃｍ、１５０ｓｃｃｍの流量で導入する。
【００８７】
その一方で、マイクロ波電源部６１より例えば２Ｗ／ｃｍ^２のマイクロ波を発生させ、このマイクロ波を導波路により案内してＳＰＡ６０ｂおよび天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
【００８８】
この工程（表面窒化）では、導入されたガスはプラズマ化し、窒素ラジカルが形成される。この窒素ラジカルがウエハＷ上面上の絶縁膜上で反応し、比較的短時間で絶縁膜表面を窒化する。
【００８９】
この窒化処理を例えば20秒行うことで、HTO/HfSiO積層構造の誘電率が上昇し、微細化によって生じる蓄積容量の低下を防ぐことが出来る。また、耐酸化性およびボロンの突き抜け耐性が向上することで上部に電極を形成した際のデバイス特性の劣化を抑制することが出来る。引き続いてプラズマ処理ユニット32内にて前述のHTO改質に用いた条件と同じ条件にてプラズマ酸化処理を施し、HfSiO膜に含まれる有機物（炭素原子）を燃焼させ、膜特性の改善を行う。その後、HTO/HfSiO積層構造の形成されたウェハWをプラズマ処理ユニット３２から搬送アーム３７、３８によって取り出し、ロードロックユニット３４、３５を介して装置手前に設置されたカセットステージ43上にセットされたウェハカセットにローダーアーム４１、４２によって搬送される。
【００９０】
（ゲート電極用ポリシリコン成膜）
【００９１】
上記で形成したＨｉｇｈ−ｋゲート絶縁膜（下地膜を含む）上にＭＯＳトランジスタのゲート電極としてポリシリコン（アモルファスシリコンを含む）をＣＶＤ法にて成膜する。ゲート絶縁膜の成膜されたシリコン基板を５００℃から６５０℃の範囲内で加熱し、基板上にシリコンを含むガス（シラン、ジシラン等）を１０から１００Ｐａの圧力下で導入することでゲート絶縁膜上に膜厚５０ｎｍから５００ｎｍの電極用ポリシリコンを成膜する。ゲート電極としてはポリシリコンの代替として、シリコンゲルマニウムやメタル（Ｗ、Ｒｕ、ＴｉＮ、Ｔａ、Ｍｏなど）が用いられることがある（図６（Ｅ））。
【００９２】
（ゲートパターンニング、ソース／ドレイン形成、メタル電極形成）
その後、ゲートのパターンニング、選択エッチングを行い、ＭＯＳキャパシタを形成し（図６（Ｆ））、イオン打ち込み（インプラ）を施してソース、ドレインを形成する（図６（Ｇ））。その後アニールによりドーパント（チャネル、ソース、ドレインへインプラされたリン（Ｐ）、ヒ素（Ａｓ）、ホウ素（Ｂ）等）の活性化を行う。続いて後工程となる層間絶縁膜の成膜、パターンニング、選択エッチング、メタルの成膜を組み合わせた配線工程を経て本様態に関わるＭＯＳトランジスタが得られる（図６（Ｈ））。最終的にこのトランジスタ上部に様々なパターンで配線工程を施し、回路を作ることでロジックデバイスが完成する。
【００９３】
なお、本態様ではロジックデバイス製造への本発明の応用を例に取り上げ、Gate絶縁膜としてHTO/HfSiO積層構造を形成したが、それ以外の組成からなる絶縁膜を形成することも可能である。Gate絶縁膜としては、SiO2、Si3N4、SiONに代表される絶縁物質、およびTa2O5、ZrO2、HfO2、Al2O3、La2O3、TiO2、Y2O3、BST、STO、PZT、Pr2O3、Cd2O3、CeO2に代表されるHigh-k（高誘電率）物質、およびこれらの物質の化合物からなる群から選択される１又は２以上のものが挙げられる。
また、本態様ではロジックデバイス製造への本発明の応用のみを例に取り上げたが、本発明による絶縁膜の形成方法を、DRAMにおける蓄積ノード電極上の容量絶縁膜やフラッシュメモリーにおけるフローティングゲート電極上のインターポリ絶縁膜へ応用することも可能である。
【００９４】
また、絶縁膜の成膜方法として本態様では熱CVDのみを取り上げたが、成膜方法は任意であり、例えばプラズマCVD法やPVD法によって成膜を行うことも可能である。
【００９５】
以下、実施例により本発明を更に具体的に説明する。
【００９６】
【実施例】
図７、８に絶縁膜形成に本発明を用いたMOSキャパシタの電気特性評価結果を示す。本発明では積層構造を用いることとなっているが、ここではHTO単層の改質を行うことで発明の効果を検証した。
図７にHTO成膜後にプラズマ処理を施した場合とプラズマ処理を施さなかった場合のリーク特性を示す。横軸は電気的膜厚、縦軸はGate電圧-5VにおけるHTO酸化膜のリーク電流値である。図８は同様の膜の信頼性評価結果（TDDB：Time Dependant Dielectric Breakdown）の評価結果である。このグラフの横軸はQbd値（絶縁膜破壊電荷）縦軸は故障率を表す。本測定におけるデバイス構造は、以下１〜7のような方法で作成された。
1：基板
2：Gate酸化前洗浄
3：HTOの成膜
CVDによりHTO膜を成膜した。780℃に加熱した上記基板上にSiH2Cl2とN2Oをそれぞれ200sccm、400sccmずつ流し、圧力を60Paに保持して30分間処理を行い、60AのCVD酸化膜（High Temperature Oxide：HTO）を成膜した。
4：プラズマ酸化プロセス
3のHTO膜が成膜されたシリコン基板を次に示すような方法で改質した。3のHTO膜が成膜されたシリコン基板を真空（背圧1×10^-4Pa以下）の反応処理室に搬送した後、基板を温度400℃に保ち、希ガスと酸素とをそれぞれ1000sccm、20sccmずつ流し、圧力を130Pa（1Torr）に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材（SPA）を介して3W/cm2のマイクロ波を照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いて3のHTO膜の改質を行った。
５：Gate電極用ポリシリコン成膜
１〜４で形成したHTO膜の成膜されたシリコン基板上にGate電極としてポリシリコンをCVD法にて成膜した。HTOの成膜されたシリコン基板を630℃で加熱し、基板上にシランガス250sccmを33Paの圧力下で導入し30分保持することでHTO膜上に膜厚3000Aの電極用ポリシリコンを成膜した。
6：ポリシリコンへのP（リン）ドープ
５で作製された電極用ポリシリコンが成膜されたシリコン基板を850℃に過熱し、基板上にPO₂Cl₃ガスと酸素および窒素をそれぞれ350sccm、200sccm、20000sccmずつ常圧下で導入し24分間保持することでポリシリコン中にリンをドープした。
７：パターニング、Gateエッチ
６で作製したシリコン基板上にリソグラフィによりパターニングを施し、HF：HNO3：H2O＝１：60：60の比の薬液中にシリコン基板を3分間浸すことでパターニングされていない部分のポリシリコンを溶かし、MOSキャパシタを作製した。
測定は次に示すような方法で行った。まず、Gate電極面積が10000um2のキャパシタのCV、IV特性を評価した。CV特性は周波数100KHz、ゲート電圧を0Vから-5Vまで掃引し各電圧におけるCapacitanceを評価することで求めた。-5VにおけるCapacitanceの値から電気的膜厚を求めた。また、IV特性はゲート電圧を0Vから-5V程度まで掃引し、各電圧において流れる電流値（リーク電流値）を評価することで求めた。続いて、Gate電極面積が10000um2のキャパシタに-0.1A/cm2の一定電流のストレスを印加し、絶縁破壊が生じるまでの時間（Break Down Time：Tbd）を測定した。電流ストレス-0.1A/cm2とTbdの積の絶対値を取り、絶縁破壊電荷（Qbd）を計算した。
図７に上記の方法によって成膜されたHTO膜と、比較の為にプラズマ処理を施さないHTO膜のリーク特性を示す。横軸は電気的膜厚、縦軸はGate電圧-5VにおけるHTO酸化膜のリーク電流値である。図７に示されるようにプラズマ処理を施しても電気的膜厚の分布は変化せず、またリーク電流値は約半分ほどに低下している。
図８は同様の膜の信頼性評価結果（TDDB：Time Dependant Dielectric Breakdown）の評価結果である。このグラフの横軸はQbd値（絶縁膜破壊電荷）縦軸は故障率を表す。図８に示されるように、HTO膜にプラズマ処理を施すことで信頼性（Qbd値）を2桁程度向上させることに成功した。
以上から、本発明を含む工程を用いることにより、良好なリーク特性および信頼性を持つHTO膜を形成することが可能となる。このHTO膜をHigh-k Gate絶縁膜の下地酸化膜として用いることで、良好な電気的特性を持つGate絶縁膜を形成することが期待できる。
上記の例では、本発明を用いて作製されたHTO膜をMOSキャパシタに応用した結果についてのみ言及しているが、本発明を用いて絶縁膜の積層構造を形成し、その絶縁膜をトランジスタのGate絶縁膜やメモリーデバイスの電極間絶縁膜に応用することでることで同様の効果を実現できる。
【００９７】
【発明の効果】
上述したように本発明によれば、高性能化および／又は低消費電力化等の優れた特性を有する電子デバイスのための優れた膜質の絶縁膜を与えることが可能な絶縁膜の改質方法が提供される。
【図面の簡単な説明】
【図１】本発明の下地絶縁膜の形成方法方法により製造可能な半導体装置の一例を示す模式的な垂直断面図である。
【図２】本発明の下地絶縁膜の形成方法方法を実施するための半導体製造装置の一例を示す模式平面図である。
【図３】本発明の下地絶縁膜の形成方法方法に使用可能なスロットプレインアンテナ（ＳＰＡ）プラズマ処理ユニットの一例を示す模式的な垂直断面図である。
【図４】本発明の下地絶縁膜の形成方法装置に使用可能なＳＰＡの一例を示す模式的な平面図である。
【図５】本発明の下地絶縁膜の形成方法方法に使用可能なＣＶＤ処理ユニットの一例を示す模式的な垂直断面図である。
【図６】本発明の製造方法を用いたトランジスタ作製工程の一例を示すフロー図である。
【図７】本発明を用いて形成されたHTO膜のリーク特性である。
【図８】本発明を用いて形成されたHTO膜の信頼性評価結果である。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for forming an insulating film. More specifically, the present invention modifies the insulating film by irradiating the insulating film formed by CVD (Chemical Vapor Deposition) with a plasma based on a processing gas containing at least a rare gas. The present invention relates to a method for forming an insulating film including a step of performing The reforming method of the present invention can be particularly suitably used when the film obtained by this reforming is used as a gate insulating film of a transistor or an inter-electrode insulating film of a memory device.
[0002]
[Prior art]
Although the present invention is generally and widely applicable to the manufacture of materials for electronic devices such as semiconductors, semiconductor devices, liquid crystal devices, etc., here, for convenience of explanation, a technology for forming a gate insulating film of a transistor in a semiconductor device will be described. And its background will be described as an example.
[0003]
Various treatments such as formation of an oxide film and other insulating films, film formation by CVD and the like, etching, and the like are performed on substrates for semiconductors and electronic device materials such as silicon.
[0004]
It is no exaggeration to say that the recent improvement in the performance of semiconductor devices has been developed on the miniaturization technology of the devices such as transistors. At present, techniques for miniaturizing transistors are being improved with the aim of further improving the performance. With the recent demand for miniaturization and higher performance of semiconductor devices, the need for higher performance insulating films (for example, in terms of leak current) has been significantly increased. This means that even if the leakage current is of such a level as to be practically not a problem in a conventional relatively low-density device, a large amount of power is required in a recent miniaturized and / or high-performance device. Is likely to be consumed. In particular, low power consumption devices are indispensable for the development of portable electronic devices in the so-called ubiquitous society (information society using electronic devices connected to networks anytime as a medium), which has begun in recent years. This is a very important issue.
[0005]
Typically, for example, in the development of next-generation MOS transistors, the thinning of the gate insulating film is approaching its limit as the above-described miniaturization technology advances, and major issues to be overcome have appeared. . That is, as a process technology, a silicon oxide film (SiO 2) currently used as a gate insulating film is used.₂) Can be reduced to the limit (at the level of 1 to 2 atomic layers), but when the film thickness is reduced to a thickness of 2 nm or less, the exponential increase of the leak current due to the direct tunnel due to the quantum effect occurs. This causes a problem of increased power consumption.
[0006]
Currently, the IT (Information Technology) market is moving from fixed electronic devices (devices that supply power from outlets) typified by desktop personal computers and home phones to "ubiquitous network society" that can access the Internet anytime, anywhere. Is about to change. Therefore, in the very near future, mobile terminals such as mobile phones and car navigation systems are expected to become mainstream. Such a mobile terminal is required to be a high-performance device itself, but at the same time, even when driven by a small, lightweight battery, battery, or the like, which is not so required by the above-described fixed device, the mobile terminal is long. It is assumed that it has a function that can withstand use of time. Therefore, in the mobile terminal, it is extremely important to reduce the power consumption while improving the performance.
[0007]
Typically, for example, in the development of a next-generation MOS transistor, there is a problem that when miniaturization of a high-performance silicon LSI is pursued, leakage current increases and power consumption also increases. Therefore, in order to reduce the power consumption while pursuing the performance, it is necessary to improve the characteristics of the MOS transistor without increasing the gate leakage current.
[0008]
In order to meet the demand for realizing such a high-performance and low-power-consumption transistor, various methods (for example, modification of a silicon oxide film and use of a silicon oxynitride film SiON) have been proposed. One of the promising techniques is a High-k (high dielectric constant) material, ie, SiO₂It is the development of a gate insulating film using a material having a higher dielectric constant than the film. By using such a high-k material, it is possible to make EOT (Equivalent Oxide Thickness), which is a SiO2 equivalent film thickness, smaller than a physical film thickness. That is, it is possible to use a physically thick film even with the same EOT as SiO2, and a large reduction in power consumption can be expected. As such a High-k material, at present, SiO 2 is used.₂Various materials or substances having a higher dielectric constant than the film are listed as candidates.
[0009]
A silicon oxide film (SiO2) formed using an oxidation method has been used as a gate insulating film of a conventional transistor. The Si / SiO2 interface formed by this method has good characteristics and features such as fast carrier mobility during transistor operation. In addition, problems such as variations in threshold voltage due to boron penetration in PMOS and PMOS have come to occur.
[0010]
The aforementioned high-k material, which is a promising candidate for the gate insulating film of next-generation transistors, cannot be formed using the same oxidation method as the conventional oxide film formation. The film is formed by the method. In the conventional film forming technology, when forming a high-k material on a large area (for example, a silicon wafer having a diameter of 200 mm), it is necessary to form the film at a low temperature of 500 degrees or less in order to maintain uniformity of the film thickness and film quality. In this case, a large number of dangling bonds of atoms in the film due to the low-temperature process are generated, which may degrade the film characteristics. In the case of high-k film formation by thermal CVD, Zr (OC (CH_Three)_Three)_Four, Hf (OC_TwoH_Five)_FourIn many cases, an organic metal source such as that described above is used, but in this case, since carbon atoms are contained in the film, characteristic deterioration such as a decrease in dielectric constant and an increase in traps in the film is observed (Non-Patent Document 1). Further, when a film is formed directly on a silicon substrate by the CVD method, there is a significant deterioration in interface characteristics. Therefore, when a high-k material is used for the gate insulating film, a laminated structure in which a thin (〜１０10 A) oxide film (underlying oxide film) is formed at the interface is used to improve the interface characteristics between the insulating film and the Si substrate. ing.
[0011]
Since the target film thickness of the gate insulating film using a high-k substance is 12 A or less, a thin insulating film of 10 A or less is required as the base oxide film. However, when a thin oxide film of 10 A or less is directly formed on a Si substrate by a conventional thermal oxidation or plasma oxidation technique, it is necessary to perform the treatment at a low temperature in order to control the film thickness. Leakage current increases, interface characteristics deteriorate, and the like, making it difficult to use this oxide film as a base oxide film. In addition, the oxide film formed by the CVD method, in which the control of the film thickness is relatively easy, has more dangling bonds of silicon due to oxygen deficiency than the oxide film formed by thermal oxidation or plasma oxidation. Inferior in leak characteristics, reliability, and interface characteristics.
In addition, with the demand for miniaturization and low power consumption, the same problems as transistors, such as higher dielectric constant, higher reliability, and lower leakage current, have arisen in the inter-electrode insulating film of DRAM and flash memory. (Non-Patent Document 2).
[Non-patent document 1]
ZrO_Two film growth by chemical vapor deposition using zirconium tetra-tert-butoxide, M.A.Cameron, S.M.George, Thin Solid Films, 348 (1999), pp.90-98
[Non-patent document 2]
Ta for DRAM_TwoO_FiveCapacitor formation technology, Satoshi Kamiyama, Applied Physics, Vol. 69, No. 9, pp. 1067-1073 (2000)
[0012]
[Problems to be solved by the invention]
An object of the present invention is to provide a method for forming an insulating film capable of providing an insulating film which has solved the above-mentioned disadvantages of the prior art.
[0013]
Another object of the present invention is to provide a method for forming an insulating film capable of providing an insulating film with excellent film quality for an electronic device having excellent characteristics such as high performance and / or low power consumption. It is in.
[0014]
[Means for Solving the Problems]
The inventor of the present invention has conducted intensive research and has conducted a study on an insulating film based on vapor deposition, using a laminated structure made of a plurality of materials, and further irradiating the insulating film with plasma based on a processing gas containing at least a rare gas. It has been found that modifying the insulating film is extremely effective for achieving the above object.
[0015]
The method for forming an insulating film of the present invention is based on the above findings. More specifically, an insulating film formed by a method based on vapor deposition on a substrate for an electronic device is formed by laminating a plurality of layers. A film is formed so as to have a structure, and the above-described plasma treatment is performed to modify the insulating film to improve characteristics. The plasma treatment can be devised as necessary, for example, each time a layer is formed or after all layers are formed, so that an optimal reforming effect can be easily obtained, and the degree of freedom in process control is large. In addition, the materials used for the plurality of layers can be selected from a wide range, such as a case where they are all made of the same substance, a case where they are made of different substances, and a case where some of them are the same. By changing the method of introducing the plasma reforming process and the combination of the insulating material, formation of an insulating film having suitable insulating properties under arbitrary process control can be expected.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described more specifically with reference to the drawings as necessary. In the following description, “parts” and “%” representing quantitative ratios are based on mass unless otherwise specified.
(Modification method)
[0017]
In the present invention, an insulating film based on vapor deposition deposited on a substrate for an electronic device is irradiated with plasma based on a processing gas containing at least an oxygen atom-containing gas to modify the insulating film. .
[0018]
(Substrate for electronic devices)
[0019]
The substrate for an electronic device that can be used in the present invention is not particularly limited, and may be appropriately selected from one or a combination of two or more known substrates for an electronic device. Examples of such a substrate for an electronic device include a semiconductor material and a liquid crystal device material. Examples of the semiconductor material include a material mainly containing single crystal silicon, a material mainly containing metal, a material mainly containing quartz, and the like.
[0020]
(Insulation film based on oxidation and nitridation)
When applying the present invention to the gate insulating film of a transistor, the first layer immediately above the substrate is a silicon oxide film formed by a thermal oxidation (nitriding) method, a plasma oxidation (nitriding) method, or a catalytic oxidation (nitriding) method. (SiO2), a silicon oxynitride film (SiON), and a silicon nitride film (Si3N4) film.
[0021]
(Insulation film based on vapor deposition)
[0022]
As long as the insulating film is based on vapor deposition, a film formed by a known vapor deposition such as PVD or CVD can be used without any particular limitation. When this insulating film contains a High-k material, as a method of forming the High-k film, there are PVD represented by techniques such as electron beam evaporation and sputtering, hot wire CVD using a catalytic reaction, and plasma. Although a plasma CVD using a radical forming reaction by the above method can be used, it is preferable to use a thermal CVD method from the viewpoint of uniformity and film quality.
[0023]
(Modification of insulating film by plasma)
[0024]
The above insulating film is modified by plasma. The type of gas used at this time can be selected as follows depending on the purpose.
The reforming treatment using plasma is roughly classified into two cases: a case using oxygen plasma composed of a gas containing a rare gas and oxygen atoms, and a case using nitrogen plasma composed of a gas containing a rare gas and nitrogen atoms.
When a gas containing a rare gas and an oxygen atom is used, a large amount of oxygen radicals are generated and an oxidation reaction occurs. Therefore, when an oxidation treatment according to the present invention is applied to an insulation film formed by CVD using an organic metal source, organic substances (carbon atoms) contained in the insulation film in a large amount are burned by oxidation to improve the film quality. The effect of improving is expected. In addition, when applied to a CVD oxide film, the characteristics can be expected to be improved by terminating the dangling bonds of Si present in the film with oxygen.
When a gas containing a rare gas and a nitrogen atom is used, a large amount of nitrogen radicals are generated and a nitridation reaction occurs. The inclusion of nitrogen atoms in the insulating film increases the dielectric constant of the film, so that the film can be suitably applied to miniaturization of capacitors and the like. Further, since the oxidation resistance of the insulating film is improved by performing the nitriding, when the insulating film between the electrodes of the capacitor is subjected to the nitriding and the metal electrode is formed thereon, the oxidation of the upper metal electrode is suppressed. It is possible to avoid problems such as peeling of the substrate and a decrease in the dielectric constant. Further, by performing the nitriding, the effect of preventing the penetration of boron in the PMOS device is improved, so that it is possible to suppress characteristic deterioration such as variation in threshold voltage of the PMOS device.
When applied to a laminated structure, the modification by plasma can be arbitrarily introduced during the formation of each layer. For example, the following various introduction methods can be considered.
First layer deposition → plasma oxidation → second layer deposition → plasma nitridation → third layer deposition → plasma oxidation → electrode formation
First layer formation → Second layer formation → Third layer formation → Plasma nitriding → Electrode formation
First layer formation → second layer formation → plasma oxidation → third layer formation → plasma nitridation → electrode formation
First layer formation → plasma oxidation → second layer formation → plasma nitridation → plasma oxidation → electrode formation
First layer formation → plasma oxidation → second layer formation → plasma nitridation → electrode formation
By combining the conventional film forming method as described above with a plasma modification process, an insulating film having suitable characteristics can be formed.
[0025]
The plasma to be used for modifying the insulating film is not particularly limited. That is, a parallel plate RF plasma, an induction coil (ICP) plasma, an ECR plasma, or a SPA plasma described below, which is currently used, can be used.
[0026]
These plasma characteristics have the following characteristics. Generally, the parallel plate type RF plasma has an electron density of 1E9 to 11 / cm.³And the electron temperature is 3 to 4 eV. This is a plasma with a low electron density and a high electron temperature.Because of the low electron density, it is not possible to form enough reactive species, and because of the high electron temperature, charge injection into the film or plasma damage to the substrate may occur. Tends to occur.
[0027]
In the ICP plasma, the density is 1E10 to 12 / cm.³However, the electron temperature is as high as 3 to 4 eV, and damage tends to occur. Furthermore, the electron density of the ECR plasma is also 1E9-13 / cm.³However, the electron temperature is as high as 2 to 7 eV, the electron density and the temperature are trade-offs, and it is relatively difficult to form a high density and low electron temperature plasma. is there. In addition, since all plasmas have a common problem that it is difficult to increase the area, it is extremely difficult to apply them to a 300 mm wafer process, which is expected to greatly develop in terms of mass productivity in the future (Improvement of Electrical Properties). for High-k Dielectrics Grown by MOCVD via Cyclic Remote Plasma Oxidation, Sadayoshi Horii et al. Extended Abstracts of the SSDM, Nagoya, 2002, pp.172-173).
[0028]
The following SPA plasma is preferably used because it is easy to form high-density and low-electron-temperature plasma and it is easy to cope with an increase in area (Characterization of Ultra Thin Oxynitride Formed by Radical Nitridation). withSlot Plane Antenna Plasma, Takuya Sugawara et al. Extended Abstracts of the SSDM, Nagoya, 2002, pp. 714-715).
[0029]
(Flat antenna member)
[0030]
In the method for manufacturing an electronic device material according to the present invention, plasma is formed with a low electron temperature and high density by irradiating microwaves through a planar antenna member (SPA: Slot Plane Antenna) having a plurality of slots. In the present invention, since the insulating film is modified using plasma having such excellent characteristics, a process with low plasma damage and high reactivity at low temperatures can be performed.
[0031]
(Treatment gas conditions)
[0032]
In the modification of the insulating film of the present invention, the following conditions can be suitably used from the viewpoint of the characteristics of the insulating film to be formed by the modification.
[0033]
Noble gas (for example, Kr, Ar, He or Xe): 500 to 3000 sccm, more preferably 1000 to 2000 sccm,
[0034]
O₂: 10 to 500 sccm, more preferably 10 to 300 sccm,
[0035]
Temperature: room temperature (25 ° C.) to 600 ° C., more preferably 250 to 500 ° C., particularly preferably 250 to 400 ° C.
[0036]
Pressure: 3 to 400 Pa, more preferably 67 to 270 Pa, particularly preferably 67 to 130 Pa
[0037]
Microwave: 0.7-4.5 W / cm², More preferably 1.4 to 3.6 W / cm²And particularly preferably 1.4 to 2.8 W / cm²
[0038]
According to the present invention, a high-quality insulating film can be formed. Therefore, by forming another layer (for example, an electrode layer) on the insulating film and performing a process in a later step, it is easy to form a structure of a semiconductor device having excellent characteristics.
[0039]
(One embodiment of manufacturing apparatus)
[0040]
Hereinafter, one embodiment of a semiconductor manufacturing apparatus suitably used in the manufacturing method of the present invention will be described.
[0041]
(One Embodiment of Semiconductor Device)
First, an example of the structure of a semiconductor device that can be manufactured by the method for manufacturing an electronic device material according to the present invention will be described with reference to FIG. 1, which illustrates a semiconductor device having a MOS structure including a gate insulating film as an insulating film.
[0042]
Referring to FIG. 1A, reference numeral 1 in FIG. 1A denotes a silicon substrate, 11 denotes a field oxide film, 2 denotes a gate insulating film, and 13 denotes a gate electrode. As described above, according to the manufacturing method of the present invention, an extremely thin and high quality gate insulating film 2 can be formed. The gate insulating film 2 is made of a high quality insulating film formed at the interface with the silicon substrate 1 as shown in FIG.
[0043]
In this example, the high-quality insulating film 2 is formed by modifying a silicon oxide film (High Temperature Oxide: HTO) formed by thermal CVD with oxygen plasma using a rare gas and an oxygen gas as processing gases. 1st layer (21 in FIG. 1 (b)) and a second layer (22 in FIG. 1 (b)) formed by modifying HfSiO formed by thermal CVD with nitrogen plasma and oxygen plasma. And a laminated structure of
Examples of specific steps are shown below. SiH2Cl2 and N2O were flowed at 200 sccm and 400 sccm, respectively, on a silicon substrate heated to 780 ° C., and the pressure was maintained at 60 Pa for 5 minutes to form a 10A CVD silicon oxide film (HTO). The silicon substrate on which the HTO film has been formed is plasma-modified by the following method. The silicon substrate on which the HTO is formed is heated to 400 ° C., and a rare gas and oxygen are flowed over the wafer at 2000 sccm and 200 sccm, respectively, and the pressure is maintained at 130 Pa. In the atmosphere, a plasma containing oxygen and a rare gas is formed by irradiating a microwave of 3 W / cm2 for 10 seconds through a planar antenna member (SPA) having a plurality of slots, and the HTO of the HTO is formed using the plasma. The aim is to improve the film properties by reforming and terminating the dangling bonds of Si existing in the film by oxygen atoms. Further, an HfSiO film is formed on the modified HTO film. Tertiary butoxyhafnium (HTB: Hf (OC2H5) 4) and silane gas (SiH4) are introduced at 1 sccm and 400 sccm, respectively, and the pressure is maintained at 50 Pa. The flow rate of the HTB is the flow rate of the liquid mass flow controller, and the flow rate of the silane gas is the flow rate of the gas mass flow controller. In this atmosphere, the silicon substrate on which the HTO is formed is heated at 350 ° C., and the Hf, Si and O reactive species are reacted on the substrate to form an HfSiO film. By adjusting the process conditions including the processing time, a 4 nm HfSiO film is formed. The HTO / HfSiO laminated structure is further modified using nitrogen plasma and oxygen plasma as follows. The substrate is heated to 400 ° C., and a rare gas and nitrogen are flowed over the wafer at 2000 sccm and 150 sccm, respectively, and the pressure is kept at 130 Pa. In the atmosphere, a plasma containing nitrogen and a rare gas is formed by irradiating a microwave of 3 W / cm2 for 10 seconds through a planar antenna member (SPA) having a plurality of slots, and this plasma is used for HTO / Nitriding of the HfSiO laminated structure is performed to improve the dielectric constant and oxidation resistance. Furthermore, the same oxygen plasma treatment as in HTO reforming is applied to combust organic substances (carbon atoms) contained in a large amount in the film to improve the film characteristics. Since the nitridation treatment is performed before the final oxidation, an excessive increase in film thickness due to oxidation is suppressed, and the formation of a gate insulating film having good characteristics with an electrical film thickness of about 2 nm can be expected in the end.
[0044]
On the surface of the insulating film 2, a gate electrode 13 mainly composed of silicon (polysilicon or amorphous silicon) or metal is further formed.
[0045]
Subsequently, a semiconductor manufacturing apparatus for forming the above-described gate insulating film 2 will be described as one embodiment of a manufacturing method.
[0046]
FIG. 2 is a schematic view (schematic plan view) showing an example of the entire configuration of a semiconductor manufacturing apparatus 30 for forming a gate insulating film according to the present invention. The semiconductor manufacturing apparatus 30 mainly includes a CVD processing unit 33 for forming an insulating film, a plasma processing unit 32 for modifying the insulating film formed in the CVD processing unit 33, and a transfer system necessary for performing the processing. It is configured. Here, only the structure of each device will be described in detail, and a description of steps including a flow of a wafer in actual processing will be described in one embodiment of a logic device manufacturing described later.
[0047]
As shown in FIG. 2, a transfer chamber 31 for transferring the wafer W (FIG. 3) is provided substantially at the center of the semiconductor manufacturing apparatus 30, and is arranged so as to surround the transfer chamber 31. A plasma processing unit 32, a CVD processing unit 33, two load lock units 34 and 35 for performing communication / blocking operations between the processing chambers, and a heating unit 36 for performing various heating operations are provided. ing.
[0048]
A pre-cooling unit 45 and a cooling unit 46 for performing various pre-cooling operations or cooling operations are arranged beside the load lock units 34 and 35, respectively.
[0049]
Transfer arms 37 and 38 are provided inside the transfer chamber 31, and can transfer the wafer W (FIG. 2) between the units 32 to 36.
[0050]
Loader arms 41 and 42 are arranged on the near side of the load lock units 34 and 35 in the drawing. These loader arms 41 and 42 can transfer wafers W in and out of four cassettes 44 set on a cassette stage 43 disposed on the front side.
[0051]
(One embodiment of the device for reforming the absolute green film)
[0052]
FIG. 3 is a schematic cross-sectional view in the vertical direction of a plasma processing unit 32 that can be used for modifying the gate insulating film 2.
[0053]
Referring to FIG. 3, reference numeral 50 denotes a vacuum container formed of, for example, aluminum. An opening 51 larger than a substrate (eg, a wafer W) is formed on the upper surface of the vacuum vessel 50. The opening 51 is formed of a dielectric material such as quartz or aluminum oxide so as to close the opening 51. A cylindrical top plate 54 is provided. On the side wall on the upper side of the vacuum vessel 50, which is the lower surface of the top plate 54, for example, gas supply pipes 72 are provided at 16 positions evenly arranged along the circumferential direction. From O₂Or noble gas, N₂And H₂The processing gas containing one or more kinds selected from the above is uniformly supplied to the vicinity of the plasma region P of the vacuum vessel 50 without unevenness.
[0054]
On the outside of the top plate 54, a high-frequency power supply unit is formed via a planar antenna member having a plurality of slots, for example, a slot plane antenna (SPA) 60 made of a copper plate, for example, a 2.45 GHz microwave. A waveguide 63 connected to a microwave power supply 61 for generating a wave is provided. The waveguide 63 includes a flat flat waveguide 63A having a lower edge connected to the SPA 60, a cylindrical waveguide 63B having one end connected to the upper surface of the circular waveguide 63A, and a cylindrical waveguide 63B having one end connected to the upper surface of the circular waveguide 63A. A coaxial waveguide converter 63C connected to the upper surface of the tube 63B, and a rectangular waveguide having one end connected at right angles to the side surface of the coaxial waveguide converter 63C and the other end connected to the microwave power supply unit 61. 63D.
[0055]
Here, in the present invention, the UHF and the microwave are referred to as a high frequency region. That is, the high-frequency power supplied from the high-frequency power supply unit is 300 MHz or more and 2500 MHz or less, including UHF of 300 MHz or more and microwaves of 1 GHz or more, and the plasma generated by these high-frequency powers is called high-frequency plasma. .
[0056]
Inside the cylindrical waveguide 63B, one end of the shaft portion 62 made of a conductive material is connected to substantially the center of the upper surface of the SPA 60, and the other end is connected to the upper surface of the cylindrical waveguide 63B. The waveguide 63B is provided coaxially, whereby the waveguide 63B is configured as a coaxial waveguide.
[0057]
A mounting table 52 for the wafer W is provided in the vacuum vessel 50 so as to face the top plate 54. The mounting table 52 has a built-in temperature controller (not shown), so that the mounting table 52 functions as a hot plate. Further, one end of an exhaust pipe 53 is connected to the bottom of the vacuum vessel 50, and the other end of the exhaust pipe 53 is connected to a vacuum pump 55.
[0058]
(One embodiment of SPA)
[0059]
FIG. 4 is a schematic plan view showing an example of the SPA 60 that can be used in the electronic device material manufacturing apparatus of the present invention.
[0060]
As shown in FIG. 4, in the SPA 60, a plurality of slots 60a, 60a,... Are formed concentrically on the surface. Each slot 60a is a substantially rectangular through groove, and adjacent slots are arranged so as to be orthogonal to each other to form a letter "T" of a substantially alphabet. The length and the arrangement interval of the slots 60 a are determined according to the wavelength of the microwave generated from the microwave power supply unit 61.
[0061]
(One mode of CVD processing unit)
[0062]
FIG. 5 is a schematic vertical sectional view showing an example of the CVD processing unit 33 which can be used in the electronic device material manufacturing apparatus of the present invention.
[0063]
As shown in FIG. 5, the processing chamber 82 of the CVD processing unit 33 is formed in an airtight structure by, for example, aluminum or the like. Although not shown in FIG. 5, the processing chamber 82 is provided with a heating mechanism and a cooling mechanism.
[0064]
As shown in FIG. 5, a gas introduction pipe 83 for introducing a gas is connected to an upper center of the processing chamber 82, and the inside of the processing chamber 82 and the inside of the gas introduction pipe 83 are communicated. Further, the gas introduction pipe 83 is connected to a gas supply source 84. Then, a gas is supplied from a gas supply source 84 to a gas introduction pipe 83, and the gas is introduced into the processing chamber 82 via the gas introduction pipe 83. As this gas, silane or dichlorosilane, which is a raw material for forming a gate insulating film, or an organic metal substance vaporized from a liquid through a vaporizer (heating evaporator) (for example, Hf (OC_TwoH_Five)_Four, Ta (OC_TwoH_Five)_Five) Can be used, and if necessary, an inert gas can be used as a carrier gas.
[0065]
A gas exhaust pipe 85 for exhausting gas in the processing chamber 82 is connected to a lower portion of the processing chamber 82, and the gas exhaust pipe 85 is connected to an exhaust unit (not shown) including a vacuum pump or the like. The gas in the processing chamber 82 is exhausted from the gas exhaust pipe 85 by this exhaust means, and the inside of the processing chamber 82 is set to a desired pressure.
[0066]
A mounting table 87 on which the wafer W is mounted is disposed below the processing chamber 82.
[0067]
In the embodiment shown in FIG. 5, the wafer W is mounted on the mounting table 87 by an electrostatic chuck (not shown) having substantially the same diameter as the wafer W. The mounting table 87 is provided with a heat source means (not shown) therein, and has a structure capable of adjusting the processing surface of the wafer W mounted on the mounting table 87 to a desired temperature.
[0068]
The mounting table 87 has a mechanism that can rotate the mounted wafer W as necessary.
[0069]
In FIG. 5, an opening 82a for taking in and out the wafer W is provided on the wall surface of the processing chamber 82 on the right side of the mounting table 87, and the opening and closing of the opening 82a moves the gate valve 98 in the vertical direction in the figure. It is done by doing. In FIG. 5, a transfer arm (not shown) for transferring the wafer W is provided adjacent to the right side of the gate valve 98, and the transfer arm enters and exits the processing chamber 82 through the opening 82a, and is set on the mounting table. The wafer W is placed on the wafer 87, and the processed wafer W is unloaded from the processing chamber 82.
[0070]
Above the mounting table 87, a shower head 88 as a shower member is provided. The shower head 88 is formed so as to partition a space between the mounting table 87 and the gas introduction pipe 83, and is formed of, for example, aluminum or the like.
[0071]
The shower head 88 is formed such that the gas outlet 83 a of the gas introduction pipe 83 is located at the center of the upper part thereof, and the gas is introduced into the processing chamber 82 through the gas supply hole 89 provided at the lower part of the shower head 88. I have.
(One aspect of logic device manufacturing)
[0072]
One embodiment in which the present invention is applied to the manufacture of a logic device will be described. Such a mode is roughly divided into a flow such as element isolation → MOS transistor production → capacitance production → interlayer insulating film formation and wiring. FIG. 6 is a flowchart of a logic device manufacturing process using the present invention.
[0073]
Hereinafter, among the pre-processes for manufacturing a MOS transistor including the process of the present invention, the manufacture of a MOS structure which is particularly relevant to the present invention will be described.
[0074]
(substrate)
[0075]
As the substrate, a P-type or N-type silicon substrate having a specific resistance of 1 to 30 Ωcm and a plane orientation (100) is used.
[0076]
Depending on the purpose, a device isolation process such as STI or LOCOS or channel implantation is performed on the silicon substrate, and a sacrificial oxide film is formed on the silicon substrate surface on which the gate oxide film and the gate insulating film are formed. (FIG. 6A).
[0077]
(Cleaning before gate insulating film formation)
Generally, RCA cleaning is performed by combining APM (a mixture of ammonia, hydrogen peroxide, and pure water) with HPM (a mixture of hydrochloric acid, hydrogen peroxide, and pure water) and DHF (a mixture of hydrofluoric acid and pure water). Remove sacrificial oxide and contaminants (metals, organics, particles). If necessary, SPM (mixed solution of sulfuric acid and hydrogen peroxide solution), ozone water, FPM (mixed solution of hydrofluoric acid, hydrogen peroxide solution, pure water), hydrochloric acid solution (mixed solution of hydrochloric acid and pure water), organic Sometimes an alkali or the like is used.
[0078]
(Formation of base oxide film)
Subsequent to the cleaning, a CVD oxide film (HTO: High Temperature Oxide) is formed in a thermal CVD apparatus (not shown) (FIG. 6B).
[0079]
Next, a gate valve (not shown) provided on the side wall of the vacuum chamber 50 in the plasma processing unit 32 (FIG. 2) is opened, and the transfer arms 37 and 38 allow the CVD oxide film (HTO, 21) to be formed on the surface of the silicon substrate 1. The wafer W on which (FIG. 1B) is formed is mounted on the mounting table 52 (FIG. 3), and HTO is reformed by plasma oxidation (FIG. 6B).
[0080]
After closing the gate valve to seal the inside, the internal atmosphere is evacuated by the vacuum pump 55 through the exhaust pipe 53 to evacuate to a predetermined degree of vacuum and maintain the predetermined pressure. On the other hand, a microwave of, for example, 2.45 GHz (2200 W) is generated from the microwave power supply unit 61, and the microwave is guided by a waveguide and introduced into the vacuum vessel 50 through the SPA 60 and the top plate 54, thereby forming a vacuum. High-frequency plasma is generated in the upper plasma region P in the container 50.
[0081]
Here, the microwave is transmitted in the rectangular mode in the rectangular waveguide 63D, converted from the rectangular mode to the circular mode by the coaxial waveguide converter 63C, and transmitted through the cylindrical coaxial waveguide 63B in the circular mode. The light is transmitted through the flat waveguide 63A in the radial direction, radiated from the slot 60a of the SPA 60, transmitted through the top plate 54, and introduced into the vacuum vessel 50. At this time, since microwaves are used, plasma of high density and low electron temperature is generated, and since the microwaves are radiated from many slots 60a of the SPA 60, the plasma has a uniform distribution.
[0082]
Then, while adjusting the temperature of the mounting table 52 and heating the wafer W to, for example, 400 ° C., a rare gas such as krypton or argon and O_Two Gases are introduced at flow rates of 2000 sccm and 200 sccm, respectively, to generate oxygen plasma, thereby reforming the CVD oxide film (HTO). FIG. 6 (B)
[0083]
(Formation of High-k Gate Insulating Film)
Next, the gate valve (not shown) is opened, and the transfer arms 37 and 38 (FIG. 2) enter the vacuum vessel 50 to receive the wafer W on the mounting table 52. After taking out the wafer W from the plasma processing unit 32, the transfer arms 37 and 38 are set on a mounting table in the adjacent CVD processing unit 33 to form a High-k insulating film (step 2). FIG. 6 (C)
[0084]
In the CVD processing unit 33, a high-k insulating film 22 is formed by introducing a source gas used for forming a high-k insulating film under predetermined conditions and appropriately heating the wafer W. (E)). As the High-k substance, for example, an HfSiO film is formed. Tertiary butoxyhafnium (HTB: Hf (OC2H5) 4) and silane gas (SiH4) are introduced into the processing chamber 82 at 1 sccm and 400 sccm, respectively, through the gas introduction pipe 83, and the pressure in the processing chamber 82 is maintained at 50 Pa. The flow rate of the HTB is the flow rate of the liquid mass flow controller, and the flow rate of the silane gas is the flow rate of the gas mass flow controller. In this atmosphere, the silicon substrate W on which the HTO is formed is heated at 350 ° C., and a reactive species of Hf, Si and O is reacted on the substrate to form an HfSiO film. By adjusting the process conditions including the processing time, a 4 nm HfSiO film is formed. (FIG. 6 (e), FIG. 10)
[0085]
Next, nitriding was performed on the surface of the HTO / HfSiO laminated structure (2 in FIG. 1A) formed in the plasma processing unit 32 (FIG. 6D).
[0086]
At the time of this surface nitriding treatment, for example, in a vacuum vessel 50, at a wafer temperature of, for example, 400 ° C. and a process pressure of, for example, 66.7 Pa (500 mTorr), argon gas is introduced into the vessel 50 from a gas introduction pipe. , N_Two Gas is introduced at a flow rate of 2000 sccm and 150 sccm, respectively.
[0087]
On the other hand, for example, 2 W / cm²The microwave is guided by a waveguide and introduced into the vacuum vessel 50 through the SPA 60b and the top plate 54, whereby the high-frequency plasma is generated in the upper plasma region P in the vacuum vessel 50. Generate.
[0088]
In this step (surface nitriding), the introduced gas is turned into plasma, and nitrogen radicals are formed. The nitrogen radicals react on the insulating film on the upper surface of the wafer W, and nitride the insulating film surface in a relatively short time.
[0089]
By performing this nitriding treatment for, for example, 20 seconds, the dielectric constant of the HTO / HfSiO laminated structure increases, and it is possible to prevent a decrease in storage capacity caused by miniaturization. Further, by improving the oxidation resistance and the penetration resistance of boron, deterioration of device characteristics when an electrode is formed on the upper part can be suppressed. Subsequently, plasma oxidation is performed in the plasma processing unit 32 under the same conditions as those used for the above-described HTO reforming, and the organic substances (carbon atoms) contained in the HfSiO film are burned to improve the film characteristics. Thereafter, the wafer W on which the HTO / HfSiO laminated structure was formed was taken out of the plasma processing unit 32 by the transfer arms 37 and 38, and set on the cassette stage 43 installed in front of the apparatus via the load lock units 34 and 35. The wafer is transferred to the wafer cassette by the loader arms 41 and 42.
[0090]
(Polysilicon film for gate electrode)
[0091]
Polysilicon (including amorphous silicon) is formed as a gate electrode of a MOS transistor by a CVD method on the High-k gate insulating film (including the base film) formed as described above. The silicon substrate on which the gate insulating film is formed is heated in the range of 500 ° C. to 650 ° C., and a gas containing silicon (silane, disilane, or the like) is introduced onto the substrate under a pressure of 10 to 100 Pa to perform gate insulation. An electrode polysilicon having a thickness of 50 nm to 500 nm is formed on the film. As the gate electrode, silicon germanium or a metal (W, Ru, TiN, Ta, Mo, or the like) is sometimes used instead of polysilicon (FIG. 6E).
[0092]
(Gate patterning, source / drain formation, metal electrode formation)
Thereafter, gate patterning and selective etching are performed to form a MOS capacitor (FIG. 6F), and ion implantation (implantation) is performed to form a source and a drain (FIG. 6G). Thereafter, the dopants (phosphorus (P), arsenic (As), boron (B), etc., implanted into the channel, source, and drain) are activated by annealing. Subsequently, a MOS transistor according to the present embodiment is obtained through a wiring process in which a later process of forming an interlayer insulating film, patterning, selective etching, and forming a metal film is combined (FIG. 6H). Finally, a wiring process is performed on the upper portion of the transistor in various patterns to form a circuit, thereby completing a logic device.
[0093]
In this embodiment, the application of the present invention to the manufacture of logic devices is taken as an example, and the HTO / HfSiO laminated structure is formed as the gate insulating film. However, an insulating film having another composition can be formed. As the gate insulating film, an insulating material represented by SiO2, Si3N4, SiON, and a high-quality material represented by Ta2O5, ZrO2, HfO2, Al2O3, La2O3, TiO2, Y2O3, BST, STO, PZT, Pr2O3, Cd2O3, and CeO2. One or more selected from the group consisting of k (high dielectric constant) substances and compounds of these substances.
In this embodiment, only the application of the present invention to logic device manufacturing is taken as an example, but the method of forming an insulating film according to the present invention is applied to a capacitive insulating film on a storage node electrode in a DRAM and a floating gate electrode in a flash memory. It is also possible to apply to the interpoly insulating film.
[0094]
Further, in this embodiment, only thermal CVD is taken as a method for forming an insulating film, but the film forming method is arbitrary, and it is also possible to form a film by, for example, a plasma CVD method or a PVD method.
[0095]
Hereinafter, the present invention will be described more specifically with reference to examples.
[0096]
【Example】
7 and 8 show the results of evaluating the electrical characteristics of a MOS capacitor using the present invention for forming an insulating film. Although the present invention uses a laminated structure, the effect of the present invention was verified by modifying a single HTO layer.
FIG. 7 shows the leak characteristics when the plasma processing is performed after the HTO film formation and when the plasma processing is not performed. The horizontal axis represents the electrical film thickness, and the vertical axis represents the leak current value of the HTO oxide film at a Gate voltage of -5V. FIG. 8 shows the results of evaluating the reliability (TDDB: Time Dependant Dielectric Breakdown) of the same film. The horizontal axis of this graph represents the Qbd value (insulating film breakdown charge), and the vertical axis represents the failure rate. The device structure in this measurement was created by the following methods 1 to 7.
1: Board
2: Cleaning before gate oxidation
3: HTO deposition
An HTO film was formed by CVD. SiH2Cl2 and N2O were respectively flowed at 200 sccm and 400 sccm on the substrate heated to 780 ° C., and the pressure was maintained at 60 Pa for 30 minutes to form a 60 A CVD oxide film (High Temperature Oxide: HTO).
4: Plasma oxidation process
The silicon substrate on which the HTO film of No. 3 was formed was modified by the following method. After the silicon substrate on which the HTO film was formed was transferred to a vacuum (back pressure 1 × 10 ^ -4 Pa or less) reaction chamber, the substrate was maintained at a temperature of 400 ° C. and a rare gas and oxygen of 1000 sccm, respectively. The pressure was maintained at 130 Pa (1 Torr) by flowing 20 sccm each. A plasma containing oxygen and a rare gas is formed by irradiating microwaves of 3 W / cm2 through a planar antenna member (SPA) having a plurality of slots in the atmosphere, and the HTO film of 3 is formed using the plasma. Was modified.
5: Polysilicon film for Gate electrode
Polysilicon was formed as a gate electrode by a CVD method on the silicon substrate on which the HTO films formed in steps 1 to 4 were formed. The silicon substrate on which the HTO was formed was heated at 630 ° C., and 250 sccm of silane gas was introduced on the substrate under a pressure of 33 Pa, and held for 30 minutes to form a 3000 A-thick electrode polysilicon on the HTO film. .
6: P (phosphorus) doping to polysilicon
The silicon substrate on which the electrode polysilicon formed in step 5 was formed was heated to 850 ° C._TwoCl_ThreeThe polysilicon was doped with phosphorus by introducing a gas, oxygen and nitrogen at 350 sccm, 200 sccm and 20000 sccm, respectively, under normal pressure and holding for 24 minutes.
7: Patterning, Gate etch
Patterning is performed on the silicon substrate prepared in step 6 by lithography, and the polysilicon in the unpatterned portion is dissolved by immersing the silicon substrate in a chemical solution having a ratio of HF: HNO3: H2O = 1: 60: 60 for 3 minutes, A MOS capacitor was fabricated.
The measurement was performed by the following method. First, the CV and IV characteristics of a capacitor having a gate electrode area of 10,000 um2 were evaluated. The CV characteristics were obtained by sweeping the gate voltage from 0 V to -5 V at a frequency of 100 KHz and evaluating the capacitance at each voltage. The electrical film thickness was determined from the value of Capacitance at -5V. The IV characteristics were determined by sweeping the gate voltage from 0 V to about -5 V and evaluating the current value (leak current value) flowing at each voltage. Subsequently, a constant current stress of -0.1 A / cm2 was applied to a capacitor having a gate electrode area of 10000 um2, and the time until breakdown occurred (Break Down Time: Tbd) was measured. The absolute value of the product of the current stress -0.1 A / cm2 and Tbd was taken, and the dielectric breakdown charge (Qbd) was calculated.
FIG. 7 shows the leak characteristics of the HTO film formed by the above method and the HTO film not subjected to the plasma treatment for comparison. The horizontal axis represents the electrical film thickness, and the vertical axis represents the leak current value of the HTO oxide film at a Gate voltage of -5V. As shown in FIG. 7, even when the plasma processing is performed, the distribution of the electrical film thickness does not change, and the leak current value is reduced to about half.
FIG. 8 shows the results of evaluating the reliability (TDDB: Time Dependant Dielectric Breakdown) of the same film. The horizontal axis of this graph represents the Qbd value (insulating film breakdown charge), and the vertical axis represents the failure rate. As shown in FIG. 8, by performing plasma treatment on the HTO film, the reliability (Qbd value) was successfully improved by about two digits.
As described above, by using the steps including the present invention, it is possible to form an HTO film having good leak characteristics and reliability. By using this HTO film as a base oxide film of a high-k gate insulating film, it can be expected that a gate insulating film having good electrical characteristics will be formed.
In the above example, only the result of applying the HTO film manufactured by using the present invention to a MOS capacitor is described.However, a stacked structure of an insulating film is formed by using the present invention, and the insulating film is used for a transistor. The same effect can be realized by applying it to a gate insulating film or an insulating film between electrodes of a memory device.
[0097]
【The invention's effect】
As described above, according to the present invention, a method for modifying an insulating film capable of providing an insulating film with excellent film quality for an electronic device having excellent characteristics such as high performance and / or low power consumption. Is provided.
[Brief description of the drawings]
FIG. 1 is a schematic vertical sectional view showing an example of a semiconductor device that can be manufactured by a method for forming a base insulating film of the present invention.
FIG. 2 is a schematic plan view showing one example of a semiconductor manufacturing apparatus for carrying out a method for forming a base insulating film of the present invention.
FIG. 3 is a schematic vertical sectional view showing an example of a slot plane antenna (SPA) plasma processing unit that can be used in the method for forming a base insulating film of the present invention.
FIG. 4 is a schematic plan view showing an example of an SPA that can be used in the apparatus for forming a base insulating film of the present invention.
FIG. 5 is a schematic vertical sectional view showing an example of a CVD processing unit that can be used in the method for forming a base insulating film of the present invention.
FIG. 6 is a flowchart showing an example of a transistor manufacturing process using the manufacturing method of the present invention.
FIG. 7 shows a leak characteristic of an HTO film formed by using the present invention.
FIG. 8 is a reliability evaluation result of an HTO film formed by using the present invention.

Claims

When forming an insulating film including at least two layers on the surface of a substrate for an electronic device, it is preferable that at least one of the insulating film layers is modified by plasma irradiation based on a processing gas containing at least a rare gas. A method for forming an insulating film.

The method for forming an insulating film according to claim 1, wherein the substrate for an electronic device contains any one of a semiconductor material, a metal material, and an insulating material as a main component.

3. The method according to claim 1, wherein the plasma is formed by irradiating a microwave to a planar antenna member (Slot Plane Antenna). 4.

The insulating film is formed by any one of a thermal oxidation (nitridation) method, a plasma oxidation (nitridation) method, a catalytic oxidation (nitridation) method, a CVD method (chemical vapor deposition method), and a PVD method (physical vapor deposition method). The method for forming an insulating film according to any one of claims 1 to 3, wherein the film is formed by:

The insulating film has two or more layers including at least a first layer immediately above the surface of the substrate and a second layer formed on the first layer, and each of these layers is formed The method for forming an insulating film according to any one of claims 1 to 4, wherein the presence / absence and / or modification conditions of the modification treatment by the plasma irradiation are different.

The insulating film has a first layer immediately above the surface of the base material and two or more layers including at least a second layer formed on the first layer, and for each layer formed, The method for forming an insulating film according to any one of claims 1 to 4, wherein the reforming process is performed by plasma irradiation every time.

The insulating film has two or more layers including at least a first layer immediately above the base material surface and a second layer formed on the first layer, and all of these layers are The method for forming an insulating film according to claim 1, wherein after the formation, the modification treatment by the plasma irradiation is performed.

The insulating film according to any one of claims 1 to 7, wherein at least two layers constituting the insulating film are made of an insulating material, a high-k (high dielectric constant) material, or a compound of these materials. Forming method.

Said insulating _{_{_{material, SiO 2, Si 3 N 4}}} , method of forming a dielectric film according to claim 8 consisting of either SiON.

The High-k (high dielectric constant) _{_{_{material, Ta 2 O 5, ZrO 2}}} , HfO 2, Al 2 O 3, La2O 3, TiO 2, Y 2 O 3, BST, STO, PZT, Pr2O 3, Cd2O 3 10. The method for forming an insulating film according to claim 8, wherein the insulating film is made of any one of CeO ₂ and CeO ₂ .

The method for forming an insulating film according to claim 1, wherein at least two layers constituting the insulating film are formed by CVD and / or PVD.

SiO ₂ , Si ₃ N ₄ , SiON formed by a method of thermal oxidation (nitriding), plasma oxidation (nitriding), or catalytic oxidation (nitriding), and The method for forming an insulating film according to claim 1, wherein the insulating film is a layer selected from a compound of a substance.

The method of forming an insulating film according to any one of claims 1 to 12, wherein the type of the substance forming each of the at least two layers constituting the insulating film is one or more.

The method for forming an insulating film according to claim 1, wherein a substance forming each of the at least two layers constituting the insulating film is a different substance.

The method of forming an insulating film according to any one of claims 1 to 12, wherein a substance forming each of the at least two layers constituting the insulating film is the same substance.

The method for forming an insulating film according to claim 1, wherein the insulating film is used as a gate insulating film of a transistor.

Wherein a first layer is a silicon oxide film on the substrate just above that constitutes the insulating film (SiO ₂₎ or silicon oxynitride film (SiON), any one of claims 1 to 16 the second layer is a High-k material 3. The method for forming an insulating film according to item 1.

The method of forming an insulating film according to any one of claims 1 to 15, wherein the insulating film is used as a capacitive insulating film on a storage node electrode in a dynamic random access memory (DRAM).

The method for forming an insulating film according to claim 1, wherein the insulating film is used as an interpoly insulating film on a floating gate electrode in a flash memory.

20. The method for forming an insulating film according to claim 1, wherein the plasma contains at least a rare gas and is formed of a processing gas containing at least one of oxygen atoms, nitrogen atoms, and hydrogen atoms.