[go: up one dir, main page]

JP2004173177A - Ｐｌｌ回路 - Google Patents

Ｐｌｌ回路 Download PDF

Info

Publication number
JP2004173177A
JP2004173177A JP2002339395A JP2002339395A JP2004173177A JP 2004173177 A JP2004173177 A JP 2004173177A JP 2002339395 A JP2002339395 A JP 2002339395A JP 2002339395 A JP2002339395 A JP 2002339395A JP 2004173177 A JP2004173177 A JP 2004173177A
Authority
JP
Japan
Prior art keywords
voltage
pll circuit
phase control
phase
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002339395A
Other languages
English (en)
Inventor
Tadashi Maeta
正 前多
Norio Matsuno
典朗 松野
Keiichi Numata
圭市 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002339395A priority Critical patent/JP2004173177A/ja
Priority to US10/535,706 priority patent/US7180375B2/en
Priority to CNA2003801037272A priority patent/CN1714509A/zh
Priority to PCT/JP2003/014887 priority patent/WO2004049575A1/ja
Publication of JP2004173177A publication Critical patent/JP2004173177A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】異なる制御電圧−発振周波数特性を有する電圧制御発振器を複数個用いて、所望の発振周波数に応じて必要となる電圧制御発振器を短時間で選択する。
【解決手段】基準信号と内部信号との位相を比較してその位相差に応じた位相差信号を出力するための位相比較器１と、互いに異なる周波数可変範囲を持ち、かつ各々位相制御信号に従って発振周波数が制御される複数の発振器からなる電圧制御発振器群４と、位相差信号または位相制御信号に基づいて複数の発振器の出力のうちの１つを選択するための選択回路６と、選択回路６にて選択された発振器の出力を分周することにより内部信号を生成するための分周器５とを有し、発振器の選択状態が変化する際に、分周器５の出力位相を基準信号の位相に近づける。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、電圧制御発振器を内蔵したＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ ）回路に関し、特に、広い発振周波数帯域を必要とするＰＬＬ回路に関する。
【０００２】
【従来の技術】
近年の移動通信システムの多様化に伴い、一台の移動通信端末で様々な方式の送受信を行うことが要求されてきているが、通常、異なる移動通信システムは異なる周波数帯を用いるため、このようなマルチモード端末には複数の周波数帯での送受信機能、いわゆるマルチバンド無線機能が要求される。
【０００３】
マルチバンド無線機に使用される周波数シンセサイザは、マルチバンド化に対応した様々の周波数帯のローカル信号を生成できることが必要がある。例えば、９００ＭＨｚ帯を用いるＧＳＭ（ｇｌｏｂａｌ ｓｙｓｔｅｍ ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ）、１８００ＭＨｚ帯を用いるＤＣＳ（ｄｉｇｉｔａｌ ｃｅｌｌｕｌａｒ ｓｙｓｔｅｍ）、１９００ＭＨｚ帯を用いるＰＣＳ（ｐｅｒｓｏｎａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｅｒｖｉｃｅｓ）、２ＧＨｚ帯を用いるＵＭＴＳ（ｕｎｉｖｅｒｓａｌ ｍｏｂｉｌｅ ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ）等の方式が世界の広い範囲で利用されており、これらの全ての周波数帯で使用可能な４バンド無線機の開発が望まれている。
【０００４】
このような４バンド無線機に対応した周波数シンセサイザを実現する場合、ＧＳＭ送信用、ＧＳＭ受信用、ＤＣＳ送信用、ＤＣＳ受信用、ＰＣＳ送信用、ＰＣＳ受信用／ＵＭＴＳ送信用及びＵＭＴＳ受信用の各単位シンセサイザを用意する必要がある。ＰＣＳの受信周波数とＵＭＴＳの送信周波数は帯域がほぼ一致しているため、１つのシンセサイザで兼用が可能であるが、これは特殊な場合であって、基本的には必要な複数の周波数帯域にそれぞれ対応した個数の単位シンセサイザを用意することになる。従って、バンド数が多くなると、それに比例して単位シンセサイザの個数が増し、ハードウェアの規模が膨大なものとなってしまう。
【０００５】
このような問題を解決する方法として、発振器の変調感度を高め、発振器そのものの可変範囲を拡大する方法が考えられるが、この場合、チップの外部及び内部の雑音等により局部発振器の周波数が変動してしまうという問題がある。
【０００６】
また、２つの単位シンセサイザに分周器と乗算のためのミキサからなる演算回路を組み合わせた小規模の回路構成によって、単位シンセサイザの個数よりも多い複数の周波数帯域の信号を生成する構成がある。しかしながら、複合する通信方式の全てに対応出来るわけでなく、結果的にシンセサイザの数が多くなってしまうという欠点がある。
【０００７】
そこで、異なる制御電圧−発振周波数特性を有する電圧制御発振器を複数個用いて、得るべき希望の発振周波数に応じて外部信号により電圧制御発振器を選択する方法が提案されている。
【０００８】
この方法では、複数個の電圧制御発振器がそれぞれ異なる周波数範囲を受け持つので、各々の電圧制御発振器の周波数可変範囲は狭いものの全体では広い周波数範囲となる。各々の電圧制御発振器の周波数可変範囲が狭いため、各々の電圧制御発振器の変調感度は小さくて済み、シンセサイザを安定に動作させることが可能となる。
【０００９】
図１０は、複数個の電圧制御発振器を外部信号により選択し、クロックを発生する４逓倍回路の一構成例を示す図である。
【００１０】
本従来例は図１０に示すように、位相比較器１と、チャージポンプ２と、ループフィルタ３と、異なる制御電圧−発振周波数特性を有する４個の電圧制御発振器からなる電圧制御発振器群４と、選択回路６と、分周器５と、ＮチャネルＭＯＳトランジスタＮＭ５と、抵抗Ｒとを有するＰＬＬ回路からなる４逓倍回路であって、選択回路６の出力信号Ｓ１４が高電位（Ｈ）のとき、ＮチャネルＭＯＳトランジスタＮＭ５がオンして抵抗ＲとＭＯＳトランジスタＮＭ５とからなる直列接続回路により、ループフィルタ３の出力信号Ｓ４の電流が引き抜かれ、信号Ｓ４のラインの電位が後記する基準電圧Ｖｒｅｆ１とＶｒｅｆ２との間の範囲内の電圧に設定される（特許文献１参照。）。
【００１１】
以下に、上記のように構成された４逓倍回路の動作について説明する。
【００１２】
位相比較器１は、基準信号ＣＫ１と内部信号ＣＫ２とを比較した結果に基づいて、出力信号Ｓ１，Ｓ２を発生する。信号Ｓ１は、基準信号ＣＫ１の内部信号ＣＫ２に対する位相の進み量を示す信号であり、信号Ｓ２は、内部信号ＣＫ２の基準信号ＣＫ１に対する位相の進み量を示す信号であり、これらの信号Ｓ１，Ｓ２はチャージポンプ２に入力される。
【００１３】
チャージポンプ２の出力信号Ｓ３は、ループフィルタ３に入力されて、ループフィルタ３にて高周波成分が除去された後、電圧制御発振器群４の制御電圧Ｓ４として、電圧制御発振器群４に入力される。
【００１４】
電圧制御発振器群４においては、電圧制御発振器群４内の４個の電圧制御発振器から１個の電圧制御発振器が選択されるために、選択回路６にて生成された信号Ｓ１０〜Ｓ１３が入力される。電圧制御発振器群４の出力信号ＣＫ３は分周器５で４分周され、内部信号ＣＫ２となる。
【００１５】
本従来例においては、信号ＣＫ１と信号ＣＫ２との周波数及び位相が一致するように動作したときにロックして、電圧制御発振器群４から得られる信号ＣＫ３の周波数が基準信号ＣＫ１の４倍となる。
【００１６】
図１１は、図１０に示した選択回路６の構成を示すブロック図である。
【００１７】
選択回路６の出力信号Ｓ１０〜Ｓ１３が変化した場合、出力信号Ｓ１４が一定時間高電位（Ｈ）となり、それにより、信号Ｓ４の電位が、閾値電圧Ｖｒｅｆ１とＶｒｅｆ２（Ｖｒｅｆ２＞Ｖｒｅｆ１）との間の範囲内となるように設定される。
【００１８】
選択回路６には、閾値電圧Ｖｒｅｆ１をもつ電圧比較器４１８と、閾値電圧Ｖｒｅｆ２をもつ電圧比較器４１９とが設けられている。電圧比較器４１８においては、入力される制御信号Ｓ４の電圧が閾値電圧Ｖｒｅｆ１よりも低い場合に出力信号Ｓ１５が高電位（Ｈ）に設定され、また、制御信号Ｓ４の電圧が閾値電圧Ｖｒｅｆ１よりも高い場合に出力信号Ｓ１５が低電位（Ｌ）に設定される。また、電圧比較器４１９においては、入力される制御信号Ｓ４の電圧が閾値電圧Ｖｒｅｆ２よりも低い場合に出力信号Ｓ１６が高電位（Ｈ）に設定され、また、制御信号Ｓ４の電圧が閾値電圧Ｖｒｅｆ２よりも高い場合に出力信号Ｓ１６が低電位（Ｌ）に設定される。
【００１９】
また、信号Ｓ１５，Ｓ１６ともに低電位（Ｌ）の場合に信号Ｓ１７を高電位（Ｈ）にし、その他の場合に低電位（Ｌ）に設定するＮＯＲゲート４２０と、信号Ｓ１５，Ｓ１６ともに高電位（Ｈ）の場合に信号Ｓ１８を高電位（Ｈ）に設定し、その他の場合に低電位（Ｌ）に設定するＡＮＤゲート４２１と、２ビットアップカウンタ４２２，４２３と、カウンタ４２２の出力カウント値Ｓ１９からカウンタ４２３の出力カウント値Ｓ２０を減算する減算器４２４と、減算器４２４から入力されるカウント値Ｓ２１に応じて出力信号Ｓ１０〜Ｓ１３の内のどれか１つのみを高電位（Ｈ）に設定するデコーダ４２５とが設けられている。
【００２０】
このような動作特性を有する選択回路６によって、異なる制御電圧−発振周波数特性を有する４個の電圧制御発振器の内から、基準信号ＣＫ１の周波数の４倍の周波数に応じた１個の電圧制御発振器が自動的に選択されることになる。
【００２１】
さらに、選択回路６によって選択状態が変化した場合、信号Ｓ１４が一時的に高電位（Ｈ）になって、強制的に信号Ｓ４の電位が図１２に示す閾値電圧Ｖｒｅｆ１よりも高く、かつ閾値電圧Ｖｒｅｆ２によりも低い値に設定されるため、ＮＯＲゲート４２０及びＡＮＤゲート４２１の出力が一旦低電位（Ｌ）に復帰し、それにより、異なる制御電圧−発振周波数特性を有する電圧制御発振器群４の選択状態が、誤動作することを防止できる。
【００２２】
図１２は、図１０に示した電圧制御発振器群４の制信信号Ｓ４の電圧に対する発振周波数特性を示す特性図である。なお、周波数ｆ１ 〜ｆ８ は、ｆ１ ＜ｆ２ ＜ｆ３ ＜ｆ４ ＜ｆ５ ＜ｆ６ ＜ｆ７ ＜ｆ８ の関係にある。
【００２３】
まず、所望の発振周波数、つまり位相比較器１に入力される基準信号ＣＫ１の周波数の４倍の周波数ｆｏｓｃ が、ｆ１ ＜ｆｏｓｃ ＜ｆ２の場合について説明する。
【００２４】
図１２に示した特性Ｄのみでロックする場合、すなわち、制御信号Ｓ４の電圧が閾値電圧Ｖｒｅｆ１と閾値電圧Ｖｒｅｆ２との間の範囲から外れない場合は、ＮＯＲゲート４２０、ＡＮＤゲート４２１の出力信号Ｓ１７，Ｓ１８が高電位（Ｈ）になることはなく、そのため、カウンタ４２２，４２３がカウント動作することはなく、選択回路６の出力信号Ｓ１０〜Ｓ１３の状態が初期状態から変化しない。
【００２５】
また、図１２に示した特性Ｃへ遷移し、さらに特性Ｂへ遷移して、最終的にロックされる場合には次のような動作となる。
【００２６】
特性Ｄにおいて制御電圧Ｓ４が閾値電圧Ｖｒｅｆ２を越えると、ＮＯＲゲート４２０の出力信号Ｓ１７が高電位（Ｈ）となり、カウンタ４２２の出力値Ｓ１９及び減算器４２４の出力値Ｓ２１が１だけアップし、それにより、デコーダ４２５では出力信号Ｓ１３のみが高電位（Ｈ）の状態から低電位（Ｌ）の状態に切り替わり、また、出力信号Ｓ１２のみが低電位（Ｌ）の状態から高電位（Ｈ）の状態に切り替わり、特性Ｃに遷移する。
【００２７】
この切り替わり時、信号Ｓ１４が一時的に高電位（Ｈ）となって、制御信号Ｓ４が閾値電圧Ｖｒｅｆ１と閾値電圧Ｖｒｅｆ２との間の範囲の電圧に一時的に復帰するので、ＮＯＲゲート４２０の出力信号Ｓ１７が高電位（Ｈ）から低電位（Ｌ）に変化する。
【００２８】
このようにして特性ＣによるＰＬＬ制御が行なわれても、依然として基準信号の４倍の周波数に対して内部信号の周波数が低いので、制御電圧Ｓ４が再び閾値電圧Ｖｒｅｆ２を越え、選択回路６が上述した動作を繰り返し、特性Ｂに遷移する。
この時点で、電圧制御発振器群４からは、基準信号ＣＫ１とほぼ同じ周波数が出力されている状態であるが、分周器５の位相が短時間で変化しないため、位相比較器１は、依然として内部信号の周波数を高く設定するように動作し、結果的に、制御電圧Ｓ４が再び閾値電圧Ｖｒｅｆ２を越え、選択回路６が上述した動作を繰り返し、特性Ａに遷移する。
【００２９】
その結果、電圧制御発振器群４の周波数が基準信号に比較して高くなって、分周器５の位相が基準信号より進んでしまい、それにより、制御電圧Ｓ４が閾値電圧Ｖｒｅｆ１を下回り、選択回路６により特性Ｂに再び遷移するようになる。
【００３０】
この後、２つの周波数が等しくなり、最終的に特性Ｂでロックする。
【００３１】
【特許文献１】
特開平９−２１４３３５号公報
【００３２】
【発明が解決しようとする課題】
上述したように、異なる制御電圧−発振周波数特性を有する複数個の電圧制御発振器を用いて、所望の発振周波数に応じて電圧制御発振器を選択する場合においては、広帯域なＰＬＬ回路を実現することはできるものの、好適な電圧制御発振器が選択されても、分周器の位相が短時間で変化しないために、位相比較器の出力が周波数変化に十分追随せず、結果的に最適な発振器が選択されるまでに非常に長い時間が必要となってしまう問題がある。
【００３３】
位相は周波数の積分であるため、最適な発振器が選択されて、基準信号と同一の周波数を有する内部信号が位相比較器に入力されたとしても、位相比較器の出力がロック状態になるために多大な時間がかかり、すぐにロック状態にならない。
【００３４】
本発明は、上述したような従来の技術が有する問題点に鑑みてなされたものであって、異なる制御電圧−発振周波数特性を有する電圧制御発振器を複数個用いて、所望の発振周波数に応じて必要となる電圧制御発振器を短時間で選択することができるＰＬＬ回路を提供することを目的とする。
【００３５】
【課題を解決するための手段】
上記目的を達成するために本発明は、
基準信号と内部信号との位相を比較してその位相差に応じた位相差信号を出力するための位相比較手段と、
互いに異なる周波数可変範囲を持ち、かつ各々位相制御信号に従って発振周波数が制御される複数の発振器と、
前記位相差信号または前記位相制御信号に基づいて前記複数の発振器の出力のうちの１つを選択するための選択手段と、
前記選択手段にて選択された発振器の出力を分周することにより前記内部信号を生成するための分周手段とを有し、
前記発振器の選択状態が変化する際に、前記分周器の出力位相を前記基準信号の位相に近づける手段を有することを特徴とする。
【００３６】
また、前記複数の発振器は、周波数可変範囲が互いに重なり合うことを特徴とする。
【００３７】
また、前記複数の発振器は、動作閾値電圧値が互いに異なることを特徴とする。
【００３８】
また、前記選択手段は、前記位相差信号または前記位相制御信号の履歴に基づいて前記複数の発振器の出力の切り替えを行なうことを特徴とする。
【００３９】
また、前記発振器は、電圧制御発振器であり、
前記位相差信号を電圧値に変換する手段を有することを特徴とする。
【００４０】
また、前記位相制御電圧の可変電圧範囲内に値が互いに異なる２つの閾値電圧を設定し、前記電圧制御発振器の選択状態が変化する際に、前記位相制御電圧の値を前記２つの閾値電圧に挟まれる範囲に一時的に設定する手段を有することを特徴とする。
【００４１】
また、前記電圧制御発振器の選択状態が変化する際の履歴に応じて、一時的に設定する前記位相制御電圧の値を変更する手段を有することを特徴とする。
【００４２】
また、前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となることにより前記電圧制御発振器の選択状態が切り替わる場合、一時的に設定する前記位相制御電圧を、前記２つの閾値電圧のうち、前記位相制御電圧側の閾値電圧の近傍に設定することを特徴とする。
【００４３】
また、前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となることにより前記電圧制御発振器の選択状態が切り替わる場合であって、前記位相制御電圧が２回以上連続して前記２つの閾値電圧に挟まれる範囲外となる場合、一時的に設定する前記位相制御電圧を、前記２つの閾値電圧のうち、前記位相制御電圧側の閾値電圧の近傍に設定することを特徴とする。
【００４４】
また、前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となった場合、当該位相制御電圧が前記２つの閾値電圧よりも大きいか、あるいは前記２つの閾値電圧よりも小さいかによって、前記位相制御電圧を、前記２つの閾値電圧の中間電位に対して高く設定するか、あるいは低く設定するかが制御されることを特徴とする。
【００４５】
また、基準信号と内部信号との位相を比較してその位相差に応じた位相差信号を出力するための位相比較手段と、
互いに異なる共振周波数を具備する複数の共振回路と、
前記共振回路と位相制御信号とに従って発振周波数が制御される発振器と、
前記位相差信号または前記位相制御信号に基づいて前記複数の共振回路のうちの１つを選択するための選択手段と、
前記発振器の出力を分周することにより前記内部信号を生成するための分周手段とを有し、
前記共振回路の選択状態が変化する際に、前記分周器の出力位相を前記基準信号の位相に近づける手段を有することを特徴とする。
【００４６】
また、前記選択手段は、前記位相差信号または前記位相制御信号の履歴に基づいて前記複数の共振回路の切り替えを行なうことを特徴とする。
【００４７】
また、前記発振器は、電圧制御発振器であり、
前記位相差信号を電圧値に変換する手段を有することを特徴とする。
【００４８】
また、前記位相制御電圧の可変電圧範囲内に値が互いに異なる２つの閾値電圧を設定し、前記共振回路の選択状態が変化する際に、前記位相制御電圧の値を前記２つの閾値電圧に挟まれる範囲に一時的に設定する手段を有することを特徴とする。
【００４９】
また、前記共振回路の選択状態が変化する際の履歴に応じて、一時的に設定する前記位相制御電圧の値を変更する手段を有することを特徴とする。
【００５０】
また、前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となることにより前記共振回路の選択状態が切り替わる場合、一時的に設定する前記位相制御電圧を、前記２つの閾値電圧のうち、前記位相制御電圧側の閾値電圧の近傍に設定することを特徴とする。
【００５１】
また、前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となることにより前記共振回路の選択状態が切り替わる場合であって、前記位相制御電圧が２回以上連続して前記２つの閾値電圧に挟まれる範囲外となる場合、一時的に設定する前記位相制御電圧を、前記２つの閾値電圧のうち、前記位相制御電圧側の閾値電圧の近傍に設定することを特徴とする。
【００５２】
また、前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となった場合、当該位相制御電圧が前記２つの閾値電圧よりも大きいか、あるいは前記２つの閾値電圧よりも小さいかによって、前記位相制御電圧を、前記２つの閾値電圧の中間電位に対して高く設定するか、あるいは低く設定するかが制御されることを特徴とする。
【００５３】
また、 基準信号と内部信号との位相を比較してその位相差に応じた位相差信号を出力するための位相比較手段と、
各々位相制御信号に従って遅延時間が制御される複数の遅延回路が連結されて構成された発振器と、
前記位相差信号または前記位相制御信号に基づいて前記遅延回路の連結数を切り換える選択手段と、
前記選択手段にて選択された発振器の出力を分周することにより前記内部信号を生成するための分周手段とを有し、
前記発振器の選択状態が変化する際に、前記分周器の出力位相を前記基準信号の位相に近づける手段を有することを特徴とする。
【００５４】
また、前記選択手段は、前記位相差信号または前記位相制御信号の履歴に基づいて前記遅延回路の連結数の切り替えを行なうことを特徴とする。
【００５５】
また、前記発振器は、電圧制御発振器であり、
前記位相差信号を電圧値に変換する手段を有することを特徴とする。
【００５６】
また、前記位相制御電圧の可変電圧範囲内に値が互いに異なる２つの閾値電圧を設定し、前記遅延回路の連結数の選択状態が変化する際に、前記位相制御電圧の値を前記２つの閾値電圧に挟まれる範囲に一時的に設定する手段を有することを特徴とする。
【００５７】
また、前記遅延回路の連結数の選択状態が変化する際の履歴に応じて、一時的に設定する前記位相制御電圧の値を変更する手段を有することを特徴とする。
【００５８】
また、前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となることにより前記遅延回路の連結数の選択状態が切り替わる場合、一時的に設定する前記位相制御電圧を、前記２つの閾値電圧のうち、前記位相制御電圧側の閾値電圧の近傍に設定することを特徴とする。
【００５９】
また、前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となることにより前記遅延回路の連結数の選択状態が切り替わる場合であって、前記位相制御電圧が２回以上連続して前記２つの閾値電圧に挟まれる範囲外となる場合、一時的に設定する前記位相制御電圧を、前記２つの閾値電圧のうち、前記位相制御電圧側の閾値電圧の近傍に設定することを特徴とする。
【００６０】
また、前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となった場合、当該位相制御電圧が前記２つの閾値電圧よりも大きいか、あるいは前記２つの閾値電圧よりも小さいかによって、前記位相制御電圧を、前記２つの閾値電圧の中間電位に対して高く設定するか、あるいは低く設定するかが制御されることを特徴とする。
【００６１】
また、前記分周手段の出力位相を、前記基準信号の位相と同期させることを特徴とする。
【００６２】
（作用）
上記のように構成された本発明においては、 基準信号と内部信号との位相を比較してその位相差に応じた位相差信号を出力するための位相比較手段と、互いに異なる周波数可変範囲を持ち、かつ各々位相制御信号に従って発振周波数が制御される複数の発振器と、位相差信号または位相制御信号に基づいて複数の発振器の出力のうちの１つを選択するための選択手段と、選択手段にて選択された発振器の出力を分周することにより内部信号を生成するための分周手段とからなり、発振器の選択状態が変化する際に、分周器の出力位相が基準信号の位相に近づけられるので、異なる制御電圧−発振周波数特性を有する電圧制御発振器を複数個用いたＰＬＬ回路において、所望の発振周波数に応じて必要となる電圧制御発振器が短時間で選択されることになる。
【００６３】
【発明の実施の形態】
（第１の実施の形態）
図１は、本発明のＰＬＬ回路の第１の実施の形態を適用した４逓倍回路の構成例を示すブロック図である。なお、図１０に示したものと同一のものには同一の符号を付して、詳しい説明は省略する。
【００６４】
図１に示すように本形態においては、さらに、第１の入力が基準信号であって、また、第２の入力が選択回路６からの信号である２入力ＡＮＤ回路７が設けられており、その出力は分周器５のリセット端子に入力され、この信号により分周器出力と基準信号との位相が同期される。
【００６５】
また、選択回路６の内部には、閾値電圧Ｖｒｅｆ１をもつ電圧比較器４１８と、閾値電圧Ｖｒｅｆ２（＞Ｖｒｅｆ１）をもつ電圧比較器４１９とが設けられている。一方の電圧比較器４１８においては、入力される制御信号Ｓ４の電圧が閾値電圧Ｖｒｅｆ１よりも低い場合に、出力信号Ｓ１５が一定時間低電位（Ｌ）設定され、また、入力される制御信号Ｓ４の電圧が閾値電圧Ｖｒｅｆ１よりも高い場合に、出力信号Ｓ１５が一定時間高電位（Ｈ）に設定される。また、他方の電圧比較器４１９においては、入力される制御信号Ｓ４の電圧が閾値電圧Ｖｒｅｆ２よりも低い場合に、出力信号Ｓ１６が一定時間高電位（Ｈ）に設定され、また、入力される制御信号Ｓ４の電圧が閾値電圧Ｖｒｅｆ２よりも高い場合に、出力信号Ｓ１６が一定時間低電位（Ｌ）に設定される。
【００６６】
電圧比較器４１８，４１９の出力Ｓ１５及びＳ１６は、アップダウンカウンタ４２６に入力され、その出力に応じて選択スイッチ４３６が切り替えられる。このような動作特性を有する選択回路６によって、制御信号Ｓ４の電圧値に応じて異なる制御電圧−発振周波数特性を有する４個の電圧制御発振器の内から、基準信号ＣＫ１の周波数の４倍の周波数に応じた１個の電圧制御発振器が自動的に選択されることになる。
【００６７】
さらに、選択回路６により選択状態が変化した場合、信号Ｓ１４が一時的に高電位（Ｈ）になり、強制的にループフィルタ３の出力信号Ｓ４の電位が図２に示す閾値電圧Ｖｒｅｆ１よりも高く、かつ、閾値電圧Ｖｒｅｆ２によりも低い値に設定されるため、電圧比較器４１８，４１９の出力が一旦高電位（Ｈ）に復帰する。さらに信号Ｓ１４と基準信号が入力される２入力ＡＮＤ回路７により、分周器５が、電圧制御発振器の選択状態の変化時点における一定期間リセットされ、それにより、基準信号と分周器５の出力位相とが同期される。これにより、電圧制御発振器の選択状態の変化に起因する周波数の大きな変化が位相比較器１にて短時間で検出されることになり、異なる制御電圧−発振周波数特性を有する電圧制御発振器群４の選択状態が、誤動作することを防止できる。
【００６８】
以上説明したように、異なる制御電圧−発振周波数特性を有する４個の電圧制御発振器を含む半導体集積回路において、従来では電圧制御発振器の切り替え時の誤動作を防ぐためのループフィルタ３の出力信号Ｓ４のみを強制的に制御していたが、本形態においては、分周器５の出力位相も強制的に基準信号と同期させることで好適な電圧制御発振器を極めて短時間で選択することが可能となる。
【００６９】
図２は、図１に示した電圧制御発振器群４の制信信号Ｓ４の電圧に対する発振周波数特性を示す特性図である。なお、Ａ〜Ｄは、各々４個の発振器の制御電圧−発振周波数特性であり、周波数ｆ１ 〜ｆ８ は、ｆ１ ＜ｆ２ ＜ｆ３ ＜ｆ４ ＜ｆ５ ＜ｆ６ ＜ｆ７ ＜ｆ８ の関係にある。
【００７０】
まず、所望の発振周波数、つまり入力される基準信号ＣＫ１の周波数の４倍の周波数ｆｏｓｃ が、ｆ１ ＜ｆｏｓｃ ＜ｆ２の場合について説明する。
【００７１】
図２に示した特性Ｄのみでロックする場合、すなわち、制御信号Ｓ４の電圧が閾値電圧Ｖｒｅｆ１と閾値電圧Ｖｒｅｆ２との間の範囲から外れない場合は、電圧比較器４１８，４１９の出力信号Ｓ１５，Ｓ１６が低電位（Ｌ）になることはなく、そのため、カウンタ４２６がカウント動作することはなく、選択回路６の状態は初期状態から変化しない。
【００７２】
また、図２に示した特性Ｄから特性Ｃへ遷移し、さらに特性Ｂへ遷移して、最終的にロックされる場合には次のような動作となる。
【００７３】
特性Ｄにおいて制御電圧Ｓ４が閾値電圧Ｖｒｅｆ２を越えると、電圧比較器４１９の出力信号Ｓ１６が一定時間低電位（Ｌ）になり、それにより、カウンタ４２６が１だけアップカウント動作する。このカウンタ４２６の出力に応じて電圧制御発振器の選択状態が特性Ｄから特性Ｃへ遷移すると同時に、信号Ｓ１４が一時的に高電位（Ｈ）となって、制御信号Ｓ４が、閾値電圧Ｖｒｅｆ１と閾値電圧Ｖｒｅｆ２との間の範囲に一時的に復帰するので、出力信号Ｓ１６が電圧制御発振器の切り替え後に低電位（Ｌ）に変化することを防いでいる。
【００７４】
さらに、信号Ｓ１４と基準信号が入力される２入力ＡＮＤ回路７により、分周器５が、電圧制御発振器の選択状態の変化時点における一定期間リセットされるので、基準信号と分周器５の出力位相とが同期され、それにより、電圧制御発振器の選択状態の変化に起因する周波数の大きな変化が位相比較器１にて短時間で検出され、異なる制御電圧−発振周波数特性を有する電圧制御発振器群４の選択状態が、誤動作することを防止している。
【００７５】
このようにして特性ＣによるＰＬＬ制御が行なわれても、依然として基準信号の４倍の周波数に対して内部信号の周波数が低いので、制御電圧Ｓ４が再び閾値電圧Ｖｒｅｆ２を越え、選択回路６が上述した動作を繰り返し、特性Ｂに遷移する。
この時点で、電圧制御発振器は基準信号とほぼ同じ周波数を出力している状態で、分周器５の位相もそれに応じた値となっているので、この後、２つの周波数が等しくなり、最終的に特性Ｂでロックする。
【００７６】
逆に、例えば、現在特性Ｂにロックしている状態で所望の発振周波数ｆｏｓｃ をｆ１ ＜ｆｏｓｃ ＜ｆ２ にするべく基準信号ＣＫ１の周波数を切り替えると、例えば、特性Ｂ→特性Ｃ→特性Ｄに切り替わり、最終的に特性Ｄにロックする。
【００７７】
（第２の実施の形態）
図３は、本発明のＰＬＬ回路の第２の実施の形態を適用した４逓倍回路の構成例を示すブロック図である。なお、図１に示したものと同一のものには同一の符号を付して、詳しい説明は省略する。
【００７８】
図３に示すように本形態においては、第１の実施の形態にて示したものに、電圧比較器４１８，４１９の出力を履歴カウンタ４２７，４２８で記憶し、その履歴情報に基づいて、ループフィルタ３の出力電位を強制的に設定する電圧値を変える回路が付加されている。
【００７９】
本形態においては、選択回路６により選択状態が変化したとき、アップダウンカウンタ４２６へのアップまたはダウン信号が連続して入力された場合に、ループフィルタ３の出力値が、アップ信号が連続する場合は、閾値電圧Ｖｒｅｆ２よりも低くその近傍に設定され、また、ダウン信号が連続する場合は閾値電圧Ｖｒｅｆ１よりも高くその近傍に強制的に設定される。
【００８０】
履歴カウンタ４２７，４２８は、例えば各々２ビットのシフトレジスタで構成され、その出力は各々２入力ＡＮＤ回路４２９，４３０及び２入力ＥＸＯＲ回路４３１，４３２に入力される。
【００８１】
アップ信号が２回以上連続して入力された場合には、アップ履歴カウンタ４２７の２ビットの出力は同じ値を出力するので、ＡＮＤ回路４２９の出力が高電位（Ｈ）となり、それにより、ループフィルタ３の出力Ｓ４は、閾値電圧Ｖｒｅｆ２よりは低くその近傍に強制的に設定される。
【００８２】
一方ダウン信号が２回以上連続して入力された場合には、ダウン履歴カウンタ４２８の２ビットの出力は同じ値を出力するので、ＡＮＤ回路４３０の出力が高電位（Ｈ）となり、それにより、ループフィルタ３の出力Ｓ４は、閾値電圧Ｖｒｅｆ１よりは高くその近傍に強制的に設定される。
【００８３】
また、アップ信号もダウン信号も２回以上連続して入力されない場合には、２つのＥＸＯＲ回路４３１，４３２の出力が高電位（Ｈ）となり、その結果としてＯＲ回路４３３の出力が高電位（Ｈ）で、ループフィルタ３の出力は閾値電圧Ｖｒｅｆ１とＶｒｅｆ２との中間に設定される。
【００８４】
これにより、広い周波数範囲をカバーするために選択される発振器の数を多く設計しても、最も周波数の低い特性から最も周波数の高い特性までの遷移時間を短縮できる。
【００８５】
さらに信号Ｓ１４と基準信号が入力される２入力ＡＮＤ回路７により、分周器５が、電圧制御発振器の選択状態の変化時点における一定期間リセットされることで、基準信号と分周器５の出力位相とが同期される。これにより、電圧制御発振器の選択状態の変化に起因する周波数の大きな変化が位相比較器１にて短時間で検出されることになり、異なる制御電圧−発振周波数特性を有する電圧制御発振器群４の選択状態が、誤動作することを防止できる。
【００８６】
以上説明したように、異なる制御電圧−発振周波数特性を有する４個の電圧制御発振器を含む半導体集積回路において、従来では電圧制御発振器の切り替え時の誤動作を防ぐためにループフィルタ３の出力信号Ｓ４のみを強制的に１つの値に制御していたが、本形態においては、電圧制御発振器の切り替え履歴情報に基づいて、ループフィルタ３の出力電位を強制的に設定する電圧値を変える回路が付加され、しかも分周器５の出力位相も強制的に基準信号と同期させることで好適な電圧制御発振器が極めて短時間で選択することが可能となる。
【００８７】
図４は、図３に示した電圧制御発振器群４の制信信号Ｓ４の電圧に対する発振周波数特性を示す特性図である。なお、Ａ〜Ｄは、各々４個の発振器の制御電圧−発振周波数特性であり、周波数ｆ１ 〜ｆ８ は、ｆ１ ＜ｆ２ ＜ｆ３ ＜ｆ４ ＜ｆ５ ＜ｆ６ ＜ｆ７ ＜ｆ８ の関係にある。
【００８８】
まず、所望の発振周波数、つまり入力される基準信号ＣＫ１の周波数の４倍の周波数ｆｏｓｃ が、ｆ１ ＜ｆｏｓｃ ＜ｆ２の場合について説明する。
【００８９】
図４に示した特性Ｄのみでロックする場合、すなわち、制御信号Ｓ４の電圧が閾値電圧Ｖｒｅｆ１と閾値電圧Ｖｒｅｆ２との間の範囲から外れない場合は、電圧比較器４１８，４１９の出力信号Ｓ１５，Ｓ１６が低電位（Ｌ）になることはなく、カウンタ４２６がカウント動作することはなく、選択回路の状態は初期状態から変化しない。
【００９０】
また、図４の示した特性Ｄから特性Ｃへ遷移し、さらに特性Ｂへ遷移して、最終的に特性Ａにロックされる場合には次のような動作となる。
【００９１】
特性Ｄにおいて制御電圧Ｓ４が閾値電圧Ｖｒｅｆ２を越えると、電圧比較器４１９の出力信号Ｓ１６が一定時間低電位（Ｌ）になり、それにより、カウンタ４２６が１だけアップカウント動作する。このカウンタの出力に応じて発振器の選択状態が特性Ｄから特性Ｃへ遷移すると同時に、信号Ｓ１４が一時的に高電位（Ｈ）となって、制御信号Ｓ４が閾値電圧Ｖｒｅｆ１と閾値電圧Ｖｒｅｆ２の間の範囲の電圧に一時的に復帰するので、出力信号Ｓ１６が電圧制御発振器の切り替え後に低電位（Ｌ）に変化することを防いでいる。
【００９２】
さらに、信号Ｓ１４と基準信号が入力される２入力ＡＮＤ回路７により、分周器５が、電圧制御発振器の選択状態の変化時点における一定期間リセットされるので、基準信号と分周器５の出力位相が同期され、電圧制御発振器の選択状態の変化に起因する周波数の大きな変化が位相比較器１にて短時間で検出され、異なる制御電圧−発振周波数特性を有する電圧制御発振器群４の選択状態が、誤動作することを防止している。
【００９３】
このようにして特性ＣによるＰＬＬ制御が行なわれても、依然として基準信号の４倍の周波数に対して内部信号の周波数が低いので、制御電圧Ｓ４が再び閾値電圧Ｖｒｅｆ２を越える。この時、アップ履歴カウンタ４２７の２ビットの出力は同時に高電位（Ｈ）となるのでＡＮＤ回路４２９の出力は高電位（Ｈ）となり、それにより、ループフィルタ３の出力Ｓ４は、閾値Ｖｒｅｆ２よりも低くその近傍に強制的に設定され、また同時に、分周器５も上述した動作を繰り返し、特性Ｂに遷移する。
【００９４】
このようにして特性ＢによるＰＬＬ制御が行なわれても、依然として基準信号の４倍の周波数に対して内部信号の周波数が低いので、制御電圧Ｓ４が再び閾値電圧Ｖｒｅｆ２を越え、選択回路６が上述した動作を繰り返し、特性Ａに遷移する。
【００９５】
この時点で、電圧制御発振器は基準信号とほぼ同じ周波数を出力している状態で、分周器５の位相もそれに応じた値となっているので、この後、２つの周波数が等しくなり、最終的に特性Ａでロックする。
【００９６】
逆に、例えば、現在特性Ａにロックしている状態で所望の発振周波数ｆｏｓｃ をｆ１ ＜ｆｏｓｃ ＜ｆ２ にするべく基準信号ＣＫ１の周波数を切り替えると、図５に示したように例えば、特性Ａ→特性Ｂ→特性Ｃ→特性Ｄに切り替わり、最終的に特性Ｄにロックする。
【００９７】
図５は、図３に示した電圧制御発振器群４の制信信号Ｓ４の電圧に対する発振周波数特性を示す特性図である。
【００９８】
上述したように本形態においては、ループフィルタ３の出力値Ｓ４を、閾値電圧Ｖｒｅｆ１あるいは閾値電圧Ｖｒｅｆ２の近傍に設定されるが、これは、周波数を大きく変える必要が生じた場合に有効となる。同一バンド内での使用時等、通常は、電圧制御発振器２個分以内の周波数レンジで微調整すればよいが、違うバンドへのジャンプ時等においては、周波数を大きく変える必要が生じるためである。
【００９９】
（第３の実施の形態）
図６は、本発明のＰＬＬ回路の第３の実施の形態を適用した４逓倍回路の構成例を示すブロック図である。なお、図１に示したものと同一のものには同一の符号を付して、詳しい説明は省略する。
【０１００】
図６に示すように本形態においては、第１の実施の形態にて示したものに対して、異なる周波数可変範囲を持つ電圧制御発振器の代わりに、異なる共振周波数をもつ複数の共振回路からなる共振回路群４３４を設け、複数の共振回路を切り替えることにより、第１の実施の形態にて示したものと同様の効果を得ようとするものである。なお、共振回路は通常、インダクタ及びコンデンサで構成される。
【０１０１】
（第４の実施の形態）
図７は、本発明のＰＬＬ回路の第４の実施の形態を適用した４逓倍回路の構成例を示すブロック図である。なお、図１に示したものと同一のものには同一の符号を付して、詳しい説明は省略する。
【０１０２】
図７に示すように本形態においては、第２の実施の形態にて示したものに対して、異なる周波数可変範囲を持つ電圧制御発振器の代わりに、異なる共振周波数をもつ複数の共振回路からなる共振回路群４３４を設け、複数の共振回路を切り替えることにより、第２の実施の形態にて示したものと同様の効果を得ようとするものである。なお、共振回路は通常、インダクタ及びコンデンサで構成される。
【０１０３】
（第５の実施の形態）
図８は、本発明のＰＬＬ回路の第５の実施の形態を適用した４逓倍回路の構成例を示すブロック図である。なお、図１に示したものと同一のものには同一の符号を付して、詳しい説明は省略する。
【０１０４】
図８に示すように本形態においては、第１の実施の形態にて示したものに対して、異なる周波数可変範囲を持つ電圧制御発振器の代わりに、遅延時間が可変できる複数のインバータが連結接続されたリング発振器４３５を用いたものである。本形態においては、リング発振器４３５の連結数を切り替えることで周波数を広い範囲で変化させることが出来る。
【０１０５】
（第６の実施の形態）
図９は、本発明のＰＬＬ回路の第６の実施の形態を適用した４逓倍回路の構成例を示すブロック図である。なお、図１に示したものと同一のものには同一の符号を付して、詳しい説明は省略する。
【０１０６】
図９に示すように本形態においては、第２の実施の形態にて示したものに対して、異なる周波数可変範囲を持つ電圧制御発振器の代わりに、遅延時間が可変できる複数のインバータが連結接続されたリング発振器４３５を用いたものである。本形態においては、リング発振器４３５の連結数を切り替えることで周波数を広い範囲で変化させることが出来る。
【０１０７】
なお、上述した６つの実施の形態においては、異なる制御電圧−発振周波数特性を有する４個の電圧制御発振器を含む場合について説明したが、２以上の任意個数の電圧制御発振器を含む場合について同様に４逓倍回路を構成することもできる。
【０１０８】
また、上述した実施の形態では、図４に示したように、制御信号Ｓ４の電圧の電位が高くなると発振周波数が高くなるような特性の電圧制御発振器を使用したが、反対の動作特性、つまり制御信号Ｓ４の電圧の電位が高くなると発振周波数が低くなるような特性の電圧制御発振器を使用することもできる。この場合、閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２をそのまま使用すると、信号Ｓ４の電圧が閾値電圧Ｖｒｅｆ１未満になるとＰＬＬロックする特性が現在の特性より周波数の高い特性に切り替わり、閾値電圧Ｖｒｅｆ２以上になると周波数の低い特性に切り替わるようになる。
【０１０９】
また、電圧制御発振器群４を構成する４つの電圧制御発振器のそれぞれにおいて、閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２が全て同一のものとして説明したが、４つの電圧制御発振器毎に閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２が異なることも考えられる。
【０１１０】
【発明の効果】
以上説明したように本発明においては、異なる制御電圧−発振周波数特性を有する電圧制御発振器を複数個用いて広帯域のＰＬＬ回路を実現する際に、希望する発振周波数に応じて自動的に必要となる電圧制御発振器を極めて短時間で選択できるため、複数の無線方式を切り替え使用するシステムで、周波数設定時間が非常に長くなることを避けることが可能となり、このようなシステムに好適である。
【図面の簡単な説明】
【図１】本発明のＰＬＬ回路の第１の実施の形態を適用した４逓倍回路の構成例を示すブロック図である。
【図２】図１に示した電圧制御発振器群の制信信号の電圧に対する発振周波数特性を示す特性図である。
【図３】本発明のＰＬＬ回路の第２の実施の形態を適用した４逓倍回路の構成例を示すブロック図である。
【図４】図３に示した電圧制御発振器群の制信信号の電圧に対する発振周波数特性を示す特性図である。
【図５】図３に示した電圧制御発振器群の制信信号の電圧に対する発振周波数特性を示す特性図である。
【図６】本発明のＰＬＬ回路の第３の実施の形態を適用した４逓倍回路の構成例を示すブロック図である。
【図７】本発明のＰＬＬ回路の第４の実施の形態を適用した４逓倍回路の構成例を示すブロック図である。
【図８】本発明のＰＬＬ回路の第５の実施の形態を適用した４逓倍回路の構成例を示すブロック図である。
【図９】本発明のＰＬＬ回路の第６の実施の形態を適用した４逓倍回路の構成例を示すブロック図である。
【図１０】複数個の電圧制御発振器を外部信号により選択し、クロックを発生する４逓倍回路の一構成例を示す図である。
【図１１】図１０に示した選択回路の構成を示すブロック図である。
【図１２】図１０に示した電圧制御発振器群の制信信号の電圧に対する発振周波数特性を示す特性図である。
【符号の説明】
１ 位相比較器
２ チャージポンプ
３ ループフィルタ
４ 電圧制御発振器群
５ 分周回路
６ 選択回路
７ ２入力ＡＮＤ回路
８ ２入力ＯＲ回路
４０１ 制御電圧発生回路
４０２ 発振器本体
４０３〜４１１ 遅延時間可変回路
４１２〜４１４ トランスファゲート
４１６ インバータ
４１７ セレクタ回路
４１８，４１９ 電圧比較器
４２０ ＮＯＲゲート
４２１ ＡＮＤゲート
４２２，４２３ ２ビットアップカウンタ
４２４ 減算器
４２５ デコーダ
４２６ アップダウンカウンタ
４２７，４２８ ２ビットシフトレジスタ
４２９，４３０ ２入力ＡＮＤ回路
４３１，４３２ ２入力ＥＸＯＲ回路
４３３ ２入力ＯＲ回路
４３４ 共振器回路群
４３５ リングオシレータ
４３６ 選択スイッチ

Claims (27)

  1. 基準信号と内部信号との位相を比較してその位相差に応じた位相差信号を出力するための位相比較手段と、
    互いに異なる周波数可変範囲を持ち、かつ各々位相制御信号に従って発振周波数が制御される複数の発振器と、
    前記位相差信号または前記位相制御信号に基づいて前記複数の発振器の出力のうちの１つを選択するための選択手段と、
    前記選択手段にて選択された発振器の出力を分周することにより前記内部信号を生成するための分周手段とを有し、
    前記発振器の選択状態が変化する際に、前記分周器の出力位相を前記基準信号の位相に近づける手段を有することを特徴とするＰＬＬ回路。
  2. 請求項１に記載のＰＬＬ回路において、
    前記複数の発振器は、周波数可変範囲が互いに重なり合うことを特徴とするＰＬＬ回路。
  3. 請求項１に記載のＰＬＬ回路において、
    前記複数の発振器は、動作閾値電圧値が互いに異なることを特徴とするＰＬＬ回路。
  4. 請求項１乃至３のいずれか１項に記載のＰＬＬ回路において、
    前記選択手段は、前記位相差信号または前記位相制御信号の履歴に基づいて前記複数の発振器の出力の切り替えを行なうことを特徴とするＰＬＬ回路。
  5. 請求項１乃至４のいずれか１項に記載のＰＬＬ回路において、
    前記発振器は、電圧制御発振器であり、
    前記位相差信号を電圧値に変換する手段を有することを特徴とするＰＬＬ回路。
  6. 請求項５に記載のＰＬＬ回路において、
    前記位相制御電圧の可変電圧範囲内に値が互いに異なる２つの閾値電圧を設定し、前記電圧制御発振器の選択状態が変化する際に、前記位相制御電圧の値を前記２つの閾値電圧に挟まれる範囲に一時的に設定する手段を有することを特徴とするＰＬＬ回路。
  7. 請求項６に記載のＰＬＬ回路において、
    前記電圧制御発振器の選択状態が変化する際の履歴に応じて、一時的に設定する前記位相制御電圧の値を変更する手段を有することを特徴とするＰＬＬ回路。
  8. 請求項６に記載のＰＬＬ回路において、
    前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となることにより前記電圧制御発振器の選択状態が切り替わる場合、一時的に設定する前記位相制御電圧を、前記２つの閾値電圧のうち、前記位相制御電圧側の閾値電圧の近傍に設定することを特徴とするＰＬＬ回路。
  9. 請求項６に記載のＰＬＬ回路において、
    前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となることにより前記電圧制御発振器の選択状態が切り替わる場合であって、前記位相制御電圧が２回以上連続して前記２つの閾値電圧に挟まれる範囲外となる場合、一時的に設定する前記位相制御電圧を、前記２つの閾値電圧のうち、前記位相制御電圧側の閾値電圧の近傍に設定することを特徴とするＰＬＬ回路。
  10. 請求項６に記載のＰＬＬ回路において、
    前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となった場合、当該位相制御電圧が前記２つの閾値電圧よりも大きいか、あるいは前記２つの閾値電圧よりも小さいかによって、前記位相制御電圧を、前記２つの閾値電圧の中間電位に対して高く設定するか、あるいは低く設定するかが制御されることを特徴とするＰＬＬ回路。
  11. 基準信号と内部信号との位相を比較してその位相差に応じた位相差信号を出力するための位相比較手段と、
    互いに異なる共振周波数を具備する複数の共振回路と、
    前記共振回路と位相制御信号とに従って発振周波数が制御される発振器と、
    前記位相差信号または前記位相制御信号に基づいて前記複数の共振回路のうちの１つを選択するための選択手段と、
    前記発振器の出力を分周することにより前記内部信号を生成するための分周手段とを有し、
    前記共振回路の選択状態が変化する際に、前記分周器の出力位相を前記基準信号の位相に近づける手段を有することを特徴とするＰＬＬ回路。
  12. 請求項１１に記載のＰＬＬ回路において、
    前記選択手段は、前記位相差信号または前記位相制御信号の履歴に基づいて前記複数の共振回路の切り替えを行なうことを特徴とするＰＬＬ回路。
  13. 請求項１１または請求項１２に記載のＰＬＬ回路において、
    前記発振器は、電圧制御発振器であり、
    前記位相差信号を電圧値に変換する手段を有することを特徴とするＰＬＬ回路。
  14. 請求項１３に記載のＰＬＬ回路において、
    前記位相制御電圧の可変電圧範囲内に値が互いに異なる２つの閾値電圧を設定し、前記共振回路の選択状態が変化する際に、前記位相制御電圧の値を前記２つの閾値電圧に挟まれる範囲に一時的に設定する手段を有することを特徴とするＰＬＬ回路。
  15. 請求項１４に記載のＰＬＬ回路において、
    前記共振回路の選択状態が変化する際の履歴に応じて、一時的に設定する前記位相制御電圧の値を変更する手段を有することを特徴とするＰＬＬ回路。
  16. 請求項１４に記載のＰＬＬ回路において、
    前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となることにより前記共振回路の選択状態が切り替わる場合、一時的に設定する前記位相制御電圧を、前記２つの閾値電圧のうち、前記位相制御電圧側の閾値電圧の近傍に設定することを特徴とするＰＬＬ回路。
  17. 請求項１４に記載のＰＬＬ回路において、
    前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となることにより前記共振回路の選択状態が切り替わる場合であって、前記位相制御電圧が２回以上連続して前記２つの閾値電圧に挟まれる範囲外となる場合、一時的に設定する前記位相制御電圧を、前記２つの閾値電圧のうち、前記位相制御電圧側の閾値電圧の近傍に設定することを特徴とするＰＬＬ回路。
  18. 請求項１４に記載のＰＬＬ回路において、
    前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となった場合、当該位相制御電圧が前記２つの閾値電圧よりも大きいか、あるいは前記２つの閾値電圧よりも小さいかによって、前記位相制御電圧を、前記２つの閾値電圧の中間電位に対して高く設定するか、あるいは低く設定するかが制御されることを特徴とするＰＬＬ回路。
  19. 基準信号と内部信号との位相を比較してその位相差に応じた位相差信号を出力するための位相比較手段と、
    各々位相制御信号に従って遅延時間が制御される複数の遅延回路が連結されて構成された発振器と、
    前記位相差信号または前記位相制御信号に基づいて前記遅延回路の連結数を切り換える選択手段と、
    前記選択手段にて選択された発振器の出力を分周することにより前記内部信号を生成するための分周手段とを有し、
    前記発振器の選択状態が変化する際に、前記分周器の出力位相を前記基準信号の位相に近づける手段を有することを特徴とするＰＬＬ回路。
  20. 請求項１９に記載のＰＬＬ回路において、
    前記選択手段は、前記位相差信号または前記位相制御信号の履歴に基づいて前記遅延回路の連結数の切り替えを行なうことを特徴とするＰＬＬ回路。
  21. 請求項１９または請求項２０に記載のＰＬＬ回路において、
    前記発振器は、電圧制御発振器であり、
    前記位相差信号を電圧値に変換する手段を有することを特徴とするＰＬＬ回路。
  22. 請求項２１に記載のＰＬＬ回路において、
    前記位相制御電圧の可変電圧範囲内に値が互いに異なる２つの閾値電圧を設定し、前記遅延回路の連結数の選択状態が変化する際に、前記位相制御電圧の値を前記２つの閾値電圧に挟まれる範囲に一時的に設定する手段を有することを特徴とするＰＬＬ回路。
  23. 請求項２２に記載のＰＬＬ回路において、
    前記遅延回路の連結数の選択状態が変化する際の履歴に応じて、一時的に設定する前記位相制御電圧の値を変更する手段を有することを特徴とするＰＬＬ回路。
  24. 請求項２２に記載のＰＬＬ回路において、
    前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となることにより前記遅延回路の連結数の選択状態が切り替わる場合、一時的に設定する前記位相制御電圧を、前記２つの閾値電圧のうち、前記位相制御電圧側の閾値電圧の近傍に設定することを特徴とするＰＬＬ回路。
  25. 請求項２２に記載のＰＬＬ回路において、
    前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となることにより前記遅延回路の連結数の選択状態が切り替わる場合であって、前記位相制御電圧が２回以上連続して前記２つの閾値電圧に挟まれる範囲外となる場合、一時的に設定する前記位相制御電圧を、前記２つの閾値電圧のうち、前記位相制御電圧側の閾値電圧の近傍に設定することを特徴とするＰＬＬ回路。
  26. 請求項２２に記載のＰＬＬ回路において、
    前記位相制御電圧が、前記２つの閾値電圧に挟まれる範囲外となった場合、当該位相制御電圧が前記２つの閾値電圧よりも大きいか、あるいは前記２つの閾値電圧よりも小さいかによって、前記位相制御電圧を、前記２つの閾値電圧の中間電位に対して高く設定するか、あるいは低く設定するかが制御されることを特徴とするＰＬＬ回路。
  27. 請求項１乃至２６のいずれか１項に記載のＰＬＬ回路において、
    前記分周手段の出力位相を、前記基準信号の位相と同期させることを特徴とするＰＬＬ回路。
JP2002339395A 2002-11-22 2002-11-22 Ｐｌｌ回路 Pending JP2004173177A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002339395A JP2004173177A (ja) 2002-11-22 2002-11-22 Ｐｌｌ回路
US10/535,706 US7180375B2 (en) 2002-11-22 2003-11-21 PLL circuit
CNA2003801037272A CN1714509A (zh) 2002-11-22 2003-11-21 Pll电路
PCT/JP2003/014887 WO2004049575A1 (ja) 2002-11-22 2003-11-21 Ｐｌｌ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002339395A JP2004173177A (ja) 2002-11-22 2002-11-22 Ｐｌｌ回路

Publications (1)

Publication Number Publication Date
JP2004173177A true JP2004173177A (ja) 2004-06-17

Family

ID=32375773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002339395A Pending JP2004173177A (ja) 2002-11-22 2002-11-22 Ｐｌｌ回路

Country Status (4)

Country Link
US (1) US7180375B2 (ja)
JP (1) JP2004173177A (ja)
CN (1) CN1714509A (ja)
WO (1) WO2004049575A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173936A (ja) * 2004-12-15 2006-06-29 Nec Corp 電圧制御発振器及びそれを用いたｐｌｌ回路並びに周波数変調器
JP2008514163A (ja) * 2004-09-22 2008-05-01 ジーシーティー セミコンダクター インコーポレイテッド 広帯域周波数を発振する装置および方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004173177A (ja) * 2002-11-22 2004-06-17 Nec Corp Ｐｌｌ回路
US20070016835A1 (en) * 2005-07-12 2007-01-18 Integrated Device Technology, Inc. Method and apparatus for parameter adjustment, testing, and configuration
US7746179B1 (en) * 2006-09-13 2010-06-29 Rf Micro Devices, Inc. Method and apparatus for selecting a frequency generating element
US7692497B2 (en) * 2007-02-12 2010-04-06 Analogix Semiconductor, Inc. PLLS covering wide operating frequency ranges
KR100910531B1 (ko) * 2007-09-11 2009-07-31 삼성전기주식회사 다중 대역 전압 제어 발진기를 갖는 주파수 합성기
JP2009105651A (ja) * 2007-10-23 2009-05-14 Panasonic Corp Ｐｌｌ回路及び無線通信システム
TWI484758B (zh) * 2009-10-02 2015-05-11 Mstar Semiconductor Inc 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法
US8553469B2 (en) * 2011-04-06 2013-10-08 Dell Products L.P. Memory buffer for buffer-on-board applications
CN102281066A (zh) * 2011-04-15 2011-12-14 上海迦美信芯通讯技术有限公司 用于双通道多模射频接收机的频率综合器
CN102279403A (zh) * 2011-04-25 2011-12-14 上海迦美信芯通讯技术有限公司 双通道导航射频接收机
CN102857221B (zh) * 2011-06-30 2017-07-21 中兴通讯股份有限公司 锁相环、宽带发射机及宽带发射机的载波泄露校准方法
CN102445699A (zh) * 2011-10-18 2012-05-09 上海迦美信芯通讯技术有限公司 共享射频前端的双通道导航射频接收机系统架构
CN102522985B (zh) * 2011-12-31 2014-02-19 杭州士兰微电子股份有限公司 锁相环及其压控振荡器
US9083356B1 (en) * 2013-03-14 2015-07-14 Gsi Technology, Inc. Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features
CN104702271B (zh) * 2013-12-10 2018-06-05 展讯通信（上海）有限公司 锁相环电路及压控振荡器的特性曲线的校准方法
US9252790B2 (en) * 2014-04-11 2016-02-02 Qualcomm Incorporated Locking multiple voltage-controlled oscillators with a single phase-locked loop
US9608605B2 (en) * 2015-08-06 2017-03-28 Futurewei Technologies, Inc. Apparatus and scheme for IO-pin-less calibration or trimming of on-chip regulators
US10998040B2 (en) 2016-12-06 2021-05-04 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10725777B2 (en) 2016-12-06 2020-07-28 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2540893B1 (fr) 1983-02-16 1985-11-08 Rhone Poulenc Fibres Procede simplifie de filage de polyamide a grande vitesse
JPH01123508A (ja) 1987-11-06 1989-05-16 Mitsubishi Electric Corp 発振器
JP3103611B2 (ja) 1991-05-23 2000-10-30 八木アンテナ株式会社 平面アンテナ
JPH05300479A (ja) 1992-04-20 1993-11-12 Sony Corp レートコンバータ
JPH05300470A (ja) * 1992-04-21 1993-11-12 Fujitsu General Ltd クロック信号生成回路
JP3014566B2 (ja) * 1992-06-22 2000-02-28 松下電器産業株式会社 Ｐｌｌ回路
JPH06303134A (ja) 1993-04-15 1994-10-28 Hitachi Ltd Ｐｌｌ回路
JP3257612B2 (ja) 1994-06-10 2002-02-18 株式会社富士通ゼネラル Ｐｌｌ回路
JP3317794B2 (ja) 1994-10-06 2002-08-26 旭化成マイクロシステム株式会社 Ｐｌｌ回路およびその周波数引込方法
JPH09214335A (ja) 1996-02-01 1997-08-15 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JPH09246962A (ja) 1996-03-08 1997-09-19 Nec Corp 位相同期ループ電圧制御発振器
JP2001060870A (ja) 1999-08-24 2001-03-06 Matsushita Electric Ind Co Ltd 周波数シンセサイザ装置、周波数生成方法、および移動無線機
JP2001094417A (ja) * 1999-09-24 2001-04-06 Toshiba Microelectronics Corp デジタル方式ｐｌｌ回路
JP4623787B2 (ja) 1999-11-15 2011-02-02 三洋電機株式会社 Ｐｌｌシンセサイザ回路
JP2001237640A (ja) 2000-02-21 2001-08-31 Murata Mfg Co Ltd 電圧制御発振器および通信装置
JP3818624B2 (ja) * 2000-02-23 2006-09-06 株式会社ルネサステクノロジ 無線通信システム
JP2002261607A (ja) 2001-02-28 2002-09-13 Sanyo Electric Co Ltd Ｖｃｏ自動切換回路
JP2004173177A (ja) * 2002-11-22 2004-06-17 Nec Corp Ｐｌｌ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008514163A (ja) * 2004-09-22 2008-05-01 ジーシーティー セミコンダクター インコーポレイテッド 広帯域周波数を発振する装置および方法
JP2006173936A (ja) * 2004-12-15 2006-06-29 Nec Corp 電圧制御発振器及びそれを用いたｐｌｌ回路並びに周波数変調器

Also Published As

Publication number Publication date
WO2004049575A1 (ja) 2004-06-10
US20050253658A1 (en) 2005-11-17
US7180375B2 (en) 2007-02-20
CN1714509A (zh) 2005-12-28

Similar Documents

Publication Publication Date Title
JP2004173177A (ja) Ｐｌｌ回路
JP5005455B2 (ja) 半導体集積回路
US6392462B2 (en) Multiphase clock generator and selector circuit
EP1444784A2 (en) A communication semiconductor integrated circuit device and a wireless communication system
JP2005109618A (ja) 通信用半導体集積回路および携帯端末システム
KR20100099754A (ko) 게이팅된 시간-디지털 변환기를 갖는 디지털 위상-록 루프
EP1277286B9 (en) Personal communications device with gps receiver and comon clock source
JP5206682B2 (ja) 位相比較器およびフェーズロックドループ
US8008979B2 (en) Frequency synthesizer and radio transmitting apparatus
JP2002033660A (ja) デジタル制御発信器同調入力をタイムディザリングするシステムおよび方法
JP2006319393A (ja) 通信用半導体集積回路および無線通信装置
JP2002185320A (ja) 周波数シンセサイザおよび低雑音周波数合成方法
US20100085085A1 (en) Frequency synthesizer, frequency prescaler thereof, and frequency synthesizing method thereof
US6466065B1 (en) Prescaler and PLL circuit
US5892405A (en) PLL synthesizer apparatus
US20060017473A1 (en) Divider having dual modulus pre-scaler and an associated method
Shen et al. A 4.0-mW 2-Mbps programmable BFSK transmitter for capsule endoscope applications
Choi et al. A low power and wide range programmable clock generator with a high multiplication factor
US7558361B2 (en) Phase-switching dual modulus prescaler
JP4288425B2 (ja) Ｐｌｌ回路
JPH09223959A (ja) 分周回路
TWI763440B (zh) 用於零中頻無線區域網路無線電收發器之寬帶頻率合成器及其方法
Zhang et al. A 4.6–5.6 GHz constant KVCO low phase noise LC-VCO and an optimized automatic frequency calibrator applied in PLL frequency synthesizer
JP2002185319A (ja) 周波数シンセサイザおよび低雑音周波数合成方法
Majek et al. The factorial Delay Locked Loop: a solution to fulfill multistandard RF synthesizer requirements

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040427

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061004