[go: up one dir, main page]

JP2004172337A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004172337A
JP2004172337A JP2002336104A JP2002336104A JP2004172337A JP 2004172337 A JP2004172337 A JP 2004172337A JP 2002336104 A JP2002336104 A JP 2002336104A JP 2002336104 A JP2002336104 A JP 2002336104A JP 2004172337 A JP2004172337 A JP 2004172337A
Authority
JP
Japan
Prior art keywords
film
wiring
tantalum
copper
connection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002336104A
Other languages
English (en)
Inventor
Yutaka Ooka
豊 大岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002336104A priority Critical patent/JP2004172337A/ja
Publication of JP2004172337A publication Critical patent/JP2004172337A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】銅配線との密着性、銅の拡散防止性、ストレスマイグレーション耐性、エレクトロマイグレーション耐性の全てで良好な特性を有する拡散防止膜の提供を図る。
【解決手段】銅もしくは銅合金からなる配線の少なくとも一部にタンタル膜と窒化タンタル膜とタンタル膜とを順に積層した3層の積層膜21を備えたもので、例えば、銅もしくは銅合金からなる第2配線23およびプラグ24を備え、第2配線23およびプラグ24が形成される配線溝20および接続孔19に上記3層の積層膜21が形成されたものであり、この3層の積層膜21は、銅もしくは銅合金からなる配線に接続される接続孔19の底部のみに設けたものであってもよく、この構成では、配線溝20の側壁および底部および接続孔19の側壁に窒化タンタル膜とタンタル膜とを順に積層した2層の積層膜を備えている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置に関し、詳しくは例えばダマシン法、デュアルダマシン法のような溝配線技術を用いて多層配線を形成するのに好適な半導体装置の製造方法およびその製造方法により製造された半導体装置に関する。
【0002】
【従来の技術】
銅(Cu)配線はアルミニウム(Al)系合金配線より低抵抗・低容量・高信頼性を与えることから、配線の寄生抵抗・寄生容量による回路遅延が支配的になる微細素子において重要性を増してきた。一般には銅はアルミニウム系合金と異なりドライエッチングが容易ではないため、銅配線を形成するには、例えばダマシン法のような溝配線技術が広く用いられている。溝配線技術とは、例えば酸化シリコン(SiO)膜などの層間絶縁膜に予め所定の配線を形成するための溝を形成し、その溝に配線材料を埋め込み、その後余剰配線材料を化学機械研磨(CMP:Chemical Mechanical Polishing)法などにより除去することにより形成される配線形成プロセスである。
【0003】
さらには、接続孔(ヴィアホール)と配線が形成される部分(トレンチ)を形成した後、一括して配線材料を埋め込み、余剰配線材料を除去する、いわゆるデュアルダマシン法と呼ばれる溝配線技術も提案されている(例えば、特許文献1参照。)。この溝配線技術は、工程数、製造コストの削減に有効である。
【0004】
しかしながら、銅はアルミニウムと比べて酸化シリコン中への拡散性が桁違いに速いため、酸化シリコンなどの層間絶縁膜中に銅が拡散され、配線が断線するおそれがある。したがって、銅配線と層間絶縁膜との間には何らかの拡散防止膜が必須となる。この拡散防止膜としてはタンタル(Ta)、チタン(Ti)、タングステン(W)、窒化チタン(TiN)、窒化タンタル(TaN)、窒化タングステン(WN)などといった元素・化合物もしくはこれらを用いた合金膜を用いるのが一般的である。この中でも配線材料の銅の拡散防止性能が良く、抵抗率も低いことから微細化していく半導体装置においては窒化タンタルが有望視されている(例えば、非特許文献1参照。)。
【0005】
一方、タンタルは窒化タンタルと比べて銅との密着性は良く抵抗率も低いが、銅の拡散防止性能が窒化タンタルと比べて劣るため、窒化タンタルを使用する場合よりも厚く成膜する必要があり、より微細化されていく半導体装置にとっては大きな懸念点となっていくことが予想される。これを打開する方法として、例えばバリア性に優れた非晶質金属窒化膜、例えば窒化タンタル膜と、密着性に優れた結晶性金属膜、例えばタンタル膜を積層させることによりバリア性、密着性ともに優れた銅配線が得られることが提案されている(例えば、特許文献2参照。)。
【0006】
しかしながら、本願発明者の実験によれば、拡散防止膜としてのタンタル(Ta)/窒化タンタル(TaN)の積層膜はタンタル(Ta)単層膜と比べてストレスマイグレーション(SM)耐性が劣ることが分かっており、不良解析の結果より接続孔内の銅が上層配線部分に吸い上げられ、結果として接続孔底部にボイドが発生していることが確認できている。これを解決する手段として接続孔底部の下層銅配線との接続部をタンタル(Ta)で形成すること、すなわち銅の拡散防止膜としてタンタル(Ta)単層膜を使用する方法がある。一方でエレクトロマイグレーション(EM)試験結果より、銅の拡散防止膜としてタンタル(Ta)膜/窒化タンタル(TaN)膜の積層膜のほうが、エレクトロマイグレーション耐性がよく、これは窒化タンタル膜上にタンタル膜を成膜することにより、タンタルは結晶性を持った膜となり銅配線との密着性が向上するためである。
【0007】
【特許文献1】
特開平11−45887号公報(第3頁、図1)
【特許文献2】
特開2001−7204号公報(第6−7,9頁、図1−4,23)
【非特許文献1】
「月刊Semiconductor World 12月号 第17巻 第13号 通巻第230号」プレスジャーナル、1998年11月20日発行、P.137−142
【0008】
【発明が解決しようとする課題】
しかしながら、銅配線との密着性、銅の拡散防止性、ストレスマイグレーション耐性、エレクトロマイグレーション耐性の全てで良好な特性を有する拡散防止膜は提案されていなかった。
【0009】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置およびその製造方法である。
【0010】
本発明の第1半導体装置は、銅もしくは銅合金からなる配線を備え、前記配線の少なくとも一部分にタンタル膜と窒化タンタル膜とタンタル膜とを順に積層した積層膜を備えたものである。
【0011】
上記第1半導体装置では、銅の拡散防止膜としてタンタル膜と窒化タンタル膜とタンタル膜とを順に積層した3層構造を用いることから、銅と接触する部分はタンタル膜が形成されるため、積層膜と銅との密着性が高められる。また窒化タンタル膜が形成されるため、銅の拡散防止機能が向上する。したがって、配線上に形成される接続孔の底部における配線上にはタンタル膜が成膜されているため半導体装置のストレスマイグレーション(SM)特性は良好なものとなり、銅もしくは銅合金からなる配線と銅の拡散防止機能に優れた窒化タンタル膜との界面にはタンタル膜が成膜され、さらには窒化タンタル膜上にもタンタル膜が成膜されているため、半導体装置のエレクトロマイグレーション(EM)耐性は良好なものになる。
【0012】
本発明の第2半導体装置は、第1導電体を覆う絶縁膜に前記第1導電体に達するように形成された接続孔と、前記接続孔内に埋め込まれた銅もしくは銅合金からなる第2導電体とを備えた半導体装置において、前記接続孔の底部にタンタル膜と窒化タンタル膜とタンタル膜とを順に積層した3層の積層膜を備え、前記接続孔の側壁に窒化タンタル膜とタンタル膜とを側壁側より順に積層した2層の積層膜を備えたものである。
【0013】
上記第2半導体装置では、銅もしくは銅合金からなる配線上に形成される接続孔底部のみに銅の拡散防止膜となるタンタル膜と窒化タンタル膜とタンタル膜とを順に積層した3層の積層膜が形成されていることから、銅と接触する部分には銅との密着性の良いタンタル膜となる。したがって、ストレスマイグレーション耐性、エレクトロマイグレーション耐性が高められる。
【0014】
また上記3層の積層膜が形成された部分を除く上記接続孔の側壁部、上記配線の底部および側壁部のみに窒化タンタル膜とタンタル膜とを順に積層した2層の積層膜が形成されていることから、銅と接触する部分には銅との密着性の良いタンタル膜となる。したがって、ストレスマイグレーション耐性が高められる。また拡散防止膜として3層構造を適用した場合と比較して、接続孔の側壁部、配線溝の側壁部における拡散防止膜の膜厚が薄くなる。したがって、配線溝および接続孔がより微細化した半導体装置に対して適用することができ、さらに配線溝および接続孔の内部に配線材料である銅もしくは銅合金を成膜するときのカバレッジが良くなり、信頼性の高い配線構造となる。
【0015】
本発明の半導体装置の製造方法は、第1絶縁膜に中に設けられた導電体を覆う第2絶縁膜を形成する工程と、前記第2絶縁膜に前記導電体に達する接続孔パターンを形成する工程と、前記接続孔パターンにタンタル膜を形成する工程と、前記第2絶縁膜上に第3絶縁膜を形成しかつ前記第3絶縁膜に配線溝と前記配線溝の底部より前記タンタル膜に達する接続孔を形成する工程と、前記配線溝および前記接続孔の各内面に窒化タンタル膜とタンタル膜とを順に積層した積層膜を形成する工程とを備えている。
【0016】
上記半導体装置の製造方法では、銅もしくは銅合金からなる導電体(例えば配線)上に、酸化防止膜・拡散防止膜となる第2絶縁膜を成膜した後に、この第2絶縁膜に上層配線との接続を行うための接続孔の一部となる接続孔パターンを形成し、この接続孔パターンにタンタル膜単層の保証パターンを形成する。そして第3絶縁膜に形成した配線溝および接続孔の内面には窒化タンタル膜とタンタル膜とを積層した2層の積層膜を形成することから、接続孔底部のみに、銅の拡散防止膜がタンタル膜と窒化タンタル膜とタンタル膜とを順に積層した3層構造となり、それ以外の接続孔の側壁部、配線の底部および側壁部はタンタル膜と窒化タンタル膜とを積層した2層構造となる。これにより、積層膜が銅と接触する部分はタンタル膜が形成されることになるため、積層膜と銅との密着性が高められるので、エレクトロマイグレーション耐性、ストレスマイグレーション耐性が高められる。特に、上記接続孔底部では、銅の拡散防止膜となる3層の積層膜が、下層の配線と接続孔内に形成されるプラグとに接触する部分がタンタル膜で形成されるため、ストレスマイグレーション耐性、エレクトロマイグレーション耐性が高められる。
【0017】
さらに配線溝および接続孔を形成した後に成膜する拡散防止膜は、窒化タンタル膜とタンタル膜との2層構造となることから、銅と接触する部分には銅との密着性の良いタンタル膜が形成されることになる。したがって、ストレスマイグレーション耐性が高められる。また拡散防止膜として3層構造を適用した場合と比較して、接続孔の側壁部や配線溝の側壁部に形成される拡散防止膜の膜厚を薄くすることができる。したがって、配線溝および接続孔がより微細化した半導体装置に対して適用することができ、さらに配線溝および接続孔の内部に配線材料である銅もしくは銅合金を成膜するときのカバレッジが良くなり、信頼性の高い配線構造を製造することができる。
【0018】
【発明の実施の形態】
本発明の半導体装置に係る第1実施の形態を、図1の概略構成断面図によって説明する。
【0019】
図1に示すように、基体11上には、例えば酸化シリコン膜(SiO)からなる第1絶縁膜12が形成されている。この第1絶縁膜12には、配線溝13が形成され、配線溝13内には、銅の拡散を防止するバリア層14を介して銅もしくは銅合金からなる第1配線15が形成されている。
【0020】
上記第1配線15は、例えば配線厚が200nmになるように形成されている。上記基体は、トランジスタなどのデバイスが作製されたものである。なお、図においてデバイスは表示せず、一つの層として取り扱う。
【0021】
上記第1配線15を覆うように上記第1絶縁膜12上には、銅の酸化防止・拡散防止層となる第2絶縁膜16が、例えば50nmの厚さの窒化シリコン膜で形成されている。さらに、上記第2絶縁膜16上には、接続孔層間、配線層間の絶縁膜となる第3絶縁膜17が、例えば400nmの厚さの酸化シリコン(SiO)膜で形成されている。
【0022】
上記第3絶縁膜17には、配線溝20と、この配線溝20の底部より第2絶縁膜16を貫通して上記第1配線15に達する接続孔19が形成されている。ここでは、一例として、配線溝20の深さを200nm、接続孔19の深さを配線溝20の底部より200nmとした。
【0023】
上記配線溝20および接続孔19の内面には、銅の酸化防止膜・拡散防止膜となるタンタル膜と窒化タンタル膜とタンタル膜とを順に積層した3層の積層膜21が形成されている。さらに、配線溝20および接続孔19の内部には、上記3層の積層膜21を介して銅もしくは銅合金からなる配線材料膜22が埋め込まれ、配線溝20内に第2配線23が形成され、接続孔19内にプラグ24が形成されている。
【0024】
上記3層の積層膜21における第1層のタンタル膜は、例えば2nm以上20nm以下、好ましくは2nm以上5nm以下の厚さに成膜されている。また第2層の窒化タンタル膜(TaN)は、例えば2nm以上20nm以下、好ましくは2nm以上5nm以下の厚さに成膜されている。さらに第3層のタンタル膜は、例えば2nm以上20nm以下、好ましくは2nm以上5nm以下の厚さに成膜されている。そして、3層の積層膜21の総厚さは30nm以下、好ましくは15nm以下とされている。なお、各膜厚は、接続孔の口径、配線溝の幅によって、上記範囲内で適宜設定される。
【0025】
なお、上記各膜の厚さが2nm未満の場合には、ストレスマイグレーション耐性、エレクトロマイグレーション耐性が悪化する不利益が生じ、各膜の厚さが20nmを超えると、成膜後に行われるリソグラフィー工程において、合わせマークが読みこめない、局所段差による接続孔および配線溝のリソグラフィー工程のできあがり形状にばらつきを生じる、接続孔におけるコンタクト抵抗、配線抵抗の上昇を来す等の不利益を生じることになる。よって、上記範囲に膜厚は設定されている。また、3層の積層膜21の総厚さが30nmを超すと、接続孔や配線溝内に占める3層の積層膜21が多くなりすぎて、コンタクト抵抗や配線抵抗の上昇を来す。また、銅もしくは銅を含む合金を埋め込む際に、ボイドを発生することがあり、電気的特性、信頼性が悪化する不利益を生じる。このため、上記範囲に3層の積層膜21の総膜厚は上記のように設定されている。
【0026】
さらに、第3絶縁膜17上には、第2配線23を覆うもので、銅の酸化防止膜・拡散防止膜となる防止膜25が、例えば上記第2絶縁膜16と同様に窒化シリコン膜で形成されている。
【0027】
本実施の形態で説明した半導体装置では、銅の拡散防止膜がタンタル膜と窒化タンタル膜とタンタル膜とを順に積層してなる3層の積層膜21で形成されていることから、銅もしくは銅合金と接触する部分には銅もしくは銅合金との密着性に優れたタンタル膜が形成されている。このため、このため、3層の積層膜21と銅との密着性が高めっきらレジストルので、ストレスマイグレーション耐性、エレクトロマイグレーション耐性共に優れた特性を得ることができる。少なくとも、上記半導体装置は、上記以外の銅の拡散防止膜構造、具体的にはタンタル単層、窒化タンタル単層、タンタル膜と窒化タンタル膜との積層構造のものよりも優れたストレスマイグレーション耐性およびエレクトロマイグレーション特性を得ることができる。さらに、窒化タンタル膜が形成されていることから、優れた銅の拡散防止機能が得られる。
【0028】
上記図1によって説明した実施の形態においては、上記配線15および配線23上に形成する銅の酸化防止膜・拡散防止膜となる第2絶縁膜16、防止膜25は、窒化シリコン膜に限定するものではなく、銅の酸化防止・拡散防止機能を有する絶縁膜で形成することができる。例えば炭化シリコン膜(SiC)、窒化炭化シリコン(SiCN)等の膜で形成することができる。また層間絶縁膜となる第1絶縁膜12および第3絶縁膜17は、酸化シリコン膜に限定されるものではなく、例えば、炭素含有シリコン酸化膜(SiOC)、ポリアリルエーテル膜(PAE)、フッ素含有シリコン膜(FSG)等、層間絶縁膜として一般的に使われているいかなる膜でも形成することができる。
【0029】
したがって、本願発明の3層の積層膜は、層間絶縁膜および配線上に形成される酸化防止膜・拡散防止膜となる膜のいかなる組み合わせを用いても適用できる。さらに、配線溝に導電体を埋め込む構成いわゆるシングルダマシン構造に対しても、銅の酸化防止膜・拡散防止膜として、本願発明の3層の積層膜を適用することができる。
【0030】
次に、本発明の半導体装置に係る第2実施の形態を、図2の概略構成断面図によって説明する。
【0031】
図2に示すように、基体11上には、例えば酸化シリコン膜(SiO)からなる第1絶縁膜12が形成されている。この第1絶縁膜12には、配線溝13が形成され、配線溝13内には、銅の拡散を防止するバリア層14を介して第1導電体として銅もしくは銅合金からなる第1配線15が形成されている。
【0032】
上記第1配線15は、例えば配線厚が200nmになるように形成されている。上記基体は、トランジスタなどのデバイスが作製されたものである。なお、図においてデバイスは表示せず、一つの層として取り扱う。
【0033】
上記第1配線15を覆うように上記第1絶縁膜12上には、銅の酸化防止・拡散防止層となる第2絶縁膜16が、例えば50nmの厚さの窒化シリコン膜で形成されている。
【0034】
上記第2絶縁膜16には、上記第1配線15に達する所望の位置に保証パターン用の接続孔パターン32が形成されている。さらに上記接続孔パターン32内には、保証パターン42が形成されている。この保証パターン42は、例えば、2nm以上20nm以下、好ましくは2nm以上5nm以下のタンタル膜で形成されている。なお、上記保証パターン42を形成するタンタル膜の厚さが2nm未満の場合には、ストレスマイグレーション耐性、エレクトロマイグレーション耐性が悪化する不利益が生じ、保証パターン42を形成するタンタル膜の厚さが20nmを超えると、成膜後に行われるリソグラフィー工程において、合わせマークが読みこめない、局所段差による接続孔および配線溝のリソグラフィー工程のできあがり形状にばらつきを生じる、接続孔におけるコンタクト抵抗、配線抵抗の上昇を来す等の不利益を生じることになる。よって、保証パターンの膜厚は上記範囲に設定した。
【0035】
さらに、上記第2絶縁膜16上には、接続孔層間、配線層間の絶縁膜となる第3絶縁膜17が、例えば400nmの厚さの酸化シリコン(SiO)膜で形成されている。
【0036】
上記第3絶縁膜17には、配線溝20と、この配線溝20の底部より第2絶縁膜16を貫通して上記保証パターン42に達する接続孔19が形成されている。ここでは、一例として、配線溝20の深さを200nm、接続孔19の深さを配線溝20の底部より200nmとした。
【0037】
上記配線溝20および接続孔19の内面には、銅の酸化防止膜・拡散防止膜となる窒化タンタル膜とタンタル膜とを順に積層した2層の積層膜43が形成されている。さらに、配線溝20および接続孔19の内部には、上記2層の積層膜43を介して第2導電体となる銅もしくは銅合金からなる配線材料膜22が埋め込まれ、配線溝20内に第2配線23が形成され、接続孔19内にプラグ24が形成されている。
【0038】
上記2層の積層膜43における窒化タンタル膜(TaN)は、例えば2nm以上20nm以下、好ましくは2nm以上5nm以下の厚さに成膜されている。さらにタンタル膜は、例えば2nm以上20nm以下、好ましくは2nm以上5nm以下の厚さに成膜されている。そして、2層の積層膜43の総厚さは30nm以下、好ましくは15nm以下とされている。なお、各膜厚は、接続孔の口径、配線溝の幅によって、上記範囲内で適宜設定される。
【0039】
なお、上記2層の積層膜の各膜厚が2nm未満の場合には、ストレスマイグレーション耐性、エレクトロマイグレーション耐性が悪化する不利益が生じ、各膜の厚さが20nmを超えると、成膜後に行われるリソグラフィー工程において、合わせマークが読みこめない、局所段差による接続孔および配線溝のリソグラフィー工程のできあがり形状にばらつきを生じる、接続孔におけるコンタクト抵抗、配線抵抗の上昇を来す等の不利益を生じることになる。よって、上記範囲に膜厚は設定されている。また、2層の積層膜43の総厚さが30nmを超すと、接続孔や配線溝内に占める2層の積層膜43が多くなりすぎて、コンタクト抵抗や配線抵抗の上昇を来す。また、銅もしくは銅を含む合金を埋め込む際に、ボイドを発生することがあり、電気的特性、信頼性が悪化する不利益を生じる。このため、上記範囲に2層の積層膜43の総膜厚は上記のように設定されている。
【0040】
さらに、第3絶縁膜17上には、第2配線23を覆うもので、銅の酸化防止膜・拡散防止膜となる防止膜25が、例えば上記第2絶縁膜16と同様に窒化シリコン膜で形成されている。
【0041】
上記図2によって説明した実施の形態の半導体装置に形成された多層配線では、銅の拡散防止膜が接続孔19の底部のみタンタル膜からなる保証パターン42と窒化タンタル膜とタンタル膜とを積層した2層の積層膜43とからなる3層構造になり、接続孔19の側壁部、配線溝20の底部および側壁部は2層の積層膜43になるため、銅もしくは銅合金と接触する部分はタンタル膜が形成されているので、ストレスマイグレーション耐性、エレクトロマイグレーション耐性共に優れた特性を得ることができる。特に上記半導体装置では、接続孔19の底部の第1配線15上面において、上記以外の銅の拡散防止膜構造、具体的にはタンタル膜単層、窒化タンタル膜単層、タンタル膜と窒化タンタル膜との積層構造よりも優れたストレスマイグレーション耐性およびエレクトロマイグレーション耐性を得ることができる。また、接続孔19の側壁部、配線溝20の底部および側壁部は窒化タンタル膜とタンタル膜との2層の積層膜となっているため、図1によって説明した構造と比べて銅の拡散防止膜の膜厚を薄くすることができ、より小さいデザインルールでの適用が可能となる。
【0042】
上記実施の形態においては、上記配線15および配線23上に形成する銅の酸化防止膜・拡散防止膜となる第2絶縁膜16、防止膜25は、窒化シリコン膜に限定するものではなく、銅の酸化防止・拡散防止機能を有する絶縁膜で形成することができる。例えば炭化シリコン膜(SiC)、窒化炭化シリコン(SiCN)等の膜で形成することができる。また層間絶縁膜となる第1絶縁膜12および第3絶縁膜17は、酸化シリコン膜に限定されるものではなく、例えば、炭素含有シリコン酸化膜(SiOC)、ポリアリルエーテル膜(PAE)、フッ素含有シリコン膜(FSG)等、層間絶縁膜として一般的に使われているいかなる膜でも形成することができる。
【0043】
また、配線溝および接続孔の形成方法は、上記説明した製造方法に限定されるものではなく、配線溝およびこの配線溝底部より下層の導電層へ達する接続孔が形成されるものであれば、如何なるプロセスであってもよい。したがって、本願発明の2層の積層膜(接続孔底部のみタンタル膜からなる保証パターンを含む3層の積層膜)は、配線溝および接続孔の形成方法を問わず、層間絶縁膜および配線上に形成される酸化防止膜・拡散防止膜となる膜のいかなる組み合わせを用いても適用できる。また、配線溝および接続孔を形成する方法には、複数種類の層間絶縁膜、もしくは複数種類のハードマスクを用いたものであってもよい。さらには配線溝と接続孔とに導電体を同時に埋め込んで配線とプラグとを形成するいわゆるデュアルダマシン法ではなく、配線溝に導電体を埋め込むいわゆるシングルダマシン法に対しても、銅の酸化防止膜・拡散防止膜として、本願発明の保証パターンおよび2層の積層膜を適用することができる。
【0044】
次に、本発明の半導体装置の第1製造方法に係る一実施の形態を、図3の概略構成断面図によって説明する。
【0045】
図3の(1)に示すように、基体11上に、例えば酸化シリコン膜(SiO)からなる第1絶縁膜12を形成した後、例えば通常の溝配線を形成する技術を用いて第1絶縁膜12に配線溝13を形成し、さらに配線溝13内に銅の拡散を防止するバリア層14を介して銅もしくは銅合金からなる第1配線15を形成する。
【0046】
上記第1配線15は、例えば配線厚が200nmになるように形成されている。上記基体は、トランジスタなどのデバイスが作製されたものである。なお、図においてデバイスは表示せず、一つの層として取り扱う。
【0047】
しかるべき後処理を行った後、図3の(2)に示すように、銅の酸化防止・拡散防止層となる第2絶縁膜16を、上記第1配線15を覆うように上記第1絶縁膜12上に形成する。この第2絶縁膜16は、例えば窒化シリコン(SiN)を50nmの厚さに堆積して形成する。この第2絶縁膜16は、例えば平行平板型のプラズマCVD装置を用いて、モノシラン(SiH)、アンモニア(NH)、窒素(N)ガスを用いて、圧力を550Paとして成膜することができる。
【0048】
続けて図3の(3)に示すように、第2絶縁膜16上に、接続孔層間、配線層間の絶縁膜として例えば酸化シリコン(SiO)膜を例えば400nmの厚さに成膜して、第3絶縁膜17を形成する。酸化シリコン膜は、一例として、平行平板型のプラズマCVD装置を用い、原料ガスにモノシラン(SiH)および一酸化二窒素(NO)ガスを用い、成膜雰囲気の圧力を1.00kPa、基板温度を400℃として成膜することができる。続いてエッチングマスク18として例えば窒化シリコン(SiN)膜を例えば100nmの厚さに成膜する。図面では、一例として、後に説明する配線溝20を形成する状態のエッチングマスク18を示した。窒化シリコン膜は、一例として、平行平板型のプラズマCVD装置を用い、原料ガスにモノシラン(SiH)、アンモニア(NH)および窒素(N)ガスを用い、成膜雰囲気の圧力を550Paとして成膜することができる。
【0049】
続いて、接続孔パターンのレジストマスク(図示せず)を形成し、それを用いて、ドライエッチング法にて、エッチングマスク18に接続孔パターン(図示せず)を形成する。ここでの窒化シリコン膜のエッチングは、例えば一般的なマグネトロン方式のエッチング装置にて、一例として、エッチングガスにトリフルオロメタン(CHF)、アルゴン(Ar)および酸素(O)を用い、ガス流量比をCHF:Ar:O=1:5:1とし、バイアスパワーを500Wに、基板温度は20℃に設定する。続いて同じ接続孔パターンのレジストマスクを用いて第3絶縁膜17への接続孔19の開口を行う。接続孔19の形成は、例えば一般的なマグネトロン方式のエッチング装置にて、一例として、エッチングガスにオクタフルオロブタン(C)、一酸化炭素(CO)およびアルゴン(Ar)を用い、ガス流量比をC:CO:Ar=1:10:20とし、バイアスパワーを1500Wに、基板温度は20℃に設定し、300nmの深さに接続孔19の開口を行った。その後、酸素(O)プラズマを用いたアッシング処理と有機系の薬液処理を行うことにより、レジストマスクの除去、エッチング処理時の残留デポ物の除去ができる。
【0050】
続いて配線パターンのレジストマスク(図示せず)を形成し、それを用いて、ドライエッチング法にて、エッチングマスク18の加工を行う。ここでの窒化シリコンのエッチングは、例えば一般的なマグネトロン方式のエッチング装置を用い、一例として、エッチングガスにトリフルオロメタン(CHF)、アルゴン(Ar)および酸素(O)を用い、ガス流量比をCHF:Ar:O=1:5:1とし、バイアスパワーを500Wに、基板温度は20℃に設定する。その後、酸素(O)プラズマを用いたアッシング処理と有機系の薬液処理を行うことにより、レジストマスクの除去、エッチング処理時の残留デポ物の除去する。
【0051】
その後、配線パターンが形成されたエッチングマスク18を用いて、ドライエッチング法にて酸化シリコンからなる第2絶縁膜17を加工して、配線溝20を形成するとともに接続孔19を第1配線15に達するように延長形成する。ここでの酸化シリコン(SiO)加工は、例えば一般的なマグネトロン方式のエッチング装置を用いて、一例として、エッチングガスにオクタフルオロブタン(C)、一酸化炭素(CO)およびアルゴン(Ar)を用い、ガス流量比をC:CO:Ar=1:10:20とし、バイアスパワーを1500Wに、基板温度は20℃に設定し、第3絶縁膜17を200nmの深さまでエッチングを行った。最後に酸素(O)プラズマを用いたアッシング処理と有機系の薬液処理を行うことにより、エッチング処理時の残留デポ物の除去する。ここまでで配線溝20は深さ(厚さ)300nm(内100nmはエッチングマスク18)、接続孔19の深さは配線溝20の底部より200nmとなった。
【0052】
さらに、第3絶縁膜17をマスクにして、接続孔19底部の窒化シリコンからなる第2絶縁膜16を除去する。このエッチング方法は、酸化シリコンとエッチング選択比が取れるエッチングであればよい。例えば、上記説明した窒化シリコンのエッチング方法を用いることができる。
【0053】
その後、しかるべき脱ガス処理及びRFスパッタリング処理を行うことにより、接続孔19の底部に露出した配線15の変質層(図示せず)の除去を行う。続けて、図3の(4)に示すように、銅配線の層間絶縁膜に対する拡散防止膜として、上記配線溝20および接続孔19の内面に、タンタル膜と窒化タンタル膜とタンタル膜とを順に積層した3層の積層膜21を形成する。なお、上記3層の積層膜21は第3絶縁幕17上にもエッチングマスク18を介して形成される。3層の積層膜21は、好ましくは、同一チャンバ内にて連続して形成されることが好ましい。
【0054】
この成膜は、例えば一般的なマグネトロンスパッタリング装置を用いて、まずタンタルターゲットを用いて指向性スパッタリング法により、タンタル膜を例えば2nm以上20nm以下、好ましくは2nm以上5nm以下の厚さに成膜する。続けて同一成膜チャンバーにて上記同様にタンタルターゲットを用い、窒化剤として窒素(N)ガスを用いた指向性スパッタリング法により窒化タンタル膜(TaN)を例えば2nm以上20nm以下、好ましくは2nm以上5nm以下の厚さに成膜する。続けて同一成膜チャンバーにて、上記Nガスの供給を止め、タンタルターゲットを用いた指向性スパッタリング法により、タンタル膜を例えば2nm以上20nm以下、好ましくは2nm以上5nm以下の厚さに成膜する。そして、3層の積層膜の総厚さを30nm以下、好ましくは15nm以下とする。なお、各膜厚は、接続孔の口径、配線溝の幅によって、上記範囲内で適宜設定される。
【0055】
なお、上記各膜の厚さが2nm未満の場合には、ストレスマイグレーション耐性、エレクトロマイグレーション耐性が悪化する不利益が生じ、各膜の厚さが20nmを超えると、成膜後に行われるリソグラフィー工程において、合わせマークが読みこめない、局所段差による接続孔および配線溝のリソグラフィー工程のできあがり形状にばらつきを生じる、接続孔におけるコンタクト抵抗、配線抵抗の上昇を来す等の不利益を生じることになる。よって、上記範囲に膜厚を設定した。また、3層の積層膜21の総厚さが30nmを超すと、接続孔や配線溝内に占める3層の積層膜21が多くなりすぎて、コンタクト抵抗や配線抵抗の上昇を来す。また、銅もしくは銅を含む合金を埋め込む際に、ボイドを発生することがあり、電気的特性、信頼性が悪化する不利益を生じる。このため、上記範囲に3層の積層膜21の総膜厚は上記のように設定される。
【0056】
上記タンタル膜と窒化タンタル膜とタンタル膜とからなる積層膜は、配線溝20および接続孔19の内面にカバレッジ良く形成される必要があるため、好ましくは自己放電イオン化スパッタリング法あるいは遠距離スパッタリング法などの指向性スパッタリング法を用いるのが良い。
【0057】
次いで、図3の(5)に示すように、電解めっき法もしくはスパッタリング法もしくはCVD法等の既存の成膜方法により、銅(Cu)もしくは銅合金を堆積して、上記接続孔19および配線溝20を埋め込む配線材料膜22を形成する。このとき、第3絶縁膜17上にもエッチングマスク18、3層の積層膜21を介して配線材料膜22が堆積される。
【0058】
その後、例えば化学的機械研磨(以下CMPという)により配線が形成されていない窒化シリコンからなるエッチングマスク18上に堆積されている余剰な配線材料膜22および3層の積層膜21を除去する。さらに、タンタル膜を研磨するときに窒化シリコン膜も研磨できるスラリーを用いて最終的にエッチングマスク18を完全に除去する。
【0059】
この結果、図3の(6)に示すように、配線溝20内に3層の積層膜21を介して配線材料膜22からなる配線23が形成されるとともに、配線23と配線15とを接続するプラグ24が接続孔19内に3層の積層膜21を介して配線材料膜22で形成される。なお、上記CMPでは、上記配線23の厚さが例えば200nmとなるようにCMP条件を調整した。
【0060】
その後、図3の(7)に示すように、第3絶縁膜17上に、配線23を覆うもので、銅の酸化防止膜・拡散防止膜となる防止膜25を、例えば上記第2絶縁膜16と同様に窒化シリコン膜で形成する。
【0061】
上記図3によって説明した実施の形態では、配線溝および接続孔の内面に、銅の拡散防止膜がタンタル膜と窒化タンタル膜とタンタル膜とを順に積層してなる3層の積層膜21を形成することから、ストレスマイグレーション耐性、エレクトロマイグレーション耐性共に優れた特性を得ることができる。少なくとも上記各工程を経て形成された半導体装置は、上記以外の銅の拡散防止膜構造、具体的にはタンタル単層、窒化タンタル単層、タンタル膜と窒化タンタル膜との積層構造のものよりも優れたストレスマイグレーション耐性およびエレクトロマイグレーション特性を得ることができる。また配線溝および接続孔の内面に窒化タンタル膜を形成することから、優れた銅の拡散防止機能が得られる。したがって、上記製造方法によれば、前記図1によって説明したのと同様に、優れた銅の拡散防止機能を有し、ストレスマイグレーション耐性、エレクトロマイグレーション耐性に優れた半導体装置を形成することができる。
【0062】
上記実施の形態においては、上記配線15および配線23上に形成する銅の酸化防止膜・拡散防止膜となる第2絶縁膜16、防止膜25は、窒化シリコン膜に限定するものではなく、銅の酸化防止・拡散防止機能を有する絶縁膜で形成することができる。例えば炭化シリコン膜(SiC)、窒化炭化シリコン(SiCN)等の膜で形成することができる。また層間絶縁膜となる第1絶縁膜12および第3絶縁膜17は、酸化シリコン膜に限定されるものではなく、例えば、炭素含有シリコン酸化膜(SiOC)、ポリアリルエーテル膜(PAE)、フッ素含有シリコン膜(FSG)等、層間絶縁膜として一般的に使われているいかなる膜でも形成することができる。
【0063】
また、配線溝および接続孔の形成方法は,上記説明した製造方法に限定されるものではなく、配線溝およびこの配線溝底部より下層の導電層へ達する接続孔が形成されるものであれば、如何なるプロセスであってもよい。したがって、本願発明の3層の積層膜は、配線溝および接続孔の形成方法を問わず、層間絶縁膜および配線上に形成される酸化防止膜・拡散防止膜となる膜のいかなる組み合わせを用いても適用できる。また、配線溝および接続孔を形成する方法には、複数種類の層間絶縁膜、もしくは複数種類のハードマスクを用いたものであってもよい。さらには配線溝と接続孔とに導電体を同時に埋め込んで配線とプラグとを形成するいわゆるデュアルダマシン法ではなく、配線溝に導電体を埋め込むいわゆるシングルダマシン法に対しても、銅の酸化防止膜・拡散防止膜として、本願発明の3層の積層膜を適用することができる。
【0064】
次に、本発明の半導体装置の第2製造方法に係る一実施の形態を、図4および図5の概略構成断面図によって説明する。
【0065】
図4の(1)に示すように、基体11上に、例えば酸化シリコン膜(SiO)からなる第1絶縁膜12を形成した後、例えば通常の溝配線を形成する技術を用いて第1絶縁膜12に配線溝13を形成し、さらに配線溝13内に銅の拡散を防止するバリア層14を介して銅もしくは銅合金からなる第1配線15を形成する。
【0066】
上記第1配線15は、例えば配線厚が200nmになるように形成されている。上記基体は、トランジスタなどのデバイスが作製されたものである。なお、図においてデバイスは表示せず、一つの層として取り扱う。
【0067】
しかるべき後処理を行った後、図3の(2)に示すように、銅の酸化防止・拡散防止層となる第2絶縁膜16を、上記第1配線15を覆うように上記第1絶縁膜12上に形成する。この第2絶縁膜16は、例えば窒化シリコン(SiN)を50nmの厚さに堆積して形成する。この第2絶縁膜16は、例えば平行平板型のプラズマCVD装置を用いて、モノシラン(SiH)、アンモニア(NH)、窒素(N)ガスを用いて、圧力を550Paとして成膜することができる。
【0068】
続いて図4の(4)に示すように、第2絶縁膜16に接続孔パターンを形成するためのレジストマスク31を形成し、このレジストマスク31を用いて、ドライエッチング法により、第1配線15に達する所望の位置に保証パターン用の接続孔パターン32を形成する。ここでの窒化シリコン膜のエッチングは、例えば一般的なマグネトロン方式のエッチング装置にて、一例として、エッチングガスにトリフルオロメタン(CHF)、アルゴン(Ar)および酸素(O)を用い、ガス流量比をCHF:Ar:O=1:5:1とし、バイアスパワーを500Wに、基板温度は20℃に設定する。
【0069】
次いで図4の(4)に示すように、酸素(O)プラズマを用いたアッシング処理と有機系の薬液処理、さらにしかるべき脱ガス処理とRFスパッタリング処理を行うことにより、上記レジストマスク31(前記図4の(3)参照)を除去するとともに、エッチング処理時の残留デポ物を除去し、接続孔パターン32を形成したことによって露出した下層の第1配線15表面に形成されている銅配線の変質層(図示せず)の除去を行う。
【0070】
続いて図4の(5)に示すように、上記接続孔パターン32を埋め込むように上記第2絶縁膜16上に、接続孔底部のバリアメタルとなるタンタル(Ta)膜41を例えば150nmの厚さに成膜する。上記タンタル膜41の成膜は、一般的なマグネトロンスパッタリング装置を用い、タンタルターゲットを用いた指向性スパッタリング法により行う。
【0071】
続いて、図4の(6)に示すように、保証パターンとして必要ではない第2絶縁膜16上に堆積された余剰なタンタル膜41を、例えば化学機械研磨(CMP)法により除去する。ここでのCMPは特に条件を限定するものではなく、例えばスラリーはコロイダルシリカを主材料としたものを用いた。このCMPにより銅もしくは銅合金からなる上層の配線との接続孔につながる部分、すなわち接続孔パターン32内のみにタンタル膜41からなる保証パターン42が形成される。このCMPでは、第一配線15の銅の酸化防止・拡散防止として機能するのに十分な膜厚が残るまで銅の酸化防止膜・拡散防止膜となる上記第2絶縁膜16を研磨しても問題はなく、本実施例ではタンタル膜41の研磨時に窒化シリコンからなる第2絶縁膜16の厚さが50nmになるように研磨するCMP条件で研磨した。したがって、最終的な銅の拡散防止膜である第2絶縁膜16は50nmの厚さとなった。
【0072】
上記タンタル膜41は、2nm以上20nm以下、好ましくは2nm以上5nm以下に形成する。なお、上記タンタル膜41の厚さが2nm未満の場合には、ストレスマイグレーション耐性、エレクトロマイグレーション耐性が悪化する不利益が生じ、タンタル膜41の厚さが20nmを超えると、成膜後に行われるリソグラフィー工程において、合わせマークが読みこめない、局所段差による接続孔および配線溝のリソグラフィー工程のできあがり形状にばらつきを生じる、接続孔におけるコンタクト抵抗、配線抵抗の上昇を来す等の不利益を生じることになる。よって、上記範囲に膜厚を設定した。ここで研磨するタンタルおよび窒化シリコンの膜厚量は、パターンの規模および粗密に対して研磨後のタンタルおよび窒化シリコン残膜のばらつきが少ない条件で研磨することが好ましく、したがって、タンタル膜41の膜厚は成膜後の段差がより少なくなるよう設定するのが好ましく、さらに第2絶縁膜16の膜厚は上記CMP条件や接続孔パターン32内に残すタンタル膜41の膜厚に合わせて設定するのが好ましい。
【0073】
次いで、図4の(7)に示すように、第2絶縁膜16上に、保証パターン42を覆うように、接続孔層間、配線層間の絶縁膜として例えば酸化シリコン(SiO)膜を例えば400nmの厚さに成膜して、第3絶縁膜17を形成する。酸化シリコン膜は、一例として、平行平板型のプラズマCVD装置を用い、原料ガスにモノシラン(SiH)および一酸化二窒素(NO)ガスを用い、成膜雰囲気の圧力を1.00kPa、基板温度を400℃として成膜することができる。続いてエッチングマスク18として例えば窒化シリコン(SiN)膜を例えば50nmの厚さに成膜する。図面では、一例として、後に説明する配線溝20を形成する状態のエッチングマスク18を示した。窒化シリコン膜は、一例として、平行平板型のプラズマCVD装置を用い、原料ガスにモノシラン(SiH)、アンモニア(NH)および窒素(N)ガスを用い、成膜雰囲気の圧力を550Paとして成膜することができる。
【0074】
続いて、接続孔パターンを形成するレジストマスク(図示せず)を形成し、それを用いて、ドライエッチング法にて、エッチングマスク18に接続孔パターン(図示せず)を形成する。ここでの窒化シリコン膜のエッチングは、例えば一般的なマグネトロン方式のエッチング装置にて、一例として、エッチングガスにトリフルオロメタン(CHF)、アルゴン(Ar)および酸素(O)を用い、ガス流量比をCHF:Ar:O=1:5:1とし、バイアスパワーを500Wに、基板温度は20℃に設定する。続いて同じ接続孔パターンのレジストマスクを用いて第3絶縁膜17への接続孔19の開口を行う。接続孔19の形成は、例えば一般的なマグネトロン方式のエッチング装置にて、一例として、エッチングガスにオクタフルオロブタン(C)、一酸化炭素(CO)およびアルゴン(Ar)を用い、ガス流量比をC:CO:Ar=1:10:20とし、バイアスパワーを1500Wに、基板温度は20℃に設定し、300nmの深さに接続孔19の開口を行った。その後、酸素(O)プラズマを用いたアッシング処理と有機系の薬液処理を行うことにより、レジストマスクの除去、エッチング処理時の残留デポ物の除去ができる。
【0075】
続いて配線パターンのレジストマスク(図示せず)を形成し、それを用いて、ドライエッチング法にて、エッチングマスク18の加工を行う。ここでの窒化シリコンのエッチングは、例えば一般的なマグネトロン方式のエッチング装置を用い、一例として、エッチングガスにトリフルオロメタン(CHF)、アルゴン(Ar)および酸素(O)を用い、ガス流量比をCHF:Ar:O=1:5:1とし、バイアスパワーを500Wに、基板温度は20℃に設定する。その後、酸素(O)プラズマを用いたアッシング処理と有機系の薬液処理を行うことにより、レジストマスクの除去、エッチング処理時の残留デポ物の除去する。
【0076】
その後、配線パターンが形成されたエッチングマスク18を用いて、ドライエッチング法にて酸化シリコンからなる第2絶縁膜17を加工して、配線溝20を形成するとともに接続孔19を保証パターン42に達するように延長形成する。ここでの酸化シリコン(SiO)加工は、例えば一般的なマグネトロン方式のエッチング装置を用いて、一例として、エッチングガスにオクタフルオロブタン(C)、一酸化炭素(CO)およびアルゴン(Ar)を用い、ガス流量比をC:CO:Ar=1:10:20とし、バイアスパワーを1500Wに、基板温度は20℃に設定し、第3絶縁膜17を200nmの深さまでエッチングを行った。最後に酸素(O)プラズマを用いたアッシング処理と有機系の薬液処理を行うことにより、エッチング処理時の残留デポ物の除去する。ここまでで配線溝20は深さ(厚さ)250nm(内50nmはエッチングマスク18)、接続孔19の深さは配線溝20の底部より200nmとなり、その底部には保証パターン42が露出されている。
【0077】
その後、しかるべき脱ガス処理及びRFスパッタリング処理を行うことにより、接続孔19の底部に露出した保証パターン42表面に形成されている変質層(図示せず)の除去を行う。続けて、図4の(8)に示すように、銅配線の層間絶縁膜に対する拡散防止膜として、上記配線溝20および接続孔19の内面に、窒化タンタル膜とタンタル膜とを順に積層した2層の積層膜43を形成する。なお、上記2層の積層膜43は第3絶縁膜17上にもエッチングマスク18を介して形成される。2層の積層膜43は、好ましくは、同一チャンバ内にて連続して形成されることが好ましい。
【0078】
この成膜は、例えば一般的なマグネトロンスパッタリング装置を用いて、まずタンタルターゲットを用いて指向性スパッタリング法により、タンタルターゲットを用い、窒化剤として窒素(N)ガスを用いた指向性スパッタリング法により窒化タンタル膜(TaN)を例えば2nm以上20nm以下、好ましくは2nm以上5nm以下の厚さに成膜する。続けて同一成膜チャンバーにて、上記Nガスの供給を止め、タンタルターゲットを用いた指向性スパッタリング法により、タンタル膜を例えば2nm以上20nm以下、好ましくは2nm以上5nm以下の厚さに成膜する。そして、2層の積層膜43の総厚さを30nm以下、好ましくは15nm以下とする。なお、各膜厚は、接続孔の口径、配線溝の幅によって、上記範囲内で適宜設定される。
【0079】
なお、上記各膜の厚さが2nm未満の場合には、ストレスマイグレーション耐性、エレクトロマイグレーション耐性が悪化する不利益が生じ、各膜の厚さが20nmを超えると、成膜後に行われるリソグラフィー工程において、合わせマークが読みこめない、局所段差による接続孔および配線溝のリソグラフィー工程のできあがり形状にばらつきを生じる、接続孔におけるコンタクト抵抗、配線抵抗の上昇を来す等の不利益を生じることになる。よって、上記範囲に膜厚を設定した。また、2層の積層膜43の総厚さが30nmを超すと、接続孔や配線溝内に占める2層の積層膜43が多くなりすぎて、コンタクト抵抗や配線抵抗の上昇を来す。また、銅もしくは銅を含む合金を埋め込む際に、ボイドを発生することがあり、電気的特性、信頼性が悪化する不利益を生じる。このため、上記範囲に2層の積層膜43の総膜厚は上記のように設定される。
【0080】
上記窒化タンタル膜とタンタル膜とからなる積層膜は、配線溝20および接続孔19の内面にカバレッジ良く形成される必要があるため、好ましくは自己放電イオン化スパッタリング法あるいは遠距離スパッタリング法などの指向性スパッタリング法を用いるのが良い。
【0081】
次いで、図5の(9)に示すように、電解めっき法もしくはスパッタリング法もしくはCVD法等の既存の成膜方法により、銅(Cu)もしくは銅合金を堆積して、上記接続孔19および配線溝20を埋め込む配線材料膜22を形成する。このとき、第3絶縁膜17上にもエッチングマスク18、2層の積層膜43を介して配線材料膜22が堆積される。
【0082】
その後、例えば化学的機械研磨(以下CMPという)により配線が形成されていない窒化シリコンからなるエッチングマスク18上に堆積されている余剰な配線材料膜22および2層の積層膜43を除去する。さらに、タンタル膜を研磨するときに窒化シリコン膜も研磨できるスラリーを用いて最終的にエッチングマスク18を完全に除去する。
【0083】
この結果、図5の(10)に示すように、配線溝20内に2層の積層膜43を介して配線23が形成されるとともに、配線23と配線15とを接続するプラグ24が接続孔19内に2層の積層膜43を介して形成される。なお、上記CMPでは、上記配線23の厚さが例えば200nmとなるようにCMP条件を調整した。
【0084】
その後、図5の(11)に示すように、第3絶縁膜17上に、配線23を覆うもので、銅の酸化防止膜・拡散防止膜となる防止膜25を、例えば上記第2絶縁膜16と同様に窒化シリコン膜で形成する。
【0085】
上に図4および図5によって説明した実施の形態では、銅の拡散防止膜が接続孔19の底部のみ、タンタル膜からなる保証パターン42と窒化タンタル膜とタンタル膜とを積層した2層の積層膜43からなる3層構造になり、接続孔19の側壁部、配線溝20の底部および側壁部は2層の積層膜43になるため、ストレスマイグレーション(SM)耐性、エレクトロマイグレーション(EM)耐性共に優れた特性を得ることができる。また、少なくとも上記各工程を経て形成された半導体装置は、接続孔19の底部の第1配線15上面において、上記以外の銅の拡散防止膜構造、具体的にはタンタル膜単層、窒化タンタル膜単層、タンタル膜と窒化タンタル膜との積層構造よりも優れたストレスマイグレーション耐性およびエレクトロマイグレーション耐性を得ることができる。また、接続孔19の側壁部、配線溝20の底部および側壁部は窒化タンタル膜とタンタル膜との2層の積層膜となっているため、図3によって説明した製造方法と比べて銅の拡散防止膜の膜厚を薄くすることができ、より小さいデザインルールでの適用が可能となる。したがって、上記製造方法によれば、前記図2によって説明したのと同様に、優れた銅の拡散防止機能を有し、ストレスマイグレーション耐性、エレクトロマイグレーション耐性に優れた半導体装置を形成することができる。
【0086】
上記実施の形態においては、上記配線15および配線23上に形成する銅の酸化防止膜・拡散防止膜となる第2絶縁膜16、防止膜25は、窒化シリコン膜に限定するものではなく、銅の酸化防止・拡散防止機能を有する絶縁膜で形成することができる。例えば炭化シリコン膜(SiC)、窒化炭化シリコン(SiCN)等の膜で形成することができる。また層間絶縁膜となる第1絶縁膜12および第3絶縁膜17は、酸化シリコン膜に限定されるものではなく、例えば、炭素含有シリコン酸化膜(SiOC)、ポリアリルエーテル膜(PAE)、フッ素含有シリコン膜(FSG)等、層間絶縁膜として一般的に使われているいかなる膜でも形成することができる。
【0087】
また、配線溝および接続孔の形成方法は,上記説明した製造方法に限定されるものではなく、配線溝およびこの配線溝底部より下層の導電層へ達する接続孔が形成されるものであれば、如何なるプロセスであってもよい。したがって、本願発明の2層の積層膜(接続孔底部のみタンタル膜からなる保証パターンを含む3層の積層膜)は、配線溝および接続孔の形成方法を問わず、層間絶縁膜および配線上に形成される酸化防止膜・拡散防止膜となる膜のいかなる組み合わせを用いても適用できる。また、配線溝および接続孔を形成する方法には、複数種類の層間絶縁膜、もしくは複数種類のハードマスクを用いたものであってもよい。さらには配線溝と接続孔とに導電体を同時に埋め込んで配線とプラグとを形成するいわゆるデュアルダマシン法ではなく、配線溝に導電体を埋め込むいわゆるシングルダマシン法に対しても、銅の酸化防止膜・拡散防止膜として、本願発明の保証パターンおよび2層の積層膜を適用することができる。
【0088】
【発明の効果】
以上、説明したように本発明の第1半導体装置によれば、銅の拡散防止膜としてタンタル膜と窒化タンタル膜とタンタル膜とを積層した3層構造を用いることにより、ストレスマイグレーション耐性、エレクトロマイグレーション耐性共に優れた特性を持ち、かつ銅の拡散防止機能に優れたものとなる。また第2半導体装置によれば、接続孔の底部のみ、銅の拡散防止膜にタンタル膜と窒化タンタル膜とタンタル膜とを積層した3層構造を用い、それ以外の接続孔側壁部、配線底部及び側壁部のみ窒化タンタル膜とタンタル膜とを積層した2層構造を用いることにより、上記3層構造と同様のストレスマイグレーション耐性、エレクトロマイグレーション耐性を備えることができる。さらに溝配線技術により形成される接続孔や配線溝の内面に成膜される拡散防止膜がより薄くなるため、より微細化した半導体装置に適用することができる。よって、信頼性の高い配線構造を有する半導体装置になる。
【0089】
本発明の半導体装置の第1製造方法によれば、銅の拡散防止膜としてタンタル膜と窒化タンタル膜とタンタル膜とを積層した3層構造を形成するので、ストレスマイグレーション耐性、エレクトロマイグレーション耐性共に優れた特性を持ち、かつ銅の拡散防止機能に優れたものを形成することができる。また第2製造方法によれば、接続孔の底部のみ、銅の拡散防止膜にタンタル膜と窒化タンタル膜とタンタル膜とを積層した3層構造を形成し、それ以外の接続孔側壁部、配線底部及び側壁部のみ窒化タンタル膜とタンタル膜とを積層した2層構造を形成するので、上記3層構造と同様のストレスマイグレーション耐性、エレクトロマイグレーション耐性を備えることができる。さらに溝配線技術により形成される接続孔や配線溝の内面に成膜される拡散防止膜がより薄くなるため、より微細化した半導体装置に適用することができる。よって、信頼性の高い配線構造を有する半導体装置を形成することができる。
【図面の簡単な説明】
【図1】本発明の第1半導体装置に係る一実施の形態を示す概略構成断面図である。
【図2】本発明の第2半導体装置に係る一実施の形態を示す概略構成断面図である。
【図3】本発明の第1半導体装置の製造方法に係る一実施の形態を示す概略構成断面図である。
【図4】本発明の第2半導体装置の製造方法に係る一実施の形態を示す概略構成断面図である。
【図5】本発明の第2半導体装置の製造方法に係る一実施の形態を示す概略構成断面図である。
【符号の説明】
15…第1配線、19…接続孔、20…配線溝、21、3層の積層膜、23…第2配線、24…プラグ

Claims (3)

  1. 銅もしくは銅合金からなる配線を備え、
    前記配線の少なくとも一部分にタンタル膜と窒化タンタル膜とタンタル膜とを順に積層した積層膜を備えた
    ことを特徴とする半導体装置。
  2. 第1導電体を覆う絶縁膜に前記第1導電体に達するように形成された接続孔と、
    前記接続孔内に埋め込まれた銅もしくは銅合金からなる第2導電体とを備えた半導体装置において、
    前記接続孔の底部にタンタル膜と窒化タンタル膜とタンタル膜とを順に積層した積層膜を備え、
    前記接続孔の側壁に窒化タンタル膜とタンタル膜とを側壁側より順に積層した積層膜を備えた
    こと特徴とする半導体装置。
  3. 第1絶縁膜に中に設けられた導電体を覆う第2絶縁膜を形成する工程と、
    前記第2絶縁膜に前記導電体に達する接続孔パターンを形成する工程と、
    前記接続孔パターンにタンタル膜を形成する工程と、
    前記第2絶縁膜上に第3絶縁膜を形成しかつ前記第3絶縁膜に配線溝と前記配線溝の底部より前記タンタル膜に達する接続孔を形成する工程と、
    前記配線溝および前記接続孔の各内面に窒化タンタル膜とタンタル膜とを順に積層した積層膜を形成する工程と
    を備えたことを特徴とする半導体装置の製造方法。
JP2002336104A 2002-11-20 2002-11-20 半導体装置およびその製造方法 Pending JP2004172337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002336104A JP2004172337A (ja) 2002-11-20 2002-11-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002336104A JP2004172337A (ja) 2002-11-20 2002-11-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004172337A true JP2004172337A (ja) 2004-06-17

Family

ID=32700035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002336104A Pending JP2004172337A (ja) 2002-11-20 2002-11-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004172337A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008505506A (ja) * 2004-07-08 2008-02-21 スパンジョン・リミテッド・ライアビリティ・カンパニー 信頼性の向上した銅被膜のための接続パッド構造およびその製造方法
JP2009528702A (ja) * 2006-03-01 2009-08-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属統合のための新規な構造体及び方法
JP2011238851A (ja) * 2010-05-12 2011-11-24 Denso Corp 半導体装置の製造方法
US8125084B2 (en) 2006-10-12 2012-02-28 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP2014170976A (ja) * 2014-06-27 2014-09-18 Fujitsu Ltd 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008505506A (ja) * 2004-07-08 2008-02-21 スパンジョン・リミテッド・ライアビリティ・カンパニー 信頼性の向上した銅被膜のための接続パッド構造およびその製造方法
JP2009528702A (ja) * 2006-03-01 2009-08-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属統合のための新規な構造体及び方法
US8125084B2 (en) 2006-10-12 2012-02-28 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP2011238851A (ja) * 2010-05-12 2011-11-24 Denso Corp 半導体装置の製造方法
JP2014170976A (ja) * 2014-06-27 2014-09-18 Fujitsu Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US7553756B2 (en) Process for producing semiconductor integrated circuit device
JP4086673B2 (ja) 半導体装置及びその製造方法
CN100539113C (zh) 锚接金属镶嵌结构
US10784160B2 (en) Semiconductor device having voids and method of forming same
US6879042B2 (en) Semiconductor device and method and apparatus for manufacturing the same
US8119519B2 (en) Semiconductor device manufacturing method
JP3778174B2 (ja) 半導体装置及びその製造方法
JP2006019480A (ja) 半導体装置の製造方法
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
KR20080021553A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2000091422A (ja) 多層配線構造の製造方法
JP4878434B2 (ja) 半導体装置およびその製造方法
US20050212135A1 (en) Interconnect structure with dielectric barrier and fabrication method thereof
JP2007294625A (ja) 半導体装置の製造方法
JP2005203672A (ja) 半導体装置の製造方法
JP2004172337A (ja) 半導体装置およびその製造方法
JP2007027347A (ja) 半導体装置およびその製造方法
JP2004247337A (ja) 半導体装置及びその製造方法
JP4383262B2 (ja) 半導体装置及びその製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP2006196642A (ja) 半導体装置およびその製造方法
US8227922B2 (en) Semiconductor device having a multilayer interconnection structure that includes an etching stopper film
JP2005217223A (ja) 半導体装置の製造方法
JP2005353633A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050916

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20070810

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080212