JP2004172247A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2004172247A JP2004172247A JP2002334564A JP2002334564A JP2004172247A JP 2004172247 A JP2004172247 A JP 2004172247A JP 2002334564 A JP2002334564 A JP 2002334564A JP 2002334564 A JP2002334564 A JP 2002334564A JP 2004172247 A JP2004172247 A JP 2004172247A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- main surface
- multilayer substrate
- semiconductor element
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 229910000859 α-Fe Inorganic materials 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims 2
- 239000000956 alloy Substances 0.000 abstract description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 9
- 239000003990 capacitor Substances 0.000 abstract description 9
- 239000000853 adhesive Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 3
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- -1 specifically Chemical compound 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910002518 CoFe2O4 Inorganic materials 0.000 description 1
- 229910016516 CuFe2O4 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910017163 MnFe2O4 Inorganic materials 0.000 description 1
- 229910003264 NiFe2O4 Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 229910001308 Zinc ferrite Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- DXKGMXNZSJMWAF-UHFFFAOYSA-N copper;oxido(oxo)iron Chemical compound [Cu+2].[O-][Fe]=O.[O-][Fe]=O DXKGMXNZSJMWAF-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- NNGHIEIYUJKFQS-UHFFFAOYSA-L hydroxy(oxo)iron;zinc Chemical compound [Zn].O[Fe]=O.O[Fe]=O NNGHIEIYUJKFQS-UHFFFAOYSA-L 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- NQNBVCBUOCNRFZ-UHFFFAOYSA-N nickel ferrite Chemical compound [Ni]=O.O=[Fe]O[Fe]=O NQNBVCBUOCNRFZ-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、携帯無線電話機や自動車電話機等の電子機器に使用される高周波モジュールに代表される半導体装置に係わり、特に、高周波領域における電磁波の障害を抑制し、信頼性に優れた半導体装置に関する。
【0002】
【従来の技術】
近年、高周波モジュールにおいては、小型・薄型化、および高機能化とともに、高周波モジュール内で発生する電磁波をモジュール外に放出しないこと、また外部からの電磁波の進入を防止する等の電磁波の障害を防止することを要求されている。この種の高周波モジュールとしては、図3で示すものが知られている(例えば、特許文献1参照。)。図3は高周波モジュールを示す断面図である。
【0003】
この特許文献に開示された高周波モジュール140は、図3に示すように、金属基板101の表面に絶縁層102を介して配線層105が選択形成され、この金属基板101の所定の配線層105上に、半導体素子121と、チップ抵抗体122やチップコンデンサ123等からなる複数の受動素子と、外部端子128とが合金材125により電気的および機械的に固着されている。
【0004】
また、半導体素子121の電極126と配線層105とは、ボンデイングワイヤ127で電気的に接続されている。これらの搭載部品121、122、123、外部端子128、合金材125、ボンデイングワイヤ127および金属基板101は、フェライトを含むモールド樹脂130で気密封止されている。
【0005】
【特許文献1】
特開平11―40708号公報(第11頁、図1)
【0006】
【発明が解決しようとする課題】
上述した従来の高周波モジュールでは、電磁波の障害を防止するためにフェライトを含むモールド樹脂130で搭載部品等を覆うことより、高周波モジュール内で発生する電磁波の外部への放出および高周波モジュール外からの電磁波の進入を防ぎ、さらに、このモールド樹脂130の熱膨張係数を金属基板101の熱膨張係数に近づけることにより、金属基板101とモールド樹脂130間の接合界面の剥離を防止している。
【0007】
ところが、最近の携帯無線電話機や自動車電話機に用いられる高周波モジュールにおいては、更なる高機能化および多機能化が要求され、そのために高周波モジュールに採用する基板には、表面に配線層を有するセラミック基板を積層形成してなる多層セラミック基板が採用されるようになってきた。
【0008】
しかし、このような多層セラミック基板の熱膨張係数は、モールド樹脂の熱膨張係数よりも1/2から1/6と小さく、多層セラミック基板上の搭載部品等をモールド樹脂で封止してなる高周波モジュールにおいては、多層セラミック基板とモールド樹脂の接合界面の剥離が起こり、水分等の進入により信頼性が低下するという問題を有していた。
【0009】
本発明は、上記問題を解決するためになされたもので、その目的とするところは、電磁遮断機能を有し、機密性に優れた高信頼性の半導体装置を提供することにある。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、主面に配線層を有する絶縁性基板が積層されてなり、この積層構造の絶縁性基板の第1主面上に第1の配線層が設けられ、前記積層構造の絶縁性基板間に第2の配線層が設けられ、前記第1主面と相対向する第2主面上に第3の配線層が設けられ、第1乃至第3の配線層間がビアを介して電気的に接続され、且つ前記絶縁性基板にフェライトが含有されている多層基板と、この多層基板の第1主面上に設けられ、前記第1の配線層と電気的に接続された半導体素子および受動素子と、この半導体素子および受動素子を覆って、前記多層基板の第1主面に封着され、且つフェライトを含む絶縁性キャップとを具備することを特徴とする。
【0011】
本発明によれば、多層基板と絶縁性キャップとにフェライトが含有されているので、電磁波の外部への放出および外部からの進入が防止されるとともに、多層基板と絶縁性キャップとの熱膨張係数が近似した値を有するため、両者の封着部分は気密性を保持することになる。
【0012】
従って、電磁遮蔽機能を有し、気密性に優れた高信頼性の高周波モジュールからなる半導体装置を提供できる。
【0013】
【発明の実施の形態】
以下本発明の実施形態について図面を参照しながら説明する。
【0014】
(第1の実施の形態)
まず、本発明の第1の実施の形態に係わる半導体装置としての高周波モジュールについて図1を参照して説明する。図1は高周波モジュールを示す断面図である。
【0015】
図1に示すように、本実施の形態の高周波モジュール40は、表面(第1主面)にキャビティ(凹部)2が形成されたアルミナ製の多層基板1と、このキャビティ2内に半導体素子21およびチップ抵抗体22、コンデンサ23、インダクタ24等の複数の受動素子と、この半導体素子21および受動素子を気密封止する絶縁性キャップ32とを備えている。
【0016】
この多層基板1は、表面に配線層4が所定パターンに形成され、且つフェライトを含むアルミナ製の絶縁性基板3a、3b、3c、3dと、表面にキャビティ2が設けられ、このキャビティ2の底面に配線層6が所定パターンに形成され、且つフェライトを含むアルミナ製の絶縁性基板3eとをこの順序で積層し、燒結して形成している。また、多層基板1の裏面(第2主面)には、全面にグランドとしての配線層5が形成されている。
【0017】
これらの配線層4,5,6は、例えばCuからなり、キャビテイ内の配線層(第1の配線層)6は、実装される半導体素子21およびチップ抵抗体22、コンデンサ23、インダクタ24等の電極の配置に対応して形成され、この第1の配線層6、絶縁性基板3間の配線層(第2の配線層)4a、4b、4c、4dおよび第3の配線層5は、所定の絶縁性基板3a、3b、3c、3d、3eを貫通して設けられたビア7で電気的に接続されている。さらに、キャビティ2の底面における実装面から絶縁性基板3aの裏面に至るまでの絶縁性基板を貫通してビアホールが設けられ、金属が埋め込まれた熱伝導性に優れたサーマルビア8が形成されている。
【0018】
そして、多層基板1表面のキャビティ2内の所定の第1の配線層6に、例えば、パワーアンプ機能のGaAsHBTからなる半導体素子21がSn−Sbからなる合金材25により固着され、サーマルビア8を介してグランドとしての第3の配線層5に接続されると共に電極26と第1の配線層6とが、ボンデイングワイヤ27で電気的に接続されている。また、チップ抵抗体22、チップコンデンサ23およびインダクタ24等からなる複数の受動素子とが合金材25により他の所定の第1の配線層6にそれぞれ電気的及び機械的に固着されている。
【0019】
さらに、多層基板1表面のキャビティ2上にフェライトを含むアルミナ製の絶縁性キャップ32が配設され、キャビティ2の周縁部に接着剤31で封着され、これら搭載部品21、22、23、24、合金材5やボンデイングワイヤ27は、多層基板1と絶縁性キャップ32で気密封止されている。
【0020】
ここで使用されるフェライトは、金属と鉄酸化物とからなり、具体的にはNiFe2O4、ZnFe2O4、CdFe2O4、CoFe2O4、CuFe2O4、MgFe2O4、MnFe2O4、BaFe2O4、SrFe2O4、PbFe2O4およびそれらの混合物である。
【0021】
なお、フェライトを含有するアルミナからなる多層基板1とフェライトを含有するアルミナからなる絶縁性キャップ32の熱膨張係数は、GaAsの熱膨張係数5.7ppm/Kに近い値を有する。
【0022】
上述したような本実施の形態の高周波モジュールにおいては、多層基板1と絶縁性キャップ32とにフェライトが含まれていることから、高周波モジュール40内で発生する電磁波の外部への放出および外部からの電磁波の進入が防止でき、また、多層基板1と絶縁性キャップ32の熱膨張係数がほぼ同じであることから、接着剤31の剥離がほとんどなく、高周波モジュール40内への水分等の進入により高周波モジュール40の信頼性が低下するという問題も発生しない。
【0023】
さらに、多層基板1の熱膨張係数と半導体素子21の熱膨張係数が近い値であることから、熱サイクルによって発生する半導体素子21の多層基板1からの剥離という問題も発生しない。
【0024】
(第2の実施の形態)
次に、本発明の第2の実施の形態に係わる半導体装置としての高周波モジュールについて図2を参照して説明する。図2は高周波モジュールを示す断面図である。なお、図において、第1の実施の形態と同一構成部分には、同一符号を付している。
【0025】
図2示すように、本実施の形態の高周波モジュール40aは、表面にキャビティ2が形成された窒化アルミ(AlN)製の多層基板1と、このキャビティ2内に第1の半導体素子21および第2の半導体素子21a並びにチップ抵抗体22、コンデンサ23、インダクタ24等の複数の受動素子を気密封止する絶縁性キャップ32を備えている。
【0026】
この多層基板1は、表面に配線層4が所定パターンに形成されたフェライトを含む窒化アルミ(AlN)からなる絶縁性基板3a、3b、3c、3dと、表面にキャビティ2が設けられ、このキャビティ2の底面に配線層6が所定パターンに形成され、且つフェライトを含む窒化アルミ(AlN)からなる絶縁性基板3eとをこの順序で積層し、燒結して形成している。また、多層基板1の裏面(第2主面)には、全面にグランドとしての配線層5が形成されている。
【0027】
これらの配線層4,5,6は、例えばCuからなり、キャビティ2内の配線層(第1の配線層)6は、実装される第1および第2半導体素子21、21a並びにチップ抵抗体22、コンデンサ23、インダクタ24等受動素子の電極の配置に対応して形成され、第1の配線層6、絶縁性基板3間の配線層(第2の配線層)4a、4b、4c、4d、および裏面の第3の配線層5は、所定の絶縁性基板3a、3b、3c、3c、3eを貫通して設けられたビア7で電気的に接続されている。さらに、キャビティ2の底面における実装面から絶縁性基板3aの裏面に至るまでの絶縁性基板を貫通してビアホールが設けられ、金属が埋め込まれた熱伝導性に優れたサーマルビア8が形成されている。
【0028】
そして、多層基板1表面のキャビティ2内に、例えば、パワーアンプからなる第1のシリコン半導体素子21が、フェースダウンして設けられ、バンプ33によって所定の第1の配線層6に固着されている。また、例えば、入力制御機能を有する第2のシリコン半導体素子21aが、他の第1の配線層6にSn−Pbからなる合金材25によって固着されてサーマルビア8を介して第3の配線層8と電気的に接続されると共に電極26と第1の配線層6とが、ボンデイングワイヤ27で電気的に接続されている。さらに、チップ抵抗体22、チップコンデンサ23およびインダクタ24等からなる複数の受動素子が合金材25により他の第1の配線層6にそれぞれ電気的及び機械的に固着されている。
【0029】
上記絶縁性キャップ32は、フェライトを含む窒化アルミ(AlN)からなり、内側面に合金材25が設けられ、外側面に例えば、Cuからなる放熱板34が設けられ、合金材25と放熱板34とがビア9を介して互いに接続された構造に形成されている。
【0030】
そして、この絶縁性キャップ32は、多層基板1表面のキャビティ2上に配設され、第1のシリコン半導体素子21の裏面と合金材25を介して固着されると共に、キャビティ2の周縁部に接着剤31により封着され、これら搭載部品21、21a、22、23、24、合金材5、バンプ33やボンデイングワイヤ27を気密封止している。
【0031】
なお、フェライトを含有する窒化アルミ(AlN)からなる多層基板1とフェライトを含有する窒化アルミ(AlN)からなる絶縁性キャップ32の熱膨張係数は、シリコンの熱膨張係数3.5ppm/Kに近い値を有する。
【0032】
上述したような本実施の形態の高周波モジュールにおいては、第1の実施の形態と同様に、高周波モジュール40a内で発生する電磁波の外部への放出および外部からの電磁波の進入が防止でき、また、高周波モジュール40a内への水分等の進入により高周波モジュール40aの信頼性が低下するという問題も発生しない。さらに、熱サイクルによって発生する半導体素子21aの多層基板1からの剥離および半導体素子21の絶縁性キャップ32からの剥離という問題も発生しない。
【0033】
また、本実施の形態では、絶縁性キャップ32に放熱板34を設け、この放熱板34にシリコン半導体素子21の裏面をビア9を介して接続しているので、シリコン半導体素子21の動作時の温度上昇が抑制されパワーアンプの効率が向上する。
【0034】
本発明は、上記実施の形態に限定されるものではなく、発明の要旨を逸脱しない範囲で、種々、変更しても良い。例えば、上記第1及び第2の実施の形態では、多層基板の絶縁基板としてアルミナ及び窒化アルミを用いているが、ガラス・セラミックス系絶縁体、アラミド・エポキシ系絶縁体およびガラス・エポキシ系絶縁体を用いてもよい。
【0035】
また、多層基板の第1主面にキャビティを設けたが、必ずしもキャビティは必要ではない。
【0036】
【発明の効果】
本発明によれば、電磁遮断性能を有し、機密性に優れた高信頼性の半導体装置が提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係わる高周波モジュールを示す断面図。
【図2】本発明の第2の実施の形態に係わる高周波モジュールを示す断面図。
【図3】従来の高周波モジュールを示す断面図。
【符号の説明】
1 多層基板
2 キャビティ
3a、3b、3c、3d、3e 絶縁性基板
4a、4b、4c、4d 第2の配線層
5 第3の配線層
6 第1の配線層
7、9 ビア
8 サーマルビア
21、21a、121 半導体素子
22、122 チップ抵抗体
23、123 チップコンデンサ
24 インダクタ
25、125 合金材
26、126 電極
27、127 ボンデイングワイヤ
128 外部端子
31 接着剤
32 絶縁性キャップ
33 バンプ
34 放熱版
101 金属基板
102 絶縁層
105 配線層
130 モールド樹脂
40、40a、140 高周波モジュール[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device typified by a high-frequency module used for an electronic device such as a portable radio telephone or a car telephone, and more particularly to a semiconductor device which suppresses electromagnetic wave disturbance in a high-frequency region and has excellent reliability.
[0002]
[Prior art]
In recent years, high-frequency modules have become smaller, thinner, and more sophisticated, while preventing electromagnetic waves generated in the high-frequency module from being emitted to the outside of the module and preventing electromagnetic wave disturbances such as preventing electromagnetic waves from entering from outside. Is required to do so. As this type of high-frequency module, the one shown in FIG. 3 is known (for example, see Patent Document 1). FIG. 3 is a sectional view showing the high-frequency module.
[0003]
In the high-
[0004]
The
[0005]
[Patent Document 1]
JP-A-11-40708 (page 11, FIG. 1)
[0006]
[Problems to be solved by the invention]
In the above-described conventional high-frequency module, the mounted components and the like are covered with the
[0007]
However, high-frequency modules used in recent mobile radiotelephones and automobile telephones are required to have even higher functions and more functions. For this reason, substrates used in high-frequency modules are ceramic substrates having a wiring layer on the surface. Have been adopted.
[0008]
However, the coefficient of thermal expansion of such a multilayer ceramic substrate is smaller than the coefficient of thermal expansion of the mold resin by half to one-sixth. The module has a problem that the bonding interface between the multilayer ceramic substrate and the mold resin is peeled off, and the reliability is reduced due to the entry of moisture and the like.
[0009]
The present invention has been made to solve the above problems, and an object of the present invention is to provide a highly reliable semiconductor device having an electromagnetic shielding function and excellent in confidentiality.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device according to the present invention includes an insulating substrate having a wiring layer on a main surface thereof laminated, and a first wiring layer on a first main surface of the insulating substrate having the laminated structure. Is provided, a second wiring layer is provided between the insulating substrates of the laminated structure, and a third wiring layer is provided on a second main surface opposite to the first main surface, and 3 is electrically connected through vias, and the insulating substrate contains ferrite, and the first wiring layer is provided on a first main surface of the multilayer substrate. A semiconductor element and a passive element that are electrically connected to the semiconductor element and a passive element, and an insulating cap that covers the semiconductor element and the passive element, is sealed on the first main surface of the multilayer substrate, and includes ferrite. Features.
[0011]
According to the present invention, since the ferrite is contained in the multilayer substrate and the insulating cap, emission of electromagnetic waves to the outside and entry from the outside are prevented, and the coefficient of thermal expansion between the multilayer substrate and the insulating cap is reduced. Has an approximate value, so that the sealed portions of the two maintain airtightness.
[0012]
Therefore, it is possible to provide a semiconductor device including a high-reliability high-frequency module having an electromagnetic shielding function and excellent airtightness.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0014]
(First Embodiment)
First, a high-frequency module as a semiconductor device according to a first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a sectional view showing the high-frequency module.
[0015]
As shown in FIG. 1, a high-
[0016]
The multilayer substrate 1 has an
[0017]
The
[0018]
Then, for example, a
[0019]
Further, an insulating
[0020]
The ferrite used here is composed of a metal and an iron oxide, specifically, NiFe2O4, ZnFe2O4, CdFe2O4, CoFe2O4, CuFe2O4, MgFe2O4, MnFe2O4, BaFe2O4, SrFe2O4, PbFe2O4, and a mixture thereof.
[0021]
The thermal expansion coefficients of the multilayer substrate 1 made of alumina containing ferrite and the insulating
[0022]
In the high-frequency module of the present embodiment as described above, since the multilayer substrate 1 and the insulating
[0023]
Further, since the coefficient of thermal expansion of the multilayer substrate 1 and the coefficient of thermal expansion of the
[0024]
(Second embodiment)
Next, a high-frequency module as a semiconductor device according to a second embodiment of the present invention will be described with reference to FIG. FIG. 2 is a sectional view showing the high-frequency module. In the drawings, the same components as those in the first embodiment are denoted by the same reference numerals.
[0025]
As shown in FIG. 2, a high-
[0026]
This multilayer substrate 1 is provided with insulating
[0027]
The wiring layers 4, 5, and 6 are made of, for example, Cu, and the wiring layer (first wiring layer) 6 in the
[0028]
A first
[0029]
The insulating
[0030]
The insulating
[0031]
The thermal expansion coefficients of the multilayer substrate 1 made of aluminum nitride (AlN) containing ferrite and the insulating
[0032]
In the high-frequency module of the present embodiment as described above, similarly to the first embodiment, it is possible to prevent the electromagnetic waves generated in the high-
[0033]
Further, in the present embodiment, since the
[0034]
The present invention is not limited to the above embodiment, and may be variously changed without departing from the gist of the invention. For example, in the first and second embodiments, alumina and aluminum nitride are used as the insulating substrate of the multilayer substrate. However, glass-ceramic-based insulators, aramid-epoxy-based insulators, and glass-epoxy-based insulators May be used.
[0035]
Although the cavity is provided on the first main surface of the multilayer substrate, the cavity is not necessarily required.
[0036]
【The invention's effect】
According to the present invention, it is possible to provide a highly reliable semiconductor device having electromagnetic shielding performance and excellent confidentiality.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a high-frequency module according to a first embodiment of the present invention.
FIG. 2 is a sectional view showing a high-frequency module according to a second embodiment of the present invention.
FIG. 3 is a sectional view showing a conventional high-frequency module.
[Explanation of symbols]
Reference Signs List 1
Claims (3)
この多層基板の第1主面上に設けられ、前記第1の配線層と電気的に接続された半導体素子および受動素子と、
この半導体素子および受動素子を覆って、前記多層基板の第1主面に封着され、且つフェライトを含む絶縁性キャップと、
を具備することを特徴とする半導体装置。An insulating substrate having a wiring layer on the main surface is laminated, a first wiring layer is provided on a first main surface of the insulating substrate having the laminated structure, and a second wiring layer is provided between the insulating substrates having the laminated structure. Is provided, a third wiring layer is provided on a second main surface opposite to the first main surface, and the first to third wiring layers are electrically connected via vias. And a multilayer substrate containing ferrite in the insulating substrate,
A semiconductor element and a passive element provided on a first main surface of the multilayer substrate and electrically connected to the first wiring layer;
An insulating cap that covers the semiconductor element and the passive element, is sealed to the first main surface of the multilayer substrate, and includes ferrite;
A semiconductor device comprising:
前記多層基板上にその主面をフェースダウンして設けられ、前記第1の配線層と電気的に接続された第1半導体素子と、
前記多層基板の第1主面上に設けられ、前記第1の配線層と電気的に接続された第2の半導体素子および受動素子と、
第1の半導体素子、第2の半導体素子および受動素子を覆って、前記多層基板の第1主面に封着され、且つフェライトを含む絶縁性キャップと、
を具備し、
前記絶縁性キャップは、内側面が前記第1の半導体素子の主面と反対面に接触し、外側面に放熱板を有し、この放熱板がビアを介して前記第1の半導体素子の反対面と接触していることを特徴とする半導体装置。An insulating substrate having a wiring layer on the main surface is laminated, a first wiring layer is provided on a first main surface of the insulating substrate having the laminated structure, and a second wiring layer is provided between the insulating substrates having the laminated structure. Is provided, a third wiring layer is provided on a second main surface opposite to the first main surface, and the first to third wiring layers are electrically connected via vias. And a multilayer substrate containing ferrite in the insulating substrate,
A first semiconductor element provided on the multilayer substrate with its main surface face-down, and electrically connected to the first wiring layer;
A second semiconductor element and a passive element provided on a first main surface of the multilayer substrate and electrically connected to the first wiring layer;
An insulating cap that covers the first semiconductor element, the second semiconductor element, and the passive element, is sealed to the first main surface of the multilayer substrate, and includes ferrite;
With
The insulating cap has an inner surface in contact with a surface opposite to the main surface of the first semiconductor element, and has a heatsink on an outer surface, and the heatsink is opposite to the first semiconductor element via a via. A semiconductor device which is in contact with a surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002334564A JP2004172247A (en) | 2002-11-19 | 2002-11-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002334564A JP2004172247A (en) | 2002-11-19 | 2002-11-19 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004172247A true JP2004172247A (en) | 2004-06-17 |
Family
ID=32698910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002334564A Pending JP2004172247A (en) | 2002-11-19 | 2002-11-19 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004172247A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006275601A (en) * | 2005-03-28 | 2006-10-12 | Kyocera Corp | Magnetic sensor package and magnetic sensor device |
JP2007324303A (en) * | 2006-05-31 | 2007-12-13 | Hitachi Cable Ltd | Optical module and mounting method thereof |
JP2013207132A (en) * | 2012-03-29 | 2013-10-07 | Toshiba Corp | Semiconductor package and manufacturing method of the same |
CN113161318A (en) * | 2015-08-21 | 2021-07-23 | 意法半导体(R&D)有限公司 | Sensor package |
-
2002
- 2002-11-19 JP JP2002334564A patent/JP2004172247A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006275601A (en) * | 2005-03-28 | 2006-10-12 | Kyocera Corp | Magnetic sensor package and magnetic sensor device |
JP2007324303A (en) * | 2006-05-31 | 2007-12-13 | Hitachi Cable Ltd | Optical module and mounting method thereof |
JP2013207132A (en) * | 2012-03-29 | 2013-10-07 | Toshiba Corp | Semiconductor package and manufacturing method of the same |
CN113161318A (en) * | 2015-08-21 | 2021-07-23 | 意法半导体(R&D)有限公司 | Sensor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1351301B1 (en) | Semiconductor built-in millimeter-wave band module | |
JP3982876B2 (en) | Surface acoustic wave device | |
US9219021B2 (en) | Semiconductor device including heat dissipating structure | |
US6759925B2 (en) | Radio-frequency hybrid switch module | |
CN1441613A (en) | High frequency module | |
US20070053167A1 (en) | Electronic circuit module and manufacturing method thereof | |
JP4036694B2 (en) | Multilayer semiconductor device | |
JPH0846073A (en) | Semiconductor device | |
JP2003100989A (en) | High frequency module | |
JP2005311230A (en) | Circuit module and circuit device using the same | |
JP4173308B2 (en) | SAW filter | |
JP2848068B2 (en) | Semiconductor device | |
JP2004071977A (en) | Semiconductor device | |
JP2006100759A (en) | Circuit device and its manufacturing method | |
JP2004172247A (en) | Semiconductor device | |
JP2004140134A (en) | Hybrid semiconductor device | |
JP2000133765A (en) | High-frequency integrated circuit device | |
JPH09148373A (en) | Radio communication module | |
JP2003347485A (en) | Electronic device | |
JPH05315467A (en) | Hybrid integrated circuit device | |
US20250105112A1 (en) | Electronic package with integral seal | |
JP4157449B2 (en) | High frequency module | |
JP2003229521A (en) | Semiconductor module and manufacturing method thereof | |
JPWO2006001087A1 (en) | Semiconductor device | |
JP2003163304A (en) | High frequency package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20050415 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20050606 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |