JP2004166265A

JP2004166265A - 受信差動データ信号におけるジッタを補償するための方法およびシステム

Info

Publication number: JP2004166265A
Application number: JP2003369852A
Authority: JP
Inventors: Andy Engel; アンディ・インゲル; Janet L Yun; ジャネット・エル・ユン
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 2002-10-30
Filing date: 2003-10-30
Publication date: 2004-06-10
Also published as: US7206368B2; GB0325373D0; GB0525062D0; DE10337044A1; GB2394872A; GB2394872B; US20040086069A1; GB2419069B; GB2419069A

Abstract

【課題】受信した差動データ信号におけるジッタを補償するためのシステムおよび方法を提供する。
【解決手段】本発明による方法は、受信した差動データ信号３０８Ａ、３０８Ｂから第１のクロック信号３０９を再生するステップを含む。受信した差動データ信号と第１のクロック信号とに基づいて、リタイミング処理された差動データ信号３１２Ａ、３１２Ｂが発生される。リタイミング処理された差動データ信号におけるジッタレベル３２８が検出される。第２のクロック信号３１８がリタイミング処理された差動データ信号から再生される。ジッタ補償された差動データ信号３１６Ａ、３１６Ｂが、リタイミング処理された差動データ信号、第２のクロック信号、および検出されたジッタレベルに基づいて発生される。
【選択図】図３

Description

本発明は一般にジッタ補償に関し、特に、差動データ信号のジッタ補償に関する。

一般的な同期データ通信システムには、送信器と通信チャンネルと受信器が含まれる。この種のシステムでは、チャンネルを介して送信器が送信する情報を受信器が確実に復号できなければならない。これを行うため、受信器は入力信号を適当な時点でサンプリングし、様々な判断を下す。送信器がデータ信号の送信に用いるクロックは、一般に「基準」クロックと呼ばれる。通常、受信器内で位相ロックループ（ＰＬＬ）などのクロック再生（clock recovery）回路を用い、入力信号の位相からタイミング情報を抽出する。このクロックは、一般に「再生（recovered）」クロックと呼ばれる。最小ビットエラーを目指すには、再生クロックを基準クロックにきっちりと一致させねばならない。

しかしながら、チャンネル上の雑音と受信器内の欠陥が、入力データ信号における位相変化を引き起こす。このことが、翻って基準クロックに対する再生クロックの位相変化を引き起こし、エラー生成確率を増すことになる。データ信号の有意時点での位相変化或いは位相変動は、ジッタと呼ばれる。

ジッタは位相変化であり、一般には特定周波数における位相角或いは時間をもって計測される。ジッタは、ディジタル信号の有意時点の、理想的な時間的位置からの短期かつ非累積的な変化である。有意時点は、パルスの立ち上がりエッジや立ち下がりエッジ或いはサンプリング時点などの信号上の任意の好都合の容易に識別可能な時点とすることができる。ジッタ振幅は、これまでは単位間隔（ＵＩ）で計測されており、１ＵＩは１クロック周期の位相偏差である。時間についての位相関数のピーク・トゥ・ピークＵＩ偏差は、ジッタ振幅と呼ばれる。

ジッタ制御は重要であり、何故ならジッタは伝送システムの性能を劣化させ、ディジタル信号中にビットエラーと非制御スリップを招くからである。ジッタは、クロック再生回路によるディジタル信号の正確なサンプリングを妨げることでビットエラーを引き起こす。ジッタの効果的な管理は、許容し得るビットエラー率を有するシステムの生成に重要である。

本発明の一形態は、受信した差動データ信号中のジッタを補償する方法を提供するものである。受信した差動データ信号から、第１のクロック信号を再生する。受信した差動データ信号と第１のクロック信号に基づき、リタイミング処理された（re-timed）差動データ信号を生成する。リタイミング処理された差動データ信号中のジッタレベルを、検出する。リタイミング処理された差動データ信号から、第２のクロック信号を再生する。リタイミング処理された差動データ信号と第２のクロック信号とジッタ検出レベルに基づき、ジッタ補償された差動データ信号を生成する。

以下の好ましい実施形態の詳細な説明において、添付図面を参照するが、この図面は本発明の一部を形成するものであり、本発明を実施する具体的な実施形態は例示により示してある。本発明範囲から逸脱することなく、他の実施形態を用いたり構造的或いは論理的な変形がなされることは理解されたい。それ故、以下の詳細な説明は限定的な意味にとってはならず、本発明範囲は添付特許請求の範囲によって規定されるものである。

図１Ａは、同期通信システム用の従来技術の受信器１００を示すブロック図である。
受信器１００は、クロック再生ブロック１０２と判定回路１０４を含む。クロック再生ブロック１０２は、入力データ（DATA）１０１を受信し、この入力データ１０１の位相に基づいてクロック信号１０３を生成する位相ロックループである。クロック再生ブロック１０２が生成するクロック信号１０３は再生クロックと呼ばれ、判定回路１０４へ出力される。判定回路１０４は、入力データ１０１と再生クロック１０３を受信し、正確なサンプリング時点でデータ信号の振幅を量子化する。判定回路１０４はリタイミング処理されたデータ１０５を出力し、クロック再生ブロック１０２へ帰還信号１０７を供給しもする。

図１Ｂは、追加的詳細として図１Ａからのクロック再生ブロック１０２を示すブロック図である。クロック再生ブロック（位相ロックループ）１０２は、位相検出器１０８と低域通過フィルタ（ＬＰＦ）１１０と電圧制御発振器（ＶＣＯ）１１２を含む。位相検出器１０８は、入力信号１０１と、帰還線路１１３上を位相検出器１０８へ帰還させたクロック信号との間の位相差或いは周波数差を検出し、対応する位相信号１０９を低域通過フィルタ１１０へ出力する。低域通過フィルタ１１０は位相検出器１０８から受信した位相信号を積分し、電圧制御発振器１１２へ直流制御電圧１１１を出力し、この電圧制御発振器１１２が出力クロック信号１０３の周波数を制御する。

ジッタは、受信データ信号の有効ビット周期を変化させる。図１Ａに示す如き回路１０２，１０４などのクロック再生回路と判定回路を用いることで、幾らかのジッタの存在に拘わらず受信器を送信器と同期状態に保つことができる。しかしながら、この種の従来技術の回路により処理できるジッタの速度と大きさには限界がある。以下にさらに詳述する如く、本発明の一実施形態は追加のジッタ補償をもたらし、それによってさらに信号品質を高め、ビットエラーを低減する。

図２は、互いに重なり合った複数のジッタ付き差動信号２０２，２０６を示すデータアイ線図である。ハイからローへまたローからハイへのデータ（DATA）２０２及び反転データ（バーDATA）２０６の差動信号遷移が、図２に示してある。理想的には、ジッタが無ければ差動信号は対称的であり、ビット時間２１０に対応する時間でゼロ交差（zero crossing）２０４と交差することとなろう。理想的には、差動信号２０２，２０６は互いに重なり合っていなければならない。しかしながら、図２に示す如く、ジッタのお陰で差動信号２０２，２０６は離間しており、時間的に変動する時点で遷移する。

通信システムのデータ転送レートが増加するにつれ、各信号が有効である期間は対応する量だけ減少する。より具体的には、各データ信号に関するデータ窓すなわち「アイ」は、より高いデータ転送レートにおいて減少する。信号に関するデータアイは、信号のジッタを考慮した後の信号が実際の有効期間を示す。図２に示す如く、ジッタは（ジッタが無い場合のビット時間２１０と同一となる筈の）信号のデータアイ幅２０８を低減し、それによって各信号を首尾よく捕捉することのできる有効期間を低減する。

図３は、本発明の一実施形態による、ジッタを検出し補償する受信器システム３００を示すブロック図である。受信器システム３００は、受信器３０２と補償器３１４と位相ロックループ（ＰＬＬ）３２２とジッタ検出回路３２６を含む。

一実施形態では、受信器３０２は同期通信システム用の従来の差動信号受信器である。受信器３０２は、クロック再生ブロック３０４と判定回路３０６を含む。クロック再生ブロック３０４は、送信器（図示せず）からの入力データ（DATA）３０８Ａ及び反転データ（バーDATA）３０８Ｂ差動信号を受信し、入力信号３０８Ａ，３０８Ｂの位相に基づいて再生クロック信号３０９を生成する位相ロックループである。再生クロック信号３０９は、判定回路３０６へ出力される。判定回路３０６は、入力データ３０８Ａ及び反転データ３０８Ｂ差動信号と再生クロック３０９を受信し、正確なサンプリング時点で信号３０８Ａ，３０８Ｂの振幅を量子化する。判定回路３０６は、リタイミング処理されたデータ３１２Ａ及び反転データ３１２Ｂ信号を出力し、またクロック再生回路３０４へ帰還信号３１０を供給する。一実施形態では、判定回路３０６はマスタ／スレーブＤ型フリップフロップをもって実装してある。

受信器３０２は、若干のジッタ補償をもたらす。しかしながら、受信器３０２が出力するデータ３１２Ａ及び反転データ３１２Ｂ信号は通常、依然として幾らかのジッタをもつと思われる。ジッタ検出回路３２６と位相ロックループ３２２と補償器３１４が、さらなるジッタ補償をもたらす。ジッタ検出回路３２６は、受信器３０２からデータ３１２Ａ及び反転データ３１２Ｂ信号を受信し、受信信号中のジッタの大きさを検出する。ジッタ検出回路３２６は、検出されたジッタのレベルすなわち大きさを示すジッタ大きさ信号３２８を補償器３１４へ出力する。ジッタ検出回路３２６はまた、位相ロックループ３２２へデータ３１２Ａ及び反転データ３１２Ｂ差動信号を出力する。

位相ロックループ３２２は、入力するデータ３１２Ａ及び反転データ３１２Ｂ信号の位相に基づいて再生クロック信号３１８を生成する。一実施形態では、位相ロックループ３２２はｗｗｗ．ｎｃｉｔｓ．ｏｒｇのＩｎｔｅｒＮａｔｉｏｎａｌＣｏｍｍｉｔｔｅｅｆｏｒＩｎｆｏｒｍａｔｉｏｎＴｅｃｈｎｏｌｏｇｙＳｔａｎｄａｒｄｓ（ＩＮＣＩＴＳ）から入手可能な、「ＩｎｆｏｒｍａｔｉｏｎＴｅｃｈｎｏｌｏｇｙ − ＦｉｂｒｅＣｈａｎｎｅｌ − ＭｅｔｈｏｄｏｌｏｇｙｏｆＪｉｔｔｅｒＳｐｅｃｉｆｉｃａｔｉｏｎ（情報技術−ファイバチャンネル−ジッタ仕様の方法論）」、ＮＣＩＴＳ規格ＴＲ−２５−１９９９、１９９９年９月１日、に詳述された厳密な性能と較正仕様に合致する低ジッタ「高品質（golden）」位相ロックループである。

再生クロック信号３１８は、ジッタの非常に低いクロック信号である。位相ロックループ３２２は、再生クロック３１８とデータ３１２Ａ及び反転データ３１２Ｂ差動信号を補償器３１４へ出力する。

一実施形態では、補償器３１４は以下にさらに詳述する如く、受信したデータ３１２Ａ及び反転データ３１２Ｂ差動信号中のジッタをジッタ大きさ信号３２８とクロック信号３１８に基づいて補償し、ジッタ補償したデータ３１６Ａ及び反転データ３１６Ｂ信号を出力する。本発明の一形態では、補償器３１４はビットエラー率テスタ（ＢＥＲＴ）やディジタルコミュニケーションアナライザ及び／又はディジタルオシロスコープといった市販の試験装置をもって実装してある。一実施形態では、補償器３１４はアジレント製ＤＣＡ８６１００Ａディジタルオシロスコープとアンリツ製ＭＰ１６３２Ａディジタルデータアナライザをもって実装される。本発明の一形態では、位相ロックループ３２２が生成するクロック信号３１８を、ディジタルコミュニケーションアナライザをトリガーするためのトリガー信号として用いる。さらに別の実施形態では、受信器システム３００は集積回路として実装することもできる。補償器３１４とジッタ検出回路３２６が実行する機能を、図４，５を参照して以下にさらに詳述する。

図４は、本発明の一実施形態になるジッタ検出回路３２６（図３にブロック形式で示す）を示す電気回路図である。回路３２６には、抵抗器５１８，５２０とトランジスタ５０４，５０８と電流源５１０と抵抗器５１２，５１６とトランジスタ５２２と電流源５２４と比較器５３０が含まれる。一実施形態では、トランジスタ５０４，５０８，５２２はバイポーラ接合トランジスタである。回路３２６への入力は、判定回路（図３に図示）の出力であるデータ３１２Ａ及び反転データ３１２Ｂ入力である。反転データ入力３１２Ｂは、抵抗器５２０とトランジスタ５０８のベースに接続してある。データ入力３１２Ａは、抵抗器５１８とトランジスタ５０４のベースに接続してある。トランジスタ５０４，５０８は差動対を構成しており、トランジスタ５０４，５０８のコレクタを電源（ＶＣＣ）５０６に接続し、トランジスタ５０４，５０８のエミッタを一緒にして電流源５１０へ接続してある。一実施形態では、ＶＣＣ５０６は３ボルトである。別の実施形態では、ＶＣＣ５０６は５ボルトである。電流源５１０は、抵抗器５１６とトランジスタ５０４，５０８のエミッタとの間に抵抗器５１２と並列に接続してある。抵抗器５１６は、グラウンド５２６に接続してある。一実施形態では、抵抗器５１２，５１６，５１８，５２０はそれぞれ５０オーム抵抗器である。

トランジスタ５２２のベースは、抵抗器５１８と５２０の間の接続点に接続してある。トランジスタ５２２のコレクタは、ＶＣＣ５０６に結合してある。電流源５２４は、トランジスタ５２２のエミッタとグラウンド５２６の間に接続してある。

一実施形態では、抵抗器５１８，５２０は平衡抵抗器（例えば、それぞれ５０オーム）であり、抵抗器５１８，５２０間の接続点（すなわち、トランジスタ５２２のベースに接続した接続点）における電圧は、データ３１２Ａ信号と反転データ３１２Ｂ信号の平均電圧となる。データ信号３１２Ａと反転データ信号３１２Ｂの平均電圧は、バッファとして機能するトランジスタ５２２のベースにおいて検出される。トランジスタ５２２のエミッタにおける電圧（ＶＳＵＭ）５２８が、比較器５３０により検出される。ＶＳＵＭ５２８は、データ信号３１２Ａと反転データ信号３１２Ｂの平均電圧を示す電圧である。例えば、データ３１２Ａが１ボルト、反転データ３１２Ｂが−１ボルトである場合、ＶＳＵＭ５２８はゼロボルトとなろう。データ３１２Ａが２ボルト、反転データ３１２Ｂがゼロボルトである場合、ＶＳＵＭ５２８は１ボルトとなろう。

ジッタが存在しない場合、データ３１２Ａ信号と反転データ３１２Ｂ信号は対称的であり、ＶＳＵＭ５２８は一定の理想値を有することとなろう。これらの信号が切り替わっていないとき（例えば、データ３１２Ａが論理ハイで、反転データ３１２Ｂが論理ローであるとき）は、理想値はデータ３１２Ａと反転データ３１２Ｂの中間値となる。ジッタが存在する場合、データ３１２Ａ信号と反転データ３１２Ｂ信号は対称的とはならず、ＶＳＵＭ５２８は理想値から掛け離れよう。

トランジスタ５０４，５０８と電流源５１０と抵抗器５１２，５１６は、差動モード出力段を形成している。この段の出力は、閾値電圧（Ｖｔｈ）５１４であり、データ３１２Ａ信号と反転データ３１２Ｂ信号の平衡平均（balanced average）となる。この出力段は、データ３１２Ａ信号と反転データ３１２Ｂ信号からジッタをほぼフィルタリングし、これによりＶｔｈ５１４はデータ３１２Ａと反転データ３１２Ｂの「定常」値の平均を表わすほぼ一定の電圧レベルとなろう。データ３１２Ａと反転データ３１２Ｂの定常値は、信号が論理ハイと論理ローにあって切り替わらないときにこれらの信号の値となる。

比較器５３０はＶＳＵＭ５２８とＶｔｈ５１４を比較し、受信データ３１２Ａ信号と反転データ３１２Ｂ信号中のジッタ量に基づいて大きさが変化する電圧レベルのジッタ大きさ信号３２８を出力する。一実施形態では、比較器５３０がＶＳＵＭ５２８からＶｔｈ５１４を減算し、ジッタ大きさ信号３２８はこれらの電圧間の差分を表わす。信号中にジッタが存在しない場合、Ｖｔｈ５１４とＶＳＵＭ５２８は等しく、ジッタ大きさ信号３２８はゼロとなろう。

図５は、ジッタが引き起こしたタイミングエラー６１０を有するデータ３１２Ａ及び反転データ３１２Ｂ差動信号を示すタイミング図である。ジッタが無い場合、データ３１２Ａ信号と反転データ３１２Ｂ信号はゼロ交差６０８にて交差する筈である。しかしながら、図５に示す如く、データ信号３１２Ａはジッタにより反転データ信号３１２Ｂがハイへ遷移開始するよりも遅れてロー遷移を開始する。その結果、データ３１２Ａ信号と反転データ３１２Ｂ信号はゼロ交差６０８上方の点６０６で交差する。データ３１２Ａ信号と反転データ３１２Ｂ信号のこの非理想的遷移の結果、タイミングエラー６１０が発生する。用語「ゼロ交差」は、ここでは差動信号３１２Ａ，３１２Ｂに関する理想的交点を示すものであり、ゼロボルトに限定されない。例えば、データ３１２Ａ信号と反転データ３１２Ｂ信号が直流オフセットを有する場合、信号の理想的交点はゼロボルトとはならないかも知れない。

データ３１２Ａ信号と反転データ３１２Ｂ信号の実際の交点６０６がゼロ交差６０８における理想的交点から逸脱する量は、ジッタ大きさ信号３２８により表わされるジッタ量に依存する。ジッタレベルが増えるにつれ、実際の交点６０６と理想的交点との間の距離もまた増大する。一実施形態では、補償器３１４がクロック信号３１８に基づいてデータ３１２Ａ及び反転データ３１２Ｂ信号をリタイミング処理し、ジッタ大きさ信号３２８に基づいてデータ３１２Ａ及び反転データ３１２Ｂ波形の立ち上がり時間と立ち下がり時間を調整し、これにより信号３１２Ａ，３１２Ｂはゼロ交差６０８において交差し、ゼロ交差６０８に関し対称となる。補償されたデータ３１２Ａ及び反転データ３１２Ｂ信号は、図３では補償器３１４から出力されるジッタ補償したデータ３１６Ａ及び反転データ３１６Ｂ信号によって表わされる。

本発明の一つの形態では、ここに説明したジッタの検出および補償技術を試験システムの一部として用いることができる。図６は、本発明の一実施形態に従いジッタを検出して補償する試験システム６００を示すブロック図である。図６に示す如く、補償器３１４が試験システム６００内の受信器３０２に結合してある点を除き、試験システム６００はほぼ受信システム３００（図３に図示）と同じ様式で構成してある。試験システム６００では、補償器３１４は試験目的に一連のデータ３０８Ａ及び反転データ３０８Ｂ信号を生成する構成としてある。一実施形態では、補償器３１４は「理想」ＳＭＡ同軸ケーブルを介して受信器へ結合してあって、非対称経路遅延や伝送線路反射を低減している。システム６００内の受信器３０２は、被試験デバイス（ＤＵＴ）を表わす。試験システム６００においては、前述の如くジッタ補償したデータ３１６Ａ及び反転データ３１６Ｂ信号を生成するように構成されているのに加え、補償器３１４はまた被試験デバイス（すなわち、受信器３０２）から受信したデータ３１２Ａ信号や反転データ３１２Ｂ信号上でビットエラー率やジッタ統計の計算といった従来からの様々な試験を他の試験の実行に加えて実行するように構成されている。

本発明の実施形態は、従来技術システムに対し数々の利点をもたらす。一実施形態では、ジッタを検出して補償し、向上した信号挙動ならびに無欠性や被試験デバイス（ＤＵＴ）の改善された計測精度や異なる試験機器の簡単な相関がもたらされる。一実施形態では、ジッタ検出及び補償方式を大量製造工程の一部として統合することができる。

好適な実施形態を説明する目的で特定の実施形態を例示し説明してきたが、図示し説明した具体的な実施形態を本発明範囲から逸脱することなく実に様々な代替及び／又は等価実装で置換できることは当業者には理解されよう。機械、電気機械、電気、コンピュータ技術の当業者は、本発明が実に様々な実施形態で実装できることを容易に理解しよう。本出願は、本願明細書で考察した好適な実施形態のどんな適用も変形も包含することを意図するものである。それ故、本発明が特許請求の範囲とその等価物によってのみ限定されることを明白に意図するものである。

同期通信システム用の従来の受信器を示すブロック図である。図１Ａからのクロック再生ブロックを追加的詳細として示すブロック図である。互いに重ね合わせた複数のジッタ付き差動信号を示すデータアイ線図である。本発明の一実施形態による、ジッタを検出し補償する受信器システムを示すブロック図である。本発明の一実施形態によるジッタ検出回路を示す電気回路図である。ジッタにより生じたタイミングエラーをもった差動信号を示すタイミング図である。本発明の一実施形態による、ジッタを検出し補償する試験システムを示すブロック図である。

符号の説明

３００：受信器システム
３０２：受信器
３０４：クロック再生ブロック
３０６：判定回路
３１４：補償器
３２２：位相ロックループ
３２６：ジッタ検出回路
３２８：ジッタ大きさ信号

Claims

受信差動データ信号におけるジッタを補償するための方法であって、
前記受信差動データ信号から第１のクロック信号を再生するステップと、
前記受信差動データ信号と前記第１のクロック信号とに基づいて、リタイミング処理された差動データ信号を生成するステップと、
前記リタイミング処理された差動データ信号におけるジッタレベルを検出するステップと、
前記リタイミング処理された差動データ信号から第２のクロック信号を再生するステップと、
前記リタイミング処理された差動データ信号と、前記第２のクロック信号と、前記検出されたジッタレベルとに基づいて、ジッタ補償された差動データ信号を生成するステップと、
を含む方法。
ジッタ補償された差動データ信号を生成する前記ステップが、
前記第２のクロック信号に基づいて、前記リタイミング処理された差動データ信号のタイミングを調整するステップと、
前記検出されたジッタレベルに基づいて、前記リタイミング処理された差動データ信号の波形交点を理想的な交点に調整するステップと、
を含む、請求項１に記載の方法。
前記波形交点が、前記リタイミング処理された差動データ信号の立ち上がり時間と立ち下がり時間を調整することによって調整される、請求項２に記載の方法。
前記リタイミング処理された差動データ信号におけるジッタレベルを検出する前記ステップが、
前記リタイミング処理された差動データ信号の平均値を検出するステップと、
前記検出された平均値を閾値と比較するステップと、
を含み、
前記比較が前記リタイミング処理された差動データ信号における前記ジッタレベルを示す、請求項１に記載の方法。
受信差動データ信号におけるジッタを補償するためのシステムであって、
前記受信差動データ信号から第１のクロック信号を再生し、該第１のクロック信号に基づいて、リタイミング処理された差動データ信号を生成する受信器と、
前記リタイミング処理された差動データ信号におけるジッタの大きさを検出するジッタ検出回路と、
前記リタイミング処理された差動データ信号から第２のクロック信号を再生する位相ロックループと、
前記第２のクロック信号と前記検出されたジッタの大きさとに基づいて、前記リタイミング処理された差動データ信号を修正することによって、ジッタ補償された差動データ信号を生成するジッタ補償器と、
を備えているシステム。
前記第２のクロック信号に基づいて、前記リタイミング処理された差動データ信号のタイミングを修正し、前記検出されたジッタの大きさに基づいて、前記リタイミング処理された差動データ信号の波形交点を理想的な交点に修正するように、前記ジッタ補償器が構成されている、請求項５に記載のシステム。
前記位相ロックループが、低ジッタ高品質位相ロックループである、請求項５に記載のシステム。
前記ジッタ検出回路が、
前記リタイミング処理された差動データ信号の平均値を検出する第１の副回路と、
前記リタイミング処理された差動データ信号の定常状態値の平均を表わす閾値を検出する第２の副回路と、
前記検出された平均値を前記閾値と比較し、該比較に基づいてジッタ大きさ信号を出力する比較器と、
を備えている、請求項５に記載のシステム。
前記第１の副回路が、
一対の直列平衡接続された抵抗器と、
前記比較器と前記一対の抵抗器間の接続点とに結合されたトランジスタと、
を備え、
前記リタイミング処理された差動データ信号が前記一対の直列接続された抵抗器に印加され、前記平均値が前記抵抗器によって前記比較器に出力される、請求項８に記載のシステム。
前記第２の副回路が、
トランジスタの差動対を有する差動モード出力段であって、前記リタイミング処理された差動データ信号を受信して前記比較器に前記閾値を出力するように構成されている前記差動モード出力段、
を備えている、請求項８に記載のシステム。