[go: up one dir, main page]

JP2004165634A - Ａｌｄ表面処理のためのプラズマ処理 - Google Patents

Ａｌｄ表面処理のためのプラズマ処理 Download PDF

Info

Publication number
JP2004165634A
JP2004165634A JP2003293898A JP2003293898A JP2004165634A JP 2004165634 A JP2004165634 A JP 2004165634A JP 2003293898 A JP2003293898 A JP 2003293898A JP 2003293898 A JP2003293898 A JP 2003293898A JP 2004165634 A JP2004165634 A JP 2004165634A
Authority
JP
Japan
Prior art keywords
nitrogen
dielectric layer
region
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003293898A
Other languages
English (en)
Inventor
Jorg Schuhmacher
ヨールク・シューマッハー
Ana Martin Hoyas
アナ・マルティン・オヤス
Marc Schaekers
マルク・シェーケルス
Serge Vanhaelemeersch
セルジュ・ファンヘーレメーアスフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2004165634A publication Critical patent/JP2004165634A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 有機物含有材料でつくられている誘電体層上にＡＬＤにより堆積された層を有する、半導体プロセスに有用な基板を提供する。
【解決手段】 基板は、有機物含有材料を含み、第１の領域１１と第２の領域２２とを有する誘電体層を含んでいる。第１の領域１１は、誘電体層中に組み入れられた第１の量の窒素を有し、第２の領域２２は、誘電体層中に組み入れられた第２の量の窒素を有する。第２の領域２２中の窒素の量は、第１の領域１１中の窒素の量よりも多くなっている。基板は、さらに、誘電体層１の第２の領域２２に接触している、原子層堆積により堆積された層２３を含んでいる。
【選択図】図１

Description

本発明は、半導体プロセス（seiconductor processing）に有用な基板と、該基板を製造するための方法とに関するものである。
半導体プロセスに有用な基板は、一般に、物理的気相成長法（ＰＶＤ）や化学気相蒸着法（ＣＶＤ）などの材料堆積法により製造される。
化学気相蒸着法（ＣＶＤ）においては、複数の原材料が、典型的には、いっしょに反応空間に供給され、それらは第１の基板に接触させられたときに互いに反応して第２の基板を形成する。所望のすべての反応物質種を含んでいる１つの原材料をＣＶＤ反応器に供給し、これをほぼ熱分解する温度点まで加熱することも可能である。加熱されたガスが基板表面に接触したときに、クラッキング反応が起こり、膜が成長する。上記説明から明らかなように、ＣＶＤにおいては、反応空間内における異なる原材料の濃度が、膜の成長を決定する。原子層堆積（ＡＬＤ）、本来的には原子層エピタキシー（ＡＬＥ）は、ＣＶＤの発展形態である。この方法の名称は、多結晶の薄膜及びアモルファスの薄膜について説明する際に起こり得る混乱を回避するため、ＡＬＥからＡＬＤに変更された。ＡＬＤ法は、連続する自己飽和表面反応に基づいている。この方法は、特許文献１及び特許文献２に詳細に記載されている。この反応器の仕様は、不活性なキャリアガス及びパージガスの使用の効果により、システムを高速化させる。
不活性ガスによる原料薬剤の相互の分離は、ガス状反応物間の気相反応を防止し、膜の成長に先行する自己飽和表面反応を可能にし、これは基板の厳密な温度制御も、原料薬剤の正確な投入も必要としない。余剰の薬剤及び反応の副生成物は、常に、次の反応薬剤のパルスが反応室に導入される前に、反応室から除去される。望ましくないガス分子は、不活性なパージガスの助力でもってガス流れ速度を高く保つことにより、反応室から効果的に放出される。パージガスは、余分の分子を、反応室内を適切な圧力に維持するために用いられる真空ポンプに向かって押し出す。ＡＬＤは、膜の成長のための自己制御をもたらす。
ＡＬＤ膜の成長は、過渡領域及び集中領域の２つの領域に分割されることができる（非特許文献１参照）。過渡期間における成長メカニズムは、基板表面の特性に依存するが、集中された部分又は線形の部分ではこれに依存しない。最初の表面状態は、膜の展開を制御し、その結果、異なる基板に一定の数の堆積サイクルと一定の堆積パラメータとを用いて得られるＡＬＤ膜は、異なる物性を有する。これは、ＡＬＤ成長を制御及び改善する手段として表面準備の重要性を際立てさせる。
酸化物上に高誘電性の一定のＡＬＤ層を形成するためのＡＬＤに関して、表面を改質するためにプラズマを用いるといったことは知られている。特許文献３は、部分的に製作された集積回路の表面に膜を堆積する方法を開示している。この方法は、表面をプラズマの生成物に曝露する過程を含み、これにより表面の下の全体的な物性に重大な影響を与えることなく、表面の末端を改質し、表面末端を改質した後でその上に層を堆積するようにしている。
特許文献４は、低ｋの材料層を含む基板中に形成された開口部の多孔性側壁をシールするためにドライエッチングプラズマを用い、これにより上記低ｋの材料層中の局所的な低ｋ値を維持するようにしたものを開示している。
原子層堆積に関してプラズマを用いるといったことはまた、相互接続の技術分野でも報告されている（非特許文献２、３参照）。化学気相蒸着で堆積され、プラズマで処理されたシリコン・オキシカーバイド材料は、ＡＬＤ時にこの材料中に拡散するプリカーサとなる傾向はもはやないということが開示されている。さらに、低誘電率（低ｋ）の有機高分子材料へのＡＬＤは、低ｋ材料内のＡＬＤプリカーサの容認できない透過を引き起こす結果を招くということが記載されている。
ＡＬＤの成長理論に基づく表面飽和に起因して、この技術は、膜中など多孔質構造の内表面に堆積させるのに用いられてきた（非特許文献４参照）。
米国特許第４,０５８,４３０号明細書 米国特許第５,７１１,８１１号明細書 国際公開第０２４３１１５号パンフレット 欧州特許出願公開第１１９５８０１Ａ２号明細書 Ｊ．Ｗ．リム（Lim）、Ｈ．Ｓ．パーク（Park）、Ｓ．Ｗ．カング（Kang）、「ジャーナル・エレクトロケミカル・ソサイアティ（J. Electrochem. Soc.）」、１４８巻、２００１年、Ｃ４０３ Ａ．サッタら（Satta et al.）、「マイクロエレクトロニック・エンジニアリング（Microelectronic Engineering）」、６０巻、２００２年、ｐ５９〜ｐ６９ Ｗ．ベスリングら（Besling et al.）、「インターナショナル・インターコネクト・テクノロジー・カンファレンス（International Interconnect Technology Conference）」、６月、２００２年、ＩＥＥＥ ２００２、ｐ２８８〜ｐ２９１ Ｓ．Ｍ．ジョージ（George）、「ジャーナル・オブ・メンブレン・サイエンス（Journal of Membrane Science）」、９６巻、１９９４年、ｐ２５９〜ｐ２７４
他方、プリカーサの透過の防止は、半導体プロセスにおけるある応用において、有用な基板をつくるための厳格な要求である。低誘電率（低ｋ）材料を伴った材料は、例えば、ダマシン相互接続構造における層間誘電体として用いられる。これらの材料は、拡散のプリカーサとなる傾向があり、ＣＶＤ技術、とくにＡＬＤと両立するこれらの材料をつくるために必要である。なぜなら、成長理論に基づく表面飽和が、プリカーサ分子及び基板表面の基の強い相互反応を誘発するからである。誘電体内での金属バリアの望ましくない堆積は、例えば、金属配線間のリーク電流を増加させる。
ＡＬＤ成長により薄膜を形成するためには、最初の表面は、プリカーサが結合することができる吸着サイトを有することが必要である。
もし吸着サイトの密度が低ければ、基板表面は、主として成長している３次元アイランドによって覆われるであろう。もし吸着サイトの密度が高ければ、基板表面は、主として２次元単一層によって覆われるであろう。３次元アイランドが成長する場合、連続するＡＬＤ膜を形成するための最小厚さは、結果的には、主として２次元ＡＬＤ成長の場合よりも大きい。かくして、十分な吸着サイトをつくるために、ＡＬＤの前に、高分子の表面を改質することが必要である。
本発明の目的は、有機物含有材料でつくられている誘電体層上にＡＬＤにより堆積された層を有する、半導体プロセスに有用な基板を提供することである。本発明のさらなる目的は、有機物含有材料でつくられている誘電体層上に、ＡＬＤ層を堆積させるための方法を提供することである。
本発明の第１の態様によれば、有機物含有材料（organic containing material）を含む誘電体層の基板の表面に層（layer）を堆積するための方法が提供される。この方法は、次のステップを含む。
ａ） 上記誘電体層の上記表面を、窒素を含有しているガス状物質（gaseous substance）に曝露し（expose）、これにより、上記誘電体層の曝露された表面を改質する（modify）。
ｂ） 上記誘電体層の上記の曝露された表面に、原子層堆積プロセス（atomic layer deposition process）により層を堆積する。
本発明の第１の態様の第１の実施形態によれば、前記の態様にかかる方法において、上記誘電体層の表面を曝露する上記ステップが上記誘電体層の第１の領域を生じさせる結果となり、上記第１の領域が上記誘電体層中と上記誘電体層の第２の領域中とに組み入れられた（incorporated）第１の量の窒素を有し、上記第２の領域が上記の曝露された表面を有するとともに上記誘電体層中に組み入れられた第２の量の窒素を有し、上記第２の誘電体層中の窒素の量が上記第１の誘電体層中の窒素の量よりも多くなっている方法が提供（開示）される。
本発明の第１の態様のさらなる実施形態によれば、前記の態様ないしは実施形態のいずれか１つにかかる方法において、上記ガス状物質が、さらに、アルゴン、ヘリウム、酸素及び水素で構成されるグループから選択されたものを含む複合物（compound）である方法が提供される。
本発明の第１の態様のさらなる実施形態によれば、前記の態様ないしは実施形態のいずれか１つにかかる方法において、表面を、窒素を含有しているガス状物質に曝露するステップが、さらに、窒素を含有しているプラズマが生成されるように高周波電力（high frequency power）を印加する過程を含んでいる方法が提供される。
本発明の第１の態様のさらなる実施形態によれば、前記の態様ないしは実施形態のいずれか１つにかかる方法において、上記の窒素を含有しているガス状物質が、Ｎ２、アンモニア、アジ化水素、アジ化水素のアルキル誘導体（alkyl derivate）、ヒドラジン、ヒドラジンの塩、ヒドラジンのアルキル誘導体、フッ化窒素、ヒドロキシルアミン、ヒドロキシルアミンの塩、第１級（primary）アミン、第２級（secondry）アミン、第３級（tertiary）アミン、窒素ラジカル及び励起状態の窒素で構成されるグループから選択される方法が提供される。
本発明の第１の態様のさらなる実施形態によれば、前記の態様ないしは実施形態のいずれか１つにかかる方法において、上記有機物含有材料が、ポリアリルエーテル（polyarylether）、水素−シルセスキオキサン（hydrogen-silsesquioxane）、メチル−シルセスキオキサン（methyl-silsequioxane）、ポリフッ素化炭化水素（polyfluorinated hydrocarbon）、ポリイミド、フッ素化ポリイミド、ベンゾシクロブテンポリマー（benzocyclobutene polymer）及び芳香族熱硬化性樹脂（aromatic thermoset）で構成されるグループから選択される方法が提供される。
本発明の第１の態様のさらなる実施形態によれば、前記の態様ないしは実施形態のいずれか１つにかかる方法において、ＡＬＤプロセスによって堆積されている上記層が、金属炭化物（metal carbide）及び／又は金属窒化物（metal nitride）を含む方法が提供される。
本発明の第１の態様のさらなる実施形態によれば、前記の態様ないしは実施形態のいずれか１つにかかる方法において、上記金属が、タングステン、チタン及びタンタルで構成されるグループから選択される方法が提供される。
本発明の第１の態様のさらなる実施形態によれば、前記の態様ないしは実施形態のいずれか１つにかかる方法において、上記誘電体層が細孔（pore）を有している方法が提供される。
本発明の第１の態様のさらなる実施形態によれば、前記の態様ないしは実施形態のいずれか１つにかかる方法において、上記細孔が、０.２ｎｍと１５ｎｍとの間の値の直径を有する方法が提供される。
本発明の第２の態様によれば、次の要素を含む基板が提供される。
− 有機物含有材料を含み、第１の領域（１１）と第２の領域（２２）とを有している誘電体層を含んでいる。ここで、上記第１の領域は、上記誘電体層中に組み入れられた第１の量の窒素を有し、上記第２の領域は、上記誘電体層中に組み入れられた第２の量の窒素を有する。上記第２の領域（２２）中の窒素の量は、上記第１の領域中の窒素の量よりも多くなっている。
− 上記誘電体層の上記第２の領域に接触している、原子層堆積により堆積された層（２３）を含んでいる。
本発明の第２の態様の１つの実施形態によれば、前記の態様にかかる基板において、上記第１の領域及び上記第２の領域が、さらに、組み入れられた複合物を有していて、上記複合物が、酸素及び水素で構成されるグループから選択されたものである基板が提供される。
本発明の第２の態様の１つの実施形態によれば、前記の態様又は実施形態にかかる基板において、上記有機物含有材料が、ポリアリルエーテル、水素−シルセスキオキサン、メチル−シルセスキオキサン、ポリフッ素化炭化水素、ポリイミド、フッ素化ポリイミド、ベンゾシクロブテンポリマー及び芳香族熱硬化性樹脂で構成されるグループから選択されたものである基板が提供される。
本発明の第２の態様の１つの実施形態によれば、前記の態様ないしは実施形態のいずれか１つにかかる基板において、上記層（２３）が、金属炭化物及び／又は金属窒化物である基板が提供される。
本発明の第２の態様の１つの実施形態によれば、前記の態様ないしは実施形態のいずれか１つにかかる基板において、上記金属が、タングステン、チタン及びタンタルで構成されるグループから選択されたものである基板が提供される。
本発明の第２の態様の１つの実施形態によれば、前記の態様ないしは実施形態のいずれか１つにかかる基板において、上記誘電体層（１）が細孔（１２）を有している基板が提供される。
本発明の第２の態様の１つの実施形態によれば、前記の態様ないしは実施形態のいずれか１つにかかる基板において、上記細孔が、０.２ｎｍと１５ｎｍとの間の値の直径を有する基板が提供される。
以下の説明及び具体例は、本発明の実施の形態を詳細に示している。当業者であれば、本発明の範囲に包含される本発明の多数の変形例及び修正例が存在することを認識することができるであろう。したがって、実施の形態の説明は、本発明の範囲を限定するものと考えられるべきではない。
本発明は、有機物含有材料を含んでいる誘電体層の表面に層を堆積するための方法を提供する。この方法は、次のステップを含む。
ａ） 上記誘電体層の上記表面を、窒素を含有しているガス状物質に曝露し、これにより上記誘電体層の曝露された表面を改質（変更）する。
ｂ） 上記誘電体層の上記の曝露された表面に、原子層堆積プロセスにより層を堆積する。
本発明は、有機物含有材料でつくられた誘電体層の上のＡＬＤ堆積層の成長を効果的に促進するための方法を提供する。さらに、本発明にかかる方法は、誘電体層の曝露された表面をシール（seal）することを可能にするということが見出された。
上記方法は、半導体プロセスの過程、とくに最終段階（back-end）処理の過程で用いられることができる。誘電体層は、基板の上に存在することができる。基板は、半導体処理で用いられるどのような基板であってもよい。上記基板は、Ｓｉ、ＧａＡｓ、Ｇｅなどの半導体材料のスライス（slice）又は部分的に処理されたもしくは新品（pristine）のウエハ、又はガラススライスなどの絶縁材料、あるいは導電材料であってもよい。上記基板は、パターン化された導電層を含んでいてもよい。とくに、上記基板が部分的に処理されたウエハ又はスライスであるときは、能動素子及び／又は受動素子の少なくとも一部がすでに形成されていてもよく、及び／又は、これらの素子を相互接続している構造の少なくとも一部が形成されていてもよい。
「層（layer）」との語句は、少なくとも１つの分子の厚さを有するあらゆる層を含むものであると理解されるべきである。層の具体例としては、限定されるわけではないが、単一層（monolayer）、単層の積層体５０ｎｍより小さい厚さの膜（film）、あるいは５０ｎｍより大きい厚さの膜があげられる。
誘電体層は、有機物含有材料を含んでいる。本発明で用いられている有機物含有材料との語句は、高分子材料（polymeric material）又はオリゴマー材料（oligomeric material）を意味し、これらは高分子又はオリゴマーのバックボーン（backbone）中に炭素・炭素結合を含み、あるいは有機側鎖基（organic side group）を含んでいる。これらの化合物の具体例としては、ポリアリルエーテル、水素−シルセスキオキサン、メチル−シルセスキオキサン、ポリメチルシロキサン（polymethylsiloxane）、ポリフェニルシロキサン（polyphenylsiloxane）、ポリフッ素化炭化水素、ポリイミド、フッ素化ポリイミド、ベンゾシクロブテンポリマー又は芳香族熱硬化性樹脂があげられる。好ましい具体例は芳香族熱硬化性樹脂であり、とくに好ましいのはＳＩＬＫ（登録商標：ダウ・ケミカル社（Dow Chemical））である。
有機材料は、当業者によって知られているように、有機高分子／オリゴマーの溶液をスピンコーティングし、溶剤を除去することにより得ることができる。高分子材料の場合、そうでなければならないという訳ではないが、有機高分子が交差結合ないしは架橋結合している（cross linked）のが好ましい。交差結合は、十分な時間、高温を維持することにより実現することができ、炉（furnace）内又はホットプレート上で実施することができる。硬化温度は、２００℃と５００℃との間であるのが好ましく、３００℃と４００℃との間であるのがより好ましい。温度処理は、ＡＬＤによって層を堆積するステップの前又は後で実施することができる。
交差結合した有機高分子は、細孔を含んでいるのが好ましく、該細孔は、例えば２００１年５月に発行された「セミコンダクタ・インターナショナル（Semiconductor International）」の第７９〜８５頁にも記載されているように、例えば細孔剤（porogens）又は高沸点の溶媒を用いることにより調製することができる。
細孔の寸法は、２０ｎｍ未満であるのが好ましく、１０ｎｍ未満であるのがより好ましく、５ｎｍ未満であるのが一層好ましく、２ｎｍ未満であるのが最も好ましい。多孔度（porsity）は９０容量％以下であるのが好ましく、７０容量％であるのがより好ましく、５０容量％以下であるのが一層好ましく、４０容量％以下であるのが最も好ましい。
窒素を含有しているガス状物質は、アンモニア（ＮＨ３）、アジ化水素（ＨＮ３）及びＣＨ３Ｎ３などといった上記化合物のアルキル誘導体、ヒドラジン（Ｎ２Ｈ４）及び塩酸ヒドラジン（hydrazine hydrochloride）などといったヒドラジンの塩、ジメチルヒドラジンなどといったヒドラジンのアルキル誘導体、フッ化窒素ＮＦ３、ヒドロキシルアミン（ＮＨ２ＯＨ）及び塩酸ヒドロキシルアミン（hydroxylamine hydrochloride）などといったその塩、メチルアミン、ジエチルミン及びトリエチルアミンなどといった第１級、第２級及び第３級のアミン、ＮＨ２・、ＮＨ・・及びＮ・・・などといった窒素ラジカル（ここで、「・」は結合可能な自由電子を意味する。）、及び、励起状態の窒素（Ｎ２＊）で構成されるグループから好ましく選択される。
上記で実行するステップは、さらに、窒素を含有するプラズマが生成されるような高周波電力を印加する過程を含んでいてもよい。
窒素を含有するプラズマは、ガス状物質にＲＦ電力を印加することにより好ましく生成される。ガス状物質は、好ましく、窒素及び／又はアンモニアを含んでいる。高周波電力は、トップ電力（top power）、より好ましくはトップ電力及びボトム電力（bottom power：バイアス電力とも呼ばれる）が印加されることができるチャンバ内で好ましく印加される。プラズマを生成するのに用いられるトップ電力は、１０Ｗと３０００Ｗとの間であるのが好ましく、１００Ｗと３０００Ｗとの間であるのがより好ましく、１００Ｗと２０００Ｗとの間であるのが最も好ましい。プラズマを生成するのに用いられるボトム電力は、１Ｗと２０００Ｗとの間であるのが好ましく、１０Ｗと１０００Ｗとの間であるのがより好ましく、５０Ｗと８００Ｗとの間であるのが最も好ましい。
プラズマは、好ましく、閉じられたチャンバ（chamber）内で生成される。有機高分子材料のプラズマへの曝露は、好ましく、チャンバ内で実施されるが、このチャンバは、プラズマが生成されるチャンバと同一であっても、異なっていても（遠隔プラズマ）よい。
トップ電力及びボトム電力（バイアスとも呼ばれる）を印加することによりプラズマが生成されるときに、プラズマを生成するためのチャンバ及び有機高分子材料を曝露するためのチャンバは、同一であるのが好ましい。
有機高分子材料を、窒素を含有しているガス状物質に曝露するときの温度は、−５０℃と４００℃との間であるのが好ましく、０℃と２５０℃との間であるのがより好ましく、１０℃と３０℃との間であるのが最も好ましい。
有機物含有材料を、窒素を含有しているガス状物質に曝露するときの圧力は、１ｍＴｏｒｒと１０Ｔｏｒｒとの間であるのが好ましく、３ｍＴｏｒｒと５Ｔｏｒｒとの間であるのがより好ましく、５ｍＴｏｒｒと１Ｔｏｒｒとの間であるのが最も好ましい。
本発明において開示されている上記ガス状物質は、さらに、ガス状混合物が形成されるように、アルゴン、ヘリウム、酸素及び水素で構成されるグループから選択されたものを含む複合物（compound）であってもよい。ガス状混合物中における、例えばＮ２又は例えばＮＨ３などの窒素原子を含有している分子の他の成分に対する重量比は、１％以上であるのが好ましく、５％以上であるのがより好ましく、１０％以上であるのが一層好ましく、４０％以上であるのがさらに好ましく、８０％以上であるのが最も好ましい。
好ましい実施の形態において、ガス状混合物に含まれるＮ２ガス及びＨ２ガスは、体積比で、９９対１と１対９９との間であるのが好ましく、９対１と１対９との間であるのがより好ましく、５対１と１対５との間であるのが最も好ましい。
もう１つの好ましい実施の形態において、ガス状混合物に含まれるＮ２ガス及びＯ２ガスは、体積比で、９９対１と１対９９との間であるのが好ましく、９対１と１対９との間であるのがより好ましく、５対１と１対５との間であるのが最も好ましい。
さらにもう１つの好ましい実施の形態において、ガス状混合物に含まれるＮＨ３ガス及びＯ２ガスは、体積比で、９９対１と１対９９との間であるのが好ましく、９対１と１対９との間であるのがより好ましく、５対１と１対５との間であるのが最も好ましい。
上記誘電体層の表面を曝露する上記ステップは、上記誘電体層の第１の領域１１を生じさせる結果となる。ここで、上記第１の領域は上記誘電体層中と上記誘電体層の第２の領域２２中とに組み入れられた第１の量の窒素を有し、上記第２の領域は上記の曝露された表面を有するとともに上記誘電体層中に組み入れられた第２の量の窒素を有する。上記第２の誘電体層中の窒素の量は、上記第１の誘電体層中の窒素の量よりも多くなっている。
本発明においては、窒素を含有しているグループ（基）は、誘電体層の曝露された表面上に形成されることができる。これらの窒素を含有するグループ（group）はＡＬＤ成長を促進することができる。
本発明によれば、誘電体層の曝露された表面上に、原子層堆積プロセスにより層２３が堆積される。原子層堆積は、熱で又はラジカルで促進されることができる。熱的ＡＬＤのための堆積温度は、２００℃と７００℃との間であるのが好ましく、２５０℃と５００℃との間であるのがより好ましく、２７５℃と３５０℃との間であるのが最も好ましい。ラジカルで促進されたＡＬＤのための堆積温度は、０℃と４００℃との間であるのが好ましく、２０℃と３００℃との間であるのがより好ましく、１００℃と２００℃との間であるのが最も好ましい。
上記の堆積された層２３は、例えば国際公開０１２９２８０Ａ１号パンフレット又は国際公開０１２７３４７号パンフレットにも記載されているように、金属炭化物及び／又は金属窒化物であるのが好ましい。上記金属は、タングステン、チタン、タンタル、ジルコニウム、ハフニウム、バナジウム、ニオブ、クロム及び／又はモリブデンであるのが好ましい。
金属炭化物層又は金属窒化物層は原材料（source material）から生成される。典型的には、適切な金属原材料として、ハロゲン化合物、好ましくはフッ化物、塩化物、臭化物もしくはヨウ化物、又は有機金属化合物、好ましくはアルキルアミノ、シクロペンタジエニル、所望の金属のジチオカルバミン酸塩類もしくはベータジケトネート（betadiketonate）があげられる。炭化物原材料は、好ましく、炭化水素及び／又はアルキルボラン（alkyl borane）から選択されることができる。ここで、アルキルは、典型的には線形（直鎖状）の又は分岐したＣ１〜Ｃ４、ｏ−アルキル、好ましくはＣ１〜Ｃ４のアルキルである。とくに好ましいのはトリエチルボロン（trietyl boron）である。
本発明により提供（開示）される方法は、とくにダマシンプロセスにおける誘電体層中に形成される開口部での金属バリア層の堆積のためのダマシンプロセスに有用である。「誘電体層（dielectric layer）」との語句は、互いに導電材料でつくられた電気的に孤立して用いられる非導電材料でつくられた層又は層の積層体を意味する。原子層堆積により堆積された上記層は、絶縁層中への導電材料の拡散（開口部を充填する）を防止する層又は層の積層体であってもよい。バリア層の特性は開口部を充填している導電材料によって決定される。金属が銅である場合、限定される訳ではないが、バリア層は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＴａｘＳｉｙＮｚ、ＷｘＮｙ、ＷｘＣｙＮｚ、ＳｉＣ、ＳｉＯＣ、水素化された（hydrogenated）ＳｉＣ、水素化されたＳｉＯＣ、及びこれらの組み合わせを含む。
第１の実施の形態においては、基板上に形成された誘電体層中の開口部内に銅のバリア層を堆積する方法が提供される。有機物含有材料を含んでいる誘電体層は、基板の上に堆積される。基板は、好ましくは部分的に処理されたウエハである。絶縁層１は、前もってつくられた金属レベル（metal level）２、コンタクトレベル（contact level）又はトランジスタレベル（transistor level）の上に堆積されることができる。次のステップでは、リソグラフィ（lithography）により、絶縁層がパターン化（パターニング）される。ドライエッチングプロセス時に、デュアルダマシン技術（dual damascene approach）を用いて、誘電体層中に開口部が形成される。エッチングプラズマは、窒素を含有しているガス状物質を含み、これにより開口部がつくられ、誘電体層の曝露された表面が化学的に改質される。これは窒素を含有しているグループ（基）が、曝露された表面上に形成されることを意味する。続いて、化学グループ（化学基）の交換（exchange of chemical groups）に基づいて、原子層堆積技術を用いて、バリア層が堆積される。この基板は、バリア層が堆積されるように、プリカーサと接触させられる。次のステップでは、開口部が充填されることができる。
（実施例）
ＳｉＬＫ（登録商標）の堆積
実施例１
２００mmのシリコンウエハ（ワッカー社）が、１部（1 part）のＮＨ３（アッシュランド３０重量％）と、１部のＨ２Ｏ２（３０重量％）と５部（5 parts）の脱イオン化されたＨ２Ｏとを含む混合物で洗浄された。トリアミノメチルシラン接着プロモータＡＰ４０００が加えられた。ＳｉＬＫ−Ｉ−３６０（ダウ・ケミカル社）がスピンコートされ、ＴＥＬマーク８中において、６０秒間、３２５℃で焼成された。ウエハは、ＳｉＬＫ（登録商標）膜の酸化を防止するために、水平ＡＳＭ炉中において、Ｎ２雰囲気下で、３００℃で３０分間、硬化ないしキュア（cure）された。高分子の交差結合は、この最後のステップで実施される。ウエハは、２００℃でロード／アンロードされ、炉の温度のランプ（ramp）の昇降（up/down）時に、Ｎ２雰囲気下で炉の内部に保持された（新品のＳＩＬＫ（登録商標）とも呼ばれる）。
ＳｉＬＫ（登録商標）の表面プラズマ処理
実施例２．１
実施例１で得られた交差結合高分子膜の処理が、マットソンアスペンＩＩレジストストリップチャンバ内で、１体積部の窒素及び２０体積部の酸素で構成されるガス状物質でもって、２３０℃、０.５ｔｏｒｒで、４秒間行われた（酸素に富む（酸素リッチ）プラズマ又はＩＣＰ処理とも呼ばれる）。９００ワットのＲＦ電力が印加された。
実施例２．２
実施例１で得られた交差結合高分子膜の処理が、ラムＴＣＰ９１００高密度プラズマ装置で、５体積部の窒素及び１体積部の酸素で構成されるガス状物質でもって、２０℃、７ｍｔｏｒｒで、４秒間行われた（窒素に富む（窒素リッチ）プラズマ又はＲＩＰプラズマとも呼ばれる）。１７００ワットのＲＦ電力が印加された。さらに、バイアス（６００ワットのボトム電力）が印加された。
実施例２．３
実施例１で得られた交差結合高分子膜の処理が、ラムＴＣＰ９１００高密度プラズマ装置で、５体積部の窒素及び１体積部の酸素で構成されるガス状物質でもって、２０℃、７ｍｔｏｒｒで、５秒間行われた（窒素に富むプラズマ又はＲＩＰプラズマとも呼ばれる）。１７００ワットのＲＦ電力が印加された。さらに、バイアス（６００ワットのボトム電力）が印加された。
実施例２．４
実施例１で得られた交差結合高分子膜の処理が、ラムＴＣＰ９１００高密度プラズマ装置で、窒素で構成されるガス状物質でもって、２０℃、７ｍｔｏｒｒで、５秒間行われた。１２００ワットのＲＦ電力が印加された。さらに、バイアス（６００ワットのボトム電力）が印加された。
実施例２．５
実施例１で得られた交差結合高分子膜の処理が、ラムＴＣＰ９１００高密度プラズマ装置で、アルゴンで構成されるガス状物質でもって、２０℃、７ｍｔｏｒｒで、５秒間行われた。１２００ワットのＲＦ電力が印加された。さらに、バイアス（６００ワットのボトム電力）が印加された。
実施例２．６
実施例１で得られた交差結合高分子膜の処理が、ラムＴＣＰ９１００高密度プラズマ装置で、アンモニアで構成されるガス状物質でもって、２０℃、７ｍｔｏｒｒで、５秒間行われた。１２００ワットのＲＦ電力が印加された。さらに、バイアス（６００ワットのボトム電力）が印加された。
処理の後（実施例２．１、２．２、２．３、２．４、２．５及び２．６）、サンプルは、ＡＬＤ堆積の前に、数日間クリーンルームの雰囲気中で保持された。
原子層堆積
自動化されたウエハ操作プラットホーム（ポリゴン（登録商標）、ＡＳＭ）と一体化されたパルサ２０００（登録商標）反応器（ＡＳＭ）が、タングステンベースのバリア材料の堆積のために用いられた。これはＡ、Ｂ、Ｃ、Ａ・・・−タイプのパルスシーケンス（pulse sequence）で実施された。ここで個々のＡ、Ｂ及びＣは、それぞれ、プリカーサのトリエチルボラン（（Ｃ２Ｈ５）３Ｂ、シグマアルドリッチ）、６フッ化タングステン（ＷＦ６）及びアンモニア（ＮＨ３、メッサグリースハイム）である。他方、Ａ、Ｂ、Ｃは、ＷＣｘＮｙ（ｘ＝０.７、ｙ＝０.３）を生成する１つの堆積サイクルを表す。プリカーサは、ニードルバルブとソレノイドバルブとを介して、反応器に導入された。ＷＦ６及びＮＨ３は、純粋な化合物として用いられた。他方、（Ｃ２Ｈ５）３Ｂは蒸発させられ、液体プリカーサを、２０℃で窒素キャリアガス流れを伴ったと混合することにより供給された。過剰のプリカーサガスは、各プリカーサパルスの後、２秒間窒素（Ｎ２）を流すことにより除去された。システム中の残留水分は、それぞれＮ２及びＮＨ３に対するガス浄化装置（ミリポア、マイクロリスＧｍｂＨ）を用いることにより、１ｐｐｂのレベル未満に低減された。堆積時における温度は、約３５０℃であり、最大圧力は約２ｈＰａであった。
３つのタイプの基板の各々に対して、すなわちＩＣＰ処理されたＳｉＬＫ（登録商標、実施例２．１）、ＲＩＰ処理されたＳｉＬＫ（登録商標、実施例２．２）及び新品のＳｉＬＫ（登録商標、実施例１）に対して、１〜１２０までの範囲内の堆積サイクルを実施することにより、サンプルが生成された。
偏光測定
分光偏光解析器（ＳＥ）ＳＥＮＴＥＣＨ ＳＥ８０１により、３５０〜８７０ｎｍの範囲内で、バリア膜の光学特性及び厚さが測定された。測定結果は、コーシーモデルに一致した。最も厚い膜に対して一度だけ、ＷＣｘＮｙの屈折率（ｎ）及び減衰係数（ｋ）が決定された。６３２.８ｎｍの波長では、ｎＷＣｘＮｙ＝２.９９であり、ｋＷＣｘＮｙ＝１.５７であった。この後、ＷＣｘＮｙ膜の光学定数（optical constant）が、フィットされるべき変数の数が減るように固定された。同様の手順が、有機高分子ＳｉＬＫ（登録商標）層に実施された。光学定数が固定され、厚さだけが２つのコーシー層によって、近似的にフィットさせられた。
バリアの完全性（integrity）が、偏光解析多孔性分析により検査された。この技術は、通常、多孔性の膜の構造を測定するのに利用される。このような測定の間、真空チャンバは、トルエンの蒸気で満たされた。多孔性の膜によるトルエンの吸着は、その光学特性の変化を引き起こす。このような変化は、現場の偏光解析器によって記録される。もし多孔性の膜がバリアによってシールされていれば、それはトルエンが膜内に入るのを防止し、膜の光学特性には小さな変化が観測される。これは多孔性の膜のバリアのシールが確実であることを示す。
その他の測定
新品のＳｉＬＫ（登録商標）及び処理されたＳｉＬＫ（登録商標）に堆積されたＷＣｘＮｙバリアのシート抵抗（sheet resistance）が、ＫＬＡテンコルＲｓ７５を４点プローブにより測定された。熱酸化のコントロールウエハも、比較のために処理され、測定された。
ＸＰＳ測定は、ファイ（Ｑ１）のクオンタム２０００により、サンプルと分析器との間の角度が４５°であり、５ｎｍの情報深さ（information depth）である状態で実施された。
分析は５ｎｍの深さで行われ、データの定量化は、標準ワーグナー感度係数（standard Wagner sensitivity factor）を用いて行われた。この条件下での定量化の全体誤差は、約１０％であると推定される。１〜１２０サイクルのＡＬＤ（登録商標）バリアのＲＢＳ測定が実施された。
表１は、窒素を含有しているプラズマによる曝露の前及び後における、層の頂部１０ｎｍの元素組成を比較することにより、ＳｉＬＫ（登録商標、ダウケミカル）の具体例についての窒素の増加量を測定した結果を示している。これらの値は、本発明の実施例により得られるサンプルに関するものである。
表１ 有機高分子表面（１０ｎｍ）のＸ線光電子分光分析により決定される元素分析

Figure 2004165634
図２には、異なる基板上でのＡＬＤ成長を比較したものが示されている。この図は、本発明の実施例により得られたサンプルについてのラザフォード後方散乱分光法（ＲＢＳ）により決定される、堆積サイクルに依存するタングステン原子の領域密度を示している。参考のため、二酸化ケイ素基板上での成長にかかるものも示されている。窒素に富む窒素／酸素プラズマ処理されたサンプル（実施例２．２にかかるもの）上での成長は、２次元の成長を示す非常に短い過渡期間で生じている。新品のＳｉＬＫ（登録商標、実施例１にかかるもの）上での成長は、主としてアイランドタイプの３次元成長を示す延長された過渡期間に生じている。酸素に富む窒素／酸素プラズマ処理された高分子の表面（実施例２．１にかかるもの）上での成長もまた、線形のＡＬＤの典型的な挙動に対する高速の遷移状態ないしは過渡状態を示している。
図２における、ＳｉＯ２上での成長にかかるものとの比較は、処理が有機高分子表面でのＡＬＤ成長を非常に効果的に促進するということを示す。新品のＳｉＬＫ（登録商標）にかかるサンプルの傾斜は、プラズマ処理されたものの傾斜よりも大きい。これは、成長の線形部分が１００サイクルでは達成されていないということを示している。成長しているＡＬＤアイランドの３次元形状に起因して、ＡＬＤ時のプリカーサの吸着に役立つ全表面が、まずアイランのド形成時に増加し、この後アイランドの結合時（coalescence）に減少する。したがって、報告された（pronounced）３次元成長を伴った成長曲線は、Ｓ字型となっている（図２中のＳｉＯ２基板参照）。このように、本発明にかかる基板は、有機高分子材料の頂部上に連続したＡＬＤ膜があるのにもかかわらず、非常に薄くすることができるといった明らかな利点を有している。
これは、さらに図５及び図６中にも示されている。これらは、本発明にかかる基板のトルエン蒸気に対する透過性を示している。トルエン蒸気は、膜内の欠陥（imperfection）を透過することができ、光学特性の変化を引き起こす高分子材料によって吸収されることができる。光学特性の変化、すなわち高分子又は高分子−ＡＬＤの膜システムの偏光角のプサイ及びデルタの変化は、閉じられたチャンバ内でトルエン蒸気に曝露されつつ監視される。この種の測定を実施するためのシステムは、例えばスイスのＸＰＥＱＴから商業的に入手することができる。
図５において、吸収又は吸着は、大きい開放円（open circle）によって示され、脱離ないし脱着は小さい充填円（filled circle）で示されている。図５において、グラフａ）は、未処理のサンプル（実施例１にかかるもの）についてのものである。偏光角のプサイ及びデルタは大きく変化し、これはサンプル中へのトルエンの吸着を示している。この変化は、可逆的であり、サンプル中での大きな細孔の存在を示している。図５において、グラフｄ）は、Ｏ２処理されたサンプル（ＩＣＰ、実施例２．１にかかるもの）についてのものである。同様の実験が実施例２．１、２．２、２．３、２．４、２．５及び２．６についても実施され、これらは実施例１に比べて、誘電体層の挙動が改善されていることを示している。
偏光角のプサイ及びデルタの変化は、サンプル中へのトルエンの吸着を示している。この変化は非可逆であり、細孔が小さいことを意味する。図５において、グラフｂ）は、アルゴン、窒素、アンモニア及びＯ２／Ｎ２で処理されたサンプル（実施例２．３、２．４、２．５及び２．６にかかるもの）についてのものである。偏光角のプサイ及びデルタが変化しないのは、トルエンが透過することができないシールされたサンプルであることを示している。図５において、グラフｃ）は、Ｏ２／Ｎ２で処理されたサンプル（ＲＩＰ、実施例２．２及び２．３にかかるもの）についてのものである。偏光角のプサイ及びデルタは、処理が４秒間行われたときには（実施例２．２）やや変化し、サンプル中へのトルエンの吸着を示しているが、処理が５秒間行われたときには（実施例２．３）、それらは変化しない。
図６において、グラフ（ａ）は、未処理のＳｉＬＫ（登録商標、実施例１にかかるもの）の表面の頂部上に１２０サイクルのＡＬＤ膜を備えたサンプルについてのものである。グラフ（ｂ）は、酸素に富む窒素／酸素プラズマ処理されたＳｉＬＫ（登録商標、実施例２．１にかかるもの）に関する２つの曲線（３０及び５０サイクルのＡＬＤ膜）についてのものである。グラフ（ｃ）は、窒素に富む窒素／酸素プラズマ処理されたＳｉＬＫ（登録商標、実施例２．２にかかるもの）に関する２つの曲線（１及び１２サイクルのＡＬＤ膜）を示している。図５と異なるのは、ＡＬＤ膜の完全性に関連づけることができる。これらのグラフから、新品のＳｉＬＫ（登録商標）上に１２０堆積サイクルで形成されたＡＬＤ膜はトルエン蒸気を完全に透過させ、他方その他の条件（実施例２．１及び２．２にかかるもの）で形成されたＡＬＤ膜は良好であると結論を下すことができる。好ましい条件は、酸素に富む窒素／酸素プラズマ処理されたＳｉＬＫ（登録商標、実施例２．１にかかるもの）上に５０堆積サイクルを行うことであり、これはトルエン蒸気に対して実質的に非透過性である。窒素を含むプラズマで処理されたＳｉＬＫ（登録商標、実施例２．２にかかるもの）上に１２堆積サイクルで形成されたＡＬＤ膜もまた、トルエン蒸気に対して実質的に非透過性である。
さらなる利点は、本発明にかかる基板中では、ＡＬＤ膜が均一に形成されるということである。２００ｍｍのシリコンウエハについて、本発明の実施例により得られたサンプルは、シート抵抗によって特徴付けられた。ＫＬＡ ＴＥＮＣＯＲ ＲＳ７５ ４点プローブ（５ｍｍのエッジ排除（edge exclusion）を伴った極性（polar）４９点マップ）でもって、新品のＳｉＬＫ（登録商標）の頂部上の１２０サイクルのＷＣＮ ＡＬＤ膜について測定されたシート抵抗のウエハ内の非均一性（within wafer non uniformity：ＷＩＷＮＵ）は、１シグマ標準偏差で２５％である。窒素に富む窒素／酸素プラズマで処理されたＳｉＬＫ（登録商標）上に同様に堆積された１２０サイクルＷＣＮでは、ＷＩＷＮＵは１シグマ標準偏差で３３％である、本発明にかかる基板を生成する。
図３に示す透過型電子顕微鏡写真は、有機高分子基板（ａ、実施例１にかかるもの）上でのＡＬＤ堆積層中のアイランドの形成を示している。他方、連続したＡＬＤ膜は、窒素に富む窒素／酸素プラズマ処理された膜上で観測される（ｂ、実施例２．２にかかるもの）。さらに、図３によれば、本発明にかかる基板（ｂ）が、有機高分子材料とＳＬＤ膜との間にシャープな界面を有していることがわかる。これとは対照的に、図３にかかるサンプル（ａ）は、高分子層内に暗いドットを示している。これはプリカーサの透過と、これに続く高分子層全体内での材料の堆積とを示している。
図４はまた、本発明にかかる基板の利点も示している。本発明にかかる基板のＲＢＳタングステンピークは、その中心周りにほぼ対称に分布している（ａ）。そして、ＡＬＤ堆積の前に窒素を含むプラズマに曝露されなかった有機高分子基板上のＡＬＤ膜のタングステンピークは、延びた尾部（ｂ）を有している。この非対称性は、有機高分子中へのタングステンの拡散を示している。
有機高分子（１）と、誘電体層（１１）と、層（１１）よりも窒素含有量が多い誘電体層（２２）とを含む基板を示す図である。 ａ）新品のＳＩＬＫ（登録商標：実施例１）、ｂ）酸素に富む窒素／酸素プラズマで処理されたＳＩＬＫ（登録商標：実施例２.１）、及び、ｃ）窒素に富む窒素／酸素プラズマで処理されたＳＩＬＫ（登録商標：実施例２.２）の各基板についての、原子層堆積サイクルの関数としてのタングステン（Ｗ）原子の領域密度を示す図である。 （ａ）及び（ｂ）は、それぞれ頂部にＡＬＤ膜が形成された、ａ）新品のＳＩＬＫ（登録商標：実施例１）、及び、ｂ）窒素を含むプラズマで処理されたＳＩＬＫ（登録商標：実施例２.２）についての、透過型電子顕微鏡検査ＴＥＭの画像を示す図である。 （ａ）及び（ｂ）は、ａ）新品のＳＩＬＫ（登録商標：実施例１）、及び、ｂ）窒素に富む窒素／酸素プラズマで処理されたＳＩＬＫ（登録商標：実施例２.２）の頂部上のＡＬＤ層のラザフォード後方散乱スペクトルのタングステンのピークを示す図である。 ａ）実施例１、ｂ）実施例２.３、２.４、２.５、２.６、ｃ）実施例２.２、２.３、及び、ｄ）実施例２.１についての、ＡＬＤ層が閉じられた室内でトルエン蒸気に曝露されたときに観測された光角プサイ及びデルタを示す図である。 （ａ）、（ｂ）及び（ｃ）は、ＡＬＤ層が閉じられた室内でトルエン蒸気に曝露されたときに観測された光角プサイ及びデルタを示す図であり、ＡＬＤ層は、ａ）新品のＳＩＬＫ（登録商標：実施例１）、ｂ）酸素に富む窒素／酸素プラズマで処理されたＳＩＬＫ（登録商標：実施例２.１）、及び、ｃ）窒素に富む窒素／酸素プラズマで処理されたＳＩＬＫ（登録商標：実施例２.２）の上に堆積されている。
符号の説明
１ 有機高分子、１１ 誘電体層、１２ 細孔、２２ 誘電体層、２３ 堆積層。

Claims (17)

  1. 有機物含有材料を含む誘電体層の表面に層を堆積するための方法であって、
    ａ） 上記誘電体層の上記表面を、窒素を含有しているガス状物質に曝露し、これにより上記誘電体層の少なくとも曝露された表面を改質するステップと、
    ｂ） 上記誘電体層の上記の曝露された表面に原子層堆積プロセスにより層を堆積するステップとを含んでいる方法。
  2. 上記誘電体層の表面を曝露する上記ステップが上記誘電体層の第１の領域を生じさせる結果となり、上記第１の領域が上記誘電体層中と上記誘電体層の第２の領域中とに組み入れられた第１の量の窒素を有し、上記第２の領域が上記の曝露された表面を有するとともに上記誘電体層中に組み入れられた第２の量の窒素を有し、上記誘電体層の上記第２の領域中の窒素の量が上記誘電体層の上記第１の領域中に受け入れられた窒素の量よりも多くなっている、請求項１に記載の方法。
  3. 上記ガス状物質が、さらに、アルゴン、ヘリウム、酸素及び水素で構成されるグループから選択された複合物を含んでいる、請求項１又は２に記載の方法。
  4. 上記表面を、窒素を含有しているガス状物質に曝露するステップが、さらに、窒素を含有しているプラズマが生成されるようにＲＦ電力を印加する過程を含んでいる、請求項１〜３のいずれか１つに記載の方法。
  5. 上記の窒素を含有しているガス状物質が、Ｎ２、アンモニア、アジ化水素、アジ化水素のアルキル誘導体、ヒドラジン、ヒドラジンの塩、ヒドラジンのアルキル誘導体、フッ化窒素、ヒドロキシルアミン、ヒドロキシルアミンの塩、第１級アミン、第２級アミン、第３級アミン、窒素ラジカル及び励起状態の窒素で構成されるグループから選択される、請求項１〜４のいずれか１つに記載の方法。
  6. 上記有機物含有材料が、ポリアリルエーテル、水素−シルセスキオキサン、メチル−シルセスキオキサン、ポリフッ素化炭化水素、ポリイミド、フッ素化ポリイミド、ベンゾシクロブテンポリマー及び芳香族熱硬化性樹脂で構成されるグループから選択される、請求項１〜５のいずれか１つに記載の方法。
  7. ＡＬＤプロセスによって堆積されている上記層が、金属炭化物及び／又は金属窒化物を含む、請求項１〜６のいずれか１つに記載の方法。
  8. 上記金属が、タングステン、チタン及びタンタルで構成されるグループから選択される、請求項１〜７のいずれか１つに記載の方法。
  9. 上記誘電体層が細孔を有している、請求項１〜８のいずれか１つに記載の方法。
  10. 上記細孔が、０.２ｎｍと１５ｎｍとの間の値の直径を有する、請求項１〜９のいずれか１つに記載の方法。
  11. − 有機物含有材料を含み、第１の領域（１１）と第２の領域（２２）とを有している誘電体層であって、上記第１の領域が上記誘電体層中に組み入れられた第１の量の窒素を有し、上記第２の領域が上記誘電体層中に組み入れられた第２の量の窒素を有し、上記第２の領域（２２）中の窒素の量が上記第１の領域中の窒素の量よりも多くなっている誘電体層と、
    − 上記誘電体層の上記第２の領域に接触している、原子層堆積により堆積された層（２３）とを含んでいる基板。
  12. 上記第１の領域及び上記第２の領域が、さらに、組み入れられた複合物を有していて、上記複合物が、アルゴン、ヘリウム、酸素及び水素で構成されるグループから選択されたものである、請求項１１に記載の基板。
  13. 上記有機物含有材料が、ポリアリルエーテル、水素−シルセスキオキサン、メチル−シルセスキオキサン、ポリフッ素化炭化水素、ポリイミド、フッ素化ポリイミド、ベンゾシクロブテンポリマー及び芳香族熱硬化性樹脂で構成されるグループから選択されたものである、請求項１１又は１２に記載の基板。
  14. 上記層（２３）が、金属炭化物及び／又は金属窒化物である、請求項１１〜１３のいずれか１つに記載の基板。
  15. 上記金属が、タングステン、チタン及びタンタルで構成されるグループから選択されたものである、請求項１１〜１４のいずれか１つに記載の基板。
  16. 上記誘電体層（１）が細孔（１２）を有している、請求項１１〜１５のいずれか１つに記載の基板。
  17. 上記細孔が、０.２ｎｍと１５ｎｍとの間の値の直径を有する、請求項１１〜１６のいずれか１つに記載の基板。
JP2003293898A 2002-08-15 2003-08-15 Ａｌｄ表面処理のためのプラズマ処理 Pending JP2004165634A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US40403702P 2002-08-15 2002-08-15

Publications (1)

Publication Number Publication Date
JP2004165634A true JP2004165634A (ja) 2004-06-10

Family

ID=31495994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003293898A Pending JP2004165634A (ja) 2002-08-15 2003-08-15 Ａｌｄ表面処理のためのプラズマ処理

Country Status (3)

Country Link
US (1) US20040071878A1 (ja)
EP (1) EP1394286A1 (ja)
JP (1) JP2004165634A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008509543A (ja) * 2004-07-30 2008-03-27 東京エレクトロン株式会社 多孔質材料を特徴づける方法とシステム
JP4791456B2 (ja) * 2004-06-02 2011-10-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 低ｋ材料上にＴａＮ拡散バリア領域を堆積する方法（低ｋ材料上のＴａＮ拡散バリア領域のＰＥ−ＡＬＤ）
KR20180011746A (ko) * 2016-07-25 2018-02-02 도쿄엘렉트론가부시키가이샤 단층 막 매개된 정밀 막 퇴적
JP2020125223A (ja) * 2019-02-04 2020-08-20 国立大学法人東海国立大学機構 窒化炭素膜の製造方法および窒化炭素被覆体の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804115B2 (en) * 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US6268282B1 (en) * 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7067414B1 (en) * 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) * 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US7419903B2 (en) * 2000-03-07 2008-09-02 Asm International N.V. Thin films
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
US9139906B2 (en) * 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
US7563715B2 (en) 2005-12-05 2009-07-21 Asm International N.V. Method of producing thin films
US7456488B2 (en) * 2002-11-21 2008-11-25 Advanced Technology Materials, Inc. Porogen material
US7108771B2 (en) * 2001-12-13 2006-09-19 Advanced Technology Materials, Inc. Method for removal of impurities in cyclic siloxanes useful as precursors for low dielectric constant thin films
US7423166B2 (en) 2001-12-13 2008-09-09 Advanced Technology Materials, Inc. Stabilized cyclosiloxanes for use as CVD precursors for low-dielectric constant thin films
KR101180497B1 (ko) * 2002-11-29 2012-09-06 안드레아스 야콥 중간층 및 지지층을 갖는 웨이퍼 및 웨이퍼를 처리하기위한 방법 및 장치
KR101423446B1 (ko) * 2003-05-16 2014-07-24 이 아이 듀폰 디 네모아 앤드 캄파니 원자층 증착에 의해 제작된 플라스틱 기판용 배리어 필름
EP1652226A2 (en) * 2003-08-04 2006-05-03 ASM America, Inc. Surface preparation prior to deposition on germanium
US7498242B2 (en) * 2005-02-22 2009-03-03 Asm America, Inc. Plasma pre-treating surfaces for atomic layer deposition
WO2008042981A2 (en) 2006-10-05 2008-04-10 Asm America, Inc. Ald of metal silicate films
KR101741506B1 (ko) * 2010-10-19 2017-05-31 삼성전자 주식회사 금속 박막 형성 방법
KR102486400B1 (ko) * 2014-01-13 2023-01-09 어플라이드 머티어리얼스, 인코포레이티드 공간적인 원자 층 증착에 의한 자기-정렬 이중 패터닝
JP6499001B2 (ja) * 2015-04-20 2019-04-10 東京エレクトロン株式会社 多孔質膜をエッチングする方法
US10283404B2 (en) * 2017-03-30 2019-05-07 Lam Research Corporation Selective deposition of WCN barrier/adhesion layer for interconnect
US11753517B2 (en) 2019-12-12 2023-09-12 Raytheon Company Dispensable polyimide aerogel prepolymer, method of making the same, method of using the same, and substrate comprising patterned polyimide aerogel

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001029891A1 (en) * 1999-10-15 2001-04-26 Asm America, Inc. Conformal lining layers for damascene metallization
JP2001122611A (ja) * 1999-10-22 2001-05-08 Asahi Kasei Corp 多孔性シリカ薄膜
JP2001223267A (ja) * 2000-02-07 2001-08-17 Canon Sales Co Inc 半導体装置の製造方法
JP2001294660A (ja) * 2000-04-17 2001-10-23 Sumitomo Chem Co Ltd ポリエーテル共重合体、その製造方法、多孔質有機膜形成用塗布液および多孔質有機膜の形成方法
JP2002105205A (ja) * 2000-09-29 2002-04-10 Mitsubishi Materials Corp 有機ケイ素化合物からなる多孔質膜及びその製造方法
US20020106846A1 (en) * 2001-02-02 2002-08-08 Applied Materials, Inc. Formation of a tantalum-nitride layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE393967B (sv) * 1974-11-29 1977-05-31 Sateko Oy Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket
US6291343B1 (en) * 1994-11-14 2001-09-18 Applied Materials, Inc. Plasma annealing of substrates to improve adhesion
FI97731C (fi) * 1994-11-28 1997-02-10 Mikrokemia Oy Menetelmä ja laite ohutkalvojen valmistamiseksi
US5965202A (en) * 1996-05-02 1999-10-12 Lucent Technologies, Inc. Hybrid inorganic-organic composite for use as an interlayer dielectric
US5902404A (en) * 1997-03-04 1999-05-11 Applied Materials, Inc. Resonant chamber applicator for remote plasma source
JPH113888A (ja) * 1997-05-28 1999-01-06 Texas Instr Inc <Ti> 集積回路誘電体及び方法
KR100274603B1 (ko) * 1997-10-01 2001-01-15 윤종용 반도체장치의제조방법및그의제조장치
US6263830B1 (en) * 1999-04-12 2001-07-24 Matrix Integrated Systems, Inc. Microwave choke for remote plasma generator
ATE414326T1 (de) * 1999-08-17 2008-11-15 Applied Materials Inc Methode und apparat zur verbesserung der eigenschaften eines niedrig-k si-o-c filmes
US6503330B1 (en) * 1999-12-22 2003-01-07 Genus, Inc. Apparatus and method to achieve continuous interface and ultrathin film during atomic layer deposition
KR100767762B1 (ko) * 2000-01-18 2007-10-17 에이에스엠 저펜 가부시기가이샤 자가 세정을 위한 원격 플라즈마 소스를 구비한 cvd 반도체 공정장치
US6432255B1 (en) * 2000-01-31 2002-08-13 Applied Materials, Inc. Method and apparatus for enhancing chamber cleaning
US20030040171A1 (en) * 2001-08-22 2003-02-27 Weimer Ronald A. Method of composite gate formation
US6605549B2 (en) * 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001029891A1 (en) * 1999-10-15 2001-04-26 Asm America, Inc. Conformal lining layers for damascene metallization
JP2001122611A (ja) * 1999-10-22 2001-05-08 Asahi Kasei Corp 多孔性シリカ薄膜
JP2001223267A (ja) * 2000-02-07 2001-08-17 Canon Sales Co Inc 半導体装置の製造方法
JP2001294660A (ja) * 2000-04-17 2001-10-23 Sumitomo Chem Co Ltd ポリエーテル共重合体、その製造方法、多孔質有機膜形成用塗布液および多孔質有機膜の形成方法
JP2002105205A (ja) * 2000-09-29 2002-04-10 Mitsubishi Materials Corp 有機ケイ素化合物からなる多孔質膜及びその製造方法
US20020106846A1 (en) * 2001-02-02 2002-08-08 Applied Materials, Inc. Formation of a tantalum-nitride layer

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791456B2 (ja) * 2004-06-02 2011-10-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 低ｋ材料上にＴａＮ拡散バリア領域を堆積する方法（低ｋ材料上のＴａＮ拡散バリア領域のＰＥ−ＡＬＤ）
JP2008509543A (ja) * 2004-07-30 2008-03-27 東京エレクトロン株式会社 多孔質材料を特徴づける方法とシステム
KR101092704B1 (ko) 2004-07-30 2011-12-09 도쿄엘렉트론가부시키가이샤 다공성 물질 및 다공성 물질을 특성화하는 방법 및 시스템
JP4838246B2 (ja) * 2004-07-30 2011-12-14 東京エレクトロン株式会社 多孔質材料を特徴づける方法とシステム
KR20180011746A (ko) * 2016-07-25 2018-02-02 도쿄엘렉트론가부시키가이샤 단층 막 매개된 정밀 막 퇴적
KR101991477B1 (ko) * 2016-07-25 2019-06-20 도쿄엘렉트론가부시키가이샤 단층 막 매개된 정밀 막 퇴적
US10340137B2 (en) 2016-07-25 2019-07-02 Tokyo Electron Limited Monolayer film mediated precision film deposition
JP2020125223A (ja) * 2019-02-04 2020-08-20 国立大学法人東海国立大学機構 窒化炭素膜の製造方法および窒化炭素被覆体の製造方法
JP7296093B2 (ja) 2019-02-04 2023-06-22 国立大学法人東海国立大学機構 窒化炭素膜の製造方法および窒化炭素被覆体の製造方法

Also Published As

Publication number Publication date
EP1394286A1 (en) 2004-03-03
US20040071878A1 (en) 2004-04-15

Similar Documents

Publication Publication Date Title
JP2004165634A (ja) Ａｌｄ表面処理のためのプラズマ処理
KR102784023B1 (ko) 소수성 전구체들을 사용한 선택적 퇴적
KR102510701B1 (ko) 기판 상에 몰리브데넘 막을 형성하는 방법
KR102403102B1 (ko) 반도체 처리 장치
TWI844347B (zh) 將薄膜沉積於基板上之反應器
TWI751151B (zh) 複合退火以及選擇性沈積製程
JP6793243B2 (ja) ＭｏＯＣｌ４を使用することによるＣＶＤ Ｍｏ堆積
US10049924B2 (en) Selective formation of metallic films on metallic surfaces
JP5031987B2 (ja) 耐酸化性が良好な次世代ダマシンバリヤ適用のための二層膜
US11024535B2 (en) Method for filling recessed features in semiconductor devices with a low-resistivity metal
TW201726965A (zh) 形成氮碳氧化矽薄膜的方法
TW201100582A (en) Atomic layer deposition processes
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
Jeon et al. Atomic Layer Deposition of Al2 O 3 Thin Films Using Trimethylaluminum and Isopropyl Alcohol
JP6989623B2 (ja) 金属シリサイドの選択的堆積
EP1195801B1 (en) Process for plasma treating an isolation layer with low permittivity
Bystrova et al. Atomic Layer Deposition of W1. 5N Barrier Films for Cu Metallization: Process and Characterization
Goethals et al. Sealed ultra low-k organosilica films with improved electrical, mechanical and chemical properties
KR20220113517A (ko) 낮은 비저항 텅스텐 필름 및 제조 방법
JP3384487B2 (ja) 絶縁膜の形成方法および多層配線
Caccamo et al. Advanced Organic Molecular Doping Applied to Si: Influence of the Processing Conditions on the Electrical Properties
WO2025037567A1 (ja) 基板処理方法
TW202330975A (zh) 含碘碳膜之沈積

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060308

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101116