【０００１】
【発明の属する技術分野】
本発明は、表面実装部品、特にベアチップ等の電子部品を実装するプリント配線板の製造方法に関するものである。
【０００２】
【従来の技術】
最近の情報、通信端末を中心とした電子機器の高機能化と小型、軽量化の要求により、半導体の高集積及び高速化技術が急速に進展している。
【０００３】
そのため、これら小型化、軽量化を達成するためのベアチップ等の電子部品を実装するプリント配線板に対しても高密度配線および高密度実装を可能とし、なおかつ安価なものが求められている。
【０００４】
このような市場の要求に応えるために、従来の銅めっきによるスルーホール接続を基本構成とするプリント配線板に代わって、インタースティシャルバイアホール（以下、ＩＶＨという）により、必要な層間のみ導通接続を図るとともに、部品ランド直下にもＩＶＨを形成し、実装密度を向上することができるビルドアッププリント配線板が開発され、市場に供給されている。
【０００５】
以下従来のビルドアッププリント配線板の製造方法について説明する。
【０００６】
図５、図６は従来のビルドアップのプリント配線板の製造方法を示す工程断面図である。
【０００７】
まず、ガラスエポキシ基材３１と銅はく３２からなる銅張り板を準備し［図５（Ａ）］、ＮＣボール盤で所定の位置に貫通孔３３を形成する［図５（Ｂ）］。そして貫通孔３３を導通化させるため、無電解銅めっき後、電解銅めっきを行い、第１銅めっき層３４を形成する［図５（Ｃ）］。
【０００８】
次にスルーホールとなった貫通孔３３にエポキシ樹脂を主成分とする孔埋め樹脂３５を充填し、基板表面を平坦化した後［図５（Ｄ）］、無電解銅めっきに続いて、電解銅めっきを行い、第２銅めっき層３６を形成する［図５（Ｅ）］。そしてフォトプロセスを用いて銅はく３２、第１銅めっき層３４、第２銅めっき層３６をエッチングして、配線パターン３７を形成する［図５（Ｆ）］。
【０００９】
次に基板の表裏に層間絶縁樹脂層３８を形成後［図５（Ｇ）］、層間絶縁樹脂層３８の表面から配線パターン３７までの層間接続のためのバイアホール３９を形成する［図６（Ｈ）］。なおこのバイアホール３９は層間絶縁樹脂層３８が感光性の場合はフォトプロセスにより形成することができる。また層間絶縁樹脂層３８が非感光性の場合はレーザ加工機によって形成する。
【００１０】
次に層間絶縁樹脂層の表面とバイアホール３９の内部に無電解銅めっき後、電解銅めっきを行い、第１銅めっき層４０を形成したうえで［図６（Ｉ）］、バイアホール３９にエポキシ樹脂を主成分とする孔埋め樹脂４１を充填し、基板表面を平坦化した後［図６（Ｊ）］、無電解銅めっきに続いて、電解銅めっきを行い、第２銅めっき層４２を形成する［図６（Ｋ）］。
【００１１】
そしてフォトプロセスを用いて、第１銅めっき層４０、第２銅めっき層４２をエッチングして、配線パターン４３を形成する［図６（Ｌ）］。
【００１２】
以後、上記の図５（Ｇ）〜図６（Ｌ）に示す工程と同じプロセスを繰り返すことによって、６層および８層のビルドアッププリント配線板を製造することができる。
【００１３】
以上のように、バイアホール内に孔埋め樹脂を充填し、平坦化した後、銅めっきをすることにより、バイアホールの上に部品を実装することができ、またスタックドビアも可能となるため、大幅に高密度化ができる。
【００１４】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１、特許文献２が知られている。
【００１５】
【特許文献１】
特開平１−１４３２９２号公報
【特許文献２】
特開平４−９２４９６号公報
【００１６】
【発明が解決しようとする課題】
ところが、細線化が進みかつ配線パターンの高精度化が求められる背景において、それを実現するために銅はくの厚みを薄くする必要が生じてきた。
【００１７】
従来の製造方法では内層の配線パターンにおいては、図５（Ｅ），（Ｆ）のように銅はく３２、第１銅めっき層３４、第２銅めっき層３６というように３層の銅厚の総和がエッチング代となる。
【００１８】
またビルドアップ層においても、図６（Ｋ），（Ｌ）のように第１銅めっき層４０、第２銅めっき層４２というように２層の銅厚の総和がエッチング代となり、細線化および配線パターンの高精度化が難しいという課題があった。
【００１９】
本発明は上記従来の課題を解決するものであり、バイアホールの上に部品を実装することができ、またスタックドビアも可能になるとともに、細線化および配線パターンの高精度化にも有効なプリント配線板とその製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記目的を達成するために本発明は、第１の銅はくと第２の銅はくの間に薄膜層を備えた３層構造の金属はくを２枚準備する工程と、前記２枚の３層構造の一表層に配線パターンを形成する工程と、貫通孔に導電性ペーストが充填された層間接着用シートを覆数枚準備する工程と、前記層間接着用シートの両面に銅はくを重ね、加熱加圧し両面積層板を形成する工程と、前記両面積層板に配線パターンを形成し２層配線板を形成する工程と、前記２層配線板の上下に前記層間接着用シートを配置し、その外側に配線パターンが形成された面が対向するように前記３層構造の金属はくを重ね合わせる工程と、それを加熱加圧して多層の積層板を形成する工程を備えたプリント配線板の製造方法を用いてプリント配線板を提供することである。
【００２１】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しながら説明する。
【００２２】
図１〜図４は本発明の実施の形態におけるプリント配線板の製造工程図である。
【００２３】
まず、図１（Ｄ）に示す３層からなる金属はく５を２枚準備する。この金属はくの構成は、片側に厚さ１２〜１００μｍの第１の銅はく６と他の側に厚さ５〜１８μｍの第２の銅はく８が、すずめっきからなる厚さ１〜３μｍの導電層である薄膜層７を介した３層構造になったものである。
【００２４】
厚さ１〜３μｍの薄膜である理由は、後工程において薄膜層７を選択的に除去するため薄膜である方が製造工程上効率的であり、また第１の銅はく６と第２の銅はく８との導通を安定させるためである。さらに薄膜層７の存在により第１の銅はく６と第２の銅はく８の配線パターンの形成を分離して行うことが可能となる。
【００２５】
この３層構造の金属はく５のうち、厚さ５〜１８μｍの第２の銅はく８の上にフォトプロセスにより、エッチングレジスト９を形成する［図１（Ｅ）］。
【００２６】
そして銅アンモニウム錯イオンを主成分とするアルカリエッチング液により不要な銅はくを除去して所定の配線パターン１０を形成したうえで、エッチングレジスト９を水酸化ナトリウム等の溶液で剥離する［図１（Ｆ）］。
【００２７】
銅はく８を溶解除去して配線パターン１０を形成するのに、銅アンモニウム錯イオンを主成分とするアルカリエッチング液を用いる理由は、すずめっきなどからなる薄膜層７をストッパーとして、反対面の銅はく６をエッチングしないためである。これにより、過剰なエッチングをしても、配線パターン１０が細るだけで、銅はく６がエッチングされることはない。
【００２８】
したがって薄膜層７は、銅アンモニウム錯イオンを主成分とするアルカリエッチング液に溶解しないものであれば、すずめっき以外にはんだめっき、ニッケルめっきでもよい。
【００２９】
また銅はく６をキャリアとして利用すると、単独では製造工程上、取扱いが困難であった極薄銅はくも容易に取り扱えるので、銅はく８として５μｍの厚みのものを選び、エッチングレジスト９の厚みも７μｍのものを使用すると、サブトラクティブ法でもライン／スペースが２０μｍ／２０μｍのファインパターンが可能となる。
【００３０】
次に図１（Ａ）に示すように、両面にポリエステルなどの離型性フィルム２を備えた多孔質の基材１を準備する。この多孔質基材としては、厚さが３０〜１００μｍのアラミド不織布エポキシ樹脂含浸のＢステージ状態（半硬化）のシートが用いられる。
【００３１】
アラミド不織布は、軽量かつ物理的機械的に強度が高く、さらにレーザ加工に適している。また、Ｂステージ状態のシートを用いることにより層間接着層としての機能を備える。
【００３２】
次に両面に離型性フィルム２を備えた基材１の所定の箇所にレーザ加工機などで直径３０〜１００μｍの貫通孔３を形成［図１（Ｂ）］し、貫通孔３に導電性ペースト４を充填する。これにより配線の高密度化を図ることができる。
【００３３】
充填方法としては、貫通孔３を有するアラミド不織布エポキシ樹脂含浸シート１をスクリーン印刷機などにセットした後、導電性ペースト４を直接、離型性フィルム２の上から印刷する。この離型性フィルム２が印刷マスクの役目を果たし、印刷の位置ズレやにじみを発生させることなく、貫通孔３に導電性ペースト４を確実に充填することができる。
【００３４】
次に基材１の両面から離型性フィルム２を剥離した後［図１（Ｃ）］、先に作製した３層構造の金属はく５と、同様の方法により作製した異なる配線パターン１４が形成された３層構造の金属はく１１を対向させ、その間に導電性ペースト４が充填された層間接着用シートとしての基材１を重ね合わせる［図１（Ｇ）］。
【００３５】
その後、真空熱プレス機で３層構造の金属はく５，１１の両側から加熱加圧することにより、基材１が圧縮されるとともに基材１の内部に配線パターン１０，１４が埋設され、接着され、積層板が形成される［図１（Ｈ）］。
【００３６】
このとき配線パターン１０，１４は、導電性ペースト４が充填されて導通孔となった貫通孔３を介して電気的に接続される。
【００３７】
第２の銅はく８の厚みを５〜１８μｍとして第１の銅はく６の厚みより比較的薄い範囲の側に設定した理由は、基材１に埋設される銅はくによって導通孔が変形し、電気的接続や、寸法上の不具合を生じさせないためである。第２の銅はく８の厚みは、基材１の厚さやその圧縮率に応じて、厚み５〜１８μｍの範囲内で設定することが望ましい。
【００３８】
次に形成された積層板の第１の銅はく６，１２の上にフォトプロセスにより、エッチングレジスト１５を形成する［図１（Ｉ）］。
【００３９】
そして銅アンモニウム錯イオンを主成分とするアルカリエッチング液により不要な銅はくを除去して所定の位置にバンプ１６を形成したうえで、エッチングレジスト１５を水酸化ナトリウム等の溶液で剥離する［図２（Ｊ）］。
【００４０】
第１の銅はく６，１２を溶解除去してバンプ１６を形成するのに、銅アンモニウム錯イオンを主成分とするアルカリエッチング液を用いる理由は、すずめっきなどからなる薄膜層７，１３をストッパーとして、すでに形成済みの配線パターン１０，１４がエッチングされないようにするためである。
【００４１】
これにより、過剰なエッチングをしても、バンプ１６が細るだけで、配線パターン１０，１４がエッチングされて断線、欠損などのダメージを受けることはない。
【００４２】
第１の銅はく６，１２の厚さは、１２〜１００μｍとして第２の銅はく８の厚みより比較的厚い範囲の側に設定したが、これにより層間の導通を意図したバンプ１６としての機能と、プリント配線板としての層間絶縁を図るための最小限の層間距離を図ることができる。
【００４３】
次に薄膜層７，１３がすず、はんだの場合は、硝酸を主成分とするはんだ剥離剤（例えばメック社製メックリムーバーＳ−６ＫＭ）により、バンプ１６をレジストとして薄膜層７，１３を除去する。この際、前記はんだ剥離剤はバンプ１６や配線パターン１０，１４をおかすことなく、薄膜層７，１３のみ選択的に除去するものである。
【００４４】
また、薄膜層７，１３がニッケルの場合は、同じく硝酸を主成分とするニッケル剥離剤（例えばメック社製メックリムーバーＮＨ−１８６２）により、バンプ１６や配線パターン１０，１４をおかすことなく、薄膜層７，１３のみ選択的に除去できる［図２（Ｋ）］。
【００４５】
これにより薄膜層７，１３は、バンプ１６の直下にのみ存在し、バンプ間における電気的絶縁の信頼性を損なうことはない。
【００４６】
次に図２（Ｌ）に示すように、以上のようにしてできた基板の表面に層間絶縁樹脂層１７を形成する。
【００４７】
この層間絶縁樹脂材料としては、熱硬化型のエポキシ系樹脂を使用し、スクリーン印刷機、カーテンコータ、スロットコータなどで塗布した後、熱硬化炉で指触乾燥の状態にしたうえで、基板の裏面側にも同様に層間絶縁樹脂材料を塗布して、熱硬化炉で両面同時に硬化させる。
【００４８】
次に、硬化した層間絶縁樹脂層１７を研磨する。研磨装置としては例えばベルトサンダーやバフ研磨機などを使用し、バンプ１６が表面に露出するまで平滑に研磨する［図２（Ｍ）］。
【００４９】
そして平滑になった層間絶縁樹脂層１７の表面を機械研磨と化学研磨を組み合わせて、微小な凹凸を形成する。
【００５０】
機械研磨としてはバフ研磨装置を使用し、研磨材として、酸化アルミニウムや炭化ケイ素などを使用する。また研磨粒の大きさはメッシュで♯４００〜２５００のものを用いる。また化学研磨としては主に、過マンガン酸処理を行う。
【００５１】
そして、充分粗化された絶縁樹脂層の表面に無電解銅めっきを行った後、電解銅めっき層１８を５〜２５μｍ形成する［図２（Ｎ）］。
【００５２】
最後に、銅めっき層１８をフォトプロセスによりエッチングして、配線パターン１９を形成する［図２（Ｏ）］。
【００５３】
以上は４層プリント配線板の製造方法である。次に６層プリント配線板の場合の製造工程図を図３、図４を参照しながら説明する。
【００５４】
まず図１（Ａ）〜（Ｃ）と同様にして作製した導電性ペースト４を充填済みのアラミド不織布エポキシ樹脂含浸シート１を容易し［図３（Ａ）］、銅はく２２をアラミド不織布エポキシ樹脂含浸シートの両面に重ねて、真空熱プレス機で加熱加圧し、導電性ペースト４を圧縮しながら、銅はく２２とアラミド不織布エポキシ樹脂含浸シート１とを接着し、積層板を形成する［図３（Ｂ）］。
【００５５】
そしてフォトプロセスにより銅はく２２をエッチングして、配線パターン２３を形成し、２層の内層用配線板２０を作製する［図３（Ｃ）］。
【００５６】
次に内層用配線板２０の上下に、導電性ペーストを充填済みの層間接着用シートとしてのアラミド不織布エポキシ樹脂含浸シート２１，２４を配置し、さらにその外側に配線パターン２５，２６を形成済みの３層構造の金属はく５，１１を配線パターン２５と２６が対向するように重ね合わせる［図３（Ｄ）］。
【００５７】
それを加熱加圧することによって、図３（Ｅ）に示すような多層の積層板を形成する。
【００５８】
なお導電性ペースト４を充填済みのアラミド不織布エポキシ樹脂含浸シート２１，２４は図１（Ａ）〜（Ｃ）と同様の方法で作製したものであり、３層構造の金属はく５，１１についても図１（Ｄ）〜（Ｆ）と同様の方法で作製したものである。
【００５９】
以下、図３（Ｅ）〜（Ｆ）と図４（Ｇ）〜（Ｌ）の製造方法は図１（Ｈ）〜（Ｉ）と図２（Ｊ）〜（Ｏ）の製造方法と同様である。
【００６０】
また８層プリント配線板の場合は図３（Ｄ）の２層配線板の代わりに４層配線板を使うことにより作製し、１０層以上の場合も同様にして作製できる。
【００６１】
＜本実施形態の利点＞
このように本発明のプリント配線板の製造方法によれば、従来に比較して次のような効果が得られる。
【００６２】
（１）従来のビルドアッププリント配線板においては、部品実装ランド直下にバイアホールを形成したり、スタックドビアを形成するには、バイアホールに孔埋め樹脂を充填し、複数回銅めっきをしなければならない。このため工程が煩雑になるばかりか、エッチングする銅厚が厚くなるため、細線化および配線パターンの高精度化が困難であった。
【００６３】
本発明では内層をパターン形成するときのエッチング代は銅はくのみであるため、安定したファインパターンが得られる。
【００６４】
（２）従来は１２μｍ未満の薄い銅はくを製造工程内で扱うのは搬送等を含め作業上の困難が生じることが多々あった。
【００６５】
本発明ではバンプ形成のための第１の銅はくそのものがキャリアとして有効な役割を果たしているため、厚さ５μｍ程度の極薄の第２の銅はくを結果的に使用することが可能となる。これによりサブトラクティブ法においても、ライン／スペースが２０μｍ／２０μｍのファインパターンが可能となる。
【００６６】
また外層をパターン形成するときのエッチング代も１回だけの銅めっき層によるものであり、ファインパターン化に有効である。
【００６７】
（３）従来のビルドアッププリント配線板においては、以下の課題があった。すなわち、
▲１▼未貫通のブラインドバイアホールを形成する際、フォトビアでもレーザビアでも内層との接続ランド上に層間絶縁樹脂の残さが残りやすいため、過マンガン酸などで残さを取り除いて充分洗浄する必要がある。
【００６８】
▲２▼さらに層間接続のための銅めっきにおいても、貫通孔のスルーホールに比べて、めっき液の流れが悪くなり、気泡が孔内に滞留して、めっきが析出しなかったり、めっき厚が孔内で不均一になりやすいため、バイアホールの信頼性を低下させている。
【００６９】
▲３▼バイアホールの孔埋め樹脂の充填も未貫通の場合、気泡を巻き込みやすいため、熱衝撃試験などで気泡が破裂してバイアホールが断線に至ることもある。
【００７０】
これらの課題はバイアホールの径が小さくなるほど顕著になるため未貫通のバイアホールの小径化が非常に困難になってきている。
【００７１】
これに対し、本発明では孔をあける必要がなく、また層間導通化のためのバンプの径もフォトプロセスで使用する露光用マスクフィルムやエッチング条件により容易にコントロールでき、バンプ形成に使う銅はくの薄化により、更に小径化しやすくなる。
【００７２】
【発明の効果】
以上のように従来のプリント配線板の製造方法においては、エッチング代が厚くなるため、細線化と配線パターンの高精度化が困難であったが、本発明によれば銅はくをエッチングして形成したバンプによって層間接続がとれるため、バイアホールの導通化のためのめっきが不要となりエッチング代が薄くなる。これにより細線化と配線パターンの高精度化を可能としたプリント配線板が実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるプリント配線板の製造方法を示す工程断面図
【図２】本発明の実施の形態におけるプリント配線板の製造方法を示す工程断面図
【図３】本発明の実施の形態におけるプリント配線板の製造方法を示す工程断面図
【図４】本発明の実施の形態におけるプリント配線板の製造方法を示す工程断面図
【図５】従来のプリント配線板の製造方法を示す工程断面図
【図６】従来のプリント配線板の製造方法を示す工程断面図
【符号の説明】
１，２１，２４ 基材
２ 離型性フィルム
３ 貫通孔
４ 導電性ペースト
５，１１ ３層構造の金属はく
６，１２ 第１の銅はく
７，１３ 薄膜層
８ 第２の銅はく
９，１５ エッチングレジスト
１０，１４，１９ 配線パターン
１６ バンプ
１７ 層間絶縁樹脂層
１８ 銅めっき層
２０ 内層用配線板
２２ 銅はく[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a printed wiring board on which electronic components such as surface mounted components, particularly bare chips, are mounted.
[0002]
[Prior art]
2. Description of the Related Art Recently, with the demand for higher functionality and smaller size and lighter weight of electronic devices mainly for information and communication terminals, high integration and high speed technology of semiconductors are rapidly progressing.
[0003]
Therefore, there is a demand for a printed wiring board on which electronic components such as bare chips are mounted for achieving these reductions in size and weight, as well as enabling high-density wiring and high-density mounting, and at low cost.
[0004]
In order to meet such market demands, interstitial via holes (hereinafter, referred to as IVHs) replace conductive printed wiring boards having a basic configuration of through-hole connection by copper plating, and provide conductive connection only to necessary layers. In addition, a build-up printed wiring board capable of improving the mounting density by forming an IVH immediately below a component land has been developed and supplied to the market.
[0005]
Hereinafter, a conventional method for manufacturing a build-up printed wiring board will be described.
[0006]
5 and 6 are process sectional views showing a conventional method for manufacturing a build-up printed wiring board.
[0007]
First, a copper clad board made of a glass epoxy base material 31 and a copper foil 32 is prepared (FIG. 5A), and a through hole 33 is formed at a predetermined position with an NC drilling machine [FIG. 5B]. Then, in order to make the through-holes 33 conductive, electroless copper plating is performed after electroless copper plating to form a first copper plating layer 34 (FIG. 5C).
[0008]
Next, the through hole 33 which has become a through hole is filled with a filling resin 35 mainly composed of an epoxy resin, and the surface of the substrate is flattened [FIG. 5 (D)]. Copper plating is performed to form a second copper plating layer 36 (FIG. 5E). Then, the copper foil 32, the first copper plating layer 34, and the second copper plating layer 36 are etched using a photo process to form a wiring pattern 37 (FIG. 5F).
[0009]
Next, after an interlayer insulating resin layer 38 is formed on the front and back of the substrate [FIG. 5 (G)], via holes 39 for interlayer connection from the surface of the interlayer insulating resin layer 38 to the wiring pattern 37 are formed [FIG. H)]. The via holes 39 can be formed by a photo process when the interlayer insulating resin layer 38 is photosensitive. When the interlayer insulating resin layer 38 is non-photosensitive, it is formed by a laser processing machine.
[0010]
Next, after electroless copper plating is performed on the surface of the interlayer insulating resin layer and inside the via hole 39, electrolytic copper plating is performed to form a first copper plating layer 40 (FIG. 6 (I)). After filling the hole filling resin 41 mainly composed of epoxy resin and flattening the substrate surface [FIG. 6 (J)], electrolytic copper plating is performed following electroless copper plating to form a second copper plating layer 42. Is formed [FIG. 6 (K)].
[0011]
Then, using a photo process, the first copper plating layer 40 and the second copper plating layer 42 are etched to form a wiring pattern 43 [FIG. 6 (L)].
[0012]
Thereafter, by repeating the same process as the steps shown in FIGS. 5 (G) to 6 (L), a six-layer and eight-layer build-up printed wiring board can be manufactured.
[0013]
As described above, after filling the via hole with the filling resin, flattening, and then copper plating, components can be mounted on the via hole, and stacked vias are also possible. High density can be achieved.
[0014]
As prior art document information related to the invention of this application, for example, Patent Document 1 and Patent Document 2 are known.
[0015]
[Patent Document 1]
JP-A-1-143292 [Patent Document 2]
JP-A-4-92496
[Problems to be solved by the invention]
However, in the background of the progress of thinning and the need for higher precision wiring patterns, it has become necessary to reduce the thickness of copper foil to achieve this.
[0017]
In the conventional manufacturing method, the inner wiring pattern has three copper thicknesses, such as a copper foil 32, a first copper plating layer 34, and a second copper plating layer 36 as shown in FIGS. 5 (E) and 5 (F). Is the etching allowance.
[0018]
Also, in the build-up layer, as shown in FIGS. 6 (K) and 6 (L), the total of the two copper thicknesses such as the first copper plating layer 40 and the second copper plating layer 42 becomes the etching allowance. There is a problem that it is difficult to increase the precision of the wiring pattern.
[0019]
The present invention solves the above-mentioned conventional problems, in which a component can be mounted on a via hole, a stacked via can be provided, and a printed wiring which is effective for thinning and high precision of a wiring pattern can be obtained. It is an object to provide a board and a method for manufacturing the board.
[0020]
[Means for Solving the Problems]
In order to achieve the above object, the present invention comprises a step of preparing two metal foils having a three-layer structure provided with a thin film layer between a first copper foil and a second copper foil; Forming a wiring pattern on one surface layer of the three-layer structure, preparing several sheets of interlayer bonding sheets in which through holes are filled with a conductive paste, and copper foil on both surfaces of the interlayer bonding sheets. Forming a double-sided laminate by heating and pressing, forming a wiring pattern on the double-sided laminate to form a two-layered wiring board, and disposing the interlayer bonding sheet above and below the two-layered wiring board. A printed wiring comprising a step of laminating the three-layer metal foil so that a surface on which a wiring pattern is formed faces the outside thereof, and a step of heating and pressurizing the metal foil to form a multilayer laminate. An object of the present invention is to provide a printed wiring board using a board manufacturing method.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0022]
1 to 4 are manufacturing process diagrams of a printed wiring board according to an embodiment of the present invention.
[0023]
First, two metal foils 5 each having three layers shown in FIG. 1D are prepared. This metal foil is composed of a first copper foil 6 having a thickness of 12 to 100 μm on one side and a second copper foil 8 having a thickness of 5 to 18 μm on the other side. It has a three-layer structure via a thin film layer 7 which is a conductive layer of about 3 μm.
[0024]
The reason for the thin film having a thickness of 1 to 3 μm is that the thin film is more efficient in the manufacturing process because the thin film layer 7 is selectively removed in a later step, and the first copper foil 6 and the second This is for stabilizing conduction with the copper foil 8. Further, the presence of the thin film layer 7 makes it possible to separately form the wiring patterns of the first copper foil 6 and the second copper foil 8.
[0025]
An etching resist 9 is formed by a photo process on the second copper foil 8 having a thickness of 5 to 18 μm among the metal foils 5 having the three-layer structure [FIG. 1 (E)].
[0026]
Unnecessary copper foil is removed with an alkaline etching solution containing copper ammonium complex ions as a main component to form a predetermined wiring pattern 10, and then the etching resist 9 is peeled off with a solution such as sodium hydroxide [FIG. (F)].
[0027]
The reason why the alkaline etching solution containing copper ammonium complex ions as a main component is used to form the wiring pattern 10 by dissolving and removing the copper foil 8 is that the thin film layer 7 made of tin plating or the like is used as a stopper and the opposite surface is used. This is because the copper foil 6 is not etched. Thus, even if excessive etching is performed, only the wiring pattern 10 is thinned, and the copper foil 6 is not etched.
[0028]
Therefore, as long as the thin film layer 7 does not dissolve in an alkaline etching solution containing copper ammonium complex ions as a main component, solder plating or nickel plating other than tin plating may be used.
[0029]
When copper foil 6 is used as a carrier, ultra-thin copper foil, which was difficult to handle alone in the manufacturing process, can be easily handled. Therefore, a copper foil 8 having a thickness of 5 μm was selected. When the thickness is 7 μm, a fine pattern having a line / space of 20 μm / 20 μm can be obtained even by the subtractive method.
[0030]
Next, as shown in FIG. 1A, a porous substrate 1 having a release film 2 such as polyester on both surfaces is prepared. As the porous substrate, a B-stage (semi-cured) sheet impregnated with an aramid nonwoven epoxy resin having a thickness of 30 to 100 μm is used.
[0031]
Aramid nonwoven fabric is lightweight, has high physical and mechanical strength, and is suitable for laser processing. Further, by using the sheet in the B-stage state, a function as an interlayer adhesive layer is provided.
[0032]
Next, a through hole 3 having a diameter of 30 to 100 μm is formed at a predetermined position of the base material 1 provided with the release film 2 on both surfaces by a laser processing machine or the like (FIG. 1B). Fill paste 4. Thereby, the density of the wiring can be increased.
[0033]
As a filling method, after setting the aramid nonwoven fabric epoxy resin impregnated sheet 1 having the through holes 3 in a screen printing machine or the like, the conductive paste 4 is printed directly on the release film 2. The release film 2 functions as a print mask, and the conductive paste 4 can be reliably filled in the through-holes 3 without causing printing displacement or bleeding.
[0034]
Next, after the release film 2 is peeled off from both sides of the substrate 1 (FIG. 1 (C)), the metal foil 5 having the three-layer structure prepared above and the different wiring pattern 14 prepared by the same method are used. The formed metal foils 11 having a three-layer structure are opposed to each other, and a base material 1 as an interlayer bonding sheet filled with a conductive paste 4 is overlapped therebetween (FIG. 1 (G)).
[0035]
Thereafter, the base material 1 is compressed and the wiring patterns 10 and 14 are buried inside the base material 1 by applying heat and pressure from both sides of the metal foils 5 and 11 having a three-layer structure using a vacuum heat press machine. Thus, a laminate is formed [FIG. 1 (H)].
[0036]
At this time, the wiring patterns 10 and 14 are electrically connected via the through holes 3 which are filled with the conductive paste 4 and become conductive holes.
[0037]
The reason why the thickness of the second copper foil 8 is set to 5 to 18 μm and set to a side relatively thinner than the thickness of the first copper foil 6 is that the conductive hole is formed by the copper foil embedded in the base material 1. This is to prevent deformation and electrical connection and dimensional defects. It is desirable that the thickness of the second copper foil 8 be set within a range of 5 to 18 μm in accordance with the thickness of the base material 1 and its compression ratio.
[0038]
Next, an etching resist 15 is formed on the first copper foils 6, 12 of the formed laminate by a photo process [FIG. 1 (I)].
[0039]
Unnecessary copper foil is removed with an alkali etching solution containing copper ammonium complex ions as a main component to form bumps 16 at predetermined positions, and then the etching resist 15 is peeled off with a solution such as sodium hydroxide. 2 (J)].
[0040]
The reason why the alkaline etching solution containing copper ammonium complex ions as a main component is used to form the bumps 16 by dissolving and removing the first copper foils 6 and 12 is that the thin film layers 7 and 13 made of tin plating or the like are used. This is to prevent the already formed wiring patterns 10 and 14 from being etched as a stopper.
[0041]
As a result, even if excessive etching is performed, only the bumps 16 are thinned, and the wiring patterns 10 and 14 are not etched and suffer no damage such as disconnection or loss.
[0042]
The thicknesses of the first copper foils 6 and 12 were set to 12 to 100 μm and were set to be relatively thicker than the thickness of the second copper foil 8. And a minimum interlayer distance for achieving interlayer insulation as a printed wiring board.
[0043]
Next, when the thin film layers 7 and 13 are made of tin and solder, the thin film layers 7 and 13 are removed by using a bump 16 as a resist with a solder stripping agent containing nitric acid as a main component (for example, Mech Remover S-6KM manufactured by MEC Corporation). . At this time, the solder remover selectively removes only the thin film layers 7, 13 without damaging the bumps 16 and the wiring patterns 10, 14.
[0044]
Further, when the thin film layers 7 and 13 are made of nickel, the thin film layers 7 and 13 are also thinned by using a nickel stripper containing nitric acid as a main component (for example, Mech Remover NH-1862 manufactured by Mec Co.) without damaging the bumps 16 and the wiring patterns 10 and 14. Only the layers 7 and 13 can be selectively removed [FIG. 2 (K)].
[0045]
As a result, the thin film layers 7 and 13 exist only immediately below the bumps 16 and do not impair the reliability of electrical insulation between the bumps.
[0046]
Next, as shown in FIG. 2L, an interlayer insulating resin layer 17 is formed on the surface of the substrate formed as described above.
[0047]
As the interlayer insulating resin material, a thermosetting epoxy resin is used, and is applied by a screen printing machine, a curtain coater, a slot coater, and the like. Similarly, an interlayer insulating resin material is applied to the back side, and both sides are simultaneously cured in a thermosetting oven.
[0048]
Next, the cured interlayer insulating resin layer 17 is polished. As a polishing device, for example, a belt sander or a buffing grinder is used, and the polishing is performed smoothly until the bumps 16 are exposed on the surface [FIG. 2 (M)].
[0049]
Then, the surface of the smoothed interlayer insulating resin layer 17 is subjected to a combination of mechanical polishing and chemical polishing to form minute irregularities.
[0050]
A buffing apparatus is used for mechanical polishing, and aluminum oxide, silicon carbide, or the like is used as an abrasive. The size of the abrasive grains is 400 to 2500 mesh. As the chemical polishing, a permanganate treatment is mainly performed.
[0051]
Then, after electroless copper plating is performed on the surface of the insulating resin layer which has been sufficiently roughened, an electrolytic copper plating layer 18 is formed in a thickness of 5 to 25 μm [FIG. 2 (N)].
[0052]
Finally, the copper plating layer 18 is etched by a photo process to form a wiring pattern 19 (FIG. 2 (O)).
[0053]
The above is a method for manufacturing a four-layer printed wiring board. Next, a manufacturing process diagram for a six-layer printed wiring board will be described with reference to FIGS.
[0054]
First, the aramid nonwoven epoxy resin impregnated sheet 1 filled with the conductive paste 4 prepared in the same manner as in FIGS. 1A to 1C is facilitated [FIG. 3A], and the copper foil 22 is converted to the aramid nonwoven epoxy. The copper foil 22 and the aramid nonwoven epoxy resin impregnated sheet 1 are adhered to each other while the conductive paste 4 is compressed while heating and pressurizing with a vacuum hot press on both sides of the resin impregnated sheet to form a laminated board [ FIG. 3 (B)].
[0055]
Then, the copper foil 22 is etched by a photo process to form a wiring pattern 23, and a two-layered wiring board 20 for an inner layer is manufactured (FIG. 3C).
[0056]
Next, aramid nonwoven fabric epoxy resin impregnated sheets 21 and 24 as interlayer bonding sheets filled with a conductive paste are arranged above and below the inner layer wiring board 20, and wiring patterns 25 and 26 are formed outside thereof. The metal foils 5 and 11 having a three-layer structure are overlapped so that the wiring patterns 25 and 26 face each other (FIG. 3D).
[0057]
By heating and pressing it, a multilayer laminate as shown in FIG. 3 (E) is formed.
[0058]
The aramid nonwoven fabric epoxy resin impregnated sheets 21 and 24 filled with the conductive paste 4 were prepared in the same manner as in FIGS. 1A to 1C. Are also manufactured by the same method as in FIGS. 1 (D) to 1 (F).
[0059]
Hereinafter, the manufacturing method of FIGS. 3 (E) to (F) and FIGS. 4 (G) to (L) is the same as the manufacturing method of FIGS. 1 (H) to (I) and FIGS. 2 (J) to (O). is there.
[0060]
In the case of an eight-layer printed wiring board, it can be manufactured by using a four-layer wiring board instead of the two-layer wiring board of FIG.
[0061]
<Advantages of this embodiment>
As described above, according to the method for manufacturing a printed wiring board of the present invention, the following effects can be obtained as compared with the related art.
[0062]
(1) In a conventional build-up printed wiring board, in order to form a via hole immediately below a component mounting land or to form a stacked via, the via hole must be filled with a filling resin and plated with copper a plurality of times. No. This not only complicates the process, but also increases the thickness of the copper to be etched, making it difficult to reduce the thickness of the wiring and increase the precision of the wiring pattern.
[0063]
In the present invention, a stable fine pattern can be obtained because the etching allowance for patterning the inner layer is only copper foil.
[0064]
(2) Conventionally, it has often been difficult to handle a thin copper foil of less than 12 μm in a manufacturing process, including transportation and the like.
[0065]
In the present invention, since the first copper foil itself for forming bumps plays an effective role as a carrier, it is possible to use an extremely thin second copper foil having a thickness of about 5 μm as a result. Become. As a result, even in the subtractive method, a fine pattern having a line / space of 20 μm / 20 μm can be obtained.
[0066]
Also, the etching allowance for patterning the outer layer is due to the copper plating layer only once, which is effective for fine patterning.
[0067]
(3) Conventional build-up printed wiring boards have the following problems. That is,
{Circle around (1)} When forming an unpenetrated blind via hole, the residue of the interlayer insulating resin tends to remain on the connection land with the inner layer in both the photo via and the laser via. Therefore, it is necessary to remove the residue with permanganic acid or the like and sufficiently clean the resin. .
[0068]
{Circle around (2)} Also in copper plating for interlayer connection, the flow of the plating solution is worse than in the through-holes in the through holes, bubbles remain in the holes, plating does not precipitate, and the plating thickness is reduced. Since the holes are likely to be non-uniform, the reliability of the via holes is reduced.
[0069]
{Circle around (3)} When the filling of the via-hole with the filling resin is not penetrated, the bubbles are easily entrained, so that the bubbles may burst in a thermal shock test or the like, and the via-hole may be disconnected.
[0070]
These problems become more remarkable as the diameter of the via hole becomes smaller, so it is very difficult to reduce the diameter of the unpenetrated via hole.
[0071]
On the other hand, in the present invention, it is not necessary to make a hole, and the diameter of the bump for interlayer conduction can be easily controlled by the exposure mask film used in the photo process and the etching conditions. , The diameter can be further reduced.
[0072]
【The invention's effect】
As described above, in the conventional method of manufacturing a printed wiring board, since the etching allowance is increased, it is difficult to reduce the thickness of the wiring and to increase the precision of the wiring pattern. However, according to the present invention, the copper foil is etched. Since the interlayer connection can be established by the formed bumps, plating for making the via holes conductive is unnecessary, and the etching allowance is reduced. This makes it possible to realize a printed wiring board that enables thinning and high-precision wiring patterns.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating a method for manufacturing a printed wiring board according to an embodiment of the present invention; FIG. 2 is a process cross-sectional view illustrating a method for manufacturing a printed wiring board according to an embodiment of the present invention; FIG. 4 is a process cross-sectional view illustrating a method for manufacturing a printed wiring board according to an embodiment of the present invention. FIG. 4 is a process cross-sectional view illustrating a method for manufacturing a printed wiring board according to an embodiment of the present invention. FIG. 6 is a process sectional view showing a conventional method for manufacturing a printed wiring board.
1,2,24 Base material 2 Release film 3 Through hole 4 Conductive paste 5,11 Metal foil with three-layer structure 6,12 First copper foil 7,13 Thin film layer 8 Second copper foil 9, 15 Etching resist 10, 14, 19 Wiring pattern 16 Bump 17 Interlayer insulating resin layer 18 Copper plating layer 20 Inner layer wiring board 22 Copper foil
