[go: up one dir, main page]

JP2004153185A - Substrate processing method - Google Patents

Substrate processing method Download PDF

Info

Publication number
JP2004153185A
JP2004153185A JP2002319064A JP2002319064A JP2004153185A JP 2004153185 A JP2004153185 A JP 2004153185A JP 2002319064 A JP2002319064 A JP 2002319064A JP 2002319064 A JP2002319064 A JP 2002319064A JP 2004153185 A JP2004153185 A JP 2004153185A
Authority
JP
Japan
Prior art keywords
wafer
load lock
substrate
processing
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002319064A
Other languages
Japanese (ja)
Inventor
Teruhisa Machida
輝久 町田
Katsuhiko Hoshino
勝彦 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to JP2002319064A priority Critical patent/JP2004153185A/en
Publication of JP2004153185A publication Critical patent/JP2004153185A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】ダミーウェハを使用する場合であってもロードロックチャンバの開放回数を減らすことのできる処理方法を提供する。
【解決手段】処理方法では、ロードロックチャンバ16a,16b内にセットされるウェハカセット30a,30bに、処理すべき複数の半導体ウェハと共にダミーウェハを収容し、半導体ウェハの処理と共に、ダミーウェハの処理を引き続き行うこととしている。これにより、処理すべき半導体ウェハとダミーウェハの入れ替えが不要となり、ロードロックチャンバの開放回数が減じられる。
【選択図】 図1
Provided is a processing method capable of reducing the number of times a load lock chamber is opened even when a dummy wafer is used.
According to a processing method, dummy wafers are accommodated together with a plurality of semiconductor wafers to be processed in wafer cassettes (30a, 30b) set in load lock chambers (16a, 16b). I'm going to do it. This eliminates the need to replace the semiconductor wafer to be processed and the dummy wafer, thereby reducing the number of times the load lock chamber is opened.
[Selection diagram] Fig. 1

Description

【0001】
【発明の属する技術分野】
本発明は、枚葉式の半導体製造装置等の基板処理装置にて行う基板処理方法に関する。
【0002】
【従来の技術】
枚葉式マルチチャンバ型の半導体製造装置においては、一般に、ロードロックチャンバ内に複数枚の半導体ウェハをロードロックチャンバ内にセットし、その半導体ウェハを1枚ずつ処理チャンバに搬送して処理を施すこととなっている。ロードロックチャンバ内では、半導体ウェハはウェハカセットに収容された状態でセットされる。従来、ウェハカセットは1ロット分の枚数(通常は25枚)の半導体ウェハが収容されるようになっている(特許文献1を参照)。
【0003】
また、ロードロックチャンバに対しては、ファクトリ・インターフェースと称される大気圧で高清浄度のチャンバが接続されている。ファクトリ・インターフェース内にも、1ロット分の枚数(25枚)の半導体ウェハを収容するウェハカセットが複数セットされ、それらのウェハカセットとロードロックチャンバ内のウェハカセットとの間で半導体ウェハの受渡しを1ロット単位で行うようになっている。
【0004】
【特許文献1】
特開2001−127136号公報(図1)
【0005】
【発明が解決しようとする課題】
このような半導体製造装置において、処理チャンバの少なくとも1つがダミーウェハを必要とするものである場合がある。例えば、ポリシリコン膜のプラズマエッチング用の処理チャンバを有する半導体製造装置では、チャンバ内壁面に堆積される炭素成分等を除去すべく、プラズマによるドライクリーニングが行われることがあるが、その場合に、ダミーウェハが用いられる。これは、エッチング用処理チャンバ内で用いられる静電チャックの表面が、ポリイミド等の有機材料からなる誘電体層となっていることが多く、かかる誘電体層はプラズマにより影響を受けるので、この誘電体層をダミーウェハによりカバーして保護するためである。
【0006】
しかしながら、従来においては、ダミーウェハを用いる場合、ロードロックチャンバ内のウェハカセットに収容されている全ての半導体ウェハのエッチング処理が終了した後、ロードロックチャンバを開放し、半導体ウェハを取り出してダミーウェハと交換するという作業が必要であった。そして、ロードロックチャンバ内の圧力を減じ、その後、ダミーウェハを用いてクリーニング、そして必要に応じて別のダミーウェハを用いてシーズニングを行う。この後、エッチングを再開する場合には、ロードロックチャンバを再度開放して、使用済みのダミーウェハから新しい半導体ウェハに交換する必要がある。
【0007】
また、このような処理方法では、ロードロックチャンバの開放回数が多いという問題点もある。すなわち、ロードロックチャンバを開放した後、次の工程のために減圧を行う必要があるが、この減圧には比較的長時間を要するので、半導体製造装置の効率が低いという問題点がある。
【0008】
そこで、本発明の目的は、ダミーウェハを使用する場合における上記問題点を解決することのできる基板処理方法を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明による基板処理方法は、枚葉式半導体製造装置のような枚葉式基板処理装置におけるロードロックチャンバを開放し、処理すべき半導体ウェハ等の被処理基板とダミーウェハ等のダミー基板とを該ロードロックチャンバ内のウェハカセットに収容し、次いで、このロードロックチャンバを閉じて内部を所定の真空度まで減圧した後、基板処理装置にて被処理基板の所定の処理及びダミー基板の所定の処理を行い、被処理基板の所定の処理及び前記ダミー基板の所定の処理が完了した後、ロードロックチャンバ内を開放して、被処理基板をウェハカセットから取り出すことを特徴としている。この被処理基板の取出しと共に、ダミー基板も取り出してもよい。この方法では、被処理基板とダミー基板との入れ替えが不要となり、ロードロックチャンバの減圧に要する時間も節約することが可能となる。
【0010】
なお、被処理基板の所定の処理としては、プラズマエッチングのようながプラズマ処理が考えられ、ダミー基板の所定の処理としてはクリーニング又はシーズニングが考えられる。
【0011】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。
【0012】
図1は、本発明が適用可能な半導体製造装置(基板処理装置)を示している。図示の半導体製造装置10はいわゆる枚葉式のマルチチャンバ型である。すなわち、この半導体製造装置10は、メインフレームモノリス12と称されるベースブロックの周囲に複数の処理チャンバ14a,14b,14c,14d及びロードロックチャンバ16a,16bが接続されたものであり、メインフレームモノリス12内の搬送チャンバ18に設けられた搬送ロボット20を用いて、半導体ウェハ(被処理基板)Wを1枚ずつロードロックチャンバ16a,16bと処理チャンバ14a〜14dとの間で搬送し処理させることができるようになっている。この種の枚葉式マルチチャンバ型半導体製造装置としては、例えば米国のアプライド・マテリアルズ・インコーポレイテッドにより「Centure(登録商標)」、「Producer(登録商標)」、「Endura(登録商標)」等の名で製造・販売されているものが知られている。
【0013】
なお、本実施形態では、理解を容易化するために、処理チャンバ14a〜14dは半導体ウェハW上のポリシリコン膜のプラズマエッチング処理用であるとし、全て同一構成であるものする。ポリシリコン膜のプラズマエッチングでは、所定枚数毎に、プラズマエッチング処理により処理チャンバ14a〜14dの内壁面に付着した堆積物(例えばホトレジストに含まれる炭素成分等の堆積物)をクリーニングする。このクリーニングは、当該処理チャンバ14a〜14d内にクリーニングガスを導入してプラズマを生成することで行われる。また、クリーニング後には、通常、シーズニングが行われる。シーズニングとは、クリーニング後に処理チャンバ14a〜14d内のプロセス条件を安定させるために、ダミーウェハ(ダミー基板)を用いてエッチングを行う処理をいう。
【0014】
各処理チャンバ14a〜14dの内部には、半導体ウェハWが載置されるペディスタル(基板支持体)22が配置されており、ペディスタル22の上面には、半導体ウェハWを静電引力により固定するための静電チャック24が設けられている。静電チャック24は、ポリイミド等の誘電体層と、この誘電体層の下側に配置される電極とから構成されており、半導体ウェハWは誘電体層の上面に載置、固定されることになる。
【0015】
また、図1において、符号26は、半導体ウェハWの向きを揃えるためのオリエンテーションチャンバであり、符号28は、処理後の半導体ウェハWの温度を下げるためのクールダウンチャンバである。
【0016】
ロードロックチャンバ16a,16b内には、複数枚の半導体ウェハWを上下方向に一定の間隔で収容するウェハカセット30a,30bがセットされるようになっている。ウェハカセット30a(30bも同一構成)は、図2に示すように、左右の側板32,34と、その上端間及び下端間を連結する上板36及び下板38とからなり、前後の側面は開口された、いわゆるパススルー型である。左右の側板32,34の対向面にはそれぞれ棚段40が形成されており、ここに半導体ウェハWが置かれるようになっている。本実施形態においては、棚段40の数は29段あり、29枚の半導体ウェハWを収容することが可能である。従来一般には、この段数は、1ロット分、すなわち1ロットが25枚である場合には、25段であるが、本実施形態ではそれよりも多くなっていることに留意されたい。この段数については、以下で更に詳細に説明する。なお、図2では、簡単のため、棚段40は29段よりも少なく描いてある。
【0017】
ウェハカセット30a,30bは、ロードロックチャンバ16a,16b内に設けられているカセットインデクサ42にセットされる。このカセットインデクサ42は、主として、ウェハカセット30a,30bが載置されるカセットステージ44と、これを上下させるためのステッピングモータ46とから構成されており、ステッピングモータ46を制御することで、カセットステージ44上のウェハカセット30a,30bを所望の高さ位置に配置することが可能となっている。これにより、ウェハカセット30a,30bの棚段40に置かれている半導体ウェハWを適宜選択して、搬送ロボット20のウェハ支持ブレード48に移載し、或いはまた、搬送ロボット20によりウェハカセット30a,30bの所望の棚段40に処理済みのウェハWを収容することができる。
【0018】
また、ロードロックチャンバ16a,16bには、ファクトリ・インターフェース50が接続されている。ファクトリ・インターフェース50は、内部が大気圧且つ所定の清浄度に維持される比較的大型のチャンバである。ファクトリ・インターフェース50は、持運び可能なウェハカセット52a,52b,52c,52dを複数個(図示実施形態では4個)、外部からセットすることができるベイエリア54と、このベイエリア54にセットされたウェハカセット52a〜52dとロードロックチャンバ16a,16b内のウェハカセット30a,30bとの間で半導体ウェハWを搬送するための搬送ロボット56が配設された搬送エリア58とを有している。
【0019】
ファクトリ・インターフェース50のベイエリア54に置かれるカセットウェハ52a〜52dには、従来通り、半導体ウェハWがロット単位で収容されるようになっている。すなわち、本実施形態では1ロットが25枚であるので、各ウェハカセット52a〜52dには25枚の半導体ウェハWが収容可能となっている。
【0020】
次に、以上のような構成の半導体製造装置10において、本発明の基板処理方法に従って半導体ウェハW上のポリシリコン膜をプラズマエッチングする場合の手順について説明する。なお、本実施形態では、4つの処理チャンバ14a,〜14dは同一のエッチング処理を実行することとし、各処理チャンバ14a〜14dは6枚の半導体ウェハWに対してエッチングが終了する毎に、ドライクリーニングと、引き続いてシーズニングとが行われることとする。
【0021】
まず、処理すべき半導体ウェハWが25枚収容されたウェハカセット52a〜52cを3つ、ダミーウェハ(特に図示せず)が25枚収容されたウェハカセット52dを1つ用意し、ファクトリ・インターフェース50内のベイエリア54の所定位置にセットする。ウェハカセット52a〜52dのセットが完了したならば、ファクトリ・インターフェース50を外部から遮断する。
【0022】
次いで、2つのロードロックチャンバ16a,16bのファクトリ・インターフェース50側のドア60a,60bを開け、搬送ロボット56を用いて、ベイエリア54の2つのウェハカセット52a,52bからロードロックチャンバ16a,16b内のウェハカセット30a,30bのそれぞれに、半導体ウェハWを25枚ずつ移し替える。更に、ウェハカセット52dから搬送ロボット56によりダミーウェハを取り出して、ロードロックチャンバ16a,16b内のウェハカセット30a,30bのそれぞれに4枚ずつ挿入する。この半導体ウェハW及びダミーウェハの移替えの際、一方のウェハカセット30aには上4段にダミーウェハ、他方のウェハカセット30bには下4段にダミーウェハを収容することが好適である。これは、カセットインデクサ42が通常、ウェハカセット30a,30bの上方から順に半導体ウェハWを取り出すようになっていることを考慮したものであるが、特にこの収容の仕方に限られない。
【0023】
半導体ウェハW及びダミーウェハの移替えが完了したならば、ロードロックチャンバ16a,16bのファクトリ・インターフェース50側のドア60a,60bを閉じ、ロードロックチャンバ16a,16b内を所定の真空度まで減圧する。この後、一方のロードロックチャンバ16aの搬送チャンバ18側のドア62aを開き、搬送チャンバ18内の搬送ロボット20を用いて、ウェハカセット30aから半導体ウェハWを1枚ずつ取り出し、4つの処理チャンバ14a〜14dのそれぞれに搬送し、静電チャック24上に載置、固定する。そして、所定のプロセスに従って各処理チャンバ14a〜14d内にて半導体ウェハWのポリシリコン膜のプラズマエッチングを行う。エッチングが終了した処理チャンバ14a〜14d毎に、そこから処理済みの半導体ウェハWを取り出して、ウェハカセット30aの元の位置に戻す。なお、ロードロックチャンバ16a,16bのドア62a,62bはウェハの出入れの時以外は閉じられる。
【0024】
斯くして各処理チャンバ14a〜14dについての所定枚数(本実施形態では6枚)の半導体ウェハWに対するエッチングが完了したならば、その処理チャンバ14a〜14d内のクリーニングを行う。クリーニングを行う場合、ダミーウェハをウェハカセット30aから取り出して、その処理チャンバ14a〜14d内の静電チャック24上に載置、固定する。そして、当該処理チャンバ14a〜14d内にクリーニングガスを導入してプラズマを生成することで、チャンバ内壁面に付着した炭素成分等の堆積物を除去するのである。除去された堆積物は、真空ポンプ(図示)しないによりチャンバ14a〜14d外に排出される。このクリーニングの際、静電チャック24の表面はポリイミド等の有機材料からなる誘電体層であっても、ダミーウェハの存在によりプラズマから保護され、誘電体層への影響が防止ないしは抑制される。クリーニングが完了したならば、その処理チャンバ14a〜14dからダミーウェハを取り出しウェハカセット30aの元の位置に戻す。
【0025】
このようにして24枚の半導体ウェハWのエッチングが完了し、4枚のダミーウェハを用いてのクリーニングも完了したならば、各処理チャンバ14a〜14dに対してシーズニングを行うべく、もう一方のロードロックチャンバ16bの搬送チャンバ18側のドア62bを開け、その内部のウェハカセット30bからダミーウェハを取り出して、各処理チャンバ14a〜14d内の静電チャック24上に移載する。そして、少なくとも一つの処理チャンバ14aのシーズニングが終了したならば、その処理チャンバ14aでのエッチングが可能となるので、ロードロックチャンバ16a内の残る1枚の半導体ウェハWをそこに移送し、エッチングを行う。
【0026】
こうして一方のロードロックチャンバ16a内の半導体ウェハW及びダミーウェハの全てに対して処理チャンバ14a〜14dにて必要な処理が施されたならば、ロードロックチャンバ16aのファクトリ・インターフェース50側のドア60aを開いて、搬送ロボット56により半導体ウェハW及びダミーウェハをそれぞれウェハカセット52a,52dの元の位置に戻す。そして、ウェハカセット52cから新しい25枚の半導体ウェハWを取り出して、ロードロックチャンバ16a内のウェハカセット30aに移すと共に、新しい4枚のダミーウェハをウェハカセット52dからウェハカセット30aに移す。この後、ロードロックチャンバ16aのドア60aを閉じ、その内部を減圧すれば、いつでも処理が可能となる。
【0027】
残りの3つの処理チャンバ14b〜14dに対するシーズニングも完了したならば、もう1つの処理チャンバ14aと共に、ロードロックチャンバ16b内の半導体ウェハWのエッチング処理を行うことになり、以降、上記作業の繰返しとなる。
【0028】
以上述べたように、ロードロックチャンバ16a,16bのファクトリ・インターフェース50側のドア60a,60bの開放は、1ロット分の半導体ウェハWの処理が完了した直後に行う必要がなく、ダミーウェハを用いてクリーニング又はシーズニングを行った後に行うことができるので、ドア60a,60bの開放回数が減じられる。ドア60a,60bを開放するたびに、ロードロックチャンバ16a,16b内を減圧するプロセスが必要となるので、このドア開放回数の減少は処理時間を増加させ、ひいては半導体製造装置10の効率を向上させることにもなる。
【0029】
なお、上述した実施形態では半導体製造装置10が4つの処理チャンバ14a,14bが全て同一のエッチング用チャンバであったが、例えば、1つの処理チャンバのみがエッチング用で、他のチャンバはCVDやPVD等の他の処理用であってもよい。その場合には、1ロット分の半導体ウェハWを処理する間に必要とされるダミーウェハの枚数が異なるため、上記実施形態の如く、4枚のダミーウェハをウェハカセット30a,30bに入れておく必要はなく、1〜3枚でもよい。また、5枚以上のダミーウェハが必要ならば、ウェハカセット30a,30bにおけるウェハ収容枚数も1ロット分の枚数に、そのダミーウェハ必要枚数を加えた数とすればよい。
【0030】
また、ダミーウェハを必要とする処理チャンバもエッチング用に限られず、ポリシリコンCVD処理チャンバ等、種々考えられ、そのような処理チャンバを有する半導体製造装置に対しても本発明は適用可能である。更に、半導体製造装置に限られず、液晶ディスプレイ用の基板用の基板処理装置においても同様に本発明を適用することができる。
【0031】
【発明の効果】
以上、本発明によれば、ダミー基板を用いる場合でも、被処理基板とダミー基板の2種類の基板をロードロックチャンバ内に配置することができるので、従来のように被処理基板とダミー基板とを入れ替えるという作業が不要となる。
【0032】
この入替え作業が不要となることにより、ロードロックチャンバの開放回数、すなわちロードロックチャンバを減圧する回数が減り、その分だけ被処理基板の処理可能時間が増加する。従って、処理効率が向上することになる。
【図面の簡単な説明】
【図1】本発明が適用可能な半導体製造装置を概略的に示す説明図である。
【図2】図1の半導体製造装置におけるロードロックチャンバ内に配置されるウェハカセットの形態を概略的に示す斜視図である。
【符号の説明】
10…半導体製造装置(基板処理装置)、14a,14b,14c,14d…処理チャンバ、16a,16b…ロードロックチャンバ、18…搬送チャンバ、20…搬送ロボット、24…静電チャック、30a,30b…ウェハカセット、42…カセットインデクサ、50 ファクトリ・インターフェース、52a,52b,52c,52d…ウェハカセット、56…搬送ロボット。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a substrate processing method performed by a substrate processing apparatus such as a single wafer type semiconductor manufacturing apparatus.
[0002]
[Prior art]
In a single-wafer multi-chamber type semiconductor manufacturing apparatus, a plurality of semiconductor wafers are generally set in a load lock chamber in a load lock chamber, and the semiconductor wafers are transferred one by one to a processing chamber to perform processing. It is supposed to be. In the load lock chamber, the semiconductor wafer is set in a state housed in a wafer cassette. Conventionally, a wafer cassette accommodates one lot (usually 25) of semiconductor wafers (see Patent Document 1).
[0003]
The load lock chamber is connected to a high-purity atmospheric pressure chamber called a factory interface. A plurality of wafer cassettes accommodating one lot (25 wafers) of semiconductor wafers are also set in the factory interface, and semiconductor wafers are transferred between the wafer cassettes and the wafer cassettes in the load lock chamber. It is performed in units of one lot.
[0004]
[Patent Document 1]
JP 2001-127136 A (FIG. 1)
[0005]
[Problems to be solved by the invention]
In such a semiconductor manufacturing apparatus, at least one of the processing chambers may require a dummy wafer. For example, in a semiconductor manufacturing apparatus having a processing chamber for plasma etching of a polysilicon film, dry cleaning by plasma may be performed in order to remove carbon components and the like deposited on the inner wall surface of the chamber. A dummy wafer is used. This is because the surface of an electrostatic chuck used in an etching process chamber is often a dielectric layer made of an organic material such as polyimide, and such a dielectric layer is affected by plasma. This is because the body layer is covered and protected by the dummy wafer.
[0006]
However, conventionally, when a dummy wafer is used, the load lock chamber is opened after all the semiconductor wafers contained in the wafer cassette in the load lock chamber have been etched, and the semiconductor wafer is taken out and replaced with the dummy wafer. It was necessary to work. Then, the pressure in the load lock chamber is reduced, and thereafter, cleaning is performed using a dummy wafer, and seasoning is performed using another dummy wafer as necessary. Thereafter, when the etching is restarted, it is necessary to open the load lock chamber again and replace the used dummy wafer with a new semiconductor wafer.
[0007]
Further, in such a processing method, there is also a problem that the load lock chamber is opened many times. That is, after the load lock chamber is opened, it is necessary to reduce the pressure for the next step. However, since the reduction requires a relatively long time, there is a problem that the efficiency of the semiconductor manufacturing apparatus is low.
[0008]
Therefore, an object of the present invention is to provide a substrate processing method that can solve the above-described problem when using a dummy wafer.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a substrate processing method according to the present invention opens a load lock chamber in a single-wafer-type substrate processing apparatus such as a single-wafer-type semiconductor manufacturing apparatus, and processes a substrate to be processed such as a semiconductor wafer to be processed. A dummy substrate such as a dummy wafer is accommodated in a wafer cassette in the load lock chamber, and then the load lock chamber is closed to reduce the inside pressure to a predetermined degree of vacuum. After performing the processing and the predetermined processing of the dummy substrate, and after the predetermined processing of the substrate to be processed and the predetermined processing of the dummy substrate are completed, the inside of the load lock chamber is opened, and the processing of the substrate to be processed is taken out of the wafer cassette. Features. Along with taking out the substrate to be processed, a dummy substrate may be taken out. In this method, it is not necessary to replace the substrate to be processed and the dummy substrate, and it is possible to save the time required for decompression of the load lock chamber.
[0010]
The predetermined processing of the substrate to be processed may be a plasma processing such as plasma etching, and the predetermined processing of the dummy substrate may be cleaning or seasoning.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.
[0012]
FIG. 1 shows a semiconductor manufacturing apparatus (substrate processing apparatus) to which the present invention can be applied. The illustrated semiconductor manufacturing apparatus 10 is a so-called single wafer type multi-chamber type. That is, in the semiconductor manufacturing apparatus 10, a plurality of processing chambers 14a, 14b, 14c, 14d and load lock chambers 16a, 16b are connected around a base block called a main frame monolith 12. Using the transfer robot 20 provided in the transfer chamber 18 in the monolith 12, semiconductor wafers (substrates to be processed) W are transferred one by one between the load lock chambers 16a and 16b and the processing chambers 14a to 14d and processed. You can do it. As such a single-wafer multi-chamber type semiconductor manufacturing apparatus, for example, “Centure (registered trademark)”, “Producer (registered trademark)”, “Endura (registered trademark)” and the like by Applied Materials, Inc. of the United States. What is manufactured and sold under the name is known.
[0013]
In the present embodiment, the processing chambers 14a to 14d are used for plasma etching of the polysilicon film on the semiconductor wafer W, and all have the same configuration, in order to facilitate understanding. In the plasma etching of the polysilicon film, a deposit (for example, a deposit such as a carbon component contained in a photoresist) attached to the inner wall surfaces of the processing chambers 14a to 14d by the plasma etching process is cleaned every predetermined number of sheets. This cleaning is performed by introducing a cleaning gas into the processing chambers 14a to 14d to generate plasma. After the cleaning, seasoning is usually performed. Seasoning refers to a process of performing etching using a dummy wafer (dummy substrate) in order to stabilize process conditions in the processing chambers 14a to 14d after cleaning.
[0014]
A pedestal (substrate support) 22 on which the semiconductor wafer W is placed is disposed inside each of the processing chambers 14a to 14d. On the upper surface of the pedestal 22, the semiconductor wafer W is fixed by electrostatic attraction. Is provided. The electrostatic chuck 24 is composed of a dielectric layer such as polyimide and an electrode disposed below the dielectric layer, and the semiconductor wafer W is placed and fixed on the upper surface of the dielectric layer. become.
[0015]
In FIG. 1, reference numeral 26 denotes an orientation chamber for aligning the direction of the semiconductor wafer W, and reference numeral 28 denotes a cool-down chamber for lowering the temperature of the processed semiconductor wafer W.
[0016]
In the load lock chambers 16a and 16b, wafer cassettes 30a and 30b for accommodating a plurality of semiconductor wafers W at predetermined intervals in the vertical direction are set. As shown in FIG. 2, the wafer cassette 30a (the same configuration as the wafer cassette 30b) includes left and right side plates 32 and 34, and an upper plate 36 and a lower plate 38 connecting between upper and lower ends thereof. It is an open, so-called pass-through type. A shelf 40 is formed on each of the opposing surfaces of the left and right side plates 32 and 34, and the semiconductor wafer W is placed thereon. In the present embodiment, the number of the shelf stages 40 is 29, and it is possible to accommodate 29 semiconductor wafers W. Conventionally, in general, the number of stages is 25 for one lot, that is, when one lot has 25 sheets, but it should be noted that in the present embodiment, the number of stages is larger than that. This number of stages will be described in more detail below. In FIG. 2, the number of shelf steps 40 is less than 29 for simplicity.
[0017]
The wafer cassettes 30a and 30b are set in a cassette indexer 42 provided in the load lock chambers 16a and 16b. The cassette indexer 42 mainly includes a cassette stage 44 on which the wafer cassettes 30a and 30b are placed, and a stepping motor 46 for moving the cassette stage up and down. The cassette stage 44 is controlled by controlling the stepping motor 46. It is possible to arrange the wafer cassettes 30a and 30b on 44 at a desired height position. Thus, the semiconductor wafer W placed on the shelf 40 of the wafer cassettes 30a and 30b is appropriately selected and transferred to the wafer support blade 48 of the transfer robot 20, or the wafer cassettes 30a and 30b are transferred by the transfer robot 20. The processed wafer W can be accommodated in a desired shelf 40b of 30b.
[0018]
A factory interface 50 is connected to the load lock chambers 16a and 16b. The factory interface 50 is a relatively large chamber whose inside is maintained at atmospheric pressure and a predetermined cleanliness. The factory interface 50 has a plurality of (four in the illustrated embodiment) portable wafer cassettes 52a, 52b, 52c, 52d, a bay area 54 in which external setting is possible, and a bay area 54 set in the bay area 54. And a transfer area 58 provided with a transfer robot 56 for transferring semiconductor wafers W between the wafer cassettes 52a to 52d and the wafer cassettes 30a and 30b in the load lock chambers 16a and 16b.
[0019]
The semiconductor wafers W are accommodated in lots in the cassette wafers 52a to 52d placed in the bay area 54 of the factory interface 50 as in the related art. That is, in this embodiment, since one lot is 25 wafers, each wafer cassette 52a to 52d can accommodate 25 semiconductor wafers W.
[0020]
Next, a procedure for plasma etching a polysilicon film on a semiconductor wafer W according to the substrate processing method of the present invention in the semiconductor manufacturing apparatus 10 having the above configuration will be described. In the present embodiment, the four processing chambers 14a to 14d execute the same etching process, and each of the processing chambers 14a to 14d performs a dry process every time the etching of six semiconductor wafers W is completed. Cleaning and subsequent seasoning are performed.
[0021]
First, three wafer cassettes 52a to 52c accommodating 25 semiconductor wafers W to be processed and one wafer cassette 52d accommodating 25 dummy wafers (not particularly shown) are prepared in the factory interface 50. At a predetermined position in the bay area 54. When the setting of the wafer cassettes 52a to 52d is completed, the factory interface 50 is shut off from the outside.
[0022]
Next, the doors 60a, 60b on the factory interface 50 side of the two load lock chambers 16a, 16b are opened, and the transfer robot 56 is used to move the two wafer cassettes 52a, 52b in the bay area 54 into the load lock chambers 16a, 16b. 25 semiconductor wafers W are transferred to each of the wafer cassettes 30a and 30b. Further, the transfer robot 56 takes out the dummy wafers from the wafer cassette 52d and inserts four wafers into each of the wafer cassettes 30a and 30b in the load lock chambers 16a and 16b. When the semiconductor wafer W and the dummy wafer are transferred, it is preferable that one wafer cassette 30a accommodates dummy wafers in the upper four stages and the other wafer cassette 30b accommodates dummy wafers in the lower four stages. This takes into account that the cassette indexer 42 normally takes out the semiconductor wafers W in order from above the wafer cassettes 30a and 30b, but the present invention is not particularly limited to this accommodation method.
[0023]
When the transfer of the semiconductor wafer W and the dummy wafer is completed, the doors 60a, 60b of the load lock chambers 16a, 16b on the factory interface 50 side are closed, and the pressure inside the load lock chambers 16a, 16b is reduced to a predetermined degree of vacuum. Thereafter, the door 62a on the transfer chamber 18 side of the one load lock chamber 16a is opened, and the semiconductor wafers W are taken out one by one from the wafer cassette 30a by using the transfer robot 20 in the transfer chamber 18, and the four processing chambers 14a To 14d, and placed and fixed on the electrostatic chuck 24. Then, plasma etching of the polysilicon film of the semiconductor wafer W is performed in each of the processing chambers 14a to 14d according to a predetermined process. For each of the processing chambers 14a to 14d for which etching has been completed, the processed semiconductor wafer W is taken out therefrom and returned to the original position of the wafer cassette 30a. The doors 62a and 62b of the load lock chambers 16a and 16b are closed except when the wafer is loaded or unloaded.
[0024]
After the etching of a predetermined number (six in this embodiment) of the semiconductor wafers W in each of the processing chambers 14a to 14d is completed, cleaning of the processing chambers 14a to 14d is performed. When performing cleaning, a dummy wafer is taken out of the wafer cassette 30a, and is placed and fixed on the electrostatic chuck 24 in the processing chambers 14a to 14d. Then, by introducing a cleaning gas into the processing chambers 14a to 14d to generate plasma, deposits such as carbon components adhered to the inner wall surfaces of the chambers are removed. The removed deposit is discharged out of the chambers 14a to 14d by a vacuum pump (not shown). At the time of this cleaning, even if the surface of the electrostatic chuck 24 is a dielectric layer made of an organic material such as polyimide, the surface of the electrostatic chuck is protected from plasma by the presence of the dummy wafer, and the influence on the dielectric layer is prevented or suppressed. When the cleaning is completed, the dummy wafer is taken out of the processing chambers 14a to 14d and returned to the original position of the wafer cassette 30a.
[0025]
When the etching of the 24 semiconductor wafers W is completed in this way and the cleaning using the four dummy wafers is also completed, the other load lock is performed to season each of the processing chambers 14a to 14d. The door 62b of the chamber 16b on the side of the transfer chamber 18 is opened, and a dummy wafer is taken out from the wafer cassette 30b therein and transferred onto the electrostatic chuck 24 in each of the processing chambers 14a to 14d. When the seasoning of at least one processing chamber 14a is completed, etching in the processing chamber 14a becomes possible, so that one remaining semiconductor wafer W in the load lock chamber 16a is transferred there, and the etching is performed. Do.
[0026]
When the necessary processing is performed on all of the semiconductor wafers W and the dummy wafers in one load lock chamber 16a in the processing chambers 14a to 14d, the door 60a on the factory interface 50 side of the load lock chamber 16a is closed. After opening, the transfer robot 56 returns the semiconductor wafer W and the dummy wafer to the original positions of the wafer cassettes 52a and 52d, respectively. Then, 25 new semiconductor wafers W are taken out from the wafer cassette 52c and transferred to the wafer cassette 30a in the load lock chamber 16a, and four new dummy wafers are transferred from the wafer cassette 52d to the wafer cassette 30a. Thereafter, the door 60a of the load lock chamber 16a is closed and the inside thereof is depressurized, so that the processing can be performed at any time.
[0027]
When the seasoning for the remaining three processing chambers 14b to 14d is also completed, the etching processing of the semiconductor wafer W in the load lock chamber 16b is performed together with the other processing chamber 14a. Become.
[0028]
As described above, it is not necessary to open the doors 60a and 60b on the factory interface 50 side of the load lock chambers 16a and 16b immediately after the processing of one lot of the semiconductor wafer W is completed, and the dummy lock is performed by using the dummy wafer. Since the cleaning can be performed after the cleaning or the seasoning, the number of times of opening the doors 60a and 60b can be reduced. Each time the doors 60a and 60b are opened, a process of reducing the pressure inside the load lock chambers 16a and 16b is required. Therefore, the reduction in the number of times the doors are opened increases the processing time and thus improves the efficiency of the semiconductor manufacturing apparatus 10. It will be.
[0029]
In the above-described embodiment, in the semiconductor manufacturing apparatus 10, all of the four processing chambers 14a and 14b are the same etching chamber. However, for example, only one processing chamber is used for etching, and the other chamber is used for CVD or PVD. Etc. for other processing. In this case, since the number of dummy wafers required during processing of one lot of semiconductor wafers W is different, it is necessary to store four dummy wafers in the wafer cassettes 30a and 30b as in the above embodiment. Instead, one to three sheets may be used. If five or more dummy wafers are required, the number of wafers accommodated in the wafer cassettes 30a and 30b may be the number obtained by adding the required number of dummy wafers to the number of wafers for one lot.
[0030]
Further, the processing chamber requiring a dummy wafer is not limited to the etching chamber, but may be variously conceived such as a polysilicon CVD processing chamber. The present invention can be applied to a semiconductor manufacturing apparatus having such a processing chamber. Further, the present invention is not limited to a semiconductor manufacturing apparatus, but can be similarly applied to a substrate processing apparatus for a substrate for a liquid crystal display.
[0031]
【The invention's effect】
As described above, according to the present invention, even when a dummy substrate is used, two types of substrates, a substrate to be processed and a dummy substrate, can be arranged in the load lock chamber. There is no need to replace the.
[0032]
Since the replacement work is not required, the number of times the load lock chamber is opened, that is, the number of times the load lock chamber is depressurized is reduced, and the processable time of the substrate to be processed is increased accordingly. Therefore, processing efficiency is improved.
[Brief description of the drawings]
FIG. 1 is an explanatory view schematically showing a semiconductor manufacturing apparatus to which the present invention can be applied.
FIG. 2 is a perspective view schematically showing a form of a wafer cassette disposed in a load lock chamber in the semiconductor manufacturing apparatus of FIG.
[Explanation of symbols]
10 semiconductor manufacturing apparatus (substrate processing apparatus), 14a, 14b, 14c, 14d processing chamber, 16a, 16b load lock chamber, 18 transport chamber, 20 transport robot, 24 electrostatic chuck, 30a, 30b Wafer cassette, 42: cassette indexer, 50 factory interface, 52a, 52b, 52c, 52d: wafer cassette, 56: transfer robot.

Claims (3)

枚葉式の基板処理装置におけるロードロックチャンバを開放し、処理すべき被処理基板とダミー基板とを該ロードロックチャンバ内のウェハカセットに収容し、
前記ロードロックチャンバを閉じて内部を所定の真空度まで減圧した後、前記基板処理装置にて前記被処理基板の所定の処理及び前記ダミー基板の所定の処理を行い、
前記被処理基板の所定の処理及び前記ダミー基板の所定の処理が完了した後、前記ロードロックチャンバ内を開放して、前記被処理基板を前記ウェハカセットから取り出す、
ことを特徴とする基板処理方法。
The load lock chamber in the single-wafer type substrate processing apparatus is opened, and the substrate to be processed and the dummy substrate are accommodated in a wafer cassette in the load lock chamber,
After closing the load lock chamber and depressurizing the inside to a predetermined degree of vacuum, the substrate processing apparatus performs predetermined processing of the target substrate and predetermined processing of the dummy substrate,
After the predetermined processing of the substrate to be processed and the predetermined processing of the dummy substrate are completed, the inside of the load lock chamber is opened, and the substrate to be processed is taken out of the wafer cassette.
A substrate processing method characterized by the above-mentioned.
前記被処理基板の所定の処理がプラズマ処理であることを特徴とする請求項1に記載の基板処理方法。The substrate processing method according to claim 1, wherein the predetermined processing of the substrate to be processed is a plasma processing. 前記ダミー基板の所定の処理がクリーニング又はシーズニングであることを特徴とする請求項1又は2に記載の基板処理方法。3. The substrate processing method according to claim 1, wherein the predetermined processing of the dummy substrate is cleaning or seasoning.
JP2002319064A 2002-10-31 2002-10-31 Substrate processing method Pending JP2004153185A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002319064A JP2004153185A (en) 2002-10-31 2002-10-31 Substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002319064A JP2004153185A (en) 2002-10-31 2002-10-31 Substrate processing method

Publications (1)

Publication Number Publication Date
JP2004153185A true JP2004153185A (en) 2004-05-27

Family

ID=32462006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002319064A Pending JP2004153185A (en) 2002-10-31 2002-10-31 Substrate processing method

Country Status (1)

Country Link
JP (1) JP2004153185A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008027937A (en) * 2006-07-18 2008-02-07 Hitachi High-Technologies Corp Vacuum processing equipment
JP2008091909A (en) * 2006-09-28 2008-04-17 Hynix Semiconductor Inc Method of forming contact plug of semiconductor element
JP2010123733A (en) * 2008-11-19 2010-06-03 Tokyo Electron Ltd Substrate processing apparatus and processing method thereof, and storage medium
JP2010263017A (en) * 2009-04-30 2010-11-18 Tokyo Electron Ltd Lot processing start determination method and control device
JP2018010921A (en) * 2016-07-12 2018-01-18 東京エレクトロン株式会社 Bonding system
US10236199B2 (en) 2010-12-28 2019-03-19 Canon Anelva Corporation Substrate processing method and substrate processing apparatus
JP6892176B1 (en) * 2020-11-19 2021-06-23 不二越機械工業株式会社 Work cleaning device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008027937A (en) * 2006-07-18 2008-02-07 Hitachi High-Technologies Corp Vacuum processing equipment
JP2008091909A (en) * 2006-09-28 2008-04-17 Hynix Semiconductor Inc Method of forming contact plug of semiconductor element
JP2010123733A (en) * 2008-11-19 2010-06-03 Tokyo Electron Ltd Substrate processing apparatus and processing method thereof, and storage medium
JP2010263017A (en) * 2009-04-30 2010-11-18 Tokyo Electron Ltd Lot processing start determination method and control device
US10236199B2 (en) 2010-12-28 2019-03-19 Canon Anelva Corporation Substrate processing method and substrate processing apparatus
JP2018010921A (en) * 2016-07-12 2018-01-18 東京エレクトロン株式会社 Bonding system
CN107611060A (en) * 2016-07-12 2018-01-19 东京毅力科创株式会社 Mating system
KR20180007314A (en) * 2016-07-12 2018-01-22 도쿄엘렉트론가부시키가이샤 Bonding system
KR102397185B1 (en) * 2016-07-12 2022-05-12 도쿄엘렉트론가부시키가이샤 Bonding system
CN107611060B (en) * 2016-07-12 2023-04-11 东京毅力科创株式会社 Joining system
JP6892176B1 (en) * 2020-11-19 2021-06-23 不二越機械工業株式会社 Work cleaning device

Similar Documents

Publication Publication Date Title
JP4668286B2 (en) Processing equipment
CN101542713B (en) Substrate processing apparatus, substrate processing method
TW201709392A (en) Substrate processing apparatus and methods of loading and unloading substrates
US20070065581A1 (en) Substrate processing system and method
KR102267964B1 (en) Dodecagonal transfer chamber and processing system having same
US11538706B2 (en) System and method for aligning a mask with a substrate
JP2004119635A (en) Method of transferring processing object
KR100885834B1 (en) Formation of Titanium Nitride Film
JP3909608B2 (en) Vacuum processing equipment
JP4916140B2 (en) Vacuum processing system
KR20040045361A (en) Atmospheric robot handling equipment
US20230133714A1 (en) Apparatus for treating substrate and method for treating substrate
US20060251499A1 (en) Linear substrate delivery system with intermediate carousel
JP2004153185A (en) Substrate processing method
US20220051921A1 (en) Method for mask and substrate alignment
JP2004200219A (en) Treatment equipment and treatment method
JP3824835B2 (en) Method of operating dummy substrate in semiconductor manufacturing equipment
JP2003115518A (en) Substrate processing equipment
JP2004304116A (en) Substrate processing equipment
US11637004B2 (en) Alignment module with a cleaning chamber
JP2008034858A (en) Processing apparatus
JPH09270450A (en) Vacuum processing device
JP2003174072A (en) System and method for transferring substrate
JP7483118B1 (en) Substrate Processing Equipment
JP2004011005A (en) Treatment apparatus treatment method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A601 Written request for extension of time

Effective date: 20071017

Free format text: JAPANESE INTERMEDIATE CODE: A601

A602 Written permission of extension of time

Effective date: 20071022

Free format text: JAPANESE INTERMEDIATE CODE: A602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071119

A602 Written permission of extension of time

Effective date: 20071122

Free format text: JAPANESE INTERMEDIATE CODE: A602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080226