JP2004147296A

JP2004147296A - Charge detection circuit, and circuit constant design method thereof

Info

Publication number: JP2004147296A
Application number: JP2003208891A
Authority: JP
Inventors: Hisao Okada; 岡田　久夫; ▲高▼橋　昌之; Masayuki Takahashi; Kazuhiro Uehara; 上原　和弘; Hiroaki Ogawa; 小川　広明
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-08-27
Filing date: 2003-08-26
Publication date: 2004-05-20
Anticipated expiration: 2023-08-26
Also published as: JP4216141B2

Abstract

<P>PROBLEM TO BE SOLVED: To realize a charge detection circuit capable of surely reducing noise of the entire charge detection circuit. <P>SOLUTION: The charge detection circuit is equipped with a charge detection amplifier 42 and a primary low-pass filter circuit 43 which is provided on the post-stage of the charge detection amplifier 42 and composed of a resistor R43 and a capacitor C43. When electrostatic capacitance and resistance values of a data line connected to an inverted input terminal of an operational amplifier A42 of the charge detection amplifier 42 are defined as Cdata[F] and Rdata[Ω] respectively, an input conversion noise voltage of the operational amplifier A42 in a high frequency area is defined as vn[V/√Hz], (k) is defined as a Boltzmann's constant [J/K] and T is defined as an absolute temperature [K], a resistance value R of the said resistor is set to be R≤(1/(16×k×T))×(1+Cdata/Cf)<SP>2</SP>×vn<SP>2</SP>+(1/4)×(Cdata/Cf)<SP>2</SP>×Rdata. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、高精度に信号電荷を検出可能な電荷検出回路、および、その回路定数の設計方法に関するものである。
【０００２】
【従来の技術】
例えば、特開２００１−２８５７２４公報（公開日：２００１年１０月１２日）に開示されているように、従来から、Ｘ線センサから読み出された信号電荷量を検出するため、電荷検出回路が使われている。当該電荷検出回路では、図１４に示すように、入力された信号電荷が電荷検出増幅器１０２によって電圧に変換され、さらに、増幅回路１０４によって、当該電圧が増幅される。また、相関２重サンプリング（ＣＤＳ：Ｃｏｒｅｌｌａｔｅｄ　Ｄｏｕｂｌｅ　Ｓａｍｐｌｉｎｇ）動作を行うＣＤＳ回路１０５によって、増幅回路１０４の出力信号から低周波雑音が低減され、ＡＤＣ（　Ａｎａｌｏｇ　ｔｏ　Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｅｒ）１０６によって、デジタル値に変換される。
【０００３】
さらに、雑音の低減が強く要求される電荷検出回路では、上記電荷検出増幅器１０２と増幅回路１０４との間に、低域濾波回路（ＬＰＦ）１０３が設けられており、電荷検出増幅器１０２を構成する演算増幅器自身が発生する熱雑音などによって、電荷検出増幅器１０２の出力信号に混入する高周波雑音を除去している。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、低域濾波回路を構成する抵抗が信号の伝送路に介在するため、当該抵抗自身による熱雑音によって、電荷検出回路総体の雑音が増大する可能性があるという問題を生じる。
【０００５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電荷検出回路総体の雑音を確実に低減可能な電荷検出回路、および、その回路定数の設計方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明に係る電荷検出回路は、上記課題を解決するために、反転入力端子がデータ線に接続された演算増幅器、該演算増幅器の反転入力端子および出力端子の間に設けられた帰還コンデンサ、並びに、該帰還コンデンサに並列に設けられたスイッチを有する電荷検出増幅器と、当該電荷検出増幅器の後段に設けられ、抵抗およびコンデンサからなる一次の低域濾波回路とを備え、上記データ線から入力される電荷を検出する電荷検出回路において、上記データ線の静電容量をＣｄａｔａ〔Ｆ〕、上記帰還コンデンサの静電容量をＣｆ〔Ｆ〕、上記演算増幅器の高周波領域での入力換算雑音電圧をｖｎ〔Ｖ／√Ｈｚ〕、ｋをボルツマン定数〔Ｊ／Ｋ〕、Ｔを絶対温度〔Ｋ〕とするとき、上記抵抗の抵抗値Ｒが、Ｒ　≦　（１／（１６・ｋ・Ｔ））×（１＋Ｃｄａｔａ／Ｃｆ）^２×ｖｎ^２を満たしていることを特徴としている。
【０００７】
上記構成では、低域濾波回路を構成する抵抗の抵抗値が上記のように設定されているので、低域濾波回路を構成するために、信号の伝送路に抵抗が挿入された結果、当該抵抗による熱雑音が発生するにも拘わらず、当該熱雑音の大きさは、電荷検出増幅器の内在雑音に起因する雑音と比較して、十分小さい値に抑制できる。一方、低域濾波回路によって、電荷検出増幅器の演算増幅器が発生する熱雑音などに起因する高周波雑音を抑制できる。これらの結果、電荷検出回路の回路総体としての雑音を大きく削減できる。
【０００８】
また、本発明に係る電荷検出回路は、上記課題を解決するために、反転入力端子がデータ線に接続された演算増幅器、該演算増幅器の反転入力端子および出力端子の間に設けられた帰還コンデンサ、並びに、該帰還コンデンサに並列に設けられたスイッチを有する電荷検出増幅器と、当該電荷検出増幅器の後段に設けられ、抵抗およびコンデンサからなる一次の低域濾波回路とを備え、上記データ線から入力される電荷を検出する電荷検出回路において、上記データ線の抵抗値をＲｄａｔａ〔Ω〕、データ線の静電容量をＣｄａｔａ〔Ｆ〕、上記帰還コンデンサの静電容量をＣｆ〔Ｆ〕、上記演算増幅器の高周波領域での入力換算雑音電圧をｖｎ〔Ｖ／√Ｈｚ〕、Ｔを絶対温度〔Ｋ〕とするとき、上記抵抗の抵抗値Ｒが、　Ｒ　≦　（１／４）×（Ｃｄａｔａ／Ｃｆ）^２×Ｒｄａｔａを満たしていることを特徴としている。
【０００９】
上記構成では、低域濾波回路を構成する抵抗の抵抗値が上記のように設定されているので、低域濾波回路を構成するために、信号の伝送路に抵抗が挿入された結果、当該抵抗による熱雑音が発生するにも拘わらず、当該熱雑音の大きさは、データ線の抵抗による熱雑音と比較して、十分小さい値に抑制できる。一方、低域濾波回路によって、電荷検出増幅器の演算増幅器が発生する熱雑音などに起因する高周波雑音を抑制できる。これらの結果、電荷検出回路の回路総体としての雑音を大きく削減できる。
【００１０】
また、本発明に係る電荷検出回路は、上記課題を解決するために、反転入力端子がデータ線に接続された演算増幅器、該演算増幅器の反転入力端子および出力端子の間に設けられた帰還コンデンサ、並びに、該帰還コンデンサに並列に設けられたスイッチを有する電荷検出増幅器と、当該電荷検出増幅器の後段に設けられ、抵抗およびコンデンサからなる一次の低域濾波回路とを備え、上記データ線から入力される電荷を検出する電荷検出回路において、上記データ線の抵抗値をＲｄａｔａ〔Ω〕、データ線の静電容量をＣｄａｔａ〔Ｆ〕、上記帰還コンデンサの静電容量をＣｆ〔Ｆ〕、上記演算増幅器の高周波領域での入力換算雑音電圧をｖｎ〔Ｖ／√Ｈｚ〕、ｋをボルツマン定数〔Ｊ／Ｋ〕、Ｔを絶対温度〔Ｋ〕とするとき、上記抵抗の抵抗値Ｒが、Ｒ　≦　（１／（１６・ｋ・Ｔ））×（１＋Ｃｄａｔａ／Ｃｆ）^２×ｖｎ^２＋（１／４）×（Ｃｄａｔａ／Ｃｆ）^２×Ｒｄａｔａを満たしていることを特徴としている。
【００１１】
上記構成では、低域濾波回路を構成する抵抗の抵抗値が上記のように設定されているので、低域濾波回路を構成するために、信号の伝送路に抵抗が挿入された結果、当該抵抗による熱雑音が発生するにも拘わらず、当該熱雑音の大きさは、電荷検出増幅器の内在雑音に起因する雑音とデータ線の抵抗による熱雑音との和と比較して、十分小さい値に抑制できる。一方、低域濾波回路によって、電荷検出増幅器の演算増幅器が発生する熱雑音などに起因する高周波雑音を抑制できる。これらの結果、電荷検出回路の回路総体としての雑音を大きく削減できる。
【００１２】
さらに、上記構成に加えて、上記抵抗値Ｒｄａｔａは、集中定数とした場合の上記データ線の抵抗値をＲｓｄａｔａ〔Ω〕とするとき、Ｒｄａｔａ＝０．６５×Ｒｓｄａｔａであってもよい。
【００１３】
当該構成では、集中定数とした場合の抵抗値Ｒｓｄａｔａに０．６５をかけた値をデータ線の抵抗値Ｒｄａｔａとして、低域濾波回路の抵抗値を算出するので、データ線の抵抗値を分布定数として取り扱う方が適切な周波数領域でも、回路総体としての雑音を大きく抑制された電荷検出回路を実現できる。
【００１４】
また、上記各構成に加えて、上記低域濾波回路の後段に配されたコンデンサ帰還の反転増幅器を備え、当該反転増幅器の入力コンデンサが上記低域濾波回路のコンデンサとして兼用されていてもよい。
【００１５】
当該構成では、低域濾波回路のコンデンサとして、反転増幅器の入力コンデンサが用いられているので、反転増幅器に抵抗を追加するだけで、低域濾波回路を構成でき、増幅器を有する電荷検出回路の回路構成を簡略化できる。
【００１６】
一方、本発明に係る電荷検出回路の回路定数設計方法は、反転入力端子がデータ線に接続された演算増幅器、該演算増幅器の反転入力端子および出力端子の間に設けられた帰還コンデンサ、並びに、該帰還コンデンサに並列に設けられたスイッチを有する電荷検出増幅器と、当該電荷検出増幅器の後段に設けられ、抵抗およびコンデンサからなる一次の低域濾波回路と、低域濾波回路の後段に配され、入力コンデンサが上記低域濾波回路のコンデンサと兼用されているコンデンサ帰還の反転増幅器とを備え、上記データ線から入力される電荷を検出する電荷検出回路の回路定数設計方法であって、上記課題を解決するために、上記データ線の静電容量をＣｄａｔａ〔Ｆ〕、上記帰還コンデンサの静電容量をＣｆ〔Ｆ〕、上記演算増幅器の高周波領域での入力換算雑音電圧をｖｎ〔Ｖ／√Ｈｚ〕、ｋをボルツマン定数〔Ｊ／Ｋ〕、Ｔを絶対温度〔Ｋ〕とするとき、上記抵抗の抵抗値Ｒが、　Ｒ　≦　（１／（１６・ｋ・Ｔ））×（１＋Ｃｄａｔａ／Ｃｆ）^２×ｖｎ^２を満たすように、当該抵抗値Ｒを設定する工程と、上記抵抗値と、上記低域濾波回路のコンデンサの静電容量値との組み合わせによって、上記低域濾波回路を通過する信号の帯域を予め定められた範囲に制限できるように、上記コンデンサの静電容量値を設定する工程と、上記設定された静電容量値と、上記反転増幅器の帰還コンデンサの静電容量値との組み合わせによって、当該反転増幅器の倍率が予め定める値になるように、上記反転増幅器の帰還コンデンサの静電容量値を設定する工程とを含んでいることを特徴としている。
【００１７】
また、本発明に係る電荷検出回路の回路定数設計方法は、反転入力端子がデータ線に接続された演算増幅器、該演算増幅器の反転入力端子および出力端子の間に設けられた帰還コンデンサ、並びに、該帰還コンデンサに並列に設けられたスイッチを有する電荷検出増幅器と、当該電荷検出増幅器の後段に設けられ、抵抗およびコンデンサからなる一次の低域濾波回路と、低域濾波回路の後段に配され、入力コンデンサが上記低域濾波回路のコンデンサと兼用されているコンデンサ帰還の反転増幅器とを備え、上記データ線から入力される電荷を検出する電荷検出回路の回路定数設計方法であって、上記課題を解決するために、上記データ線の抵抗値をＲｄａｔａ〔Ω〕、データ線の静電容量をＣｄａｔａ〔Ｆ〕、上記帰還コンデンサの静電容量をＣｆ〔Ｆ〕、上記演算増幅器の高周波領域での入力換算雑音電圧をｖｎ〔Ｖ／√Ｈｚ〕、Ｔを絶対温度〔Ｋ〕とするとき、上記抵抗の抵抗値Ｒが、　Ｒ　≦　（１／４）×（Ｃｄａｔａ／Ｃｆ）^２×Ｒｄａｔａを満たすように、当該抵抗値Ｒを設計する工程と、上記抵抗値と、上記低域濾波回路のコンデンサの静電容量値との組み合わせによって、上記低域濾波回路を通過する信号の帯域を予め定められた範囲に制限できるように、上記コンデンサの静電容量値を設定する工程と、上記設定された静電容量値と、上記反転増幅器の帰還コンデンサの静電容量値との組み合わせによって、当該反転増幅器の倍率が予め定める値になるように、上記反転増幅器の帰還コンデンサの静電容量値を設定する工程とを含んでいることを特徴としている。
【００１８】
さらに、本発明に係る電荷検出回路の回路定数設計方法は、反転入力端子がデータ線に接続された演算増幅器、該演算増幅器の反転入力端子および出力端子の間に設けられた帰還コンデンサ、並びに、該帰還コンデンサに並列に設けられたスイッチを有する電荷検出増幅器と、当該電荷検出増幅器の後段に設けられ、抵抗およびコンデンサからなる一次の低域濾波回路と、低域濾波回路の後段に配され、入力コンデンサが上記低域濾波回路のコンデンサと兼用されているコンデンサ帰還の反転増幅器とを備え、上記データ線から入力される電荷を検出する電荷検出回路の回路定数設計方法であって、上記課題を解決するために、上記データ線の抵抗値をＲｄａｔａ〔Ω〕、データ線の静電容量をＣｄａｔａ〔Ｆ〕、上記帰還コンデンサの静電容量をＣｆ〔Ｆ〕、上記演算増幅器の高周波領域での入力換算雑音電圧をｖｎ〔Ｖ／√Ｈｚ〕、ｋをボルツマン定数〔Ｊ／Ｋ〕、Ｔを絶対温度〔Ｋ〕とするとき、上記抵抗の抵抗値Ｒが、　Ｒ　≦　（１／（１６・ｋ・Ｔ））×（１＋Ｃｄａｔａ／Ｃｆ）^２×ｖｎ^２＋（１／４）×（Ｃｄａｔａ／Ｃｆ）^２×Ｒｄａｔａを満たすように、当該抵抗値Ｒを設定する工程と、上記抵抗値と、上記低域濾波回路のコンデンサの静電容量値との組み合わせによって、上記低域濾波回路を通過する信号の帯域を予め定められた範囲に制限できるように、上記コンデンサの静電容量値を設定する工程と、上記設定された静電容量値と、上記反転増幅器の帰還コンデンサの静電容量値との組み合わせによって、当該反転増幅器の倍率が予め定める値になるように、上記反転増幅器の帰還コンデンサの静電容量値を設定する工程とを含んでいることを特徴としている。
【００１９】
これらの構成によれば、低域濾波回路の抵抗値を決定した後、低域濾波回路の静電容量値および反転増幅器の帰還コンデンサの容量値が決定されるので、低域濾波回路が制限する帯域、反転増幅器の倍率を不所望に変更することなく、低域濾波回路の抵抗値を、電荷検出回路の回路総体としての雑音を大きく削減可能な値に設定できる。
【００２０】
【発明の実施の形態】
本発明の一実施形態について図１ないし図１３に基づいて説明すると以下の通りである。すなわち、本実施形態に係る電荷検出回路は、回路総体としての雑音を最小とした回路であって、例えば、撮像装置において、固体撮像デバイスから出力される画像信号の電荷を検出するためなどに好適に用いられている。
【００２１】
本実施形態に係る撮像装置１には、図２に示すように、マトリクス状に配された画素ＰＩＸ…を有し、固体撮像デバイスとしての画像センサ２と、画像センサ２の走査線ＧＬ…を駆動するゲートドライバ３と、画像センサ２のデータ線ＤＬ…を介して、それぞれに対応する画素ＰＩＸ…から入力される電荷（信号電荷）を検出して、画像センサ２による撮像結果を読み出す読み出し回路４とが設けられている。
【００２２】
以下では、読み出し回路４の詳細について説明する前に、撮像装置１の概略構成および動作について説明する。また、説明の便宜上、位置を特定する必要がある場合にのみ、例えば、ｉ番目のデータ線ＤＬ（ｉ）　のように、位置を示す数字または英字を付して参照し、位置を特定する必要がない場合や総称する場合には、例えば、データ線ＤＬのように、位置を示す文字を省略して参照する。
【００２３】
すなわち、本実施形態に係る画像センサ２は、複数（例えば、ｍ本）の走査線ＧＬ（１）　〜ＧＬ（ｍ）　と、各走査線ＧＬ（１）　〜ＧＬ（ｍ）　に、それぞれ交差する複数（例えば、ｎ本）のデータ線ＤＬ（１）〜ＤＬ（ｎ）　とを備えており、１からｎまでの任意の整数をｉ、１からｍまでの任意の整数をｊとすると、データ線ＤＬ（ｉ）　および走査線ＧＬ（ｊ）　の組み合わせ毎に、画素ＰＩＸ（ｉ，ｊ）　が設けられている。なお、本実施形態の場合、各画素ＰＩＸ（ｉ，ｊ）　は、隣接する２本のデータ線ＤＬ（ｉ）　・ＤＬ（ｉ＋１）　と、隣接する２本の走査線ＧＬ（ｊ−１）　・ＧＬ（ｊ）　とで囲まれた部分に配されている。
【００２４】
各画素ＰＩＸ（ｉ，ｊ）　は、走査線ＧＬ（ｊ）　からの信号に応じて導通／遮断が制御されるスイッチング素子ＳＷ（ｉ，ｊ）　と、当該画素ＰＩＸ（ｉ，ｊ）　へ照射された光量に応じた電荷を蓄積すると共に上記スイッチング素子ＳＷ（ｉ，ｊ）　を介してデータ線ＤＬ（ｉ）　に接続される蓄積容量Ｃ（ｉ，ｊ）　とを備えている。なお、スイッチング素子ＳＷ（ｉ，ｊ）　として一般に用いられる薄膜トランジスタ（以下、ＴＦＴと記す）の場合では、ＴＦＴのソースは、蓄積容量Ｃ（ｉ，ｊ）　の一方電極（後述の画素電極３３）に、ドレインは、データ線ＤＬ（ｉ）　に、ゲートは、走査線ＧＬ（ｊ）　にそれぞれ接続される。
【００２５】
上記画像センサ２に、例えば、Ｘ線などの光子が入射されると、各画素ＰＩＸ（１，１）　〜ＰＩＸ（ｎ，ｍ）　は、それぞれへの入射光量に応じた電荷を、それぞれの蓄積容量Ｃ（１，１）　〜Ｃ（ｎ，ｍ）　に蓄積する。さらに、ゲートドライバ３が、例えば、ある走査線ＧＬ（ｊ）　にハイレベルの電圧を出力するなどして、ある走査線ＧＬ（ｊ）　を選択すると、当該走査線ＧＬ（ｊ）　に対応する画素ＰＩＸ（１，ｊ）　〜ＰＩＸ（ｎ，ｊ）　において、スイッチング素子ＳＷ（１，ｊ）　〜ＳＷ（ｎ，ｊ）　が導通する。これにより、蓄積容量Ｃ（１，ｊ）　〜Ｃ（ｎ，ｊ）　に蓄積されている信号電荷が、それぞれに対応するデータ線ＤＬ（１）　〜ＤＬ（ｎ）　に流れ出し、読み出し回路４によって読み取られる。
【００２６】
ここで、ゲートドライバ３は、各走査線ＧＬ（１）　〜ＧＬ（ｍ）　を順次選択する。したがって、読み出し回路４は、画像センサ２の全画素ＰＩＸ（１，１）　〜ＰＩＸ（ｎ，ｍ）　について、それぞれの蓄積容量Ｃ（１，１）　〜Ｃ（ｎ，ｍ）　からの信号電荷を検出でき、全画素ＰＩＸ（１，１）　〜ＰＩＸ（ｎ，ｍ）　からの画素データからなる、１枚の画像データを読み取ることができる。
【００２７】
一例として、画像センサ２がＸ線センサの場合について説明すると、画像センサ２は、図２におけるＡ−Ａ線矢視断面図としての図３に示すように、例えば、ガラスなどからなる基板２１と、当該基板２１の上に形成された光電変換層２２およびバイアス電極２３とを備えている。上記光電変換層２２は、例えば、非晶質セレン（以下ａ−Ｓｅと記す）など、光伝導性を有する薄膜で形成されており、バイアス電極２３は、Ｘ線を透過する導体膜（例えば、金等の金属膜）で形成されている。
【００２８】
一方、基板２１の光電変換層２２側の面には、上記走査線ＧＬ…と、データ線ＤＬ…と、画素ＰＩＸ…を構成するスイッチング素子ＳＷ…および蓄積容量Ｃ…とが形成されている。
【００２９】
各画素ＰＩＸにおいて、蓄積容量Ｃは、基板２１の上に形成された補助電極３１と、補助電極３１の上に形成された絶縁層３２と、当該絶縁層３２の上に形成され、上記補助電極３１と対向する画素電極３３とを備えている。上記画像センサ２では、全画素ＰＩＸ…に共通の基準電位（Ｖｒｅｆ）を、補助電極３１に印加できるように配線されている。また、画像センサ２では、補助電極３１とバイアス電極２３との電位差が高電圧（例えば、数千ボルト）となるような電位を、バイアス電極２３に印加できるように配線されている。
【００３０】
上記画像センサ２に、Ｘ線光子Ｐがバイアス電極２３側から入射すると、当該バイアス電極２３を透過したＸ線光子Ｐによって、光電変換層２２に電子と正孔との対が発生する。ここで、バイアス電極２３に正の電圧が印加されているときは正孔が、負の電圧が印加されているときは電子が、画素電極３３側に移動し、Ｘ線光子Ｐの入射位置に対応する位置にある画素ＰＩＸの画素電極３３に到達する。画素電極３３に達した正孔または電子は、画素電極３３、絶縁層３２および補助電極３１から構成される蓄積容量Ｃにて保持される。なお、図３では、一例として、バイアス電極２３に負の電圧が印加されている場合を図示している。
【００３１】
これにより、各画素ＰＩＸの蓄積容量Ｃには、当該画素ＰＩＸへ照射されたＸ線光子Ｐの光量に応じた電荷が、信号電荷として蓄積される。蓄積容量Ｃに保持された正または負の信号電荷は、上述したように、スイッチング素子ＳＷが導通したときに、対応するデータ線ＤＬに流出し、読み出し回路４によって、その電荷量（信号電荷量）が読み取られる。
【００３２】
なお、上記では、Ｘ線センサの場合を例にして説明したが、画像センサ２が検出可能な光の可視／不可視に拘わらず、画像センサ２が光子を電荷に変換して蓄積する光電変換部を備え、図２に示す読み出し回路４が、当該光電変換部からの電荷の信号を読み取ることができれば、他の構成の画像センサ２を使用できる。
【００３３】
一方、本実施形態に係る読み出し回路４には、各データ線ＤＬ（１）　〜ＤＬ（ｎ）　のそれぞれに対応する単位ブロック（電荷検出回路）４１…が設けられている。単位ブロック４１は、図４に示すように、自らに対応するデータ線ＤＬからの電荷量を電圧に変換する電荷検出増幅器（ＣＳＡ：Ｃｈａｒｇｅ　Ｓｅｎｓｉｔｉｖｅ　Ａｍｐｌｉｆｉｅｒ　）４２と、当該電荷検出増幅器４２の後段に配され、抵抗およびコンデンサからなる一次の低域濾波回路（ＬＰＦ）４３と、ＬＰＦ４３を介して伝えられる電荷検出増幅器４２の出力信号を増幅する増幅回路４４と、相関２重サンプリング法によって、増幅回路４４の出力信号の低周波雑音を低減させてＡＤＣ４６へ出力するＣＤＳ回路４５とを備えている。
【００３４】
上記電荷検出増幅器４２は、図１に示すように、反転入力端子が上記データ線ＤＬに接続された演算増幅器Ａ４２と、該演算増幅器Ａ４２の反転入力端子および出力端子の間に設けられた帰還コンデンサＣｆ４２と、該帰還コンデンサＣｆ４２に並列に設けられたスイッチＳ４２とを備えている。また、演算増幅器Ａ４２の非反転入力端子には、基準電圧Ｖｒｅｆが印加されている。なお、以下では、特に断らない限り、基準電圧Ｖｒｅｆは、接地レベル（０〔Ｖ〕）である。
【００３５】
上記スイッチＳ４２は、図示しない制御回路によって、導通／遮断が制御されており、スイッチＳ４２の導通によって、帰還コンデンサＣｆ４２に蓄積された電荷を放電できる。これにより、帰還コンデンサＣｆ４２がリセットされ、電荷検出増幅器４２が初期化される。
【００３６】
さらに、スイッチＳ４２が遮断されると、電荷検出増幅器４２の帰還コンデンサＣｆ４２には、スイッチＳ４２の遮断時点、すなわち、初期化動作が解除された時点から後に入力された電荷が蓄積される。これにより、電荷検出増幅器４２は、当該時点から後に入力された電荷量に応じた電圧を出力できる。
【００３７】
上記構成において、図２に示すゲートドライバ３が画像センサ２のスイッチング素子ＳＷを導通させて読み出し回路４へ信号電荷の供給を開始する時点（図５のｔ２）に先立ち、図示しない制御回路は、ｔ０の時点において、電荷検出増幅器４２への制御信号ＲＳＴを初期化を示す値（図の例では、ハイレベル）に変更する。これにより、各電荷検出増幅器４２の初期化動作として、それぞれのスイッチＳ４２が導通する。
【００３８】
さらに、ｔ１の時点になると、上記制御回路は、電荷検出増幅器４２への制御信号ＲＳＴを、通常状態を示す値（図の例では、ローレベル）に変化させる。これにより、上記電荷検出増幅器４２のスイッチＳ４２が遮断され、電荷検出増幅器４２の初期化動作が解除される。この結果、電荷検出増幅器４２は、当該時点ｔ１から後に入力された電荷量に応じた電圧を出力し始める。
【００３９】
一方、ｔ２の時点になると、ゲートドライバ３が画像センサ２のスイッチング素子ＳＷを導通させ、読み出し回路４への信号電荷供給が開始される。これに伴なって、電荷検出増幅器４２の出力電圧は、上昇し始める。
【００４０】
画像センサ２が読み出し回路４へ信号電荷を供給するために十分な時間として予め定められた時間（ｔ２〜ｔ３の期間：読み出し期間）が経過して、ｔ３の時点になると、ゲートドライバ３は、スイッチング素子ＳＷを遮断させ、スイッチング素子ＳＷを含む画素ＰＩＸは、次の読み出し期間に備えて、自らに照射された光量に応じた電荷を蓄積し始める。一方、この状態では、電荷検出増幅器４２が出力する映像信号は、読み出し期間の間に画像センサ２から読み出された電荷に応じたレベルの電圧になっている。
【００４１】
上記映像信号は、ＬＰＦ４３を介して、増幅回路４４に伝えられる。これにより、映像信号のうち、熱雑音を主原因とする高周波雑音が除去される。なお、当該高周波雑音の発生源としては、電荷検出増幅器４２を構成する演算増幅器Ａ４２が代表的である。
【００４２】
一方、増幅回路４４は、ＬＰＦ４３を介して伝えられた映像信号を増幅し、ＣＤＳ回路４５は、信号電荷の入力前の時点（ｔ１〜ｔ２の間の時点）における映像信号のサンプリング値Ｓｍｐ１と、入力後の時点（ｔ３〜ｔ４の時点）におけるサンプリング値Ｓｍｐ２との差を出力する。
【００４３】
ここで、一般に、上記電荷検出増幅器４２から出力される画像信号には、熱雑音を主原因とする高周波成分のほかにも、低周波雑音が重畳していて、画像品質に悪影響を及ぼす。なお、当該低周波雑音の主たる原因は、信号電荷を電圧に変換する電荷検出増幅器４２を構成する演算増幅器Ａ４２（後述）自体が発生するフリッカ雑音である。
【００４４】
ところが、上記構成では、ＣＤＳ回路４５によって、信号電荷の入力前の時点における映像信号のサンプリング値Ｓｍｐ１と、入力後の時点におけるサンプリング値Ｓｍｐ２との差が出力される。ここで、上記低周波雑音は、２つのサンプリング時点間の長さ（サンプリングパルス間隔Ｔｄｓｉ）より十分に長い期間を周期としているので、上記両サンプリング時点における低周波雑音のレベルは、略同じ値である。したがって、電荷検出増幅器４２に内在するフリッカ雑音などの内在雑音によって、映像信号に低周波雑音が重畳されていても、当該低周波雑音は、ＣＤＳ回路４５の出力信号から除去されている。
【００４５】
上記ＣＤＳ回路４５は、例えば、図６に示すように、電荷検出増幅器４２の出力に、それぞれ接続されたサンプルホールド回路６１・６２を備えており、一方のサンプルホールド回路６１は、図７に示すように、電荷検出増幅器４２に信号電荷が入力される期間ｔ１４〜ｔ１５の前の時点ｔ１３で、電荷検出増幅器４２の出力をサンプリングする。また、他方のサンプルホールド回路６２は、上記期間ｔ１４〜ｔ１５の後の時点ｔ１７に電荷検出増幅器４２の出力をサンプリングする。さらに、ＣＤＳ回路４５の差動回路６３は、両サンプルホールド回路６１・６２のサンプリング値の差を出力し、当該差動回路６３の出力は、図４に示すＡＤＣ４６によって、デジタル値に変換され、デジタル値の画像データが出力される。
【００４６】
なお、電荷検出増幅器４２は、信号電荷が入力される前の期間ｔ１０〜ｔ１１に初期化され、電荷検出増幅器４２の初期化動作、サンプルホールド回路６１のサンプリング、信号電荷の入力、および、サンプルホールド回路６２のサンプリングは、サンプリング周期Ｔｓ毎に繰り返される。
【００４７】
ここで、本実施形態に係る単位ブロック４１では、ＣＤＳ回路４５によって、映像信号から低周波雑音を除去できるだけではなく、ＬＰＦ４３によって、高周波雑音も除去できる。
【００４８】
ところが、本実施形態に係るＬＰＦ４３は、図１に示すように、抵抗Ｒ４３およびコンデンサＣ４３からなる一次の低域濾波回路であって、映像信号の伝送路に抵抗Ｒ４３が介在している。したがって、ＬＰＦ４３によって高周波雑音を除去できる一方で、抵抗Ｒ４３の挿入に起因する熱雑音の増加によって、映像信号に無視できない雑音が混入する虞れがある。
【００４９】
これに対して、本実施形態に係る電荷検出回路では、ＬＰＦ４３の抵抗Ｒ４３の抵抗値を以下のように設定することで、電荷検出回路総体としての雑音が確実に最小になるように設計している。これにより、例えば、Ｘ線センサの場合では、照射Ｘ線の線量を下げることができるので、患者に優しいＸ線撮像装置を実現できる。
【００５０】
具体的には、電荷検出増幅器４２の内在雑音ｖｎを加味した場合、１つの画素ＰＩＸに充電された信号電荷を電荷検出増幅器４２が検出するときの等価回路は、図８に示すようになる。
【００５１】
当該等価回路では、電荷検出増幅器４２の入力端子Ｔ１は、配線抵抗Ｒｄａｔａとして表現されるデータ線ＤＬと、画素ＰＩＸのスイッチング素子ＳＷとを介して蓄積容量Ｃの一端に接続されている。なお、蓄積容量Ｃの他端は、接地レベルなど、予め定められた電位に保たれている。また、上記等価回路では、データ線ＤＬと接地レベルとの間には、データ線ＤＬの配線容量Ｃｄａｔａが介在している。さらに、電荷検出増幅器４２の帰還コンデンサＣｆ４２および上記入力端子Ｔ１の接続点と演算増幅器Ａ４２の反転入力端子との間には、電荷検出増幅器４２の内在雑音源（大きさｖｎ〔Ｖ／√Ｈｚ〕）が介在している。
【００５２】
このように、電荷検出増幅器４２の内在雑音源は、等価的に、電荷検出増幅器４２の帰還ループの内側に入るため、電荷検出増幅器４２の出力に現れる雑音電圧ｖｃｓａは、以下の式（１）に示すように、
ｖｃｓａ＝（１＋Ｃｄａｔａ／Ｃｆ４２）・ｖｎ　　　　　　　　　…（１）
となり、上記内在雑音ｖｎは、上記の式（１）に示すように、電荷検出増幅器４２の特性によって大きく増倍されて、電荷検出増幅器４２の出力に現れる。なお、上式において、ＣｄａｔａおよびＣｆ４２は、配線容量Ｃｄａｔａおよび帰還コンデンサＣ４２の静電容量〔Ｆ〕である。
【００５３】
上記データ線ＤＬの配線容量Ｃｄａｔａは、例えば、Ｘ線センサパネルのように、物理的寸法が大きなパネルを用いたセンサでは、例えば、数十〔ｐＦ〕〜１００〔ｐＦ〕程度にも達する。この結果、内在雑音ｖｎは、特に、大きく増倍されて、電荷検出増幅器４２の出力に現れてしまう。したがって、このようなセンサの場合、ＣＭＯＳ（　Ｃｏｍｐｌｅｍｅｎｔａｒｙ　ＭＯＳ）やＣＣＤ（　Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）などの半導体センサのように物理的寸法が小さなセンサと比較して、読み出し回路４の内在雑音の影響が大きく、内在雑音に対する、より厳しい対策が必要とされる。
【００５４】
上記電荷検出増幅器４２の内在雑音ｖｎは、一般的には、図９に示すように、周波数の増加に伴なって単調に減少する特性を有しており、特に、例えば、１００〔ｋＨｚ〕以上のような高周波域では、略一定な特性を示す。これは、高周波域での雑音源が、主として回路を構成する抵抗成分の発生する熱雑音であることに起因している。
【００５５】
ここで、雑音理論によれば、ｖｎが一定である場合、全体としての雑音電圧は、帯域の平方根に比例する。したがって、帯域を小さくすればするほど回路の出力に現われる雑音電圧は小さくなる。
【００５６】
例えば、ＬＰＦ４３を設けなかった場合の回路の帯域が１０〔ＭＨｚ〕である場合、ＬＰＦ４３によって帯域を１００〔ｋＨｚ〕に制限できれば、内在雑音の高域成分を原因として回路の出力に現われる雑音電圧を１／１０に低減できる。
【００５７】
これがＬＰＦ４３を設けることの効果であり、たとえばＸ線センサの信号読み取り回路のように、雑音を極めて小さなレベルに抑制する必要がある場合には、ＬＰＦ４３の存在は、必須の要件となる。
【００５８】
一方、本実施形態では、ＬＰＦ４３を構成するために、映像信号の伝送路に抵抗Ｒ４３が介在しているため、抵抗Ｒ４３自体も熱雑音の雑音源となり、ＬＰＦ４３を介して伝送される映像信号には、上述の式（１）に示す内在雑音ｖｎに起因する雑音電圧ｖｃｓａだけではなく、抵抗Ｒ４３の熱雑音による雑音電圧ｖｒｔｒ４３も入力される。
【００５９】
ここで、抵抗Ｒによる熱雑音ｖｒｔ〔Ｖ／√Ｈｚ〕は、以下の式（２）に示すように、
ｖｒｔ＝（４・ｋ・Ｔ・Ｒ）^１／２　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　…（２）
となる。なお、上式において、ｋは、ボルツマン定数〔Ｊ／Ｋ〕であり、Ｔは、絶対温度〔Ｋ〕である。また、Ｒは、雑音源となる抵抗（この場合は、抵抗Ｒ４３）の抵抗値〔Ω〕である。
【００６０】
一方、上記両雑音ｖｃｓａおよびｖｒｔｒ４３には、相関関係が存在しないので、両方の雑音が合わさった雑音ｖｍａｉｎは、以下の式（３）に示すように、
ｖｍａｉｎ＝（ｖｃｓａ^２　＋ｖｒｔｒ４３^２　）^１／２　　　　　　　　　　　　　　　　　…（３）
となり、当該雑音ｖｍａｉｎが上記映像信号に重畳されている。
【００６１】
ここで、内在雑音ｖｎに起因する雑音電圧ｖｃｓａは、基本的には、回路総体を小さくするためにできる限り小さく設計することが望まれる。一方、ＬＰＦ４３を構成するために挿入した抵抗Ｒ４３による雑音電圧ｖｒｔｒ４３が、上記雑音電圧ｖｃｓａと比較して有意義に大きければ、内在雑音ｖｎを小さく設計する効果がなくなってしまう。したがって、ｖｒｔｒ４３＜＜ｖｃｓａとなるように、抵抗Ｒ４３を設定することが望まれる。
【００６２】
ここで、ｖｒｔｒ４３＝（１／２）・ｖｃｓａであれば、ｖｍａｉｎ＝１．１２ｖｃｓａとなり、抵抗Ｒ４３自体の熱雑音によって、ＬＰＦ４３を介し伝送される映像信号に重畳される雑音電圧ｖｍａｉｎは、１０％程度大きくなる。同様に、ｖｒｔｒ４３＝（１／３）・ｖｃｓａであれば、ｖｍａｉｎ＝１．０５ｖｃｓａとなり、ｖｒｔｒ４３＝（１／４）・ｖｃｓａであれば、ｖｍａｉｎ＝１．０３ｖｃｓａとなる。したがって、上記雑音電圧ｖｒｔｒ４３が、（１／２）・ｖｃｓａ以下であれば、有意義に小さく、（１／３）・ｖｒｔｒ４３以下であれば、理想的である。この結果、少なくとも、上記雑音電圧ｖｒｔｒ４３を（１／２）・ｖｃｓａ以下になるように、抵抗Ｒ４３の値を設定することが望まれる。
【００６３】
したがって、この条件を満たすためには、抵抗Ｒ４３は、以下の不等式（４）に示すように、
Ｒ４３　≦　｛１／（１６・ｋ・Ｔ）｝×｛１＋Ｃｄａｔａ／Ｃｆ４２｝^２×　ｖｎ^２　　　　　　　　　　　　　　　　　　…（４）
設定する必要がある。なお、以下では、２つの互いに相関しない雑音があり、一方が他方の１／２以下の場合、後者は、前者に対して、雑音理論上、十分に小さいと称する。
【００６４】
ここで、一般的なＸ線センサでは、Ｃｄａｔａ＞＞Ｃｆ４２が成立するので、この場合、上記不等式（４）は、以下の不等式（５）に示すように、
Ｒ４３　≦　｛１／（１６・ｋ・Ｔ）｝×（Ｃｄａｔａ／Ｃｆ４２）^２×　ｖｎ^２　　　　　　　　　　　　　　　　　　　…（５）
になる。
【００６５】
なお、内在雑音（入力換算雑音電圧）ｖｎは、電荷検出増幅器４２に用いる演算増幅器Ａ４２の特性によって、必ずしも絶対的に定義（例えば、何〔Ｈｚ〕における大きさなど）できるわけではないが、Ｃ−ＭＯＳ構造の演算増幅器では、一般的に、１０〔ｋＨｚ〕〜１００〔ｋＨｚ〕の間で、ほぼ熱雑音が支配的な領域になる。したがって、一般的には、この間のある周波数における値（例えば、１００〔ｋＨｚ〕における入力換算雑音電圧の値など）を抽出すればよい。
【００６６】
一例として、内在雑音ｖｎ＝１０〔ｎＶ／√Ｈｚ〕、Ｃｄａｔａ＝３２〔ｐＦ〕、Ｃｆ４２＝４〔ｐＦ〕とすると、ＬＰＦ４３を構成する抵抗Ｒ４３の抵抗値の上限値は、１２２〔ｋΩ〕となる。
【００６７】
ところで、電荷検出増幅器４２の出力電圧に現れる雑音電圧には、上述したように、電荷検出増幅器４２の内在雑音に起因する雑音電圧ｖｃｓａだけではなく、データ線ＤＬの抵抗成分の熱雑音に起因する雑音電圧ｖｒｔｄａｔａも存在する。
【００６８】
したがって、電荷検出増幅器４２の出力に現れる雑音電圧ｖｒｔｄｌは、以下の式（６）に示すように、
ｖｒｔｄｌ＝（Ｃｄａｔａ／Ｃｆ４２）×ｖｒｔｄａｔａ　　　　…（６）
となる。なお、ｖｒｔｄａｔａは、上記データ線ＤＬの抵抗値Ｒｄａｔａを、上述の式（２）に代入したときの値である。
【００６９】
ここで、本実施形態のように、抵抗などの成分を分布定数と取り扱う方が適切な周波数領域では、実際の線路の熱雑音の大きさは、集中定数として取り扱った抵抗が発生する熱雑音の大きさとは異なってくる。
【００７０】
例えば、電荷検出増幅器４２から遠い部分の抵抗成分によって発生した熱雑音は、残りのデータ線ＤＬを経由して電荷検出増幅器４２に伝わっていくが、そのデータ線ＤＬには、分布定数として存在している抵抗成分と容量成分があるので、低域濾波回路を構成している。この低域濾波回路としての働きは、データ線ＤＬのどの位置から電荷検出増幅器４２までを考えるかで異なってくる。したがって、実際の線路の熱雑音の大きさは、集中定数として測定したデータ線ＤＬの抵抗が発生する理論的な熱雑音よりも小さな値となる。
【００７１】
したがって、集中定数としてのデータ線ＤＬの抵抗をＲｓｄａｔａとすると、実際の線路の熱雑音を算出するために適切な値Ｒｄａｔａは、以下の式（７）に示すように、
Ｒｄａｔａ＝η×Ｒｓｄａｔａ　　　　　　　　　　　　　　　　…（７）
となり、ηは、シミュレーションで算出すると、約０．６５となる。
【００７２】
上記雑音電圧ｖｒｔｄｌも、抵抗Ｒ４３に起因する雑音電圧ｖｒｔｒ４３と同様に、内在雑音ｖｎに起因する雑音電圧ｖｃｓａ（上述の式（１）に示す雑音電圧）と比較して、雑音理論上十分に小さい方が望ましい。
【００７３】
したがって、以下の式（８）に示すように、
ｖｒｔｄｌ　≦　（１／２）×ｖｃｓａ
（Ｃｄａｔａ／Ｃｆ４２）×ｖｒｔｄａｔａ≦（１／２）×（１＋Ｃｄａｔａ／Ｃｆ４２）×ｖｎ　　　　　　　　…（８）
であれば、画像センサ２のセンサパネルに設けられたデータ線ＤＬの抵抗Ｒｄａｔａによる熱雑音ｖｒｔｄｌは、電荷検出増幅器４２の出力電圧に現れる雑音電圧に殆ど影響しない。
【００７４】
ここで、上述したように、一般的なＸ線センサでは、Ｃｄａｔａ＞＞Ｃｆ４２が成立するので、上記式（８）は、以下の式（９）に示すように、
ｖｒｔｄａｔａ　≦　（１／２）×　ｖｎ　　　　　　　　　　　　…（９）
となる。
【００７５】
例えば、データ線ＤＬの抵抗Ｒｄａｔａが１０〔ｋΩ〕の場合、すなわち、集中定数として取り扱った場合の抵抗値Ｒｓｄａｔａが１５〔ｋΩ〕の場合を考えると、上記熱雑音ｖｒｔｄａｔａは、約１３〔ｎＶ／√Ｈｚ〕となるので、もしｖｎが２６〔ｎＶ／√Ｈｚ〕程度以下であると、データ線ＤＬの熱雑音ｖｒｔｄａｔａが無視し得ない大きさとなってくることが分かる。一例として、電荷検出増幅器４２の内在雑音ｖｎが１３〔ｎＶ／√Ｈｚ〕の場合には両者を合わせた雑音は、約１８〔ｎＶ／√Ｈｚ〕となり、無視できない大きさになってしまう。また、電荷検出増幅器４２の内在雑音ｖｎが、さらに低減されると、データ線ＤＬの熱雑音ｖｒｔｄａｔａが支配項になる。
【００７６】
このように、データ線ＤＬの熱雑音ｖｒｔｄａｔａが支配項になる場合、上記抵抗Ｒ４３に起因する雑音電圧Ｖｒｔｒ４３は、内在雑音に起因する雑音電圧ｖｃｓａと同様に、この雑音電圧ｖｒｔｄｌに対しても、１／２以下に抑制されることが望ましい。
【００７７】
したがって、当該条件を満足させるためには、抵抗Ｒ４３の抵抗値Ｒ４４が満たすべき条件は、以下の不等式（１０）に示すように、
（４・ｋ・Ｔ・Ｒ４３）^１／２≦（１／２）×｛（Ｃｄａｔａ／Ｃｆ４２）×（４・ｋ・Ｔ・Ｒｄａｔａ）^１／２｝…（１０）
となり、
Ｒ４３　≦　（１／４）×（Ｃｄａｔａ／Ｃｆ４２）^２×Ｒｄａｔａ…（１１）
となる。
【００７８】
したがって、上述の数値例と同様に、内在雑音ｖｎ＝１０〔ｎＶ／√Ｈｚ〕、Ｃｄａｔａ＝３２〔ｐＦ〕、Ｃｆ４２＝４〔ｐＦ〕とすると、ＬＰＦ４３を構成する抵抗Ｒ４３の抵抗値の上限値は、１６０〔ｋΩ〕となる。
【００７９】
ところで、上述した式（５）では、データ線ＤＬの抵抗成分に起因する雑音電圧ｖｒｔｄａｔａが概ね無視できる場合について説明し、上記式（１１）では、逆に、当該雑音電圧ｖｒｔｄａｔａが電荷検出増幅器４２の雑音電圧において支配項となって、電荷検出増幅器４２の内在雑音ｖｎに起因する雑音電圧ｖｃｓａを概ね無視できる場合について説明した。
【００８０】
これに対して、以下では、より一般的な場合として、上記両雑音電圧ｖｃｓａおよびｖｒｔｄａｔａを無視せずに説明する。具体的には、これらの雑音ｖｃｓａおよびｖｒｔｄａｔａには相関関係が存在しないので、両方の雑音が合わさった雑音電圧ｖｃｓａｏｕｔは、以下の式（１２）に示すように、
ｖｃｓａｏｕｔ＝（ｖｃｓａ^２＋ｖｒｔｄｌ^２）^１／２　　　　　　　…（１２）
で表される。なお、上式において、ｖｒｔｄｌは、上記式（６）に示すように、上記雑音電圧ｖｒｔｄａｔａに起因して電荷検出増幅器４２の出力に現れる雑音電圧である。
【００８１】
したがって、抵抗Ｒ４３による熱雑音ｖｒｔｒ４３は、上式（１２）で表される雑音電圧ｖｃｓａｏｕｔより十分に小さければ、抵抗Ｒ４３の熱雑音は、殆ど無視できる。
【００８２】
ここで、上述した式（５）などと同様に、十分に小さい（有意義に小さい）ための条件として、１／２以下という条件を当てはめると、上記熱雑音ｖｒｔｒ４３は、以下の不等式（１３）に示すように、
ｖｒｔｒ４３　≦　（１／２）×ｖｃｓａｏｕｔ　　　　　　　　　…（１３）
となる。
【００８３】
さらに、式（１３）に、上述した式（１）、（２）、（６）および（１２）を当てはめると、以下の不等式（１４）に示すように、
Ｒ４３　≦　（１／（１６・ｋ・Ｔ））×（１＋Ｃｄａｔａ／Ｃｆ）^２×ｖｎ^２＋（１／４）×（Ｃｄａｔａ／Ｃｆ）^２×Ｒｄａｔａ　　…（１４）
となる。
【００８４】
一例として、ｖｎ＝１０〔ｎＶ／√Ｈｚ〕、Ｃｄａｔａ＝３２〔ｐＦ〕、Ｃｆ４２＝４〔ｐＦ〕、Ｒｄａｔａ＝１０〔ｋΩ〕、すなわち、Ｒｓｄａｔａ＝１５〔ｋΩ〕とすると、Ｒ４３の上限値は、２８２〔ｋΩ〕となる。
【００８５】
ここで、一般に、コンデンサの静電容量を大きくすると、電荷検出増幅器４２の演算増幅器Ａ４２に大きな駆動能力が必要になるので、上述の不等式（５）、（１１）および（１４）を考慮せずに、ＬＰＦ４３のコンデンサＣ４３および抵抗Ｒ４３の回路定数を決定すると、コンデンサＣ４３の静電容量値を小さく、抵抗Ｒ４３の抵抗値を大きく設定しがちである。また、電荷検出回路を集積する場合、抵抗の抵抗値を増加させることよりも、コンデンサの静電容量値を大きくする方が難しく、特に、静電容量値の大きなコンデンサを製造しようとすると、占有面積が大きくなってしまうので、この点からも、抵抗Ｒ４３の抵抗値を大きく設定しがちである。例えば、ＬＰＦ４３の時定数を２〔μｓ〕とすると、上述の不等式（５）、（１１）および（１４）を考慮せずに決定すると、コンデンサＣ４３の静電容量値を２〔ｐｆ〕程度に設定し、抵抗Ｒ４３の抵抗値を１〔ＭΩ〕程度に設定することが多い。
【００８６】
これに対して、本実施形態に係る電荷検出回路では、上記抵抗Ｒ４３の抵抗値を上記不等式（１４）を満足するように（上述の数値例では、Ｒ４３≦２８２〔ｋΩ〕）設定している。これにより、ＬＰＦ４３が追加され、データ線ＤＬの抵抗成分の熱雑音に起因する雑音電圧を含む雑音電圧が十分抑制されているにも拘わらず、ＬＰＦ４３の追加に起因する雑音電圧の増大を、雑音電圧ｖｃｓａおよび雑音電圧ｖｒｔｄａｔａと比較して十分に抑制できる。
【００８７】
なお、上述の式（５）および式（１１）は、式（１４）の右辺の一方の項を概ね無視できる場合の式であり、例えば、物理的寸法が小さなパネルを用いた場合など、Ｒｄａｔａが小さく、第２項を概ね無視できる場合には、上記抵抗Ｒ４３の抵抗値を不等式（５）を満足するように設定すればよい。これとは逆に、例えば、物理的寸法が大きなパネルを用いた場合など、内在雑音ｖｎの式（１２）への寄与分に比べて、Ｒｄａｔａの寄与分が大きく、第１項を充分無視できる場合には、式（１１）を満足するように、上記抵抗Ｒ４３の抵抗値を設定すればよい。
【００８８】
ところで、上記では、図４に示すように、増幅回路４４の後にＣＤＳ回路４５が配されている場合を例にして説明したが、これに限るものではなく、例えば、図１０に示す単位ブロック４１ａのように、増幅回路４４の前にＣＤＳ回路４５を配してもよい。ただし、図４に示すように、増幅回路４４を前に配した場合は、増幅回路４４を構成する入力コンデンサを、ＬＰＦ４３を構成するコンデンサとして兼用できるので、回路構成を簡略化できる。
【００８９】
具体的には、コンデンサを兼用する場合の増幅回路４４は、図１１に示すように、コンデンサ帰還の反転増幅器であって、演算増幅器Ａ４４と、該演算増幅器Ａ４４の反転入力端子および出力端子の間に設けられた帰還コンデンサＣｆ４４と、該帰還コンデンサＣｆ４４に並列に設けられたスイッチＳ４４とを備えている。また、上記演算増幅器Ａ４４の反転入力端子は、ＬＰＦ４３を構成するコンデンサＣ４３と、ＬＰＦ４３を構成する抵抗Ｒ４３とを介して、電荷検出増幅器４２の出力端子に接続されており、上記コンデンサＣ４３は、増幅回路４４の入力コンデンサとしても動作している。また、演算増幅器Ａ４４の出力端子は、増幅回路４４の出力端子として、次段の回路（この場合は、ＣＤＳ回路４５）に接続されている。なお、演算増幅器Ａ４４の非反転入力端子には、基準電圧Ｖｒｅｆが印加されている。
【００９０】
上記スイッチＳ４４は、図示しない制御回路によって、導通／遮断が制御されており、スイッチＳ４４が導通すると、前回の演算などにより、帰還コンデンサＣｆ４４に残留していた電荷が放電される。これにより、帰還コンデンサＣｆ４４がリセットされ、増幅回路４４が初期化される。
【００９１】
さらに、スイッチＳ４４が遮断されると、増幅回路４４は、倍率ＭＡ１＝｜Ｃ４３／Ｃｆ４４｜で、入力された信号電圧を反転増幅して出力できる。なお、式の中では、Ｃ４３およびＣｆ４４を、各コンデンサＣ４３およびＣｆ４４の静電容量値として参照する。
【００９２】
また、上記入力コンデンサＣ４３の容量値は、上述の式（５）および式（１１）を満たすように設定された抵抗Ｒ４３の抵抗値との組み合わせによって、映像信号の帯域を、予め定められた帯域（例えば、１００〔ｋＨｚ〕）に制限できる値に設定される。さらに、帰還コンデンサＣｆ４４の容量値は、帰還コンデンサＣｆ４４の静電容量値と入力コンデンサＣ４３との組み合わせによって、増幅回路４４の倍率ＭＡ１が予め定められた値になるように設定されている。なお、上述のように、入力コンデンサＣ４３の静電容量値を設定してから帰還コンデンサＣｆ４４の静電容量値を決定すると、例えば、製造可能なコンデンサの静電容量などによって、十分な倍率ＭＡ１を得ることができない場合には、後述するように、複数段の増幅回路４４を設け、全体として十分な倍率を得ることができるように、増幅回路４４の段数を設定すればよい。
【００９３】
上記構成では、さらに、ＬＰＦ４３のコンデンサＣ４３として、増幅回路４４の入力コンデンサＣ４３が用いられているので、抵抗Ｒ４３を追加するだけで、ＬＰＦ４３を構成できる。この結果、回路規模の拡大を防止できる。
【００９４】
また、上記では、図６に示すように、信号電荷が入力される前の時点における映像信号をサンプリングするサンプルホールド回路６１と、信号電荷が入力された後の時点における映像信号をサンプリングするサンプルホールド回路６２とを備え、両者の差を出力するＣＤＳ回路４５を設けた場合を例にして説明したが、増幅回路４４自体が、信号電荷が入力される前の時点における電荷検出増幅器４２の出力電圧を基準にして、それ以降に入力された電圧を増幅して出力できれば、ＣＤＳ回路４５を省略しても同様の効果が得られる。また、上記では、増幅回路４４が単数段の場合を例にして説明したが、複数段の増幅回路から構成しても同様の効果が得られる。
【００９５】
以下では、増幅回路４４が２段（増幅回路４４および５１）の場合を例にして、増幅回路４４・５１の制御タイミングを制御することによって、増幅回路４４・５１自体が、信号電荷入力前における電荷検出増幅器４２の出力電圧を基準にして、それ以降に入力された電圧を増幅する構成について説明する。
【００９６】
すなわち、本変形例に係る読み出し回路４の単位ブロック４１ｂでは、図１２に示すように、増幅回路４４の後段に、増幅回路５１が設けられている。当該増幅回路５１は、上記増幅回路４４と同様に接続された演算増幅器Ａ５１、帰還コンデンサＣｆ５１、スイッチＳ５１および入力コンデンサＣｉ５１を備えている。これにより、増幅回路５１は、スイッチＳ５１の遮断時に、倍率ＭＡ２＝｜Ｃｉ５１／Ｃｆ５１｜で、入力された信号電圧を反転増幅して出力できる。
【００９７】
ただし、各段の増幅回路（例えば、５１）の入力端子は、前段の増幅回路（例えば、４４）の出力端子に接続され、各段の増幅回路の出力端子は、次段の増幅回路の入力端子に接続されている。なお、最終段の増幅回路（例えば、５１）の出力端子は、サンプルホールド回路５２を介して、ＡＤＣ４６に接続されている。
【００９８】
上記構成の単位ブロック４１ｂでは、全回路初期化期間が設けられており、電荷検出増幅器４２と各段の増幅回路４４・５１とは、例えば、それぞれのスイッチＳ４２・Ｓ４４・Ｓ５１を導通させるなどして、当該全回路初期化期間に初期化動作を行う。また、全回路初期化期間において初期化動作を行っている各回路４２・４４・５１のうち、より前段の回路は、より後段の回路よりも早く初期化動作を解除する。
【００９９】
ここで、図２に示すゲートドライバ３は、最終段の増幅回路５１の初期化動作が解除された後に、画像センサ２からの信号電荷が上記電荷検出増幅器４２に入力されるように、各走査線ＧＬを制御しており、上記サンプルホールド回路５２は、当該電荷によって電荷検出増幅器４２の出力に現れた電圧が最終段の増幅回路５１の出力に伝わった後に、最終段の増幅回路５１の出力をサンプリングする。
【０１００】
サンプリングが終了すると、各回路４２・４４・５１は、再度、初期化動作を行った後、より前段の回路の初期化動作を、より後段の回路よりも早く解除して、画像センサ２からの次の信号電荷の入力を待ち受ける。
【０１０１】
より詳細には、図２に示すゲートドライバ３が画像センサ２のスイッチング素子ＳＷを導通させて読み出し回路４へ信号電荷の供給を開始する時点（ｔ２４）に先立ち、ｔ２０の時点において、電荷検出増幅器４２・増幅回路４４・５１への制御信号ＲＳＴ・Ｃ＿ＭＡ１・Ｃ＿ＭＡ２が初期化を示す値（図の例では、ハイレベル）に変更される。これにより、各回路４２・４４・５１の初期化動作として、それぞれのスイッチＳ４２・Ｓ４４・Ｓ５１が導通する。
【０１０２】
ｔ２０からｔ２１までの期間（全回路初期化期間ＴＡ）では、各回路４２・４４・５１のスイッチＳ４２・Ｓ４４・Ｓ５１がいずれも導通しており、ｔ２１の時点になると、電荷検出増幅器４２への制御信号ＲＳＴのみが通常状態を示す値（図の例では、ローレベル）に変化する。これにより、上記各スイッチＳ４２・Ｓ４４・Ｓ５１のうち、電荷検出増幅器４２のスイッチＳ４２が最初に遮断され、電荷検出増幅器４２の初期化動作が解除される。
【０１０３】
さらに、ｔ２１の時点の後、期間Ｔ２が経過して、ｔ２２の時点になると、初段の増幅回路４４への制御信号Ｃ＿ＭＡ１も通常状態を示す値に変化する。これにより、当該増幅回路４４のスイッチＳ４４が遮断され、増幅回路４４の初期化動作が解除される。同様に、ｔ２２の時点の後、期間Ｔ３が経過して、ｔ２３の時点になると、最終段の増幅回路５１への制御信号Ｃ＿ＭＡ２も通常状態を示す値になり、増幅回路５１のスイッチＳ５１も遮断される。
【０１０４】
なお、期間Ｔ２およびＴ３の長さは、前段の電荷検出増幅器４２および増幅回路４４に設けられたスイッチＳ４２・Ｓ４４の遮断によって、増幅回路４４および５１の入力コンデンサＣ４３・Ｃｉ５１に、それぞれ発生するｋＴＣノイズが、各入力コンデンサＣ４３・Ｃｉ５１によって吸収される程度に長く設定されている。
【０１０５】
その後、ｔ２４からｔ２５までの期間において、図２に示すゲートドライバ３が画像センサ２のスイッチング素子ＳＷを導通させる。これにより、画像信号として、画素ＰＩＸの蓄積容量Ｃに充電されている信号電荷が、データ線ＤＬに流出する。なお、ｔ２４からｔ２５までの時間は、上記信号電荷がデータ線ＤＬに流出するのに十分な長さに設定されている。
【０１０６】
さらに、サンプルホールド回路５２は、図示しない制御回路からの制御信号Ｃ＿ＳＨに基づいて、ｔ２６からｔ２７までの時間、最終段の増幅回路５１の出力をサンプリングし、ｔ２７の時点の値をホールドする。なお、ｔ２５からｔ２７までの時間は、上記信号電荷によって電荷検出増幅器４２の出力に現れた電圧が最終段の増幅回路５１の出力に伝わり、しかも、伝わった後の出力をサンプルホールド回路５２が正しくサンプリングできる程度に、十分長く設定されている。
【０１０７】
ｔ２７の時点において、サンプルホールド回路５２がサンプリングした後、ｔ２８の時点に、上記各回路４２・４４・５１は、再度、リセット期間に入る。これにより、１つのサンプリング期間（ｔ２０からｔ２８までの期間）が終了し、単位ブロック４１ｂは、次のサンプリング期間に入る。
【０１０８】
上記構成では、電荷検出増幅器４２が初期化動作中（ｔ２０〜ｔ２１の期間）、スイッチＳ４２が導通しているため、電荷検出増幅器４２の出力電圧は、０〔Ｖ〕であるが、ｔ２１の時点に初期化動作が解除されると、電荷検出増幅器４２において、演算増幅器Ａ４２の反転入力端子がフローティング状態になる。これにより、電荷検出増幅器４２は、ｔ１の時点より後に入力端子Ｔ１に入力された電荷を電圧に変換して出力する。また、上述の内在雑音ｖｎ（図８参照）によって、電荷検出増幅器４２の出力電圧には、上述の式（１）に示す雑音電圧ｖｃｓａが現れる。また、電荷検出増幅器４２の出力電圧には、初期化動作解除時におけるスイッチＳ４２の遮断によって、ｋＴＣ雑音が現れる。
【０１０９】
ところが、電荷検出増幅器４２の初期化動作解除時点（ｔ２１の時点）では、次段の回路、すなわち、増幅回路４４は、未だ初期化動作しており、ｔ２２の時点になるまで、初期化動作を継続している。この結果、この期間（ｔ２１〜ｔ２２の期間）中、増幅回路４４の出力電圧は、０〔Ｖ〕のままであり、上記雑音電圧ｖｃｓａに応じた電荷は、増幅回路４４の入力コンデンサＣ４３に蓄積される。さらに、上記ｋＴＣ雑音は、入力コンデンサＣ４３によって吸収される。
【０１１０】
一方、時点ｔ２２になって、増幅回路４４の初期化動作が解除されると、増幅回路４４において、演算増幅器Ａ４４の反転入力端子がフローティング状態になる。これにより、増幅回路４４は、ｔ２２の時点における増幅回路４４への入力電圧（この場合は、電荷検出増幅器４２の出力電圧）を基準にして、それ以降に入力された電圧を増幅して出力する。言い換えると、増幅回路４４は、初期化動作解除時点以降に、増幅回路４４の入力電圧に現れた電圧変動分を増幅して出力できる。
【０１１１】
ここで、上記ｔ２２の時点では、電荷検出増幅器４２の初期化動作が解除されているため、電荷検出増幅器４２の出力電圧には、１サンプリング周期の間は、一定と見なすことができる雑音電圧ｖｃｓａが現れている。また、この時点ｔ２２では、画像センサ２からは信号電荷が送られていない。さらに、ｋＴＣ雑音は、増幅回路４４の入力コンデンサＣ４３によって吸収されている。これらの結果、電荷検出増幅器４２の出力電圧のレベルは、雑音電圧ｖｃｓａを含む低周波雑音のレベルと略同じ値になる。
【０１１２】
したがって、増幅回路４４が、時点ｔ２２の入力電圧を基準にして、それ以降に入力された電圧を増幅して出力することによって、増幅回路４４の出力電圧から、電荷検出増幅器４２の低周波雑音に起因する誤差を除去できる。
【０１１３】
同様に、増幅回路５１は、前段の増幅回路４４が初期化動作を解除した時点（ｔ２３）では、初期化動作中であり、増幅回路５１の初期化動作は、ｔ２３の時点まで継続される。したがって、この期間（ｔ２２〜ｔ２３の期間）中も、増幅回路５１の出力電圧は、０〔Ｖ〕のままであり、この期間中は、前段の増幅回路４４の出力電圧に応じた電荷が、増幅回路５１の入力コンデンサＣｉ５１に蓄積される。また、上記ｋＴＣ雑音は、入力コンデンサＣｉ５１によって吸収される。
【０１１４】
さらに、ｔ２３の時点になって、増幅回路５１の初期化動作が解除されると、増幅回路５１は、ｔ２３の時点における増幅回路５１への入力電圧（この場合は、増幅回路４４の出力電圧）を基準にして、それ以降に入力された電圧を増幅して出力する。言い換えると、増幅回路５１は、初期化動作解除時点以降に、増幅回路５１の入力電圧に現れた電圧変動分を増幅して出力できる。
【０１１５】
ここで、ｔ２３の時点では、ｔ２４の時点以降に電荷検出増幅器４２に入力される信号電荷の影響が、増幅回路５１の入力に伝わっていない。また、増幅回路４４の出力電圧からは、電荷検出増幅器４２の低周波雑音に起因する誤差が既に除去されている。さらに、増幅回路４４のｋＴＣ雑音も入力コンデンサＣ４３によって吸収されている。したがって、増幅回路５１は、ｔ２３の時点における増幅回路５１への入力電圧を基準にして、それ以降に入力された電圧を増幅して出力することによって、増幅回路５１以前の段での低周波雑音に起因する誤差が除去された出力電圧を出力できる。
【０１１６】
なお、３段以上の場合であっても、より前段の増幅回路の方がより後段の増幅回路よりも早く初期化動作を解除することによって、各増幅回路は、それ以前の段での低周波雑音に起因する誤差が除去された出力電圧を出力できる。
【０１１７】
ここで、最終段の増幅回路５１の初期化動作解除時点（ｔ２３）は、当該増幅回路５１への入力電圧に、電荷検出増幅器４２への信号電荷の入力に起因する電圧変動が現れる時点よりも前に設定されている。本実施形態では、スイッチング素子ＳＷが導通する時点ｔ２４よりも前に、最終段の増幅回路５１の初期化動作時点ｔ２３が設定されている。
【０１１８】
したがって、最終段の増幅回路５１の出力電圧は、当該増幅回路５１自体で発生する誤差（出力オフセット電圧やｋＴＣノイズなど）を除くと、信号電荷による電荷検出増幅器４２の出力電圧変動分、すなわち、信号電荷の入力を開始した時点ｔ２４以降に電荷検出増幅器４２へ入力された信号電荷によって電荷検出増幅器４２の出力電圧に現れた電圧変動分を増幅した値になる。
【０１１９】
ここで、上記電圧変動分は、図６に示すサンプルホールド回路６２のサンプリングタイミングにおけるサンプリング値Ｓｍｐ２と、サンプルホールド回路６１のサンプリングタイミングにおけるサンプリング値Ｓｍｐ１（いずれも図５参照）との差である。
【０１２０】
したがって、上記単位ブロック４１ｂは、１つのサンプルホールド回路５２しか有していないにも拘わらず、２つのサンプルホールド回路６１・６２を有するＣＤＳ回路４５と同様に、電荷検出増幅器４２の低周波雑音を除去できる。
【０１２１】
また、本変形例に係る単位ブロック４１ｂは、複数段の増幅回路４４・５１を備えているので、全体の電圧増幅率が同じという条件で比較すると、増幅回路が１段の場合よりも、各段の増幅回路４４・５１…の電圧増幅率を低減できる。したがって、最終段の増幅回路５１自体で発生する誤差（特性オフセットなど）を低減できる。この結果、単位ブロック４１ｂは、信号電荷の増幅結果をより高精度に出力できる。
【０１２２】
【発明の効果】
本発明に係る電荷検出回路は、以上のように、反転入力端子がデータ線に接続された演算増幅器、該演算増幅器の反転入力端子および出力端子の間に設けられた帰還コンデンサ、並びに、該帰還コンデンサに並列に設けられたスイッチを有する電荷検出増幅器と、当該電荷検出増幅器の後段に設けられ、抵抗およびコンデンサからなる一次の低域濾波回路とを備え、上記データ線から入力される電荷を検出する電荷検出回路において、上記データ線の静電容量をＣｄａｔａ〔Ｆ〕、上記帰還コンデンサの静電容量をＣｆ〔Ｆ〕、上記演算増幅器の高周波領域での入力換算雑音電圧をｖｎ〔Ｖ／√Ｈｚ〕、ｋをボルツマン定数〔Ｊ／Ｋ〕、Ｔを絶対温度〔Ｋ〕とするとき、上記抵抗の抵抗値Ｒが、Ｒ　≦　（１／（１６・ｋ・Ｔ））×（１＋Ｃｄａｔａ／Ｃｆ）^２×ｖｎ^２を満たしている構成である。
【０１２３】
上記構成では、低域濾波回路を構成する抵抗の抵抗値が上記のように設定されているので、低域濾波回路を構成するために、信号の伝送路に抵抗が挿入された結果、当該抵抗による熱雑音が発生するにも拘わらず、当該熱雑音の大きさは、電荷検出増幅器の内在雑音に起因する雑音と比較して、十分小さい値に抑制できる。一方、低域濾波回路によって、電荷検出増幅器の演算増幅器が発生する熱雑音などに起因する高周波雑音を抑制できる。これらの結果、電荷検出回路の回路総体としての雑音を大きく削減できるという効果を奏する。
【０１２４】
本発明に係る電荷検出回路は、以上のように、反転入力端子がデータ線に接続された演算増幅器、該演算増幅器の反転入力端子および出力端子の間に設けられた帰還コンデンサ、並びに、該帰還コンデンサに並列に設けられたスイッチを有する電荷検出増幅器と、当該電荷検出増幅器の後段に設けられ、抵抗およびコンデンサからなる一次の低域濾波回路とを備え、上記データ線から入力される電荷を検出する電荷検出回路において、上記データ線の抵抗値をＲｄａｔａ〔Ω〕、データ線の静電容量をＣｄａｔａ〔Ｆ〕、上記帰還コンデンサの静電容量をＣｆ〔Ｆ〕、上記演算増幅器の高周波領域での入力換算雑音電圧をｖｎ〔Ｖ／√Ｈｚ〕、Ｔを絶対温度〔Ｋ〕とするとき、上記抵抗の抵抗値Ｒが、　Ｒ　≦　（１／４）×（Ｃｄａｔａ／Ｃｆ）^２×Ｒｄａｔａを満たしていることを特徴としている。
【０１２５】
上記構成では、低域濾波回路を構成する抵抗の抵抗値が上記のように設定されているので、低域濾波回路を構成するために、信号の伝送路に抵抗が挿入された結果、当該抵抗による熱雑音が発生するにも拘わらず、当該熱雑音の大きさは、データ線の抵抗による熱雑音と比較して、十分小さい値に抑制できる。一方、低域濾波回路によって、電荷検出増幅器の演算増幅器が発生する熱雑音などに起因する高周波雑音を抑制できる。これらの結果、電荷検出回路の回路総体としての雑音を大きく削減できるという効果を奏する。
【０１２６】
本発明に係る電荷検出回路は、以上のように、反転入力端子がデータ線に接続された演算増幅器、該演算増幅器の反転入力端子および出力端子の間に設けられた帰還コンデンサ、並びに、該帰還コンデンサに並列に設けられたスイッチを有する電荷検出増幅器と、当該電荷検出増幅器の後段に設けられ、抵抗およびコンデンサからなる一次の低域濾波回路とを備え、上記データ線から入力される電荷を検出する電荷検出回路において、上記データ線の抵抗値をＲｄａｔａ〔Ω〕、データ線の静電容量をＣｄａｔａ〔Ｆ〕、上記帰還コンデンサの静電容量をＣｆ〔Ｆ〕、上記演算増幅器の高周波領域での入力換算雑音電圧をｖｎ〔Ｖ／√Ｈｚ〕、ｋをボルツマン定数〔Ｊ／Ｋ〕、Ｔを絶対温度〔Ｋ〕とするとき、上記抵抗の抵抗値Ｒが、Ｒ　≦　（１／（１６・ｋ・Ｔ））×（１＋Ｃｄａｔａ／Ｃｆ）^２×ｖｎ^２＋（１／４）×（Ｃｄａｔａ／Ｃｆ）^２×Ｒｄａｔａを満たしている構成である。
【０１２７】
上記構成では、低域濾波回路を構成する抵抗の抵抗値が上記のように設定されているので、低域濾波回路を構成するために、信号の伝送路に抵抗が挿入された結果、当該抵抗による熱雑音が発生するにも拘わらず、当該熱雑音の大きさは、電荷検出増幅器の内在雑音に起因する雑音とデータ線の抵抗による熱雑音との和と比較して、十分小さい値に抑制できる。一方、低域濾波回路によって、電荷検出増幅器の演算増幅器が発生する熱雑音などに起因する高周波雑音を抑制できる。これらの結果、電荷検出回路の回路総体としての雑音を大きく削減できるという効果を奏する。
【０１２８】
本発明に係る電荷検出回路は、以上のように、上記構成に加えて、上記抵抗値Ｒｄａｔａは、集中定数とした場合の上記データ線の抵抗値をＲｓｄａｔａ〔Ω〕とするとき、Ｒｄａｔａ＝０．６５×Ｒｓｄａｔａである構成である。
【０１２９】
当該構成では、集中定数とした場合の抵抗値Ｒｓｄａｔａに０．６５をかけた値をデータ線の抵抗値Ｒｄａｔａとして、低域濾波回路の抵抗値を算出するので、データ線の抵抗値を分布定数として取り扱う方が適切な周波数領域でも、回路総体としての雑音を大きく抑制された電荷検出回路を実現できるという効果を奏する。
【０１３０】
本発明に係る電荷検出回路は、以上のように、上記各構成に加えて、上記低域濾波回路の後段に配されたコンデンサ帰還の反転増幅器を備え、当該反転増幅器の入力コンデンサが上記低域濾波回路のコンデンサとして兼用されている構成である。
【０１３１】
当該構成では、低域濾波回路のコンデンサとして、反転増幅器の入力コンデンサが用いられているので、反転増幅器に抵抗を追加するだけで、低域濾波回路を構成でき、増幅器を有する電荷検出回路の回路構成を簡略化できるという効果を奏する。
【０１３２】
本発明に係る電荷検出回路の回路定数設計方法は、以上のように、上記データ線の静電容量をＣｄａｔａ〔Ｆ〕、上記帰還コンデンサの静電容量をＣｆ〔Ｆ〕、上記演算増幅器の高周波領域での入力換算雑音電圧をｖｎ〔Ｖ／√Ｈｚ〕、ｋをボルツマン定数〔Ｊ／Ｋ〕、Ｔを絶対温度〔Ｋ〕とするとき、上記抵抗の抵抗値Ｒが、　Ｒ　≦　（１／（１６・ｋ・Ｔ））×（１＋Ｃｄａｔａ／Ｃｆ）^２×ｖｎ^２を満たすように、当該抵抗値Ｒを設定する工程と、上記抵抗値と、上記低域濾波回路のコンデンサの静電容量値との組み合わせによって、上記低域濾波回路を通過する信号の帯域を予め定められた範囲に制限できるように、上記コンデンサの静電容量値を設定する工程と、上記設定された静電容量値と、上記反転増幅器の帰還コンデンサの静電容量値との組み合わせによって、当該反転増幅器の倍率が予め定める値になるように、上記反転増幅器の帰還コンデンサの静電容量値を設定する工程とを含んでいる構成である。
【０１３３】
本発明に係る電荷検出回路の回路定数設計方法は、以上のように、上記データ線の抵抗値をＲｄａｔａ〔Ω〕、データ線の静電容量をＣｄａｔａ〔Ｆ〕、上記帰還コンデンサの静電容量をＣｆ〔Ｆ〕、上記演算増幅器の高周波領域での入力換算雑音電圧をｖｎ〔Ｖ／√Ｈｚ〕、Ｔを絶対温度〔Ｋ〕とするとき、上記抵抗の抵抗値Ｒが、　Ｒ　≦　（１／４）×（Ｃｄａｔａ／Ｃｆ）^２×Ｒｄａｔａを満たすように、当該抵抗値Ｒを設計する工程と、上記抵抗値と、上記低域濾波回路のコンデンサの静電容量値との組み合わせによって、上記低域濾波回路を通過する信号の帯域を予め定められた範囲に制限できるように、上記コンデンサの静電容量値を設定する工程と、上記設定された静電容量値と、上記反転増幅器の帰還コンデンサの静電容量値との組み合わせによって、当該反転増幅器の倍率が予め定める値になるように、上記反転増幅器の帰還コンデンサの静電容量値を設定する工程とを含んでいる構成である。
【０１３４】
本発明に係る電荷検出回路の回路定数設計方法は、以上のように、上記データ線の抵抗値をＲｄａｔａ〔Ω〕、データ線の静電容量をＣｄａｔａ〔Ｆ〕、上記帰還コンデンサの静電容量をＣｆ〔Ｆ〕、上記演算増幅器の高周波領域での入力換算雑音電圧をｖｎ〔Ｖ／√Ｈｚ〕、ｋをボルツマン定数〔Ｊ／Ｋ〕、Ｔを絶対温度〔Ｋ〕とするとき、上記抵抗の抵抗値Ｒが、　Ｒ　≦　（１／（１６・ｋ・Ｔ））×（１＋Ｃｄａｔａ／Ｃｆ）^２×ｖｎ^２＋（１／４）×（Ｃｄａｔａ／Ｃｆ）^２×Ｒｄａｔａを満たすように、当該抵抗値Ｒを設定する工程と、上記抵抗値と、上記低域濾波回路のコンデンサの静電容量値との組み合わせによって、上記低域濾波回路を通過する信号の帯域を予め定められた範囲に制限できるように、上記コンデンサの静電容量値を設定する工程と、上記設定された静電容量値と、上記反転増幅器の帰還コンデンサの静電容量値との組み合わせによって、当該反転増幅器の倍率が予め定める値になるように、上記反転増幅器の帰還コンデンサの静電容量値を設定する工程とを含んでいる構成である。
【０１３５】
これらの構成によれば、低域濾波回路の抵抗値を決定した後、低域濾波回路の静電容量値および反転増幅器の帰還コンデンサの容量値が決定されるので、低域濾波回路が制限する帯域、反転増幅器の倍率を不所望に変更することなく、低域濾波回路の抵抗値を、電荷検出回路の回路総体としての雑音を大きく削減可能な値に設定できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施形態を示すものであり、読み出し回路の単位ブロックのうち、電荷検出増幅器および低域濾波回路近傍を示す回路図である。
【図２】上記読み出し回路が設けられた撮像装置の要部構成を示す構成図である。
【図３】上記撮像装置に設けられた画像センサの構造を示すものであり、図２のＡ−Ａ線矢視断面図である。
【図４】上記読み出し回路の要部構成を示すブロック図である。
【図５】上記撮像装置の各部の動作を示すタイミングチャートである。
【図６】上記読み出し回路に設けられた相関ダブルサンプリング回路の構成例を示すブロック図である。
【図７】上記相関ダブルサンプリング回路の各部の動作を示すタイミングチャートである。
【図８】上記単位ブロックに設けられた電荷検出増幅器の内在雑音を示すものであり、上記画像センサの画素から電荷検出増幅器までの等価回路である。
【図９】上記内在雑音の特性を示すグラフである。
【図１０】上記読み出し回路の変形例を示すものであり、読み出し回路の要部構成を示すブロック図である。
【図１１】読み出し回路に設けられた増幅回路と低域濾波回路とでコンデンサを共用する場合の構成例を示す回路図である。
【図１２】上記読み出し回路の変形例を示すものであり、読み出し回路の要部構成を示す回路図である。
【図１３】上記読み出し回路の各部の動作を示すタイミングチャートである。
【図１４】従来技術を示すものであり、電荷検出回路の要部構成を示すブロック図である。
【符号の説明】
４１・４１ａ・４１ｂ　単位ブロック（電荷検出回路）
Ａ４２　　　　　　　　演算増幅器
Ｃｆ４２　　　　　　　帰還コンデンサ
Ｓ４２　　　　　　　　スイッチ
４２　　　　　　　　　電荷検出増幅器
ＤＬ　　　　　　　　　データ線
Ｒ４３　　　　　　　　抵抗
Ｃ４３　　　　　　　　コンデンサ
４３　　　　　　　　　低域濾波回路
４４　　　　　　　　　増幅回路（反転増幅器）[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a charge detection circuit capable of detecting signal charges with high accuracy, and a method for designing circuit constants thereof.
[0002]
[Prior art]
For example, as disclosed in Japanese Patent Application Laid-Open No. 2001-285724 (publication date: October 12, 2001), a charge detection circuit has conventionally been used to detect the amount of signal charge read from an X-ray sensor. It is used. In the charge detection circuit, as shown in FIG. 14, an input signal charge is converted into a voltage by a charge detection amplifier 102, and the voltage is amplified by an amplification circuit 104. Further, a low frequency noise is reduced from an output signal of the amplifier circuit 104 by a CDS circuit 105 that performs a correlated double sampling (CDS) operation, and is converted into a digital value by an ADC (Analog to Digital Converter) 106. You.
[0003]
Further, in a charge detection circuit that requires strong noise reduction, a low-pass filter (LPF) 103 is provided between the charge detection amplifier 102 and the amplifier circuit 104, and constitutes the charge detection amplifier 102. High-frequency noise mixed into the output signal of the charge detection amplifier 102 is removed by thermal noise or the like generated by the operational amplifier itself.
[0004]
[Problems to be solved by the invention]
However, in the above-described conventional configuration, since the resistance configuring the low-pass filtering circuit is interposed in the signal transmission path, there is a problem that the noise of the entire charge detection circuit may increase due to the thermal noise caused by the resistance itself. Occurs.
[0005]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a charge detection circuit capable of reliably reducing the noise of the entire charge detection circuit, and a method of designing circuit constants thereof. is there.
[0006]
[Means for Solving the Problems]
In order to solve the above problem, a charge detection circuit according to the present invention includes an operational amplifier having an inverting input terminal connected to a data line, a feedback capacitor provided between an inverting input terminal and an output terminal of the operational amplifier, and A charge detection amplifier having a switch provided in parallel with the feedback capacitor, and a primary low-pass filter circuit provided after the charge detection amplifier and including a resistor and a capacitor, and is input from the data line. In a charge detection circuit for detecting charges, the capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], and the input-converted noise voltage of the operational amplifier in a high-frequency region is vn [ V / √Hz], k is the Boltzmann constant [J / K], and T is the absolute temperature [K], the resistance value R of the above resistor is R ≦ (1 / (16 · k · T)) × (1 + Cdata / Cf) ² × vn ² Is satisfied.
[0007]
In the above configuration, since the resistance value of the resistor constituting the low-pass filtering circuit is set as described above, in order to constitute the low-pass filtering circuit, as a result of inserting the resistor into the signal transmission path, Is generated, the magnitude of the thermal noise can be suppressed to a sufficiently small value as compared with the noise caused by the intrinsic noise of the charge detection amplifier. On the other hand, the low-pass filtering circuit can suppress high-frequency noise caused by thermal noise generated by the operational amplifier of the charge detection amplifier. As a result, noise as a whole circuit of the charge detection circuit can be greatly reduced.
[0008]
According to another aspect of the present invention, there is provided a charge detection circuit including: an operational amplifier having an inverting input terminal connected to a data line; and a feedback capacitor provided between the inverting input terminal and the output terminal of the operational amplifier. A charge detection amplifier having a switch provided in parallel with the feedback capacitor; and a primary low-pass filter circuit provided after the charge detection amplifier and including a resistor and a capacitor. In the charge detection circuit for detecting the electric charge, the resistance value of the data line is Rdata [Ω], the capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], When the input-converted noise voltage in the high-frequency region of the amplifier is vn [V / √Hz] and T is the absolute temperature [K], the resistance value R of the resistor is R ≦ (１／) × ( Cdata / Cf) ² × Rdata is satisfied.
[0009]
In the above configuration, since the resistance value of the resistor constituting the low-pass filtering circuit is set as described above, in order to constitute the low-pass filtering circuit, as a result of inserting the resistor into the signal transmission path, However, the magnitude of the thermal noise can be suppressed to a sufficiently small value as compared with the thermal noise due to the resistance of the data line. On the other hand, the low-pass filtering circuit can suppress high-frequency noise caused by thermal noise generated by the operational amplifier of the charge detection amplifier. As a result, noise as a whole circuit of the charge detection circuit can be greatly reduced.
[0010]
According to another aspect of the present invention, there is provided a charge detection circuit including: an operational amplifier having an inverting input terminal connected to a data line; and a feedback capacitor provided between the inverting input terminal and the output terminal of the operational amplifier. A charge detection amplifier having a switch provided in parallel with the feedback capacitor; and a primary low-pass filter circuit provided after the charge detection amplifier and including a resistor and a capacitor. In the charge detection circuit for detecting the electric charge, the resistance value of the data line is Rdata [Ω], the capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], When the input-converted noise voltage in the high frequency region of the amplifier is vn [V / √Hz], k is the Boltzmann constant [J / K], and T is the absolute temperature [K], Anti value R is, R ≦ (1 / (16 · k · T)) × (1 + Cdata / Cf) ² × vn ² + (1/4) × (Cdata / Cf) ² × Rdata is satisfied.
[0011]
In the above configuration, since the resistance value of the resistor constituting the low-pass filtering circuit is set as described above, in order to constitute the low-pass filtering circuit, as a result of inserting the resistor into the signal transmission path, Despite the occurrence of thermal noise, the magnitude of the thermal noise is suppressed to a sufficiently small value compared to the sum of the noise due to the intrinsic noise of the charge detection amplifier and the thermal noise due to the resistance of the data line. it can. On the other hand, the low-pass filtering circuit can suppress high-frequency noise caused by thermal noise generated by the operational amplifier of the charge detection amplifier. As a result, noise as a whole circuit of the charge detection circuit can be greatly reduced.
[0012]
Further, in addition to the above configuration, the resistance value Rdata may be Rdata = 0.65 × Rsdata when the resistance value of the data line is Rsdata [Ω] when the lumped constant is used.
[0013]
In this configuration, the resistance value of the low-pass filter circuit is calculated as the resistance value Rdata of the data line by multiplying the resistance value Rsdata with the lumped constant by 0.65. Even in a frequency region where it is more appropriate to handle the charge detection circuit, it is possible to realize a charge detection circuit in which noise as a whole circuit is largely suppressed.
[0014]
Further, in addition to each of the above-described configurations, a capacitor feedback inverting amplifier disposed downstream of the low-pass filtering circuit may be provided, and an input capacitor of the inverting amplifier may also be used as a capacitor of the low-pass filtering circuit.
[0015]
In this configuration, since the input capacitor of the inverting amplifier is used as the capacitor of the low-pass filtering circuit, the low-pass filtering circuit can be configured simply by adding a resistor to the inverting amplifier, and the circuit of the charge detection circuit having the amplifier is provided. The configuration can be simplified.
[0016]
On the other hand, the circuit constant designing method of the charge detection circuit according to the present invention includes an operational amplifier having an inverting input terminal connected to a data line, a feedback capacitor provided between an inverting input terminal and an output terminal of the operational amplifier, and A charge detection amplifier having a switch provided in parallel with the feedback capacitor, a first-order low-pass filter circuit provided after the charge-detection amplifier and including a resistor and a capacitor, and a first-order low-pass filter circuit, A method for designing a circuit constant of a charge detection circuit for detecting an electric charge input from the data line, comprising an inverting amplifier of a capacitor feedback in which an input capacitor is also used as a capacitor of the low-pass filtering circuit. To solve the problem, the capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], and the high frequency of the operational amplifier is Cf [F]. When the input-converted noise voltage in the region is vn [V / √Hz], k is the Boltzmann constant [J / K], and T is the absolute temperature [K], the resistance value R of the above resistor is R ≦ (1 / (16 · k · T)) × (1 + Cdata / Cf) ² × vn ² The step of setting the resistance value R so as to satisfy the above, and the combination of the resistance value and the capacitance value of the capacitor of the low-pass filter circuit preliminarily sets the band of the signal passing through the low-pass filter circuit. A step of setting the capacitance value of the capacitor so that the capacitance value can be limited to a predetermined range, and the combination of the set capacitance value and the capacitance value of the feedback capacitor of the inverting amplifier. Setting the capacitance value of the feedback capacitor of the inverting amplifier so that the magnification of the inverting amplifier becomes a predetermined value.
[0017]
The circuit constant designing method of the charge detection circuit according to the present invention includes an operational amplifier having an inverting input terminal connected to the data line, a feedback capacitor provided between the inverting input terminal and the output terminal of the operational amplifier, and A charge detection amplifier having a switch provided in parallel with the feedback capacitor, a first-order low-pass filter circuit provided after the charge-detection amplifier and including a resistor and a capacitor, and a first-order low-pass filter circuit, A method for designing a circuit constant of a charge detection circuit for detecting an electric charge input from the data line, comprising an inverting amplifier of a capacitor feedback in which an input capacitor is also used as a capacitor of the low-pass filtering circuit. To solve the problem, the resistance of the data line is Rdata [Ω], the capacitance of the data line is Cdata [F], and the capacitance of the feedback capacitor is Where Cf [F], the input-converted noise voltage in the high-frequency region of the operational amplifier is vn [V / √Hz], and T is the absolute temperature [K], the resistance value R of the resistor is R ≦ (1 / 4) × (Cdata / Cf) ² × Rdata, a step of designing the resistance value R, and a combination of the resistance value and the capacitance value of the capacitor of the low-pass filter circuit, whereby a band of a signal passing through the low-pass filter circuit is determined. A step of setting the capacitance value of the capacitor so that the capacitance can be limited to a predetermined range, and the combination of the set capacitance value and the capacitance value of the feedback capacitor of the inverting amplifier. And setting the capacitance value of the feedback capacitor of the inverting amplifier so that the magnification of the inverting amplifier becomes a predetermined value.
[0018]
Further, the circuit constant designing method of the charge detection circuit according to the present invention includes an operational amplifier having an inverting input terminal connected to the data line, a feedback capacitor provided between the inverting input terminal and the output terminal of the operational amplifier, and A charge detection amplifier having a switch provided in parallel with the feedback capacitor, a first-order low-pass filter circuit provided after the charge-detection amplifier and including a resistor and a capacitor, and a first-order low-pass filter circuit, A method for designing a circuit constant of a charge detection circuit for detecting an electric charge input from the data line, comprising an inverting amplifier of a capacitor feedback in which an input capacitor is also used as a capacitor of the low-pass filtering circuit. To solve the problem, the resistance of the data line is Rdata [Ω], the capacitance of the data line is Cdata [F], and the capacitance of the feedback capacitor is When the amount is Cf [F], the input-converted noise voltage in the high-frequency region of the operational amplifier is vn [V / √Hz], k is the Boltzmann constant [J / K], and T is the absolute temperature [K]. The resistance value R of the resistor is R ≦ (1 / (16 · k · T)) × (1 + Cdata / Cf) ² × vn ² + (1/4) × (Cdata / Cf) ² × Rdata, the step of setting the resistance value R, and the combination of the resistance value and the capacitance value of the capacitor of the low-pass filter circuit, the band of the signal passing through the low-pass filter circuit. A step of setting the capacitance value of the capacitor so that the capacitance can be limited to a predetermined range, and the combination of the set capacitance value and the capacitance value of the feedback capacitor of the inverting amplifier. And setting the capacitance value of the feedback capacitor of the inverting amplifier so that the magnification of the inverting amplifier becomes a predetermined value.
[0019]
According to these configurations, after the resistance value of the low-pass filter circuit is determined, the capacitance value of the low-pass filter circuit and the capacitance value of the feedback capacitor of the inverting amplifier are determined. Without undesirably changing the band and the magnification of the inverting amplifier, the resistance value of the low-pass filtering circuit can be set to a value that can largely reduce the noise of the entire circuit of the charge detection circuit.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
One embodiment of the present invention will be described below with reference to FIGS. That is, the charge detection circuit according to the present embodiment is a circuit that minimizes noise as a whole circuit, and is suitable for, for example, detecting the charge of an image signal output from a solid-state imaging device in an imaging device. It is used for
[0021]
As shown in FIG. 2, the imaging apparatus 1 according to the present embodiment includes pixels PIX arranged in a matrix, and includes an image sensor 2 as a solid-state imaging device and a scanning line GL of the image sensor 2. A readout circuit for detecting charges (signal charges) input from the corresponding pixels PIX through the gate driver 3 to be driven and the data lines DL of the image sensor 2, and reading out the imaging result by the image sensor 2. 4 are provided.
[0022]
Hereinafter, before describing the details of the readout circuit 4, the schematic configuration and operation of the imaging device 1 will be described. For convenience of explanation, only when it is necessary to specify the position, for example, as in the i-th data line DL (i), it is necessary to specify the position by referring to it with a numeral or letter indicating the position. In the case where there is no name or a generic name, for example, characters indicating the position such as the data line DL are omitted for reference.
[0023]
That is, the image sensor 2 according to the present embodiment intersects a plurality of (for example, m) scanning lines GL (1) to GL (m) with each of the scanning lines GL (1) to GL (m). When a plurality of (for example, n) data lines DL (1) to DL (n) are provided and an arbitrary integer from 1 to n is i and an arbitrary integer from 1 to m is j, the data A pixel PIX (i, j) is provided for each combination of the line DL (i) and the scanning line GL (j). In the case of the present embodiment, each pixel PIX (i, j) includes two adjacent data lines DL (i) · DL (i + 1) and two adjacent scanning lines GL (j−1) · GL (j).
[0024]
Each pixel PIX (i, j) irradiates the switching element SW (i, j) whose conduction / cutoff is controlled in accordance with a signal from the scanning line GL (j) and the pixel PIX (i, j). And a storage capacitor C (i, j) connected to the data line DL (i) via the switching element SW (i, j). In the case of a thin film transistor (hereinafter, referred to as TFT) generally used as the switching element SW (i, j), the source of the TFT is connected to one electrode (a pixel electrode 33 described later) of the storage capacitor C (i, j). , The drain is connected to the data line DL (i), and the gate is connected to the scanning line GL (j).
[0025]
For example, when a photon such as an X-ray is incident on the image sensor 2, each of the pixels PIX (1,1) to PIX (n, m) accumulates a charge corresponding to the amount of incident light. It is stored in capacitors C (1,1) to C (n, m). Further, when the gate driver 3 selects a certain scanning line GL (j), for example, by outputting a high-level voltage to the certain scanning line GL (j), the pixel corresponding to the scanning line GL (j) is selected. In PIX (1, j) to PIX (n, j), the switching elements SW (1, j) to SW (n, j) conduct. As a result, the signal charges stored in the storage capacitors C (1, j) to C (n, j) flow out to the corresponding data lines DL (1) to DL (n) and are read by the read circuit 4. Can be
[0026]
Here, the gate driver 3 sequentially selects each of the scanning lines GL (1) to GL (m). Therefore, the readout circuit 4 transfers the signal charges from the respective storage capacitors C (1,1) to C (n, m) for all the pixels PIX (1,1) to PIX (n, m) of the image sensor 2. One image data consisting of pixel data from all the pixels PIX (1,1) to PIX (n, m) can be read.
[0027]
As an example, the case where the image sensor 2 is an X-ray sensor will be described. As shown in FIG. 3 as a cross-sectional view taken along line AA in FIG. 2, the image sensor 2 includes a substrate 21 made of glass or the like. , A photoelectric conversion layer 22 and a bias electrode 23 formed on the substrate 21. The photoelectric conversion layer 22 is formed of a photoconductive thin film such as amorphous selenium (hereinafter, referred to as a-Se), and the bias electrode 23 is formed of a conductor film that transmits X-rays (for example, (A metal film such as gold).
[0028]
On the other hand, on the surface on the photoelectric conversion layer 22 side of the substrate 21, the scanning lines GL, the data lines DL, and the switching elements SW and the storage capacitors C, which constitute the pixels PIX, are formed.
[0029]
In each pixel PIX, the storage capacitor C includes an auxiliary electrode 31 formed on the substrate 21, an insulating layer 32 formed on the auxiliary electrode 31, and an auxiliary electrode 31 formed on the insulating layer 32. 31 and a pixel electrode 33 opposed thereto. In the image sensor 2, wiring is performed so that a reference potential (Vref) common to all pixels PIX... Can be applied to the auxiliary electrode 31. Further, in the image sensor 2, wiring is performed so that a potential such that the potential difference between the auxiliary electrode 31 and the bias electrode 23 becomes a high voltage (for example, several thousand volts) can be applied to the bias electrode 23.
[0030]
When an X-ray photon P enters the image sensor 2 from the bias electrode 23 side, a pair of an electron and a hole is generated in the photoelectric conversion layer 22 by the X-ray photon P transmitted through the bias electrode 23. Here, when a positive voltage is applied to the bias electrode 23, holes move, and when a negative voltage is applied, electrons move to the pixel electrode 33 side and move to the incident position of the X-ray photon P. The pixel reaches the pixel electrode 33 of the pixel PIX at the corresponding position. The holes or electrons reaching the pixel electrode 33 are held by the storage capacitor C including the pixel electrode 33, the insulating layer 32, and the auxiliary electrode 31. FIG. 3 illustrates a case where a negative voltage is applied to the bias electrode 23 as an example.
[0031]
As a result, in the storage capacitor C of each pixel PIX, a charge corresponding to the amount of the X-ray photon P irradiated to the pixel PIX is stored as a signal charge. As described above, the positive or negative signal charge held in the storage capacitor C flows out to the corresponding data line DL when the switching element SW is turned on, and the charge amount (signal charge amount) ) Is read.
[0032]
In the above description, the case of the X-ray sensor has been described as an example. However, regardless of the visible / invisible state of light that can be detected by the image sensor 2, the photoelectric conversion unit converts the photons into electric charges and stores the charges. If the readout circuit 4 shown in FIG. 2 can read the signal of the electric charge from the photoelectric conversion unit, an image sensor 2 having another configuration can be used.
[0033]
On the other hand, the read circuit 4 according to the present embodiment is provided with unit blocks (charge detection circuits) 41... Corresponding to each of the data lines DL (1) to DL (n). As shown in FIG. 4, the unit block 41 is arranged in a charge detection amplifier (CSA) 42 that converts the amount of charge from the data line DL corresponding to itself into a voltage, and is disposed downstream of the charge detection amplifier 42. And a primary low-pass filter (LPF) 43 composed of a resistor and a capacitor, an amplifier 44 for amplifying an output signal of the charge detection amplifier 42 transmitted through the LPF 43, and an amplifier 44 by a correlated double sampling method. And a CDS circuit 45 for reducing the low-frequency noise of the output signal of the digital signal and outputting the reduced signal to the ADC 46.
[0034]
As shown in FIG. 1, the charge detection amplifier 42 includes an operational amplifier A42 having an inverting input terminal connected to the data line DL, and a feedback capacitor provided between the inverting input terminal and the output terminal of the operational amplifier A42. Cf42 and a switch S42 provided in parallel with the feedback capacitor Cf42. The reference voltage Vref is applied to the non-inverting input terminal of the operational amplifier A42. In the following, the reference voltage Vref is the ground level (0 [V]) unless otherwise specified.
[0035]
Conduction / interruption of the switch S42 is controlled by a control circuit (not shown), and the electric charge accumulated in the feedback capacitor Cf42 can be discharged by conduction of the switch S42. As a result, the feedback capacitor Cf42 is reset, and the charge detection amplifier 42 is initialized.
[0036]
Further, when the switch S42 is turned off, the electric charge inputted after the time when the switch S42 is turned off, that is, after the initialization operation is canceled is accumulated in the feedback capacitor Cf42 of the charge detection amplifier 42. Thereby, the charge detection amplifier 42 can output a voltage corresponding to the charge amount input after the time point.
[0037]
In the above configuration, before the gate driver 3 shown in FIG. 2 turns on the switching element SW of the image sensor 2 to start supplying the signal charge to the readout circuit 4 (t2 in FIG. 5), the control circuit (not shown) At time t0, the control signal RST to the charge detection amplifier 42 is changed to a value indicating initialization (high level in the example in the figure). Thus, as an initialization operation of each charge detection amplifier 42, each switch S42 is turned on.
[0038]
Further, at time t1, the control circuit changes the control signal RST to the charge detection amplifier 42 to a value indicating a normal state (low level in the example in the figure). As a result, the switch S42 of the charge detection amplifier 42 is shut off, and the initialization operation of the charge detection amplifier 42 is released. As a result, the charge detection amplifier 42 starts outputting a voltage corresponding to the charge amount input after the time point t1.
[0039]
On the other hand, at time t2, the gate driver 3 turns on the switching element SW of the image sensor 2 and the supply of signal charges to the readout circuit 4 is started. Accordingly, the output voltage of the charge detection amplifier 42 starts to increase.
[0040]
When a predetermined time (period from t2 to t3: readout period) elapses as a sufficient time for the image sensor 2 to supply the signal charge to the readout circuit 4 and the time comes to t3, the gate driver 3 The switching element SW is turned off, and the pixel PIX including the switching element SW starts to accumulate charges corresponding to the amount of light irradiated to itself in preparation for the next readout period. On the other hand, in this state, the video signal output from the charge detection amplifier 42 has a voltage of a level corresponding to the charge read from the image sensor 2 during the reading period.
[0041]
The video signal is transmitted to the amplifier circuit 44 via the LPF 43. Thereby, high frequency noise mainly caused by thermal noise is removed from the video signal. As a source of the high-frequency noise, an operational amplifier A42 constituting the charge detection amplifier 42 is representative.
[0042]
On the other hand, the amplifier circuit 44 amplifies the video signal transmitted via the LPF 43, and the CDS circuit 45 outputs the sampling value Smp1 of the video signal at the time before the input of the signal charge (the time between t1 and t2). The difference from the sampling value Smp2 at the time after the input (time t3 to t4) is output.
[0043]
Here, in general, low frequency noise is superimposed on the image signal output from the charge detection amplifier 42 in addition to the high frequency component mainly caused by thermal noise, which adversely affects the image quality. The main cause of the low-frequency noise is flicker noise generated by the operational amplifier A42 (described later) constituting the charge detection amplifier 42 that converts signal charges into voltage.
[0044]
However, in the above configuration, the CDS circuit 45 outputs the difference between the sampling value Smp1 of the video signal before the signal charge is input and the sampling value Smp2 at the time after the input. Here, the low-frequency noise has a period that is sufficiently longer than the length between the two sampling points (sampling pulse interval Tdsi). Therefore, the levels of the low-frequency noise at the two sampling points have substantially the same value. is there. Therefore, even if low frequency noise is superimposed on the video signal due to intrinsic noise such as flicker noise inherent in the charge detection amplifier 42, the low frequency noise is removed from the output signal of the CDS circuit 45.
[0045]
For example, as shown in FIG. 6, the CDS circuit 45 includes sample and hold circuits 61 and 62 connected to the output of the charge detection amplifier 42, and one of the sample and hold circuits 61 is shown in FIG. As described above, the output of the charge detection amplifier 42 is sampled at the time point t13 before the time period t14 to t15 during which the signal charge is input to the charge detection amplifier 42. Further, the other sample and hold circuit 62 samples the output of the charge detection amplifier 42 at a time point t17 after the time period t14 to t15. Further, the differential circuit 63 of the CDS circuit 45 outputs the difference between the sampled values of the sample hold circuits 61 and 62, and the output of the differential circuit 63 is converted into a digital value by the ADC 46 shown in FIG. Digital value image data is output.
[0046]
The charge detection amplifier 42 is initialized in a period t10 to t11 before the signal charge is input, and the initialization operation of the charge detection amplifier 42, the sampling of the sample hold circuit 61, the input of the signal charge, and the sample hold The sampling of the circuit 62 is repeated every sampling period Ts.
[0047]
Here, in the unit block 41 according to the present embodiment, not only the low frequency noise can be removed from the video signal by the CDS circuit 45, but also the high frequency noise can be removed by the LPF 43.
[0048]
However, as shown in FIG. 1, the LPF 43 according to the present embodiment is a primary low-pass filtering circuit including a resistor R43 and a capacitor C43, and the resistor R43 is interposed in a transmission path of a video signal. Therefore, while the high-frequency noise can be removed by the LPF 43, there is a risk that non-negligible noise may be mixed into the video signal due to an increase in thermal noise due to the insertion of the resistor R43.
[0049]
On the other hand, in the charge detection circuit according to the present embodiment, the resistance of the resistor R43 of the LPF 43 is set as follows to design the charge detection circuit as a whole so as to minimize noise. I have. Thus, for example, in the case of an X-ray sensor, the dose of irradiated X-rays can be reduced, so that a patient-friendly X-ray imaging device can be realized.
[0050]
Specifically, when the intrinsic noise vn of the charge detection amplifier 42 is considered, an equivalent circuit when the charge detection amplifier 42 detects the signal charge charged in one pixel PIX is as shown in FIG.
[0051]
In the equivalent circuit, the input terminal T1 of the charge detection amplifier 42 is connected to one end of the storage capacitor C via the data line DL expressed as the wiring resistance Rdata and the switching element SW of the pixel PIX. The other end of the storage capacitor C is kept at a predetermined potential such as a ground level. Further, in the above equivalent circuit, the wiring capacitance Cdata of the data line DL is interposed between the data line DL and the ground level. Further, an internal noise source (magnitude vn [V / 電荷 Hz]) of the charge detection amplifier 42 is provided between the connection point between the feedback capacitor Cf42 of the charge detection amplifier 42 and the input terminal T1 and the inverting input terminal of the operational amplifier A42. ) Is interposed.
[0052]
As described above, since the intrinsic noise source of the charge detection amplifier 42 equivalently enters the inside of the feedback loop of the charge detection amplifier 42, the noise voltage vcsa appearing at the output of the charge detection amplifier 42 is expressed by the following equation (1). As shown in
vcsa = (1 + Cdata / Cf42) .vn (1)
The intrinsic noise vn is greatly multiplied by the characteristics of the charge detection amplifier 42 and appears at the output of the charge detection amplifier 42 as shown in the above equation (1). In the above equation, Cdata and Cf42 are the capacitance [F] of the wiring capacitance Cdata and the feedback capacitor C42.
[0053]
The wiring capacitance Cdata of the data line DL is, for example, about several tens [pF] to about 100 [pF] in a sensor using a panel having a large physical dimension such as an X-ray sensor panel. As a result, the intrinsic noise vn is particularly greatly multiplied and appears in the output of the charge detection amplifier 42. Therefore, in the case of such a sensor, the influence of the intrinsic noise of the readout circuit 4 is greater than that of a sensor having a small physical size such as a semiconductor sensor such as a CMOS (Complementary MOS) or a CCD (Charge-Coupled Device). Stricter countermeasures against intrinsic noise are needed.
[0054]
The intrinsic noise vn of the charge detection amplifier 42 generally has a characteristic that monotonously decreases as the frequency increases, as shown in FIG. In a high-frequency range as shown in FIG. This is because the noise source in the high frequency range is mainly thermal noise generated by a resistance component constituting a circuit.
[0055]
Here, according to the noise theory, when vn is constant, the noise voltage as a whole is proportional to the square root of the band. Therefore, the smaller the band, the lower the noise voltage appearing at the output of the circuit.
[0056]
For example, if the band of the circuit when the LPF 43 is not provided is 10 [MHz], and if the band can be limited to 100 [kHz] by the LPF 43, the noise voltage appearing at the output of the circuit due to the high frequency component of the intrinsic noise is reduced. It can be reduced to 1/10.
[0057]
This is the effect of the provision of the LPF 43. For example, when it is necessary to suppress noise to an extremely small level as in a signal reading circuit of an X-ray sensor, the presence of the LPF 43 is an essential requirement.
[0058]
On the other hand, in the present embodiment, since the resistor R43 is interposed in the transmission path of the video signal to configure the LPF 43, the resistor R43 itself also becomes a noise source of thermal noise, and the video signal transmitted via the LPF 43 Is input not only the noise voltage vcsa due to the intrinsic noise vn shown in the above equation (1), but also the noise voltage vrtr43 due to the thermal noise of the resistor R43.
[0059]
Here, the thermal noise vrt [V / √Hz] due to the resistance R is expressed by the following equation (2).
vrt = (4 · k · T · R) ^1/2 … (2)
It becomes. In the above equation, k is a Boltzmann constant [J / K], and T is an absolute temperature [K]. R is the resistance value [Ω] of the resistor (in this case, the resistor R43) serving as a noise source.
[0060]
On the other hand, since there is no correlation between the two noises vcsa and vrtr43, the noise vmain obtained by combining both noises is represented by the following equation (3):
vmain = (vcsa ² + Vrtr43 ² ) ^1/2 … (3)
And the noise vmain is superimposed on the video signal.
[0061]
Here, it is basically desired to design the noise voltage vcsa caused by the intrinsic noise vn as small as possible in order to reduce the overall circuit. On the other hand, if the noise voltage vrtr43 due to the resistor R43 inserted to form the LPF 43 is significantly higher than the noise voltage vcsa, the effect of designing the intrinsic noise vn to be small is lost. Therefore, it is desired to set the resistor R43 so that vrtr43 << vcsa.
[0062]
Here, if vrtr43 = (１／) · vcsa, then vmain = 1.12vcsa, and the noise voltage vmain superimposed on the video signal transmitted via the LPF 43 due to the thermal noise of the resistor R43 itself is 10%. About bigger. Similarly, if vrtr43 = (1/3) · vcsa, vmain = 1.05vcsa, and if vrtr43 = (１／) · vcsa, vmain = 1.03vcsa. Therefore, when the noise voltage vrtr43 is equal to or less than (以下) · vcsa, it is significantly small, and when the noise voltage vrtr43 is equal to or less than (１／) · vrtr43, it is ideal. As a result, it is desired to set the value of the resistor R43 so that at least the noise voltage vrtr43 becomes (１／) · vcsa or less.
[0063]
Therefore, in order to satisfy this condition, the resistance R43 is determined by the following inequality (4).
R43 ≦ {1 / (16 · k · T)} × {1 + Cdata / Cf42} ² × vn ² … (4)
Must be set. In the following, there are two uncorrelated noises, and when one is less than or equal to の of the other, the latter is referred to as sufficiently small in terms of noise theory with respect to the former.
[0064]
Here, in a general X-ray sensor, Cdata >> Cf42 is satisfied. In this case, the above inequality (4) is expressed by the following inequality (5).
R43 ≦ {1 / (16 · k · T)} × (Cdata / Cf42) ² × vn ² … (5)
become.
[0065]
It should be noted that the intrinsic noise (input-converted noise voltage) vn cannot always be absolutely defined (for example, at what [Hz]) depending on the characteristics of the operational amplifier A42 used for the charge detection amplifier 42. -In an operational amplifier having a MOS structure, generally, the thermal noise is almost dominant between 10 [kHz] and 100 [kHz]. Therefore, in general, a value at a certain frequency (for example, a value of an input-converted noise voltage at 100 [kHz]) may be extracted.
[0066]
As an example, when the intrinsic noise vn = 10 [nV / √Hz], Cdata = 32 [pF], and Cf42 = 4 [pF], the upper limit of the resistance value of the resistor R43 constituting the LPF 43 is 122 [kΩ]. Become.
[0067]
By the way, the noise voltage appearing in the output voltage of the charge detection amplifier 42 is not only the noise voltage vcsa due to the intrinsic noise of the charge detection amplifier 42 but also the thermal noise of the resistance component of the data line DL as described above. There is also a noise voltage vrtdata.
[0068]
Therefore, the noise voltage vrtdl appearing at the output of the charge detection amplifier 42 is expressed by the following equation (6):
vrtdl = (Cdata / Cf42) × vrtdata (6)
It becomes. Here, vrtdata is a value when the resistance value Rdata of the data line DL is substituted into the above-described equation (2).
[0069]
Here, in the frequency region where it is more appropriate to treat components such as resistance as distributed constants as in the present embodiment, the magnitude of the thermal noise of the actual line is the thermal noise generated by the resistor treated as a lumped constant. It is different from the size.
[0070]
For example, thermal noise generated by a resistance component at a portion far from the charge detection amplifier 42 is transmitted to the charge detection amplifier 42 via the remaining data line DL, but exists as a distributed constant in the data line DL. Because of the presence of the resistance component and the capacitance component, a low-pass filtering circuit is formed. The function as the low-pass filtering circuit differs depending on the position from the data line DL to the charge detection amplifier 42. Therefore, the magnitude of the thermal noise of the actual line is smaller than the theoretical thermal noise generated by the resistance of the data line DL measured as the lumped constant.
[0071]
Therefore, assuming that the resistance of the data line DL as a lumped constant is Rsdata, an appropriate value Rdata for calculating the actual thermal noise of the line is represented by the following equation (7):
Rdata = η × Rsdata (7)
And η is approximately 0.65 when calculated by simulation.
[0072]
The noise voltage vrtdl is also sufficiently smaller than the noise voltage vcsa (noise voltage shown in the above equation (1)) due to the intrinsic noise vn, similarly to the noise voltage vrtr43 caused by the resistor R43. Is more desirable.
[0073]
Therefore, as shown in the following equation (8),
vrtdl ≦ (1/2) × vcsa
(Cdata / Cf42) × vrtdata ≦ (1/2) × (1 + Cdata / Cf42) × vn (8)
Then, the thermal noise vrtdl due to the resistance Rdata of the data line DL provided on the sensor panel of the image sensor 2 hardly affects the noise voltage appearing in the output voltage of the charge detection amplifier 42.
[0074]
Here, as described above, in a general X-ray sensor, Cdata >> Cf42 is satisfied, so that the above equation (8) is expressed by the following equation (9).
vrtdata ≦ (1/2) × vn (9)
It becomes.
[0075]
For example, when the resistance Rdata of the data line DL is 10 [kΩ], that is, the resistance value Rsdata when treated as a lumped constant is 15 [kΩ], the thermal noise vrtdata is about 13 [nV / √Hz], so that if vn is about 26 [nV / √Hz] or less, the thermal noise vrtdata of the data line DL becomes a magnitude that cannot be ignored. As an example, when the intrinsic noise vn of the charge detection amplifier 42 is 13 [nV / √Hz], the combined noise is about 18 [nV / √Hz], which is not negligible. Further, when the intrinsic noise vn of the charge detection amplifier 42 is further reduced, the thermal noise vrtdata of the data line DL becomes the dominant term.
[0076]
As described above, when the thermal noise vrtdata of the data line DL is the dominant term, the noise voltage Vrtr43 caused by the resistor R43 is similar to the noise voltage vcsa caused by the intrinsic noise with respect to the noise voltage vrtdl. It is desirable that it be suppressed to 1/2 or less.
[0077]
Therefore, in order to satisfy the condition, the condition that the resistance value R44 of the resistor R43 must satisfy is as shown in the following inequality (10).
(4 ・ k ・ T ・ R43) ^1/2 ≦ (1/2) × ｛(Cdata / Cf42) × (4 · k · T · Rdata) ^1/2 ｝… (10)
Becomes
R43 ≦ (１／) × (Cdata / Cf42) ² × Rdata ... (11)
It becomes.
[0078]
Therefore, as in the above numerical example, if the intrinsic noise vn = 10 [nV / √Hz], Cdata = 32 [pF], and Cf42 = 4 [pF], the upper limit of the resistance value of the resistor R43 constituting the LPF 43 Is 160 [kΩ].
[0079]
By the way, in the above equation (5), the case where the noise voltage vrtdata due to the resistance component of the data line DL can be substantially ignored will be described. A case has been described in which the noise voltage vcsa caused by the intrinsic noise vn of the charge detection amplifier 42 can be substantially ignored, as the dominant term in the noise voltage of.
[0080]
On the other hand, a more general case will be described below without ignoring the two noise voltages vcsa and vrtdata. Specifically, since there is no correlation between these noises vcsa and vrtdata, a noise voltage vcsaout in which both noises are combined is expressed by the following equation (12):
vcsaout = (vcsaout ² + Vrtdl ² ) ^1/2 … (12)
Is represented by In the above equation, vrtdl is a noise voltage appearing at the output of the charge detection amplifier 42 due to the noise voltage vrtdata as shown in the above equation (6).
[0081]
Therefore, if the thermal noise vrtr43 due to the resistor R43 is sufficiently smaller than the noise voltage vcsaout expressed by the above equation (12), the thermal noise of the resistor R43 can be almost ignored.
[0082]
Here, similarly to the above equation (5) and the like, if a condition of 1/2 or less is applied as a condition for being sufficiently small (significantly small), the thermal noise vrtr43 becomes the following inequality (13). As shown,
vrtr43 ≦ (1/2) × vcsaout (13)
It becomes.
[0083]
Further, when Equations (1), (2), (6) and (12) described above are applied to Equation (13), as shown in the following inequality (14),
R43 ≦ (1 / (16 · k · T)) × (1 + Cdata / Cf) ² × vn ² + (1/4) × (Cdata / Cf) ² × Rdata… (14)
It becomes.
[0084]
As an example, if vn = 10 [nV / √Hz], Cdata = 32 [pF], Cf42 = 4 [pF], and Rdata = 10 [kΩ], that is, if Rsdata = 15 [kΩ], the upper limit of R43 is , 282 [kΩ].
[0085]
Here, in general, if the capacitance of the capacitor is increased, the operational amplifier A42 of the charge detection amplifier 42 needs to have a large driving capability. Therefore, the above inequalities (5), (11) and (14) are not taken into consideration. When the circuit constants of the capacitor C43 and the resistor R43 of the LPF 43 are determined, the capacitance value of the capacitor C43 tends to be set small, and the resistance value of the resistor R43 tends to be set large. In addition, when integrating a charge detection circuit, it is more difficult to increase the capacitance value of the capacitor than to increase the resistance value of the resistor. Since the area becomes large, the resistance value of the resistor R43 tends to be set large also from this point. For example, assuming that the time constant of the LPF 43 is 2 [μs], the capacitance value of the capacitor C43 is reduced to about 2 [pf] if the inequality (5), (11) and (14) is not taken into consideration. In many cases, the resistance value of the resistor R43 is set to about 1 [MΩ].
[0086]
On the other hand, in the charge detection circuit according to the present embodiment, the resistance value of the resistor R43 is set so as to satisfy the inequality (14) (R43 ≦ 282 [kΩ] in the above numerical example). . As a result, even though the LPF 43 is added and the noise voltage including the noise voltage caused by the thermal noise of the resistance component of the data line DL is sufficiently suppressed, the increase in the noise voltage caused by the addition of the LPF 43 is suppressed. The voltage can be sufficiently suppressed as compared with the voltage vcsa and the noise voltage vrtdata.
[0087]
Equations (5) and (11) above are equations in the case where one of the terms on the right side of equation (14) can be almost ignored. For example, when a panel having a small physical dimension is used, Rdata is used. Is small and the second term can be almost neglected, the resistance value of the resistor R43 should be set so as to satisfy the inequality (5). Conversely, for example, when a panel having a large physical size is used, the contribution of Rdata is large compared to the contribution of the intrinsic noise vn to the equation (12), and the first term can be neglected sufficiently. In this case, the resistance value of the resistor R43 may be set so as to satisfy Expression (11).
[0088]
By the way, as described above, the case where the CDS circuit 45 is disposed after the amplifier circuit 44 as shown in FIG. 4 has been described as an example. However, the present invention is not limited to this. For example, the unit block 41a shown in FIG. As described above, the CDS circuit 45 may be arranged before the amplifier circuit 44. However, as shown in FIG. 4, when the amplifier circuit 44 is provided before, the input capacitor constituting the amplifier circuit 44 can be used also as the capacitor constituting the LPF 43, so that the circuit configuration can be simplified.
[0089]
Specifically, as shown in FIG. 11, the amplifying circuit 44 in the case of also using a capacitor is an inverting amplifier of a capacitor feedback, and operates between an operational amplifier A44 and an inverting input terminal and an output terminal of the operational amplifier A44. And a switch S44 provided in parallel with the feedback capacitor Cf44. The inverting input terminal of the operational amplifier A44 is connected to the output terminal of the charge detection amplifier 42 via a capacitor C43 forming the LPF 43 and a resistor R43 forming the LPF 43. It also operates as an input capacitor for circuit 44. The output terminal of the operational amplifier A44 is connected to the next stage circuit (in this case, the CDS circuit 45) as the output terminal of the amplifier circuit 44. The reference voltage Vref is applied to the non-inverting input terminal of the operational amplifier A44.
[0090]
The switch S44 is controlled to be turned on / off by a control circuit (not shown). When the switch S44 is turned on, the charge remaining in the feedback capacitor Cf44 is discharged by the previous calculation or the like. As a result, the feedback capacitor Cf44 is reset, and the amplifier circuit 44 is initialized.
[0091]
Further, when the switch S44 is turned off, the amplifier circuit 44 can invert and amplify the input signal voltage and output it at a magnification MA1 = | C43 / Cf44 |. In the formula, C43 and Cf44 are referred to as the capacitance values of the capacitors C43 and Cf44.
[0092]
Also, the capacitance value of the input capacitor C43 is used to change the band of the video signal in accordance with the combination of the resistance value of the resistor R43 set so as to satisfy the above equations (5) and (11). (For example, 100 [kHz]). Further, the capacitance value of the feedback capacitor Cf44 is set such that the magnification MA1 of the amplifier circuit 44 becomes a predetermined value by a combination of the capacitance value of the feedback capacitor Cf44 and the input capacitor C43. As described above, when the capacitance value of the feedback capacitor Cf44 is determined after setting the capacitance value of the input capacitor C43, for example, a sufficient magnification MA1 may be set depending on the capacitance of a capacitor that can be manufactured. If it cannot be obtained, a plurality of stages of amplifier circuits 44 may be provided as described later, and the number of stages of the amplifier circuits 44 may be set so as to obtain a sufficient magnification as a whole.
[0093]
In the above configuration, since the input capacitor C43 of the amplifier circuit 44 is further used as the capacitor C43 of the LPF 43, the LPF 43 can be configured only by adding the resistor R43. As a result, an increase in circuit scale can be prevented.
[0094]
In the above description, as shown in FIG. 6, a sample-and-hold circuit 61 that samples a video signal before the signal charge is input, and a sample-and-hold circuit that samples the video signal after the signal charge is input. Although the description has been given by taking as an example the case where the CDS circuit 45 that includes the circuit 62 and outputs the difference between the two is provided, the amplifier circuit 44 itself outputs the output voltage of the charge detection amplifier 42 before the signal charge is input. The same effect can be obtained even if the CDS circuit 45 is omitted, as long as the voltage inputted thereafter can be amplified and output with reference to. In the above description, the case where the amplifier circuit 44 has a single stage has been described as an example. However, similar effects can be obtained even if the amplifier circuit 44 is configured by a plurality of stages.
[0095]
In the following, taking the case where the amplifier circuit 44 has two stages (amplifier circuits 44 and 51) as an example, by controlling the control timing of the amplifier circuits 44 and 51, the amplifier circuits 44 and 51 themselves can be used before the signal charge is input. A configuration for amplifying a voltage input thereafter with reference to an output voltage of the charge detection amplifier 42 will be described.
[0096]
That is, in the unit block 41b of the readout circuit 4 according to the present modification, as illustrated in FIG. The amplifier circuit 51 includes an operational amplifier A51, a feedback capacitor Cf51, a switch S51, and an input capacitor Ci51, which are connected in the same manner as the amplifier circuit 44. Thus, when the switch S51 is turned off, the amplifier circuit 51 can invert and amplify the input signal voltage with the magnification MA2 = | Ci51 / Cf51 | and output it.
[0097]
However, the input terminal of the amplifier circuit of each stage (for example, 51) is connected to the output terminal of the amplifier circuit of the previous stage (for example, 44), and the output terminal of the amplifier circuit of each stage is connected to the input terminal of the amplifier circuit of the next stage. Connected to terminal. The output terminal of the last-stage amplifier circuit (for example, 51) is connected to the ADC 46 via the sample-and-hold circuit 52.
[0098]
In the unit block 41b having the above configuration, an entire circuit initialization period is provided, and the charge detection amplifier 42 and the amplification circuits 44 and 51 of each stage conduct, for example, the respective switches S42, S44, and S51. Then, an initialization operation is performed during the entire circuit initialization period. Also, of the circuits 42, 44, and 51 that are performing the initialization operation during the entire circuit initialization period, the earlier circuit cancels the initialization operation earlier than the later circuit.
[0099]
Here, the gate driver 3 shown in FIG. 2 performs each scanning so that the signal charge from the image sensor 2 is input to the charge detection amplifier 42 after the initialization operation of the final-stage amplification circuit 51 is released. The sample and hold circuit 52 controls the output of the last-stage amplifier circuit 51 after the voltage appearing at the output of the charge detection amplifier 42 is transmitted to the output of the last-stage amplifier circuit 51 by the charge. Is sampled.
[0100]
When the sampling is completed, each of the circuits 42, 44, and 51 performs the initialization operation again, and then cancels the initialization operation of the circuit in the earlier stage earlier than the circuit in the later stage. It waits for the next signal charge input.
[0101]
More specifically, before the gate driver 3 shown in FIG. 2 turns on the switching element SW of the image sensor 2 to start supplying the signal charge to the readout circuit 4 (t24), at the time t20, the charge detection amplifier is started. 42. The control signals RST, C_MA1, and C_MA2 to the amplifier circuits 44 and 51 are changed to values indicating initialization (high level in the example in the figure). As a result, the switches S42, S44, and S51 conduct as the initialization operation of the circuits 42, 44, and 51.
[0102]
During the period from t20 to t21 (all circuit initialization period TA), all the switches S42, S44, S51 of the circuits 42, 44, 51 are conducting, and at the time of t21, the charge detection amplifier 42 Only the control signal RST changes to a value indicating a normal state (low level in the example in the figure). As a result, of the switches S42, S44, and S51, the switch S42 of the charge detection amplifier 42 is first shut off, and the initialization operation of the charge detection amplifier 42 is released.
[0103]
Further, after the time point t21, the period T2 elapses and at the time point t22, the control signal C_MA1 to the first-stage amplifier circuit 44 also changes to a value indicating a normal state. As a result, the switch S44 of the amplifier circuit 44 is turned off, and the initialization operation of the amplifier circuit 44 is released. Similarly, after the time point t22, the period T3 elapses, and at the time point t23, the control signal C_MA2 to the final-stage amplifier circuit 51 also has a value indicating the normal state, and the switch S51 of the amplifier circuit 51 is also shut off. Is done.
[0104]
Note that the lengths of the periods T2 and T3 are determined by the cutoff of the switches S42 and S44 provided in the charge detection amplifier 42 and the amplifier circuit 44 in the preceding stage, and the kTC generated in the input capacitors C43 and Ci51 of the amplifier circuits 44 and 51, respectively. The noise is set long enough to be absorbed by the input capacitors C43 and Ci51.
[0105]
Thereafter, during a period from t24 to t25, the gate driver 3 shown in FIG. 2 turns on the switching element SW of the image sensor 2. Thus, the signal charge charged in the storage capacitor C of the pixel PIX flows out to the data line DL as an image signal. The time from t24 to t25 is set to be long enough for the signal charges to flow out to the data line DL.
[0106]
Further, based on a control signal C_SH from a control circuit (not shown), the sample and hold circuit 52 samples the output of the last-stage amplifier circuit 51 from time t26 to t27, and holds the value at time t27. During the period from t25 to t27, the voltage appearing at the output of the charge detection amplifier 42 due to the signal charge is transmitted to the output of the final-stage amplifier circuit 51, and the sampled and held circuit 52 correctly outputs the transmitted output. It is set long enough to allow sampling.
[0107]
After the sampling and holding circuit 52 samples at time t27, the circuits 42, 44, and 51 again enter the reset period at time t28. Thereby, one sampling period (period from t20 to t28) ends, and the unit block 41b enters the next sampling period.
[0108]
In the above configuration, since the switch S42 is conducting during the initialization operation of the charge detection amplifier 42 (period from t20 to t21), the output voltage of the charge detection amplifier 42 is 0 [V]. Is released, the inverting input terminal of the operational amplifier A42 in the charge detection amplifier 42 enters a floating state. Thus, the charge detection amplifier 42 converts the charge input to the input terminal T1 after the time point t1 into a voltage and outputs the voltage. Also, due to the above-described intrinsic noise vn (see FIG. 8), the noise voltage vcsa expressed by the above-described equation (1) appears in the output voltage of the charge detection amplifier 42. In addition, kTC noise appears in the output voltage of the charge detection amplifier 42 due to the cutoff of the switch S42 when the initialization operation is released.
[0109]
However, at the time when the initialization operation of the charge detection amplifier 42 is canceled (time t21), the next-stage circuit, that is, the amplification circuit 44, is still performing the initialization operation, and performs the initialization operation until time t22. continuing. As a result, during this period (the period from t21 to t22), the output voltage of the amplifier circuit 44 remains at 0 [V], and the charge corresponding to the noise voltage vcsa is accumulated in the input capacitor C43 of the amplifier circuit 44. Is done. Further, the kTC noise is absorbed by the input capacitor C43.
[0110]
On the other hand, when the initialization operation of the amplifier circuit 44 is canceled at time t22, the inverting input terminal of the operational amplifier A44 in the amplifier circuit 44 is in a floating state. As a result, the amplifier circuit 44 amplifies and outputs the voltage input thereafter with reference to the input voltage to the amplifier circuit 44 at time t22 (in this case, the output voltage of the charge detection amplifier 42). . In other words, the amplifier circuit 44 can amplify and output the voltage fluctuation appearing in the input voltage of the amplifier circuit 44 after the initialization operation is canceled.
[0111]
Here, at time t22, since the initialization operation of the charge detection amplifier 42 has been released, the output voltage of the charge detection amplifier 42 has a noise voltage vcsa that can be regarded as constant during one sampling period. Is appearing. At this point in time t22, no signal charge has been sent from the image sensor 2. Further, the kTC noise is absorbed by the input capacitor C43 of the amplifier circuit 44. As a result, the level of the output voltage of the charge detection amplifier 42 becomes substantially the same as the level of the low-frequency noise including the noise voltage vcsa.
[0112]
Accordingly, the amplification circuit 44 amplifies and outputs the voltage input thereafter with reference to the input voltage at the time point t22, thereby converting the output voltage of the amplification circuit 44 into low-frequency noise of the charge detection amplifier 42. The resulting error can be eliminated.
[0113]
Similarly, the amplification circuit 51 is performing the initialization operation at the time (t23) when the amplification circuit 44 at the preceding stage cancels the initialization operation, and the initialization operation of the amplification circuit 51 is continued until time t23. Therefore, also during this period (period t22 to t23), the output voltage of the amplifier circuit 51 remains at 0 [V], and during this period, the electric charge corresponding to the output voltage of the preceding amplifier circuit 44 becomes: It is stored in the input capacitor Ci51 of the amplifier circuit 51. The kTC noise is absorbed by the input capacitor Ci51.
[0114]
Further, when the initialization operation of the amplifier circuit 51 is canceled at time t23, the amplifier circuit 51 outputs the input voltage to the amplifier circuit 51 at time t23 (in this case, the output voltage of the amplifier circuit 44). , And amplify and output the voltage inputted thereafter. In other words, the amplifier circuit 51 can amplify and output the voltage fluctuation appearing in the input voltage of the amplifier circuit 51 after the point of time when the initialization operation is canceled.
[0115]
Here, at the time point t23, the influence of the signal charge input to the charge detection amplifier 42 after the time point t24 is not transmitted to the input of the amplification circuit 51. Further, from the output voltage of the amplifier circuit 44, the error due to the low frequency noise of the charge detection amplifier 42 has already been removed. Further, kTC noise of the amplifier circuit 44 is also absorbed by the input capacitor C43. Therefore, the amplification circuit 51 amplifies and outputs the voltage input thereafter with reference to the input voltage to the amplification circuit 51 at the time point t23, so that the low-frequency noise in the stage before the amplification circuit 51 is obtained. The output voltage from which the error caused by is removed can be output.
[0116]
Even in the case of three or more stages, each amplifier circuit cancels the initialization operation earlier in the amplifier circuit in the earlier stage than in the amplifier circuit in the later stage. An output voltage from which an error caused by noise has been removed can be output.
[0117]
Here, the time point at which the initialization operation of the last-stage amplifier circuit 51 is canceled (t23) is longer than the time point at which the input voltage to the amplifier circuit 51 shows a voltage fluctuation due to the input of the signal charge to the charge detection amplifier 42. Previously set. In the present embodiment, the initialization operation time point t23 of the last-stage amplifier circuit 51 is set before the time point t24 when the switching element SW is turned on.
[0118]
Therefore, the output voltage of the final-stage amplifier circuit 51 is equal to the output voltage fluctuation of the charge detection amplifier 42 due to the signal charge, excluding errors (output offset voltage, kTC noise, etc.) generated in the amplifier circuit 51 itself, that is, The signal charge input to the charge detection amplifier 42 after the time point t24 when the input of the signal charge is started has a value obtained by amplifying the voltage fluctuation appearing in the output voltage of the charge detection amplifier 42.
[0119]
Here, the voltage fluctuation is a difference between the sampling value Smp2 at the sampling timing of the sample and hold circuit 62 shown in FIG. 6 and the sampling value Smp1 at the sampling timing of the sample and hold circuit 61 (both refer to FIG. 5).
[0120]
Therefore, the unit block 41b reduces the low-frequency noise of the charge detection amplifier 42 similarly to the CDS circuit 45 having the two sample-hold circuits 61 and 62, despite having only one sample-hold circuit 52. Can be removed.
[0121]
In addition, since the unit block 41b according to the present modification includes the amplifier circuits 44 and 51 in a plurality of stages, when compared under the condition that the overall voltage amplification factor is the same, each unit block 41b has a higher level than the case where the amplifier circuit has one stage. .. Can be reduced. Therefore, it is possible to reduce an error (such as a characteristic offset) generated in the final-stage amplifier circuit 51 itself. As a result, the unit block 41b can output the amplification result of the signal charge with higher accuracy.
[0122]
【The invention's effect】
As described above, the charge detection circuit according to the present invention includes an operational amplifier having an inverting input terminal connected to a data line, a feedback capacitor provided between an inverting input terminal and an output terminal of the operational amplifier, and A charge detection amplifier having a switch provided in parallel with a capacitor, and a primary low-pass filter circuit provided after the charge detection amplifier and including a resistor and a capacitor, and detects a charge input from the data line. In the charge detection circuit, the capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], and the input conversion noise voltage of the operational amplifier in a high frequency region is vn [V / √. Hz], k is the Boltzmann constant [J / K], and T is the absolute temperature [K], the resistance value R of the above resistor is R ≦ (1 / (16 · k · T)) × (1 + Cda) ta / Cf) ² × vn ² It is a configuration that satisfies the following.
[0123]
In the above configuration, since the resistance value of the resistor constituting the low-pass filtering circuit is set as described above, in order to constitute the low-pass filtering circuit, as a result of inserting the resistor into the signal transmission path, Is generated, the magnitude of the thermal noise can be suppressed to a sufficiently small value as compared with the noise caused by the intrinsic noise of the charge detection amplifier. On the other hand, the low-pass filtering circuit can suppress high-frequency noise caused by thermal noise generated by the operational amplifier of the charge detection amplifier. As a result, there is an effect that noise as a whole circuit of the charge detection circuit can be largely reduced.
[0124]
As described above, the charge detection circuit according to the present invention includes an operational amplifier having an inverting input terminal connected to a data line, a feedback capacitor provided between an inverting input terminal and an output terminal of the operational amplifier, and A charge detection amplifier having a switch provided in parallel with a capacitor, and a primary low-pass filter circuit provided after the charge detection amplifier and including a resistor and a capacitor, and detects a charge input from the data line. In the charge detection circuit, the resistance value of the data line is Rdata [Ω], the capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], and the capacitance of the feedback capacitor is Cf [F]. When the input-converted noise voltage is vn [V / √Hz] and T is the absolute temperature [K], the resistance value R of the above resistor is R ≦ (１／) × (Cdata / Cf) ² × Rdata is satisfied.
[0125]
In the above configuration, since the resistance value of the resistor constituting the low-pass filtering circuit is set as described above, in order to constitute the low-pass filtering circuit, as a result of inserting the resistor into the signal transmission path, However, the magnitude of the thermal noise can be suppressed to a sufficiently small value as compared with the thermal noise due to the resistance of the data line. On the other hand, the low-pass filtering circuit can suppress high-frequency noise caused by thermal noise generated by the operational amplifier of the charge detection amplifier. As a result, there is an effect that noise as a whole circuit of the charge detection circuit can be largely reduced.
[0126]
As described above, the charge detection circuit according to the present invention includes an operational amplifier having an inverting input terminal connected to a data line, a feedback capacitor provided between an inverting input terminal and an output terminal of the operational amplifier, and A charge detection amplifier having a switch provided in parallel with a capacitor, and a primary low-pass filter circuit provided after the charge detection amplifier and including a resistor and a capacitor, and detects a charge input from the data line. In the charge detection circuit, the resistance value of the data line is Rdata [Ω], the capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], and the capacitance of the feedback capacitor is Cf [F]. Where vn [V / 雑音 Hz], k is the Boltzmann constant [J / K], and T is the absolute temperature [K], the resistance value R of the above resistor is R ≦ ( 1 / (16 · k · T)) × (1 + Cdata / Cf) ² × vn ² + (1/4) × (Cdata / Cf) ² × Rdata is satisfied.
[0127]
In the above configuration, since the resistance value of the resistor constituting the low-pass filtering circuit is set as described above, in order to constitute the low-pass filtering circuit, as a result of inserting the resistor into the signal transmission path, Despite the occurrence of thermal noise, the magnitude of the thermal noise is suppressed to a sufficiently small value compared to the sum of the noise due to the intrinsic noise of the charge detection amplifier and the thermal noise due to the resistance of the data line. it can. On the other hand, the low-pass filtering circuit can suppress high-frequency noise caused by thermal noise generated by the operational amplifier of the charge detection amplifier. As a result, there is an effect that noise as a whole circuit of the charge detection circuit can be largely reduced.
[0128]
As described above, in the charge detection circuit according to the present invention, in addition to the above configuration, when the resistance value of the data line is Rsdata [Ω] when the resistance value Rdata is a lumped constant, Rdata = 0. .65 × Rsdata.
[0129]
In this configuration, the resistance value of the low-pass filter circuit is calculated as the resistance value Rdata of the data line by multiplying the resistance value Rsdata with the lumped constant by 0.65. Even in an appropriate frequency region, it is possible to realize a charge detection circuit in which noise as a whole circuit is largely suppressed.
[0130]
As described above, the charge detection circuit according to the present invention includes, in addition to the above components, an inverting amplifier of a capacitor feedback disposed downstream of the low-pass filtering circuit, and the input capacitor of the inverting amplifier has the low-pass filter. This configuration is also used as a capacitor of the filtering circuit.
[0131]
In this configuration, since the input capacitor of the inverting amplifier is used as the capacitor of the low-pass filtering circuit, the low-pass filtering circuit can be configured simply by adding a resistor to the inverting amplifier, and the circuit of the charge detection circuit having the amplifier is provided. There is an effect that the configuration can be simplified.
[0132]
As described above, the circuit constant designing method of the charge detection circuit according to the present invention is such that the capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], and the high frequency of the operational amplifier is high. When the input-converted noise voltage in the region is vn [V / √Hz], k is the Boltzmann constant [J / K], and T is the absolute temperature [K], the resistance value R of the above resistor is R ≦ (1 / (16 · k · T)) × (1 + Cdata / Cf) ² × vn ² The step of setting the resistance value R so as to satisfy the above, and the combination of the resistance value and the capacitance value of the capacitor of the low-pass filter circuit preliminarily sets the band of the signal passing through the low-pass filter circuit. A step of setting the capacitance value of the capacitor so that the capacitance value can be limited to a predetermined range, and the combination of the set capacitance value and the capacitance value of the feedback capacitor of the inverting amplifier. Setting the capacitance value of the feedback capacitor of the inverting amplifier so that the magnification of the inverting amplifier becomes a predetermined value.
[0133]
As described above, the method for designing the circuit constant of the charge detection circuit according to the present invention is such that the resistance value of the data line is Rdata [Ω], the capacitance of the data line is Cdata [F], and the capacitance of the feedback capacitor is Where Cf [F], the input-converted noise voltage in the high-frequency region of the operational amplifier is vn [V / √Hz], and T is the absolute temperature [K], the resistance value R of the resistor is R ≦ (1 / 4) × (Cdata / Cf) ² × Rdata, a step of designing the resistance value R, and a combination of the resistance value and the capacitance value of the capacitor of the low-pass filter circuit, whereby a band of a signal passing through the low-pass filter circuit is determined. A step of setting the capacitance value of the capacitor so that the capacitance can be limited to a predetermined range, and the combination of the set capacitance value and the capacitance value of the feedback capacitor of the inverting amplifier. Setting the capacitance value of the feedback capacitor of the inverting amplifier so that the magnification of the inverting amplifier becomes a predetermined value.
[0134]
As described above, the method for designing the circuit constant of the charge detection circuit according to the present invention is such that the resistance value of the data line is Rdata [Ω], the capacitance of the data line is Cdata [F], and the capacitance of the feedback capacitor is Where Cf [F], the input-converted noise voltage in the high-frequency region of the operational amplifier is vn [V / √Hz], k is the Boltzmann constant [J / K], and T is the absolute temperature [K]. R ≦ (1 / (16 · k · T)) × (1 + Cdata / Cf) ² × vn ² + (1/4) × (Cdata / Cf) ² × Rdata, a step of setting the resistance value R, and a combination of the resistance value and the capacitance value of the capacitor of the low-pass filter circuit, whereby a band of a signal passing through the low-pass filter circuit is determined. A step of setting the capacitance value of the capacitor so that can be limited to a predetermined range, and the combination of the set capacitance value and the capacitance value of the feedback capacitor of the inverting amplifier. Setting the capacitance value of the feedback capacitor of the inverting amplifier so that the magnification of the inverting amplifier becomes a predetermined value.
[0135]
According to these configurations, after the resistance value of the low-pass filter circuit is determined, the capacitance value of the low-pass filter circuit and the capacitance value of the feedback capacitor of the inverting amplifier are determined. There is an effect that the resistance value of the low-pass filtering circuit can be set to a value that can greatly reduce the noise of the entire circuit of the charge detection circuit without undesirably changing the band and the magnification of the inverting amplifier.
[Brief description of the drawings]
FIG. 1, showing an embodiment of the present invention, is a circuit diagram showing the vicinity of a charge detection amplifier and a low-pass filter circuit in a unit block of a readout circuit.
FIG. 2 is a configuration diagram illustrating a main configuration of an imaging device provided with the readout circuit.
3 shows a structure of an image sensor provided in the image pickup apparatus, and is a cross-sectional view taken along line AA of FIG. 2;
FIG. 4 is a block diagram illustrating a main configuration of the readout circuit.
FIG. 5 is a timing chart showing the operation of each unit of the imaging apparatus.
FIG. 6 is a block diagram illustrating a configuration example of a correlated double sampling circuit provided in the reading circuit.
FIG. 7 is a timing chart showing the operation of each section of the correlated double sampling circuit.
FIG. 8 shows the intrinsic noise of the charge detection amplifier provided in the unit block, and is an equivalent circuit from the pixel of the image sensor to the charge detection amplifier.
FIG. 9 is a graph showing characteristics of the intrinsic noise.
FIG. 10 is a block diagram showing a modification of the readout circuit and showing a main configuration of the readout circuit.
FIG. 11 is a circuit diagram showing a configuration example in a case where a capacitor is shared by an amplifier circuit and a low-pass filter circuit provided in a readout circuit.
FIG. 12 is a circuit diagram showing a modification of the readout circuit and showing a main configuration of the readout circuit.
FIG. 13 is a timing chart showing the operation of each unit of the readout circuit.
FIG. 14 illustrates a conventional technique, and is a block diagram illustrating a main configuration of a charge detection circuit.
[Explanation of symbols]
41 ・ 41a ・ 41b Unit block (charge detection circuit)
A42 Operational amplifier
Cf42 feedback capacitor
S42 switch
42 charge detection amplifier
DL data line
R43 resistance
C43 capacitor
43 Low-pass filtering circuit
44 Amplifying circuit (inverting amplifier)

Claims

An operational amplifier having an inverting input terminal connected to the data line, a feedback capacitor provided between the inverting input terminal and the output terminal of the operational amplifier, and a charge detection amplifier having a switch provided in parallel with the feedback capacitor. A charge detection circuit that is provided at a subsequent stage of the charge detection amplifier and includes a primary low-pass filter circuit including a resistor and a capacitor, and detects a charge input from the data line;
The capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], the input conversion noise voltage in the high frequency region of the operational amplifier is vn [V / √Hz], and k is Boltzmann. When constant [J / K] and T are absolute temperature [K],
The resistance value R of the above resistor is R ≦ (1 / (16 · k · T)) × (1 + Cdata / Cf) ² × vn ²
A charge detection circuit characterized by satisfying the following.

An operational amplifier having an inverting input terminal connected to the data line, a feedback capacitor provided between the inverting input terminal and the output terminal of the operational amplifier, and a charge detection amplifier having a switch provided in parallel with the feedback capacitor. A charge detection circuit that is provided at a subsequent stage of the charge detection amplifier and includes a primary low-pass filter circuit including a resistor and a capacitor, and detects a charge input from the data line;
The resistance value of the data line is Rdata [Ω], the capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], and the input conversion noise voltage of the operational amplifier in a high frequency region is vn [V / √Hz] and T is absolute temperature [K],
The resistance value R of the above resistor is R ≦ (１／) × (Cdata / Cf) ² × Rdata
A charge detection circuit characterized by satisfying the following.

An operational amplifier having an inverting input terminal connected to the data line, a feedback capacitor provided between the inverting input terminal and the output terminal of the operational amplifier, and a charge detection amplifier having a switch provided in parallel with the feedback capacitor. A charge detection circuit that is provided at a subsequent stage of the charge detection amplifier and includes a primary low-pass filter circuit including a resistor and a capacitor, and detects a charge input from the data line;
The resistance value of the data line is Rdata [Ω], the capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], and the input conversion noise voltage of the operational amplifier in a high frequency region is vn [V / √Hz], k is Boltzmann's constant [J / K], and T is absolute temperature [K],
The resistance value R of the above resistor is R ≦ (1 / (16 · k · T)) × (1 + Cdata / Cf) ² × vn ² + (1/4) × (Cdata / Cf) ² × Rdata
A charge detection circuit characterized by satisfying the following.

4. The charge detection device according to claim 2, wherein the resistance value of the data line is Rdata = 0.65 × Rsdata when the resistance value of the data line is Rsdata [Ω] when the lumped constant is used. circuit.

A capacitor feedback inverting amplifier arranged at a stage subsequent to the low-pass filtering circuit,
4. The charge detection circuit according to claim 1, wherein an input capacitor of said inverting amplifier is also used as a capacitor of said low-pass filtering circuit.

An operational amplifier having an inverting input terminal connected to the data line, a feedback capacitor provided between the inverting input terminal and the output terminal of the operational amplifier, and a charge detection amplifier having a switch provided in parallel with the feedback capacitor. A primary low-pass filter circuit provided in the subsequent stage of the charge detection amplifier and comprising a resistor and a capacitor; and a capacitor provided in a subsequent stage of the low-pass filter circuit and having an input capacitor serving also as the capacitor of the low-pass filter circuit. A feedback inverting amplifier, and a circuit constant designing method of a charge detection circuit for detecting a charge input from the data line,
The capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], the input conversion noise voltage in the high frequency region of the operational amplifier is vn [V / √Hz], and k is Boltzmann. When constant [J / K] and T are absolute temperature [K],
The resistance value R of the above resistor is R ≦ (1 / (16 · k · T)) × (1 + Cdata / Cf) ² × vn ²
Setting the resistance value R so as to satisfy
By the combination of the resistance value and the capacitance value of the capacitor of the low-pass filter circuit, the capacitance of the capacitor so that the band of the signal passing through the low-pass filter circuit can be limited to a predetermined range. Setting a capacitance value;
By the combination of the set capacitance value and the capacitance value of the feedback capacitor of the inverting amplifier, the capacitance of the feedback capacitor of the inverting amplifier is set so that the magnification of the inverting amplifier becomes a predetermined value. Setting a value of the charge detection circuit.

An operational amplifier having an inverting input terminal connected to the data line, a feedback capacitor provided between the inverting input terminal and the output terminal of the operational amplifier, and a charge detection amplifier having a switch provided in parallel with the feedback capacitor. A primary low-pass filter circuit provided in the subsequent stage of the charge detection amplifier and comprising a resistor and a capacitor; and a capacitor provided in a subsequent stage of the low-pass filter circuit and having an input capacitor serving also as the capacitor of the low-pass filter circuit. A feedback inverting amplifier, and a circuit constant designing method of a charge detection circuit for detecting a charge input from the data line,
The resistance value of the data line is Rdata [Ω], the capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], and the input conversion noise voltage of the operational amplifier in a high frequency region is vn [V / √Hz] and T is absolute temperature [K],
The resistance value R of the above resistor is R ≦ (１／) × (Cdata / Cf) ² × Rdata
Designing the resistance value R so as to satisfy
By the combination of the resistance value and the capacitance value of the capacitor of the low-pass filter circuit, the capacitance of the capacitor so that the band of the signal passing through the low-pass filter circuit can be limited to a predetermined range. Setting a capacitance value;
By the combination of the set capacitance value and the capacitance value of the feedback capacitor of the inverting amplifier, the capacitance of the feedback capacitor of the inverting amplifier is set so that the magnification of the inverting amplifier becomes a predetermined value. Setting a value of the charge detection circuit.

An operational amplifier having an inverting input terminal connected to the data line, a feedback capacitor provided between the inverting input terminal and the output terminal of the operational amplifier, and a charge detection amplifier having a switch provided in parallel with the feedback capacitor. A primary low-pass filter circuit provided in the subsequent stage of the charge detection amplifier and comprising a resistor and a capacitor; and a capacitor provided in a subsequent stage of the low-pass filter circuit and having an input capacitor serving also as the capacitor of the low-pass filter circuit. A feedback inverting amplifier, and a circuit constant designing method of a charge detection circuit for detecting a charge input from the data line,
The resistance value of the data line is Rdata [Ω], the capacitance of the data line is Cdata [F], the capacitance of the feedback capacitor is Cf [F], and the input conversion noise voltage of the operational amplifier in a high frequency region is vn [V / √Hz], k is Boltzmann's constant [J / K], and T is absolute temperature [K],
The resistance value R of the above resistor is R ≦ (1 / (16 · k · T)) × (1 + Cdata / Cf) ² × vn ² + (1/4) × (Cdata / Cf) ² × Rdata
Setting the resistance value R so as to satisfy
By the combination of the resistance value and the capacitance value of the capacitor of the low-pass filter circuit, the capacitance of the capacitor so that the band of the signal passing through the low-pass filter circuit can be limited to a predetermined range. Setting a capacitance value;
By the combination of the set capacitance value and the capacitance value of the feedback capacitor of the inverting amplifier, the capacitance of the feedback capacitor of the inverting amplifier is set so that the magnification of the inverting amplifier becomes a predetermined value. Setting a value of the charge detection circuit.