[go: up one dir, main page]

JP2004146808A - 半導体デバイスを封止する為の方法及びその方法を実現する為の装置 - Google Patents

半導体デバイスを封止する為の方法及びその方法を実現する為の装置 Download PDF

Info

Publication number
JP2004146808A
JP2004146808A JP2003324962A JP2003324962A JP2004146808A JP 2004146808 A JP2004146808 A JP 2004146808A JP 2003324962 A JP2003324962 A JP 2003324962A JP 2003324962 A JP2003324962 A JP 2003324962A JP 2004146808 A JP2004146808 A JP 2004146808A
Authority
JP
Japan
Prior art keywords
gasket
device chip
cap
sealing
raised pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003324962A
Other languages
English (en)
Other versions
JP2004146808A5 (ja
Inventor
Frank S Geefay
フランク エス. ジーフェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2004146808A publication Critical patent/JP2004146808A/ja
Publication of JP2004146808A5 publication Critical patent/JP2004146808A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

  【課題】 半導体チップの封止部分の信頼性を向上する。
  【解決手段】 デバイスチップ基板214を封止するためのキャップ220の周囲にガスケット230が装着される。ガスケット230には、デバイスチップ基板214との接合部に隆起パターン234が形成されている。この隆起パターン234は谷部分236も有する。デバイスチップ基板214のガスケット230との接合面には接着剤204が塗布される。封止に際してキャップ220をデバイスチップ基板214に圧着すると、接着剤204が谷部分236に入り込み、接着面積が増して封止の信頼性が増す。また、接着剤204に付着した小さな異物も谷部分236に入り込み、異物による封止不全が抑止される。
  【選択図】  図3B

Description

 本発明は半導体回路製造技術に関するものであり、より具体的にはキャップ及びガスケットを用いて回路素子を保護及び封止することに関する。
 半導体回路及びデバイスは、基板材料上に導体、半導体及び絶縁体を含む様々な材料の層を形成し、パターニングすることにより製造されることが多い。これらの回路は通常、非常に小型(数ミクロン以下)かつ壊れやすく、環境要因による影響(例えば空気中にある水分子との相互作用による腐食等)を受けやすい。よって一部の応用例においては、回路を封止キャップで気密封止することにより回路を保護することが望ましい場合がある。
 このような封止はキャップとデバイスチップとの間にガスケットを用いることにより実現することが出来る。図1は、ガスケット130を用いて封止したキャップ120により覆われた回路を含むデバイスチップ110を含んだ装置100を描いたものである。ガスケット130は非常に薄い場合があり、例えば数十ミクロン単位の厚さを持つ。デバイスチップ110をキャップ120及びガスケット130を使って封止する為に、キャップ120及びガスケット130はデバイスチップ110へと押し当てられる。
 上述した、キャップ120及びガスケット130がデバイスチップ110へと押し当てられる際の圧力は、ガスケット130とデバイスチップ110との間の接触面全体にわたって分布することになる。よって接触領域における単位面積あたりの圧力は相対的に低くなる。このことが原因で、キャップ120をデバイスチップ110へかぶせても、不十分な圧力から、ガスケット130のデバイスチップ110に対する封止状態が下限ぎりぎりであったり、或いは劣悪な封止状態となったりすることがある。更に、微細な異物粒子がガスケット130とデバイスチップ110との間に入り込むと、封止132が破られる可能性がある。よってこれらの問題を解決する半導体デバイスの製造方法、並びにその方法を実現する装置が必要とされているのである。
 本発明はこの要求を満たすものである。本発明の第一の態様によれば、装置は基板上に形成された回路素子を含むデバイスチップと、そのデバイスチップの少なくとも一部分を覆うキャップとを含んでいる。隆起パターンをつけた面でガスケットは、キャップをデバイスチップへ封止する。
 本発明の第二の態様によれば、装置は回路素子を含むデバイスチップと、そのデバイスチップの少なくとも一部分を覆うキャップとを含んでいる。デバイスチップはデバイスチップへのキャップによる封止を行う為に隆起パターンをつけた表面を持っている。
 本発明の第三の態様によれば、装置を製造する方法が開示される。まず、回路素子を基板上に含むデバイスチップが製作される。その後、キャップ及びガスケットを使用して回路素子を覆うものであるが、この時キャップはデバイスチップの少なくとも一部を覆うように設けられ、ガスケットは隆起パターンをつけた面を持っている。
 本発明の他の態様及び利点は、本発明の原理を例示した添付図の参照と共に以下の詳細説明を読むことにより明らかとなる。
 説明図に示したように、本発明はデバイスチップ及びデバイスチップの少なくとも一部分を覆う為のキャップを含む装置として実現される。キャップは覆われた部分を封止する為のガスケットを含む。ガスケットは隆起パターンをつけた面を持っている。細い隆起パターンは、接合面材料のより大きい縦方向(垂直方向)の変位を許容することにより接合面における有効圧及び変形を増大させる。更に、隆起パターンにより谷部が形成され、この谷部によって接合面は独立した形状が連なる構造となる為、欠陥が1つの接合面を横切って伸びることを妨げている。谷部分はまた、欠陥を有する隆起パターン部分から他の隆起パターン部分へリークが拡がるのを防止する働きも持つ。
 図2Aは本発明の一実施例に基づく装置200を描いたものである。装置200は、基板214上に作られた回路素子(回路)212を含むデバイスチップ210を含む。キャップ220はデバイスチップ210の少なくとも一部分を覆っている。ガスケット230はキャップ220をデバイスチップ210上へと封止するものである。ガスケット230は封止を改善する為の隆起パターン(タイヤの接地面に設けられるような、トレッドパターン様の凹凸)をつけた面を持っている。ガスケット230の隆起パターンをつけた部分は四角で囲んだ領域232に概略的に示した。
 図2Bは装置200のキャップ220の底面を描いたものである。更に、図2Bはデバイスチップ210の回路212を気密封止するガスケット230のレイアウトをも示している。キャップ220は通常、シリコンから作られており、キャップ220に取り付けられた、或いはその一部としてガスケット230を含むものとすることが出来る。実際、一実施例においては、キャップ220及びガスケット230は同じ材料から作られたものであり、フォトレジストによるマスキング、エッチング工程を使った既知の半導体製造技術により製作されたものである。キャップ220の寸法及び形状は、その応用例における要求次第で大きく異なる場合がある。実験においては、0.4mmから2mmの範囲の幅221及び長さ223を持つキャップが製造された。キャップ220は一般的には方形であるが、これは方形に限定されたものではなく、どのような形状をしていても良い。デバイスチップ210上に置かれた場合、キャップ220はデバイスチップ210の少なくとも一部分を覆うようになっている。
 図2A及び図2Bを見ると、ガスケット230は回路212を封止することに加え、デバイスチップ210の基板214とキャップ220との間に充分な間隔を設けるスペーサーとしての働きも持っていることがわかる。一実施例においては、ガスケット230は4〜30ミクロンの厚さ231、即ち幅と、5〜50ミクロンの高さ233を持っている。ガスケット高さ233とは、図におけるデバイスチップ210とキャップ220との間の距離である。通常、ガスケット230はキャップ220と同じ材料から作られており、それはシリコンである場合が多い。
 図3Aに領域232の詳細を示した。図3Bも図2A及び図2Bに示した領域232を更に詳細に示すものであるが、ここでは説明の便宜上、デバイスチップ210の基板214からガスケット230を取り外した状態で示してある。図3Cは、図3Bに示したガスケット230の線A−Aに沿った底部を示している。
 図3A、図3B及び図3Cを参照して説明するが、ガスケット230は面238と、面238から隆起した隆起パターン234とを有している。デバイスチップ210は、より良好な封止が得られるように、デバイスチップの基板214へのガスケット230の接着性を高める接着剤204を含んでいても良い。接着剤204として、ポリイミド又はBCB(Benzocyclobutene)をデバイスチップ210上に塗布することが出来る。例えば鉛−錫、金−錫、或いは金−シリコンといった金属合金等、他の材料を含む接着剤204をかわりに使用することも出来る(これらの金属の少なくとも1つで隆起パターンをコーティングすることが出来る場合)。
 ガスケット230が接着剤204と接触すると、デバイスチップ基板214との封止が形成される。隆起パターン234は、接着剤204で満たされる谷部分236を画定しており、隆起及び谷部分を持たないガスケットを使用した場合と比べると、より良好な封止を得ることが出来る。隆起パターン234は、隆起無しガスケット面と比べ、ガスケット230のトータルの接着面を増大させており、隆起パターン234間の谷部分236中に入り込んだ一部の接着剤をそこに留めておくことが出来る。更に隆起パターン236は、いずれの欠陥又は異物も1つの谷部分中に留めることができ、これにより、図2Aの回路素子212の周囲の気密封止(ハーメチック・シール)が改善されることになる。
 一実施例においては、隆起パターン234(を形成する形状要素)の幅241(図3C)は1〜5ミクロンの範囲にあり、隆起パターン234が画定する谷部分236はそれぞれがほぼ同じ幅を有している。谷部分236の長さ243は10〜50ミクロンである。谷部分の深さ245(図3B)は1〜3ミクロンの範囲である。これらの数値は、装置200の材料、技術及び条件により大きく異なっていても良い(本明細書に特定した範囲外であっても良い)。
 図4A及び図4Bは、図2Aの装置200の他の実施例を示したものであり、領域232aを用いて説明されているものである。図4A及び図4Bの一部は、先の図に示したものと同様である。説明の便宜上、図4A及び図4Bにおいて先の図と同様の部分は同じ符号で示し、類似してはいるものの変更を加えた部分については同じ符号の後に「a」を付し、全く異なる部分は異なる符合で示した。
 図4A及び図4Bを見ると、ガスケット230をデバイスチップ基板214へと冷間溶接する為に、ガスケット230上又はデバイスチップ基板214上、或いはその両方(図示の例)に溶接用メタル258が設けられている。接合に際して圧着すると、狭い隆起パターン234は、例えば金のような溶接用メタルを谷部分236へと押し出し、変形部分239を生じさせてガスケット230とデバイスチップ基板214との間の効果的な溶接がなされる。狭い隆起パターン234によってメタルが押圧されて変位した結果、溶接メタル258が更に変形し、溶接処理をさらに確実なものとする。ガスケット230は、相対的に脆弱な隆起パターン234を補強する効果も有する。
 一実施例においては、ガスケット230をデバイスチップ基板214へと接着するために、ガスケット230の基板214への取り付けが、加圧(例えば約80MPa)及び加熱(約350℃)した状態で行われる。メタル258は約0.5〜1.5ミクロン厚とすることが出来るが、これは大幅に異なっていても良い。メタル接着剤258は通常、従来のスパッタリング又は蒸着工程によりキャップ220上又はデバイスチップ210上、或いはそれら両方に堆積される。冷間溶接による接合処理においては、汚染(コンタミネーション)は問題となる。従って、金ボンディング面はイオンンミル処理、スパッタ・エッチング処理、プラズマ洗浄処理、或いはこれらの技術を組み合わせた処理を行うことにより、接合処理以前に適正な清浄度が維持される。
 図4Cは、図2Aの装置200の他の実施例を示したものであり、領域232bを用いて説明するものである。図4Cの一部は、先の図に示したものと同様である。説明の便宜上、図4Cにおいて先の図と同様の部分は同じ符号で示し、類似してはいるものの変更を加えた部分については同じ符号の後に「b」を付し、そして異なる部分は異なる符合で示した。
 図4Cを参照すると、隆起パターン234bはガスケット230b全体を画定している(隆起パターン234bでガスケット230bが形成されている)。隆起パターン234bは、キャップ220からチップ基板214へと延在している。この場合においては、隆起パターン234bは更にスペーサーとしての働きも持ち、別途にガスケットを用意する必要性を排除している。図示した実施例においては、メタル接着剤258bは谷部分236b/隆起パターン234b全体、そしてチップ基板214の一部分を覆っている。本実施例は、図4A及び図4Bに示した実施例と比べると強度は劣るが、図4Cの実施例は要する工程がより少なくて済む。現在の技術において、ガスケット230、或いは230bが適正な強度を維持する為には、図2Aに示す高さ233と図2Aに示す幅231との比を3:1とすることが望ましい。この実施例では、隆起234bとガスケット230bとは同一である。
 上述から、本発明が新規なものであり、現在の技術に利点をもたらすものであることが明らかである。本発明の特定の実施例を上記に図示及び説明したが、本発明は記載及び図示した特定の形式、或いは部品構成に限られたものではない。例えば、隆起パターン及び谷部分をガスケット230側にではなく、デバイスチップ210の基板214側に作ることも可能である。更に、デバイスチップ210及びガスケット230の両方に隆起パターンを作り、これらを相互にかみ合わせる(あるいは接合する)ことも可能である。本発明の実施においては、異なる構成、寸法、或いは材料を使用することが出来ることは言うまでもない。特に、図においては2つの共振器を含むデバイスチップがキャップ及びガスケットで封止されているが、本発明はこのようなデバイスチップに限られたものではない。本発明は請求項によって限定されるものである。米国特許法第112条の「・・・する為の手段(means)又はステップ(step)」の条項を適用する請求項は「・・・する為の手段」というという慣用句により示される。
 本発明の態様を以下に示す。
[1] 基板(214)上に形成された回路素子(212)を含むデバイスチップ(210)と、前記デバイスチップ(210)の少なくとも一部分を覆うキャップ(220)と、そして前記キャップ(220)を前記デバイスチップ(210)へと封止する、隆起パターン(234)を設けた面(238)を持つガスケット(230)とを具備することを特徴とする封止装置(200)。
[2] 前記隆起パターン(234)を設けた面(238)が、谷部分(236)を含むものであることを特徴とする[1]に記載の封止装置(200)。
[3] 前記デバイスチップ(210)が、前記ガスケット(230)をその上に取り付けるための接着剤(204)を含むことを特徴とする[1]又は[2]に記載の封止装置(200)。
[4] 前記キャップ(220)が前記デバイスチップ(210)へ冷間溶接により接合されることを特徴とする[1]又は[2]に記載の封止装置(200)。
[5] 冷間溶接用メタルとして、金が用いられることを特徴とする[4]に記載の封止装置(200)。
[6] 前記キャップ(220)が前記回路素子(212)を気密封止するものであることを特徴とする[1]、[3]又は[4]に記載の封止装置(200)。
[7] 前記ガスケット(230)が、4〜30ミクロンの範囲の幅を持つことを特徴とする[1]、[3]又は[4]に記載の封止装置(200)。
[8] 前記ガスケット(230)が、5〜50ミクロンの範囲の厚さを持つことを特徴とする[1]、[3]又は[4]に記載の封止装置(200)。
[9] 前記隆起パターン(234)が、1〜5ミクロンの範囲の幅を持つことを特徴とする[1]、[3]又は[4]に記載の封止装置(200)。
[10] 前記隆起パターン(234)で谷部分(236)が画定され、前記谷部分(236)のそれぞれが1〜3ミクロンの範囲の深さを持つことを特徴とする[1]、[3]又は[4]に記載の封止装置(200)。
従来技術に基づいて製造されたデバイスの側面の断面図である。 本発明の一実施例に基づく装置の側面の断面図である。 図2Aに示した装置のキャップの底面図である。 図2Aの装置の一部分をより詳細に示した図である。 図3Aに示した部分の他の態様を示す図である。 図3Bに示したガスケットの一部の底面図である。 図2Aに示す装置の他の実施例における一部をより詳細に描いた図である。 図2Aに示す装置の他の実施例における一部をより詳細に描いた図である。 図2Aに示す装置の更に他の実施例における一部をより詳細に描いた図である。
符号の説明
 200 装置
 204 接着剤
 210 デバイスチップ
 214 デバイスチップ基板
 212 回路素子
 220 キャップ
 230、230b ガスケット
 231 ガスケットの厚さ(幅)
 233 ガスケットの高さ
 234 隆起パターン
 236、236b 谷部分
 238 ガスケット面
 241 隆起パターンの幅
 243 谷部分の長さ
 258、258b 溶接用メタル

Claims (1)

  1.  基板上に形成された回路素子を含むデバイスチップと、
     前記デバイスチップの少なくとも一部分を覆うキャップと、
     前記キャップを前記デバイスチップへと封止する、隆起パターンを設けた面を持つガスケットとを具備することを特徴とする封止装置。
JP2003324962A 2002-10-22 2003-09-17 半導体デバイスを封止する為の方法及びその方法を実現する為の装置 Withdrawn JP2004146808A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/277,479 US6919222B2 (en) 2002-10-22 2002-10-22 Method for sealing a semiconductor device and apparatus embodying the method

Publications (2)

Publication Number Publication Date
JP2004146808A true JP2004146808A (ja) 2004-05-20
JP2004146808A5 JP2004146808A5 (ja) 2006-11-02

Family

ID=29711730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003324962A Withdrawn JP2004146808A (ja) 2002-10-22 2003-09-17 半導体デバイスを封止する為の方法及びその方法を実現する為の装置

Country Status (4)

Country Link
US (2) US6919222B2 (ja)
JP (1) JP2004146808A (ja)
DE (1) DE10325020B4 (ja)
GB (1) GB2396055B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7343535B2 (en) 2002-02-06 2008-03-11 Avago Technologies General Ip Dte Ltd Embedded testing capability for integrated serializer/deserializers
US6953990B2 (en) * 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
US20050063431A1 (en) * 2003-09-19 2005-03-24 Gallup Kendra J. Integrated optics and electronics
US20050213995A1 (en) * 2004-03-26 2005-09-29 Myunghee Lee Low power and low jitter optical receiver for fiber optic communication link
JP2006344902A (ja) * 2005-06-10 2006-12-21 Fujifilm Holdings Corp 半導体モジュール
US7161283B1 (en) * 2005-06-30 2007-01-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method for placing metal contacts underneath FBAR resonators
US20070004079A1 (en) * 2005-06-30 2007-01-04 Geefay Frank S Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips
US7544542B2 (en) * 2006-08-07 2009-06-09 Advanced Micro Devices, Inc. Reduction of damage to thermal interface material due to asymmetrical load
US7667324B2 (en) * 2006-10-31 2010-02-23 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Systems, devices, components and methods for hermetically sealing electronic modules and packages
US20080231600A1 (en) 2007-03-23 2008-09-25 Smith George E Near-Normal Incidence Optical Mouse Illumination System with Prism
US9520856B2 (en) 2009-06-24 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9099983B2 (en) 2011-02-28 2015-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator device comprising a bridge in an acoustic reflector
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
US9667220B2 (en) 2012-01-30 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Temperature controlled acoustic resonator comprising heater and sense resistors
US9608592B2 (en) 2014-01-21 2017-03-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic wave resonator (FBAR) having stress-relief
US9667218B2 (en) 2012-01-30 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Temperature controlled acoustic resonator comprising feedback circuit
US9154103B2 (en) 2012-01-30 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Temperature controlled acoustic resonator
US9793874B2 (en) 2014-05-28 2017-10-17 Avago Technologies General Ip Singapore (Singapore) Pte. Ltd. Acoustic resonator with electrical interconnect disposed in underlying dielectric
CN111082768B (zh) * 2018-10-19 2023-10-27 天津大学 封装结构及具有其的半导体器件、具有半导体器件的电子设备
CN111245385B (zh) * 2019-12-04 2025-03-14 天津大学 芯片封装模块及封装方法及具有该模块的电子装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0163510B1 (en) 1984-05-28 1989-03-29 Koto Electric Co. Ltd. Hermetically sealable package for electronic component
US5821175A (en) * 1988-07-08 1998-10-13 Cauldron Limited Partnership Removal of surface contaminants by irradiation using various methods to achieve desired inert gas flow over treated surface
US5270571A (en) * 1991-10-30 1993-12-14 Amdahl Corporation Three-dimensional package for semiconductor devices
US5388443A (en) * 1993-06-24 1995-02-14 Manaka; Junji Atmosphere sensor and method for manufacturing the sensor
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
US6168948B1 (en) * 1995-06-29 2001-01-02 Affymetrix, Inc. Miniaturized genetic analysis systems and methods
JPH0969585A (ja) 1995-08-31 1997-03-11 Mitsubishi Electric Corp 電子部品搭載装置およびその気密封止方法
US6281573B1 (en) * 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US6168947B1 (en) * 1999-02-11 2001-01-02 Food Industry Research And Development Institute Nematophagous fungus Esteya vermicola
AU2002214013A1 (en) 2000-10-11 2002-04-22 Telefonaktiebolager L M Ericsson (Publ) A method of making a gasket on a pcb and a pcb
EP1199744B1 (en) * 2000-10-19 2005-12-28 Agilent Technologies, Inc. (a Delaware corporation) Microcap wafer-level package
US6537892B2 (en) * 2001-02-02 2003-03-25 Delphi Technologies, Inc. Glass frit wafer bonding process and packages formed thereby
JP2003086355A (ja) 2001-09-05 2003-03-20 Kiko Kenji Kagi Kofun Yugenkoshi 有機el素子の封止構造並びに封止方法及び封止装置
US6933537B2 (en) 2001-09-28 2005-08-23 Osram Opto Semiconductors Gmbh Sealing for OLED devices

Also Published As

Publication number Publication date
GB0324538D0 (en) 2003-11-26
DE10325020A1 (de) 2004-05-13
US20040077126A1 (en) 2004-04-22
GB2396055B (en) 2006-06-14
US6836013B2 (en) 2004-12-28
US20040077127A1 (en) 2004-04-22
GB2396055A (en) 2004-06-09
US6919222B2 (en) 2005-07-19
DE10325020B4 (de) 2007-10-31

Similar Documents

Publication Publication Date Title
JP2004146808A (ja) 半導体デバイスを封止する為の方法及びその方法を実現する為の装置
JP4768952B2 (ja) シリコンガスケットを含むウエハレベルパッケージおよびその製造方法
US5385869A (en) Semiconductor chip bonded to a substrate and method of making
EP1011133B1 (fr) Composant microélectronique CMS enrobé, notamment pour un dispositif médical implantable actif, et son procédé de fabrication
US7129576B2 (en) Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
JP5768975B2 (ja) 接合部の構造及びその接合方法並びに電子部品
US7550314B2 (en) Patterned plasma treatment to improve distribution of underfill material
US20090309201A1 (en) Lead frame, semiconductor device, method for manufacturing lead frame and method for manufacturing semiconductor device
US20020084513A1 (en) Integrated circuits and methods for their fabrication
JP2000183094A (ja) 半導体装置およびその製造方法
JPH081942B2 (ja) セラミック基板上の保護被覆
US8138025B2 (en) Microcap wafer bonding method and apparatus
CA2075462C (en) Bump structure and method for bonding to a semi-conductor device
KR100314277B1 (ko) 웨이퍼 레벨 패키지
JP5021098B2 (ja) 半導体基板の接合方法およびmemsデバイス
US20020074081A1 (en) Microelectronic packaging methods and components
US6605864B2 (en) Support matrix for integrated semiconductors, and method for producing it
JP3391676B2 (ja) 半導体モジュール及びその樹脂封止方法
CN114364631A (zh) 带微腔的包封电子管芯和用于形成带微腔的包封电子管芯的方法
KR100668809B1 (ko) 웨이퍼 레벨 패키지
JPS6018845Y2 (ja) Dhdガラス封止ダイオ−ド
JP2810551B2 (ja) 半導体パッケージ
TW201705412A (zh) 微電子構件裝置的製造方法及微電子構件裝置
JP2013026486A (ja) 中空パッケージ
JPS62174952A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060913

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070328

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070409

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070501