JP2004140219A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004140219A JP2004140219A JP2002304283A JP2002304283A JP2004140219A JP 2004140219 A JP2004140219 A JP 2004140219A JP 2002304283 A JP2002304283 A JP 2002304283A JP 2002304283 A JP2002304283 A JP 2002304283A JP 2004140219 A JP2004140219 A JP 2004140219A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- reaction chamber
- semiconductor device
- frequency power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 230000006698 induction Effects 0.000 claims description 17
- 230000001681 protective effect Effects 0.000 claims description 16
- 239000012495 reaction gas Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 claims description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 11
- 238000009616 inductively coupled plasma Methods 0.000 claims description 8
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000000112 cooling gas Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】配線２３の間を埋める層間絶縁膜を形成する半導体装置の製造方法において、半導体基板２１上に形成される配線の下地である絶縁膜２２をプラズマイオンでキズ付けたり、下地にチャ−ジアップさせたりすることなく半導体基板上の配線２３間の隙間に層間絶縁膜２５を埋め込むことができるようにする。
【解決手段】絶縁膜２２上に配線２３を有する半導体基板２１に配線２３を含む絶縁膜２２上に、基板バイアスを印加させることなく薄い保護膜２４を形成してから、層間絶縁膜２５を形成する。
【選択図】 図２
【解決手段】絶縁膜２２上に配線２３を有する半導体基板２１に配線２３を含む絶縁膜２２上に、基板バイアスを印加させることなく薄い保護膜２４を形成してから、層間絶縁膜２５を形成する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、半導体基板に高周波電力を印加する高密度プラズマＣＶＤ法を用いて半導体装置の層間絶縁膜を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の回路素子の微細化に伴いによる半導体装置における配線構成には、多層配線が必要となる。また、微細化による配線の間隔や線幅が狭くなる。しかしながら、この配線の微細化による配線抵抗の増加を避けるために、ある程度の配線断面積が必要である。
【０００３】
このため、配線の高さを高くし実際の抵抗を低くしている。しかしながら、配線の間隔が狭く配線の高さが高くなる高アスペクト比の配線パタ−ンに層間絶縁膜を埋めるには、埋め込み性の良い、例えば、シリコン基板に高周波電力を印加するバイアス系プラズマＣＶＤ法が主に用いられている。
【０００４】
図３（ａ）〜（ｃ）は従来の半導体装置の製造方法の一例を説明するための図である。この製造方法は、間隔の狭いあるいは広い金属配線に層間絶縁膜を形成する方法である。まず、図３（ａ）に示すように、シリコン基板１０１の表面に絶縁膜１０２が形成され、さらに、絶縁膜１０２の上にパタ−ニングされた下層配線１０７ａ〜１０７ｅが形成されている。
【０００５】
次に、図３（ｂ）に示すように、シリコン基板１０１に高周波電力を印加し、高密度プラズマ法により１３．５ＭＨｚという高い基板バイアスで薄いシリコン酸化膜１０８を形成する。すなわち、プラズマイオンが追従できない周波数でシリコン酸化膜を形成することで、下地のトランジスタ等のゲ−ト酸化膜の界面準位の生成を抑えている。
【０００６】
次に、図３（ｃ）に示すように、イオンが追従できる４００ｋＨｚの低周波数の基板バイアスを用いてシリコン酸化膜１０９を形成する。このように、基板にプラズマダメ−ジを避けるために、最初にプラズマダメ−ジを与えない高い周波数をバイアスして酸化膜を形成し、しかる後、プラズマイオンを引き込み厚い酸化膜で配線間を埋め込んでいる（特許文献１参照）。
【０００７】
【特許文献１】
特開平１１−１５４６７３号公報（第１２頁−１３頁、図１）
【０００８】
【発明が解決しようとする課題】
上述した従来の半導体装置の製造方法では、イオンが追従できない高い周波数である基板バイアスを印加して薄い酸化膜を形成しているものの、プラズマ中の軽いイオンや電子を引き込む恐れがある。このため、引き込まれた電子や軽いイオンが半導体基板に衝突し、半導体基板の下地である酸化膜に削るだけではなくチャ−ジアップし、ＭＯＳトランジスタのゲ−ト酸化膜を破損させるという問題がある。
【０００９】
また、配線間の隙間を層間絶縁膜で埋め込む際に、基板バイアスの周波数を変更しなければならず、作業上煩わしさがある。さらに、二つの高周波電源を必要とし設備コストが高くなるという欠点がある。
【００１０】
従って、本発明の目的は、半導体基板上に形成される配線層の下地をプラズマイオンでキズ付けたり、下地にチャ−ジアップさせたりすることなく半導体基板上の配線間の隙間に層間絶縁膜を埋め込むことができる半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の特徴は、半導体基板に高周波電力を印加する高密度プラズマＣＶＤ法を用いて半導体装置の配線間の隙間に層間絶縁膜を埋め込む半導体装置の製造方法において、前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に導電層を形成する工程と、前記導電層をパタ−ニングにより配線を形成する工程と、しかる後前記絶縁層を含む前記配線上に保護絶縁膜を形成する工程とを含む半導体装置の製造方法である。
【００１２】
また、前記保護絶縁膜を形成した後、前記配線の隙間を埋める層間絶縁膜を形成することが望ましい。さらに、前記保護絶縁膜の膜厚は、少なくとも２０ｎｍであることが望ましい。さらに、前記高密度プラズマＣＶＤ法は、誘導結合プラズマ発生装置を用いる高密度プラズマＣＶＤ法であることが望ましい。
【００１３】
本発明の他の特徴は、絶縁膜が形成され該絶縁膜上に配線を有する半導体基板を載置するペデスタルを収納する反応室と、この反応室の頭頂部に配置される第１の誘導コイルと、前記反応室の側壁に配置される第２の誘導コイルと、前記反応室の頭頂部から反応ガスを導出するトップノズルと、前記反応室の側壁から反応ガスを導出するサイドノズルと、前記半導体基板に基板バイアスを印加する高周波電源とを備える誘導結合型プラズマＣＶＤ装置において、前記トップノズルから前記反応ガスを減圧された前記反応室に導出し、前記第１および第２の誘導コイルに高周波電力を印加させプラズマを発生させ、前記半導体基板に基板バイアスを印加させることなく前記配線を含む前記半導体基板の絶縁膜上に保護膜を形成する半導体装置の製造方法である。
【００１４】
また、前記保護膜を形成した後に、前記トップノズルおよび前記サイドノズルから前記反応ガスを導出させ、前記第１および第２の誘導コイルに高周波電力を印加させプラズマを発生させ、前記半導体基板に基板バイアスを印加させ、前記半導体基板の配線の間を埋める層間絶縁膜を形成することが望ましい。
【００１５】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
【００１６】
図１は本発明の一実施の形態における半導体装置の製造方法を説明するための誘導結合型プラズマＣＶＤ装置の構成を示す模式断面図である。高密度プラズマＣＶＤ装置である誘導結合プラズマＣＶＤ装置は、図１に示すように、反応室１の頭頂部に配置される誘導コイル９と外側壁に巻かれる誘導コイル８を有している。また、反応ガスを反応室１に導入するトップノズル３およびサイドノズル２が配置されている。そして、誘導コイル８および誘導コイル９への高周波電源１１および高周波電源１０の高周波電力の印加と導入される反応ガスとによって、反応室１内にプラズマを発生させる。
【００１７】
また、被処理基板であるウェハ２０は、表面がセラミックなどでコ−ティングされたペデスタル４に静電吸着保持されている。そして、冷却ガス供給装置７からウェハ２０の裏面に供給されるヘリウムによりウェハの上昇温度を抑えている。プラズマに加熱されても、例えば、ウェハ２０の温度は摂氏３５０度に維持される。
【００１８】
一方、反応室１に供給される反応ガスは、頭頂部にあるトップノズル３と側壁部にあるサイドノズル２から導入される。トップノズル３からはＡｒおよびＯ２ならびにシランガス（ＳｉＨ４）が供給され、同様にサイドノズル２からもＡｒおよびＯ２ならびにシランガス（ＳｉＨ４）が供給される。導入された反応ガスはタ−ボポンプ６で減圧されるが、圧力が放電し易い圧力になるようにスロットルバルブ１３で調節される。
【００１９】
プラズマを励起する誘導コイル９および誘導コイル８には、２ＭＨｚの高周波電力を印加する高周波電源１０および高周波電源１１が接続されている。一方、ペデスタル４を含む下部電極５には、基板バイアスとなる１３．５６ＭＨｚの高周波電源１２が接続され、基板バイアスを印加することでプラズマ中のイオンを引き込む作用が生じる。この基板バイアスを印加することで、アルゴンイオンによるスパッタエッチングレ−トの傾斜角依存性を利用して、傾斜した部分のスパッタ率が高くなる。
【００２０】
図２（ａ）〜（ｄ）は本発明の一実施の形態における半導体装置の製造方法を説明するために工程順に示す断面図である。次に、図１と図２を参照して半導体装置の製造方法を説明する。
【００２１】
まず、図２（ａ）に示すように、半導体基板２１に酸化膜である絶縁膜２２を形成し、その上に配線層を形成し、レジストを塗布しそれをマスクにし、配線層をパタ−ンニングし、図２（ｂ）に示す配線２３を形成する。この工程は、通常の平行平板型プラズマＣＶＤ装置やＥＣＲプラズマＣＶＤ装置でも実施できる。
【００２２】
次に、図１の誘電結合型プラズマＣＶＤ装置のペデスタル４に半導体基板２１を載置し、タ−ボポンプ６により反応室１を減圧する。反応室１が所定の圧力に到達したら、トップノズル３からＡｒを１６ｓｃｃｍ、Ｏ２を４５ｓｃｃｍ、ＳｉＨ４を１８ｓｃｃｍを反応室１に導出し、高周波電源１１，１０により高周波電力を誘導コイル８，９に印加させプラズマを発生させる。このことによりプラズマ中の電荷をもたないラジカルが、プラズマにより加熱された半導体基板に吸着反応し、図２（ｃ）に示すように、絶縁膜２２および配線２３に薄いシリコン酸化膜である一様の厚さの保護膜２４が形成される。
【００２３】
なお、半導体基板に基板バイアスが印加されないので、プラズマ中のイオンを引き込むことがないので、絶縁膜２２の損傷やゲ−ト酸化膜の破壊を起こすことはない。また、種々の実験からこの保護膜２４の厚さは、薄くとも２０ｎｍは必要である。そして、この保護膜２４の厚さに達する時間は、数秒で得られる。
【００２４】
この保護膜２４を形成した後、引き続き、トップノズル３からＡｒを１６ｓｃｃｍ、Ｏ２を２０ｓｃｃｍ、ＳｉＨ４を９．５ｓｃｃｍを反応室１に導出し、サイドノズル２からＡｒを１１０ｓｃｃｍ、Ｏ２を１２０ｓｃｃｍ、ＳｉＨ４を５６ｓｃｃｍを反応室１に導出させ、高周波電力を誘導コイルに印加し、プラズマを発生させる。そして、半導体基板に基板バイアスとして高周波電源１２により高周波電力、例えば、２０００乃至３５００Ｗを印加させる。
【００２５】
このことにより、プラズマ中のイオンが引き込まれ、アルゴンイオンによるスパッタエッチングレ−トの傾斜角度依存性に伴って、デポジションとスパッタリングが同時に起き、図２（ｄ）に示すように、配線２３の間を層間絶縁膜２５が埋め込むように形成される。また、プラズマによって加熱される半導体基板が温度上昇しないように、冷却ガス供給装置７からヘリウムガスを供給し、半導体基板を冷却し摂氏４００度に維持している。
【００２６】
こように層間絶縁膜２５が形成した後、配線２３の真上にあたる層間絶縁膜の突起は、ＣＭＰなどにより平坦に研磨する。
【００２７】
【発明の効果】
以上説明したように本発明は、絶縁膜上に配線を有する半導体基板に前記配線を含む絶縁膜上に、基板バイアスを印加させることなく薄い保護膜を形成してから、層間絶縁膜を形成するので、下地である絶縁膜をプラズマダメ−ジや下地削れを起こすことなく層間絶縁膜を形成でき、品質の歩留まりが向上するといういう効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態における半導体装置の製造方法を説明するための誘導結合型プラズマＣＶＤ装置の構成を示す断面図である。
【図２】本発明の一実施の形態における半導体装置の製造方法を説明するために工程順に示す断面図である。
【図３】従来の半導体装置の製造方法の一例を説明するための図である。
【符号の説明】
１ 反応室
２ サイドノズル
３ トップノズル
４ ペデスタル
５ 下部電極
６ タ−ボポンプ
７ 冷却ガス供給装置
８，９ 誘導コイル
１０，１１，１２ 高周波電源
１３ スロットルバルブ
２１ 半導体基板
２２ 絶縁膜
２３ 配線
２４ 保護膜
２５ 層間絶縁膜
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、半導体基板に高周波電力を印加する高密度プラズマＣＶＤ法を用いて半導体装置の層間絶縁膜を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の回路素子の微細化に伴いによる半導体装置における配線構成には、多層配線が必要となる。また、微細化による配線の間隔や線幅が狭くなる。しかしながら、この配線の微細化による配線抵抗の増加を避けるために、ある程度の配線断面積が必要である。
【０００３】
このため、配線の高さを高くし実際の抵抗を低くしている。しかしながら、配線の間隔が狭く配線の高さが高くなる高アスペクト比の配線パタ−ンに層間絶縁膜を埋めるには、埋め込み性の良い、例えば、シリコン基板に高周波電力を印加するバイアス系プラズマＣＶＤ法が主に用いられている。
【０００４】
図３（ａ）〜（ｃ）は従来の半導体装置の製造方法の一例を説明するための図である。この製造方法は、間隔の狭いあるいは広い金属配線に層間絶縁膜を形成する方法である。まず、図３（ａ）に示すように、シリコン基板１０１の表面に絶縁膜１０２が形成され、さらに、絶縁膜１０２の上にパタ−ニングされた下層配線１０７ａ〜１０７ｅが形成されている。
【０００５】
次に、図３（ｂ）に示すように、シリコン基板１０１に高周波電力を印加し、高密度プラズマ法により１３．５ＭＨｚという高い基板バイアスで薄いシリコン酸化膜１０８を形成する。すなわち、プラズマイオンが追従できない周波数でシリコン酸化膜を形成することで、下地のトランジスタ等のゲ−ト酸化膜の界面準位の生成を抑えている。
【０００６】
次に、図３（ｃ）に示すように、イオンが追従できる４００ｋＨｚの低周波数の基板バイアスを用いてシリコン酸化膜１０９を形成する。このように、基板にプラズマダメ−ジを避けるために、最初にプラズマダメ−ジを与えない高い周波数をバイアスして酸化膜を形成し、しかる後、プラズマイオンを引き込み厚い酸化膜で配線間を埋め込んでいる（特許文献１参照）。
【０００７】
【特許文献１】
特開平１１−１５４６７３号公報（第１２頁−１３頁、図１）
【０００８】
【発明が解決しようとする課題】
上述した従来の半導体装置の製造方法では、イオンが追従できない高い周波数である基板バイアスを印加して薄い酸化膜を形成しているものの、プラズマ中の軽いイオンや電子を引き込む恐れがある。このため、引き込まれた電子や軽いイオンが半導体基板に衝突し、半導体基板の下地である酸化膜に削るだけではなくチャ−ジアップし、ＭＯＳトランジスタのゲ−ト酸化膜を破損させるという問題がある。
【０００９】
また、配線間の隙間を層間絶縁膜で埋め込む際に、基板バイアスの周波数を変更しなければならず、作業上煩わしさがある。さらに、二つの高周波電源を必要とし設備コストが高くなるという欠点がある。
【００１０】
従って、本発明の目的は、半導体基板上に形成される配線層の下地をプラズマイオンでキズ付けたり、下地にチャ−ジアップさせたりすることなく半導体基板上の配線間の隙間に層間絶縁膜を埋め込むことができる半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の特徴は、半導体基板に高周波電力を印加する高密度プラズマＣＶＤ法を用いて半導体装置の配線間の隙間に層間絶縁膜を埋め込む半導体装置の製造方法において、前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に導電層を形成する工程と、前記導電層をパタ−ニングにより配線を形成する工程と、しかる後前記絶縁層を含む前記配線上に保護絶縁膜を形成する工程とを含む半導体装置の製造方法である。
【００１２】
また、前記保護絶縁膜を形成した後、前記配線の隙間を埋める層間絶縁膜を形成することが望ましい。さらに、前記保護絶縁膜の膜厚は、少なくとも２０ｎｍであることが望ましい。さらに、前記高密度プラズマＣＶＤ法は、誘導結合プラズマ発生装置を用いる高密度プラズマＣＶＤ法であることが望ましい。
【００１３】
本発明の他の特徴は、絶縁膜が形成され該絶縁膜上に配線を有する半導体基板を載置するペデスタルを収納する反応室と、この反応室の頭頂部に配置される第１の誘導コイルと、前記反応室の側壁に配置される第２の誘導コイルと、前記反応室の頭頂部から反応ガスを導出するトップノズルと、前記反応室の側壁から反応ガスを導出するサイドノズルと、前記半導体基板に基板バイアスを印加する高周波電源とを備える誘導結合型プラズマＣＶＤ装置において、前記トップノズルから前記反応ガスを減圧された前記反応室に導出し、前記第１および第２の誘導コイルに高周波電力を印加させプラズマを発生させ、前記半導体基板に基板バイアスを印加させることなく前記配線を含む前記半導体基板の絶縁膜上に保護膜を形成する半導体装置の製造方法である。
【００１４】
また、前記保護膜を形成した後に、前記トップノズルおよび前記サイドノズルから前記反応ガスを導出させ、前記第１および第２の誘導コイルに高周波電力を印加させプラズマを発生させ、前記半導体基板に基板バイアスを印加させ、前記半導体基板の配線の間を埋める層間絶縁膜を形成することが望ましい。
【００１５】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
【００１６】
図１は本発明の一実施の形態における半導体装置の製造方法を説明するための誘導結合型プラズマＣＶＤ装置の構成を示す模式断面図である。高密度プラズマＣＶＤ装置である誘導結合プラズマＣＶＤ装置は、図１に示すように、反応室１の頭頂部に配置される誘導コイル９と外側壁に巻かれる誘導コイル８を有している。また、反応ガスを反応室１に導入するトップノズル３およびサイドノズル２が配置されている。そして、誘導コイル８および誘導コイル９への高周波電源１１および高周波電源１０の高周波電力の印加と導入される反応ガスとによって、反応室１内にプラズマを発生させる。
【００１７】
また、被処理基板であるウェハ２０は、表面がセラミックなどでコ−ティングされたペデスタル４に静電吸着保持されている。そして、冷却ガス供給装置７からウェハ２０の裏面に供給されるヘリウムによりウェハの上昇温度を抑えている。プラズマに加熱されても、例えば、ウェハ２０の温度は摂氏３５０度に維持される。
【００１８】
一方、反応室１に供給される反応ガスは、頭頂部にあるトップノズル３と側壁部にあるサイドノズル２から導入される。トップノズル３からはＡｒおよびＯ２ならびにシランガス（ＳｉＨ４）が供給され、同様にサイドノズル２からもＡｒおよびＯ２ならびにシランガス（ＳｉＨ４）が供給される。導入された反応ガスはタ−ボポンプ６で減圧されるが、圧力が放電し易い圧力になるようにスロットルバルブ１３で調節される。
【００１９】
プラズマを励起する誘導コイル９および誘導コイル８には、２ＭＨｚの高周波電力を印加する高周波電源１０および高周波電源１１が接続されている。一方、ペデスタル４を含む下部電極５には、基板バイアスとなる１３．５６ＭＨｚの高周波電源１２が接続され、基板バイアスを印加することでプラズマ中のイオンを引き込む作用が生じる。この基板バイアスを印加することで、アルゴンイオンによるスパッタエッチングレ−トの傾斜角依存性を利用して、傾斜した部分のスパッタ率が高くなる。
【００２０】
図２（ａ）〜（ｄ）は本発明の一実施の形態における半導体装置の製造方法を説明するために工程順に示す断面図である。次に、図１と図２を参照して半導体装置の製造方法を説明する。
【００２１】
まず、図２（ａ）に示すように、半導体基板２１に酸化膜である絶縁膜２２を形成し、その上に配線層を形成し、レジストを塗布しそれをマスクにし、配線層をパタ−ンニングし、図２（ｂ）に示す配線２３を形成する。この工程は、通常の平行平板型プラズマＣＶＤ装置やＥＣＲプラズマＣＶＤ装置でも実施できる。
【００２２】
次に、図１の誘電結合型プラズマＣＶＤ装置のペデスタル４に半導体基板２１を載置し、タ−ボポンプ６により反応室１を減圧する。反応室１が所定の圧力に到達したら、トップノズル３からＡｒを１６ｓｃｃｍ、Ｏ２を４５ｓｃｃｍ、ＳｉＨ４を１８ｓｃｃｍを反応室１に導出し、高周波電源１１，１０により高周波電力を誘導コイル８，９に印加させプラズマを発生させる。このことによりプラズマ中の電荷をもたないラジカルが、プラズマにより加熱された半導体基板に吸着反応し、図２（ｃ）に示すように、絶縁膜２２および配線２３に薄いシリコン酸化膜である一様の厚さの保護膜２４が形成される。
【００２３】
なお、半導体基板に基板バイアスが印加されないので、プラズマ中のイオンを引き込むことがないので、絶縁膜２２の損傷やゲ−ト酸化膜の破壊を起こすことはない。また、種々の実験からこの保護膜２４の厚さは、薄くとも２０ｎｍは必要である。そして、この保護膜２４の厚さに達する時間は、数秒で得られる。
【００２４】
この保護膜２４を形成した後、引き続き、トップノズル３からＡｒを１６ｓｃｃｍ、Ｏ２を２０ｓｃｃｍ、ＳｉＨ４を９．５ｓｃｃｍを反応室１に導出し、サイドノズル２からＡｒを１１０ｓｃｃｍ、Ｏ２を１２０ｓｃｃｍ、ＳｉＨ４を５６ｓｃｃｍを反応室１に導出させ、高周波電力を誘導コイルに印加し、プラズマを発生させる。そして、半導体基板に基板バイアスとして高周波電源１２により高周波電力、例えば、２０００乃至３５００Ｗを印加させる。
【００２５】
このことにより、プラズマ中のイオンが引き込まれ、アルゴンイオンによるスパッタエッチングレ−トの傾斜角度依存性に伴って、デポジションとスパッタリングが同時に起き、図２（ｄ）に示すように、配線２３の間を層間絶縁膜２５が埋め込むように形成される。また、プラズマによって加熱される半導体基板が温度上昇しないように、冷却ガス供給装置７からヘリウムガスを供給し、半導体基板を冷却し摂氏４００度に維持している。
【００２６】
こように層間絶縁膜２５が形成した後、配線２３の真上にあたる層間絶縁膜の突起は、ＣＭＰなどにより平坦に研磨する。
【００２７】
【発明の効果】
以上説明したように本発明は、絶縁膜上に配線を有する半導体基板に前記配線を含む絶縁膜上に、基板バイアスを印加させることなく薄い保護膜を形成してから、層間絶縁膜を形成するので、下地である絶縁膜をプラズマダメ−ジや下地削れを起こすことなく層間絶縁膜を形成でき、品質の歩留まりが向上するといういう効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態における半導体装置の製造方法を説明するための誘導結合型プラズマＣＶＤ装置の構成を示す断面図である。
【図２】本発明の一実施の形態における半導体装置の製造方法を説明するために工程順に示す断面図である。
【図３】従来の半導体装置の製造方法の一例を説明するための図である。
【符号の説明】
１ 反応室
２ サイドノズル
３ トップノズル
４ ペデスタル
５ 下部電極
６ タ−ボポンプ
７ 冷却ガス供給装置
８，９ 誘導コイル
１０，１１，１２ 高周波電源
１３ スロットルバルブ
２１ 半導体基板
２２ 絶縁膜
２３ 配線
２４ 保護膜
２５ 層間絶縁膜
Claims (6)
- 半導体基板に高周波電力を印加する高密度プラズマＣＶＤ法を用いて半導体装置の配線間の隙間に層間絶縁膜を埋め込む半導体装置の製造方法において、前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に導電層を形成する工程と、前記導電層をパタ−ニングにより配線を形成する工程と、しかる後前記絶縁層を含む前記配線上に保護絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
- 前記保護絶縁膜を形成した後、前記配線の隙間を埋める層間絶縁膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記保護絶縁膜の膜厚は、少なくとも２０ｎｍであることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
- 前記高密度プラズマＣＶＤ法は、誘導結合プラズマ発生装置を用いる高密度プラズマＣＶＤ法であることを特徴とする請求項１、請求項２または請求項３記載の半導体装置の製造方法。
- 絶縁膜が形成され該絶縁膜上に配線を有する半導体基板を載置するペデスタルを収納する反応室と、この反応室の頭頂部に配置される第１の誘導コイルと、前記反応室の側壁に配置される第２の誘導コイルと、前記反応室の頭頂部から反応ガスを導出するトップノズルと、前記反応室の側壁から反応ガスを導出するサイドノズルと、前記半導体基板に基板バイアスを印加する高周波電源とを備える誘導結合型プラズマＣＶＤ装置において、前記トップノズルから前記反応ガスを減圧された前記反応室に導出し、前記第１および第２の誘導コイルに高周波電力を印加させプラズマを発生させ、前記半導体基板に基板バイアスを印加させることなく前記配線を含む前記半導体基板の絶縁膜上に保護膜を形成することを特徴とする半導体装置の製造方法。
- 前記保護膜を形成した後に、前記トップノズルおよび前記サイドノズルから前記反応ガスを導出させ、前記第１および第２の誘導コイルに高周波電力を印加させプラズマを発生させ、前記半導体基板に基板バイアスを印加させ、前記半導体基板の配線の間を埋める層間絶縁膜を形成することを特徴とする請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002304283A JP2004140219A (ja) | 2002-10-18 | 2002-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002304283A JP2004140219A (ja) | 2002-10-18 | 2002-10-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004140219A true JP2004140219A (ja) | 2004-05-13 |
Family
ID=32451752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002304283A Pending JP2004140219A (ja) | 2002-10-18 | 2002-10-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004140219A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041505A (ja) * | 2004-07-22 | 2006-02-09 | Hynix Semiconductor Inc | 半導体素子のパッシベーション層形成方法 |
| JP2006128615A (ja) * | 2004-10-28 | 2006-05-18 | Hynix Semiconductor Inc | 高密度プラズマ化学気相蒸着装置及びそれを用いた半導体素子の製造方法 |
| JP2006237479A (ja) * | 2005-02-28 | 2006-09-07 | Mitsubishi Heavy Ind Ltd | プラズマ処理装置 |
| US9171734B1 (en) | 2014-08-25 | 2015-10-27 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium |
| US9287346B2 (en) | 2012-01-26 | 2016-03-15 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
2002
- 2002-10-18 JP JP2002304283A patent/JP2004140219A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041505A (ja) * | 2004-07-22 | 2006-02-09 | Hynix Semiconductor Inc | 半導体素子のパッシベーション層形成方法 |
| JP2006128615A (ja) * | 2004-10-28 | 2006-05-18 | Hynix Semiconductor Inc | 高密度プラズマ化学気相蒸着装置及びそれを用いた半導体素子の製造方法 |
| JP2006237479A (ja) * | 2005-02-28 | 2006-09-07 | Mitsubishi Heavy Ind Ltd | プラズマ処理装置 |
| US9287346B2 (en) | 2012-01-26 | 2016-03-15 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US9171734B1 (en) | 2014-08-25 | 2015-10-27 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium |
| JP5840268B1 (ja) * | 2014-08-25 | 2016-01-06 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および記録媒体 |
| KR20160024713A (ko) * | 2014-08-25 | 2016-03-07 | 가부시키가이샤 히다치 고쿠사이 덴키 | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 |
| KR101665373B1 (ko) * | 2014-08-25 | 2016-10-24 | 가부시키가이샤 히다치 고쿠사이 덴키 | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141827B2 (ja) | 半導体装置の製造方法 | |
| KR102023784B1 (ko) | 질화규소막 에칭 방법 | |
| KR101887723B1 (ko) | 다층 마스크에서의 패턴의 ｃｄ 및 무결성을 제어하기 위한 에칭 프로세스 | |
| JP3228183B2 (ja) | 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法 | |
| JP3283477B2 (ja) | ドライエッチング方法および半導体装置の製造方法 | |
| CN100521110C (zh) | 等离子体处理方法 | |
| KR101688231B1 (ko) | Ｃｏ2/ｃｏ계 처리를 이용하여 기판을 애싱하기 위한 저손상 방법 | |
| JP2009530871A (ja) | 誘電性バリア層を高い選択性でエッチングする方法 | |
| JP2000114252A (ja) | 半導体装置及びその製造方法 | |
| JPH07183194A (ja) | 多層レジストパターン形成方法 | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| TW202004910A (zh) | 用於低深寬比堆疊圖案化的方法和系統 | |
| CN101197277A (zh) | 双镶嵌应用中底部抗反射涂层的两步蚀刻 | |
| US20220319841A1 (en) | Deposition of low-stress carbon-containing layers | |
| US6811831B1 (en) | Method for depositing silicon nitride | |
| JP2004140219A (ja) | 半導体装置の製造方法 | |
| JPH07316823A (ja) | プラズマｃｖｄ装置およびプラズマｃｖｄ方法 | |
| TW522452B (en) | Semiconductor device and method of manufacturing the same | |
| TWI821962B (zh) | 製造半導體裝置的方法與半導體製造工具 | |
| JP2000286252A (ja) | 半導体装置の製造方法 | |
| JPH0955376A (ja) | プラズマｃｖｄ方法 | |
| JPH1140669A (ja) | 多層配線構造とその製造方法 | |
| US6169040B1 (en) | Method of manufacturing semiconductor device | |
| JP2004235457A (ja) | ヒューズ、半導体装置、ヒューズの製造方法および半導体装置の製造方法 | |
| JP3254207B2 (ja) | 絶縁膜の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050516 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| RD01 | Notification of change of attorney |
Effective date: 20070703 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A977 | Report on retrieval |
Effective date: 20070830 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |