[go: up one dir, main page]

JP2004117741A - 描画データの作成方法 - Google Patents

描画データの作成方法 Download PDF

Info

Publication number
JP2004117741A
JP2004117741A JP2002279910A JP2002279910A JP2004117741A JP 2004117741 A JP2004117741 A JP 2004117741A JP 2002279910 A JP2002279910 A JP 2002279910A JP 2002279910 A JP2002279910 A JP 2002279910A JP 2004117741 A JP2004117741 A JP 2004117741A
Authority
JP
Japan
Prior art keywords
pattern
design data
library
data
drawing data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002279910A
Other languages
English (en)
Inventor
Hidehiro Azuma
東 英宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002279910A priority Critical patent/JP2004117741A/ja
Publication of JP2004117741A publication Critical patent/JP2004117741A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

【課題】半導体装置の製造工程において使用する露光マスクのパターンや半導体装置の製造工程における直接露光用のパターンなどとなる描画データを作成するときに、作成時間を短縮できる描画データの作成方法を提供する。
【解決手段】設計データの一部となるパターンを作成して設計データのライブラリーを形成し、設計データのライブラリーのパターンを描画データに変換して描画データのライブラリーを作成する。次に、設計データのライブラリーのパターンを用いて設計データを作成し(F6)、設計データのうち設計データのライブラリーのパターンを除く部分を描画データに変換する(F11)。次に、設計データのライブラリーのパターンに対応する描画データのライブラリーのパターンと、設計データのライブラリーのパターンを除く設計データから変換された描画データのパターンとを重ね合わせる(F12)。
【選択図】   図2

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造工程において使用する露光マスクのパターンや半導体装置の製造工程における直接露光用のパターンなどとなる描画データの作成方法に関する。
【0002】
【従来の技術】
半導体装置の微細化および高集積化に伴い、半導体装置を設計するパターンについても微細化および高集積化が進んでいる。
半導体装置の製造工程において、フォトレジスト膜をパターン形成するフォトリソグラフィ技術は半導体装置のさらなる微細化を実現するための重要な技術であり、フォトリソグラフィ技術で用いる露光マスクの用いられるパターンとしても微細化および高集積化が進められている。
【0003】
上記のように半導体装置を設計するパターンが微細化および高集積化すると、半導体装置の製造工程において使用する露光マスクのパターンとなる描画データが膨大となり、その作成に時間がかかるために、TATが長くなってしまっていた。
【0004】
そこで、半導体装置の製造工程において使用する露光マスクのパターンとなる描画データを作成するときに、設計データとして、使用頻度の高いセルや機能ブロックなどの設計データのパターンを予め登録してライブラリー化しておき、この設計データ用のパターンのライブラリーを利用して、半導体装置の製造工程において使用する露光マスクのパターンとなる描画データを作成する方法が知られている。
この方法によれば、使用頻度の高い設計データ用のパターンは改めて作成しないでライブラリーから読み出すだけでよいので、設計データの作成に関して短TAT化を図ることができる。
【0005】
以下に、上記のライブラリーを利用した描画データの作成方法について説明する。
図12および図13は、上記の描画データの作成方法の工程のフローチャートである。
また、図14〜17は各工程におけるパターンの具体例を示す模式平面図である。
【0006】
最初に、以下のように、設計データにおいて用いる頻度の高いセルや機能ブロックなどのパターンを予めライブラリー登録する。
まず、第1ステップF101として、設計データのライブラリー用のパターンを作成する。
次に、第2ステップF102として、第1ステップF101において作成した設計データのライブラリー用のパターンを設計データのライブラリーへ登録する。
以上のようにして設計データ用パターンのライブラリー登録を行う。
【0007】
例えば、図14(a)および(b)に示すような設計データのライブラリーパターンを登録し、ライブラリーを作成する。
図14(a)はMOSトランジスタの設計データを登録したライブラリーパターンL100である。例えば、ゲート電極となる配線100、ソース・ドレインとなる不純物拡散層101およびソース・ドレインコンタクト102から構成されている。
また、図14(b)は配線の設計データを登録したライブラリーパターンL101である。例えば、所定形状の配線103から構成されている。
【0008】
次に、ライブラリー登録された設計データのパターンを利用して設計データを作成し、これから描画データを作成する。
まず、第3ステップF103として、設計データのライブラリーを用いてレイアウト設計を行う。
例えば、図15(a)に示すように、設計データのライブラリーパターン(L100,L101)を所定の位置に配置して、それらを接続するようなパターンの配線(104a,104b,104c)をレイアウトする。
ここで、図15(a)中の設計データのライブラリーパターン(L100,L101)は、それぞれ図15(b)および図15(c)に示すパターンである。
【0009】
次に、第4ステップF104として、設計データのライブラリーのパターンと、設計データのライブラリーのパターンを除く設計データのパターンとを重ね合わせる。
例えば、図15(b)および図15(c)に示す設計データのライブラリーパターン(L100,L101)を図15(a)の設計データに重ね合わせ、図16に示すようなパターンを得る。
【0010】
次に、第5ステップF105として、上記のようにして得られた設計データの検証を行う。
次に、第6ステップF106として、インクリメント処理などの設計データの図形的演算処理を行い、さらに第7ステップF107として描画フォーマットへ変換して、描画データを得る。
この結果、図16に示すパターンから、配線200、不純物拡散層201、ソース・ドレインコンタクト202、配線203および配線(204a,204b,204c)にそれぞれ変換され、図17に示すパターンの描画データが得られる。
【0011】
【発明が解決しようとする課題】
しかしながら、上記の描画データの作成方法においては、設計データのライブラリーのパターンを除く設計データのパターンと、設計データのライブラリーのパターンとを重ね合わせ、これらの設計データ全てについて描画フォーマットへ変換して描画データを得ていることから、半導体装置の微細化や高機能化とともにデータ規模が膨大となって、描画データへの変換時間が長くなり、TATが長くなってしまっていた。
【0012】
上記の問題は、半導体装置の製造工程において使用する露光マスクのパターンとなる描画データを作成するときに限らず、半導体装置の製造工程における直接露光用のパターンとなる描画データを作成する場合についても同様である。
【0013】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、半導体装置の製造工程において使用する露光マスクのパターンや半導体装置の製造工程における直接露光用のパターンなどとなる描画データを作成するときに、作成時間を短縮できる描画データの作成方法を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を達成するため、本発明の描画データの作成方法は、半導体装置を形成するためのパターンとなる描画データの作成方法であって、設計データの一部となるパターンを作成して設計データのライブラリーを形成する工程と、前記設計データのライブラリーのパターンを描画データに変換して描画データのライブラリーを作成する工程と、前記設計データのライブラリーのパターンを用いて設計データを作成する工程と、前記設計データのうち前記設計データのライブラリーのパターンを除く部分を描画データに変換する工程と、前記設計データのライブラリーのパターンに対応する前記描画データのライブラリーのパターンと、前記設計データのライブラリーのパターンを除く設計データから変換された描画データのパターンとを重ね合わせる工程とを有する。
【0015】
上記の本発明の描画データの作成方法は、半導体装置を形成するためのパターンとなる描画データを作成する方法であって、設計データの一部となるパターンを作成して設計データのライブラリーを形成し、設計データのライブラリーのパターンを描画データに変換して描画データのライブラリーを作成する。
次に、設計データのライブラリーのパターンを用いて設計データを作成し、設計データのうち設計データのライブラリーのパターンを除く部分を描画データに変換する。次に、設計データのライブラリーのパターンに対応する描画データのライブラリーのパターンと、設計データのライブラリーのパターンを除く設計データから変換された描画データのパターンとを重ね合わせる。
【0016】
【発明の実施の形態】
以下に、本実施形態に係る描画データの作成方法の形態について、図面を参照して説明する。
【0017】
本実施形態は、半導体装置の製造において使用する露光マスクを作成するためのパターン、あるいは、半導体装置の製造における直接露光用のパターンなどとなる描画データの作成方法であり、以下のようにして行う。
【0018】
図1および図2は、上記の描画データの作成方法の工程のフローチャートである。
また、図3〜11は各工程におけるパターンの具体例を示す模式平面図である。
【0019】
最初に、設計データにおいて用いる頻度の高いセルや機能ブロックなどのパターンを設計データのライブラリーに、また、これを描画フォーマットへ変換した描画データのパターンを描画データのライブラリーに、それぞれ登録する。
まず、第1ステップF1として、設計データのライブラリー用のパターンを作成する。
次に、第2ステップF2として、第1ステップF1において作成した設計データのライブラリー用のパターンを設計データのライブラリーへ登録する。
【0020】
ここで、設計データのライブラリーの登録では、各ライブラリーデータの領域サイズ、レイヤー情報、入出力情報などの登録データのバージョンと共に登録する。
領域サイズは、例えば矩形の領域の場合に左下の右上の2点で示す方法でもよく、また、多角形的外観の領域として示す方法でもよい。
レイヤー情報は、登録するパターンで使用しているレイヤーの内、マスクパターンになるパターンのレイヤーとする。
入出力情報は、登録されたセルや機能ブロックの外部との入出力ポイントを示す座標およびレイヤーの情報である。
【0021】
例えば、図3(a)および(b)に示すような設計データのライブラリーパターンを登録し、設計データのライブラリーを作成する。
図3(a)はMOSトランジスタの設計データを登録した設計データのライブラリーパターンL10である。例えば、ゲート電極となる配線10、ソース・ドレインとなる不純物拡散層11およびソース・ドレインコンタクト12から構成されている。
また、図3(b)は配線の設計データを登録した設計データのライブラリーパターンL11である。例えば、所定形状の配線13から構成されている。
【0022】
次に、第3ステップF3として、設計データのライブラリー用のパターンに対してインクリメント処理などの設計データの図形的演算処理を行い、さらに第4ステップF4として描画フォーマットへ変換して、描画データを得る。
次に、第5ステップF5として、第4ステップF4において得た描画データのライブラリー用のパターンを描画データのライブラリーへ登録する。
【0023】
描画データのライブラリーの登録においても、設計データのライブラリーと同様に、領域サイズや入出力情報などのバージョンと共に登録する。
領域サイズは上記と同様の方法により示す。
また、入出力情報としては、登録されたセルや機能ブロックの外部との入出力ポイントを示す座標の情報を登録する。
【0024】
例えば、図4(a)および(b)に示すような描画データのライブラリーパターンを登録し、描画データのライブラリーを作成する。
即ち、図3(a)のMOSトランジスタの設計データのライブラリーパターンL10から変換して、図4(a)に示すような、配線20、不純物拡散層21およびソース・ドレインコンタクト22からなる描画データのライブラリーパターンL20を得る。また、図3(b)の配線の設計データのライブラリーパターンL11から変換して図4(b)に示すような配線23からなる描画データのライブラリーパターンL21を得る。
以上のようにして、設計データとそれに対応する描画データのライブラリー登録を行う。
【0025】
次に、設計データのライブラリー登録された設計データのパターンを利用して設計データを作成し、これから描画データを作成する。
まず、第6ステップF6として、設計データのライブラリーを用いてレイアウト設計を行う。
例えば、図5(a)に示すように、設計データのライブラリーパターン(L10,L11)を所定の位置に配置して、それらを接続するようなパターンの配線(14a,14b,14c)をレイアウトする。このとき、設計データ上にはライブラリーの実パターンは持たせず、使用するライブラリーのパターン名、バージョン、配置位置の情報のみを持たせる。
ここで、図5(a)中の設計データのライブラリーパターン(L10,L11)として用いているのは、それぞれ図5(b)および図5(c)に示すパターンであり、上記のようにして設計データのライブラリーに登録されたパターンである。
【0026】
次に、第7ステップF7として、設計データのライブラリーのパターンを除く設計データと、設計データのライブラリーパターン(L10,L11)との接続状態をチェックする。
このステップは必要に応じて行い、例えば、設計データのライブラリーパターン(L10,L11)に登録されたバージョンから得られる入出力情報と、設計データのライブラリーのパターンを除く設計データのパターンの配線(14a,14b,14c)の位置座標とを比較することにより行われる。
【0027】
例えば図6に示す設計データのライブラリーパターンL10の場合、ゲート電極となる配線10に接続する2か所の入出力点(C1,C2)を有している。図6では、入出力点C1には配線14bが接続されているのでエラーではないが、入出力点C2には配線が接続されていないため、エラーと判断される。
エラーと判断された箇所について、改めて配線のパターンを設けるなどの必要に応じた処置を行う。
【0028】
次に、第8ステップF8として、設計データのライブラリーの領域と重なるように形成されたパターンの有無をチェックする。
これは、設計データのライブラリーパターン(L10,L11)に登録されたバージョンから得られる領域情報と設計データのライブラリーのパターンを除く設計データのパターンの位置座標とを比較することにより行われる。
【0029】
例えば、図7(a)に示すように、設計データのライブラリーパターンL10で使用しているレイヤーと同じレイヤーにおいて、設計データのライブラリーパターンL10の領域と重なっている配線15のパターンが設定されている場合と、図7(b)に示すように、設計データのライブラリーパターンL10で使用しているレイヤーと異なるレイヤーにおいて、設計データのライブラリーパターンL10の領域と重なっている配線16のパターンが設定されている場合とを想定する。
この場合、例えば、(1)ライブラリーで使用するレイヤーと同じレイヤーにおいて領域が重なるパターンがある場合のみをエラーとする(図7(a)の場合のみエラーとする)、(2)ライブラリーで使用するレイヤーを問わず、領域が重なるパターンがある場合をエラーとする(図7(a)および(b)の両方をエラーとする)、との2通りの基準で判断を行うことができ、必要に応じていずれの基準で判断するか指定することができる。
エラーと判断された箇所について、配線のパターンの位置を変更するなどの必要に応じた処置を行う。
また、(3)ライブラリーで使用するレイヤーを問わず、領域が重なるパターンがあってもエラーとしない(図7(a)および(b)の両方をエラーとしない)基準を選択することも可能である。即ち、第8ステップF8は場合によって省略することができる。
【0030】
次に、第9ステップF9として、設計データのうち、設計データのライブラリーのパターン(L10,L11)を除く部分について、インクリメントなどのサイズ補正処理、OR処理あるいはAND処理などの設計データの図形的演算処理を行う。
【0031】
次に、第10ステップF10として、設計データのうち設計データのライブラリーのパターンを除く部分について、設計データのライブラリーの領域にはみ出した部分を削除する。
第9ステップF9の図形演算処理において、設計データのうち設計データのライブラリーのパターンを除く部分のインクリメント処理により、設計データのライブラリーの領域にはみ出すと、このはみ出した部分はマスク描画時において多重露光となり、線幅再現性を損なうことがある。
そこで必要に応じて、上記の多重露光を回避するために、例えば設計データのライブラリーパターン(L10,L11)に登録されたバージョンから得られる領域情報を用いて、設計データのライブラリーパターン(L10,L11)内にはみ出した部分を削除する。
【0032】
例えば、図8(a)に示すように、設計データのライブラリーパターンLに接続するように配線14が設けられている場合を想定すると、図形演算処理のインクリメント処理により、線幅が太くされた配線14’となるが、このときライブラリーパターンL内にはみ出した部分Xが生じる。
ライブラリーパターンLの領域情報により、この内部にはみ出した配線14’の部分を削除し、図8(c)に示すようなパターンとする。
【0033】
次に、第11ステップF11として、設計データのうち設計データのライブラリーのパターンを除く部分を描画データに変換する。
この結果、設計データのうち設計データのライブラリーのパターンを除く部分である配線(14a,14b,14c)が描画データに変換され、配線(24a,24b,24c)となる。
このとき、設計データのライブラリーパターン(L10,L11)を描画データのライブラリーパターン(L20,L21)に差し替えるが、描画データ上にはライブラリーの実パターンは持たせず、使用する描画データのライブラリーのパターン名、バージョン、配置位置の情報のみを持たせる。
【0034】
次に、第12ステップF12として、マスク描画時に、ライブラリーパターンの実パターンが描画されるように、使用する描画データのライブラリーパターンのパターン名、位置情報を読み取り、描画指示ファイル(Job Deck)上において、描画データのライブラリーのパターンの実パターンと、設計データのライブラリーのパターンを除く設計データのパターンとを重ね合わせる。
例えば、描画データのライブラリーパターン(L20,L21)と設計データのライブラリーのパターンを除く設計データのパターン(配線(14a,14b,14c))とを重ね合わせ、図10に示すようなパターンを得る。
描画データのライブラリーパターン(L20,L21)には、図4(a)および(b)に示すように、配線20、不純物拡散層21、ソース・ドレインコンタクト22、配線23の各パターンが設けられている。
【0035】
以上で、描画データの作成を行うことができるが、設計データを検証する場合には、以下の工程により行うことができる。
即ち、第13ステップF13として、設計データのライブラリーのパターンと、設計データのライブラリーのパターンを除く設計データのパターンとを重ね合わせる。
例えば、図3(a)および図3(b)に示す設計データのライブラリーパターン(L10,L11)の実パターンを、図5(a)の設計データに重ね合わせ、図11に示すようなパターンを得る。
次に、第14ステップF14として、上記のようにして得られた設計データの検証を行う。
上記のようにして得られる設計データの実パターンが合成された設計データにて、設計検証を行うことができる。
【0036】
上記の本実施形態に係る描画データの作成方法によれば、半導体装置の製造工程において使用する露光マスクのパターンとなる描画データを作成するときに、描画データへの変換対象となる設計データからライブラリーパターンが除外され、描画データの作成時間を短縮することができる。
また、実績のあるライブラリーパターンを再利用することで、設計の信頼度を高めることができる。
また、取り扱うデータとしてライブラリーの実パターンが除外されているため、データサイズが小さくなっており、ネットワークによる転送時間の短縮、記録媒体への入出力時間の短縮なども図ることができる。
【0037】
本発明は上記の実施の形態に限定されない。
例えば、上記の本実施形態においては、特に半導体装置の製造において使用する露光マスクを作成するためのパターンとなる描画データの作成について説明しているが、これに限らず、半導体装置の製造における電子ビーム露光などの直接露光用のパターンとなる描画データの作成にも適用することができる。
また、上記のように取り扱う設計データのライブラリーおよび描画データのライブラリーは、データ単体で商取引されるIP(intellectual property)としてのデータを活用することも可能である。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【0038】
【発明の効果】
以上説明したように、本発明に係る描画データの作成方法によれば、半導体装置の製造工程において使用する露光マスクのパターンや半導体装置の製造工程における直接露光用のパターンなどとなる描画データを作成するときに、用いる頻度の高いセルや機能ブロックなどのパターンを設計データおよび描画データとしてライブラリー登録することにより、描画データの作成時間を短縮することができる。
【図面の簡単な説明】
【図1】図1は本発明の実施形態に係る描画データの作成方法の工程のフローチャートである。
【図2】図2は本発明の実施形態に係る描画データの作成方法の工程のフローチャートである。
【図3】図3(a)および(b)は本発明の実施形態に係る描画データの作成方法の工程を示す模式平面図である。
【図4】図4(a)および(b)は本発明の実施形態に係る描画データの作成方法の工程を示す模式平面図である。
【図5】図5(a)〜(c)は本発明の実施形態に係る描画データの作成方法の工程を示す模式平面図である。
【図6】図6は本発明の実施形態に係る描画データの作成方法の工程を示す模式平面図である。
【図7】図7(a)および(b)は本発明の実施形態に係る描画データの作成方法の工程を示す模式平面図である。
【図8】図8(a)〜(c)は本発明の実施形態に係る描画データの作成方法の工程を示す模式平面図である。
【図9】図9は本発明の実施形態に係る描画データの作成方法の工程を示す模式平面図である。
【図10】図10は本発明の実施形態に係る描画データの作成方法の工程を示す模式平面図である。
【図11】図11は本発明の実施形態に係る描画データの作成方法の工程を示す模式平面図である。
【図12】図12は従来例に係る描画データの作成方法の工程のフローチャートである。
【図13】図13は従来例に係る描画データの作成方法の工程のフローチャートである。
【図14】図14(a)および(b)は従来例に係る描画データの作成方法の工程を示す模式平面図である。
【図15】図15(a)〜(c)は従来例に係る描画データの作成方法の工程を示す模式平面図である。
【図16】図16は従来例に係る描画データの作成方法の工程を示す模式平面図である。
【図17】図17は従来例に係る描画データの作成方法の工程を示す模式平面図である。
【符号の説明】
10…配線、11…不純物領域、12…コンタクト、13…配線、14a,14b,14c,14’,15,16…配線、20…配線、21…不純物領域、22…コンタクト、23…配線、24a,24b,24c…配線、L10,L11,L…設計データのライブラリーパターン、L20,L21…描画データのライブラリーパターン、C1,C2…入出力点、F1〜F14…ステップ、X…設計データのライブラリーパターン内にはみ出した部分。

Claims (8)

  1. 半導体装置を形成するためのパターンとなる描画データの作成方法であって、
    設計データの一部となるパターンを作成して設計データのライブラリーを形成する工程と、
    前記設計データのライブラリーのパターンを描画データに変換して描画データのライブラリーを作成する工程と、
    前記設計データのライブラリーのパターンを用いて設計データを作成する工程と、
    前記設計データのうち前記設計データのライブラリーのパターンを除く部分を描画データに変換する工程と、
    前記設計データのライブラリーのパターンに対応する前記描画データのライブラリーのパターンと、前記設計データのライブラリーのパターンを除く設計データから変換された描画データのパターンとを重ね合わせる工程と
    を有する描画データの作成方法。
  2. 半導体装置の製造において使用する露光マスクを作成するためのパターンとなる描画データの作成方法である
    請求項1に記載の描画データの作成方法。
  3. 半導体装置の製造における直接露光用のパターンとなる描画データの作成方法である
    請求項1に記載の描画データの作成方法。
  4. 前記設計データを作成する工程の後、前記設計データのライブラリーのパターンを除く設計データと前記設計データのライブラリーのパターンとの接続状態をチェックする工程をさらに有する
    請求項1に記載の描画データの作成方法。
  5. 前記設計データを作成する工程の後、前記設計データのライブラリーの領域と重なるように形成されたパターンの有無をチェックする工程をさらに有する
    請求項1に記載の描画データの作成方法。
  6. 前記設計データを作成する工程の後、前記設計データのうち前記設計データのライブラリーのパターンを除く部分を図形的演算処理する工程をさらに有する
    請求項1に記載の描画データの作成方法。
  7. 前記図形的演算処理する工程の後、前記設計データのうち前記設計データのライブラリーのパターンを除く部分について、前記設計データのライブラリーの領域にはみ出した部分を削除する工程をさらに有する
    請求項6に記載の描画データの作成方法。
  8. 前記設計データを作成する工程の後、前記設計データのライブラリーのパターンと、前記設計データのライブラリーのパターンを除く設計データのパターンとを重ね合わせる工程と、
    前記設計データのライブラリーのパターンと、前記設計データのライブラリーのパターンを除く設計データのパターンとを重ね合わせた結果から設計データを検証する工程と
    をさらに有する
    請求項1に記載の描画データの作成方法。
JP2002279910A 2002-09-25 2002-09-25 描画データの作成方法 Pending JP2004117741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002279910A JP2004117741A (ja) 2002-09-25 2002-09-25 描画データの作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002279910A JP2004117741A (ja) 2002-09-25 2002-09-25 描画データの作成方法

Publications (1)

Publication Number Publication Date
JP2004117741A true JP2004117741A (ja) 2004-04-15

Family

ID=32274779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002279910A Pending JP2004117741A (ja) 2002-09-25 2002-09-25 描画データの作成方法

Country Status (1)

Country Link
JP (1) JP2004117741A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330287A (ja) * 2005-05-25 2006-12-07 Toshiba Corp マスク製造システム、マスクデータ作成方法、及び半導体装置の製造方法
JP2007086587A (ja) * 2005-09-26 2007-04-05 Renesas Technology Corp マスクパターン設計方法および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330287A (ja) * 2005-05-25 2006-12-07 Toshiba Corp マスク製造システム、マスクデータ作成方法、及び半導体装置の製造方法
JP2007086587A (ja) * 2005-09-26 2007-04-05 Renesas Technology Corp マスクパターン設計方法および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3311244B2 (ja) 基本セルライブラリ及びその形成方法
US11138362B2 (en) Integrated circuit layout method and system
US6691297B1 (en) Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI
TWI639096B (zh) 偵測及顯示多重圖案化修復指導
JP2005181523A (ja) 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム
US9607852B2 (en) Methods of dividing layouts and methods of manufacturing semiconductor devices using the same
JP2008310353A (ja) 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム
US11664311B2 (en) Method and structure to reduce cell width in semiconductor device
JP2009031460A (ja) マスクパターンの作成方法、作成装置及び露光用マスク
CN112117273B (zh) 集成电路器件及其形成方法
US20230268339A1 (en) Semiconductor cell and active area arrangement
JP2651199B2 (ja) マスク又はレチクル用パターン自動検証装置
US20240186241A1 (en) Integrated circuit with frontside and backside conductive layers and exposed backside substrate
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
US20110173579A1 (en) Rectilinear Covering Method With Bounded Number of Rectangles for Designing a VLSI Chip
JP2004117741A (ja) 描画データの作成方法
US8365105B2 (en) Method of performing optical proximity effect corrections to photomask pattern
US20100234973A1 (en) Pattern verifying method, method of manufacturing a semiconductor device and pattern verifying program
US20070281218A1 (en) Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density
KR20210156399A (ko) Opc 방법 및 이를 이용한 반도체 소자의 제조 방법
CN222966132U (zh) 半导体装置
JP4074329B2 (ja) 光近接効果補正方法
JP4006013B2 (ja) 光近接効果補正方法
JPS6066428A (ja) 電子ビ−ム露光方法
CN106154736B (zh) 提升图案精密度的方法