JP2004103732A

JP2004103732A - 基板装置及び電気光学装置の製造方法、並びに、電気光学装置及び電子機器

Info

Publication number: JP2004103732A
Application number: JP2002261805A
Authority: JP
Inventors: Tomohiko Hayashi; 林　朋彦
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-09-06
Filing date: 2002-09-06
Publication date: 2004-04-02

Abstract

【課題】良好なトランジスタ特性を長期にわたって維持することの可能な薄膜トランジスタを備えてなる基板装置及びその製造方法等を提供する。
【解決手段】基板（２００）上に、薄膜トランジスタの構成要素となる半導体層（２０２）及びゲート電極膜（２０６）を形成した後、その上に窒化膜（２０８）を形成する。この窒化膜は、厚さが５ｎｍ以下に形成される。そして、この後に、前記半導体層に対する水素化処理を実施して、該半導体層内におけるダングリングボンドを終端する。
【選択図】　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、「ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）」と称す。）が形成されたＴＦＴアレイ基板装置等の基板装置及び電気光学装置の製造方法、並びに、そのような基板装置を備えた液晶装置等の電気光学装置並びに該電気光学装置を具備してなる電子機器の技術分野に属する。
【０００２】
【背景技術】
この種の基板装置は例えば、石英基板等の基板上に、ソース領域、ドレイン領域及びチャネル領域を含むポリシリコン膜又はアモルファスシリコン膜等の半導体層を備える。この半導体層表面には、ドライ酸化又はウェット酸化による熱酸化膜等、ＨＴＯ（高温酸化）膜、ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）膜、若しくはプラズマ酸化膜からゲート絶縁膜が形成される。更に、このゲート絶縁膜上にゲート電極膜が形成されることにより、基板上にＴＦＴが構築される。かかるＴＦＴは、例えば液晶装置等の電気光学装置の画像表示領域内における各画素に作り込まれることにより、ＴＦＴアレイ基板装置における画素スイッチング用素子として用いられる。或いは、該画像表示領域の周囲における周辺領域に作り込まれることにより、該基板装置の駆動回路の一部としても用いられる。
【０００３】
そして、画像表示領域内には、キャリアが電子であるためにキャリア移動度に優れた、即ちスイッチング特性に優れたＮチャネル型ＴＦＴが作り込まれるのが一般的であり、周辺領域には、このようなＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを一組としてなると共に駆動電流が微小で済む等の長所を有するＣＭＯＳ型（相補型）ＴＦＴが作り込まれるのが一般的である。
【０００４】
このように画像表示領域や周辺領域にＴＦＴが作り込まれた基板装置は、ＴＦＴアクティブマトリクス駆動方式の液晶装置等を初めとする各種電気光学装置に広く用いられている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開２０００−２０６５６８号公報
【０００６】
【発明が解決しようとする課題】
ところで、この種の基板装置については、高性能な電気特性、あるいは高信頼性を達成することが一般的な課題として常に認識されている。とりわけ、該基板装置を構成する前記ＴＦＴにおいては、トランジスタ特性を、より高性能で高信頼性であること（すなわち、リーク電流及び界面準位密度はより低く、等）が求められる。また、そのような良好なトランジスタ特性を長期に亘って維持するという要請も当然にある。
【０００７】
このような要請を満たすためには、半導体層中の結晶粒界や、該半導体層と前記ゲート絶縁膜との界面等で発生するダングリングボンドの好適な処理、すなわちその除去ないしは終端等を効果的に行うことが、重要な要素技術の一つとなる。また、ＴＦＴを構成するゲート絶縁膜、あるいはこれと半導体層の界面に対しては、水分が導入されることを可能な限り避けなければならない。いずれにしても、ＴＦＴのオン・オフ特性の劣化、あるいはスレッショルド電圧Ｖｔｈの上昇等を招くなど、ＴＦＴの特性劣化に影響を及ぼすからである。
【０００８】
この点、従来においても、これら問題点を解決する手段は幾つか提案されてはいる。しかしながら、上述したＴＦＴの特性向上に対する一般的、かつ、高い水準の要請がある観点からして、現状においても、完全な解決手段が提案されているとは言いがたい。
【０００９】
また、このような問題点は、上述の一般的な観点からはもとより、前記の基板装置が、画像表示が可能な液晶装置等の電気光学装置を構成するＴＦＴアレイ基板に該当する場合において、より切実になる。というのも、電気光学装置では、高品質な画像表示や、その長期間にわたる維持持続という要請があり、それは、前記ＴＦＴアレイ基板上のＴＦＴの特性如何に大きく依存しているからである。
【００１０】
本発明は、上記問題点に鑑みてなされたものであり、良好なトランジスタ特性を長期にわたって維持することの可能な薄膜トランジスタを備えてなる基板装置及び電気光学装置の製造方法、並びに、電気光学装置及び該電気光学装置を具備してなる電子機器を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本発明の基板装置は、上記課題を解決するために、基板上に、半導体層を含む薄膜トランジスタと、該薄膜トランジスタ上に形成されており、その上側から前記半導体層に対する水素化処理を行う際に該半導体層に対する水素の導入の妨げにならない所定の厚さを有する窒化膜とを備えている。
【００１２】
本発明の基板装置によれば、前記薄膜トランジスタ上に、前記半導体層に対する水素化処理を行う際に該半導体層に対する水素の導入の妨げとならない所定の厚さを有する窒化膜を備えている。これにより、まず、この窒化膜の存在によって、前記薄膜トランジスタに対する水分の進入を防ぐこと、つまり、薄膜トランジスタに関する耐湿性の向上が見込める。ちなみに、薄膜トランジスタを構成するゲート絶縁膜に対して水分を混入させてしまうと、水分子がゲート絶縁膜及び半導体層の界面に拡散することによって正電荷が発生し、ＴＦＴのスレッショルド電圧Ｖｔｈを上昇させてしまうことになる。すなわち、本発明では、このような不具合を有効に解決することが可能となるのである。なお、上のような現象は特に、そのキャリアが正孔であるＰチャネル型ＴＦＴにおいて顕著にみられる。
【００１３】
そして本発明では特に、当該窒化膜は前記所定の厚さに調整されて形成されているため、上述したように、薄膜トランジスタの特性向上に有用な水素化処理を行うにあたって、半導体層に導入される水素の進行を妨げないのである。
【００１４】
このような窒化膜における所定の厚さは、水素化処理の具体的方法、水素化の対象となる半導体層の膜質や膜厚、基板装置の装置仕様に対応して要求される水素化の程度、当該窒化膜自体の膜質或いは窒化膜自体の成膜方法等に応じて、個別具体的に変化するものである。しかるに本発明によれば、このような所定の厚さを、実験的、経験的、理論的に或いはシミュレーションによって、当該基板装置の製造に先立って予め個別具体的に設定しておく。そして、一旦このような所定の厚みを設定すれば、その後は大量生産やバッチ処理において、特に窒化膜の厚みに調整を加えなくても、良好な水素化処理を行うことが出来る。これらの結果、最終的に完成される基板装置では、十分な水素化処理が施されているので、良好なトランジスタ特性が実現されており、しかも窒化膜が存在するので、良好な耐水性或いは耐湿性が実現されている。
【００１５】
以上の如く、本発明によれば、水素化処理に係る作用効果と窒化膜に係る作用効果の両者を如何なく享受することが可能となる。すなわち、薄膜トランジスタのオン・オフ特性を良好に維持し、スレッショルド電圧Ｖｔｈの上昇を招く可能性を減少できること等、その特性向上が図られることになる。そして、そのような良好な特性を、比較的長期にわたって維持することも可能となる。
【００１６】
なお、本発明に係る窒化膜は、後に本発明の一態様として説明するように、コンデンサを構成する誘電体膜に含まれる形で形成するのが最も好ましい態様の一つではあるが、本発明は、この窒化膜の形成位置について特に限定されるものではない。基本的には、「基板上」でさえあれば、どこに窒化膜を形成してもよく、例えば、薄膜トランジスタの直上に設けるような態様としてもよいし、場合によっては、基板上に各種積層させた構成要素（例えば、層間絶縁膜等）の最外面ないし表面近くに設けるような態様としてもよい。また、本発明にいう「窒化膜」としては、代表的には、シリコン窒化膜（ＳｉＮ膜やＳｉＯＮ膜等）が想定される。ただし、それ以外のものであってもよいことは言うまでもない。さらには、本発明に係る「窒化膜」は、後述するように減圧ＣＶＤ、プラズマＣＶＤ又はスパッタ法で形成されるのが最も好適な態様の一つである。また、いったん基板の全面に成膜した後、フォトリソグラフィ法を利用して、所定パターンを有するように成形してもよい。
【００１７】
また、本発明は、上述した基板装置が具体的にどのような装置に適用されるかについて、特に限定されるものではないが、好ましくは例えば、液晶装置を構成するＴＦＴアレイ基板等に適用されて好適である。
【００１８】
さらに、本発明に係る基板装置では、前記半導体層に加えて、ゲート絶縁膜及びゲート電極膜等その他必要な構成を備えて、薄膜トランジスタを構成することが可能であるが、本発明は、この薄膜トランジスタの具体的態様について特に限定されるものではない。例えば、基板上に、下から順に半導体層、ゲート絶縁膜及びゲート電極膜という構成となる、いわゆるトップゲート型の薄膜トランジスタを形成することが可能である。また、これとは逆に、下から順にゲート電極膜、ゲート絶縁膜及び半導体層という構成となる、いわゆるボトムゲート型の薄膜トランジスタを形成することも可能である。
【００１９】
本発明の基板装置の一態様では、前記所定の厚さは、５ｎｍ以下であることを特徴とする。
【００２０】
この態様によれば、当該窒化膜は、前記所定の厚さ、すなわち上述した「半導体層に対する水素の導入の妨げにならない」厚さとして好適な値を有することとなり、かつ、当該窒化膜による耐湿性向上という作用効果を得るにとっても好適な値を有することとなる。
【００２１】
したがって、本態様によれば、上述した本発明に係る、これら二つの作用効果が、より確実に奏されることとなる。
【００２２】
本発明の基板装置の他の態様では、前記基板上に、誘電体膜を挟んで対向する一対の電極を含むコンデンサを更に備え、前記誘電体膜は、前記窒化膜を含む。
【００２３】
この態様によれば、薄膜トランジスタを含む、本発明に係る基板装置において、何らかの目的をもって、標準的に備えられうるコンデンサにおいて、これを構成する誘電体膜が前記窒化膜を含んでいる。したがって、本態様によれば、基板装置の構成の簡略化・効率化を図ることができる。
【００２４】
また、このようにコンデンサの誘電体膜が、本発明に係る窒化膜からなる場合においては、該窒化膜は、上述したように、所定の厚さ、より好ましくは５ｎｍ以下の厚さという比較的小さな厚さを有することから、当該コンデンサの性能向上にとっても好都合である。
【００２５】
ただし、本発明は、コンデンサを含む基板装置であっても、これを構成する誘電体膜とは別途に、本発明に係る窒化膜を構成する形態としてもよい。
【００２６】
この態様では特に、前記一対の電極の一方は、前記半導体層が兼用されているようにするとよい。このような構成によれば、上述にも増して、基板装置の簡略化ないし効率化を図ることができる。
【００２７】
本発明の基板装置の他の態様では、前記窒化膜は、減圧ＣＶＤ、プラズマＣＶＤ又はスパッタ法により形成される。
【００２８】
また、本発明によれば、該窒化膜は、「半導体層に対する水素の導入の妨げにならない所定の厚さ」を有するように形成されていることからして、半導体層に対する水素化処理は、窒化膜形成後に実施することが前提とされている。したがって、本態様においては、一般的に６５０〜８５０℃という比較的高温環境下で実施される減圧ＣＶＤによって窒化膜を形成した後、水素化処理を実施するということになるが、これは水素化処理の効果を好適に維持する上で好ましい結果を生む。というのも、もし仮に、水素化処理を実施した後、上述のような減圧ＣＶＤを実施すると、半導体層中から水素原子等が離脱することによって、ダングリングボンドの終端が解消されてしまうことになるからである。
【００２９】
以上のことから、結局、本態様によれば、水素化処理の効果を好適に維持した上で、好適な窒化膜をも形成することが可能となるのである。
【００３０】
本発明の基板装置の他の態様では、前記基板上には、前記薄膜トランジスタがアレイ状に複数配列されている。
【００３１】
この態様によれば、例えばＴＦＴアクティブマトリクス駆動方式の液晶装置等の電気光学装置に好適に用いられるＴＦＴアレイ基板装置を構築できる。
【００３２】
この態様では特に、前記アレイ状に複数配列された薄膜トランジスタは夫々、Ｎチャネル型であり且つ前記基板上の画像表示領域において画素スイッチング用に画素毎に設けられている構成とするとよい。
【００３３】
このような構成によれば、画素スイッチング用のＴＦＴとしては、電子がキャリアであるため、キャリア移動度に優れたＮチャネル型ＴＦＴから構築できる。同時に、周辺回路については、このＮチャネル型ＴＦＴと同一プロセスで同時形成可能なＮチャネル型ＴＦＴに加えて、Ｐチャネル型ＴＦＴを含んでなるＣＭＯＳ型ＴＦＴから構築できる。従って装置全体として、優れた特性のトランジスタを備えてなると共に寿命の長い基板装置を実現できる。
【００３４】
本発明の基板装置の他の態様では、前記薄膜トランジスタを構成するゲート絶縁膜及びゲート電極膜は、前記半導体層の上下両側に形成されている。
【００３５】
この態様によれば、半導体層の上下両側にゲート絶縁膜を備える形態、すなわち二重のゲート絶縁膜と、これに加えて備えられる、例えば二重のゲート電極、或いはバックチャネル構造を有する薄膜トランジスタを形成することが可能となる。このような形態によれば、一般に、薄膜トランジスタの特性が向上することが知られているが、このようなものであっても、当該薄膜トランジスタが形成される基板上に、前記した窒化膜が形成されることになるから、上述の作用効果が略同様に発揮されることに変わりはい。
【００３６】
本発明の電気光学装置は、上記課題を解決するために、基板上に、画素電極と、該画素電極に接続された半導体層を含む薄膜トランジスタと、該薄膜トランジスタに接続された走査線及びデータ線と、前記薄膜トランジスタ上に形成されており、その上側から前記半導体層に対する水素化処理を行う際に該半導体層に対する水の導入の妨げにならない所定の厚さを有する窒化膜とを備えている。
【００３７】
本発明の電気光学装置によれば、走査線を通じて薄膜トランジスタの動作を制御するとともに、データ線を通じて送給される画像信号を前記薄膜トランジスタを介して画素電極に印加することで、いわゆるアクティブマトリクス駆動を行うことができる。
【００３８】
そして特に、本発明に係る電気光学装置は、上述した本発明の基板装置を具備した構成を備えているので、画質の向上を図ることができ、また、そのような高品質な画像の表示を含む安定した性能を長期にわたって保持し得る長寿命の電気光学装置を実現することも可能となる。
【００３９】
本発明の電気光学装置の一態様では、前記所定の厚さは、５ｎｍ以下である。
【００４０】
この態様によれば、既に述べたように、薄膜トランジスタに関する耐湿性向上が図られ、かつ、水素導入能に優れた窒化膜を提供することができる。
【００４１】
本発明の電気光学装置の他の態様では、前記基板上に、前記画素電極及び前記薄膜トランジスタに接続された画素電位側容量電極、誘電体膜及び固定電位側容量電極を順次積層してなる蓄積容量を更に備え、前記誘電体膜は、前記窒化膜を含む。
【００４２】
この態様によれば、画素電極における電位保持特性を向上させることが可能となり、これによって、高品質な画像の表示が可能となる。これは、コンデンサの一種たる蓄積容量によって、画素電極に印加された電圧を所定期間保持することが可能となるため、最初の画像信号の印加から次の画像信号の印加まで、当該画素電極につき一定の階調表示を維持することが可能となることによる。
【００４３】
そして本態様では特に、この蓄積容量を構成する誘電体膜が、前記窒化膜を含む。これは、既に述べた、コンデンサの誘電体膜が本発明にかかる窒化膜を含む態様に実質的に同義であるから、その作用効果も略同様に発揮され、本態様によれば、電気光学装置の簡略化・効率化を図ることができることになる。
【００４４】
この態様では特に、前記画素電位側容量電極は、前記半導体層が兼用されているようにするとよい。このような構成によれば、上述にも増して、電気光学装置の簡略化・効率化を図ることができる。
【００４５】
本発明の基板装置の製造方法は、基板上に半導体層を含む薄膜トランジスタを形成する工程と、前記薄膜トランジスタ上に、前記半導体層に対する水素化処理を行う際に該半導体層に対する水の導入の妨げにならない所定の厚さを有する窒化膜を、減圧ＣＶＤ、プラズマＣＶＤ又はスパッタ法によって形成する窒化膜形成工程と、前記窒化膜形成工程の後に、前記半導体層に対する水素化処理を実施する工程とを含む。
【００４６】
本発明の基板装置の製造方法によれば、上述の本発明の基板装置を、比較的容易に製造することが可能となる。
【００４７】
また、本発明によれば、一般的に、６５０〜８５０℃程度の高温環境下で実施される減圧ＣＶＤを用いた窒化膜の形成工程の後に、半導体層に対する水素化処理を実施するため、一旦生成されたＳｉ−Ｈ結合等は、基板装置の出荷段階に至るまで、これを維持することが可能となる。
【００４８】
本発明の基板装置の製造方法の他の態様では、前記窒化膜の厚さは、５ｎｍ以下である。この態様によれば、既に述べたように、薄膜トランジスタに関する耐湿性向上が図られ、かつ、水素導入能に優れた窒化膜を提供することができる。
【００４９】
本発明の電気光学装置の製造方法は、上記課題を解決するために、基板上に半導体層を含む薄膜トランジスタを形成する工程と、前記薄膜トランジスタ上に、前記半導体層に対する水素化処理を行う際に該半導体層に対する水の導入の妨げにならない所定の厚さを有する窒化膜を、減圧ＣＶＤ、プラズマＣＶＤ又はスパッタ法によって形成する窒化膜形成工程と、前記窒化膜形成工程の後に、前記半導体層に対する水素化処理を実施する工程と、前記半導体層中のソース領域に対してソース電極を形成することで前記薄膜トランジスタに電気的に接続されるデータ線を形成する工程と、前記半導体層中のドレイン領域に対してドレイン電極を形成することで前記薄膜トランジスタに電気的に接続される画素電極を形成する工程とを含む。
【００５０】
そして特に、本発明の電気光学装置の製造方法によれば、上述のように、その特性が向上された薄膜トランジスタを備えた電気光学装置を製造することが可能であるから、該製造方法を経て得られる電気光学装置においては、その画質の向上を図ることができ、また、そのような高品質な画像の表示等を含む安定した性能を長期にわたって保持し得る長寿命化を達成することも可能となる。
【００５１】
本発明の電気光学装置の製造方法の一態様では、前記窒化膜の厚さは、５ｎｍ以下である。
【００５２】
この態様によれば、既に述べたように、薄膜トランジスタに関する耐湿性向上が図られ、かつ、水素導入能に優れた窒化膜を提供することができる。
【００５３】
本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置（ただし、その各種態様も含む）を具備してなる。
【００５４】
この態様によれば、上述した本発明の基板装置を具備してなるので、高性能で長寿命の電気光学装置を表示部として有する、投射型表示装置或いはプロジェクタ、液晶テレビ、パソコンやモバイル或いは携帯端末のモニター部、ページャ、携帯電話の表示部、カメラのファインダ部などの各種電子機器を実現できる。
【００５５】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００５６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００５７】
（基板装置の第１実施形態）
まず、本発明の第１実施形態の基板装置の製造方法及び構成について、図１乃至図５を参照しながら説明する。ここに、図１及び図２は、第１実施形態の基板装置の製造方法をその順に沿って示す工程図であり、工程毎のＴＦＴ付近における断面構造を示している。また、図３は、図２の工程（６）における水素導入工程により、ポリシリコン膜と、該ポリシリコン膜及び熱酸化シリコン膜の界面とに生じる結晶構造を示す模式図である。なお、図４及び図５については、後の説明中、適所において改めて触れる。
【００５８】
図１において、その工程（１）では、例えばガラス、石英、プラスチック等からなる基板２００が用意され、工程（２）では、その上にポリシリコン膜が形成された後、フォトリソグラフィ及びエッチングにより、ＴＦＴのソース領域、チャネル領域及びドレイン領域を含む所定パターンの、本発明にいう半導体層の一例たるポリシリコン膜２０２が形成される。このようなポリシリコン膜２０２としては、低温ポリシリコン膜でもよいし、高温ポリシリコン膜、又はアモルファスシリコンでもよい。
【００５９】
次に、工程（３）では、ドライ酸化により、ポリシリコン膜２０２の表面に、後述のＴＦＴを構成するゲート絶縁膜となるべき熱酸化シリコン膜２０４が形成される。これは、例えば前記ポリシリコン膜２０２の表面をドライ酸化することによって形成することができる。ただし、本発明は、前記したドライ酸化による方法の他、ウェット酸化による方法や、ＣＶＤ法を利用してＴＥＯＳ（テトラ・エチル・オルソ・シリケート）膜を形成する方法、あるいはプラズマを利用して酸化膜を形成する方法のいずれか少なくとも一つを含むようにしてもよい。また、場合によっては、ドライ酸化を経て熱酸化膜を形成した後、その上にプラズマ酸化膜を形成する、という場合であってもよい。
【００６０】
次に、工程（４）では、前記熱酸化シリコン膜２０４の上に、ゲート電極膜２０６を形成する。このゲート電極膜２０６は、例えば、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリンを熱拡散して導電化することによって形成される。
なお、ゲート電極膜２０６は、基板２００の全面にいったんポリシリコン膜を堆積した後これを元の膜とし、フォトリソグラフィ法を利用して、所望のパターンを有するようにパターニングされて形成されるのが一般的である。なお、それ以外の材料からなる、あるいはそれ以外の製造方法によって、ゲート電極膜２０６を形成してよいことは勿論である。
【００６１】
なお、この工程（４）では、このゲート電極膜２０６をマスクとして、ポリシリコン膜２０２に対する不純物の導入を実施することで、該ポリシリコン膜２０２中における前記ソース領域、チャネル領域及びドレイン領域を形成するようにするとよい。ここで、前記不純物がボロンイオン等である場合には、最終的に形成されるＴＦＴはＰチャネル型として、前記不純物がリンイオン、あるいはヒ素イオン等である場合にはＮチャネル型として、それぞれ形成されることになる。また、ゲート電極膜２０６をマスクとして不純物の導入を行えば、いわゆる自己整合的にソース領域、チャネル領域及びドレイン領域を形成することが可能となる。
【００６２】
次に、第１実施形態では特に、工程（５）において、ゲート電極膜２０６上に窒化膜２０８を形成する。この窒化膜２０８は、例えばシリコン窒化膜（ＳｉＮ膜、ＳｉＯＮ膜）からなり、その厚さは、５ｎｍ以下とされている。
【００６３】
このような窒化膜２０８は、例えば、減圧ＣＶＤ、プラズマＣＶＤ又はスパッタ法により形成される。
【００６４】
次に、工程（６）では、ファーネス（拡散炉）内にて、水素原子を含む雰囲気中でアニール処理することにより、上記ポリシリコン膜２０２中に水素を含ましめる（水素化処理の実施）。したがって、第１実施形態に係る基板装置によれば、ダングリングボンドの存在に起因する界面準位が生成されることがなく、薄膜トランジスタのオン・オフ特性を良好に維持することが可能となる。
【００６５】
なお、上述においては、水素アニールを実施することにより、ポリシリコン膜２０２中に水素を含ましめる形態となっていたが、本発明においては、この他、ポリシリコン膜２０２に対して水素を導入する方法として水素プラズマを利用することによる方法や、水素を含むシンター処理又は水素イオンを注入する処理等により、上述のような構成を現出させてもよい。
【００６６】
後は、工程（７）において、窒化膜２０８上に例えば、シリコン酸化膜等からなる第１層間絶縁膜２１０を形成した後、該第１層間絶縁膜２１０にドライエッチングを施すことで、ポリシリコン膜２０２のソース領域に通ずるコンタクトホール２０９を穿設し、第１層間絶縁膜２１０上及びコンタクトホール２０９の内部を含めて、例えばアルミニウム等からなるソース電極膜２１２を形成する。他方、この工程（７）では、ソース電極膜２１２の形成の後、第２層間絶縁膜２１４を形成した後、該第２層間絶縁膜２１４及び第１層間絶縁膜２１０にドライエッチングを施すことで、ポリシリコン膜２０２のドレイン領域に通ずるコンタクトホール２１５を穿設し、第２層間絶縁膜２１２上及びコンタクトホール２１５の内部を含めて、導電膜からなるドレイン電極膜２１６を形成する。
【００６７】
以上の工程（１）〜（７）によって、基板２００上にＴＦＴが構築される。
【００６８】
このような製造方法及び構成となる第１実施形態の基板装置においては、次のような作用効果が奏されることになる。
【００６９】
すなわちまず、第１実施形態では、上述の工程（６）において、水素化処理を実施するにあたり、工程（５）で形成された窒化膜２０８が、ポリシリコン膜２０２に対する水素の導入の妨げとなるようなことがない。というのも、該窒化膜２０８の厚さが、５ｎｍ以下であるようにされていたからである。以下では、本願発明者が行った実験に基づいて、本発明に係る窒化膜に関する定性的な特性を示した図４及び図５を参照しながら、この点について、より詳しい説明を行うこととする。
【００７０】
まず、図４は、窒化膜の厚さをパラメータ（３、５及び１０ｎｍ）として、半導体層及び窒化膜を少なくとも含むより一般的な基板装置に対して水素化処理を実施した結果、該基板装置の厚み方向と水素濃度との関係がどのようになったかを示すグラフである。なお、この図は、窒化膜上にダミーの絶縁膜を存在させた上で（図中左方の領域）、該絶縁膜下に対する半導体層に対する水素化処理を行った結果を示している。
【００７１】
この図をみるとまず、窒化膜の存在する部分を境として、それよりも上層側では水素濃度が高く、下層側では極端に水素濃度が急落していることがわかる。これは、窒化膜が、半導体層に対する水素の進行を阻害しているからである。しかしながら、窒化膜の厚さが５ｎｍ以下である場合においては、それが１０ｎｍ以上である場合よりも、窒化膜２０８下に十分な水素が導入されることがわかる。なお、図４からは、窒化膜下における水素濃度は、該窒化膜の厚さが小さくなればなる程大きくなるという単調な関係にあることも読み取れる。
【００７２】
したがって、第１実施形態によれば、窒化膜２０８下におけるポリシリコン膜２０２に対しても、十分な水素が導入されることによって、該ポリシリコン膜２０２内等のダングリングボンドを有効に終端することが可能となるのである。
【００７３】
また、図５は、窒化膜２０８の厚さをパラメータ（３、５及び１０ｎｍ）として、最終的に形成されたＴＦＴの電圧・電流特性を示すグラフである。この図によれば、窒化膜２０８の厚さが小さくなればなる程、オン電流は大きく、かつ、オフ電流は小さくなっていることがわかる。しかも、第１実施形態においては、窒化膜２０８の厚さが小さい程、ポリシリコン膜２０２に対して有効に水素が導入され、ダングリングボンドは有効に終端されることになるため、第１実施形態に係るＴＦＴを比較的長時間運用したとしても、そのスレッショルド電圧Ｖｔｈの上昇等が発生しがたい状態にある。
【００７４】
したがって、第１実施形態によれば、上述のような良好な特性を、比較的長期にわたって有効に維持することが可能となるのである。
【００７５】
以上述べたように、本実施形態に係る基板装置によれば、良好な特性を有し、かつ、それが長期にわたって持続するＴＦＴの製造が可能となるのである。
【００７６】
なお、上述においては、窒化膜２０８は単一の材料からなる層とされていたが、本発明は、このような形態に限定されるわけではなく、例えば、これを窒化膜及び酸化膜が積層された構造を有する層として形成してもよい。
【００７７】
また、上述では、図１の工程（１）から図２の工程（７）までの製造プロセスによって、基板２００上に、ＴＦＴを構築するに至るまでの説明を行ったが、本発明ではこれに続けて、例えば、該ＴＦＴを含む画素部を備えた、液晶装置等の電気光学装置を製造することが可能である。この場合、前記ＴＦＴに、画素部に対するスイッチング素子としての役割を担わせることができる。
【００７８】
（基板装置の第２実施形態）
以下では、本発明の第２実施形態の基板装置の製造方法及び構成について、図６を参照しながら説明する。ここに図６は、図２の工程（５）以降に代わる工程（５´）以降の製造方法をその順に沿って示す工程図である。なお、図６において、図１乃至図３に示されたのと同様の構成要素には、同一の符号を付し、その説明を省略することとする。
【００７９】
第２実施形態では、図６の工程（５´）に示すように、図１の工程（４）の後、ゲート電極膜２０６の上に直接に窒化膜２０８を形成するのではなく、該ゲート電極膜２０８の直上に、まず、層間絶縁膜２２０を形成する。この層間絶縁膜２２０は、具体的には例えば、常圧又は減圧ＣＶＤ法等により、ＴＥＯＳガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなるものとして形成すればよい。
【００８０】
次に、図６の工程（６´）では、層間絶縁膜２２０に対してコンタクトホール２２１を穿設した後、該コンタクトホール２２１の内部及び層間絶縁膜２２０上に、適当な導電性材料からなる下部電極２２２を形成する。ここで、適当な導電性材料とは、例えば、ポリシリコン膜２０２と同様な材料としてよい。その他、下部電極２２２を構成する材料としては、例えば、該下部電極２２２の形成後予定される各種構成の形成にあたって高温環境が必要とされる場合には、それによって溶融するような材料は使用し得ないが、そのような条件を満たす限り、基本的に何を選択してもよい。また、図６において、下部電極２２２、後述する誘電体膜２０８´及び上部電極２２４は、基板２００の面の一部に形成されているが、これはフォトリソグラフィ法等を利用することにより、必要に応じてパターニング処理を実施することで得ることが可能である。
【００８１】
続く図６の工程（７´）及び図７の工程（８´）では、下部電極２２２上に、順次、誘電体膜２０８´及び上部電極２２４を形成する。このうち上部電極２２４については、下部電極２２２と同様に、適当な導電性材料からなるように形成すればよい。このように、第２実施形態では、誘電体膜２０８´を挟んで対向する一対の電極、すなわち上部電極２２４及び下部電極２２２を含むコンデンサが、基板２００上に形成されることになる。
【００８２】
後は、詳細には図示しないが、図２の工程（６）と略同様にして、ポリシリコン膜２０２に対する水素化処理を実施するとともに、図２の工程（７）に示すのと略同様に、更なる層間絶縁膜、コンタクトホール、ソース電極膜２１２等を形成すれば、第２実施形態においても、ＴＦＴを含む基板装置を完成させることができる。
【００８３】
また、該ＴＦＴの製造完了に続いて、図７の工程（９´）に示すように、ソース電極膜２１２上に順次、層間絶縁膜、画素電極２２８及び配向膜２１８を形成し、画素電極２２８と下部電極２２２とをコンタクトホールによって電気的に接続するとともに、対向電極２５１及び配向膜２５２が形成された対向基板２５０並びに基板２００及び対向基板２５０間に挟持されてなる液晶２９０等を備えることで、電気光学装置の一部たる画素部を製造することが可能である。
【００８４】
なお、図７の工程（９´）に示す構造は、後述する電気光学装置の構造の一例たる図１４に示す構造の一部に、ほぼ対応していることがわかる。
【００８５】
このような第２実施形態では特に、前記コンデンサを構成する誘電体膜２０８´が、第１実施形態で述べたような窒化膜２０８を含んでいることに特徴がある。すなわち、第２実施形態におけるコンデンサを構成する誘電体膜２０８´は、第１実施形態で述べたような機能、すなわち水素化処理を実施するにあたり、ポリシリコン膜２０２に対する水素の導入の妨げにならず、かつ、本基板装置運用時ゲート絶縁膜２０４に対する耐湿性を確保するという機能を同様に有することになるから、第２実施形態においても、これらと略同様な作用効果が奏されることとなる。
【００８６】
しかも、第２実施形態によれば、これに加えて更に次のような作用効果をうることができる。すなわち、第１実施形態では、窒化膜２０８は、いわば独立の膜として形成されていたところ、第２実施形態では、コンデンサの誘電体膜の機能をもあわせもった膜として形成されている。したがって、第２実施形態によれば、基板装置の構成について、その簡略化ないし効率化を図ることができるのである。
【００８７】
また、誘電体膜２０８´が、第１実施形態に係る窒化膜２０８を含むのであれば、当該誘電体膜２０８´の厚さは５ｎｍ以下という比較的小さな厚さを有することになるから、当該コンデンサの性能向上にとっても好都合である。
【００８８】
なお、上述においては、窒化膜２０８´は、単一の材料からなる層とされていたが、本発明は、このような形態に限定されるわけではなく、例えば、これを窒化膜及び酸化膜が積層された構造を有する層として形成してもよい。
【００８９】
（電気光学装置の第１実施形態）
次に、図８から図１２を参照して本発明の基板装置を備えた電気光学装置の実施形態について説明する。本実施形態は、上述した基板装置の実施形態をＴＦＴアレイ基板として備えたものであり、該ＴＦＴアレイ基板と対向基板とを対向配置して、両者間に液晶等の電気光学物質を挟持してなる電気光学装置に係る実施形態である。
【００９０】
まず、図８から図１０を参照して、本実施形態の電気光学装置の画像表示領域における構成についてその動作と共に説明する。ここに、図８は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図９は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１０は、図９のＡ−Ａ’断面図である。尚、図１０においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００９１】
図８において、特に上述した基板装置の実施形態をＴＦＴアレイ基板として備えてなる本実施形態の電気光学装置では、その画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａと当該画素電極９ａを制御するためのＴＦＴ３０とがマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極との間で一定期間保持される。電気光学物質は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される電気光学物質容量と並列に蓄積容量７０を付加する。
【００９２】
図９において、特に上述した基板装置の実施形態をＴＦＴアレイ基板として備えてなる本実施形態の電気光学装置においては、ＴＦＴアレイ基板上に、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域（図中右下がりの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。また、ＴＦＴアレイ基板上には、各ＴＦＴの少なくともチャネル領域を覆うように、格子状の第１遮光膜１１ａが設けられている。
【００９３】
次に図１０の断面図に示すように、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。ＴＦＴアレイ基板１０には、図１０に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。対向基板２０には、更に図１０に示すように、各画素の開口領域（即ち、画像表示領域内において実際に入射光が透過して表示に有効に寄与する領域）以外の領域に、第２遮光膜２３が設けられている。
【００９４】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図１１及び図１２参照）により囲まれた空間に液晶等の電気光学物質が封入され、電気光学物質層５０が形成される。電気光学物質層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。電気光学物質層５０は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材は、ＴＦＴ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００９５】
図９及び図１０において本実施形態では、データ線６ａ、走査線３ａ及び容量線３ｂ並びにＴＦＴ３０を含む図９中右上がりの斜線が引かれた網目状の領域においては、ＴＦＴアレイ基板１０が凹状に窪んでおり、画像表示領域の平坦化用の溝が形成されている。
【００９６】
図１０に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、格子状の第１遮光膜１１ａが設けられている。第１遮光膜１１ａは、例えば、不透明な高融点金属であるＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｄ（パラジウム）のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。或いは、Ａｌ（アルミニウム）、Ａｇ（銀）等の他の金属から構成される。
【００９７】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。
【００９８】
そして、本実施形態では特に、図１０に示すように、半導体層１について、これに所定の面積を有する延設部分１ｆを設けるとともに、該延設部分１ｆの上には、順次、所定の厚さを有する窒化膜を含む誘電体膜２８０及び容量線３ｂの一部が積層構造をなして形成されている。これによって、前記延設部分１ｆが下部電極、前記容量線３ｂが上部電極の作用を果たしうることにより、これら延設部分１ｆ、誘電体膜２８０及び容量線３ｂの一部は、蓄積容量７０を構成することになる。ちなみに、前記誘電体膜２８０が有する前記所定の厚さは、本実施形態において５ｎｍ以下とされている。
【００９９】
なお、このような蓄積容量７０において、本発明にいう「画素電位側容量電極」とは、前記延設部分１ｆが、同じく「固定電位側容量電極」とは前記容量線３ｂの一部が、それぞれ該当することになる。ちなみに、前者については、ＴＦＴ３０がオンとされる場合において、ソース線６ａ、半導体層１ａ、コンタクトホール８及び画素電極９ａなる経路を経て、画像信号に対応した画素電位が印加されるのであるから、前記延設部分１ｆが半導体層１ａから延設された部分であって画素電極９ａと同電位となることからして、該延設部分１ｆは、「『画素電位』側容量電極」に該当しうるのである。また、このような蓄積容量７０の形態は、その下部電極が、半導体層１ａ（より正確には、該半導体層１ａの延設部分１ｆ）によって兼用されている形態といえる。
【０１００】
図１０において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。本実施の形態では特にデータ線６ａは、Ａｌ（アルミニウム）等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び下地絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第１層間絶縁膜４が形成されている。更に、データ線６ａ及び第１層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。
【０１０１】
そして、本実施形態では特に、図１０に示すように、走査線３ａの上に、上述した窒化膜を含む誘電体膜２８０が形成されている。また、ＴＦＴ３０を構成する半導体層１ａについては、前記誘電体膜２８０が形成された後、水素化処理が施されており、半導体層１ａ内、あるいは半導体層１ａ及びゲート絶縁膜２間の界面等におけるダングリングボンドは、有効に終端されている（図３参照）。
【０１０２】
なお、画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部であるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施の形態では、画素スイッチング用ＴＦＴ３０のゲート電極をソース−ドレイン領域間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。
【０１０３】
次に、図１１及び図１２を参照して、以上のように構成された電気光学装置の全体構成を説明する。ここに、図１１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１２は、対向基板２０を含めて示す図１１のＨ−Ｈ’断面図である。
【０１０４】
図１１において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、図１１に示すように、シール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１０５】
本実施形態では好ましくは、画像表示領域に作り込む画素スイッチング用のＴＦＴ３０については、上述した実施形態の基板装置における水素が半導体層１ａ中に導入されたＮチャネル型ＴＦＴから構成するとよい。同時に、周辺領域に作り込むデータ線駆動回路１０１、走査線駆動回路１０４等の周辺回路を、ＣＭＯＳ型ＴＦＴを含めて構成すると共にこのＣＭＯＳ中のＰチャネル型ＴＦＴについては、上述した実施形態の基板装置における水素が半導体層１ａ中に導入されたＰチャネル型ＴＦＴから構成するとよい。
【０１０６】
このように構成すれば、電子がキャリアであるためキャリア移動度に優れたＮチャネル型ＴＦＴを用いて、画素スイッチングを高駆動周波数で良好に行えると共に、駆動電流特性等に優れたＣＭＯＳを用いて周辺回路を構成しつつ装置全体の長寿命化を図ることが可能となる。
【０１０７】
このような実施形態に係る電気光学装置では、そのＴＦＴアレイ基板１０が、上述した基板装置の第１実施形態を実質的に具備してなるものとみなすことが可能であるから、既に述べたように、誘電体膜２８０が所定の厚さを有していることにより、効果的な水素化処理によるダングリングボンドの有効な解消ができ、もってＴＦＴ３０のオン・オフ特性を良好に維持することが可能であるとともに、誘電体膜２８０の存在によって、ＴＦＴ３０の耐湿性を向上させることができるから、上述したような良好な特性を有するＴＦＴ３０の動作を比較的長期にわたって維持することが可能となるのである。
【０１０８】
しかも、本実施形態では、誘電体膜２８０は、蓄積容量７０を構成する要素でもあったから、上述したコンデンサを含む基板装置の第２実施形態をも、やや変則的な形ではあるが、実質的に具備してなるものとみなすことが可能である。したがって、本実施形態によれば、ＴＦＴアレイ基板１０の構成の簡略化ないし効率化を図ることができ、また、該誘電体膜２８０は５ｎｍ以下という比較的厚さの小さい膜として形成されることにより、当該蓄積容量７０の性能向上にも資することになる。
【０１０９】
以上図８から図１２を参照して説明した電気光学装置の実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、本願発明をＴＦＴアクティブマトリクス駆動方式以外の、ＴＦＤ（Ｔｈｉｎ　Ｆｉｌｍ　Ｄｉｏｄｅ）アクティブマトリクス方式、パッシブマトリクス駆動方式などいずれの方式に適用しても高品位の画像表示が可能な電気光学装置を実現できる。更にまた、上述の電気光学装置では、対向基板２０の外面及びＴＦＴアレイ基板１０の外面には各々、例えば、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ　Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ　Ａｌｉｇｎｅｄ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ　ＤｉｓｐｅｒｓｅｄＬｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１１０】
（電気光学装置の第２実施形態）
以下では、上述とは異なる実施形態の電気光学装置の構成について、図１３及び図１４を参照しながら説明する。ここに、図１３及び図１４は、それぞれ図９及び図１０と同趣旨の平面図及び断面図ではあるが、画素開口率をより向上させるため、各種構成要素の配置関係等に変更を加えた平面図及び断面図である。なお、図１３及び図１４において、図９及び図１０に示されたのと略同様の構成要素には同一の符号を付し、その説明を省略することとする。
【０１１１】
図１３及び図１４において、図９及び図１０との対比により特に大きな変更を受けている箇所は、蓄積容量７０´の構成にある。すなわちまず、蓄積容量７０´は、図９とは異なって、図１３に示すように、マトリクス状に配列された画素電極９ａ間の間隙、すなわち非開口領域を縫うように配置された形態となっている。これに伴って、当該蓄積容量７０´の下部電極としては、図１０に示すような半導体層１ａの延設部分１ｆがあてられるのではなくて、図１３及び図１４に示すように、画素電極９ａ及び高濃度ドレイン領域１ｅのそれぞれとコンタクトホール８５及び８３を介して電気的に接続された、独立の部材たる中継層７１があてられている。なお、この中継層７１は、ＴＦＴ３０上に形成された第１層間絶縁膜４１上に形成されている。また、それを平面視した形状は、図１３に示すように、Ｔの字状、あるいはそれを横倒ししたような形状となっている。
【０１１２】
そして本実施形態では特に、この蓄積容量７０´を構成する誘電体膜２８１が、所定の厚さを有する窒化膜を含むものとして形成されている。ここにいう「所定の厚さ」は、上述の各種実施形態と同様に、５ｎｍ以下とされている。
【０１１３】
なお、このような蓄積容量７０´において、本発明にいう「画素電位側容量電極」とは、前記中継層７１が、同じく「固定電位側容量電極」とは前記容量線３００の一部が、それぞれ該当することになる。
【０１１４】
このような実施形態に係る電気光学装置によれば、そのＴＦＴアレイ基板１０が、上述した基板装置の第２実施形態を実質的に具備してなるものとみなすことが可能であるから、既に述べたように、上述の電気光学装置の第１実施形態で述べたのと略同様な作用効果が得られることは明白である。
【０１１５】
なお、図１３及び図１４と、上述の電気光学装置の第１実施形態に係る図９及び図１０との間に存する若干の相違点について説明しておく。まず、図９及び図１０においては、誘電体膜２８０は、延設部分１ｆないし半導体層１ａに対応するようにパターニングされていたが、図１３及び図１４においては、誘電体膜２８１は、ＴＦＴアレイ基板１０の全面にわたって形成されている。また、前者においては、ＴＦＴ３０は、溝の内部に形成されるような形態となっていたが、後者においては、そのような形態はとっていない。以下、相違点はその他にも若干存在するが、本発明との関係において、本質的な関係を有しない部分であるので、それについての説明は省略することとする。
【０１１６】
（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに図１５は、投射型カラー表示装置の図式的断面図である。
【０１１７】
図１５において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１１８】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う基板装置及び電気光学装置の製造方法並びに電気光学装置及び電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の第１実施形態の基板装置の製造方法を、順を追って示す工程図（その１）である。
【図２】本発明の第１実施形態の基板装置の製造方法を、順を追って示す工程図（その２）である。
【図３】図１の工程（４）における水素導入工程により、半導体層と、半導体層中及びゲート絶縁膜の界面に生じる結晶構造を示す模式図である。
【図４】基板装置の厚さ方向と水素化処理を施すことにより該基板装置内に導入される水素濃度との関係を示すグラフである。
【図５】第１実施形態の基板装置を構成するＴＦＴの電圧・電流特性を示すグラフである。
【図６】本発明の第２実施形態の基板装置の製造方法を、順を追って示す工程図であって、図１より後の工程を図２に代わって示すものである（図１までは共通の工程）。
【図７】本発明の第２実施形態の基板装置の製造方法を、図６に続いて示す工程図である。
【図８】本発明の電気光学装置の実施形態における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図９】図８の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１０】図９のＡ−Ａ’断面図である。
【図１１】本発明の電気光学装置の実施形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１２】図１１のＨ−Ｈ’断面図である。
【図１３】図１１と同趣旨の図であって、各種構成要素の配置関係に変更を加えた平面図である。
【図１４】図１２の同趣旨の図であって、図１３のＫ−Ｋ´断面図である。
【図１５】本発明の電子機器の実施形態に係る投射型カラー表示装置の概略ブロック図である。
【符号の説明】
１ａ…半導体層
１ｆ…延設部分（本発明にいう「画素電位側容量電極」の一例）
２…絶縁膜（ゲート絶縁膜を含む）
３ａ…走査線
３ｂ、３００…容量線（本発明にいう「固定電位側容量電極」の一例）
１０…ＴＦＴアレイ基板
３０…ＴＦＴ
７０、７０´…蓄積容量
７１…中継層（本発明にいう「画素電位側容量電極」の一例）
２００…石英基板
２０２…ポリシリコン膜
２０４…熱酸化シリコン膜
２０６…ゲート電極膜
２０８…窒化膜
２０８´、２８０、２８１…誘電体膜
２２２…下部電極
２２４…上部電極

Claims

基板上に、
半導体層を含む薄膜トランジスタと、
該薄膜トランジスタ上に形成されており、その上側から前記半導体層に対する水素化処理を行う際に該半導体層に対する水素の導入の妨げにならない所定の厚さを有する窒化膜と
を備えたことを特徴とする基板装置。
前記所定の厚さは、５ｎｍ以下であることを特徴とする請求項１に記載の基板装置。
前記基板上に、誘電体膜を挟んで対向する一対の電極を含むコンデンサを更に備え、
前記誘電体膜は、前記窒化膜を含むことを特徴とする請求項１又は２に記載の基板装置。
前記一対の電極の一方は、前記半導体層が兼用されていることを特徴とする請求項３に記載の基板装置。
前記窒化膜は、減圧ＣＶＤ、プラズマＣＶＤ又はスパッタ法により形成されることを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。
前記基板上には、前記薄膜トランジスタがアレイ状に複数配列されていることを特徴とする請求項１乃至５のいずれか一項に記載の基板装置。
前記アレイ状に複数配列された薄膜トランジスタはそれぞれ、Ｎチャネル型であり、かつ、前記基板上の画像表示領域において画素スイッチング用に画素毎に設けられていることを特徴とする請求項６に記載の基板装置。
前記薄膜トランジスタを構成するゲート絶縁膜及びゲート電極膜は、前記半導体層の上下両側に形成されていることを特徴とする請求項１乃至７のいずれか一項に記載の基板装置。
基板上に、
画素電極と、
該画素電極に接続された半導体層を含む薄膜トランジスタと、
該薄膜トランジスタに接続された走査線及びデータ線と、
前記薄膜トランジスタ上に形成されており、その上側から前記半導体層に対する水素化処理を行う際に該半導体層に対する水の導入の妨げにならない所定の厚さを有する窒化膜と
を備えたことを特徴とする電気光学装置。
前記所定の厚さは、５ｎｍ以下であることを特徴とする請求項９に記載の電気光学装置。
前記基板上に、前記画素電極及び前記薄膜トランジスタに接続された画素電位側容量電極、誘電体膜及び固定電位側容量電極を順次積層してなる蓄積容量を更に備え、
前記誘電体膜は、前記窒化膜を含むことを特徴とする請求項９又は１０に記載の電気光学装置。
前記画素電位側容量電極は、前記半導体層が兼用されていることを特徴とする請求項１１に記載の電気光学装置。
基板上に半導体層を含む薄膜トランジスタを形成する工程と、
前記薄膜トランジスタ上に、前記半導体層に対する水素化処理を行う際に該半導体層に対する水の導入の妨げにならない所定の厚さを有する窒化膜を、減圧ＣＶＤ、プラズマＣＶＤ又はスパッタ法によって形成する窒化膜形成工程と、
前記窒化膜形成工程の後に、前記半導体層に対する水素化処理を実施する工程と
を含むことを特徴とする基板装置の製造方法。
前記窒化膜の厚さは、５ｎｍ以下であることを特徴とする請求項１３に記載の基板装置の製造方法。
基板上に半導体層を含む薄膜トランジスタを形成する工程と、
前記薄膜トランジスタ上に、前記半導体層に対する水素化処理を行う際に該半導体層に対する水の導入の妨げにならない所定の厚さを有する窒化膜を、減圧ＣＶＤ、プラズマＣＶＤ又はスパッタ法によって形成する窒化膜形成工程と、
前記窒化膜形成工程の後に、前記半導体層に対する水素化処理を実施する工程と、
前記半導体層中のソース領域に対してソース電極を形成することで前記薄膜トランジスタに電気的に接続されるデータ線を形成する工程と、
前記半導体層中のドレイン領域に対してドレイン電極を形成することで前記薄膜トランジスタに電気的に接続される画素電極を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
前記窒化膜の厚さは、５ｎｍ以下であることを特徴とする請求項１５に記載の電気光学装置の製造方法。
請求項９乃至１２のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。