JP2004102256A - Electro-optical devices and electronic equipment - Google Patents
Electro-optical devices and electronic equipment Download PDFInfo
- Publication number
- JP2004102256A JP2004102256A JP2003209418A JP2003209418A JP2004102256A JP 2004102256 A JP2004102256 A JP 2004102256A JP 2003209418 A JP2003209418 A JP 2003209418A JP 2003209418 A JP2003209418 A JP 2003209418A JP 2004102256 A JP2004102256 A JP 2004102256A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- region
- film
- optical device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 176
- 239000003566 sealing material Substances 0.000 claims description 18
- 238000005070 sampling Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 abstract description 86
- 239000003990 capacitor Substances 0.000 abstract description 43
- 239000011159 matrix material Substances 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 236
- 239000010410 layer Substances 0.000 description 72
- 238000000034 method Methods 0.000 description 62
- 239000011229 interlayer Substances 0.000 description 54
- 238000005530 etching Methods 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 32
- 230000002829 reductive effect Effects 0.000 description 32
- 238000003860 storage Methods 0.000 description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 31
- 229920005591 polysilicon Polymers 0.000 description 31
- 239000004065 semiconductor Substances 0.000 description 28
- 239000010409 thin film Substances 0.000 description 28
- 108091006146 Channels Proteins 0.000 description 24
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000007789 sealing Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 239000000382 optic material Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- 239000005368 silicate glass Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000994 depressogenic effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- -1 NSG Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】電気光学装置において、比較的簡単な構成を用いて、画像表示領域やシール領域における各種配線や素子の存在に起因する段差を低減する。
【解決手段】電気光学装置（１００）は、一対の基板間に挟持された電気光学物質層（５０）と、ＴＦＴアレイ基板（１０）にマトリクス状に設けられた画素電極（１１）とを備える。ＴＦＴアレイ基板は、データ線（６ａ）、走査線（３ａ）、容量線（３ｂ）及びＴＦＴがある非開口領域において凹状に窪んで形成されており、更に、 シール領域おいても引き出し配線（３０１、４０２）に対向する領域が凹状に窪んで形成されている。
【選択図】 図３An electro-optical device uses a relatively simple configuration to reduce steps caused by the presence of various wirings and elements in an image display area and a seal area.
An electro-optical device (100) includes an electro-optical material layer (50) sandwiched between a pair of substrates, and pixel electrodes (11) provided in a matrix on a TFT array substrate (10). . The TFT array substrate is formed so as to be concave in a non-opening area where the data line (6a), the scanning line (3a), the capacitor line (3b) and the TFT are located. , 402) is formed in a concave shape.
[Selection diagram] FIG.
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と称す）駆動、薄膜ダイオード（以下適宜、ＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）と称す）駆動等によるアクティブマトリクス駆動方式やパッシブマトリクス駆動方式の電気光学装置の技術分野に属する。
【０００２】
【従来の技術】
従来、電気光学装置の一例として液晶装置においては一般に、一対の基板間で画素電極及び対向電極上に各々所定方向にラビング処理が施された一対の配向膜が設けられており、これらの配向膜間に液晶等の電気光学物質が所定の配向状態で挟持されている。そして、動作時には、この電気光学物質に両電極から電界が印加され、電気光学物質の配向状態は変化され、電気光学装置の画像表示領域内で表示が行われる。
【０００３】
従って、この種の電気光学装置においては、データ線、走査線、容量線等の配線やＴＦＴ、ＴＦＤ等の画素駆動用の駆動素子などを形成した領域と、これらの配線や駆動素子などが形成されていない領域（特に画像表示用の入射光が通過する各画素の開口領域等）における基板上の合計層厚の差による凹凸を、仮にそのまま電気光学物質に接する面（配向膜）にまで残したとすると、その凹凸の程度に応じて電気光学物質に配向不良（ディスクリネーション）が発生して、各画素の画像の劣化につながる。より具体的には、各開口領域が窪んだ凹凸面上に形成された配向膜に対してラビング処理を施したのでは、この凹凸に応じて配向膜表面に配向規制力のばらつきが生じ、この凹凸で電気光学物質の配向不良が発生してコントラストが変化してしまう。即ち、電気光学物質の配向不良が起こると、例えば、電気光学物質電圧非印加時において白表示となるノーマリーホワイトモードであれば、配向不良の箇所で白抜け現象が起こり、コントラストが低下すると共に精細度も低下してしまう。このような事態を避けるべく、配向膜間の距離（電気光学物質の層厚）を均等且つ所定値に保ち、配向膜に対するラビング処理を基板の全面に渡って均等且つ適切に施すためには、画像表示領域内に位置する画素部を平坦化することは非常に重要である。
【０００４】
他方、この種の電気光学装置においては一般に、上述の配線や駆動素子などが形成された両基板間には、シール材により囲まれた空間に電気光学物質が封入され、電気光学物質層が形成される。シール材は、両基板をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤である。特に小型の電気光学装置であれば、数μｍ程度の外径を持つビーズ状やファイバ状のギャップ材を混入したシール材により基板間ギャップを制御しているが、シール領域（シール材により接着されている領域）においては、電気光学物質に対向する画像表示領域から周辺領域に至る走査線及びデータ線の引き出し配線が配線されているため、引き出し配線の有無により段差が発生する。このように段差があると、ギャップ材によるギャップ制御が困難になると共にギャップ材による応力集中が引き出し配線の断線やショートの原因となるため、このようなシール領域を平坦化することも非常に重要である。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述の如き画素部における平坦化のためには、例えば、薄膜トランジスタを構成する各薄膜間や各種配線を構成する各薄膜間を絶縁するために設けられた複数の層間絶縁膜のうちの一つ又は複数を、配線や駆動素子などが形成された各画素の非開口領域における厚みが各開口領域における厚みよりも薄くなるように形成する必要が生じる。或いは、電気光学物質に最も近い側にある層間絶縁膜の上面を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を施すことにより又はスピンコート等によりＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）を形成することにより、平坦化する必要が生じる。
【０００６】
他方、前述の如きシール領域における平坦化のためにも、複数の層間絶縁膜のうちの一つ又は複数を、引き出し配線が形成された箇所における厚みが引き出し配線が形成されていない箇所における厚みよりも薄くなるように形成する必要が生じる。或いは、シール材に最も近い側にある層間絶縁膜の上面を、ＣＭＰ処理を施すことにより又はスピンコート等によりＳＯＧを形成することにより、平坦化する必要が生じる。
【０００７】
従って、いずれの場合にも、製造工程が複雑化し、歩留まりの低下及びコスト上昇を招くという問題点がある。
【０００８】
特に、各層間絶縁膜は、あまり厚く（例えば、１００００オングストローム程度に）したのでは、クラックが発生し易くなってしまう。他方で、あまり薄く（例えば、数百オングストローム程度に）したのでは、当該絶縁膜を介して絶縁された二つの導電膜間で電界が作用し易くなってしまう。例えば、ＴＦＴのゲート絶縁膜と反対側にある薄い層間絶縁膜がゲート絶縁膜として作用してバックチャネルが形成されたり、 容量が付加されてしまったりする。また、欠陥のない薄い絶縁膜を形成することは基本的に困難であり、良品率の低下を招いてしまう。従って、層間絶縁膜の厚みを一部で厚くし他部で薄くすることは、実際には設計自由度に乏しく、困難な作業が必要となると共にコスト上昇を招くという問題点がある。
【０００９】
更に、この種の電気光学装置において、各画素電極に画像信号を供給する際のデューティー比が小さくてもフリッカやクロストークが発生しないようにするために、各画素電極に所定容量を付与するための蓄積容量を設ける場合があるが、この場合には特に、これを構成する蓄積容量電極や容量線の分だけ非開口領域における合計膜厚が厚くなり、上述の画素部における段差も増加してしまう。特に、このような蓄積容量をデータ線下の領域や走査線に沿った領域に作り込むと、この部分の層厚が増加して画素部にかなり大きな段差が発生してしまう。例えば、データ線下の領域に蓄積容量を作り込むと、蓄積容量の厚み（第１蓄積容量電極、絶縁膜及び第２蓄積容量電極の合計の厚み）とデータ線の厚みだけ、これらが存在しない画素部よりも高くなることになり、その段差は約１００００オングストロームにもなる。従って、この場合には特に、画像表示領域内における段差を相殺するための平坦化処理は困難且つ高価なものになるという問題点がある。
【００１０】
更にまた、薄膜トランジスタを各画素に備えた型の電気光学装置においては、特にプロジェクタ用途等で電気光学装置を透過した投射光の裏面からの戻り光が薄膜トランジスタのチャネル領域へ入射して光リークを起こすことを防止すべく、薄膜トランジスタの下側（ＴＦＴアレイ基板側）に遮光膜を設ける場合があるが、この場合には特に、遮光膜の分だけＴＦＴを形成した非開口領域における合計膜厚が厚くなり、上述の段差も増加してしまう。従って、この場合にも特に、画像表示領域内における段差を相殺するための平坦化処理は困難且つ高価なものになるという問題点がある。
【００１１】
本発明は上述した問題点に鑑みなされたものであり、比較的簡単な構成を用いて、画像表示領域やシール領域における各種配線や素子の存在に起因する段差を低減可能な電気光学装置及びその製造方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、走査線駆動回路と、複数のスイッチング素子に対応して設けられた複数の走査線と、前記走査線駆動回路と前記走査線との間を電気的に接続した複数の配線と、基板上に、前記複数の各配線に対応して形成された凹状の窪みを有することを特徴とする。
この構成により、配線に起因する段差を低減することができる。
【００１３】
また、本発明は、データ線駆動回路と、前記データ線駆動回路で制御され、前記複数のサンプリング回路に対応して設けられたサンプリング回路と、前記データ線駆動回路と前記サンプリング回路との間に配置され、少なくとも一つの配線は前記データ線駆動回路と前記サンプリング回路との間を電気的に接続され、少なくとも一つの他の配線は前記サンプリング回路と画像信号線との間を電気的に接続する複数の配線と、基板上に、前記複数の各配線に対応して形成された凹状の窪みを有することを特徴とする。
この構成により、配線に起因する段差を低減することができる。
【００１４】
また、本発明は、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板の前記電気光学物質に面する側に、複数の画素電極と、該複数の画素電極を夫々選択的に駆動するための複数の駆動素子と、該複数の駆動素子に接続された複数の配線とを備えており、前記一方の基板は、前記電気光学物質に面する側における前記複数の駆動素子及び前記複数の配線に対向する領域が少なくとも部分的に凹状に窪みを有する。
【００１５】
本発明の電気光学装置によれば、一方の基板は、電気光学物質に面する側における複数の配線に対向する領域が少なくとも部分的に凹状に窪みを有するので、例えばデータ線、走査線、容量線等の各種の配線の上方に位置する最上層（配向膜）の表面は、この凹状の凸窪みの形成された領域においてその深さに応じて、画素の開口領域（画素電極の形成領域）の表面に対して平坦化される。例えば、各種の配線が相重なるため当該配線を構成する積層体が最も厚くなる領域を、その合計層厚に等しい深さだけ凹状に窪めれば、この領域は、ほぼ完全に平坦化される。或いは、画素電極を除く電気光学物質に対向する（各種の配線が形成されている）全非開口領域を凹状に窪めれば、画素の開口領域と非開口領域とは、平坦化される。同様にして、シール領域における引き出し配線に対向する基板領域を凹状に窪めれば、シール領域における引き出し配線の有無に起因した段差も低減され、シール領域における平坦化を図ることも可能となる。
【００１６】
特に上記電気光学装置によれば、製造初期の段階で基板に対して凹状の窪みを形成すれば、その後のＣＶＤ工程、スパッタリング工程、フォトリソグラフィ工程、エッチング工程等の各種工程を、従来とほぼ又は全く同様に実行するだけで当該電気光学装置を製造できるので、大変有利である。加えて、前述のように層間絶縁膜の厚みを一部で厚くし他部で薄くする必要が無く、従って層間絶縁膜が厚い箇所でクラックが生じたり薄い箇所でバックチャネルが発生したりする危惧も無いため、設計自由度が格段に増し、困難な製造工程や付加工程が不要となり、コスト上昇を招かないという利点も得られる。
【００１７】
以上のように本発明の電気光学装置によれば、アクティブマトリクス駆動方式、パッシブマトリクス駆動方式、セグメント駆動方式等の各種の電気光学装置において、比較的簡単な構成を用いて画素部における段差を低減できるので、従来、段差によりラビング処理が適切に施せなかったことに起因して或いは段差による基板間距離の狂いに直接起因して発生していた電気光学物質の配向不良を効率的に低減できる。更に、比較的簡単な構成を用いてシール領域における段差を低減できるので、基板間のギャップ制御や引き出し配線の不良化防止を効率的に行うことも可能となる。
【００１８】
本発明の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板の前記電気光学物質に面する側に、複数の画素電極と、該複数の画素電極を夫々選択的に駆動するための複数の駆動素子と、該複数の駆動素子に接続された複数の配線とを備えており、
前記一方の基板は、前記電気光学物質に面する側における前記複数の駆動素子及び前記複数の配線に対向する領域が少なくとも部分的に凹状に窪みを有する。
【００１９】
本発明の電気光学装置によれば、一方の基板は、電気光学物質に面する側における複数の配線及び複数の駆動素子に対向する領域が少なくとも部分的に凹状に窪みを有するので、例えばデータ線、走査線、容量線等の各種の配線やＴＦＴ、ＴＦＤ等の各種の駆動素子の上方に位置する最上層（配向膜）の表面は、この凹状の凸窪みの形成された領域においてその深さに応じて、画素の開口領域の表面に対して平坦化される。例えば、各種の配線や駆動素子が相重なるため当該配線や駆動素子を構成する積層体が最も厚くなる領域を、その合計層厚に等しい深さだけ凹状に窪めれば、この領域は、ほぼ完全に平坦化される。或いは、画素電極を除く電気光学物質に対向する（各種の配線や駆動素子が形成されている）全非開口領域を凹状に窪めれば、画素の開口領域と非開口領域とは、平坦化される。同様にして、シール領域における引き出し配線に対向する基板領域を凹状に窪めれば、シール領域における引き出し配線の有無に起因した段差も低減され、シール領域における平坦化が図られる。
【００２０】
また、本発明の電気光学装置によれば、上述の第１の電気光学装置の場合と同様に、製造初期の段階で基板に対して凹状の窪みを形成すれば、その後の各種工程を、従来とほぼ又は全く同様に実行するだけで当該電気光学装置を製造できるので、大変有利であり、設計自由度も格段に増し、困難な製造工程や付加工程が不要となり、コスト上昇を招かないという利点も得られる。そして、ＴＦＴ、ＴＦＤ等の駆動素子を用いた各種のアクティブマトリクス駆動方式の電気光学装置において、比較的簡単な構成を用いて画素部における段差を低減できるので、電気光学物質の配向不良を効率的に低減できる。更に、比較的簡単な構成を用いてシール領域における段差を低減できるので、ギャップ制御が容易となり、高精細な表示が可能となる。更に、基板間のギャップ制御や引き出し配線の不良化防止を効率的に行うことも可能となる。
【００２１】
本発明の電気光学装置の一の態様では、前記駆動素子は、薄膜トランジスタからなる。
【００２２】
この態様によれば、薄膜トランジスタにより画素電極毎に電気光学物質駆動が行われるＴＦＴアクティブ駆動方式の電気光学装置が実現される。
【００２３】
この態様では、前記一方の基板の前記電気光学物質に面する側に、前記薄膜トランジスタの少なくともチャネル領域を前記一方の基板の側から見て覆う位置に設けられた遮光膜を更に備えてもよい。
【００２４】
このように構成すれば、遮光膜がＴＦＴの少なくともチャネル領域を一方の基板の側から見て各々覆う位置において一方の基板に設けられているので、一方の基板の側からの戻り光等が当該チャネル領域に入射する事態を未然に防ぐことができ、光電流の発生によりＴＦＴの特性が劣化することはない。
【００２５】
本発明の電気光学装置の一の態様では、前記複数の画素電極は、マトリクス状に配置されており、前記複数の配線は、相交差する複数の走査線及び複数のデータ線を含み、前記一方の基板は、前記電気光学物質に面する側における前記複数の走査線及び前記複数のデータ線に対向する領域が少なくとも部分的に凹状に窪んで形成されている。
【００２６】
この態様によれば、画素電極毎に電気光学物質駆動が行われるアクティブ又はパッシブマトリクス駆動方式の電気光学装置が実現される。そして、一方の基板は、電気光学物質に面する側における走査線及びデータ線に対向する領域が少なくとも部分的に凹状に窪んで形成されているので、データ線及び走査線の配線の上方に位置する最上層の表面は、この凹状の凸窪みの形成された領域においてその深さに応じて、画素の開口領域の表面に対して平坦化される。例えば、ＴＦＴアクティブマトリクス駆動方式の電気光学装置において、画素の開口領域に対して一般に最も段差が大きいデータ線と走査線とが交差する領域を平坦化することも可能となる。
【００２７】
本発明の電気光学装置の他の態様では、前記複数の配線は、前記複数の画素電極に対し蓄積容量を夫々付与するために形成された容量線を含み、前記一方の基板は、前記電気光学物質に面する側における前記容量線に対向する領域が少なくとも部分的に凹状に窪んで形成されている。
【００２８】
この態様によれば、画素電極には容量線による蓄積容量が付与されており、各画素電極に画像信号を供給する際のデューティー比が小さくてもフリッカやクロストークが発生しないようにできる。そして、一方の基板は、電気光学物質に面する側における容量線に対向する領域が少なくとも部分的に凹状に窪んで形成されているので、容量線の上方に位置する最上層の表面は、この凹状の凸窪みの形成された領域においてその深さに応じて平坦化される。従って、容量線の存在に起因した段差の発生を未然に防ぎつつ、蓄積容量により画質を向上できるので有利である。
【００２９】
本発明の電気光学装置の他の態様では、前記一方の基板は、前記電気光学物質に面する側における画素開口領域を除く前記電気光学物質に対向する全領域が凹状に窪んで形成されている。
【００３０】
この態様によれば、画素開口領域を除く電気光学物質に対向する全領域（即ち、各種の配線や各種の駆動素子が形成されている全非開口領域）が凹状に窪んで形成されているので、画像表示領域全体の平坦化が図られる。
【００３１】
本発明の電気光学装置の他の態様では、前記電気光学物質の周囲において前記一対の基板を相互に接着するギャップ材混入のシール材を更に備えており、前記複数の配線は、前記電気光学物質に対向する領域に配置された主配線から前記シール材に対向する領域に延設された引き出し配線を含み、前記一方の基板は、前記電気光学物質に面する側における前記引き出し配線に対向する領域が少なくとも部分的に凹状に窪んで形成されている。
【００３２】
この態様によれば、一方の基板は、シール領域における引き出し配線に対向する基板領域が凹状に窪んで形成されているので、シール領域における引き出し配線の有無に起因した段差も低減され、シール領域における平坦化が図られる。このように比較的簡単な構成を用いてシール領域における段差を低減できるので、シール材に混入されたギャップ材による基板間ギャップの制御が容易となり、電気光学物質の配向状態の制御をより精度良く行うことにより高精細な表示が可能となる。同時に、引き出し配線の形成された領域が相対的に凸状の表面となってギャップ材による応力が当該凸状の表面領域に集中して引き出し配線が断線やショートする事態を未然に防ぐことが可能となる。
【００３３】
本発明の電気光学装置の他の態様では、前記一方の基板の凹状に窪んだ側壁部分はテーパ状に形成されている。
【００３４】
この態様によれば、凹状に窪んだ部分の側壁がテーパ状に形成されているので、凹状に窪んだ部分内に後工程で形成される、例えば、ポリシリコン膜、レジスト等が残ることがない。このため、確実に平坦化できる。また特に、シール領域において凹状に窪んだ部分の側壁をテーパ状に形成すれば、シール領域下を通る引き出し配線から凹状に窪んでいない面上に形成された周辺回路へ向けて側壁を横切って引き回す配線部分を、薄膜形成技術により確実且つ比較的容易に形成することも可能となる。
【００３５】
本発明の他の態様では、前記複数の駆動素子は、凹状に窪んだ部分に絶縁層を介して形成されていることが好ましい。
【００３６】
この態様によれば、凹状に窪んだ部分に直接駆動素子が形成されないため、凹状に窪んだ部分による駆動素子の能動層への影響を防ぐことができる。例えば凹状に窪んだ部分は一般にエッチングにより窪ませるため、その表面は荒れている。このあれた表面に直接能動層を形成すると、駆動素子の特性、例えばＶｔｈのずれ、能動層の移動度の低下、オフリークの上昇等の特性の劣化が起こる。従って、凹状に窪んだ部分にシリコン酸化膜のような絶縁層を形成し、その上に能動素子を形成すれば、上記の問題を防ぐことができる。
【００３７】
本発明の電気光学装置の製造方法は上記課題を解決するために、上述した本発明の第１の電気光学装置を製造する方法であって、前記一方の基板となる平らな基板上に前記凹状に窪んだ部分に対応するレジストパターンをフォトリソグラフィで形成する工程と、該レジストパターンを介して所定時間のエッチングを行い前記凹状に窪んだ部分を形成するエッチング工程と、前記凹状に窪んだ部分を含む前記一方の基板上に前記複数の画素電極及び前記複数の配線を所定順序で形成する素子形成工程とを備える。
【００３８】
本発明の電気光学装置の製造方法によれば、先ず、一方の基板となる平らな基板上に、凹状に窪んだ部分に対応するレジストパターンが、フォトリソグラフィで形成される。その後、エッチングが、このレジストパターンを介して所定時間だけ行われて、凹状に窪んだ部分が形成される。従って、エッチングの時間管理により、凹状に窪んだ部分の深さや膜厚を制御できる。このエッチング工程において、例えばドライエッチングを用いる場合には、ほぼ露光寸法通りに開孔できる。次に、凹状に窪んだ部分を含む一方の基板上に、複数の画素電極及び複数の配線が所定順序で形成される。従って、上述した本発明の第１の電気光学装置を比較的容易に製造することが出来る。特に、製造初期の段階で基板に対して凹状の窪みを形成すれば、その後の各種工程を、従来とほぼ又は全く同様に実行するだけで当該第１の電気光学装置を製造できるので、大変有利である。
【００３９】
本発明の電気光学装置の製造方法は上記課題を解決するために、上述した本発明の第２の電気光学装置を製造する方法であって、前記一方の基板となる平らな基板上に前記凹状に窪んだ部分に対応するレジストパターンをフォトリソグラフィで形成する工程と、該レジストパターンを介して所定時間のエッチングを行い前記凹状に窪んだ部分を形成するエッチング工程と、前記凹状に窪んだ部分を含む前記一方の基板上に前記複数の画素電極、前記複数の駆動素子及び前記複数の配線を所定順序で形成する素子形成工程とを備える。
【００４０】
本発明の電気光学装置の製造方法によれば、先ず、一方の基板となる平らな基板上に、凹状に窪んだ部分に対応するレジストパターンが、フォトリソグラフィで形成される。その後、エッチングが、このレジストパターンを介して所定時間だけ行われて、凹状に窪んだ部分が形成される。従って、エッチングの時間管理により、凹状に窪んだ部分の深さや膜厚を制御できる。このエッチング工程において、例えば異方性ドライエッチングを用いる場合には、ほぼ露光寸法通りに開孔できる。次に、凹状に窪んだ部分を含む一方の基板上に、複数の画素電極、複数の駆動素子及び複数の配線が所定順序で形成される。
【００４１】
従って、上述した本発明の電気光学装置を比較的容易に製造することが出来る。特に、製造初期の段階で基板に対して凹状の窪みを形成すれば、その後の各種工程を、従来とほぼ又は全く同様に実行するだけで当該電気光学装置を製造できるので、大変有利である。
【００４２】
本発明の電気光学装置の製造方法の一の態様では、前記エッチング工程は、前記凹状に窪んだ部分の側壁をテーパ状に形成するウエットエッチング工程を含む。
【００４３】
この態様によれば、ウエットエッチング工程により、凹状に窪んだ部分の側壁は、テーパ状に形成される。このように凹状に窪んだ部分の側壁をテーパ状に形成しておけば、凹状に窪んだ部分内に後工程で形成される、例えば、ポリシリコン膜等が残ることがない。このため、この部分を確実に平坦化できる。特に、シール領域において凹状に窪んだ部分の側壁がテーパ状であるので、シール領域下を通る引き出し配線から凹状に窪んでいない面上に形成された周辺回路へ向けて側壁を横切って引き回す配線部分を、薄膜形成技術により確実且つ比較的容易に形成することも可能となる。
【００４４】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００４５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４６】
（電気光学装置の画像表示領域における構成）
本発明による電気光学装置の画像表示領域における構成についてその動作と共に、図１から図４を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。また、図４は、比較例における図２のＡ−Ａ’断面に対応する断面図である。尚、図３及び図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４７】
図１において、本実施の形態による電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａと当該画素電極９ａを制御するためのＴＦＴ３０とからなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。電気光学物質は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの電気光学物質部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの電気光学物質部分を通過可能とされ、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される電気光学物質容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い電気光学装置が実現できる。
【００４８】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域（図中右下りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００４９】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。
【００５０】
また、図中太線で示した矩形の島状領域には夫々、第１遮光膜１１ａが設けられている。より具体的には、島状の第１遮光膜１１ａは夫々、各ＴＦＴの少なくともチャネル領域をＴＦＴアレイ基板側から見て、一画素毎に夫々覆う位置に設けられている。
【００５１】
本実施の形態では特に、図２中右上がりの斜線で示した領域では、ＴＦＴアレイ基板が凹状に窪んで形成されている。この凹状に窪んだ構成については、後に図２及び図３を参照して詳述する。
【００５２】
次に図３の断面図に示すように、電気光学装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００５３】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００５４】
ＴＦＴアレイ基板１０には、図３に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００５５】
対向基板２０には、更に図３に示すように、各画素の開口領域（即ち、画像表示領域内において実際に入射光が透過して表示に有効に寄与する領域）以外の領域に、ブラックマスク或いはブラックマトリクスと称される第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００５６】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図１２及び図１３参照）により囲まれた空間に電気光学物質が封入され、電気光学物質層５０が形成される。電気光学物質層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。電気光学物質層５０は、例えば一種又は数種類のネマティック電気光学物質を混合した電気光学物質からなる。シール材は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００５７】
図２及び図３において本実施の形態では特に、データ線６ａ、走査線３ａ及び容量線３ｂ並びにＴＦＴ３０を含む図２中右上がりの斜線が引かれた網目状の領域においては、ＴＦＴアレイ基板１０が凹状に窪んで形成されており、それ以外の画素電極９ａにほぼ対応する開口領域（即ち、図２中斜線が引かれていない領域）においては、ＴＦＴアレイ基板１０が相対的に凸状に（平面状に）形成されている。
【００５８】
ＴＦＴアレイ基板１０がこのように凹状に窪んで形成されているため、データ線６ａ、走査線３ａ及び容量線３ｂ並びにＴＦＴ３０の上方に位置する配向膜１６の表面は、この凹状の凸窪みの形成された領域においてその深さに応じて、画素の開口領域における配向膜１６の表面に対して平坦化される。
【００５９】
本実施の形態では特に、データ線６ａ、走査線３ａ及び容量線３ｂ並びにＴＦＴ３０が相重なるためこれらの各種配線やＴＦＴ３０を構成する積層体が最も厚くなる領域を、その合計層厚に等しい深さだけ凹状に窪めているので、この最も厚くなる領域は、ほぼ完全に平坦化される。また、画素電極９ａを除く電気光学物質層５０に対向する全非開口領域を凹状に窪めれているので、画素の開口領域と非開口領域とは、平坦化される。
【００６０】
但し、どの領域における配向膜１６の高さを開口領域における配向膜１６の高さに合わせるかは任意であり、例えば図３中左側の蓄積容量７０の上方における配向膜１６の高さを合わせるようにしてもよし、ＴＦＴ３０から外れた走査線３ａや容量線３ｂの上方における配向膜１６の高さを合わせるようにしてもよい。更に、ＴＦＴアレイ基板１０のどの領域を凹状に窪めるかも任意であり、例えばデータ線６ａに対向する領域においてのみ窪みを形成してもよいし、ＴＦＴ３０に対向する領域においてのみ窪みを形成してもよい。どの場合にも、開口領域から外れた領域に対して若干なりとも窪みを形成すれば、該窪みの形成領域及び深さに応じた平坦化の効果が得られる。従って、このようにどの領域にどのような深さの窪み形成するかは、実際には要求される画素開口率（画素の開口領域の非開口領域に対する比率）、精細度、歩度まり等を勘案しての設計事項として定められる。
【００６１】
そして、本実施の形態の電気光学装置は、このように構成されているため、製造初期の段階でＴＦＴアレイ基板１０に対して凹状の窪みを形成すれば、その後の第１遮光膜、半導体層、ポリシリコン膜、金属膜、層間絶縁膜等を形成するためのＣＶＤ工程、スパッタリング工程、フォトリソグラフィ工程、エッチング工程等の各種工程を、従来とほぼ又は全く同様に実行するだけで当該電気光学装置を製造できるので、大変有利である。加えて、前述のように層間絶縁膜の厚みを一部で厚くし他部で薄くする必要が無く、従って層間絶縁膜が厚い箇所でクラックが生じたり薄い箇所でバックチャネルが発生したりする危惧も無いため、設計自由度が格段に増し、困難な製造工程や付加工程が不要となり、コスト上昇を招かないという利点も得られる。
【００６２】
これに対して図４に示した比較例では、ＴＦＴアレイ基板１０’には、凹状の窪みが全く形成されていない。従って、図４から明らかなように、電気光学物質層５０の層厚は、開口領域と非開口領域とで大幅に変化しており、この両領域間にある段差において電気光学物質のディスクリネーションが大きく発生し、ディスクリネーションによる悪影響が電気光学物質が開口領域にも及んで画質を劣化させてしまう。或いは、この悪影響が開口領域に及ばないようにするために、対向基板２０上の第２遮光膜２３を広げて当該開口領域を狭める必要が生じ、結果として表示画像が暗くなってしまう。
【００６３】
以上のように本実施の形態によれば、段差に起因した電気光学物質層５０のディスクリネーションの発生を効率的に抑制できるので、最終的には、電気光学物質層５０のディスクリネーションが表示画像に及ぼす悪影響を低減でき、画素部の開口領域を広げると共に高品質の画像表示が可能となる。
【００６４】
図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、一画素毎に島状に第１遮光膜１１ａが設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等あるいはＳｉから構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。また、第１遮光膜１１ａとして、ポリシリコン膜を用いても良い。あるいは前記高融点金属の上層にポリシリコン膜を形成して、反射防止処理を行っても良い。このように本実施形態では、第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００６５】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。凹状に窪んだ部分に直接駆動素子が形成されないため、凹状に窪んだ部分による駆動素子の能動層への影響、つまりＶｔｈのずれ、能動層の移動度の低下、オフリークの上昇といった特性の劣化を防ぐことができる。第１層間絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。第１層間絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００６６】
本実施の形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００６７】
この結果、データ線６ａ下の領域及び走査線３ａに沿って電気光学物質のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来るため、小型で高精細な液晶装置でも、明るくコントラスト比の高い電気光学装置を実現できる。
【００６８】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施の形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継しての電気的接続するようにしてもよい。
【００６９】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００７０】
また本実施の形態では、画素スイッチング用ＴＦＴ３０のゲート電極３ａをソース−ドレイン領域１ｄ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造やオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００７１】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等のポリシリコン層は、光が入射するとポリシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００７２】
本実施の形態では特に、第１遮光膜１１ａは、複数の島状部分に分断されている。従って、例えば、格子状やストライプ状に設けられた遮光膜の場合と比較して、一体として形成される部分の面積が遥かに小さいため、遮光膜とその隣接膜との間の物性の相違により遮光膜に発生するストレスを大幅に緩和できる。このため、第１遮光膜１１ａにおける膜剥がれや膜変形或いはクラックの発生防止が図られる。同時に、第１遮光膜１１ａ自身のストレスにより画素スイッチング用ＴＦＴ３０の特性が劣化する事態を未然に防ぐことが出来る。尚、第１遮光膜１１ａは島状に形成せずに、ストライプ状、あるいはマトリクス状に形成しても良い。
【００７３】
更に、第１遮光膜１１ａの複数の島状部分は、定電位源又は容量部分に電気的接続されてもよい。例えば、第１遮光膜１１ａは、定電位とされた容量線３ｂに夫々電気的接続されてもよい。このように構成すれば、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂを定電位とすることで、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。この場合、定電位源としては、当該電気光学装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられる。
【００７４】
本実施の形態では、第１遮光膜１１ａの各島状部分は、画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’に対する遮光を行うのに必要な領域に最低限設けられているので、限られた画素部の非開口領域において、データ線６ａや走査線３ａと各島状部分（遮光膜）が重なる領域も最低限に抑えられており、製造プロセス中に、第１遮光膜１１ａに意図しない突起等が形成された場合などに第１遮光膜１１ａとデータ線６ａや走査線３ａとがショートして、当該電気光学装置が不良品化する可能性を低く出来るので有利である。
【００７５】
また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、蓄積容量７０の誘電体膜と画素スイッチング用ＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜からなり、第１蓄積容量電極１ｆと、画素スイッチング用ＴＦＴ３０のチャネル形成領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅ等とは、同一の半導体層１ａからなる。このため、ＴＦＴアレイ基板１０上に形成される積層構造を単純化でき、更に、後述の電気光学装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同時に形成できる。
【００７６】
以上詳細に説明したように本実施形態によれば、画像表示領域における平坦化が図られているため、第１遮光膜１１ａや容量線３ｂを採用することにより表示画像の品質を高めつつ、データ線６ａ、走査線３ａ、ＴＦＴ３０等に加えて、これらの容量線３ｂ及び第１遮光膜１１ａ並びにそれらに付随して必要となる層間絶縁膜等の存在に起因する画素開口領域の周辺における段差を極力抑えることにより、電気光学物質のディスクリネーションが低減されていると同時に、画素開口率が高く明るい画像表示が可能となる。
【００７７】
（電気光学装置の周辺領域及びシール領域における構成）
本発明による電気光学装置の周辺領域及びシール領域における構成についてその動作と共に、図５から図７を参照して説明する。図５は、シール領域及びその付近における各種配線や周辺回路の構成を示す平面図であり、図６は図７のシール領域における引き出し配線を拡大して示す平面図であり、図７（１）及図７（２）は夫々、図６のＣ−Ｃ’断面図及び図５のＤ−Ｄ’断面図である。
【００７８】
図５において、ＴＦＴ基板アレイ基板１０の周辺部に設けられた実装端子１０２からは、走査線駆動回路１０４に走査線駆動回路信号線１０５ａが配線されており、データ線駆動回路１０１とシール領域との間の領域に、Ｘ方向（横方向）に複数の画像信号線１１５が配線されている。そして、データ線６ａの延長線上におけるシール領域下には、データ線駆動回路１０１からのサンプリング回路駆動信号線１１４の一部である引き出し配線３０１ａ及び画像信号線１１５からの中継配線３０１ｂからなる引き出し配線（以下、“データ線の引き出し線”と称する）３０１が設けられている。他方、走査線３ａの延長線上におけるシール領域下には、走査線駆動回路１０４からの走査線の引き出し配線４０２が設けられている。引き出し配線４０２は、その端部に対向電極（共通電極）電位配線１１２を含んでいる。この対向電極電位配線１１２は、上下導通端子１０６ａ及び上下導通材１０６を介して対向基板２０に形成された対向電極２１（図３参照）に接続されている。また、データ線駆動回路１０１に所定検査用の信号を入力するための検査端子１１１が、データ線駆動回路１０１に隣接して設けられている。
【００７９】
図５において、ＴＦＴアレイ基板１０上には、データ線６ａに画像信号を所定のタイミングで印加するサンプリング回路１０３が設けられている。サンプリング回路１０３は、データ線６ａ毎に設けられた複数のスイッチング素子（例えば、ＴＦＴ）を備えており、複数（例えば、６本）のシリアル−パラレル変換された画像信号が複数の画像信号線１１５から引き出し配線３０１ｂを介して各々入力されると、これを、走査線駆動回路１０１からサンプリング回路駆動信号線１１４及び引き出し配線３０１ａを介して供給されるサンプリング回路駆動信号のタイミングで各スイッチング素子によりサンプリングし、各データ線６ａに印加するように構成されている。尚、サンプリング回路１０３に加えて、ＴＦＴアレイ基板１０上に、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００８０】
図６に示すように、データ線の引き出し配線３０１は各々、Ｙ方向（縦方向）に延びており、幅Ｌを有し、相隣接する配線同士は間隔Ｓをおいて配列されている。そして、引き出し配線３０１は、データ線６ａと同じＡｌ膜から構成されており、図７（１）に示すように、各引き出し配線３０１の下には、走査線３ａと同じポリシリコン膜から構成されたダミー配線３０２が設けられている。
【００８１】
尚、図５及び図６において、対向基板に設けられており周辺見切りと称される画像表示領域の周辺を規定する第３遮光膜５３下には画面表示領域を構成する画素と同一構成を持つダミー画素が形成されている。電気光学物質の配向不良領域等を隠すように設けられた第３遮光膜５３下に表示用の画素を構成する必要は無いが、画像表示領域の縁付近の画素の特性安定化のために、このように画像表示領域の縁よりも外に所定幅だけダミー画素を設けても良い。
【００８２】
他方、図５に示した走査線の引き出し配線４０２は各々、Ｘ方向に延びており、相隣接する配線同士は間隔をおいて配列されている。そして、引き出し配線４０２は、走査線６ａと同じポリシリコン膜から構成されており、図７（２）に示すように、各引き出し配線４０２の上には、データ線６ａと同じＡｌ膜から構成されたダミー配線４０１が設けられている。
【００８３】
図７（１）及び図７（２）に示すように、本実施の形態では特に、ＴＦＴアレイ基板１０は、シール領域において引き出し配線３０１及び４０２に対向する部分が凹状に窪んで形成されている。従って、ＴＦＴアレイ基板１０側のシール領域においてシール材５２に接する第３層間絶縁膜７の表面において引き出し配線３０１及び４０２上に形成される凸状の突出の高さは、当該凹状に窪んだ部分の深さに応じて低められており、同図に各々示したように、第３層間絶縁膜７の表面は、ほぼ平坦にされている。この結果、シール領域において、シール材５２に混入されたグラスファイバやガラスビーズ等のギャップ材３００を介してかかる応力は第３層間絶縁膜７の面上に一様に分散される。従って、引き出し配線の有無に応じて表面に凹凸があるシール領域においてギャップ材３００によりかかる応力が集中して、引き出し配線が断線したりショートしたりする可能性は大きく低減される。
【００８４】
更に、電気光学物質層５０に面する画素領域の表面とシール材５２に面するシール領域の表面の高さの差も小さくなる。このため、従来のように、基板間ギャップよりも１μｍ程度小さい径を持つギャップ材を使用する必要が無くなり、基板間ギャップと同程度の径を持つギャップ材３００を使用することが可能となる。このことは、画素の微細化による電気光学物質層５０の配向不良を防ぐべく基板間ギャップを狭める場合に、大きな効果が期待できる。
【００８５】
そして、本実施の形態では特に、シール領域において、データ線の引き出し配線３０１に対しては、ポリシリコン膜からなるダミー配線３０２が、第２層間絶縁膜４を介して積層形成されている（図７（１）参照）。他方、走査線の引き出し配線４０２に対しては、Ａｌ膜からなるダミー配線４０１が第２層間絶縁膜４を介して積層形成されている（図７（２）参照）。従って、画像表示領域の上下の辺におけるシール領域における第３層間絶縁膜７の表面の高さと、画像表示領域の左右の辺における第３層間絶縁膜７の表面の高さとは一致するので、シール材５２の全体に混入されるギャップ材３００による基板間ギャップの制御が安定なものとなる。
【００８６】
ここで、シール領域における合計膜厚の調整用のダミー配線３０２及び４０１は、引き出し配線３０１及び４０２と夫々電気的に接続してもよい。このような構成を採れば、引き出し配線の冗長が可能となる。また、電気的に浮遊していても問題はないし、他の容量線３ｂや第１遮光膜１１ａ用の引き出し配線等として利用してもよい。
【００８７】
本実施の形態では、図６に示すように、第２層間絶縁膜４（図７（１）及び図７（２）参照）に開孔されたコンタクトホール３０５を介して更に、ダミー配線３０２は、引き出し配線３０１に電気的接続されている。同様に、ダミー配線４０１は、引き出し配線４０２に電気的接続されている。この結果、各引き出し配線３０１及び４０２は各々２つの導電層（Ａｌ膜及びポリシリコン膜）からなる冗長構造を有する。従って、例えば、シール領域下においてギャップ材３００による応力を受けて引き出し配線３０１又は４０２が断線しても、或いは、ＴＦＴアレイ基板１０に垂直な方向にＡｌ膜が導電層が第２層間絶縁膜４を破ってポリシリコン膜にショートしても配線不良とならないで済むので有利である。更に冗長するために第１遮光幕１ａを引き出しは緯線３０２、４０２下に設けても良い。
【００８８】
以上詳細に説明したように本実施形態によれば、シール領域における平坦化が図られているため、引き出し配線の配線不良を低減しつつシール材に混入したギャップ材を用いて基板間ギャップの制御を良好に行うことが出来る。
【００８９】
尚、本実施の形態では、図３及び図７に示したようにＴＦＴアレイ基板の凹状の窪んだ側壁部分は、テーパ状に形成されている。従って、次に説明するように、凹状に窪んだ部分内に後工程で形成される、例えば、ポリシリコン膜、レジスト等が残ることがない。このため、確実に平坦化できる。また特に、シール領域において凹状に窪んだ部分の側壁をテーパ状に形成しているので、シール領域下を通る引き出し配線から凹状に窪んでいない面上に形成されたデータ線駆動回路１０１や走査線駆動回路１０４へ向けて側壁を横切って引き回す配線部分を、薄膜形成技術により確実且つ比較的容易に形成することも可能となる。例えば、テーパのない或いは逆テーパの形成された側壁を横切って引き出し配線を引き回すのは容易ではなく、配線不良の原因となる。
【００９０】
（電気光学装置の製造プロセス）
次に、以上のような構成を持つ電気光学装置の製造プロセスについて、図８から図１１を参照して説明する。尚、図８から図１１は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００９１】
先ず、図８の工程（１）に示すように、ＴＦＴアレイ基板１０となる石英基板に対して反応性エッチング、反応性イオンビームエッチング等のドライエッチングを施し、画像表示領域内の各種配線及びＴＦＴが形成される予定の非開口領域（図２及び図３参照）における基板上面に、一旦テーパのない凹状の窪みを形成する。石英基板は、例えば１ｍｍ程度の厚みを持っており、後述のように平坦化のために数ミクロン程度の窪みを付けたとしても何等問題は生じない。この際、本発明者の実験によれば、例えば、ＳＦ６／ＣＨＦ３ガスを用いたドライエッチングを行う場合には、混合比が１４／１１２であればエッチングレートは５２９０オングストローム／ｍｉｎ（オングストローム／分）となり、混合比が１７／９０であればエッチングレートは５１６９オングストローム／ｍｉｎとなり、混合比が２３／６７であればエッチングレートは４２９７オングストローム／ｍｉｎとなる。即ち、ＳＦ６／ＣＨＦ３ガスの混合比を調節することにより所望のエッチングレートが得られ、よって所望の深さの凹状の窪みを形成できる。特に、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、凹状の窪みを開孔した方が、開孔形状をレジストによるマスク形状とほぼ同じにできる。このようにドライエッチング処理によってテーパのない凹状の窪みが形成された石英基板に対して、続いて、例えば７８０オングストローム／ｍｉｎ程度の低いエッチングレートのウエットエッチングにより、窪みの側壁をテーパ状にする。このように凹状に窪んだ部分の側壁をテーパ状に形成すれば、 凹状に窪んだ部分内に後工程で形成される、例えば、ポリシリコン膜やレジストが、開孔部の側壁周囲にエッチングや剥離されずに残ってしまうことがなく、歩留まりの低下を招かない。このため、確実に平坦化できる。更に第１層間絶縁膜１２の開孔部の即壁面をテーパー状に形成する方法としては、ドライエッチングで一度エッチングしてから、レジストパターンを後退させて、再度ドライエッチングを行ってもよい。
【００９２】
ここで好ましくは、Ｎ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００９３】
尚、石英基板に換えて、シリコン基板、ハードガラス等に対して上述のエッチング処理やアニール処理を施して、ＴＦＴアレイ基板１０を構成してもよい。また、以後の工程でのマスキング等における、ＴＦＴアレイ基板１０に形成された窪みに対する位置合わせ（アラインメント）は、例えば、この工程（１）で位置合わせようの窪みをＴＦＴアレイ基板の所定箇所に付加しておき、これを光の干渉等で認識することにより行われる。
【００９４】
次に、工程（２）に示すように、凹状の窪みが形成されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１０００〜５０００オングストローム程度の層厚、好ましくは約２０００オングストロームの層厚の遮光膜１１を形成する。尚、遮光膜１１としてポリシリコン膜を用いれば、応力による層間絶縁膜の破壊を招くことがない。
【００９５】
続いて、工程（３）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００９６】
次に工程（４）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の層厚は、例えば、約５０００〜２００００オングストロームとする。
【００９７】
次に工程（５）に示すように、第１層間絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施すことにより、ポリシリコン膜１を約５００〜２０００オングストロームの厚さ、好ましくは約１０００オングストロームの厚さとなるまで固相成長させる。
【００９８】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。固相成長させる方法としては、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を使用したアニール処理、エキシマレーザー等のレーザーアニールを用いても良い。
【００９９】
次に工程（６）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【０１００】
次に工程（７）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３００オングストロームの比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００オングストロームの比較的薄い厚さに堆積し、多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する（図３参照）。この結果、第１蓄積容量電極１ｆの厚さは、約３００〜１５００オングストロームの厚さ、好ましくは約３５０〜５００オングストロームの厚さとなり、ゲート絶縁膜２の厚さは、約２００〜１５００オングストロームの厚さ、好ましくは約３００〜１０００オングストロームの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン層１を熱酸化することのみにより、単一層構造を持つゲート絶縁膜２を形成してもよい。
【０１０１】
尚、工程（７）において特に限定されないが、第１蓄積容量電極１ｆとなる半導体層部分に、例えば、Ｐイオンをドーズ量約３×１０１２／ｃｍ２でドープして、低抵抗化させてもよい。
【０１０２】
次に工程（８）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【０１０３】
次に、図９の工程（９）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。これらの容量線３ｂ（走査線３ａ）の層厚は、例えば、約３５００オングストロームとされる。
【０１０４】
次に工程（１０）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【０１０５】
続いて、工程（１１）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｂ及び高濃度ドレイン領域１ｃを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６２を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのＩＩＩ族元素のドーパントを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【０１０６】
この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【０１０７】
これらの工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路１０１及び走査線駆動回路１０４等の回路をＴＦＴアレイ基板１０上の周辺部に形成する。このように、本実施の形態において画素スイッチング用ＴＦＴ３０は半導体層をポリシリコンで形成するので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線駆動回路１０１及び走査線駆動回路１０４を形成することができ、製造上有利である。
【０１０８】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約５０００〜１５０００オングストロームが好ましい。
【０１０９】
次に工程（１３）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線３１に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１１０】
次に図１０の工程（１４）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１０００〜５０００オングストロームの厚さ、好ましくは約３０００オングストロームに堆積し、更に工程（１５）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１１１】
次に工程（１６）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約５０００〜１５０００オングストロームが好ましい。
【０１１２】
次に図１１の工程（１７）の段階において、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１１３】
次に工程（１８）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５００〜２０００オングストロームの厚さに堆積し、更に工程（１９）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該電気光学装置を反射型の電気光学装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１１４】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【０１１５】
以上、図８から図１１を参照して、画素部を中心に製造工程について説明したが、これらと同一工程により、図７に示したシール領域における積層構造も形成される。即ち、主に、上述の工程（１）と同一のエッチング工程によりシール領域における凹状の窪みが形成され、工程（８）及び（９）と同一工程により走査線の引き出し配線４０２（図７（２）参照）及びダミー配線３０２（図７（１）参照）が形成され、工程（１４）及び（１５）と同一工程によりデータ線の引き出し配線３０１（図７（１）参照）及びダミー配線４０１（図７（２）参照）が形成され、その他の工程により第１から第３層間絶縁膜１２、４及び７が形成される。従って、シール領域においては、ＴＦＴアレイ基板１０に形成された凹状の窪みに応じて第３層間絶縁膜７の上面は平坦化されている。このように本実施形態の製造プロセスによれば、シール領域における平坦化が図られており、特に、シール領域における凹状に窪んだ部分の側壁はテーパ状に形成されるので、シール領域下を通る引き出し配線３０１及び４０２から凹状に窪んでいない基板面上に形成されたデータ線駆動回路１０１や走査線駆動回路１０４へ向けて側壁を横切って引き回す配線部分（図５及び図６参照）を、薄膜形成技術により確実且つ比較的容易に形成することも可能となる。
【０１１６】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び周辺見切りとしての第３遮光膜５３（図５、図６、図１２及び図１３参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜及び第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌ、などの金属材料の他、Ｓｉ、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１１７】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜２０００オングストロームの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【０１１８】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材５２により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック電気光学物質を混合してなる電気光学物質が吸引されて、所定層厚の電気光学物質層５０が形成される。
【０１１９】
尚、以上の製造プロセスにおいて、ＣＭＰ処理を施したり、スピンコート等によりＳＯＧを形成して、第３層間絶縁膜７の上面を、より完全に平坦化してもよい。このように平坦化すれば、当該平坦化の度合いに応じて、第３層間絶縁膜７の表面の凹凸により引き起こされる電気光学物質のディスクリネーション（配向不良）を低減できる。特に、ＴＦＴアレイ基板１０に形成された凹状の窪みに応じて、第３層間絶縁膜７の上面の段差は低減されているため、このようなより完全なグローバル平坦化を図る工程にかかる負担は非常に小さくて済む。
【０１２０】
（電気光学装置の全体構成）
以上のように構成された電気光学装置の各実施の形態の全体構成を図１２及び図１３を参照して説明する。尚、図１２は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１３は、対向基板２０を含めて示す図１２のＨ−Ｈ’断面図である。
【０１２１】
図１２において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る周辺見切りとしての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、図１３に示すように、図１２に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１２２】
以上図１から図１３を参照して説明した各実施の形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１２３】
以上説明した各実施の形態における電気光学装置は、カラー電気光学物質プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施の形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、電気光学物質プロジェクタ以外の直視型や反射型のカラー電気光学物質テレビなどのカラー電気光学装置に各実施の形態における電気光学装置を適用できる。更に、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１２４】
以上説明した各実施の形態における電気光学装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように電気光学装置をプロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、各実施の形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施の形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１２５】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施の形態は有効である。
【０１２６】
更に、電気光学装置の各画素のスイッチング素子として、ＴＦＴに変えて、ＴＦＤ等の２端子型非線形素子を用いてもよい。この場合には、走査線及びデータ線のうちの一方を対向基板に設けてストライプ状の対向電極とし、他方を素子アレイ基板に設けて、各ＴＦＤ素子等を介して各画素電極に接続するように構成すればよい。或いは、電気光学装置の各画素にスイッチング素子を設けることなく、パッシブマトリクス型の電気光学装置として構成してもよい。いずれの場合にも、画像表示領域内及びシール領域内における平坦化により、上述した本発明独自の効果が得られる。
【０１２７】
（電子機器）
次に、以上詳細に説明した液晶装置１００を備えた電子機器の実施の形態について図１４から図１６を参照して説明する。
【０１２８】
先ず図１４に、このように液晶装置１００を備えた電子機器の概略構成を示す。
【０１２９】
図１４において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１３０】
次に図１５から図１６に、このように構成された電子機器の具体例を各々示す。
【０１３１】
図１５において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１３２】
図１６において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１３３】
以上図１５から図１６を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１４に示した電子機器の例として挙げられる。
【０１３４】
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。
【０１３５】
【発明の効果】
本発明の電気光学装置によれば、比較的簡単な構成を用いての画像表示領域内における平坦化により、電気光学物質のディスクリネーションの発生を低減しつつ画素開口領域を大きくとることができ、明るく高品質の画像表示が可能な電気光学装置を実現できる。また、比較的簡単な構成を用いてのシール領域における平坦化により、基板間ギャップが精度高く制御され且つ配線不良が低減された高信頼性の電気光学装置を実現できる。
【０１３６】
また、本発明の電気光学装置の製造方法によれば、比較的簡単な工程制御により或いは信頼性の高い工程により、本発明の電気光学装置を製造することが可能となる。
【図面の簡単な説明】
【図１】電気光学装置の実施形態における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】電気光学装置の実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】比較例における図２のＡ−Ａ’断面に対応する断面図である。
【図５】シール領域及び周辺領域に形成された引き出し配線及び周辺回路を示す平面図である。
【図６】図５のシール領域に形成されたデータ線の引き出し配線部分を拡大して示す拡大平面図である。
【図７】シール領域下に形成された引き出し配線部における電気光学装置のＴＦＴアレイ基板側の断面図である。
【図８】電気光学装置の製造プロセスを順を追って示す工程図（その１）である。
【図９】電気光学装置の製造プロセスを順を追って示す工程図（その２）である。
【図１０】電気光学装置の製造プロセスを順を追って示す工程図（その３）である。
【図１１】電気光学装置の製造プロセスを順を追って示す工程図（その４）である。
【図１２】電気光学装置の実施形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１３】図１２のＨ−Ｈ’断面図である。
【図１４】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１５】電子機器の一例として液晶プロジェクタを示す断面図である。
【図１６】電子機器の他の例としてパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…ゲート絶縁膜
３ａ…走査線
３ｂ…容量線（第２蓄積容量電極）
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線
７…第３層間絶縁膜
８…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…第１層間絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…画素スイッチング用ＴＦＴ
５０…電気光学物質層
５２…シール材
５３…第３遮光膜
７０…蓄積容量
１０１…データ線駆動回路
１０３…サンプリング回路
１０４…走査線駆動回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electro-optical method of an active matrix driving method or a passive matrix driving method by driving a thin film transistor (hereinafter, appropriately referred to as a TFT (Thin Film Transistor)), a thin film diode (hereinafter, appropriately referred to as a TFD (Thin Film Diode)), or the like. Belongs to the technical field of equipment.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a liquid crystal device as an example of an electro-optical device, generally, a pair of alignment films each subjected to a rubbing process in a predetermined direction are provided on a pixel electrode and a counter electrode between a pair of substrates. An electro-optical material such as a liquid crystal is sandwiched between them in a predetermined orientation state. During operation, an electric field is applied to the electro-optical material from both electrodes, the orientation state of the electro-optical material is changed, and display is performed in the image display area of the electro-optical device.
[0003]
Therefore, in this type of electro-optical device, a region where wirings such as data lines, scanning lines, and capacitance lines and driving elements for driving pixels such as TFTs and TFDs are formed, and these wirings and driving elements are formed. Unevenness due to the difference in the total layer thickness on the substrate in an area that is not formed (especially an opening area of each pixel through which incident light for image display passes) is temporarily left on the surface (alignment film) in contact with the electro-optical material. If this is the case, misalignment (disclination) occurs in the electro-optical material depending on the degree of the unevenness, which leads to deterioration of the image of each pixel. More specifically, if the rubbing process is performed on the alignment film formed on the uneven surface where each opening region is depressed, the alignment regulating force varies on the alignment film surface according to the unevenness. The unevenness causes poor orientation of the electro-optical material and changes the contrast. That is, when the poor orientation of the electro-optical material occurs, for example, in the case of a normally white mode in which white display is performed when no voltage is applied to the electro-optical material, a white spot phenomenon occurs at a location of the poor orientation, and the contrast decreases. The definition also decreases. In order to avoid such a situation, in order to maintain the distance between the alignment films (the layer thickness of the electro-optical material) at a uniform and predetermined value and perform the rubbing treatment on the alignment film uniformly and appropriately over the entire surface of the substrate, It is very important to flatten the pixel portion located in the image display area.
[0004]
On the other hand, in this type of electro-optical device, generally, an electro-optical material is sealed in a space surrounded by a sealing material between the two substrates on which the above-described wiring and driving elements are formed, and an electro-optical material layer is formed. Is done. The sealing material is an adhesive made of, for example, a photocurable resin or a thermosetting resin for bonding the two substrates around the periphery thereof. In particular, in the case of a small electro-optical device, the gap between the substrates is controlled by a sealing material mixed with a bead-like or fiber-like gap material having an outer diameter of about several μm. Area), the leading lines of the scanning lines and the data lines from the image display region facing the electro-optical material to the peripheral region are laid out. Such a step makes it difficult to control the gap with the gap material, and the stress concentration due to the gap material causes disconnection or short circuit of the lead-out wiring. Therefore, it is also very important to flatten such a sealing region. It is.
[0005]
[Problems to be solved by the invention]
However, in order to planarize the pixel portion as described above, for example, one of a plurality of interlayer insulating films provided to insulate between thin films constituting a thin film transistor and between thin films constituting various wirings. It is necessary to form one or more such that the thickness in the non-opening region of each pixel in which the wiring, the driving element, and the like are formed is smaller than the thickness in each opening region. Alternatively, the upper surface of the interlayer insulating film closest to the electro-optical material needs to be planarized by performing a CMP (Chemical Mechanical Polishing) process or by forming an SOG (Spin On Glass) by spin coating or the like. Occurs.
[0006]
On the other hand, in order to flatten the sealing region as described above, one or more of the plurality of interlayer insulating films is formed such that the thickness at the place where the lead-out wiring is formed is larger than the thickness at the place where the lead-out wiring is not formed. Also needs to be formed so as to be thin. Alternatively, the upper surface of the interlayer insulating film closest to the sealing material needs to be planarized by performing CMP treatment or forming SOG by spin coating or the like.
[0007]
Therefore, in any case, there is a problem that the manufacturing process is complicated, which leads to a decrease in yield and an increase in cost.
[0008]
In particular, if each interlayer insulating film is too thick (for example, about 10000 Å), cracks are likely to occur. On the other hand, if the thickness is too small (for example, about several hundred angstroms), an electric field easily acts between two conductive films insulated through the insulating film. For example, a thin interlayer insulating film on the side opposite to the gate insulating film of a TFT acts as a gate insulating film to form a back channel or add capacitance. In addition, it is basically difficult to form a thin insulating film having no defect, which causes a decrease in the yield rate. Therefore, increasing the thickness of the interlayer insulating film in one part and thinning in the other part actually has a problem in that the degree of design freedom is poor, a difficult operation is required, and the cost is increased.
[0009]
Further, in this type of electro-optical device, a predetermined capacitance is applied to each pixel electrode so that flicker or crosstalk does not occur even when the duty ratio when supplying an image signal to each pixel electrode is small. In this case, the total film thickness in the non-opening region is increased by the amount of the storage capacitor electrode and the capacitor line constituting the storage capacitor, and the step in the pixel portion is also increased. I will. In particular, if such a storage capacitor is formed in a region below a data line or in a region along a scanning line, the layer thickness of this portion increases and a considerably large step occurs in the pixel portion. For example, when a storage capacitor is formed in a region below a data line, only the thickness of the storage capacitor (the total thickness of the first storage capacitor electrode, the insulating film, and the second storage capacitor electrode) and the thickness of the data line do not exist. The height is higher than that of the pixel portion, and the level difference is as large as about 10,000 angstroms. Therefore, in this case, in particular, there is a problem that the flattening process for canceling the step in the image display area is difficult and expensive.
[0010]
Furthermore, in an electro-optical device of a type in which a thin film transistor is provided in each pixel, return light from the back surface of the projection light transmitted through the electro-optical device for a projector or the like is incident on the channel region of the thin film transistor to cause light leakage. In order to prevent this, a light shielding film may be provided below the thin film transistor (TFT array substrate side). In this case, in particular, the total film thickness in the non-opening region where the TFT is formed is increased by the light shielding film. In other words, the above-mentioned steps also increase. Therefore, also in this case, there is a problem that the flattening process for canceling the step in the image display area is difficult and expensive.
[0011]
The present invention has been made in view of the above-described problems, and has a relatively simple structure, and is capable of reducing a step caused by the presence of various wirings and elements in an image display area and a seal area. It is an object to provide a manufacturing method.
[0012]
[Means for Solving the Problems]
In order to solve the above-described problems, an electro-optical device according to an aspect of the invention may include a scanning line driving circuit, a plurality of scanning lines provided corresponding to a plurality of switching elements, and a circuit between the scanning line driving circuit and the scanning line. And a plurality of wirings electrically connected to each other, and a concave recess formed on the substrate corresponding to each of the plurality of wirings.
With this configuration, a step caused by the wiring can be reduced.
[0013]
Further, the present invention provides a data line driving circuit, a sampling circuit controlled by the data line driving circuit, provided in correspondence with the plurality of sampling circuits, and between the data line driving circuit and the sampling circuit. And at least one wiring is electrically connected between the data line driving circuit and the sampling circuit, and at least one other wiring is electrically connected between the sampling circuit and the image signal line. It is characterized by having a plurality of wirings and a concave depression formed on the substrate corresponding to each of the plurality of wirings.
With this configuration, a step caused by the wiring can be reduced.
[0014]
Further, according to the present invention, an electro-optical material is sandwiched between a pair of substrates, and a plurality of pixel electrodes and a plurality of pixel electrodes are provided on one of the pair of substrates facing the electro-optical material. And a plurality of wirings respectively connected to the plurality of driving elements, and the one substrate is provided with a plurality of wirings connected to the plurality of driving elements. The region facing the driving element and the plurality of wirings has a recess at least partially in a concave shape.
[0015]
According to the electro-optical device of the present invention, the one substrate has at least partially a concave portion in the region facing the electro-optical material, the region facing the plurality of wirings. The surface of the uppermost layer (alignment film) located above the various wirings such as the lines has a pixel opening region (pixel electrode formation region) in accordance with the depth in the region where the concave protrusion is formed. Is flattened to the surface. For example, if various wirings overlap each other and the region where the stack constituting the wiring is the thickest is recessed by a depth equal to the total layer thickness, this region is almost completely flattened. . Alternatively, if the entire non-opening region facing the electro-optical material except for the pixel electrode (where various wirings are formed) is concavely recessed, the opening region and the non-opening region of the pixel are flattened. Similarly, if the substrate region in the seal region facing the lead-out wiring is concavely recessed, the step caused by the presence or absence of the lead-out wiring in the seal region is reduced, and the seal region can be flattened.
[0016]
In particular, according to the electro-optical device, if a concave recess is formed in the substrate at an early stage of manufacturing, various processes such as a CVD process, a sputtering process, a photolithography process, and an etching process can be substantially or conventionally performed. This is very advantageous because the electro-optical device can be manufactured simply by performing the same operation. In addition, as described above, it is not necessary to increase the thickness of the interlayer insulating film in one part and to reduce the thickness in the other part. Therefore, there is a concern that cracks may occur in a portion where the interlayer insulating film is thick or a back channel may occur in a portion where the interlayer insulating film is thin. Therefore, there is an advantage that the degree of freedom in design is greatly increased, a difficult manufacturing process and an additional process are not required, and the cost does not increase.
[0017]
As described above, according to the electro-optical device of the present invention, in various electro-optical devices such as an active matrix drive system, a passive matrix drive system, and a segment drive system, a step in a pixel portion is reduced by using a relatively simple configuration. Therefore, it is possible to efficiently reduce the poor orientation of the electro-optical material, which has conventionally occurred due to the inability to properly perform the rubbing treatment due to the step or the direct difference in the distance between the substrates due to the step. Further, since a step in the seal region can be reduced by using a relatively simple configuration, it is possible to efficiently control the gap between the substrates and prevent the failure of the lead-out wiring.
[0018]
In order to solve the above-described problems, the electro-optical device of the present invention includes an electro-optical material sandwiched between a pair of substrates, and a plurality of substrates on one side of the pair of substrates facing the electro-optical material includes a plurality of substrates. A pixel electrode, a plurality of driving elements for selectively driving each of the plurality of pixel electrodes, and a plurality of wirings connected to the plurality of driving elements,
In the one substrate, a region facing the plurality of driving elements and the plurality of wirings on a side facing the electro-optical material has a recess at least partially in a concave shape.
[0019]
According to the electro-optical device of the present invention, one of the substrates has a plurality of wirings and a region facing the plurality of driving elements on the side facing the electro-optical material, and at least partially has a recess in a concave shape. The surface of the uppermost layer (alignment film) located above various wirings such as scanning lines and capacitance lines and various driving elements such as TFTs and TFDs has a depth in a region where the concave protrusions are formed. Accordingly, the surface of the opening region of the pixel is flattened. For example, if various wirings and driving elements overlap each other, the region where the stacked body forming the wirings and the driving element is the thickest is concavely recessed by a depth equal to the total layer thickness. Completely flattened. Alternatively, if the entire non-opening area facing the electro-optical material except for the pixel electrode (where various wirings and driving elements are formed) is concavely recessed, the opening area and the non-opening area of the pixel are flattened. Is done. Similarly, if the substrate region in the seal region facing the lead-out wiring is concavely recessed, a step caused by the presence or absence of the lead-out wiring in the seal region is also reduced, and the seal region is flattened.
[0020]
According to the electro-optical device of the present invention, similarly to the case of the above-described first electro-optical device, if a concave depression is formed in the substrate at an early stage of manufacturing, the subsequent various steps can be performed by conventional methods. This is very advantageous because the electro-optical device can be manufactured by performing almost or exactly the same as described above, so that the degree of freedom in design is greatly increased, difficult manufacturing steps and additional steps are not required, and the cost is not increased. Is also obtained. In addition, in various types of active-matrix driving electro-optical devices using driving elements such as TFTs and TFDs, a step in a pixel portion can be reduced by using a relatively simple configuration, so that poor alignment of an electro-optical material can be efficiently reduced. Can be reduced. Furthermore, since a step in the sealing region can be reduced by using a relatively simple configuration, gap control is facilitated and high-definition display is possible. Furthermore, it is possible to efficiently control the gap between the substrates and prevent the lead wiring from becoming defective.
[0021]
In one aspect of the electro-optical device according to the present invention, the driving element includes a thin film transistor.
[0022]
According to this embodiment, a TFT active drive type electro-optical device in which the electro-optical material is driven for each pixel electrode by the thin film transistor is realized.
[0023]
In this aspect, a light-shielding film may be further provided on a side of the one substrate facing the electro-optical material at a position covering at least a channel region of the thin film transistor as viewed from the one substrate.
[0024]
According to this structure, the light-shielding film is provided on one of the substrates at a position covering at least the channel region of the TFT as viewed from the one of the substrates. A situation in which the light enters the channel region can be prevented beforehand, and the characteristics of the TFT do not deteriorate due to the generation of the photocurrent.
[0025]
In one aspect of the electro-optical device of the present invention, the plurality of pixel electrodes are arranged in a matrix, and the plurality of wirings include a plurality of intersecting scanning lines and a plurality of data lines. In the substrate, a region facing the plurality of scanning lines and the plurality of data lines on a side facing the electro-optical material is formed so as to be at least partially recessed.
[0026]
According to this aspect, an active or passive matrix driving type electro-optical device in which electro-optical material driving is performed for each pixel electrode is realized. In addition, since one of the substrates is formed so that a region facing the scanning line and the data line on the side facing the electro-optical material is at least partially recessed, it is located above the wiring of the data line and the scanning line. The surface of the uppermost layer is flattened with respect to the surface of the opening region of the pixel in accordance with the depth in the region where the concave protrusion is formed. For example, in an electro-optical device of a TFT active matrix driving method, it is possible to flatten a region where a data line and a scanning line, which generally have the largest step with respect to an opening region of a pixel, intersect.
[0027]
In another aspect of the electro-optical device according to the aspect of the invention, the plurality of wirings include capacitance lines formed to provide storage capacitances to the plurality of pixel electrodes, respectively, and the one substrate includes the electro-optical device. A region facing the capacitance line on the side facing the substance is formed so as to be at least partially concave.
[0028]
According to this aspect, the pixel electrode is provided with the storage capacitance by the capacitance line, and it is possible to prevent flicker and crosstalk from occurring even when the duty ratio when supplying the image signal to each pixel electrode is small. Then, one of the substrates is formed so that a region facing the capacitance line on the side facing the electro-optical material is at least partially recessed, so that the surface of the uppermost layer located above the capacitance line is In the region where the concave protrusion is formed, the surface is flattened according to its depth. Accordingly, the image quality can be advantageously improved by the storage capacitor while preventing the occurrence of a step due to the presence of the capacitor line.
[0029]
In another aspect of the electro-optical device of the present invention, the one substrate is formed such that an entire region facing the electro-optical material except for a pixel opening region on a side facing the electro-optical material is concavely depressed. .
[0030]
According to this aspect, the entire area facing the electro-optical material except for the pixel opening area (that is, the entire non-opening area where various wirings and various driving elements are formed) is formed in a concave shape. Thus, the entire image display area is flattened.
[0031]
In another aspect of the electro-optical device according to the present invention, the electro-optical device further includes a sealing material mixed with a gap material that adheres the pair of substrates to each other around the electro-optical material, wherein the plurality of wirings include the electro-optical material. A lead wire extending from a main wire disposed in a region facing the seal material to a region facing the seal material, wherein the one substrate has a region facing the lead wire on a side facing the electro-optical material. Are formed at least partially concavely.
[0032]
According to this aspect, since the one substrate is formed such that the substrate region facing the lead-out wiring in the seal region is concavely concave, the step caused by the presence or absence of the lead-out wiring in the seal region is also reduced, and the one in the seal region is formed. Flattening is achieved. Since the step in the sealing region can be reduced by using such a relatively simple structure, the gap between the substrates can be easily controlled by the gap material mixed in the sealing material, and the control of the orientation state of the electro-optical material can be more accurately performed. By doing so, a high-definition display becomes possible. At the same time, the region where the lead-out wiring is formed has a relatively convex surface, and the stress caused by the gap material is concentrated on the convex surface region, thereby preventing the lead-out wiring from being disconnected or short-circuited. It becomes.
[0033]
In another aspect of the electro-optical device of the present invention, the concave side wall portion of the one substrate is formed in a tapered shape.
[0034]
According to this aspect, since the side wall of the concave portion is formed in a tapered shape, for example, a polysilicon film, a resist, or the like formed in a later step in the concave portion does not remain. . For this reason, it can be reliably flattened. Further, in particular, if the side wall of the concave portion in the seal region is formed in a tapered shape, the wiring is routed across the side wall from the lead wiring passing under the seal region to the peripheral circuit formed on the surface that is not concavely concave. The wiring portion can be formed reliably and relatively easily by the thin film forming technique.
[0035]
In another aspect of the present invention, it is preferable that the plurality of driving elements are formed at a portion depressed in a concave shape via an insulating layer.
[0036]
According to this aspect, since the driving element is not directly formed in the concave portion, the influence of the concave portion on the active layer of the driving element can be prevented. For example, a concave portion is generally recessed by etching, so that its surface is rough. If an active layer is formed directly on this roughened surface, the characteristics of the driving element, such as a shift in Vth, a decrease in the mobility of the active layer, and an increase in off-leakage, will deteriorate. Therefore, the problem described above can be prevented by forming an insulating layer such as a silicon oxide film in a concave portion and forming an active element thereon.
[0037]
In order to solve the above-described problems, the method for manufacturing an electro-optical device according to the present invention is a method for manufacturing the above-described first electro-optical device according to the present invention, wherein the concave shape is formed on a flat substrate serving as the one substrate. Forming a resist pattern corresponding to the recessed portion by photolithography, etching for a predetermined time through the resist pattern to form the recessed portion, and forming the recessed portion. An element forming step of forming the plurality of pixel electrodes and the plurality of wirings in a predetermined order on the one substrate.
[0038]
According to the method of manufacturing an electro-optical device of the present invention, first, a resist pattern corresponding to a concave portion is formed by photolithography on a flat substrate serving as one substrate. Thereafter, etching is performed for a predetermined time through the resist pattern to form a concave portion. Therefore, by controlling the etching time, it is possible to control the depth and the film thickness of the concave portion. In this etching step, for example, in a case where dry etching is used, holes can be formed substantially according to the exposure dimensions. Next, a plurality of pixel electrodes and a plurality of wirings are formed in a predetermined order on one substrate including a concave portion. Therefore, the above-described first electro-optical device of the present invention can be manufactured relatively easily. In particular, if a concave depression is formed in the substrate at an early stage of manufacturing, the first electro-optical device can be manufactured simply by performing various subsequent steps almost or completely in the same manner as in the related art, which is very advantageous. It is.
[0039]
In order to solve the above-described problems, the method for manufacturing an electro-optical device according to the present invention is a method for manufacturing the above-described second electro-optical device according to the present invention, wherein the concave shape is formed on a flat substrate serving as the one substrate. Forming a resist pattern corresponding to the recessed portion by photolithography, etching for a predetermined time through the resist pattern to form the recessed portion, and forming the recessed portion. An element forming step of forming the plurality of pixel electrodes, the plurality of driving elements, and the plurality of wirings in a predetermined order on the one substrate.
[0040]
According to the method of manufacturing an electro-optical device of the present invention, first, a resist pattern corresponding to a concave portion is formed by photolithography on a flat substrate serving as one substrate. Thereafter, etching is performed for a predetermined time through the resist pattern to form a concave portion. Therefore, by controlling the etching time, it is possible to control the depth and the film thickness of the concave portion. In this etching step, for example, in the case of using anisotropic dry etching, holes can be formed substantially in accordance with the exposure dimensions. Next, a plurality of pixel electrodes, a plurality of driving elements, and a plurality of wirings are formed in a predetermined order on one substrate including a concave portion.
[0041]
Therefore, the above-described electro-optical device of the present invention can be manufactured relatively easily. In particular, if a concave depression is formed in a substrate at an early stage of manufacturing, the electro-optical device can be manufactured simply by performing various subsequent steps almost or completely in the same manner as in the related art, which is very advantageous.
[0042]
In one aspect of the method for manufacturing an electro-optical device according to the present invention, the etching step includes a wet etching step of forming a tapered side wall of the concave portion.
[0043]
According to this aspect, the side wall of the concave portion is formed in a tapered shape by the wet etching process. If the side wall of the concave portion is formed in a tapered shape in this manner, for example, a polysilicon film or the like formed in a later process in the concave portion does not remain. Therefore, this portion can be reliably flattened. In particular, since the side wall of the concave portion in the seal region is tapered, the wiring portion that runs around the side wall from the lead-out wiring passing under the seal region to the peripheral circuit formed on the surface that is not concavely concave Can be surely and relatively easily formed by a thin film forming technique.
[0044]
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.
[0045]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0046]
(Configuration in the image display area of the electro-optical device)
The configuration of the electro-optical device according to the present invention in the image display area will be described together with its operation with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wiring, and the like in a plurality of pixels formed in a matrix forming an image display area of the electro-optical device. FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, light-shielding films, etc. are formed, and FIG. It is. FIG. 4 is a cross-sectional view corresponding to the AA ′ cross section of FIG. 2 in the comparative example. In FIGS. 3 and 4, the scale of each layer and each member is different so that each layer and each member have a size recognizable in the drawings.
[0047]
In FIG. 1, a plurality of pixels formed in a matrix and constituting an image display area of the electro-optical device according to the present embodiment include a
[0048]
2, a plurality of
[0049]
The
[0050]
The first light-shielding film 11a is provided in each of the rectangular island-shaped regions indicated by thick lines in the drawing. More specifically, the island-shaped first light-shielding film 11a is provided at a position to cover at least a channel region of each TFT for each pixel when viewed from the TFT array substrate side.
[0051]
In the present embodiment, in particular, the TFT array substrate is formed in a concave shape in a region indicated by oblique lines rising to the right in FIG. The concave configuration will be described later in detail with reference to FIGS.
[0052]
Next, as shown in the cross-sectional view of FIG. 3, the electro-optical device includes a
[0053]
On the other hand, a counter electrode (common electrode) 21 is provided on the entire surface of the
[0054]
As shown in FIG. 3, the
[0055]
As shown in FIG. 3, the opposing
[0056]
A sealing material (see FIGS. 12 and 13) described later surrounds the space between the
[0057]
2 and 3, in the present embodiment, in particular, in the meshed region including the
[0058]
Since the
[0059]
In the present embodiment, in particular, since the
[0060]
However, in which region the height of the
[0061]
Since the electro-optical device of the present embodiment is configured as described above, if a concave recess is formed in the
[0062]
On the other hand, in the comparative example shown in FIG. 4, no concave depression is formed in the
[0063]
As described above, according to the present embodiment, it is possible to efficiently suppress the occurrence of disclination of the electro-
[0064]
As shown in FIG. 3, an island-like first light-shielding film 11 a is provided for each pixel between the
[0065]
Further, a first
[0066]
In the present embodiment, the
[0067]
As a result, a space outside the opening area, that is, the area below the
[0068]
In FIG. 3, the
[0069]
The
[0070]
Further, in the present embodiment, a single gate structure in which only one
[0071]
Here, in general, the polysilicon layers such as the channel region 1a 'of the semiconductor layer 1a, the low-concentration source region 1b, and the low-concentration drain region 1c generate a photocurrent due to the photoelectric conversion effect of the polysilicon when light enters. Although the transistor characteristics of the
[0072]
In the present embodiment, in particular, the first light-shielding film 11a is divided into a plurality of island-shaped portions. Therefore, for example, as compared with the case of a light-shielding film provided in a lattice shape or a stripe shape, since the area of a part formed integrally is much smaller, the difference in physical properties between the light-shielding film and its adjacent film is caused. Stress generated in the light-shielding film can be greatly reduced. Therefore, it is possible to prevent the first light-shielding film 11a from peeling, deforming, or cracking. At the same time, it is possible to prevent a situation in which the characteristics of the
[0073]
Further, the plurality of island portions of the first light shielding film 11a may be electrically connected to a constant potential source or a capacitance portion. For example, the first light-shielding films 11a may be electrically connected to the
[0074]
In the present embodiment, each island-shaped portion of the first light-shielding film 11a is provided at a minimum in a region necessary to shield the channel region 1a 'of the
[0075]
The
[0076]
As described above in detail, according to the present embodiment, since the image display area is flattened, the quality of the display image is improved by employing the first light-shielding film 11a and the
[0077]
(Configuration in the peripheral area and the seal area of the electro-optical device)
The configuration of the electro-optical device according to the present invention in the peripheral region and the seal region will be described together with the operation thereof with reference to FIGS. FIG. 5 is a plan view showing the configuration of various wirings and peripheral circuits in and around the seal area. FIG. 6 is an enlarged plan view showing the lead-out wiring in the seal area of FIG. 7 (2) is a sectional view taken along the line CC ′ of FIG. 6 and a sectional view taken along the line DD ′ of FIG. 5, respectively.
[0078]
In FIG. 5, a scanning
[0079]
In FIG. 5, a
[0080]
As shown in FIG. 6, each of the
[0081]
In FIGS. 5 and 6, under the third light-shielding
[0082]
On the other hand, the
[0083]
As shown in FIGS. 7A and 7B, in the present embodiment, in particular, the
[0084]
Further, the difference in height between the surface of the pixel region facing the electro-
[0085]
In the present embodiment, in particular, in the seal region, a
[0086]
Here, the dummy wirings 302 and 401 for adjusting the total film thickness in the seal region may be electrically connected to the lead wirings 301 and 402, respectively. With such a configuration, it is possible to make the lead wiring redundant. There is no problem even if it is electrically floating, and it may be used as another
[0087]
In the present embodiment, as shown in FIG. 6, the
[0088]
As described in detail above, according to the present embodiment, since the sealing region is flattened, the gap between the substrates is controlled by using the gap material mixed in the sealing material while reducing the wiring failure of the lead-out wiring. Can be performed favorably.
[0089]
In this embodiment, as shown in FIGS. 3 and 7, the concave and depressed side wall of the TFT array substrate is formed in a tapered shape. Therefore, as described below, for example, a polysilicon film, a resist, or the like, which is formed in a post-process, does not remain in the concave portion. For this reason, it can be reliably flattened. Further, in particular, since the side wall of the concave portion in the seal region is formed in a tapered shape, the data
[0090]
(Electro-optical device manufacturing process)
Next, a manufacturing process of the electro-optical device having the above-described configuration will be described with reference to FIGS. FIGS. 8 to 11 are process diagrams showing each layer on the TFT array substrate side in each process in a manner corresponding to the AA ′ cross section of FIG. 2 as in FIG.
[0091]
First, as shown in step (1) of FIG. 8, the quartz substrate serving as the
[0092]
Here, preferably, N 2 Annealing is performed in an atmosphere of an inert gas such as (nitrogen) or the like at a high temperature of about 900 to 1300 ° C., and a pretreatment is performed so that distortion generated in the
[0093]
Note that the
[0094]
Next, as shown in step (2), a metal such as Ti, Cr, W, Ta, Mo, and Pd, or a metal alloy film such as metal silicide is formed on the entire surface of the
[0095]
Subsequently, as shown in step (3), a resist mask corresponding to the pattern of the first light-shielding film 11a (see FIG. 2) is formed on the formed light-shielding
[0096]
Next, as shown in step (4), TEOS (tetra-ethyl-ortho-silicate) gas, TEB (tetra-ethyl-borate) is formed on the first light-shielding film 11a by, for example, normal pressure or low pressure CVD. ) Gas, TMOP (tetramethyl oxyphosphate) gas or the like to form a first
[0097]
Next, as shown in a step (5), a monosilane gas having a flow rate of about 400 to 600 cc / min on the first
[0098]
At this time, when an n-channel type
[0099]
Next, as shown in step (6), a semiconductor layer 1a having a predetermined pattern as shown in FIG. 2 is formed by a photolithography step, an etching step, or the like. That is, in particular, in the region where the
[0100]
Next, as shown in step (7), the first storage capacitor electrode 1f is thermally oxidized together with the semiconductor layer 1a constituting the
[0101]
Although not particularly limited in the step (7), for example, P ions are applied to the semiconductor layer portion serving as the first storage capacitor electrode 1f at a dose of about 3 × 10 3. 12 / Cm 2 To lower the resistance.
[0102]
Next, as shown in step (8), after depositing a
[0103]
Next, as shown in a step (9) of FIG. 9, a
[0104]
Next, as shown in step (10), when the
[0105]
Subsequently, as shown in step (11), in order to form the high-concentration source region 1b and the high-concentration drain region 1c constituting the
[0106]
The resistance of the
[0107]
In parallel with these steps, circuits such as a data
[0108]
Next, as shown in step (12), the NSG, PSG, BSG, A second
[0109]
Next, in the step (13), after performing an annealing process at about 1000 ° C. for about 20 minutes to activate the high-concentration source region 1d and the high-concentration drain region 1e, a
[0110]
Next, as shown in a step (14) of FIG. 10, a low-resistance metal such as Al or a metal silicide having a light shielding property is formed on the second
[0111]
Next, as shown in step (16), a silicate glass film such as NSG, PSG, BSG, BPSG, or the like is formed to cover the
[0112]
Next, in the step (17) of FIG. 11, in the
[0113]
Next, as shown in step (18), a transparent conductive
[0114]
Subsequently, a coating liquid for a polyimide-based alignment film is applied on the
[0115]
As described above, the manufacturing steps have been described mainly with reference to FIGS. 8 to 11, focusing on the pixel portion. However, by the same steps, the laminated structure in the seal region shown in FIG. 7 is also formed. That is, a concave depression in the sealing region is mainly formed by the same etching step as the above-described step (1), and the scanning line extraction wiring 402 (FIG. 7 (2)) is formed by the same step as the steps (8) and (9). ) And the dummy wiring 302 (see FIG. 7A) are formed, and the data line lead-out wiring 301 (see FIG. 7A) and the dummy wiring 401 (see FIG. 7A) are formed in the same steps as the steps (14) and (15). 7 (2) is formed, and the first to third
[0116]
On the other hand, as for the
[0117]
Thereafter, a transparent conductive thin film such as ITO is deposited on the entire surface of the opposing
[0118]
Finally, the
[0119]
In the above-described manufacturing process, the upper surface of the third
[0120]
(Overall configuration of electro-optical device)
The overall configuration of each embodiment of the electro-optical device configured as described above will be described with reference to FIGS. FIG. 12 is a plan view of the
[0121]
In FIG. 12, a sealing
[0122]
In each of the embodiments described above with reference to FIGS. 1 to 13, instead of providing the data line driving
[0123]
Since the electro-optical device in each of the embodiments described above is applied to a color electro-optical material projector, three electro-optical devices are used as light valves for RGB, and each panel is used for RGB color separation. The light of each color decomposed via the dichroic mirror is incident as projection light. Therefore, in each embodiment, the opposing
[0124]
In the electro-optical device according to each of the embodiments described above, incident light enters from the side of the
[0125]
Also, the switching element provided in each pixel has been described as a normal stagger type or coplanar type polysilicon TFT. However, other types of TFTs such as an inverse stagger type TFT and an amorphous silicon TFT are also applicable. Each embodiment is effective.
[0126]
Further, a two-terminal non-linear element such as a TFD may be used as a switching element of each pixel of the electro-optical device instead of the TFT. In this case, one of the scanning line and the data line is provided on a counter substrate to form a stripe-shaped counter electrode, and the other is provided on an element array substrate and connected to each pixel electrode via each TFD element or the like. May be configured. Alternatively, a passive matrix electro-optical device may be configured without providing a switching element in each pixel of the electro-optical device. In any case, the above-described effects unique to the present invention can be obtained by flattening in the image display area and the seal area.
[0127]
(Electronics)
Next, an embodiment of an electronic apparatus including the
[0128]
First, FIG. 14 shows a schematic configuration of an electronic apparatus including the
[0129]
14, the electronic device includes a display
[0130]
Next, FIGS. 15 and 16 show specific examples of the electronic device configured as described above.
[0131]
In FIG. 15, a
[0132]
In FIG. 16, a laptop personal computer (PC) 1200 for multimedia, which is another example of an electronic device, includes the above-described
[0133]
In addition to the electronic devices described above with reference to FIGS. 15 and 16, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic notebook, a calculator, a word processor, an engineering workstation ( EWS), a mobile phone, a videophone, a POS terminal, a device having a touch panel, and the like are examples of the electronic device shown in FIG.
[0134]
As described above, according to the present embodiment, it is possible to realize various electronic devices including a liquid crystal device capable of displaying images with high manufacturing efficiency and high quality.
[0135]
【The invention's effect】
According to the electro-optical device of the present invention, it is possible to increase the pixel opening area while reducing the occurrence of disclination of the electro-optical material by flattening the image display area using a relatively simple configuration. Thus, an electro-optical device capable of displaying a bright and high-quality image can be realized. In addition, by flattening the seal region using a relatively simple configuration, a highly reliable electro-optical device in which the gap between the substrates is controlled with high accuracy and wiring defects are reduced can be realized.
[0136]
Further, according to the method of manufacturing an electro-optical device of the present invention, the electro-optical device of the present invention can be manufactured by relatively simple process control or a highly reliable process.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit of various elements, wirings, and the like provided in a plurality of pixels in a matrix forming an image display area in an embodiment of an electro-optical device.
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which a data line, a scanning line, a pixel electrode, a light shielding film, and the like are formed in the embodiment of the electro-optical device.
FIG. 3 is a sectional view taken along line AA ′ of FIG. 2;
FIG. 4 is a cross-sectional view corresponding to the AA ′ cross section of FIG. 2 in a comparative example.
FIG. 5 is a plan view showing a lead wiring and a peripheral circuit formed in a seal region and a peripheral region.
FIG. 6 is an enlarged plan view showing, in an enlarged manner, a lead wiring portion of a data line formed in a seal region of FIG. 5;
FIG. 7 is a cross-sectional view of the lead-out wiring portion formed below the seal region on the TFT array substrate side of the electro-optical device.
FIG. 8 is a process diagram (part 1) for sequentially illustrating the manufacturing process of the electro-optical device.
FIG. 9 is a process diagram (part 2) for sequentially illustrating the manufacturing process of the electro-optical device.
FIG. 10 is a process diagram (part 3) for sequentially illustrating the manufacturing process of the electro-optical device.
FIG. 11 is a process diagram (part 4) for sequentially illustrating the manufacturing process of the electro-optical device.
FIG. 12 is a plan view of the TFT array substrate in the embodiment of the electro-optical device together with the components formed thereon as viewed from the counter substrate side.
FIG. 13 is a sectional view taken along line HH ′ of FIG. 12;
FIG. 14 is a block diagram illustrating a schematic configuration of an electronic device according to an embodiment of the present invention.
FIG. 15 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.
FIG. 16 is a front view illustrating a personal computer as another example of the electronic apparatus.
[Explanation of symbols]
1a: Semiconductor layer
1a ': Channel region
1b: low concentration source region (source side LDD region)
1c: Low-concentration drain region (drain-side LDD region)
1d: High concentration source region
1e: High concentration drain region
1f: first storage capacitor electrode
2 ... Gate insulating film
3a: scanning line
3b: capacitance line (second storage capacitance electrode)
4: Second interlayer insulating film
5 ... Contact hole
6a Data line
7. Third interlayer insulating film
8 Contact hole
9a: Pixel electrode
10 ... TFT array substrate
11a: First light-shielding film
12 First interlayer insulating film
16 Alignment film
20: Counter substrate
21 ... Counter electrode
22 ... Orientation film
23 second light-shielding film
30: TFT for pixel switching
50: electro-optical material layer
52 ... Seal material
53: Third light-shielding film
70 ... Storage capacity
101: Data line drive circuit
103 ... Sampling circuit
104 ... scanning line drive circuit
Claims (8)
複数のスイッチング素子に対応して設けられた複数の走査線と、
前記走査線駆動回路と前記走査線との間を電気的に接続した複数の配線と、
基板上に、前記複数の各配線に対応して形成された凹状の窪みを有することを特徴とする電気光学装置。A scanning line driving circuit;
A plurality of scanning lines provided corresponding to the plurality of switching elements;
A plurality of wirings electrically connected between the scanning line driving circuit and the scanning lines,
An electro-optical device, comprising: a substrate having a concave depression formed corresponding to each of the plurality of wirings.
前記データ線駆動回路で制御され、前記複数のサンプリング回路に対応して設けられたサンプリング回路と、
前記データ線駆動回路と前記サンプリング回路との間に配置され、少なくとも一つの配線は前記データ線駆動回路と前記サンプリング回路との間を電気的に接続され、少なくとも一つの他の配線は前記サンプリング回路と画像信号線との間を電気的に接続する複数の配線と、
基板上に、前記複数の各配線に対応して形成された凹状の窪みを有することを特徴とする電気光学装置。A data line driving circuit;
A sampling circuit controlled by the data line driving circuit and provided in correspondence with the plurality of sampling circuits;
The data line driving circuit and the sampling circuit are arranged, at least one wiring is electrically connected between the data line driving circuit and the sampling circuit, and at least one other wiring is the sampling circuit. A plurality of wirings for electrically connecting between the image signal lines and
An electro-optical device, comprising: a substrate having a concave depression formed corresponding to each of the plurality of wirings.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003209418A JP3855976B2 (en) | 2003-08-28 | 2003-08-28 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003209418A JP3855976B2 (en) | 2003-08-28 | 2003-08-28 | Electro-optical device and electronic apparatus |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25012898A Division JP2000081636A (en) | 1997-12-19 | 1998-09-03 | Electro-optical device, method of manufacturing the same, and electronic apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004102256A true JP2004102256A (en) | 2004-04-02 |
| JP3855976B2 JP3855976B2 (en) | 2006-12-13 |
Family
ID=32290666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003209418A Expired - Lifetime JP3855976B2 (en) | 2003-08-28 | 2003-08-28 | Electro-optical device and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3855976B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006235134A (en) * | 2005-02-24 | 2006-09-07 | Quanta Display Japan Inc | Liquid crystal display device and manufacturing method thereof |
| JP2007101701A (en) * | 2005-09-30 | 2007-04-19 | Epson Imaging Devices Corp | Liquid crystal display |
| KR100716489B1 (en) * | 2004-06-23 | 2007-05-10 | 세이코 엡슨 가부시키가이샤 | Electro-optical device, electronic apparatus and method of manufacturing the electro-optical device |
| US9164336B2 (en) | 2013-04-23 | 2015-10-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| CN112310131A (en) * | 2019-07-26 | 2021-02-02 | 夏普株式会社 | Camera shooting panel |
-
2003
- 2003-08-28 JP JP2003209418A patent/JP3855976B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100716489B1 (en) * | 2004-06-23 | 2007-05-10 | 세이코 엡슨 가부시키가이샤 | Electro-optical device, electronic apparatus and method of manufacturing the electro-optical device |
| JP2006235134A (en) * | 2005-02-24 | 2006-09-07 | Quanta Display Japan Inc | Liquid crystal display device and manufacturing method thereof |
| JP2007101701A (en) * | 2005-09-30 | 2007-04-19 | Epson Imaging Devices Corp | Liquid crystal display |
| US9164336B2 (en) | 2013-04-23 | 2015-10-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| CN112310131A (en) * | 2019-07-26 | 2021-02-02 | 夏普株式会社 | Camera shooting panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3855976B2 (en) | 2006-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3381718B2 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| JP3684578B2 (en) | Liquid crystal device and electronic device | |
| JP2000098409A (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| JPH11218781A (en) | Liquid crystal device, method of manufacturing the same, and electronic equipment | |
| JP2000081636A (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| JP3551778B2 (en) | Electro-optical device, substrate for electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| JP2000056319A (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| JP3690119B2 (en) | Liquid crystal device and projection display device | |
| JP3791225B2 (en) | Electro-optical panel and electronic equipment | |
| JP2001033820A (en) | Electro-optical device, method of manufacturing the same, and projection display device | |
| JP3855976B2 (en) | Electro-optical device and electronic apparatus | |
| JP3904371B2 (en) | Electro-optical device and electronic apparatus | |
| JP3991567B2 (en) | Electro-optical device and electronic apparatus | |
| JP4371089B2 (en) | Liquid crystal device and display device using the same | |
| JP4400239B2 (en) | Electro-optical device and electronic apparatus | |
| JPH11183934A (en) | Liquid crystal panel, method of manufacturing the same, and electronic equipment | |
| JP3642326B2 (en) | Liquid crystal panel, electronic device, and TFT array substrate | |
| JP3788086B2 (en) | Electro-optical device and display device using the same | |
| JP2001075123A (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| JP3867027B2 (en) | Electro-optical device and electronic apparatus | |
| JP4522666B2 (en) | TFT array substrate, liquid crystal panel, and liquid crystal projector | |
| JP2000305484A (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| JP3867026B2 (en) | Electro-optical device and electronic apparatus | |
| JP2004126554A (en) | Electro-optical panel and electronic equipment | |
| JP2000098408A (en) | Electro-optical device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |