[go: up one dir, main page]

JP2004095676A - Method for manufacturing thick film multilayer substrate - Google Patents

Method for manufacturing thick film multilayer substrate Download PDF

Info

Publication number
JP2004095676A
JP2004095676A JP2002251817A JP2002251817A JP2004095676A JP 2004095676 A JP2004095676 A JP 2004095676A JP 2002251817 A JP2002251817 A JP 2002251817A JP 2002251817 A JP2002251817 A JP 2002251817A JP 2004095676 A JP2004095676 A JP 2004095676A
Authority
JP
Japan
Prior art keywords
substrate
thick film
thick
wiring layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002251817A
Other languages
Japanese (ja)
Inventor
Takamasa Isobe
磯部 隆昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Co Ltd
Original Assignee
Noritake Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritake Co Ltd filed Critical Noritake Co Ltd
Priority to JP2002251817A priority Critical patent/JP2004095676A/en
Publication of JP2004095676A publication Critical patent/JP2004095676A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thick film multilayer substrate manufacturing method capable of reducing the aperture size of a via hole without increasing manufacturing costs. <P>SOLUTION: An unburned thick film insulator sheet (raw sheet) 54 on which a conductive printing layer 84 is formed and conductive paste is applied to the insides of via holes 28, 30 is laminated on a substrate 12, bonded by thermocompression bonding and then burned. However, the via holes 28, 30 formed by punching work can be reduced at its aperture size because the area of the aperture is not reduced in printing. Since the raw sheet 54 is bonded by thermocompression in the case of burning, contraction of the raw sheet 54 in the surface direction can be interrupted by the substrate 12. Consequently, positional deviations of wiring patterns 46, 40, via holes 28, 30, etc. due to large contraction in the face direction can be prevented without adding a specific process, so that mutual intervals between respective parts can be shortened. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、厚膜多層基板の製造方法に関し、特に積層された複数の配線層を相互に接続する技術に関する。
【0002】
【従来の技術】
例えば、絶縁体層を介して複数の配線層が積層された厚膜多層基板においては、全ての層を貫通するスルーホールを備えた基板よりも配線密度延いては実装密度を高める目的で、所望の一乃至複数層だけを貫通してその上下或いはそれら複数層の配線を相互に接続するためのバイアホール(ビアホール:via hole)を設けることが行われている。
【0003】
【発明が解決しようとする課題】
上記のようなバイアホール基板を製造するに際しては、例えば、厚膜スクリーン印刷法を利用して、基板上に設けられた第1配線層を覆うように厚膜絶縁体ペーストを塗布して貫通穴(バイアホール)を有する絶縁体層を形成した後、その絶縁体層上に厚膜導体ペーストを所定パターンで塗布して第2配線層を形成する。下側の第1配線層には、上側の第2配線層と接続するためのランドが備えられており、上記のバイアホールはそのランド上に位置させられている。そのため、第2配線層を形成する際に同時に或いは別工程で、そのバイアホール内に厚膜導体ペーストを塗布することにより、その導体ペーストから生成された貫通導体で第1配線層および第2配線層が相互に接続されることとなる。
【0004】
しかしながら、厚膜スクリーン印刷においては、ペーストを塗布する際にスクリーンと基板或いは基板上に設けられている印刷パターンとの間で滲み、或いは、塗布されたペーストが乾燥するまでの間に自身の流動性に基づいて広がる(だれる)ことが避けられない。そのため、これらに起因する寸法変化を考慮すると、バイアホールを経由した接続を確保するためには、例えば矩形のバイアホールではその開口寸法を一辺200(μm)以上の大きさで設計する必要がある。更に、印刷積層時の位置ずれを考慮すると、第1配線層および第2配線層のランドも、矩形とした場合で一辺400(μm)以上の大きさとする必要がある。したがって、多層厚膜基板を小型化する上で、これらの寸法を小さくできないことが障碍となっていた。
【0005】
これに対して、未焼成の厚膜絶縁体シートを積層して焼成することによって多層化する低温積層基板が提案されている。この低温積層基板を製造するに際しては、厚膜絶縁体シートにパンチング加工を施してバイアホールを設け、その表面に所定のパターンで厚膜導体ペーストを塗布すると共に、そのバイアホール内に厚膜導体ペーストを塗布した後、複数枚の厚膜絶縁体シートを積層する。このような低温積層基板によれば、バイアホールがパンチング加工で形成されることから、例えば100(μm)程度の開口寸法とすることも可能である。しかしながら、低温積層基板は焼成時の面方向収縮が例えば20(%)程度と大きく、しかも、面内における収縮率のばらつきが大きいため、焼成後に表面に導体パターンを印刷形成する際にパターンの位置ずれが生じる不都合がある。そのため、配線パターンを高密度化できないので、バイアホールを小さくできても多層基板の小型化は困難であった。
【0006】
なお、面方向の収縮を抑制し且つ一様にする目的で、例えば加圧しつつ焼成する方法や、特開平11−224984号公報に記載されているように、厚膜絶縁体シートの積層体の両面に焼結温度がそれよりも十分に高い未焼成セラミックシートを熱圧着する方法等が提案されている。しかしながら、前者は焼成効率が著しく低下し、後者は一回の焼成毎に新たな未焼成セラミックシートを必要とするため、何れも製造コストが増大する問題がある。
【0007】
本発明は、以上の事情を背景として為されたものであって、その目的は、製造コストの増大を伴うことなくバイアホールの開口寸法を小さくすることが可能な厚膜多層基板の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
斯かる目的を達成するため、本発明の要旨とするところは、基板上に絶縁体層を介して積層された第1配線層および第2配線層がその絶縁体層を貫通するバイアホール内に設けられた貫通導体を介して相互に接続された厚膜多層基板の製造方法であって、(a)焼成済の前記基板上に前記第1配線層を形成する第1配線層形成工程と、(b)所定位置に前記バイアホールを有する未焼成厚膜絶縁体シートを前記第1配線層を覆うように前記基板に重ね合わせて熱圧着する圧着工程と、(c)前記バイアホール内に厚膜導体ペーストを塗布する導体塗布工程と、(d)所定温度で加熱することにより、前記基板上において前記未焼成厚膜絶縁体シートから前記絶縁体層を生成すると同時に前記厚膜導体ペーストから前記貫通導体を生成する焼成工程とを、含むことにある。
【0009】
【発明の効果】
このようにすれば、予めバイアホールが設けられた未焼成厚膜絶縁体シートを第1配線層が設けられた基板上に重ねて熱圧着すると共に、貫通導体を形成するための厚膜導体ペーストをそのバイアホール内に塗布し、焼成処理を施すことによって、バイアホール内に貫通導体を備えた絶縁体層が基板上に形成される。そのため、第1配線層上に厚膜絶縁体ペーストを塗布する場合のように滲みやだれ等に起因してバイアホールの開口寸法の変化が生じないので、その開口寸法を小さくしても第1配線層と第2配線層との導通の確保に支障が無い。このとき、熱圧着された未焼成厚膜絶縁体シートは、厚膜の焼成温度では収縮させられない焼成済の基板に熱圧着されていることから、その面方向における収縮が抑制されるので、収縮に伴う寸法変化やパターンの位置ずれ等が生じることもない。また、第1配線層が設けられている基板はそのまま厚膜多層基板の一部を構成すると共に、厚膜絶縁体シートの収縮を抑制するために特に装置を必要とすることも無いので、その目的で製造コストが増大することもない。したがって、製造コストの増大を伴うことなくバイアホールの開口寸法を小さくすることができる。
【0010】
なお、第1配線層は、例えば厚膜プロセスや薄膜プロセス、或いは金属箔の貼付等によって形成することができるが、例えば厚膜プロセスで形成される場合において、その焼成処理は、積層工程に先立って実施しても、積層工程の後に絶縁体層を生成する加熱処理と同時に実施してもよい。すなわち、請求の範囲にいう「第1配線層を覆うように」には、形成された第1配線層を覆う態様に限られず、その第1配線層に生成される未焼成の厚膜印刷層を覆う場合も含まれる。
【0011】
また、上記未焼成厚膜絶縁体シートは、例えば、ガラス粉末が樹脂で結合されたものであり、所望により、無機顔料や無機材料粉末から成るフィラー等が含まれてもよい。
【0012】
【発明の他の態様】
ここで、好適には、前記バイアホールは、前記未焼成厚膜絶縁体シートにパンチング加工を施すことにより形成されたものである。このようにすれば、バイアホールが予め形成された未焼成厚膜絶縁体シートを容易に得ることができる。
【0013】
また、好適には、前記厚膜多層基板の製造方法は、前記導体塗布工程は、前記圧着工程に先立って実施され且つ前記バイアホール内に厚膜導体ペーストを塗布すると同時に前記未焼成厚膜絶縁体シートの表面に前記第2配線層を形成するための厚膜導体ペーストを所定パターンで塗布するものである。このようにすれば、絶縁体層の生成後に第2導体層を形成するための厚膜導体ペーストを塗布する場合に比較して厚膜導体ペーストの滲みが生じ難いので、ファインラインの形成が容易になると共に、バイアホール内への導体ペースト塗布が容易になる利点がある。
【0014】
また、好適には、前記基板上には、前記第1配線層と前記絶縁体層との間においてその第1配線層に接続される位置に回路部品が固着される。このようにすれば、基板上に直に設けられた第1配線層は、未焼成厚膜絶縁体シートから生成された絶縁体層上に設けられた第2配線層に比較して、その基板への固着強度が高いため、その上に固着された回路部品の固着強度も高められる。そのため、固着強度の耐久信頼性が特に要求される回路部品において、要求される信頼性を満足させることができる。
【0015】
また、好適には、前記厚膜多層基板の製造方法は、それぞれ所定パターンで厚膜導体ペーストが塗布された複数枚の未焼成厚膜絶縁体シートを積層して圧着する仮圧着工程を含むものであり、前記積層工程は、その仮圧着された積層体を前記基板上に熱圧着するものである。このようにすれば、3層以上の導体層が絶縁体層を介して積層された多層基板を一層容易に製造することができる。
【0016】
【発明の実施の形態】
以下、本発明の一実施例を図面を参照して詳細に説明する。
【0017】
図1は、本発明の製造方法を用いて製造された厚膜多層基板10の層構成の一例を表した断面図である。図において、厚膜多層基板10は、例えば、アルミナ(Al)から成る基板12の一面14に、第1絶縁体層16および第2絶縁体層18を介して第1配線層20,第2配線層22,および第3配線層24が順に積層されることにより構成されている。絶縁体層16,18は、例えば、B−SiO−Al等を主成分とする厚膜絶縁体である。また、配線層20,22,24は、例えば、厚膜銅或いは厚膜銀等の厚膜導体から成るものである。絶縁体層16,18は、例えば20〜90(μm)の範囲内、例えば30(μm)程度の厚さ寸法を有しており、配線層20,22,24は、例えば5〜30(μm)の範囲内、例えば15(μm)程度の厚さ寸法を有している。
【0018】
上記の第1絶縁体層16は、第1配線層20を構成する厚膜導体26上の適宜の位置に、第2絶縁体層18は、第2配線層22を構成する厚膜導体26上の適宜の位置に、各々を厚み方向に貫通するバイアホール28,30を備えている。前者のバイアホール28上には、第2配線層22の厚膜導体26が位置し、後者のバイアホール30上には、第3配線層24の厚膜導体26が位置する。このため、厚膜導体26はその一部がバイアホール28,30内に入り込んでおり、第1配線層20と第2配線層22、第2配線層22と第3配線層24は、それらバイアホール28,30を介して相互に接続されている。本実施例においては、厚膜導体26のうちバイアホール28,30内に入り込んだ部分が貫通導体に相当する。
【0019】
図2は、厚膜多層基板10の表面に現れた配線パターン32すなわち最上層に位置する第3配線層24のパターンの一例を示す。配線パターン32は、図示しない電子部品を実装するための複数の部品ランド34、厚膜多層基板10を図示しない機械装置の所定位置に電気的に接続した状態で取り付けるための複数の接続端子36、下側に位置する第2配線層22に接続するための接続部38、および接続端子36や接続部38を相互に接続するための配線40等を備えている。前記のバイアホール30は、この接続部38の下側に設けられているので、その接続部38を形成するための厚膜導体26がバイアホール30内に入り込んで貫通導体となるのである。なお、図示しない第1配線層20および第2配線層22にも、配線パターン32とは形状が異なるが、略全面に亘る配線パターンが形成されている。また、それらの配線パターンには、必要に応じて厚膜抵抗体等の電子部品が実装されている。
【0020】
図3は、上記の接続部38の一つを拡大して、バイアホール30と接続部38との平面的な位置関係等を説明する図である。図において破線で示される第2配線層22の配線パターン42には、接続部38の略直下の位置に接続パッド44が備えられている。接続パッド44は、例えば第2配線層22内の配線46の一端に形成されており、例えば、その配線46を介して第2配線層22内の接続部48すなわち第1配線層20内の接続パッド50に接続されている(図1参照)。
【0021】
上記の接続部38および接続パッド44は、何れも例えば一辺がp=300(μm)程度の略正方形を成すものである。この接続パッド44はその周縁部が第2絶縁体層18で覆われており、内周部のみがその第2絶縁体層18に設けられた開口すなわちバイアホール30内に露出する。このため、バイアホール30はその接続パッド44よりも僅かに小さい面積を有し、その全体がその接続パッド44上に位置している。また、バイアホール30の平面形状は例えば円形であり、その直径はv=100(μm)程度である。なお、図1および図3を対比すれば明らかなように、バイアホール28もバイアホール30と同様に構成されている。すなわち、接続パッド50はその周縁部を第1絶縁体層16によって覆われており、バイアホール28はその内周部に位置する。
【0022】
上記のように接続パッド44,50やバイアホール28,30が小寸法に形成された結果として、厚膜多層基板10の配線密度は従来に比較して高められている。すなわち、従来は接続パッドの一辺の長さ寸法が最小でも400(μm)程度であったが、本実施例によれば接続パッド44,50等の一辺の長さ寸法がそれよりも少なくとも100(μm)程度は短く、その75(%)程度以下の大きさにされているので、配線相互の間隔を従来よりも少なくとも100〜200(μm)程度は小さくできるのである。
【0023】
ところで、上記の厚膜多層基板10は、例えば、図4に製造工程の要部が示されるように、別々に製造した厚膜絶縁体シートおよびアルミナ基板を積層することで製造される。以下、工程の要部段階における実施状態を説明する図5、図6を参照しつつ図4に従って製造方法を説明する。
【0024】
先ず、未焼成厚膜絶縁体シートの製造工程では、絶縁体生シート成形工程52において、例えばドクターブレード法等のシート成形法を用いることにより、未焼成厚膜絶縁体シート54(以下、生シート54という)を作製する。このとき用いられるスラリーは、例えば、ガラス粉末またはガラス粉末および無機フィラーと樹脂粉末等が溶剤中に分散させられたもの、すなわち厚膜形成に用いられるものと同様な構成材料を低粘度に調製したものである。
【0025】
次いで、打抜き・パンチング工程56では、例えばプレス機を用いて、その生シート54を打ち抜いた後にパンチングを施し、或いは、打抜きと同時にパンチングを施すことにより、生シート54を基板寸法に対応する所定寸法に加工すると共に、前記のバイアホール28(30)を予め定められた複数箇所に形成する。後者の方法による場合には、バイアホール28等を形成する位置にピンが立てられた金型を用いて打抜き加工を実施すればよい。
【0026】
次いで、導体パターン印刷工程58においては、バイアホール28(30)を形成した生シート54に、例えば厚膜スクリーン印刷法を利用して厚膜導体ペーストを所定パターンで塗布する。図5は、この工程の実施状態を模式的に示すものである。生シート54は、印刷台60上に載せられており、その上方には所定の開口パターンを有するスクリーン62を備えたスクリーン製版64が配置されている。導体パターンの印刷は、このスクリーン62上に厚膜導体ペースト66を供給すると共に、スキージ68をスクリーン62を押下げつつ一方向に沿って摺動させることによって行われる。このとき、スクリーン62の開口パターンはバイアホール28(30)上にも設けられているため、表面70に配線パターンを形成するための厚膜導体ペースト66が塗布されると同時にそのバイアホール28(30)内にもその厚膜導体ペースト66が塗布される(例えば充填される)こととなる。なお、厚膜導体ペースト66は、例えば銅粉末や銀粉末等の導体粉末、ガラス粉末、樹脂、および溶剤等から成るものである。このようにして塗布された厚膜導体ペースト66に乾燥処理を施すことにより導体印刷層84が得られる。一回の印刷で所定の厚さ寸法が得られない場合には、乾燥後、更に印刷および乾燥が必要回数だけ繰り返される。
【0027】
図4に戻って、次いで、仮圧着工程72では、別々に処理された例えば2枚の生シート54を重ね合わせて加圧することにより、それらを仮圧着する。このとき、それらの相対位置は、例えば後述する積層工程82と同様に、圧着装置に備えられているピンを生シート54の孔92に差し入れること等の方法により、高精度に定められる。
【0028】
なお、図4においては、同一の生シート54の製造工程が2つ記載されている。前述したように、厚膜多層基板10には2層の厚膜絶縁体層16,18が備えられているので、基板12の上には第2配線層22および第3配線層24を形成するための導体印刷層84がそれぞれ設けられた2枚の生シート54が積層される。そのため、図に示されるように2つの生シート製造工程が設けられているのである。すなわち、生シート54の製造工程は、基板12上への積層枚数に応じた数だけ実施される。したがって、基板12の上に生シート54が1枚だけ積層される場合にはこの製造工程は1つだけ実施され、3枚積層される場合にはこの製造工程が3つ実施されることとなる。
【0029】
一方、基板の製造工程においては、先ず、基板生シート成形工程74において、前述した絶縁体生シート成形工程52と同様にして、ドクターブレード法等のシート成形法により未焼成セラミック・シートを成形する。このとき用いられるスラリーは、例えばアルミナ粉末等のセラミック粉末および樹脂等が溶剤に分散させられたものである。次いで、打抜き・パンチング工程76では、成形された基板生シートを後工程に応じた適当な寸法に切断すると共に、後述する積層工程82において位置決めするための位置決め孔88を形成する。
【0030】
次いで、焼成工程78においては、打ち抜いた基板生シートをその原料組成に応じて定められる所定温度で焼成処理を施す。これにより、基板生シート中の有機成分が焼失させられると同時にセラミック粒子が焼結させられて、前記の基板12が得られる。導体パターン印刷工程80では、この焼結済の基板12に、前記の導体パターン印刷工程58と同様にして、例えば厚膜スクリーン印刷法を用いて厚膜導体ペーストを所定のパターンで塗布し、乾燥処理を施すことにより、接続パッド50や配線51等を備えた前記の第1配線層20を形成するための導体印刷層84が形成される。
【0031】
次いで、積層工程82では、上記のようにして導体印刷層84が設けられた基板12上に、別途作製して仮圧着した前記の生シート54の積層体を重ねて加圧しつつ加熱することにより、これらを熱圧着する。図6は、この積層工程82の実施状態を示している。図において、基板12は、圧着装置の下側加圧面86上に載せられている。前述したように、基板12には位置決め孔88が備えられており、基板12は、導体印刷層84が形成された面が上側となる向きで、下側加圧面86の対応する位置に突設されている位置決めピン90がその位置決め孔88内に刺し通されることで位置決めされる。なお、位置決め孔88は、例えば基板12の四隅にそれぞれ一つずつ、合計4つが備えられている。
【0032】
仮圧着された生シート54は、このように位置決めされた基板12上に重ねられるが、その生シート54にも、図に示すように位置決め孔92が、位置決め孔88に対応する位置に設けられており、この位置決め孔92に位置決めピン90を刺し通すことにより、基板12と生シート54とが位置決めされる。生シート54は、導体印刷層84が設けられた表面70が上側となる向きで基板12に重ねられるが、そのバイアホール28(30)は基板12上の接続パッド50に対応する位置に形成されているので、所定の相対位置精度で重ね合わされることにより、それらが接続されることとなる。
【0033】
なお、図においては、説明の便宜上、仮圧着されていない1枚の生シート54が積層される場合を示している。また、図に示される段階では、導体印刷層84が焼成されていないので接続部44や配線46等は未だ生成されていないが、便宜上焼成後と共通の符号を付した。また、図に示される配線パターンは、説明の便宜上簡略化したものであり、基板84,生シート54共に実際には導体印刷層84が極めて高密度に形成されている。
【0034】
図4に戻って、次いで、焼成工程94においては、上記のようにして熱圧着された基板12を、生シート54の焼成温度で焼成処理を施す。これにより、生シート54中および導体印刷層84中に含まれる有機成分が焼失させられると共に、ガラス粉末や導体粉末が焼結させられ、前記の第1絶縁体層16および第2絶縁体層18が生成されると同時に、それらを介して積層された厚膜導体層すなわち第1配線層20,第2配線層22,および第3配線層24が生成される。基板12は、例えば1枚から多数枚の厚膜多層基板10が製造される多数個取りされるものであり、上記のようにして焼成処理を終えた後、1枚毎に分割されることにより前記の厚膜多層基板10が得られる。なお、図6においては、便宜上1枚分を示している。
【0035】
上述した製造工程において、本実施例では、導体印刷層84が形成されると共にバイアホール28,30内に導体ペースト66が塗布された未焼成厚膜絶縁体シート54が、基板12上に積層され且つ熱圧着された後に焼成処理が施される。そのため、パンチング加工によって形成されたバイアホール28,30は、厚膜絶縁体ペーストを印刷積層して形成されたバイアホールに比較して、印刷中の開口面積の縮小が生じ得ないので、前述したような微小な開口寸法で設けることができる。しかも、絶縁体層16,18や配線層20,22,24を基板12上に固着する焼成工程94が実施される際には、生シート54が熱圧着されているため、厚膜材料の焼成温度では収縮させられない基板12によって、その生シート54の面方向における収縮が妨げられる。そのため、何ら特別な工程を設けなくとも、未焼成厚膜絶縁体シート54のみが積層された状態で焼成処理が施される従来の低温焼成基板のような、面方向の大きな収縮に起因する配線パターン32、42やバイアホール28,30等の位置ずれが生じないので、それらの相互間隔を小さくすることができる。以上により、製造コストの増大を伴うことなくバイアホール28,30の開口寸法を小さくすることができる。
【0036】
また、本実施例においては、バイアホール28,30が生シート54にパンチング加工を施すことによって設けられる。そのため、厚膜印刷によって形成する場合に比較して、寸法精度の高いバイアホール28,30を容易に得ることができる利点もある。
【0037】
また、本実施例においては、基板12と生シート54とを積層するに先立って、バイアホール28,30内に厚膜導体ペーストを塗布すると同時に、その生シート54の表面に導体印刷層84が設けられる。そのため、絶縁体層16,18の生成後(すなわち焼成後)に配線層22,24を形成するための厚膜導体ペーストを塗布する場合に比較して、厚膜導体ペーストの滲みが生じ難いので、ファインラインの形成が容易になると共に、バイアホール28,30内への導体ペースト塗布が容易になる利点がある。
【0038】
また、本実施例においては、2枚の未焼成厚膜絶縁体シート54が積層して仮圧着された後、基板12上に熱圧着することから、3層の配線層20,22,24が絶縁体層16,18を介して積層された多層基板10を一層容易に製造することができる。
【0039】
また、本実施例によれば、アルミナから成る基板12上に生シート54を積層して焼成することにより厚膜多層基板10が製造されるので、生シート54のみを積層した従来の低温焼成基板に比較して、基板12の機械的強度が高いことから、厚膜多層基板10が損傷させられ難い利点もある。しかも、アルミナの熱伝導率は、そのような低温焼成基板を構成するガラス・セラミックスのそれよりも10〜20倍程度の値であるため、放熱性の高い厚膜多層基板10が得られる利点もある。
【0040】
また、本実施例においては、第1配線層20には、アルミナ基板用に開発されている厚膜抵抗体ペーストを用い得るので、耐久信頼性が高く、抵抗温度係数が小さい厚膜抵抗体を設けることができる利点もある。
【0041】
以上、本発明を図面を参照して詳細に説明したが、本発明は更に別の態様でも実施できる。
【0042】
例えば、実施例においては、アルミナから成る基板12を備えた厚膜多層基板10に本発明が適用された場合について説明したが、他のセラミックス、ガラス、或いは琺瑯等の種々の絶縁体材料を基板12に代えて用いることもできる。
【0043】
また、実施例においては、絶縁体層16,18がB−SiO−Al等を主成分とするもの厚膜絶縁体であり、配線層20,22,24が厚膜銅或いは厚膜銀等の厚膜導体から成るものであったが、これらの構成材料は、厚膜多層基板10の用途に応じて適宜変更される。
【0044】
また、実施例においては、基板12と生シート54との位置決めを位置決めピン90と位置決め孔88,92との嵌め合いに基づいて行ったが、例えば、それらの2辺を基準とする等、種々の位置決め方法を用いることができる。
【0045】
また、実施例においては、2層の絶縁体層16,18を介して3層の配線層20,22,24が積層された厚膜多層基板10の製造方法に本発明が適用された場合について説明したが、1層の絶縁体層を介して2層の配線層が積層された厚膜多層基板や、4層以上の配線層が絶縁体層を介して積層された厚膜多層基板にも本発明は同様に適用される。
【0046】
また、実施例においては、基板12上に設けられる第1配線層20が厚膜スクリーン印刷法を用いて形成された厚膜導体であったが、薄膜プロセスで形成しても差し支えなく、或いは金属箔の貼付等によって形成することができる。
【0047】
また、実施例においては、第1配線層20が第2配線層22,第3配線層24,および絶縁体層16,18と共に焼成工程94において焼成されていたが、第1配線層20の焼成処理の後に積層工程82を実施することにより、焼成工程94では生シート54からの絶縁体層16,18の生成と第2配線層22および第3配線層24の生成のみが為されるように構成しても良い。
【0048】
また、実施例においては、バイアホール28,30が円形を成していたが、その形状は、要求される配線密度や製造工程等の都合に応じて適宜変更され、例えば楕円形や矩形、多角形等の種々の形状を採りうる。
【0049】
その他、一々例示はしないが、本発明は、その主旨を逸脱しない範囲で種々変更を加え得るものである。
【図面の簡単な説明】
【図1】本発明の一実施例の製造方法を適用して製造された厚膜多層基板の層構成を説明する断面図である。
【図2】図1の厚膜多層基板の表面に設けられた配線パターンを示す平面図である。
【図3】図1の厚膜多層基板におけるバイアホールを介した導体層相互の接続状態を説明す平面図である。
【図4】図1の厚膜多層基板の製造方法の要部を説明する工程図である。
【図5】図4の製造工程中の厚膜絶縁体シートに導体ペーストを塗布する工程を説明する図である。
【図6】図4の製造工程中の印刷済の厚膜絶縁体シートを基板に積層する工程を説明する図である。
【符号の説明】
12:基板
28,30:バイアホール
32,42:配線パターン
54:未焼成厚膜絶縁体シート(生シート)
66:厚膜導体ペースト
84:導体印刷層
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a thick film multilayer substrate, and more particularly to a technique for interconnecting a plurality of stacked wiring layers.
[0002]
[Prior art]
For example, in the case of a thick-film multilayer substrate in which a plurality of wiring layers are stacked via an insulator layer, the wiring density is longer than that of a substrate having through holes penetrating all the layers. In some cases, a via hole (via hole) for penetrating only one or a plurality of layers and interconnecting the wiring of the upper and lower layers or the plurality of layers is provided.
[0003]
[Problems to be solved by the invention]
When manufacturing the via-hole substrate as described above, for example, a thick-film insulator paste is applied so as to cover the first wiring layer provided on the substrate by using a thick-film screen printing method, and the through-hole is formed. After forming an insulator layer having (via holes), a thick film conductor paste is applied on the insulator layer in a predetermined pattern to form a second wiring layer. The lower first wiring layer is provided with a land for connection to the upper second wiring layer, and the via hole is located on the land. Therefore, by applying a thick-film conductor paste into the via hole at the same time as forming the second wiring layer or in a separate step, the first wiring layer and the second wiring are formed using a through conductor generated from the conductor paste. The layers will be interconnected.
[0004]
However, in thick film screen printing, when the paste is applied, bleeding occurs between the screen and the substrate or a print pattern provided on the substrate, or the flow of the paste itself until the applied paste dries. Spreading based on gender is inevitable. Therefore, in consideration of the dimensional change due to these, in order to secure the connection via the via hole, for example, the opening size of the rectangular via hole needs to be designed to have a size of 200 (μm) or more on one side. . Further, in consideration of the displacement during the printing and lamination, the lands of the first wiring layer and the second wiring layer also need to have a size of 400 (μm) or more on one side in a rectangular shape. Therefore, in reducing the size of the multilayer thick film substrate, it has been an obstacle that these dimensions cannot be reduced.
[0005]
On the other hand, there has been proposed a low-temperature laminated substrate in which unfired thick film insulator sheets are laminated and fired to form a multilayer structure. When manufacturing this low-temperature laminated substrate, a thick-film insulator sheet is punched to form a via hole, a thick-film conductor paste is applied on the surface thereof in a predetermined pattern, and the thick-film conductor is placed in the via hole. After applying the paste, a plurality of thick film insulator sheets are laminated. According to such a low-temperature laminated substrate, since the via hole is formed by punching, it is possible to set the opening size to, for example, about 100 (μm). However, the low-temperature laminated substrate has a large shrinkage in the surface direction at the time of firing, for example, about 20 (%), and has a large variation in the in-plane shrinkage ratio. There is a disadvantage that the displacement occurs. For this reason, since the wiring pattern cannot be formed at a high density, it is difficult to reduce the size of the multilayer substrate even if the via holes can be reduced.
[0006]
For the purpose of suppressing and uniforming the shrinkage in the plane direction, for example, a method of baking while applying pressure, or a method of forming a laminate of a thick film insulator sheet as described in JP-A-11-224984. A method of thermocompression bonding an unsintered ceramic sheet having a sintering temperature sufficiently higher than both sides on both surfaces has been proposed. However, in the former case, the firing efficiency is remarkably reduced, and in the latter case, a new unfired ceramic sheet is required for each firing.
[0007]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing a thick-film multilayer substrate capable of reducing the size of an opening of a via hole without increasing the manufacturing cost. To provide.
[0008]
[Means for Solving the Problems]
In order to achieve such an object, the gist of the present invention resides in that a first wiring layer and a second wiring layer stacked on a substrate via an insulating layer are formed in via holes penetrating the insulating layer. A method for manufacturing a thick-film multilayer substrate mutually connected via a provided through conductor, comprising: (a) a first wiring layer forming step of forming the first wiring layer on the fired substrate; (B) a pressing step in which an unsintered thick film insulator sheet having the via hole at a predetermined position is superimposed on the substrate so as to cover the first wiring layer and thermocompression-bonded, and (c) a thickness in the via hole. A conductor application step of applying a film conductor paste, and (d) heating at a predetermined temperature to generate the insulator layer from the unfired thick film insulator sheet on the substrate, Firing to produce through conductors And the extent, lies in the fact that contain.
[0009]
【The invention's effect】
In this case, the unsintered thick film insulator sheet provided with via holes in advance is laminated on the substrate provided with the first wiring layer and thermocompression-bonded, and a thick film conductor paste for forming a through conductor is provided. Is applied in the via hole and a baking treatment is performed, whereby an insulator layer having a through conductor in the via hole is formed on the substrate. Therefore, the opening size of the via hole does not change due to bleeding or dripping as in the case of applying the thick film insulating paste on the first wiring layer. There is no problem in securing conduction between the wiring layer and the second wiring layer. At this time, since the thermocompression-bonded unfired thick film insulator sheet is thermocompression bonded to a fired substrate that cannot be shrunk at the firing temperature of the thick film, shrinkage in the plane direction is suppressed, There is no dimensional change or displacement of the pattern due to shrinkage. Further, the substrate on which the first wiring layer is provided constitutes a part of the thick-film multilayer substrate as it is, and no special device is required for suppressing the shrinkage of the thick-film insulator sheet. The production cost does not increase for the purpose. Therefore, the opening size of the via hole can be reduced without increasing the manufacturing cost.
[0010]
The first wiring layer can be formed by, for example, a thick film process or a thin film process, or by attaching a metal foil. For example, when the first wiring layer is formed by a thick film process, the baking process is performed before the laminating step. Alternatively, it may be performed simultaneously with the heat treatment for forming the insulator layer after the laminating step. That is, the phrase “to cover the first wiring layer” in the claims is not limited to the mode in which the formed first wiring layer is covered, but the unfired thick film printing layer generated in the first wiring layer. Is also included.
[0011]
The unsintered thick film insulator sheet is, for example, glass powder bonded with a resin, and may include a filler made of an inorganic pigment or an inorganic material powder, if desired.
[0012]
Other aspects of the invention
Here, preferably, the via hole is formed by performing a punching process on the unfired thick film insulator sheet. This makes it possible to easily obtain an unfired thick film insulator sheet in which via holes are formed in advance.
[0013]
Preferably, in the method of manufacturing a thick-film multilayer substrate, the conductor-coating step is performed prior to the pressure-bonding step, and simultaneously with applying a thick-film conductor paste in the via hole, the unfired thick-film insulating layer is formed. A thick film conductor paste for forming the second wiring layer is applied on the surface of the body sheet in a predetermined pattern. In this case, the thick-film conductor paste is less likely to bleed than in the case where a thick-film conductor paste for forming the second conductor layer is applied after the formation of the insulator layer, so that fine lines can be easily formed. In addition, there is an advantage that the conductive paste can be easily applied into the via holes.
[0014]
Preferably, a circuit component is fixed on the substrate between the first wiring layer and the insulator layer at a position connected to the first wiring layer. According to this configuration, the first wiring layer provided directly on the substrate has a smaller thickness than that of the second wiring layer provided on the insulator layer formed from the unsintered thick film insulator sheet. Since the fixing strength to the circuit component is high, the fixing strength of the circuit component fixed thereon is also increased. Therefore, the required reliability can be satisfied in a circuit component particularly requiring the durability reliability of the fixing strength.
[0015]
Preferably, the method for manufacturing a thick-film multilayer substrate includes a temporary press-bonding step of laminating and pressing a plurality of unsintered thick-film insulator sheets each coated with a thick-film conductor paste in a predetermined pattern. In the laminating step, the temporarily pressed laminate is thermocompression-bonded onto the substrate. This makes it possible to more easily manufacture a multilayer substrate in which three or more conductor layers are stacked via an insulator layer.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
[0017]
FIG. 1 is a cross-sectional view illustrating an example of a layer configuration of a thick-film multilayer substrate 10 manufactured using the manufacturing method of the present invention. In the figure, a thick film multilayer substrate 10 is made of, for example, alumina (Al). 2 O 3 ), The first wiring layer 20, the second wiring layer 22, and the third wiring layer 24 are sequentially stacked on the one surface 14 of the substrate 12 formed of the first insulating layer 16 and the second insulating layer 18. It consists of. The insulator layers 16 and 18 are made of, for example, B 2 O 3 -SiO 2 -Al 2 O 3 It is a thick-film insulator mainly composed of, for example. The wiring layers 20, 22, 24 are made of a thick-film conductor such as thick-film copper or thick-film silver. The insulator layers 16 and 18 have a thickness of, for example, about 20 (90 μm), for example, about 30 (μm), and the wiring layers 20, 22, and 24 have a thickness of, for example, 5 to 30 (μm). ), For example, about 15 (μm).
[0018]
The first insulator layer 16 is located at an appropriate position on the thick film conductor 26 forming the first wiring layer 20, and the second insulator layer 18 is positioned on the thick film conductor 26 forming the second wiring layer 22. Are provided with via holes 28 and 30 that penetrate each in the thickness direction. The thick film conductor 26 of the second wiring layer 22 is located on the former via hole 28, and the thick film conductor 26 of the third wiring layer 24 is located on the latter via hole 30. Therefore, a part of the thick film conductor 26 enters the via holes 28 and 30, and the first wiring layer 20 and the second wiring layer 22, and the second wiring layer 22 and the third wiring layer 24 form the via holes 28 and 30. They are interconnected via holes 28 and 30. In the present embodiment, a portion of the thick film conductor 26 that enters the via holes 28 and 30 corresponds to a through conductor.
[0019]
FIG. 2 shows an example of the wiring pattern 32 appearing on the surface of the thick film multilayer substrate 10, that is, the pattern of the third wiring layer 24 located at the uppermost layer. The wiring pattern 32 includes a plurality of component lands 34 for mounting electronic components (not shown), a plurality of connection terminals 36 for attaching the thick film multilayer board 10 to a predetermined position of a mechanical device (not shown) in an electrically connected state, A connection portion 38 for connecting to the second wiring layer 22 located on the lower side, a connection terminal 36 and a wiring 40 for connecting the connection portion 38 to each other are provided. Since the via hole 30 is provided below the connection portion 38, the thick film conductor 26 for forming the connection portion 38 enters the via hole 30 and becomes a through conductor. Although not shown, the first wiring layer 20 and the second wiring layer 22 are also formed with a wiring pattern that is substantially different from the wiring pattern 32, but extends over substantially the entire surface. Electronic components such as thick film resistors are mounted on the wiring patterns as necessary.
[0020]
FIG. 3 is an enlarged view of one of the connection portions 38 to explain a planar positional relationship between the via hole 30 and the connection portion 38. In the wiring pattern 42 of the second wiring layer 22 indicated by a broken line in the figure, a connection pad 44 is provided at a position substantially immediately below the connection portion 38. The connection pad 44 is formed, for example, at one end of the wiring 46 in the second wiring layer 22. For example, the connection portion 48 in the second wiring layer 22, that is, the connection in the first wiring layer 20 is formed via the wiring 46. It is connected to a pad 50 (see FIG. 1).
[0021]
Each of the connection portion 38 and the connection pad 44 has, for example, a substantially square shape with one side of about p = 300 (μm). The connection pad 44 has a peripheral portion covered with the second insulator layer 18, and only an inner peripheral portion is exposed in an opening provided in the second insulator layer 18, that is, in the via hole 30. For this reason, the via hole 30 has an area slightly smaller than the connection pad 44, and is entirely located on the connection pad 44. The planar shape of the via hole 30 is, for example, circular, and the diameter is about v = 100 (μm). 1 and 3, the via hole 28 has the same configuration as the via hole 30. That is, the connection pad 50 has its peripheral edge covered with the first insulator layer 16, and the via hole 28 is located on the inner peripheral part.
[0022]
As described above, as a result of the formation of the connection pads 44 and 50 and the via holes 28 and 30 in small dimensions, the wiring density of the thick-film multilayer substrate 10 is increased as compared with the related art. That is, conventionally, the length of one side of the connection pad is at least about 400 (μm), but according to the present embodiment, the length of one side of the connection pads 44 and 50 is at least 100 (μm). μm) is short, and is about 75% or less thereof, so that the distance between the wirings can be made at least about 100 to 200 (μm) smaller than in the related art.
[0023]
By the way, the above-mentioned thick-film multilayer substrate 10 is manufactured by laminating separately manufactured thick-film insulator sheets and alumina substrates, for example, as shown in FIG. Hereinafter, the manufacturing method will be described with reference to FIG. 4 while referring to FIG. 5 and FIG.
[0024]
First, in the manufacturing process of the unsintered thick-film insulator sheet, in the unsintered thick-sheet insulator forming step 52, for example, by using a sheet forming method such as a doctor blade method, an unsintered thick-film insulator sheet 54 (hereinafter referred to as a raw sheet) 54). The slurry used at this time is, for example, a glass powder or a glass powder and an inorganic filler and a resin powder or the like dispersed in a solvent, that is, the same constituent material as that used for forming a thick film was prepared to have a low viscosity. Things.
[0025]
Next, in the punching / punching step 56, the raw sheet 54 is punched after punching the raw sheet 54 using, for example, a press machine, or is punched at the same time as the punching, so that the raw sheet 54 has a predetermined size corresponding to the substrate size. And the via holes 28 (30) are formed at a plurality of predetermined locations. In the case of the latter method, the punching process may be performed using a metal mold having pins at positions where the via holes 28 and the like are formed.
[0026]
Next, in a conductor pattern printing step 58, a thick film conductor paste is applied to the raw sheet 54 having the via holes 28 (30) in a predetermined pattern by using, for example, a thick film screen printing method. FIG. 5 schematically shows an implementation state of this step. The raw sheet 54 is placed on a printing table 60, and a screen plate 64 having a screen 62 having a predetermined opening pattern is disposed above the raw sheet 54. Printing of the conductor pattern is performed by supplying the thick film conductor paste 66 onto the screen 62 and sliding the squeegee 68 along one direction while pressing down the screen 62. At this time, since the opening pattern of the screen 62 is also provided on the via hole 28 (30), the thick film conductor paste 66 for forming the wiring pattern is applied on the surface 70 and the via hole 28 (30) is formed at the same time. 30), the thick film conductor paste 66 is applied (filled, for example). The thick-film conductor paste 66 is made of, for example, conductor powder such as copper powder and silver powder, glass powder, resin, and solvent. The conductor print layer 84 is obtained by subjecting the thick film conductor paste 66 thus applied to a drying treatment. If a predetermined thickness cannot be obtained by one printing, after drying, printing and drying are repeated as many times as necessary.
[0027]
Returning to FIG. 4, in a temporary press-bonding step 72, for example, two raw sheets 54 that have been separately processed are overlapped and pressurized to temporarily press-bond them. At this time, their relative positions are determined with high accuracy by, for example, inserting a pin provided in the crimping device into the hole 92 of the raw sheet 54, as in the laminating step 82 described later.
[0028]
In FIG. 4, two manufacturing steps of the same raw sheet 54 are described. As described above, since the thick-film multilayer substrate 10 includes the two-layer thick-film insulator layers 16 and 18, the second wiring layer 22 and the third wiring layer 24 are formed on the substrate 12. Raw sheets 54 each provided with a conductor printing layer 84 are stacked. Therefore, as shown in the figure, two raw sheet manufacturing steps are provided. That is, the steps of manufacturing the raw sheet 54 are performed in a number corresponding to the number of sheets laminated on the substrate 12. Therefore, when only one raw sheet 54 is laminated on the substrate 12, only one manufacturing process is performed, and when three raw sheets 54 are laminated, three manufacturing processes are performed. .
[0029]
On the other hand, in the substrate manufacturing process, first, in the substrate raw sheet forming step 74, an unsintered ceramic sheet is formed by a sheet forming method such as a doctor blade method in the same manner as in the insulator raw sheet forming step 52 described above. . The slurry used at this time is, for example, ceramic powder such as alumina powder and resin dispersed in a solvent. Next, in a punching / punching step 76, the formed substrate green sheet is cut into an appropriate size according to a subsequent step, and a positioning hole 88 for positioning in a laminating step 82 described later is formed.
[0030]
Next, in a baking step 78, the punched substrate raw sheet is subjected to a baking treatment at a predetermined temperature determined according to the raw material composition. Thus, the organic components in the raw substrate sheet are burned off and the ceramic particles are sintered at the same time, and the substrate 12 is obtained. In the conductor pattern printing step 80, a thick film conductor paste is applied to the sintered substrate 12 in a predetermined pattern using, for example, a thick film screen printing method in the same manner as in the conductor pattern printing step 58, and dried. By performing the processing, the conductor print layer 84 for forming the first wiring layer 20 including the connection pads 50 and the wirings 51 is formed.
[0031]
Next, in the laminating step 82, the laminate of the raw sheet 54, which is separately formed and temporarily compressed, is stacked on the substrate 12 on which the conductor print layer 84 is provided as described above, and is heated while being pressed. These are thermocompressed. FIG. 6 shows an implementation state of the laminating step 82. In the figure, the substrate 12 is placed on the lower pressing surface 86 of the crimping device. As described above, the substrate 12 is provided with the positioning hole 88, and the substrate 12 is provided at a position corresponding to the lower pressing surface 86 so that the surface on which the conductor print layer 84 is formed faces upward. The positioning pin 90 is pierced into the positioning hole 88 to be positioned. In addition, a total of four positioning holes 88 are provided, for example, one at each of the four corners of the substrate 12.
[0032]
The pre-pressed raw sheet 54 is superimposed on the substrate 12 thus positioned, and the raw sheet 54 is also provided with positioning holes 92 at positions corresponding to the positioning holes 88 as shown in the figure. The substrate 12 and the raw sheet 54 are positioned by inserting the positioning pins 90 into the positioning holes 92. The raw sheet 54 is overlaid on the substrate 12 with the surface 70 on which the conductor print layer 84 is provided facing upward, and the via holes 28 (30) are formed on the substrate 12 at positions corresponding to the connection pads 50. Therefore, they are connected by being superimposed with a predetermined relative positional accuracy.
[0033]
In addition, in the figure, for convenience of explanation, a case is shown in which one raw sheet 54 that has not been temporarily crimped is laminated. Further, at the stage shown in the figure, since the conductor print layer 84 has not been fired, the connection portions 44 and the wirings 46 and the like have not been formed yet, but are denoted by the same reference numerals as those after firing for convenience. Further, the wiring pattern shown in the figure is simplified for convenience of explanation, and the conductor print layer 84 is actually formed at a very high density on both the substrate 84 and the raw sheet 54.
[0034]
Returning to FIG. 4, in the baking step 94, the substrate 12 thermocompressed as described above is subjected to a baking treatment at the baking temperature of the raw sheet 54. As a result, the organic components contained in the raw sheet 54 and the conductor print layer 84 are burned off, and the glass powder and the conductor powder are sintered, so that the first insulator layer 16 and the second insulator layer 18 described above are sintered. Are generated, a thick-film conductor layer, that is, a first wiring layer 20, a second wiring layer 22, and a third wiring layer 24, which are stacked via the layers, are generated. The substrate 12 is, for example, a plurality of thick film multilayer substrates 10 from which one is to be manufactured. The substrate 12 is divided into individual substrates after the firing process is completed as described above. The above-mentioned thick film multilayer substrate 10 is obtained. In FIG. 6, one sheet is shown for convenience.
[0035]
In the above-described manufacturing process, in this embodiment, the unprinted thick film insulator sheet 54 in which the conductor print layer 84 is formed and the conductor paste 66 is applied in the via holes 28 and 30 is laminated on the substrate 12. After the thermocompression bonding, a baking process is performed. For this reason, the via holes 28 and 30 formed by the punching process cannot reduce the opening area during printing as compared with the via holes formed by printing and laminating the thick-film insulator paste, and thus the above-described process is performed. Such a small opening size can be provided. In addition, when the firing step 94 for fixing the insulator layers 16, 18 and the wiring layers 20, 22, 24 on the substrate 12 is performed, since the raw sheet 54 is thermocompression-bonded, the firing of the thick film material is performed. The substrate 12 that is not allowed to shrink at the temperature prevents the raw sheet 54 from shrinking in the plane direction. Therefore, even if a special process is not provided, the wiring caused by a large shrinkage in the plane direction, such as a conventional low-temperature fired substrate in which the firing process is performed in a state where only the unfired thick film insulator sheet 54 is laminated. Since there is no displacement of the patterns 32, 42, the via holes 28, 30, and the like, the distance between them can be reduced. As described above, the opening dimensions of the via holes 28 and 30 can be reduced without increasing the manufacturing cost.
[0036]
In the present embodiment, the via holes 28 and 30 are provided by punching the raw sheet 54. Therefore, there is an advantage that the via holes 28 and 30 having high dimensional accuracy can be easily obtained as compared with the case of forming by thick film printing.
[0037]
Further, in this embodiment, prior to laminating the substrate 12 and the raw sheet 54, a thick-film conductor paste is applied in the via holes 28 and 30, and at the same time, the conductor print layer 84 is formed on the surface of the raw sheet 54. Provided. Therefore, bleeding of the thick film conductor paste is less likely to occur than in the case where the thick film conductor paste for forming the wiring layers 22 and 24 is applied after the formation of the insulator layers 16 and 18 (that is, after firing). In addition, there is an advantage that the formation of the fine line is facilitated, and the application of the conductive paste into the via holes 28 and 30 is facilitated.
[0038]
Further, in the present embodiment, after the two unsintered thick film insulator sheets 54 are laminated and temporarily press-bonded, and then thermocompression-bonded on the substrate 12, the three wiring layers 20, 22, 24 are formed. The multilayer substrate 10 laminated via the insulator layers 16 and 18 can be manufactured more easily.
[0039]
Further, according to the present embodiment, the thick film multilayer substrate 10 is manufactured by laminating and firing the green sheet 54 on the substrate 12 made of alumina. As compared with the above, since the mechanical strength of the substrate 12 is high, there is also an advantage that the thick film multilayer substrate 10 is hardly damaged. Moreover, since the thermal conductivity of alumina is about 10 to 20 times that of the glass / ceramics constituting such a low-temperature fired substrate, there is an advantage that a thick-film multilayer substrate 10 with high heat dissipation can be obtained. is there.
[0040]
In the present embodiment, the first wiring layer 20 can use the thick film resistor paste developed for the alumina substrate, so that a thick film resistor having high durability reliability and a small temperature coefficient of resistance can be used. There are also advantages that can be provided.
[0041]
As described above, the present invention has been described in detail with reference to the drawings. However, the present invention can be implemented in other embodiments.
[0042]
For example, in the embodiment, the case where the present invention is applied to the thick film multilayer substrate 10 including the substrate 12 made of alumina has been described. However, various insulating materials such as other ceramics, glass, or enamel may be used for the substrate. 12 can be used instead.
[0043]
In the embodiment, the insulator layers 16 and 18 are made of B 2 O 3 -SiO 2 -Al 2 O 3 And the like, and the wiring layers 20, 22, and 24 are made of a thick-film conductor such as a thick-film copper or a thick-film silver. It is appropriately changed according to the application of the multilayer substrate 10.
[0044]
In the embodiment, the positioning between the substrate 12 and the raw sheet 54 is performed based on the fitting between the positioning pins 90 and the positioning holes 88 and 92. Can be used.
[0045]
Further, in the embodiment, a case where the present invention is applied to a method of manufacturing a thick film multilayer substrate 10 in which three wiring layers 20, 22, and 24 are stacked via two insulating layers 16 and 18 is described. As described above, a thick-film multilayer substrate in which two wiring layers are stacked via an insulator layer and a thick-film multilayer substrate in which four or more wiring layers are stacked via an insulator layer The invention applies equally.
[0046]
Further, in the embodiment, the first wiring layer 20 provided on the substrate 12 is a thick-film conductor formed by using a thick-film screen printing method. It can be formed by attaching a foil or the like.
[0047]
In the embodiment, the first wiring layer 20 is fired in the firing step 94 together with the second wiring layer 22, the third wiring layer 24, and the insulator layers 16 and 18, but the firing of the first wiring layer 20 is performed. By performing the laminating step 82 after the processing, in the firing step 94, only the generation of the insulator layers 16 and 18 from the raw sheet 54 and the generation of the second wiring layer 22 and the third wiring layer 24 are performed. You may comprise.
[0048]
In the embodiment, the via holes 28 and 30 have a circular shape. However, the shape of the via holes 28 and 30 may be appropriately changed according to the required wiring density, manufacturing process, and the like. Various shapes such as a square shape can be adopted.
[0049]
Although not specifically exemplified, the present invention can be variously modified without departing from the gist thereof.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a layer configuration of a thick-film multilayer substrate manufactured by applying a manufacturing method according to an embodiment of the present invention.
FIG. 2 is a plan view showing a wiring pattern provided on a surface of the thick film multilayer substrate of FIG. 1;
FIG. 3 is a plan view illustrating a state of connection between conductor layers via via holes in the thick-film multilayer substrate of FIG. 1;
FIG. 4 is a process diagram illustrating a main part of a method for manufacturing the thick-film multilayer substrate of FIG. 1;
FIG. 5 is a diagram illustrating a process of applying a conductive paste to a thick film insulator sheet during the manufacturing process of FIG. 4;
FIG. 6 is a diagram illustrating a step of laminating a printed thick film insulator sheet on a substrate in the manufacturing process of FIG. 4;
[Explanation of symbols]
12: Substrate
28, 30: Via hole
32, 42: Wiring pattern
54: Unfired thick film insulator sheet (raw sheet)
66: Thick film conductor paste
84: printed conductor layer

Claims (3)

基板上に絶縁体層を介して積層された第1配線層および第2配線層がその絶縁体層を貫通するバイアホール内に設けられた貫通導体を介して相互に接続された厚膜多層基板の製造方法であって、
焼成済の前記基板上に前記第1配線層を形成する第1配線層形成工程と、
所定位置に前記バイアホールを有する未焼成厚膜絶縁体シートを前記第1配線層を覆うように前記基板に重ね合わせて熱圧着する圧着工程と、
前記バイアホール内に厚膜導体ペーストを塗布する導体塗布工程と、
所定温度で加熱することにより、前記基板上において前記未焼成厚膜絶縁体シートから前記絶縁体層を生成すると同時に前記厚膜導体ペーストから前記貫通導体を生成する焼成工程と
を、含むことを特徴とする厚膜多層基板の製造方法。
A thick-film multilayer substrate in which a first wiring layer and a second wiring layer laminated on a substrate via an insulating layer are connected to each other via a through conductor provided in a via hole penetrating the insulating layer. The method of manufacturing
A first wiring layer forming step of forming the first wiring layer on the fired substrate;
A compression bonding step of laminating an unfired thick film insulator sheet having the via hole at a predetermined position on the substrate so as to cover the first wiring layer and thermocompression bonding;
A conductor application step of applying a thick film conductor paste in the via hole,
Heating at a predetermined temperature to generate the insulator layer from the unfired thick film insulator sheet on the substrate and simultaneously generate the through conductor from the thick film conductor paste. Of manufacturing a thick film multilayer substrate.
前記バイアホールは、前記未焼成厚膜絶縁体シートにパンチング加工を施すことにより形成されたものである請求項1の厚膜多層基板の製造方法。2. The method according to claim 1, wherein the via holes are formed by punching the unsintered thick film insulator sheet. 前記導体塗布工程は、前記圧着工程に先立って実施され且つ前記バイアホール内に厚膜導体ペーストを塗布すると同時に前記未焼成厚膜絶縁体シートの表面に前記第2配線層を形成するための厚膜導体ペーストを所定パターンで塗布するものである請求項1または請求項2の厚膜多層基板の製造方法。The conductor applying step is performed prior to the crimping step, and a thickness for forming the second wiring layer on the surface of the unfired thick film insulator sheet while applying a thick film conductor paste in the via hole. 3. The method according to claim 1, wherein the film conductor paste is applied in a predetermined pattern.
JP2002251817A 2002-08-29 2002-08-29 Method for manufacturing thick film multilayer substrate Pending JP2004095676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002251817A JP2004095676A (en) 2002-08-29 2002-08-29 Method for manufacturing thick film multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002251817A JP2004095676A (en) 2002-08-29 2002-08-29 Method for manufacturing thick film multilayer substrate

Publications (1)

Publication Number Publication Date
JP2004095676A true JP2004095676A (en) 2004-03-25

Family

ID=32058302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002251817A Pending JP2004095676A (en) 2002-08-29 2002-08-29 Method for manufacturing thick film multilayer substrate

Country Status (1)

Country Link
JP (1) JP2004095676A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074747A (en) * 2012-01-16 2012-04-12 Denso Corp Manufacturing method for ceramic laminated substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074747A (en) * 2012-01-16 2012-04-12 Denso Corp Manufacturing method for ceramic laminated substrate

Similar Documents

Publication Publication Date Title
JP3840921B2 (en) Printed circuit board and manufacturing method thereof
JP3173410B2 (en) Package substrate and method of manufacturing the same
JP6502205B2 (en) Multilayer wiring board and method of manufacturing the same
JP2001267453A (en) Laminated ceramic electronic component, method of manufacturing the same, and electronic device
JP4576670B2 (en) Manufacturing method of ceramic substrate
WO2005071744A1 (en) Multilayer electronic part and structure for mounting multilayer electronic part
JP6058321B2 (en) Wiring board manufacturing method
JP2857552B2 (en) Multilayer electronic component and method of manufacturing the same
JP2004247334A (en) Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure
JP3956703B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2004095676A (en) Method for manufacturing thick film multilayer substrate
JP2001313230A (en) Capacitor array
JP3064751B2 (en) Method for manufacturing multilayer jumper chip
JP2002026527A (en) Laminated wiring board and its manufacturing method
JPH05267854A (en) Ceramic multilayer circuit board and manufacture thereof
JPS63239999A (en) Manufacture of ceramic multilayer laminated unit
JPH0645758A (en) Multilayer ceramic board and manufacture thereof
JPS63288094A (en) Ceramic multilayer substrate and manufacture thereof
JPS6153792A (en) Multilayer circuit board
JPH03283595A (en) Manufacture of ceramic multilayer circuit board
JP3915662B2 (en) Multilayer circuit board manufacturing method
JP2005026445A (en) Multilayer wiring board and its manufacturing method
JP2551064B2 (en) Manufacturing method of ceramic multilayer substrate
JP2002368426A (en) Multilayer ceramic electronic component, method of manufacturing the same, and electronic device
JP6139856B2 (en) Wiring board and manufacturing method thereof