JP2004080792A - クロック及びデータ復元回路及び方法 - Google Patents
クロック及びデータ復元回路及び方法 Download PDFInfo
- Publication number
- JP2004080792A JP2004080792A JP2003294824A JP2003294824A JP2004080792A JP 2004080792 A JP2004080792 A JP 2004080792A JP 2003294824 A JP2003294824 A JP 2003294824A JP 2003294824 A JP2003294824 A JP 2003294824A JP 2004080792 A JP2004080792 A JP 2004080792A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock signal
- data
- signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
【課題】 受信データに正確に同期した復元クロック信号を発生することができるクロック及びデータ復元回路とクロック及びデータ復元方法とを提供する。
【解決手段】 クロック信号を入力して360/N×K(Nは整数、Kは0からN−1までの整数)度だけ差を有するN個のクロック信号を発生するクロック信号発生器、受信データの状態遷移時にN個のクロック信号のうち第I(Iは1からNまでの整数)番目クロック信号が第1状態であって第I+1番目クロック信号が第2状態ならば第I+2番目クロック信号を復元クロック信号として発生する位相選択器、及び位相選択器から出力された復元クロック信号に応答して受信データを入力して復元クロック信号に同期された復元データを発生する復元データ発生器で構成される。
【選択図】 図3
【解決手段】 クロック信号を入力して360/N×K(Nは整数、Kは0からN−1までの整数)度だけ差を有するN個のクロック信号を発生するクロック信号発生器、受信データの状態遷移時にN個のクロック信号のうち第I(Iは1からNまでの整数)番目クロック信号が第1状態であって第I+1番目クロック信号が第2状態ならば第I+2番目クロック信号を復元クロック信号として発生する位相選択器、及び位相選択器から出力された復元クロック信号に応答して受信データを入力して復元クロック信号に同期された復元データを発生する復元データ発生器で構成される。
【選択図】 図3
Description
本発明はクロック及びデータ復元回路に係り、特に受信データに同期したクロック信号を発生するクロック及びデータ復元回路に関する。
コンピュータと周辺機器との間のデータ伝送のために用いられるインターフェース規格の一つに汎用直列バス規格(USB)がある。
この規格によれば、コンピュータ及び周辺機器には汎用直列バス送信部と汎用直列バス受信部とを各々備え、クロック信号は伝送されず、NRZ(非ゼロ復帰)またはNRZI(非ゼロ復帰反転)フォーマットのデータだけが伝送される。したがって、汎用直列バス受信部で受信データを利用してクロック信号を復元しなければならない。
この規格によれば、コンピュータ及び周辺機器には汎用直列バス送信部と汎用直列バス受信部とを各々備え、クロック信号は伝送されず、NRZ(非ゼロ復帰)またはNRZI(非ゼロ復帰反転)フォーマットのデータだけが伝送される。したがって、汎用直列バス受信部で受信データを利用してクロック信号を復元しなければならない。
一般的に、汎用直列バス送信部と汎用直列バス受信部とは同一のクロック信号を用いる。したがって、汎用直列バス受信部で用いられるクロック信号と汎用直列バス送信部で用いられるクロック信号とは周波数は同一であるが位相が違う場合がある。そこで、汎用直列バス受信部は汎用直列バス送信部から入力される受信データから、汎用直列バス送信部で用いられるクロック信号と周波数及び位相が同一のクロック信号を復元するためのクロック及びデータ復元回路を備え、受信データに同期した復元クロック信号を発生する。
図1は、従来のクロック及びデータ復元回路の一例のブロック図であって、位相検出器10、双方向シフトレジスタ12、位相選択器14、クロック発生器16、及び多重位相クロック発生器18で構成されている。
図1に示したブロックそれぞれの機能を説明すれば次の通りである。
図1に示したブロックそれぞれの機能を説明すれば次の通りである。
位相検出器10は、受信データRDATAと位相選択器14から出力される復元クロック信号RCCKとの位相を比較し、受信データRDATAの位相が復元クロック信号RCCKの位相より早ければダウン信号DNを発生させる。受信データRDATAの位相が復元クロック信号RCCKの位相より遅ければアップ信号UPを発生させる。双方向シフトレジスタ12はダウン信号DNに応答して下降計数をして、アップ信号UPに応答して上昇計数をして制御信号CONを発生する。位相選択器14は制御信号CONに応答して多重位相クロック発生器18から出力されるクロック信号P1,P2,...,Pnのうちの一つのクロック信号を選択して復元クロック信号RCCKとして出力する。
クロック発生器16は受信クロック信号RXCKを発生する。多重位相クロック発生器18は受信クロック信号RXCKを入力して周波数は同一であって、位相は(360/N)×K度(ここで、Kは0からN−1の間の整数である)だけ差があるN個のクロック信号P1〜PNを発生する。仮に、Nが8ならば、多重位相クロック発生器18から出力される8個のクロック信号は互いに45度の位相差があるクロック信号であって、0度、45度、90度、135度、180度、225度、270度、315度の位相差を有するクロック信号である。クロック発生器16から発生する受信クロック信号RXCKは汎用直列バス送信部(図示せず)から受信データRDATAを伝送するために用いられるクロック信号と同一の周波数を有するクロック信号である。
図2は、図1に示したクロック及びデータ復元回路の動作を説明するための動作タイミング図である。
まず、位相検出器10が受信データRDATAと復元クロック信号RCCKとの位相を比較する。もしも双方向シフトレジスタ12から出力される制御信号CONの初期値が1であって、位相選択器14によって選択されたクロック信号がCK0であれば、復元クロック信号RCCKはクロック信号CK0になる。したがって、位相検出器10は受信データRDATAの位相が復元クロック信号RCCKの位相より遅いのでアップ信号UPを発生する。すると、双方向シフトレジスタ12が上昇計数をして制御信号CONの値を2にする。
まず、位相検出器10が受信データRDATAと復元クロック信号RCCKとの位相を比較する。もしも双方向シフトレジスタ12から出力される制御信号CONの初期値が1であって、位相選択器14によって選択されたクロック信号がCK0であれば、復元クロック信号RCCKはクロック信号CK0になる。したがって、位相検出器10は受信データRDATAの位相が復元クロック信号RCCKの位相より遅いのでアップ信号UPを発生する。すると、双方向シフトレジスタ12が上昇計数をして制御信号CONの値を2にする。
位相選択器14は制御信号CONに応答してクロック信号CK45を復元クロック信号RCCKとして発生する。位相検出器10は受信データRDATAと復元クロック信号RCCKとの位相を再び比較して、受信データRDATAの位相が復元クロック信号RCCKの位相より遅いのでアップ信号UPを発生する。すると、双方向シフトレジスタ12が上昇計数をして制御信号CONの値を3にする。位相選択器14は制御信号CONに応答してクロック信号CK90を復元クロック信号RCCKとして発生する。位相検出器10は受信データRDATAと復元クロック信号RCCKとの位相を再び比較して、受信データRDATAの位相が復元クロック信号RCCKの位相より早いのでダウン信号DNを発生する。すると、双方向シフトレジスタ12が下降計数をして制御信号CONの値を2にする。
上述したような動作を実行することにより受信データRDATAに同期した復元クロック信号RCCKが発生するようになるが、クロック信号CK45とクロック信号CK90とが反復的に復元クロック信号RCCKとして発生する。
したがって、従来のクロック及びデータ復元回路では、受信データRDATAに正確に同期した復元クロック信号RCCKを発生することができないという問題がある。
したがって、従来のクロック及びデータ復元回路では、受信データRDATAに正確に同期した復元クロック信号RCCKを発生することができないという問題がある。
また、従来のクロック及びデータ復元回路では、受信データRDATAに同期した復元クロック信号RCCKを発生するためには最大Nクロック周期を必要とするという問題もある。
仮に、受信データRDATAと復元クロック信号RCCKとを速やかに同期させるためにNを小さくすると、受信データRDATAと復元クロック信号RCCKとの同期は合わせられても、受信データRDATAと復元クロック信号RCCKとの位相差が大きくなるという問題がある。
仮に、受信データRDATAと復元クロック信号RCCKとを速やかに同期させるためにNを小さくすると、受信データRDATAと復元クロック信号RCCKとの同期は合わせられても、受信データRDATAと復元クロック信号RCCKとの位相差が大きくなるという問題がある。
本発明の目的は、受信データに正確に同期した復元クロック信号を発生することができるクロック及びデータ復元回路を提供することにある。
本発明の他の目的は、1クロック周期内で受信データと復元クロック信号との間の同期が可能なクロック及びデータ復元回路を提供することにある。
本発明のまた他の目的は、前記目的と他の目的を達成するためのクロック及びデータ復元方法を提供することにある。
本発明の他の目的は、1クロック周期内で受信データと復元クロック信号との間の同期が可能なクロック及びデータ復元回路を提供することにある。
本発明のまた他の目的は、前記目的と他の目的を達成するためのクロック及びデータ復元方法を提供することにある。
前記目的と他の目的を達成するための本発明のクロック及びデータ復元回路は、各々が相異なった位相を有する複数個のクロック信号を発生するクロック信号発生器と、受信データの状態遷移時に、前記複数個のクロック信号の第1クロック信号が第1状態であり、前記複数個のクロック信号の第2クロック信号が第2状態ならば前記複数個のクロック信号中の一つのクロック信号を復元クロック信号として選択する位相選択器と、前記受信データを入力して前記位相選択器から出力される前記復元クロック信号と同期した復元データを発生する復元データ発生器とを備えることを特徴とする。
前記クロック信号は、相互に360/N×K度だけの位相差を有し、Nは整数であり、Kは0からN−1までの整数であることを特徴とする。
前記位相選択器は、前記複数個のクロック信号の第1クロック信号はI番目クロック信号であり、前記複数個のクロック信号の第2クロック信号はI+1番目クロック信号であり、前記Iは1からNまでの整数であって、前記N個のクロック信号のうちI+2番目クロック信号を前記復元クロック信号として発生することを特徴とする。
前記位相選択器は、前記複数個のクロック信号の第1クロック信号はI番目クロック信号であり、前記複数個のクロック信号の第2クロック信号はI+1番目クロック信号であり、前記Iは1からNまでの整数であって、前記N個のクロック信号のうちI+2番目クロック信号を前記復元クロック信号として発生することを特徴とする。
前記位相選択器は、前記受信データが状態遷移時に前記N個のクロック信号を入力してN個のクロック信号及びN個の反転されたクロック信号を発生するN個のフリップ・フロップと、前記N個のクロック信号のうち第I番目クロック信号の反転された信号と前記第I+1番目クロック信号とを各々論理積演算するN個の論理積ゲートと、前記N個の論理積ゲートそれぞれの出力信号に応答して前記第I+2番目クロック信号を前記復元クロック信号として発生するN個のスイッチとを備えることを特徴とする。
前記復元データ発生器は、前記復元クロック信号の反転された信号に応答して前記受信データを入力して前記復元データを発生するフリップ・フロップを備えることを特徴とする。
前記復元データ発生器は、前記復元クロック信号の反転された信号に応答して前記受信データを入力して前記復元データを発生するフリップ・フロップを備えることを特徴とする。
前記他の目的を達成するための本発明のクロック及びデータ復元方法は、各々が相異なった位相を有する複数個のクロック信号を発生する段階と、受信データの状態遷移時に、前記複数個のクロック信号の第1クロック信号が第1状態であり、前記複数個のクロック信号の第2クロック信号が第2状態ならば前記複数個のクロック信号中の一つのクロック信号を復元クロック信号として選択する段階と、前記受信データを入力して前記位相選択器から出力される前記復元クロック信号と同期された復元データを発生する段階とを備えることを特徴とする。
本発明のクロック及びデータ復元回路及び方法は、受信データを入力して復元クロック信号を発生し、復元クロック信号に正確に同期した復元データを発生することによってクロック信号に正確に同期したデータを発生することができる。
また、本発明のクロック及びデータ復元回路及び方法は、1クロック周期以内に復元クロック信号を発生することが可能である。
また、本発明のクロック及びデータ復元回路及び方法は、1クロック周期以内に復元クロック信号を発生することが可能である。
以下、添附した図面を参照しながら本発明のクロック及びデータ復元回路及び方法を説明する。
図3は、本発明のクロック及びデータ復元回路の実施例のブロック図であって、位相選択器20、クロック発生器22、多重位相クロック発生器24、Dフリップ・フロップ26、及びインバータI1、I2で構成されている。
図3に示したブロックそれぞれの機能を説明すれば次の通りである。
図3は、本発明のクロック及びデータ復元回路の実施例のブロック図であって、位相選択器20、クロック発生器22、多重位相クロック発生器24、Dフリップ・フロップ26、及びインバータI1、I2で構成されている。
図3に示したブロックそれぞれの機能を説明すれば次の通りである。
クロック発生器22及び多重位相クロック発生器24は、図1に示したクロック発生器16及び多重位相クロック発生器18の機能と同一である。
位相選択器20は、受信データRDATAに応答して多重位相クロック発生器24から出力されるクロック信号P1,P2,...,Pnのうちの一つを選択してクロック信号SRCCKとして出力する。インバータI1、I2は位相選択器20から出力される信号をバッファして復元クロック信号RCCKを発生する。Dフリップ・フロップ26はインバータI1から出力されるクロック信号に応答して受信データRDATAを入力し、復元クロック信号RCCKに同期した復元データRRDATAを発生する。
位相選択器20は、受信データRDATAに応答して多重位相クロック発生器24から出力されるクロック信号P1,P2,...,Pnのうちの一つを選択してクロック信号SRCCKとして出力する。インバータI1、I2は位相選択器20から出力される信号をバッファして復元クロック信号RCCKを発生する。Dフリップ・フロップ26はインバータI1から出力されるクロック信号に応答して受信データRDATAを入力し、復元クロック信号RCCKに同期した復元データRRDATAを発生する。
図4は、図3に示した位相選択器の実施例の回路図であって、Dフリップ・フロップ30−1〜30−8、ANDゲートAND1〜AND8、及びスイッチSW1〜SW8で構成されている。
図4に示した実施例の回路は、多重位相クロック発生器が8個のクロック信号CK0、CK45、CK90、CK135、CK180、CK225、CK270、CK315を発生する場合の位相選択器の構成を示すものである。
図4に示した実施例の回路は、多重位相クロック発生器が8個のクロック信号CK0、CK45、CK90、CK135、CK180、CK225、CK270、CK315を発生する場合の位相選択器の構成を示すものである。
Dフリップ・フロップ30−1〜30−8各々は、受信データRDATAの上昇エッジに応答してクロック信号CK0〜CK315を発生する。ANDゲートAND1〜AND2の各々は、Dフリップ・フロップ30−1〜30−8それぞれの出力信号Q1〜Q8とDフリップ・フロップ30−8,30−1〜30−7それぞれの反転出力信号Q8B、Q1B〜Q7Bとを論理積演算する。すなわち、Dフリップ・フロップ30−1〜30−8とANDゲートAND1〜AND8とは受信データRDATAの上昇エッジから隣接するクロック信号の“ロー”レベルから“ハイ”レベルへの状態遷移を検出する。スイッチSW1〜SW8の各々はANDゲートAND1〜AND8それぞれの出力信号に応答してクロック信号CK45〜CK315、CK0を選択してクロック信号SRCCKとして出力する。
図4に示した位相選択器受信データRDATAの上昇エッジから隣接するクロック信号CKI(Iは1からNまでの整数)、CK(I+1)各々が“ロー”レベル、“ハイ”レベルならば検出信号を発生し、この検出信号に応答してクロック信号CK(I+2)をクロック信号SRCCKとして出力する。検出信号とはANDゲートAND1〜AND8それぞれの出力信号をいう。
図5A、図5Bは、本発明のクロック及びデータ復元回路の動作を説明するための動作タイミング図である。
まず、図5Aを参照してクロック及びデータ復元回路の動作を説明する。
Dフリップ・フロップ30−1〜30−8の各々が、受信データRDATAの上昇エッジに応答してクロック信号CK0〜CK315の各々を入力して出力信号Q1、Q1B〜Q315、Q315Bを発生する。この時、クロック信号CK225、CK270各々が“ロー”レベルと“ハイ”レベルであるので、Dフリップ・フロップ30−6の反転出力信号Q6BとDフリップ・フロップ30−7の出力信号Q7とが“ハイ”レベルになる。ANDゲートAND7は“ハイ”レベルの出力信号を発生し、他のANDゲートAND1〜6、AND8は“ロー”レベルの出力信号を発生する。これにより、スイッチSW7がオンされてクロック信号CK315をクロック信号SRCCKとして出力する。すなわち、クロック信号CK315が復元クロック信号RCCKとして発生する。この時、他のスイッチSW1〜SW6、SW8はオフされる。そして、Dフリップ・フロップ26は反転クロック信号SRCCKに応答して受信データRDATAを入力して復元クロック信号RCCKに正確に同期した復元データRRDATAを発生する。
まず、図5Aを参照してクロック及びデータ復元回路の動作を説明する。
Dフリップ・フロップ30−1〜30−8の各々が、受信データRDATAの上昇エッジに応答してクロック信号CK0〜CK315の各々を入力して出力信号Q1、Q1B〜Q315、Q315Bを発生する。この時、クロック信号CK225、CK270各々が“ロー”レベルと“ハイ”レベルであるので、Dフリップ・フロップ30−6の反転出力信号Q6BとDフリップ・フロップ30−7の出力信号Q7とが“ハイ”レベルになる。ANDゲートAND7は“ハイ”レベルの出力信号を発生し、他のANDゲートAND1〜6、AND8は“ロー”レベルの出力信号を発生する。これにより、スイッチSW7がオンされてクロック信号CK315をクロック信号SRCCKとして出力する。すなわち、クロック信号CK315が復元クロック信号RCCKとして発生する。この時、他のスイッチSW1〜SW6、SW8はオフされる。そして、Dフリップ・フロップ26は反転クロック信号SRCCKに応答して受信データRDATAを入力して復元クロック信号RCCKに正確に同期した復元データRRDATAを発生する。
次に、図5Bを参照してクロック及びデータ発生回路の動作を説明する。
受信データRDATAの上昇エッジでクロック信号CK180が“ロー”レベル、クロック信号CK225が“ハイ”レベルであるので、Dフリップ・フロップ30−5の反転出力信号Q5B及びDフリップ・フロップ30−6の出力信号Q6がすべて“ハイ”レベルになる。ANDゲートAND6は“ハイ”レベルの信号を発生する。すると、スイッチSW6がオンされてクロック信号CK270をクロック信号SRCCKとして出力する。すなわち、クロック信号SRCCKが復元クロック信号RCCKとして発生する。そして、クロック信号SRCCKの反転された信号に応答してDフリップ・フロップ26は受信データRDATAを入力して復元クロック信号RCCKに正確に同期した復元データRRDATAを発生する。
受信データRDATAの上昇エッジでクロック信号CK180が“ロー”レベル、クロック信号CK225が“ハイ”レベルであるので、Dフリップ・フロップ30−5の反転出力信号Q5B及びDフリップ・フロップ30−6の出力信号Q6がすべて“ハイ”レベルになる。ANDゲートAND6は“ハイ”レベルの信号を発生する。すると、スイッチSW6がオンされてクロック信号CK270をクロック信号SRCCKとして出力する。すなわち、クロック信号SRCCKが復元クロック信号RCCKとして発生する。そして、クロック信号SRCCKの反転された信号に応答してDフリップ・フロップ26は受信データRDATAを入力して復元クロック信号RCCKに正確に同期した復元データRRDATAを発生する。
図5A、図5Bのタイミング図から分かるように、本発明のクロック及びデータ復元回路は、復元クロック信号RCCKを利用して復元データRRDATAを発生することによって復元クロック信号RCCKに正確に同期した復元データRRDATAを発生することができる。
また、本発明のクロック及びデータ復元回路は、1クロック周期以内に復元クロック信号RCCKを発生することができる。
また、本発明のクロック及びデータ復元回路は、1クロック周期以内に復元クロック信号RCCKを発生することができる。
したがって、速いクロック周期内に受信データと復元クロック信号との間に同期を必要とする汎用直列バス2.0規格による汎用直列バス受信機に有利に用いることができる。
前記では本発明の望ましい実施例を参照して説明したが、該技術分野の熟練された当業者は特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更できることを理解しなければならない。
前記では本発明の望ましい実施例を参照して説明したが、該技術分野の熟練された当業者は特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更できることを理解しなければならない。
20 位相選択器
22 クロック発生器
24 多重位相クロック発生器
26 Dフリップ・フロップ
22 クロック発生器
24 多重位相クロック発生器
26 Dフリップ・フロップ
Claims (10)
- 各々が相異なった位相を有する複数個のクロック信号を発生するクロック信号発生器と;
受信データの状態遷移時に、前記複数個のクロック信号の第1クロック信号が第1状態であり、前記複数個のクロック信号の第2クロック信号が第2状態ならば前記複数個のクロック信号中の一つのクロック信号を復元クロック信号として選択する位相選択器と;
前記受信データを入力して前記位相選択器から出力される前記復元クロック信号と同期した復元データを発生する復元データ発生器と、
を備えることを特徴とするクロック及びデータ復元回路。 - 前記クロック信号は、
相互に360/N×K度だけの位相差を有し、Nは整数であり、Kは0からN−1までの整数であることを特徴とする請求項1に記載のクロック及びデータ復元回路。 - 前記位相選択器は、
前記複数個のクロック信号の第1クロック信号はI番目クロック信号であり、前記複数個のクロック信号の第2クロック信号はI+1番目クロック信号であり、前記Iは1からNまでの整数であって、
前記N個のクロック信号のうちI+2番目クロック信号を前記復元クロック信号として発生することを特徴とする請求項2に記載のクロック及びデータ復元回路。 - 前記位相選択器は、
前記受信データが状態遷移時に前記N個のクロック信号を入力してN個のクロック信号及びN個の反転されたクロック信号を発生するN個のフリップ・フロップと;
前記N個のクロック信号のうち第I番目クロック信号の反転された信号と前記第I+1番目クロック信号とを各々論理積演算するN個の論理積ゲートと;
前記N個の論理積ゲートそれぞれの出力信号に応答して前記第I+2番目クロック信号を前記復元クロック信号として発生するN個のスイッチと、
を備えることを特徴とする請求項3に記載のクロック及びデータ復元回路。 - 前記復元データ発生器は、
前記復元クロック信号の反転された信号に応答して前記受信データを入力して前記復元データを発生するフリップ・フロップを備えることを特徴とする請求項1に記載のクロック及びデータ復元回路。 - 各々が相異なった位相を有する複数個のクロック信号を発生する段階と;
受信データの状態遷移時に、前記複数個のクロック信号の第1クロック信号が第1状態であり、前記複数個のクロック信号の第2クロック信号が第2状態ならば前記複数個のクロック信号中の一つのクロック信号を復元クロック信号として選択する段階と;
前記受信データを入力して前記位相選択器から出力される前記復元クロック信号と同期された復元データを発生する段階と、
を備えることを特徴とするクロック及びデータ復元方法。 - 前記クロック信号は、
相互に360/N×K度だけの位相差を有し、Nは整数であり、Kは0からN−1までの整数であることを特徴とする請求項6に記載のクロック及びデータ復元方法。 - 前記位相選択段階は、
前記複数個のクロック信号の第1クロック信号はI番目クロック信号であり、前記複数個のクロック信号の第2クロック信号はI+1番目クロック信号であり、前記Iは1からNまでの整数であって、
前記N個のクロック信号のうちI+2番目クロック信号を前記復元クロック信号として発生することを特徴とする請求項7に記載のクロック及びデータ復元方法。 - 前記位相選択段階は、
前記受信データが状態遷移時に前記N個のクロック信号を入力してN個のクロック信号及びN個の反転されたクロック信号を発生する段階と;
前記N個のクロック信号のうち第I番目クロック信号の反転された信号と前記第I+1番目クロック信号とを各々論理積演算する段階と;
前記N個の論理積演算されたそれぞれの出力信号に応答して前記第I+2番目クロック信号を前記復元クロック信号として発生する段階と、
を備えることを特徴とする請求項8に記載のクロック及びデータ復元方法。 - 前記復元データ発生段階は、
前記復元クロック信号の反転された信号に応答して前記受信データを入力して前記復元データを発生することを特徴とする請求項6に記載のクロック及びデータ復元方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0049325A KR100448707B1 (ko) | 2002-08-20 | 2002-08-20 | 클럭 및 데이터 복원 회로 및 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004080792A true JP2004080792A (ja) | 2004-03-11 |
Family
ID=31884931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003294824A Pending JP2004080792A (ja) | 2002-08-20 | 2003-08-19 | クロック及びデータ復元回路及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7254201B2 (ja) |
JP (1) | JP2004080792A (ja) |
KR (1) | KR100448707B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8811501B2 (en) | 2011-12-28 | 2014-08-19 | Fujitsu Limited | Receiving apparatus, transmission and reception system, and restoration method |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60335500D1 (de) * | 2002-07-17 | 2011-02-03 | Chronologic Pty Ltd | Synchronisierter Multikanal-USB |
US20060187729A1 (en) * | 2005-02-24 | 2006-08-24 | Broadcom Corporation | Source synchronous communication channel interface receive logic |
US20060188046A1 (en) * | 2005-02-24 | 2006-08-24 | Broadcom Corporation | Prediction of an optimal sampling point for clock resynchronization in a source synchronous data channel |
TWI318834B (en) * | 2006-06-02 | 2009-12-21 | Hon Hai Prec Ind Co Ltd | Network device and method for recovering clock signal thereof |
KR100741470B1 (ko) | 2006-09-26 | 2007-07-20 | 삼성전자주식회사 | 유에스비 장치를 위한 클럭 발생기 |
AU2008251024B2 (en) * | 2007-05-15 | 2013-01-24 | Chronologic Pty Ltd | USB based synchronization and timing system |
US8169241B2 (en) | 2008-01-15 | 2012-05-01 | Atmel Rousset S.A.S. | Proportional phase comparator and method for phase-aligning digital signals |
US7929644B2 (en) * | 2008-02-01 | 2011-04-19 | Panasonic Corporation | Instant-acquisition clock and data recovery systems and methods for serial communications links |
KR101606402B1 (ko) * | 2009-12-29 | 2016-03-28 | 주식회사 동부하이텍 | 클록 복원 회로 |
US8433991B2 (en) | 2010-06-16 | 2013-04-30 | Qualcomm Incorporated | Global Navigation Satellite System (GLONASS) data bit edge detection |
US8780958B2 (en) | 2010-08-27 | 2014-07-15 | Qualcomm Incorporated | Hybrid bit extraction for global position receiver |
KR101037198B1 (ko) | 2010-10-13 | 2011-05-26 | 엘아이지넥스원 주식회사 | 샘플링 클럭의 위상 변조를 이용하는 비동기 통신 방식의 데이터 복원 장치 및 그 방법 |
US8619919B2 (en) | 2010-10-14 | 2013-12-31 | Qualcomm Incorporated | Selective coherent and non-coherent demodulation methods and apparatuses |
US8482332B2 (en) * | 2011-04-18 | 2013-07-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-phase clock generator and data transmission lines |
US8405436B2 (en) * | 2011-07-19 | 2013-03-26 | Himax Technologies Limited | Multi-phase clock generator |
CN102820885B (zh) * | 2012-07-13 | 2015-10-21 | 电子科技大学 | 一种时钟恢复控制器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5557224A (en) * | 1994-04-15 | 1996-09-17 | International Business Machines Corporation | Apparatus and method for generating a phase-controlled clock signal |
FR2748171B1 (fr) * | 1996-04-30 | 1998-07-17 | Motorola Inc | Procede de generation d'un signal d'horloge pour une utilisation dans un recepteur de donnees, generateur d'horloge, recepteur de donnees et systeme d'acces telecommande pour vehicules |
KR100186433B1 (ko) * | 1996-12-30 | 1999-04-15 | 구자홍 | 데이타 통신장치의 클럭주파수 및 위상 복원회로 |
US6584163B1 (en) * | 1998-06-01 | 2003-06-24 | Agere Systems Inc. | Shared data and clock recovery for packetized data |
JP4049511B2 (ja) * | 1999-11-26 | 2008-02-20 | 富士通株式会社 | 位相合成回路およびタイミング信号発生回路 |
JP3636657B2 (ja) * | 2000-12-21 | 2005-04-06 | Necエレクトロニクス株式会社 | クロックアンドデータリカバリ回路とそのクロック制御方法 |
US6810485B2 (en) * | 2001-01-04 | 2004-10-26 | Maxtor Corporation | Determining the timing of a data signal |
KR20020057697A (ko) * | 2001-01-05 | 2002-07-12 | 윤종용 | 범용 직렬 버스용 클록 복원 회로 |
-
2002
- 2002-08-20 KR KR10-2002-0049325A patent/KR100448707B1/ko not_active Expired - Fee Related
-
2003
- 2003-08-05 US US10/634,279 patent/US7254201B2/en not_active Expired - Fee Related
- 2003-08-19 JP JP2003294824A patent/JP2004080792A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8811501B2 (en) | 2011-12-28 | 2014-08-19 | Fujitsu Limited | Receiving apparatus, transmission and reception system, and restoration method |
Also Published As
Publication number | Publication date |
---|---|
KR20040017184A (ko) | 2004-02-26 |
US20040036516A1 (en) | 2004-02-26 |
US7254201B2 (en) | 2007-08-07 |
KR100448707B1 (ko) | 2004-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004080792A (ja) | クロック及びデータ復元回路及び方法 | |
US6260152B1 (en) | Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains | |
TWI410791B (zh) | 用以傳送及接收複數個資料位元的裝置與方法 | |
US12212645B2 (en) | Reset synchronizing circuit and glitchless clock buffer circuit for preventing start-up failure, and IQ divider circuit | |
KR20030091015A (ko) | 내부 클럭신호 발생회로 및 방법 | |
JP2002124938A (ja) | データ復元装置及び復元回路、並びにデータ復元方法及びその方法を実現するプログラム貯蔵装置 | |
US6943595B2 (en) | Synchronization circuit | |
US11251800B2 (en) | Frequency divider circuit, demultiplexer circuit, and semiconductor integrated circuit | |
US6163584A (en) | Synchronization element for converting an asynchronous pulse signal into a synchronous pulse signal | |
JPH03127526A (ja) | 同期化装置 | |
JP4807222B2 (ja) | Lvds受信方法および受信装置 | |
JPH0590970A (ja) | Cmiエンコーダ回路 | |
JP3044817B2 (ja) | 符号変換装置 | |
JP2783495B2 (ja) | クロック乗せ換え回路 | |
JP3201352B2 (ja) | 同期化回路 | |
JP3026398B2 (ja) | データの位相乗せ換え方法及び回路 | |
JP2590186B2 (ja) | ビット位相同期回路 | |
JP2000259323A (ja) | 入力信号制御回路 | |
JP4518855B2 (ja) | Cpu周辺装置用クロック生成回路及びそのcpu周辺装置用クロック生成方法 | |
JP2810288B2 (ja) | クロック再生装置 | |
JPH10145344A (ja) | ビット位相同期回路 | |
JPH0650856B2 (ja) | デイジタル信号のラツチ回路 | |
JPH0650855B2 (ja) | デイジタル信号の位相差吸収回路 | |
JP2003273848A (ja) | データ出力回路 | |
JPH03117129A (ja) | ビツト同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081125 |