JP2004078053A - 暗号化装置 - Google Patents
暗号化装置 Download PDFInfo
- Publication number
- JP2004078053A JP2004078053A JP2002241367A JP2002241367A JP2004078053A JP 2004078053 A JP2004078053 A JP 2004078053A JP 2002241367 A JP2002241367 A JP 2002241367A JP 2002241367 A JP2002241367 A JP 2002241367A JP 2004078053 A JP2004078053 A JP 2004078053A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- encryption
- public key
- hash value
- key encryption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 115
- 238000012545 processing Methods 0.000 claims description 458
- 238000004364 calculation method Methods 0.000 claims description 28
- 238000004891 communication Methods 0.000 claims description 27
- 238000012795 verification Methods 0.000 abstract description 7
- 238000013478 data encryption standard Methods 0.000 description 74
- 238000010586 diagram Methods 0.000 description 30
- 101100217298 Mus musculus Aspm gene Proteins 0.000 description 23
- 230000006870 function Effects 0.000 description 19
- 239000000872 buffer Substances 0.000 description 11
- 238000004422 calculation algorithm Methods 0.000 description 10
- 238000012546 transfer Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000012958 reprocessing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010230 functional analysis Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Storage Device Security (AREA)
Abstract
【課題】瞬時電力を低減することにより高速且つ安全に公開鍵を用いた署名生成及び署名検証を可能とする暗号化装置を提供する。
【解決手段】本発明にかかる暗号化装置は、公開鍵暗号化方式による暗号化処理を行う暗号化装置であって、公開鍵暗号化方式による暗号化処理を行う公開鍵暗号化処理手段と、公開鍵暗号化処理手段によって用いるハッシュ値を生成するハッシュ値生成手段と、ハッシュ値を格納する記憶手段とを備え、少なくとも、ハッシュ値生成手段が記憶手段にアクセスするに際して、公開鍵暗号化処理手段における各種演算処理を制限する。
【選択図】 図１２
【解決手段】本発明にかかる暗号化装置は、公開鍵暗号化方式による暗号化処理を行う暗号化装置であって、公開鍵暗号化方式による暗号化処理を行う公開鍵暗号化処理手段と、公開鍵暗号化処理手段によって用いるハッシュ値を生成するハッシュ値生成手段と、ハッシュ値を格納する記憶手段とを備え、少なくとも、ハッシュ値生成手段が記憶手段にアクセスするに際して、公開鍵暗号化処理手段における各種演算処理を制限する。
【選択図】 図１２
Description
【０００１】
【発明の属する技術分野】
本発明は、いわゆる公開鍵暗号化方式による暗号化処理を行う暗号化装置に関する。
【０００２】
【従来の技術】
近年、例えば、いわゆるインターネット等を利用した電子商取引やオンラインショッピングといった各種通信技術を利用した様々なサービスが普及しつつある。また、近年では、通信技術の進歩にともない、端末を介した通信技術のみならず、例えば、交通機関の料金徴収やいわゆる電子マネー等に利用するための通信機能を集積回路化した非接触型半導体メモリカードといったカード状のデバイスも開発されている。
【０００３】
このような通信機能を有するカード状のデバイス（以下、非接触型ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）カードという。）は、取り扱いの便宜等の観点から、少ない回路規模で構成されるとともに、極めて少ない電力消費で動作することができ、且つ高速な処理を行うことが求められる。
【０００４】
【発明が解決しようとする課題】
ところで、上述した非接触型ＩＣカードを用いたサービスにおいては、通常、通信相手の正当性を認証するための相互認証処理や、データ通信の安全性を確保するための暗号化処理が行われる。その際、非接触型ＩＣカードにおいては、処理の高速化が要求されることから、これらの機能をソフトウェアによって実装すると、高いクロックのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を要することとなり、実用的でない。そのため、非接触型ＩＣカードにおいては、これらの機能をソフトウェアによって実装するのではなく、ハードウェアによって実装するのが望ましい。
【０００５】
ここで、このようなハードウェアによって上述した機能を実装する非接触型ＩＣカードにおいては、電力消費を極力抑制するために、例えばいわゆるＤＥＳ（Ｄａｔａ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）暗号化方式といった比較的少ない回路規模及び電力消費で実装することができるいわゆる共通鍵暗号化方式を採用するものが多かった。
【０００６】
しかしながら、暗号化及び復号に共通の鍵を用いる共通鍵暗号化方式は、鍵データの授受を行う必要があるといった観点から、不正な第三者による攻撃に弱いという問題がある。そのため、非接触型ＩＣカードにおいては、将来的に金融サービスに適用する場合等の問題が懸念されていた。
【０００７】
そのため、非接触型ＩＣカードを用いたサービスにおいては、非接触型ＩＣカードとして、例えばいわゆるＲＳＡ（Ｒｉｖｅｓｔ−Ｓｈａｍｉｒ−Ａｄｌｅｍａｎ）暗号化方式や楕円曲線暗号化方式（Ｅｌｌｉｐｔｉｃ Ｃｕｒｖｅ Ｃｒｙｐｔｏｓｙｓｔｅｍ；ＥＣＣ）といったように、暗号化と復号とに用いる鍵を異なるものとし、秘密に保つ必要がある共通鍵を特定の１人が持てばよいいわゆる公開鍵暗号化方式を採用したセキュリティの高いシステムが要求されつつあり、公開鍵を用いた署名生成及び署名検証を行う非接触型ＩＣカードの開発も多く試みられている。
【０００８】
しかしながら、公開鍵暗号化方式は、共通鍵暗号化方式に比べ、セキュリティ性が極めて向上するものの、演算量が非常に膨大となることから、これをハードウェアによって実装する際には、回路規模が数十倍に増大し、規模が増大した回路に供給する電力も必然的に増大することになる。特に、各演算処理が同時に行われた場合には、これら演算処理が行われる回路で消費される瞬時電力の増大を招く。
【０００９】
そのため、このような公開鍵暗号化方式を採用した非接触型ＩＣカードにおいては、回路規模、消費電力、及びコストの面で十分な特性を得ることができなかった。特に、非接触型ＩＣカードにおいては、限られた電力の多くを、暗号化処理を行うための回路に供給する必要があり、通信距離が数ミリ程度と短いものしか実用化されていない実情である。さらに、瞬時電力が予め制限された電力を上回った場合には各種演算処理が停止し、再度演算処理がやり直されることとなり、非接触型ＩＣカードにおける処理の遅延化を招く問題も生じている。
【００１０】
図１４は、縦軸を消費電力Ｗ、横軸を処理時刻Ｔとし、各処理における消費電力、及びこれら消費電力が加算された非接触型ＩＣカード全体における消費電力を模式的に比較した図である。同図（Ａ）乃至（Ｃ）は、ゲート、算出されたハッシュ値が格納されるＡＬＵ−ＲＡＭ、及びＲＡＭのそれぞれにおける処理に際して消費される消費電力を個別に示した図であり、同図（Ｄ）はこれら各処理における消費電力を加算した該非接触型ＩＣカード全体の消費電力を示す図である。同図（Ａ）乃至（Ｃ）によれば、処理時刻ｔ０において、ゲート、ＡＬＵ ＲＡＭ、及びＲＡＭにおいて同時に処理動作が行われ、これら各処理における消費電力が加算された該非接触型ＩＣカード全体の消費電力は、同図（Ｄ）に示すように制限電力を瞬間的に超える場合がある。非接触型ＩＣカード全体としての消費電力が制限電力を超えると、各種処理動作を停止した後、再度処理動作が行われることとなり、消費電力が制限電力を超える時点までに行われた各種処理が無駄なものとなる。
【００１１】
さらに、消費電力が制限電力を超える毎に再度処理動作が行われると、該非接触型ＩＣカードにおける処理を高速で行うことが難しくなり、各種処理を高速で行うことを求められる非接触型ＩＣカードでは重大な問題となる。特に、ＡＬＵＲＡＭにアクセスするに際しては、２〜３ｎｓｅｃの如き短時間に消費される瞬時電力が大きく、これと同時に他の処理動作が行われると非接触型ＩＣカード全体の瞬時電力が制限電力を超え、各種処理動作に遅延が生じる。
【００１２】
このように、非接触型ＩＣカードにおいては、セキュリティの面で強固であり公開鍵暗号化方式を採用することが期待されているものの、供給可能な電力やチップサイズ等の制限があるだけでなく、実装することが極めて困難であるうえ、消費電力の制限により高速処理を行うことが困難であった。
【００１３】
よって、本発明は、このような実情に鑑みてなされたものであり、回路規模を削減し、瞬時電力が低減された状態のもとに高速且つ安全に公開鍵を用いた署名生成及び署名検証を可能とする暗号化装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上述した目的を達成する本発明にかかる暗号化装置は、公開鍵暗号化方式による暗号化処理を行う暗号化装置であって、公開鍵暗号化方式による暗号化処理を行う公開鍵暗号化処理手段と、公開鍵暗号化処理手段によって用いるハッシュ値を生成するハッシュ値生成手段と、ハッシュ値を格納する記憶手段とを備え、少なくとも、ハッシュ値生成手段が記憶手段にアクセスするに際して、公開鍵暗号化処理手段における各種演算処理を制限することを特徴としている。消費電力が比較的大きい処理動作を行うに際して、他の動作を一時的に制限することにより瞬時電力を低減し、電力を限界値以下に消費電力を抑制することにより、各種処理動作を停止させることなく高速処理を行うことができる。
【００１５】
このような本発明にかかる暗号化装置においては、公開鍵暗号化処理手段が、演算用の値を保持するためのレジスタ及び結果を取り込むためのレジスタからなるレジスタ群を有し、少なくとも、ハッシュ値生成手段における演算用の値を保持するためのレジスタ及び結果としてのハッシュ値を取り込むためのレジスタからなるレジスタ群を、公開鍵暗号化処理手段におけるレジスタ群と共用し、処理モードに応じて、動作させるハードウェアを時分割に切り替える。従って、各種処理動作を行うハードウェアを時分割で動作させることにより、瞬時電力を低減することができ、消費電力が制限電力を超えることにより処理動作が停止させられることがなく、高速処理を行うことが可能となる。
【００１６】
また、この本発明にかかる暗号化装置においては、公開鍵暗号化処理手段によって暗号化処理を行う際に必要となる乱数を生成するために、共通鍵暗号化方式による暗号化処理を行う共通鍵暗号化処理手段を備え、共通鍵暗号化処理手段におけるデータを保持するレジスタ及び鍵データを保持するレジスタからなるレジスタ群を、公開鍵暗号化処理手段におけるレジスタ群と共用する。
【００１７】
このような本発明にかかる暗号化装置においては、公開鍵暗号化処理手段が、公開鍵暗号化方式による暗号化処理に際する各種演算処理を行う公開鍵暗号化演算処理コア手段を有し、ハッシュ値生成手段は、ハッシュ値の生成処理に際する各種演算処理を行うハッシュ値演算処理コア手段を有し、公開鍵暗号化演算処理コア手段と、ハッシュ値演算処理コア手段とを共用する。
【００１８】
さらに、この本発明にかかる暗号化装置において、公開鍵暗号化演算処理コア手段における加算手段と、ハッシュ値演算処理コア手段における加算手段とを共用する。
【００１９】
このような本発明にかかる暗号化装置は、公開鍵暗号化処理手段は、ビット幅を可変とするためのバス切り替えスイッチを有し、ハッシュ値生成手段におけるバス切り替えスイッチを、公開鍵暗号化処理手段におけるバス切り替えスイッチと共用する。
【００２０】
さらにまた、この本発明にかかる暗号化装置において、公開鍵暗号化処理手段によって暗号化処理を行う際に必要となる乱数を生成するために、共通鍵暗号化方式による暗号化処理を行う共通鍵暗号化処理手段を備え、共通鍵暗号化処理手段におけるバス切り替えスイッチを、公開鍵暗号化処理手段におけるバス切り替えスイッチと共用する。
【００２１】
このような本発明にかかる暗号化装置は、ハッシュ値生成手段は、生成したハッシュ値を記憶手段に格納するに際して、公開鍵暗号化処理手段によって用いられるアドレスに該ハッシュ値を格納し、公開鍵暗号化処理手段は、記憶手段に格納されたハッシュ値を読み出す。
【００２２】
このような本発明にかかる暗号化装置は、共通鍵暗号化処理手段を備える場合には、公開鍵暗号化処理手段による暗号化処理とハッシュ値生成手段によるハッシュ値生成処理との間のみならず、この共通鍵暗号化処理手段による暗号化処理との間でも、バス切り替えスイッチを時分割共用する。
【００２３】
このような本発明にかかる暗号化装置は、ハッシュ値生成手段によって生成されたハッシュ値を、公開鍵暗号化処理手段による次回の暗号化処理にて用いるためにデータ転送することなく、記憶手段を介して受け渡す。
【００２４】
【発明の実施の形態】
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。
【００２５】
この実施の形態は、例えば、通信機能を集積回路化した非接触型半導体メモリカードといったカード状のデバイス（以下、非接触型ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）カードという。）等に適用することができるものであって、通信相手の正当性を認証するための相互認証処理や、データ通信の安全性を確保するための暗号化処理の機能を、ハードウェアによって実装した暗号化装置である。特に、この暗号化装置は、いわゆる公開鍵暗号化方式を採用するものであって、暗号処理を行うに際して生成されるハッシュ値を記憶させるときに、瞬時電力の増大を招くことがないようにその他の各種処理を制限し、瞬時電力が低減された状態のもとに高速且つ安全に公開鍵を用いた署名生成及び署名検証を可能とするものである。
【００２６】
さらに、各種処理を行うための各ハードウェアを当該各種処理間で共用して時分割処理を行うことにより、瞬時電力を低減することができるとともに、回路規模を削減して極めて少ない電力消費のもとに高速且つ安全に公開鍵を用いた署名生成及び署名検証を可能とするものである。
【００２７】
なお、以下では、説明の便宜上、暗号化装置は、公開鍵暗号化方式として、いわゆる楕円曲線暗号化方式（Ｅｌｌｉｐｔｉｃ Ｃｕｒｖｅ Ｃｒｙｐｔｏｓｙｓｔｅｍ；ＥＣＣ）を採用し、認証やディジタル署名等に用いるハッシュ関数として、いわゆるＳＨＡ−１（Ｓｅｃｕｒｅ Ｈａｓｈ Ａｌｇｏｒｉｔｈｍ−１）を用い、さらに、暗号化処理を行う際に必要となる鍵生成の過程等において用いる乱数を、共通鍵暗号化方式の１つであるいわゆるＤＥＳ（Ｄａｔａ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）暗号化方式を用いて生成するものとして説明する。すなわち、暗号化装置は、公開鍵暗号化方式の一連の信号処理として、少なくとも、これら楕円曲線暗号化処理、ＳＨＡ−１処理、及びＤＥＳ暗号化処理を行うものとして説明する。
【００２８】
まず、暗号化装置において、楕円曲線暗号化処理、ＳＨＡ−１処理、及びＤＥＳ暗号化処理を時分割で行うに際して各ハードウェアを共用するための概念について説明する。
【００２９】
まず、暗号化装置においては、楕円曲線暗号化処理、ＳＨＡ−１処理、及びＤＥＳ暗号化処理のそれぞれを行うためのハードウェア構成要素としてのレジスタを共用する。すなわち、楕円曲線暗号化処理を行う暗号化エンジンにおけるハードウェア構成要素は、機能分析的に分解すると、図１（Ａ）に概念を示すように、レジスタ群と楕円曲線演算処理コア回路とに大別することができ、レジスタ群が当該ハードウェア構成要素の半分程度を占める。また、ＳＨＡ−１処理を行う暗号化エンジンにおけるハードウェア構成要素についても、機能分析的に分解すると、同図（Ｂ）に示すように、レジスタ群とＳＨＡ−１演算処理コア回路とに大別することができる。そこで、暗号化装置においては、同図（Ｃ）に示すように、楕円曲線暗号化処理及びＳＨＡ−１処理のそれぞれを行うためのハードウェア構成要素としてのレジスタを共用する。さらに、ＤＥＳ暗号化処理を行う暗号化エンジンにおけるハードウェア構成要素についても、機能分析的に分解すると、図示しないが、レジスタ群とＤＥＳ演算処理コア回路とに大別することができることから、暗号化装置においては、楕円曲線暗号化処理及びＳＨＡ−１処理に加え、ＤＥＳ暗号化処理を行うためのハードウェア構成要素としてのレジスタをも共用する。これにより、暗号化装置は、回路規模の削減を図ることが可能となる。
【００３０】
また、暗号化装置においては、ＳＨＡ−１処理を行うための演算処理コア回路と楕円曲線暗号化処理を行う演算処理コア回路とを共用する。すなわち、ハッシュ値を算出するＳＨＡ−１処理においては、高速に動作する加算器が設けられた演算処理コア回路が必要とされる。また、楕円曲線暗号化処理においても、演算処理コア回路に加算器が設けられる。そこで、暗号化装置においては、ＳＨＡ−１処理を行うための演算処理コア回路と楕円曲線暗号化処理を行う演算処理コア回路とにおける加算器等のゲート数が多いハードウェア構成要素を共用する。これにより、暗号化装置は、回路規模の削減を図ることが可能となる。
【００３１】
さらに、暗号化装置においては、暗号化エンジンにおけるバス切り替えスイッチ群とその他各種機能の切り替えスイッチとを共用する。すなわち、公開鍵暗号化方式における鍵長を可変とするためにはバスを切り替える必要があることから、楕円曲線暗号化処理を行う暗号化エンジンには、例えば３２ビット幅のスイッチが多数設けられる。これらのスイッチは、その構成上、ＳＨＡ−１処理やＤＥＳ暗号化処理を行うハードウェアにおいても共用可能である。そこで、暗号化装置においては、これらバス切り替えスイッチ群を、その他各種機能の切り替えスイッチとして流用する。これにより、暗号化装置は、回路規模の削減を図ることが可能となる。
【００３２】
さらにまた、暗号化装置においては、レジスタやメモリ等のハードウェアを時分割共用する。すなわち、暗号化装置における公開鍵暗号化方式の信号処理は、ＤＥＳ暗号化処理を用いた乱数の生成、ＳＨＡ−１処理によるハッシュ値の算出、及び楕円曲線暗号化処理における楕円曲線の算出に大別される。しかしながら、これらの処理は、同時には行うことができないものであることから、ハードウェアを共用する場合には必然的に時分割処理を行うことになる。そこで、暗号化装置においては、これを利用して、レジスタやメモリ等のハードウェアを各処理で時分割共用する。これにより、暗号化装置は、回路規模の削減と電力消費の削減とを図ることが可能となる。
【００３３】
このように、暗号化装置は、楕円曲線暗号化処理、ＳＨＡ−１処理、及びＤＥＳ暗号化処理を行うための各ハードウェアを共用し、時分割処理を行うものとして構成される。
【００３４】
さて、暗号化装置においては、具体的に実装するにあたって、各ハードウェアを共用するために、楕円曲線暗号化処理、ＳＨＡ−１処理、及びＤＥＳ暗号化処理を行うための各ハードウェアを共用しやすい構成にする必要がある。以下では、これらの楕円曲線暗号化処理、ＳＨＡ−１処理、及びＤＥＳ暗号化処理を行うための各ハードウェアを共用しやすい構成とした具体的な実装例について説明した後、これらの各ハードウェアを統合した具体的な暗号化装置の実装例について説明する。
【００３５】
まず、ＳＨＡ−１処理を行うためのハードウェアであるＳＨＡ−１処理回路について説明する。
【００３６】
ＳＨＡ−１処理回路は、ＳＨＡ−１処理を行うものである。ＳＨＡ−１とは、認証やディジタル署名等に用いられるハッシュ関数の１つであり、５１２ビットの任意の原文から１６０ビットの擬似乱数であるハッシュ値を発生する不可逆な一方向性関数である。ＳＨＡ−１は、原文が１ビットでも異なる場合には、全く異なるハッシュ値を出力することから、ハッシュ値を生成して通信経路の両端で比較することにより、通信途中で原文が改竄されたか否かを検出する用途に広く用いられる。具体的には、ＳＨＡ−１を用いたＳＨＡ−１処理においては、あるメッセージを送信する場合には、送信側がメッセージとこのメッセージに対するハッシュ値とを同時に送信し、受信側では受け取ったメッセージからハッシュ値を算出し、その結果得られたハッシュ値と送信側から送信されたハッシュ値とを比較することにより、データの改竄の有無を検証することができる。ＳＨＡ−１処理回路は、このようなＳＨＡ−１処理を行うものとして構成されるが、ここでは、いわゆるＦＩＰＳ（Ｆｅｄｅｒａｌ Ｉｎｆｏｒｍａｔｉｏｎ Ｐｒｏｃｅｓｓｉｎｇ Ｓｔａｎｄａｒｄ）に規定されているＳＨＡ−１のうち、回路規模が比較的小さくて済む”ＡＬＴＥＲＮＡＴＩＶＥ ＭＥＴＨＯＤ”を採用する。
【００３７】
この”ＡＬＴＥＲＮＡＴＩＶＥ ＭＥＴＨＯＤ”のアルゴリズムは、通常であれば８０個の３２ビット・ワード配列Ｗ（０），・・・，Ｗ（７９）を用いて行うＳＨＡ−１処理を少ないメモリ空間で実現するための代替手段であり、｛Ｗ（ｔ）｝を循環キューとみなし、１６個の３２ビット・ワード配列Ｗ（０），・・・，Ｗ（１５）を用いて行うものである。このアルゴリズムにおいては、５１２ビット長のブロックＭ（ｉ）毎に、以下の４つの工程が行われる。なお、以下における値ＭＡＳＫは、１６進数で０００００００Ｆとする。
【００３８】
まず、このアルゴリズムにおいては、第１の工程として、ブロックＭ（ｉ）を１６個のワードＷ（０），・・・，Ｗ（１５）に分割する。なお、ワードＷ（０）は、最も左側のワードである。
【００３９】
続いて、このアルゴリズムにおいては、はじめの５つのワードバッファを、それぞれ、Ａ，Ｂ，Ｃ，Ｄ，Ｅとし、次の５つのワードバッファを、それぞれ、Ｈ０，Ｈ１，Ｈ２，Ｈ３，Ｈ４とすると、第２の工程として、次式（１）に示す演算を行う。
【００４０】
【数１】
【００４１】
続いて、このアルゴリズムにおいては、第３の工程として、変数ｔを”０”から”７９”まで変化させ、次式（２）に示す演算を行う。
【００４２】
【数２】
【００４３】
なお、上式（２）におけるＳｎ（Ｘ）は、Ｘをワード値、ｎを０≦ｎ＜３２の整数としたときの循環左シフト操作を表すものである。また、上式（２）におけるＦ（ｔ；Ｂ，Ｃ，Ｄ）は、次式（３）に示す関数であり、Ｋ（ｔ）は、次式（４）に示す１６進数のワード定数列である。
【００４４】
【数３】
【００４５】
【数４】
【００４６】
そして、このアルゴリズムにおいては、第４の工程として、次式（５）に示す演算を行い、一連の処理を終了する。
【００４７】
【数５】
【００４８】
ここで、このような”ＡＬＴＥＲＮＡＴＩＶＥ ＭＥＴＨＯＤ”のアルゴリズムを一般的な形式で実装すると、ＳＨＡ−１処理回路は、図２に示すような構成となる。
【００４９】
すなわち、ＳＨＡ−１処理回路は、同図に示すように、図示しないＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）から供給される演算用の値をテンポラリに保持するシフトレジスタ群１０と、上述したワードバッファＡ，Ｂ，Ｃ，Ｄ，Ｅとしての５つのシフトレジスタと上述した値ＴＥＭＰを保持するシフトレジスタとからなり結果としてのハッシュ値を取り込むためのシフトレジスタ群２０と、初期値Ｈ０，Ｈ１，Ｈ２，Ｈ３，Ｈ４及び上式（４）に示した１６進数のワード定数列Ｋ（ｔ）を保持するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）３０と、結果としてのハッシュ値を格納するＡＬＵ ＲＡＭ（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ Ｌｏｇｉｃａｌ Ｕｎｉｔ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）４０とを備えるとともに、上述したアルゴリズムにおける各種演算を行うための各種演算処理回路を備える。なお、同図におけるＭＵＸ０，ＭＵＸ３，ＭＵＸ４，ＭＵＸ５は、それぞれ、バス切り替えスイッチである。
【００５０】
ここで、ＳＨＡ−１処理回路においては、回路規模を考慮すると、上式（２）中、値ＴＥＭＰの算出式、すなわち、次式（６）に示す演算を実行する３２ビット５入力の加算器が最も回路規模の増大を招来する要因となる。そこで、ＳＨＡ−１処理回路としては、楕円曲線暗号化処理の演算時間に比べてＳＨＡ−１処理の演算時間が無視できるほど短いことを利用して、図３に示すように、３２ビット２入力の加算器を４回用いることにより、回路規模を削減することが可能となる。
【００５１】
【数６】
【００５２】
この場合、ＳＨＡ−１処理回路においては、図２に示した構成の場合に比べ、演算時間が約４〜５倍程度になるものの、楕円曲線暗号化処理の演算時間に比べれば十分短時間であることから、実用上は何らの支障も招来せず、サイズが膨大なデータやストリームに対してＳＨＡ−１処理を施すような特殊な場合を除けば、十分な性能を得ることが可能である。
【００５３】
なお、ＳＨＡ−１処理回路においては、後述するように、楕円曲線暗号化処理の際に使用する加算器と兼用することにより、当該ＳＨＡ−１処理回路における加算器そのものが不要となることから、さらに大幅な回路規模の削減を図ることが可能となる。
【００５４】
また、ＳＨＡ−１処理回路においては、上式（２）中、ワードＷ［ｓ］の算出式、すなわち、次式（７）に示す演算を実行する際に、必ず３２ビット×１６段のシフトレジスタが必要となることがわかる。
【００５５】
【数７】
【００５６】
さらに、ＳＨＡ−１処理回路においては、上式（２）中、ワードバッファＡ，Ｂ，Ｃ，Ｄ，Ｅの算出式、すなわち、次式（８）に示す演算を実行する際にも、少なくとも３２ビット×５〜６段のシフトレジスタが必要となる。
【００５７】
【数８】
【００５８】
ここで、楕円曲線暗号化処理を行うためのハードウェアである楕円曲線暗号化処理回路においては、後述するように、段数が可変とされる３２ビット×７段のシフトレジスタ群が３組設けられることから、ＳＨＡ−１処理回路においては、これらのシフトレジスタを流用することにより、当該ＳＨＡ−１処理回路に専用のシフトレジスタを設ける必要がなくなり、さらに大幅な回路規模の削減を図ることが可能となる。結果的に、暗号化装置においては、通常であれば６００００ゲート以上からなるＳＨＡ−１処理回路を、楕円曲線暗号化処理回路に対して２０００ゲート程度の追加回路のみで実現することができる。
【００５９】
さて、このようなＳＨＡ−１処理回路は、図４及び図５に示すような一連の工程を経ることにより、基本動作を行う。なお、ここでは、先に図２に示した構成からなるＳＨＡ−１処理回路の基本動作について説明する。
【００６０】
まず、ＳＨＡ−１処理回路は、図４に示すように、ステップＳ１において、変数ｔを”０”とする。
【００６１】
続いて、ＳＨＡ−１処理回路は、ステップＳ２において、シフトレジスタ群１０における各シフトレジスタに対して、パディングされたデータのうち、３２×１６ブロック（＝５１２ビット）からなる先頭のデータをロードする。
【００６２】
続いて、ＳＨＡ−１処理回路は、ステップＳ３において、バス切り替えスイッチＭＵＸ０を、演算処理回路Ｗ［ｓ］の出力側に切り替える。
【００６３】
続いて、ＳＨＡ−１処理回路は、ステップＳ４において、初期値Ｈ０，Ｈ１，Ｈ２，Ｈ３，Ｈ４をＲＯＭ３０から読み出し、バス切り替えスイッチＭＵＸ４、加算器、及びシフトレジスタ群２０における値ＴＥＭＰを保持するシフトレジスタを介して、シフトレジスタ群２０におけるワードバッファＡ，Ｂ，Ｃ，Ｄ，Ｅとしての各シフトレジスタに対して順次ロードする。
【００６４】
続いて、ＳＨＡ−１処理回路は、ステップＳ５において、値ＴＥＭＰとしてオールゼロをセットする。
【００６５】
続いて、ＳＨＡ−１処理回路は、ステップＳ６において、バス切り替えスイッチＭＵＸ５を制御して、次式（９）に示すように、加算器によって４回に分けた加算処理を行うことにより、上式（６）に示した演算と等価な演算を行い、値ＴＥＭＰを算出する。
【００６６】
【数９】
【００６７】
続いて、ＳＨＡ−１処理回路は、ステップＳ７において、バス切り替えスイッチＭＵＸ３を、演算処理回路Ｓ３０の出力側に切り替え、各シフトレジスタに保持されている値ＴＥＭＰ，Ａ．Ｂ．Ｃ．Ｄ．Ｅを、それぞれ、１クロック分だけ右にシフトする。これにより、ＳＨＡ−１処理回路は、上式（８）に示した各値を得ることができる。
【００６８】
続いて、ＳＨＡ−１処理回路は、ステップＳ８において、シフトレジスタ群１０における各シフトレジスタに保持されている値を、それぞれ、１クロック分だけ右にシフトする。
【００６９】
続いて、ＳＨＡ−１処理回路は、ステップＳ９において、変数ｔが”７９”に到達したか否かを判定する。ここで、ＳＨＡ−１処理回路は、変数ｔが”７９”に到達していないものと判定した場合には、ステップＳ１０へと処理を移行し、変数とを”１”だけインクリメントした後、ステップＳ２乃至ステップＳ８の処理を繰り返す。すなわち、ＳＨＡ−１処理回路は、ステップＳ２乃至ステップＳ８の処理を、変数ｔを”０”から”７９”まで変化させて行う。
【００７０】
一方、ＳＨＡ−１処理回路は、変数ｔが”７９”に到達したものと判定した場合には、ステップＳ１１へと処理を移行し、バス切り替えスイッチＭＵＸ３を、演算処理回路Ｓ３０の出力側とは反対側に切り替えるとともに、バス切り替えスイッチＭＵＸ４を、ＲＯＭ３０の出力側に切り替え、さらに、バス切り替えスイッチＭＵＸ５の出力をワードバッファＥとしてのシフトレジスタからの出力とすることにより、ワードバッファＡ，Ｂ，Ｃ，Ｄ，Ｅとしての各シフトレジスタに保持されている値に対して、それぞれ、初期値Ｈ０，Ｈ１，Ｈ２，Ｈ３，Ｈ４を加算器によって加算する。
【００７１】
続いて、ＳＨＡ−１処理回路は、ステップＳ１１における加算器による演算結果が、値ＴＥＭＰを保持するシフトレジスタに供給されることから、ステップＳ１２において、上式（５）の演算を実現するように、各シフトレジスタに保持されている値を、それぞれ、６クロック分だけ右にシフトする。
【００７２】
そして、ＳＨＡ−１処理回路は、図５に示すように、ステップＳ１３において、ワードバッファＡ，Ｂ，Ｃ，Ｄ，Ｅとしての各シフトレジスタに保持されている値を、それぞれ、ＡＬＵ ＲＡＭ４０に格納する。
【００７３】
続いて、ＳＨＡ−１処理回路は、ステップＳ１４において、パディングの結果が５１２ビットであるか否かを判定する。
【００７４】
ここで、ＳＨＡ−１処理回路は、パディングの結果が５１２ビットであるものと判定した場合には、ステップＳ１３においてＡＬＵ ＲＡＭ４０に格納された値が、最終的なハッシュ値となることから、そのまま一連の処理を終了する。
【００７５】
一方、ＳＨＡ−１処理回路は、パディングの結果が５１２ビットでない、すなわち、５１２ビットを超えるものと判定した場合には、ステップＳ１５において、パディングしたデータが全てシフトレジスタ群１０における各シフトレジスタに対してロードされて処理が終了したか否かを判定する。
【００７６】
ここで、ＳＨＡ−１処理回路は、パディングしたデータが全てシフトレジスタ群１０における各シフトレジスタに対してロードされておらず処理が終了していないものと判定した場合には、ステップＳ１６において、ステップＳ１３における状態を保持しつつ、次の５１２ビットのデータをシフトレジスタ群１０における各シフトレジスタに対してロードする。
【００７７】
続いて、ＳＨＡ−１処理回路は、ステップＳ１７において、バス切り替えスイッチＭＵＸ４を、ＡＬＵ ＲＡＭ４０の出力側に切り替え、ステップＳ１３においてＡＬＵ ＲＡＭ４０に格納された値を、それぞれ、ワードバッファＡ，Ｂ，Ｃ，Ｄ，Ｅとしての各シフトレジスタに対してロードする。
【００７８】
続いて、ＳＨＡ−１処理回路は、ステップＳ１８において、バス切り替えスイッチＭＵＸ０を、演算処理回路Ｗ［ｓ］の出力側に切り替え、図４中ステップＳ５からの処理を繰り返す。
【００７９】
そして、ＳＨＡ−１処理回路は、ステップＳ１５における判定の結果、パディングしたデータが全てシフトレジスタ群１０における各シフトレジスタに対してロードされて処理が終了したものと判定した場合には、ステップＳ１３においてＡＬＵ ＲＡＭ４０に格納された値が、最終的なハッシュ値となることから、そのまま一連の処理を終了する。
【００８０】
ＳＨＡ−１処理回路は、このような一連の処理を行うことにより、ハッシュ値を生成する。
【００８１】
つぎに、楕円曲線暗号化処理を行うためのハードウェアである楕円曲線暗号化処理回路について説明する。
【００８２】
楕円曲線暗号化処理回路は、楕円曲線暗号化処理を行うものである。楕円曲線暗号化とは、暗号化と復号とに異なる通信鍵を用いる公開鍵暗号化アルゴリズムの１つであり、１６０ビット長の鍵を用いることにより、１０２４ビット長の鍵を用いたいわゆるＲＳＡ（Ｒｉｖｅｓｔ−Ｓｈａｍｉｒ−Ａｄｌｅｍａｎ）暗号化方式と同等の性能を発揮する暗号化方式である。暗号化装置において、楕円曲線暗号化処理回路は、いわゆるモンゴメリー（Ｍｏｎｔｇｏｍｅｒｙ）法を用いて構成される。すなわち、楕円曲線暗号化処理回路は、図６に示すように、図示しないＣＰＵから供給される演算用の値をテンポラリに保持する３２ビット幅のシフトレジスタ群５０，６０と、結果を取り込むためのシフトレジスタ群７０と、主に３２ビット幅の入力を有する図示しない加算器、減算器、及び乗算器を内部に有する楕円曲線演算処理コア回路８０とを備える。なお、同図におけるＭＵＸ０，ＭＵＸ１，ＭＵＸ２は、それぞれ、バス切り替えスイッチである。
【００８３】
このような楕円曲線暗号化処理回路においては、モンゴメリー法と称される特殊な手法を用いて処理の高速化及び回路規模の削減を実現する。モンゴメリー法による楕円曲線演算処理コア回路８０は、主に、加算器、減算器、及び乗算器の組み合わせ回路によって構成され、演算のステップ毎に３２ビット幅のデータ同士の処理を行う。そこで、暗号化装置においては、回路規模の削減を図るために、上述したように、楕円曲線演算処理コア回路８０の内部に設けられる加算器を、ＳＨＡ−１処理回路における加算器と共用する。
【００８４】
さらに、モンゴメリー法による楕円曲線演算処理コア回路８０と、これと共用されるＳＨＡ―１処理回路を構成する乗算器による処理においては、加算器及び減算器が処理に要する処理時間に比べて乗算器が処理に要する処理時間は大きい。従って、これに伴う処理の遅延は、ゲートにおいて消費される消費電力が鋭いピークを持つことを抑制し、ゲートにおける瞬時電力を低減することが可能となる。
【００８５】
また、楕円曲線暗号化処理回路においては、３組の３２ビット幅のシフトレジスタ群５０，６０，７０が設けられるが、例えば１６０ビット幅、１９２ビット幅、又は２２４ビット幅にも対応するために、各シフトレジスタ群５０，６０，７０のそれぞれに対応して、ビット幅を可変とするためのバス切り替えスイッチＭＵＸ０，ＭＵＸ１，ＭＵＸ２が設けられる。すなわち、楕円曲線暗号化処理回路においては、１６０ビット幅、１９２ビット幅、又は２２４ビット幅にも対応するために、３組の３２ビット幅のシフトレジスタ群５０，６０，７０が、それぞれ、５，６，７段に切り替え可能に構成される。
【００８６】
この具体例としては、図７（Ａ）にシフトレジスタ群６０の近傍の要部構成を示すように、入力と、５段目、６段目、及び７段目のシフトレジスタのそれぞれからの出力とのうち、いずれか１つの信号を、バス切り替えスイッチＭＵＸ１からの出力とするように、シフトレジスタ群６０における各シフトレジスタのうち、右側のシフトレジスタから個数を可変とするものが考えられる。また、他の具体例としては、図７（Ｂ）にシフトレジスタ群６０の近傍の要部構成を示すように、入力と、７段目のシフトレジスタのそれぞれからの出力とのうち、いずれか１つの信号を出力とするバス切り替えスイッチＭＵＸ１を設けるとともに、１段目のシフトレジスタの後段にバス切り替えスイッチＭＵＸ２を設け、さらに、２段目のシフトレジスタの後段にバス切り替えスイッチＭＵＸ３を設けるといったように、シフトレジスタ群６０における各シフトレジスタのうち、左側のシフトレジスタから個数を可変とするものが考えられる。なお、楕円曲線暗号化処理回路においては、シフトレジスタ群５０，７０についても、同様に構成することができる。
【００８７】
このように、楕円曲線暗号化処理回路においては、３組の３２ビット幅のシフトレジスタ群５０，６０，７０のそれぞれに対応して、ビット幅を可変とするためのバス切り替えスイッチＭＵＸ０，ＭＵＸ１，ＭＵＸ２が設けられる。そこで、暗号化装置においては、回路規模の削減を図るために、上述したように、楕円曲線暗号化処理回路におけるシフトレジスタ群５０，６０，７０と、ＳＨＡ−１処理回路におけるシフトレジスタとを共用するとともに、楕円曲線暗号化処理回路におけるバス切り替えスイッチＭＵＸ０，ＭＵＸ１，ＭＵＸ２と、ＳＨＡ−１処理回路におけるバス切り替えスイッチとを共用する。
【００８８】
さらに、上述したＳＨＡ−１処理回路は、先に図３に示したように構成すると、３２ビット幅のシフトレジスタ群を用いて構成することができる。このようなＳＨＡ−１処理回路において、最終的な結果としてのハッシュ値や演算途中経過の値を保持するシフトレジスタは、先に図２に示したように、ＡＬＵ ＲＡＭに代替することができる。したがって、暗号化装置においては、楕円曲線暗号化処理回路における演算処理で用いる図示しないＡＬＵ ＲＡＭとＳＨＡ−１処理回路におけるＡＬＵ ＲＡＭとを共用する。これにより、暗号化装置においては、回路規模を抑制するのみならず、次回の楕円曲線暗号化処理にて用いるハッシュ値をＡＬＵ ＲＡＭに即座に格納することから、データ転送の手間を省略し、処理の高速化を図ることも可能となる。
【００８９】
また、楕円曲線暗号化処理回路にて算出された値や、ＳＨＡ―１処理回路における最終的な結果としてのハッシュ値や演算途中の値をＡＬＵ ＲＡＭに格納するために、楕円曲線暗号化処理回路やＳＨＡ―１処理回路がＡＬＵ ＲＡＭにアクセスするに際しては、消費される電力が当該暗号化処理回路における他の各種信号処理において消費される電力のピークに比べてその電力のピークが大きい。そこで、後述するように、楕円曲線暗号化処理回路やＳＨＡ―１処理回路がＣＰＵやＲＡＭからデータを受け取るに際してのゲートを制御し、ＡＬＵ ＲＡＭへのアクセス以外の各種処理を制限することにより、ＡＬＵ ＲＡＭへのアクセスと、他の各種処理とを時分割にて行い、該暗号化処理回路にて消費される消費電力のピークを低減することが可能となる。
【００９０】
また、楕円曲線暗号化処理回路やＳＨＡ―１処理回路へのゲートが制限されるに際して、これら処理回路がＣＰＵからの指示に関するデータを受け取ることなく処理を行うために、これら処理回路は自立的に処理を行うことができる。従って、該暗号化処理装置全体における瞬時電力を低減することができ、瞬時電力が制限電力を超えた場合における再処理動作を行うことを低減することができ、処理を高速に行うことが可能となる。
【００９１】
最後に、ＤＥＳ暗号化処理を行うためのハードウェアであるＤＥＳ暗号化処理回路について説明する。
【００９２】
ＤＥＳ暗号化処理回路は、ＤＥＳ暗号化処理を行うものである。ＤＥＳ暗号化とは、暗号化と復号とに同じ通信鍵を用いる共通鍵暗号化アルゴリズムの１つである。暗号化装置において、ＤＥＳ暗号化処理回路は、ＤＥＳ暗号化処理を３重に行ういわゆるトリプルＤＥＳ暗号化処理を行うものとして構成される。
【００９３】
ここで、ＤＥＳ暗号化処理回路においては、トリプルＤＥＳ暗号化処理を行うことから、通常のシングルＤＥＳ暗号化処理を行う場合に比べ、鍵データを保持するシフトレジスタ群の規模が大きくなり、ビット列に対してＤＥＳ暗号化処理を施す際の連鎖技法であるいわゆるＣＢＣ（Ｃｉｐｈｅｒ Ｂｌｏｃｋ Ｃｈａｉｎｉｎｇ）モードを行う際にも、シフトレジスタ群が必要となる。したがって、ＤＥＳ暗号化処理回路においては、これらのシフトレジスタ群をゲート換算すると、いわゆるＳボックスに比較しても大きく、全体として回路規模を増大させる要因となる。
【００９４】
ところで、トリプルＤＥＳ暗号化処理は、１つのＤＥＳ演算処理コア回路を用いて、鍵データを３種類に変化させて３回演算処理を行うことによって実行される。そこで、ＤＥＳ暗号化処理回路としては、いわゆるＴｙｐｅ Ａの非接触型ＩＣカードに適用する場合には、先に図６に示した楕円曲線暗号化処理回路におけるシフトレジスタ群７０を、この鍵データを保持するシフトレジスタ群として用いれば、楕円曲線暗号化処理回路に対する追加回路として、６４ビット幅又は３２ビット幅のバス切り替えスイッチを１つだけ設けるだけでよい。ここで、バス切り替えスイッチは、楕円曲線暗号化処理回路にも設けられていることから、ＤＥＳ暗号化処理回路としては、このバス切り替えスイッチを流用すれば追加回路も不要となる。一方、ＤＥＳ暗号化処理回路としては、いわゆるＴｙｐｅ Ｂの非接触型ＩＣカードに適用する場合には、予め３種類の鍵データを用意しておき、シングルＤＥＳ暗号化処理を行う毎に、２個のシフトレジスタ分だけシフトして鍵データを交換することにより、Ｔｙｐｅ Ａの場合と同様な動作を行うことができる。また、ＤＥＳ暗号化処理回路においては、データを保持するシフトレジスタや結果を保持するシフトレジスタについても、楕円曲線暗号化処理回路におけるシフトレジスタ群と共用することができることから、非常に僅かな追加回路でトリプルＤＥＳ暗号化処理を行うことが可能となる。
【００９５】
このようなＤＥＳ暗号化処理回路は、具体的には、図８に示すように構成することができる。すなわち、ＤＥＳ暗号化処理回路は、図示しないＣＰＵから供給されるデータを保持する３２ビット幅のシフトレジスタ群９０と、鍵データを保持するシフトレジスタ群１００と、ＤＥＳ演算処理コア回路１２０を有する演算処理回路１１０とを備える。なお、同図におけるＭＵＸ，ＭＵＸ０は、それぞれ、バス切り替えスイッチである。
【００９６】
ＤＥＳ暗号化処理回路においては、本来であれば６４ビット幅のバッファを必要とするところ、３２ビット幅のシフトレジスタ群９０，１００でまかなうことができる。また、ＤＥＳ暗号化処理回路においては、トリプルＤＥＳ暗号化処理に用いる鍵データの交換を行うためにバス切り替えスイッチを用いず、巡回させる形式とすることにより、バス切り替えスイッチを不要としている。このように、ＤＥＳ暗号化処理回路は、上述した楕円曲線暗号化処理回路に対して、ＤＥＳ演算処理コア回路１２０を含む演算処理回路１１０以外には殆ど追加回路を必要とせず、大幅に回路規模を削減することが可能となる。
【００９７】
さて、以上では、各部を共用しやすい構成としたＳＨＡ−１処理回路、楕円曲線暗号化処理回路、及びＤＥＳ暗号化処理回路について説明したが、以下では、これらのＳＨＡ−１処理回路、楕円曲線暗号化処理回路、及びＤＥＳ暗号化処理回路を統合して暗号化装置を構成することを考える。
【００９８】
先に図２に示したＳＨＡ−１処理回路、図６に示した楕円曲線暗号化処理回路、及び図８に示したＤＥＳ暗号化処理回路を、それぞれ、重ね合わせると、共通の構成部位が極めて多く存在することがわかる。したがって、暗号化装置は、図９に示すように構成することができる。
【００９９】
すなわち、暗号化装置は、同図に示すように、２つのシフトレジスタ群２００，２１０と、先に図２に示したＳＨＡ−１処理回路におけるＲＯＭ３０に相当するＲＯＭ２２０と、先に図２に示したＳＨＡ−１処理回路におけるＡＬＵ ＲＡＭ４０及び先に図６に示した楕円曲線暗号化処理回路における楕円曲線演算処理コア回路８０として機能するモンゴメリー演算回路２３０と、先に図８に示したＤＥＳ暗号化処理回路における演算処理回路１１０に相当する演算処理回路２４０と、ＳＨＡ−１処理における各種演算を行うための上述した各種演算処理回路とを備える。なお、同図においては、シフトレジスタ群２００と演算処理回路２４０との配線については図示を省略している。
【０１００】
より具体的には、暗号化装置においては、先に図２に示したＳＨＡ−１処理回路におけるシフトレジスタ群１０と、先に図６に示した楕円曲線暗号化処理回路におけるシフトレジスタ群５０，６０と、先に図８に示したＤＥＳ暗号化処理回路におけるシフトレジスタ群９０，１００とを、シフトレジスタ群２００として共用する。また、暗号化装置においては、先に図２に示したＳＨＡ−１処理回路におけるシフトレジスタ群２０と、先に図６に示した楕円曲線暗号化処理回路におけるシフトレジスタ群７０とを、シフトレジスタ群２１０として共用する。
【０１０１】
さらに、暗号化装置においては、モンゴメリー演算回路２３０とＳＨＡ−１処理にて用いられる加算器とを、バス切り替えスイッチＭＵＸを介して接続することにより、楕円曲線暗号化処理にて用いられる加算器を削減している。
【０１０２】
さらにまた、暗号化装置においては、先に図２に示したＳＨＡ−１処理回路におけるバス切り替えスイッチＭＵＸ０と、先に図６に示した楕円曲線暗号化処理回路におけるバス切り替えスイッチＭＵＸ０と、先に図８に示したＤＥＳ暗号化処理回路におけるバス切り替えスイッチＭＵＸ０とを共用するとともに、先に図６に示した楕円曲線暗号化処理回路におけるバス切り替えスイッチＭＵＸ１と、先に図８に示したＤＥＳ暗号化処理回路におけるバス切り替えスイッチＭＵＸ０とを共用する。
【０１０３】
このように、暗号化装置においては、ＳＨＡ−１処理回路、楕円曲線暗号化処理回路、及びＤＥＳ暗号化処理回路における各部を共用することができ、後述する各処理モードに応じて動作させるハードウェアを時分割に切り替えることにより、本来必要とされるゲート数の約１／２程度のゲート数にまで回路規模を削減することができる。また、暗号化装置においては、回路規模の削減にともない、消費電力も約１／２程度にまで削減することができる。
【０１０４】
さらに、後述するＡＬＵ ＲＡＭへのアクセスが行われるに際して、他の各種処理を制限することにより該暗号化処理装置全体で消費される電力の瞬時電力を低減することができる。特に、楕円暗号化処理回路やＳＨＡ―１処理回路にて演算された結果である値やハッシュ値を格納するＡＬＵ ＲＡＭへアクセスするに際しては、他の各種処理に比べて消費される瞬時電力が大きいことから、各種処理モードに応じて動作させるハードウェアを時分割で動作させることにより瞬時電力のピークを低減し、瞬時電力が制限電力を超えることによる再処理動作を行うことなく、高速な処理を可能とする。
【０１０５】
さらに、暗号化装置においては、これらの各部を制御する図示しないＣＰＵの負荷も削減することができる。例えば、暗号化装置においては、ＳＨＡ−１処理によって算出されたハッシュ値のＡＬＵ ＲＡＭ上における格納場所を、楕円曲線暗号化処理にて用いられるアドレスに予め設定しておくことにより、ＳＨＡ−１処理によるハッシュ値の算出後に、そのまま楕円曲線暗号化処理へと即座に移行することができることから、署名生成及び署名検証等の一連の動作の大半をハードウェアによって高速に実行することができる。したがって、暗号化装置においては、ＣＰＵの負荷を削減することができ、さらには、ソフトウェアの改竄等による攻撃に対する耐性も強固となる。通常、暗号化処理においては、途中の演算結果の授受をＣＰＵに委任した場合には、ソフトウェアを改竄することによって容易に成りすましを許容してしまう一方で、暗号化装置においては、このような演算途中におけるＣＰＵの介入による改竄を回避することができる。
【０１０６】
さて、以下では、このような暗号化装置を適用した応用例について説明する。
【０１０７】
暗号化装置は、上述したように、非接触型ＩＣカードに適用することができる。
【０１０８】
非接触ＩＣカードは、例えば図１０に示すように、各部を制御するＣＰＵ３００と、このＣＰＵ３００のワークエリアとして機能するメモリであって例えば２ＫＢ程度の容量を有するＲＡＭ３１０と、各種プログラム等を記憶する読み出し専用のメモリであって例えば３２ＫＢ程度の容量を有するＲＯＭ３２０と、電気的に書き換え可能とされるメモリであって例えば９ＫＢ程度の容量を有するＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）３３０と、電源回路等のアナログブロック３４０と、無線通信を行うためのＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）ブロック３５０と、上述した楕円曲線暗号化処理、ＳＨＡ−１処理、及びトリプルＤＥＳ暗号化処理を行う暗号化装置に相当するＥＣＣ／ＳＨＡ１／ＤＥＳブロック３６０と、例えば１ＫＢ程度の容量を有する上述したＡＬＵ ＲＡＭ３７０と、テスター用のランドからなるテストブロック３８０と、ＣＰＵ３００と各部との間でデータの授受を行うためのバスであるＣＰＵインターフェース３９０とを集積回路化したいわゆるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）として構成される。
【０１０９】
このような非接触型ＩＣカードは、先に図９に示した暗号化装置がＥＣＣ／ＳＨＡ１／ＤＥＳブロック３６０として組み込まれたものである。非接触ＩＣカードは、ＣＰＵ３００の制御のもとに、ＥＣＣ／ＳＨＡ１／ＤＥＳブロック３６０を動作させ、楕円曲線暗号化処理、ＳＨＡ−１処理、及びトリプルＤＥＳ暗号化処理を行う。このとき、非接触型ＩＣカードは、上述したように、各処理モードに応じて、動作させるハードウェアを時分割に切り替える。
【０１１０】
この時分割動作を具体的に説明するために、図１１に示すように、各部を機能的に表現する。なお、同図においては、アナログブロック３４０については図示を省略するとともに、説明の便宜上、ＥＣＣ／ＳＨＡ１／ＤＥＳブロック３６０を、楕円曲線暗号化処理及びＳＨＡ−１処理の機能を表すＥＣＣ／ＳＨＡ１ブロック３６０１と、トリプルＤＥＳ暗号化処理の機能を表すＤＥＳブロック３６０２とに大別して表現している。
【０１１１】
このような非接触型ＩＣカードにおける処理モードは、主に、通信を行う通信モード、楕円曲線暗号化処理を行う楕円曲線暗号化処理モード、トリプルＤＥＳ暗号化処理を行うＤＥＳ暗号化処理モード、及びＡＬＵ ＲＡＭ３７０に対してアクセスするＡＬＵ ＲＡＭモードの４つに大別される。
【０１１２】
非接触型ＩＣカードにおいては、通信モード時には、図１２（Ａ）中太線枠で示すように、ＣＰＵ３００、ＲＡＭ３１０、ＲＯＭ３２０、ＥＥＰＲＯＭ３３０、及びＲＦブロック３５０が動作する。すなわち、非接触型ＩＣカードにおいては、通信モード時には、ＣＰＵ３００の制御のもとに、ＲＯＭ３２０に記憶されている所定の通信プログラムが起動し、ＲＡＭ３２０やＥＥＰＲＯＭ３３０に記憶されている各種情報が、ＲＦブロック３５０を介して外部に送信されるとともに、ＲＦブロック３５０を介して外部から受信した各種情報が、ＲＡＭ３２０やＥＥＰＲＯＭ３３０に記憶される。また、通信モード時には、暗号エンジンは各種処理を行うことがなく、該非接触型ＩＣカード全体における消費電力は、通信モードで消費される電力に略等しくなる。つまり、通信モード、楕円曲線暗号化処理モード、トリプルＤＥＳ暗号化処理モード、及びＡＬＵ ＲＡＭモードを同時刻に動作させて各種処理を行うことがなく、通信モード時に消費される該非接触型ＩＣカード全体における消費電力は、通信モードを動作させるに際して消費される電力のみによって決まる。従って、該非接触型ＩＣカードにおける消費電力を低減することができるだけでなく、各モードを動作させるに際して消費される電力が同一時刻で加算される結果、該非接触型ＩＣカード全体における瞬時電力が制限電力を超えないように各種処理を行うことが可能となる。
【０１１３】
また、非接触型ＩＣカードにおいては、楕円曲線暗号化処理モード時には、同図（Ｂ）中太線枠で示すように、ＥＣＣ／ＳＨＡ１ブロック３６０１が動作する。すなわち、非接触型ＩＣカードにおいては、楕円曲線暗号化処理モード時には、ＥＣＣ／ＳＨＡ１ブロック３６０１によってＳＨＡ−１処理が行われ、ハッシュ値を生成する。また、楕円曲線暗号化処理モード時には、ＣＰＵ３００、ＲＡＭ３１０、ＲＯＭ３２０、ＥＥＰＲＯＭ３３０、及びＲＦブロック３５０がアイドリング状態とされ、ＥＣＣ／ＳＨＡ１ブロック３６０１からＡＬＵ ＲＡＭ３７０へのハッシュ値の格納又はＡＬＵ ＲＡＭ３７０からのハッシュ値の読み込みが制限される。
【０１１４】
また、ＥＣＣ／ＳＨＡ１ブロック３６０１は、楕円曲線暗号化処理モード時にＣＰＵ３００から送られる処理に関する命令の如きアシストを受けることなく、自立的に処理を行うことができ、ＣＰＵ３００、ＲＡＭ３１０、ＲＯＭ３２０、ＥＥＰＲＯＭ３３０、及びＲＦブロック３５０による各種処理に対して時分割にて行うことが可能となる。従って、個別の処理における消費電力を低減することが可能となる。ＥＣＣ／ＳＨＡ１ブロック３６０１とＡＬＵ ＲＡＭ３７０との間における演算結果としてのハッシュ値の格納又は読み込みに際しては、ＥＣＣ／ＳＨＡ１ブロック３６０１による演算処理中には、ＡＬＵ ＲＡＭ３７０との間におけるハッシュ値の受け渡しを行うことがなく、ＥＣＣ／ＳＨＡ１ブロック３６０１の演算処理が一旦停止される。これにより、ＥＣＣ／ＳＨＡ１ブロック３６０１における演算処理と、ＡＬＵ ＲＡＭ３７０へのアクセスが時分割で行われるように制限され、楕円曲線暗号化処理が行われる。
【０１１５】
さらに、非接触型ＩＣカードにおいては、ＤＥＳ暗号化処理モード時には、同図（Ｃ）中太線枠で示すように、ＤＥＳブロック３６０２が動作する。ここで、ＣＰＵ３００、ＲＡＭ３１０、ＲＯＭ３２０はアイドリング状態とされる。すなわち、非接触型ＩＣカードにおいては、ＤＥＳ暗号化処理モード時には、ＤＥＳブロック３６０２が、ＣＰＵ３００の制御のもとに、ＲＯＭ３２０に記憶されている所定の擬似乱数（Ｐｓｅｕｄｏ−ｒａｎｄｏｍ Ｎｕｍｂｅｒ；以下、ＰＮという。）系列がシード（ｓｅｅｄ）や鍵データとして読み出され、ＲＡＭ３１０がワークエリアとして用いられながら、ＤＥＳブロック３６０２と、ＣＰＵ３００、ＲＯＭ３００及びＲＡＭ３１０が時分割にて動作し、トリプルＤＥＳ暗号化処理が行われる。
【０１１６】
さらに、非接触型ＩＣカードにおいては、ＡＬＵ ＲＡＭモード時には、同図（Ｄ）中太線枠で示すように、ＡＬＵ ＲＡＭ３７０が動作し、ＥＣＣ／ＳＨＡ１ブロックが生成する演算結果及びＡＬＵ ＲＡＭ３７０に格納されたデータをＡＬＵ ＲＡＭ３７０とＥＣＣ／ＳＨＡ１ブロック３６０１との間で授受する。ＡＬＵ ＲＡＭ３７０を動作させるに際しては、ＣＰＵ３００、ＲＡＭ３１０、ＲＯＭ３２０、ＥＥＰＲＯＭ３３０、及びＲＦブロック３５０がアイドリング状態とされ、ＥＣＣ／ＳＨＡ１ブロック３６０１とのデータの授受を制限し、消費電力を低減することができる。例えば、ＥＣＣ／ＳＨＡ１ブロック３６０１を構成し、比較的消費電力が大きい乗算器から構成される回路にミュート回路を接続することにより、消費電力を低減することが可能となる。
【０１１７】
図１３は、縦軸を消費電力Ｗ、横軸を処理時刻Ｔとし、これら各処理モードにおいて消費される消費電力を比較した図である。同図（Ａ）はゲートにおける消費電力、同図（Ｂ）はＡＬＵ ＲＡＭにおける消費電力、同図（Ｃ）はＲＡＭにおける消費電力、さらに同図（Ｄ）は、ＥＣＣ／ＳＨＡ１ブロックを構成するゲート、ＡＬＵ ＲＡＭ、及びＲＡＭにける消費電力を加算した該非接触型ＩＣカードにおける全体の消費電力を示す。同図（Ａ）に示すように、ゲートにおける消費電力は、処理回路を構成する乗算器などの処理に際しての遅延によりピークが抑制されるとともに処理時間に沿って分散することになる。これにより、ゲートで消費される消費電力のみに関して瞬時電力が抑制されることになる。
【０１１８】
さらに、同図（Ａ）及び（Ｂ）に示すように、ＡＬＵ ＲＡＭが処理回路にアクセスするに際してはゲートにおける処理が停止されることにより、ＡＬＵ ＲＡＭで電力が消費されるタイミングにおいては、ゲートでは電力が消費されることがない。ＡＬＵ ＲＡＭにおけて電力が消費される時刻ｔ０とゲートにおける電力が消費される時刻ｔ１とのタイミングがずれることにより、ゲートにおける消費電力とＡＬＵ ＲＡＭにおける消費電力が同時に生じることがない。
【０１１９】
また、ＣＰＵやＲＡＭから自立的に処理を行うことができることにより、ＥＣＣ／ＳＨＡ１ブロックとＲＡＭとの間におけるデータの読み込みの回数を低減することができ、先に示した図１４（Ｃ）に比べ、図１３（Ｃ）に示すようにＲＡＭにおける消費電力を低減することもできる。
【０１２０】
従って、図１３（Ａ）乃至（Ｃ）に示す各処理における消費電力を加算し、非接触型ＩＣカードで消費される全体の消費電力は、同図（Ｄ）に示すように図１４（Ｄ）に示す消費電力に比べて瞬時電力が低減されたものとすることができ、例えば、非接触型ＩＣカードの制限電力が２０ｍＡである場合でも、制限電力を超えないように非接触型ＩＣカードを動作させることが可能となる。
【０１２１】
このように、非接触型ＩＣカードにおいては、比較的消費電力が大きい処理を行われるに際して、他の処理を制限することにより瞬時電力を低減することができ、制限電力を瞬時電力が超えることによる処理の遅延を生じることがなく高速な処理を行うことが可能となる。また、各処理モードに応じて、動作させるハードウェアを時分割に切り替えることにより、ハードウェアを共用した構成であっても、同時には行うことができない複数の処理を行うことが可能であるとともに、回路規模の削減と電力消費の削減とを図ることができる。
【０１２２】
以上説明したように、本発明の実施の形態として示す暗号化装置は、処理に際して瞬時電力が比較的大きいＡＬＵ ＲＡＭへのアクセスに際して、他の各演算処理を制限する。よって、他のＥＣＣ／ＳＨＡ１ブロックにおける処理のタイミングをずらすことにより瞬時電力を低減することができ、高速な処理を可能とすることができる。
【０１２３】
さらに、各種処理を行うための各ハードウェアを当該各種処理間で共用して時分割処理を行うことにより、回路規模を削減して極めて少ない電力消費のもとに高速且つ安全に公開鍵を用いた署名生成及び署名検証を行うこともできる。
【０１２４】
したがって、暗号化装置は、ＬＳＩ等として実装する際に、チップサイズを大幅に小型化することができることから、非接触型ＩＣカード等にも容易に適用することができる。このとき、暗号化装置は、電力消費が少なくて済むことから、非接触型ＩＣカードに適用した場合であっても、数センチメートルもの実用的な通信距離を実現することができ、該非接触型ＩＣカードの動作時における消費電力が制限電力を超える度に再度処理をやり直すことなく、高速な処理を行うことが可能となる。また、暗号化装置は、改竄等の攻撃に対する耐性にも優れていることから、高い安全性が要求される非接触型ＩＣカードを用いたサービスに適用して有効である。
【０１２５】
なお、本発明は、上述した実施の形態に限定されるものではない。例えば、上述した実施の形態では、公開鍵暗号化方式として、楕円曲線暗号化方式を採用して説明したが、本発明は、例えばＲＳＡ暗号化方式等の他の公開鍵暗号化方式にも容易に適用することができる。
【０１２６】
また、上述した実施の形態では、ハッシュ関数として、ＳＨＡ−１を用いるものとして説明したが、本発明は、例えばＭＤ５（Ｍｅｓｓａｇｅ Ｄｉｇｅｓｔ ５）等の他のハッシュ関数にも容易に適用することができる。
【０１２７】
さらに、上述した実施の形態では、暗号化処理を行う際に必要となる鍵生成の過程等において用いる乱数を、共通鍵暗号化方式の１つであるＤＥＳ暗号化方式を用いて生成するものとして説明したが、本発明は、乱数生成の手法については、任意のものを適用することができる。
【０１２８】
さらにまた、上述した実施の形態では、暗号化装置の適用例として、非接触型ＩＣカードを用いて説明したが、本発明は、同様の機能を要求する任意の装置やデバイスに適用することができるのは勿論である。
【０１２９】
このように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。
【０１３０】
【発明の効果】
以上詳細に説明したように、本発明にかかる暗号化装置は、公開鍵暗号化方式による暗号化処理を行う暗号化装置であって、公開鍵暗号化方式による暗号化処理を行う公開鍵暗号化処理手段と、公開鍵暗号化処理手段によって用いるハッシュ値を生成するハッシュ値生成手段と、ハッシュ値を格納する記憶手段とを備え、少なくとも、ハッシュ値生成手段が記憶手段にアクセスするに際して、公開鍵暗号化処理手段における各種演算処理を制限する。
【０１３１】
したがって、本発明にかかる暗号化装置は、ハッシュ値を格納するＡＬＵ ＲＡＭへアクセスするに際して、他の各処理を停止することにより、暗号化装置における瞬時電力のピークを低減された状態のもとに、公開鍵を用いた署名生成及び署名検証を高速且つ安全に行うことができる。
【０１３２】
また、本発明にかかる暗号化装置は、公開鍵暗号化処理手段による暗号化処理とハッシュ値生成手段によるハッシュ値生成処理との間で、使用するレジスタ群を時分割共用することにより、回路規模を削減して極めて少ない電力消費のもとに公開鍵を用いた署名生成及び署名検証を安全に行うことができる。
【０１３３】
また、この本発明にかかる暗号化装置は、公開鍵暗号化処理手段によって暗号化処理を行う際に必要となる乱数を生成するために、共通鍵暗号化方式による暗号化処理を行う共通鍵暗号化処理手段を備え、この共通鍵暗号化処理手段におけるデータを保持するレジスタ及び鍵データを保持するレジスタからなるレジスタ群を、公開鍵暗号化処理手段におけるレジスタ群と共用する。
【０１３４】
したがって、本発明にかかる暗号化装置は、共通鍵暗号化処理手段を備える場合には、公開鍵暗号化処理手段による暗号化処理とハッシュ値生成手段によるハッシュ値生成処理との間のみならず、この共通鍵暗号化処理手段による暗号化処理との間でも、使用するレジスタ群を時分割共用することにより、より回路規模と電力消費とを削減することができる。
【０１３５】
さらに、この本発明にかかる暗号化装置において、公開鍵暗号化処理手段は、公開鍵暗号化方式による暗号化処理に際する各種演算処理を行う公開鍵暗号化演算処理コア手段を有し、ハッシュ値生成手段は、ハッシュ値の生成処理に際する各種演算処理を行うハッシュ値演算処理コア手段を有し、公開鍵暗号化演算処理コア手段と、ハッシュ値演算処理コア手段とを共用する。
【０１３６】
さらにまた、この本発明にかかる暗号化装置において、公開鍵暗号化処理手段は、ビット幅を可変とするためのバス切り替えスイッチを有し、ハッシュ値生成手段におけるバス切り替えスイッチを、公開鍵暗号化処理手段におけるバス切り替えスイッチと共用する。
【０１３７】
したがって、本発明にかかる暗号化装置は、公開鍵暗号化処理手段による暗号化処理とハッシュ値生成手段によるハッシュ値生成処理との間で、演算処理に使用する演算処理コア手段を時分割共用し、また、公開鍵暗号化処理手段による暗号化処理とハッシュ値生成手段によるハッシュ値生成処理との間で、バス切り替えスイッチを時分割共用することにより、さらに大幅な回路規模の削減と電力消費の削減とを図ることができる。
【０１３８】
また、この本発明にかかる暗号化装置は、公開鍵暗号化処理手段によって暗号化処理を行う際に必要となる乱数を生成するために、共通鍵暗号化方式による暗号化処理を行う共通鍵暗号化処理手段を備え、この共通鍵暗号化処理手段におけるバス切り替えスイッチを、公開鍵暗号化処理手段におけるバス切り替えスイッチと共用する。
【０１３９】
したがって、本発明にかかる暗号化装置は、共通鍵暗号化処理手段を備える場合には、公開鍵暗号化処理手段による暗号化処理とハッシュ値生成手段によるハッシュ値生成処理との間のみならず、この共通鍵暗号化処理手段による暗号化処理との間でも、バス切り替えスイッチを時分割共用することにより、より回路規模と電力消費とを削減することができる。
【０１４０】
さらに、この本発明にかかる暗号化装置は、ハッシュ値生成手段によって生成されたハッシュ値を格納する記憶手段を備え、ハッシュ値生成手段は、生成したハッシュ値を記憶手段に格納する際に、公開鍵暗号化処理手段によって用いられるアドレスに当該ハッシュ値を格納し、公開鍵暗号化処理手段は、記憶手段に格納されたハッシュ値を読み出す。
【０１４１】
したがって、本発明にかかる暗号化装置は、ハッシュ値生成手段によって生成されたハッシュ値を、公開鍵暗号化処理手段による次回の暗号化処理にて用いるためにデータ転送することなく、記憶手段を介して受け渡すことにより、回路規模及び電力消費の削減のみならず、処理の高速化も図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態として示す暗号化装置の概念を説明する図であって、（Ａ）は、楕円曲線暗号化処理を行う暗号化エンジンにおけるハードウェア構成要素を機能分析的に分解した様子を示し、（Ｂ）は、ＳＨＡ−１処理を行う暗号化エンジンにおけるハードウェア構成要素を機能分析的に分解した様子を示し、（Ｃ）は、楕円曲線暗号化処理及びＳＨＡ−１処理のそれぞれを行うためのハードウェア構成要素としてのレジスタを共用した様子を示す図である。
【図２】ＳＨＡ−１処理回路の具体的な実装例としての構成を説明するブロック図である。
【図３】ＳＨＡ−１処理回路の具体的な実装例としての他の構成を説明するブロック図である。
【図４】図２に示すＳＨＡ−１処理回路における基本動作を説明するためのフローチャートである。
【図５】図２に示すＳＨＡ−１処理回路における基本動作を説明するためのフローチャートであって、図４に示す工程に続く残りの工程を説明する図である。
【図６】楕円曲線暗号化処理回路の具体的な実装例としての構成を説明するブロック図である。
【図７】同楕円曲線暗号化処理回路の具体的な実装例としての要部構成を説明するブロック図であって、（Ａ）は、シフトレジスタ群における各シフトレジスタのうち、右側のシフトレジスタから個数を可変としてビット幅を切り替える場合の構成を示し、（Ｂ）は、シフトレジスタ群における各シフトレジスタのうち、左側のシフトレジスタから個数を可変としてビット幅を切り替える場合の構成を示す図である。
【図８】ＤＥＳ暗号化処理回路の具体的な実装例としての構成を説明するブロック図である。
【図９】同暗号化装置の具体的な実装例としての構成を説明するブロック図である。
【図１０】同暗号化装置を適用した非接触型ＩＣカードの構成を説明するブロック図である。
【図１１】同非接触型ＩＣカードにおける各部を機能的に表現したブロック図である。
【図１２】同非接触型ＩＣカードにおける時分割動作を説明するための図であり、（Ａ）は、通信モード時における動作を説明するためのブロック図であり、（Ｂ）は、楕円曲線暗号化処理モード時における動作を説明するためのブロック図であり、（Ｃ）は、ＤＥＳ暗号化処理モード時における動作を説明するためのブロック図であり、（Ｄ）は、ＡＬＵ ＲＡＭモード時における動作を説明するためのブロック図である。
【図１３】同非接触型ＩＣカードにおける消費電力を説明するための図であり、（Ａ）は、ゲートにおける消費電力を説明する図であり、（Ｂ）は、ＡＬＵ ＲＡＭアクセス時における消費電力を説明するための図であり、（Ｃ）は、ＲＡＭにおける消費電力を説明するための図であり、（Ｄ）は、該非接触型ＩＣカード全体の消費電力を説明するための図である。
【図１４】従来の非接触型ＩＣカードにおける消費電力を説明するための図であり、（Ａ）は、ゲートにおける消費電力を説明する図であり、（Ｂ）は、ＡＬＵ ＲＡＭアクセス時における消費電力を説明するための図であり、（Ｃ）は、ＲＡＭにおける消費電力を説明するための図であり、（Ｄ）は、該非接触型ＩＣカード全体の消費電力を説明するための図である。
【符号の説明】
１０，２０，５０，６０，７０，９０，１００，２００，２１０ シフトレジスタ群、 ３０，２２０，３２０ ＲＯＭ、 ４０，３７０ ＡＬＵ ＲＡＭ、８０ 楕円曲線演算処理コア回路、 １１０ 演算処理回路、 １２０ ＤＥＳ演算処理コア回路、 ２３０ モンゴメリー演算回路、 ３００ ＣＰＵ、 ３１０ ＲＡＭ、 ３３０ ＥＥＰＲＯＭ、 ３４０ アナログブロック、 ３５０ ＲＦブロック、 ３６０ ＥＣＣ／ＳＨＡ１／ＤＥＳブロック、 ３６０１ ＥＣＣ／ＳＨＡ１ブロック、 ３６０２ ＤＥＳブロック、 ３８０ テストブロック、 ３９０ ＣＰＵインターフェース
【発明の属する技術分野】
本発明は、いわゆる公開鍵暗号化方式による暗号化処理を行う暗号化装置に関する。
【０００２】
【従来の技術】
近年、例えば、いわゆるインターネット等を利用した電子商取引やオンラインショッピングといった各種通信技術を利用した様々なサービスが普及しつつある。また、近年では、通信技術の進歩にともない、端末を介した通信技術のみならず、例えば、交通機関の料金徴収やいわゆる電子マネー等に利用するための通信機能を集積回路化した非接触型半導体メモリカードといったカード状のデバイスも開発されている。
【０００３】
このような通信機能を有するカード状のデバイス（以下、非接触型ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）カードという。）は、取り扱いの便宜等の観点から、少ない回路規模で構成されるとともに、極めて少ない電力消費で動作することができ、且つ高速な処理を行うことが求められる。
【０００４】
【発明が解決しようとする課題】
ところで、上述した非接触型ＩＣカードを用いたサービスにおいては、通常、通信相手の正当性を認証するための相互認証処理や、データ通信の安全性を確保するための暗号化処理が行われる。その際、非接触型ＩＣカードにおいては、処理の高速化が要求されることから、これらの機能をソフトウェアによって実装すると、高いクロックのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を要することとなり、実用的でない。そのため、非接触型ＩＣカードにおいては、これらの機能をソフトウェアによって実装するのではなく、ハードウェアによって実装するのが望ましい。
【０００５】
ここで、このようなハードウェアによって上述した機能を実装する非接触型ＩＣカードにおいては、電力消費を極力抑制するために、例えばいわゆるＤＥＳ（Ｄａｔａ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）暗号化方式といった比較的少ない回路規模及び電力消費で実装することができるいわゆる共通鍵暗号化方式を採用するものが多かった。
【０００６】
しかしながら、暗号化及び復号に共通の鍵を用いる共通鍵暗号化方式は、鍵データの授受を行う必要があるといった観点から、不正な第三者による攻撃に弱いという問題がある。そのため、非接触型ＩＣカードにおいては、将来的に金融サービスに適用する場合等の問題が懸念されていた。
【０００７】
そのため、非接触型ＩＣカードを用いたサービスにおいては、非接触型ＩＣカードとして、例えばいわゆるＲＳＡ（Ｒｉｖｅｓｔ−Ｓｈａｍｉｒ−Ａｄｌｅｍａｎ）暗号化方式や楕円曲線暗号化方式（Ｅｌｌｉｐｔｉｃ Ｃｕｒｖｅ Ｃｒｙｐｔｏｓｙｓｔｅｍ；ＥＣＣ）といったように、暗号化と復号とに用いる鍵を異なるものとし、秘密に保つ必要がある共通鍵を特定の１人が持てばよいいわゆる公開鍵暗号化方式を採用したセキュリティの高いシステムが要求されつつあり、公開鍵を用いた署名生成及び署名検証を行う非接触型ＩＣカードの開発も多く試みられている。
【０００８】
しかしながら、公開鍵暗号化方式は、共通鍵暗号化方式に比べ、セキュリティ性が極めて向上するものの、演算量が非常に膨大となることから、これをハードウェアによって実装する際には、回路規模が数十倍に増大し、規模が増大した回路に供給する電力も必然的に増大することになる。特に、各演算処理が同時に行われた場合には、これら演算処理が行われる回路で消費される瞬時電力の増大を招く。
【０００９】
そのため、このような公開鍵暗号化方式を採用した非接触型ＩＣカードにおいては、回路規模、消費電力、及びコストの面で十分な特性を得ることができなかった。特に、非接触型ＩＣカードにおいては、限られた電力の多くを、暗号化処理を行うための回路に供給する必要があり、通信距離が数ミリ程度と短いものしか実用化されていない実情である。さらに、瞬時電力が予め制限された電力を上回った場合には各種演算処理が停止し、再度演算処理がやり直されることとなり、非接触型ＩＣカードにおける処理の遅延化を招く問題も生じている。
【００１０】
図１４は、縦軸を消費電力Ｗ、横軸を処理時刻Ｔとし、各処理における消費電力、及びこれら消費電力が加算された非接触型ＩＣカード全体における消費電力を模式的に比較した図である。同図（Ａ）乃至（Ｃ）は、ゲート、算出されたハッシュ値が格納されるＡＬＵ−ＲＡＭ、及びＲＡＭのそれぞれにおける処理に際して消費される消費電力を個別に示した図であり、同図（Ｄ）はこれら各処理における消費電力を加算した該非接触型ＩＣカード全体の消費電力を示す図である。同図（Ａ）乃至（Ｃ）によれば、処理時刻ｔ０において、ゲート、ＡＬＵ ＲＡＭ、及びＲＡＭにおいて同時に処理動作が行われ、これら各処理における消費電力が加算された該非接触型ＩＣカード全体の消費電力は、同図（Ｄ）に示すように制限電力を瞬間的に超える場合がある。非接触型ＩＣカード全体としての消費電力が制限電力を超えると、各種処理動作を停止した後、再度処理動作が行われることとなり、消費電力が制限電力を超える時点までに行われた各種処理が無駄なものとなる。
【００１１】
さらに、消費電力が制限電力を超える毎に再度処理動作が行われると、該非接触型ＩＣカードにおける処理を高速で行うことが難しくなり、各種処理を高速で行うことを求められる非接触型ＩＣカードでは重大な問題となる。特に、ＡＬＵＲＡＭにアクセスするに際しては、２〜３ｎｓｅｃの如き短時間に消費される瞬時電力が大きく、これと同時に他の処理動作が行われると非接触型ＩＣカード全体の瞬時電力が制限電力を超え、各種処理動作に遅延が生じる。
【００１２】
このように、非接触型ＩＣカードにおいては、セキュリティの面で強固であり公開鍵暗号化方式を採用することが期待されているものの、供給可能な電力やチップサイズ等の制限があるだけでなく、実装することが極めて困難であるうえ、消費電力の制限により高速処理を行うことが困難であった。
【００１３】
よって、本発明は、このような実情に鑑みてなされたものであり、回路規模を削減し、瞬時電力が低減された状態のもとに高速且つ安全に公開鍵を用いた署名生成及び署名検証を可能とする暗号化装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上述した目的を達成する本発明にかかる暗号化装置は、公開鍵暗号化方式による暗号化処理を行う暗号化装置であって、公開鍵暗号化方式による暗号化処理を行う公開鍵暗号化処理手段と、公開鍵暗号化処理手段によって用いるハッシュ値を生成するハッシュ値生成手段と、ハッシュ値を格納する記憶手段とを備え、少なくとも、ハッシュ値生成手段が記憶手段にアクセスするに際して、公開鍵暗号化処理手段における各種演算処理を制限することを特徴としている。消費電力が比較的大きい処理動作を行うに際して、他の動作を一時的に制限することにより瞬時電力を低減し、電力を限界値以下に消費電力を抑制することにより、各種処理動作を停止させることなく高速処理を行うことができる。
【００１５】
このような本発明にかかる暗号化装置においては、公開鍵暗号化処理手段が、演算用の値を保持するためのレジスタ及び結果を取り込むためのレジスタからなるレジスタ群を有し、少なくとも、ハッシュ値生成手段における演算用の値を保持するためのレジスタ及び結果としてのハッシュ値を取り込むためのレジスタからなるレジスタ群を、公開鍵暗号化処理手段におけるレジスタ群と共用し、処理モードに応じて、動作させるハードウェアを時分割に切り替える。従って、各種処理動作を行うハードウェアを時分割で動作させることにより、瞬時電力を低減することができ、消費電力が制限電力を超えることにより処理動作が停止させられることがなく、高速処理を行うことが可能となる。
【００１６】
また、この本発明にかかる暗号化装置においては、公開鍵暗号化処理手段によって暗号化処理を行う際に必要となる乱数を生成するために、共通鍵暗号化方式による暗号化処理を行う共通鍵暗号化処理手段を備え、共通鍵暗号化処理手段におけるデータを保持するレジスタ及び鍵データを保持するレジスタからなるレジスタ群を、公開鍵暗号化処理手段におけるレジスタ群と共用する。
【００１７】
このような本発明にかかる暗号化装置においては、公開鍵暗号化処理手段が、公開鍵暗号化方式による暗号化処理に際する各種演算処理を行う公開鍵暗号化演算処理コア手段を有し、ハッシュ値生成手段は、ハッシュ値の生成処理に際する各種演算処理を行うハッシュ値演算処理コア手段を有し、公開鍵暗号化演算処理コア手段と、ハッシュ値演算処理コア手段とを共用する。
【００１８】
さらに、この本発明にかかる暗号化装置において、公開鍵暗号化演算処理コア手段における加算手段と、ハッシュ値演算処理コア手段における加算手段とを共用する。
【００１９】
このような本発明にかかる暗号化装置は、公開鍵暗号化処理手段は、ビット幅を可変とするためのバス切り替えスイッチを有し、ハッシュ値生成手段におけるバス切り替えスイッチを、公開鍵暗号化処理手段におけるバス切り替えスイッチと共用する。
【００２０】
さらにまた、この本発明にかかる暗号化装置において、公開鍵暗号化処理手段によって暗号化処理を行う際に必要となる乱数を生成するために、共通鍵暗号化方式による暗号化処理を行う共通鍵暗号化処理手段を備え、共通鍵暗号化処理手段におけるバス切り替えスイッチを、公開鍵暗号化処理手段におけるバス切り替えスイッチと共用する。
【００２１】
このような本発明にかかる暗号化装置は、ハッシュ値生成手段は、生成したハッシュ値を記憶手段に格納するに際して、公開鍵暗号化処理手段によって用いられるアドレスに該ハッシュ値を格納し、公開鍵暗号化処理手段は、記憶手段に格納されたハッシュ値を読み出す。
【００２２】
このような本発明にかかる暗号化装置は、共通鍵暗号化処理手段を備える場合には、公開鍵暗号化処理手段による暗号化処理とハッシュ値生成手段によるハッシュ値生成処理との間のみならず、この共通鍵暗号化処理手段による暗号化処理との間でも、バス切り替えスイッチを時分割共用する。
【００２３】
このような本発明にかかる暗号化装置は、ハッシュ値生成手段によって生成されたハッシュ値を、公開鍵暗号化処理手段による次回の暗号化処理にて用いるためにデータ転送することなく、記憶手段を介して受け渡す。
【００２４】
【発明の実施の形態】
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。
【００２５】
この実施の形態は、例えば、通信機能を集積回路化した非接触型半導体メモリカードといったカード状のデバイス（以下、非接触型ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）カードという。）等に適用することができるものであって、通信相手の正当性を認証するための相互認証処理や、データ通信の安全性を確保するための暗号化処理の機能を、ハードウェアによって実装した暗号化装置である。特に、この暗号化装置は、いわゆる公開鍵暗号化方式を採用するものであって、暗号処理を行うに際して生成されるハッシュ値を記憶させるときに、瞬時電力の増大を招くことがないようにその他の各種処理を制限し、瞬時電力が低減された状態のもとに高速且つ安全に公開鍵を用いた署名生成及び署名検証を可能とするものである。
【００２６】
さらに、各種処理を行うための各ハードウェアを当該各種処理間で共用して時分割処理を行うことにより、瞬時電力を低減することができるとともに、回路規模を削減して極めて少ない電力消費のもとに高速且つ安全に公開鍵を用いた署名生成及び署名検証を可能とするものである。
【００２７】
なお、以下では、説明の便宜上、暗号化装置は、公開鍵暗号化方式として、いわゆる楕円曲線暗号化方式（Ｅｌｌｉｐｔｉｃ Ｃｕｒｖｅ Ｃｒｙｐｔｏｓｙｓｔｅｍ；ＥＣＣ）を採用し、認証やディジタル署名等に用いるハッシュ関数として、いわゆるＳＨＡ−１（Ｓｅｃｕｒｅ Ｈａｓｈ Ａｌｇｏｒｉｔｈｍ−１）を用い、さらに、暗号化処理を行う際に必要となる鍵生成の過程等において用いる乱数を、共通鍵暗号化方式の１つであるいわゆるＤＥＳ（Ｄａｔａ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）暗号化方式を用いて生成するものとして説明する。すなわち、暗号化装置は、公開鍵暗号化方式の一連の信号処理として、少なくとも、これら楕円曲線暗号化処理、ＳＨＡ−１処理、及びＤＥＳ暗号化処理を行うものとして説明する。
【００２８】
まず、暗号化装置において、楕円曲線暗号化処理、ＳＨＡ−１処理、及びＤＥＳ暗号化処理を時分割で行うに際して各ハードウェアを共用するための概念について説明する。
【００２９】
まず、暗号化装置においては、楕円曲線暗号化処理、ＳＨＡ−１処理、及びＤＥＳ暗号化処理のそれぞれを行うためのハードウェア構成要素としてのレジスタを共用する。すなわち、楕円曲線暗号化処理を行う暗号化エンジンにおけるハードウェア構成要素は、機能分析的に分解すると、図１（Ａ）に概念を示すように、レジスタ群と楕円曲線演算処理コア回路とに大別することができ、レジスタ群が当該ハードウェア構成要素の半分程度を占める。また、ＳＨＡ−１処理を行う暗号化エンジンにおけるハードウェア構成要素についても、機能分析的に分解すると、同図（Ｂ）に示すように、レジスタ群とＳＨＡ−１演算処理コア回路とに大別することができる。そこで、暗号化装置においては、同図（Ｃ）に示すように、楕円曲線暗号化処理及びＳＨＡ−１処理のそれぞれを行うためのハードウェア構成要素としてのレジスタを共用する。さらに、ＤＥＳ暗号化処理を行う暗号化エンジンにおけるハードウェア構成要素についても、機能分析的に分解すると、図示しないが、レジスタ群とＤＥＳ演算処理コア回路とに大別することができることから、暗号化装置においては、楕円曲線暗号化処理及びＳＨＡ−１処理に加え、ＤＥＳ暗号化処理を行うためのハードウェア構成要素としてのレジスタをも共用する。これにより、暗号化装置は、回路規模の削減を図ることが可能となる。
【００３０】
また、暗号化装置においては、ＳＨＡ−１処理を行うための演算処理コア回路と楕円曲線暗号化処理を行う演算処理コア回路とを共用する。すなわち、ハッシュ値を算出するＳＨＡ−１処理においては、高速に動作する加算器が設けられた演算処理コア回路が必要とされる。また、楕円曲線暗号化処理においても、演算処理コア回路に加算器が設けられる。そこで、暗号化装置においては、ＳＨＡ−１処理を行うための演算処理コア回路と楕円曲線暗号化処理を行う演算処理コア回路とにおける加算器等のゲート数が多いハードウェア構成要素を共用する。これにより、暗号化装置は、回路規模の削減を図ることが可能となる。
【００３１】
さらに、暗号化装置においては、暗号化エンジンにおけるバス切り替えスイッチ群とその他各種機能の切り替えスイッチとを共用する。すなわち、公開鍵暗号化方式における鍵長を可変とするためにはバスを切り替える必要があることから、楕円曲線暗号化処理を行う暗号化エンジンには、例えば３２ビット幅のスイッチが多数設けられる。これらのスイッチは、その構成上、ＳＨＡ−１処理やＤＥＳ暗号化処理を行うハードウェアにおいても共用可能である。そこで、暗号化装置においては、これらバス切り替えスイッチ群を、その他各種機能の切り替えスイッチとして流用する。これにより、暗号化装置は、回路規模の削減を図ることが可能となる。
【００３２】
さらにまた、暗号化装置においては、レジスタやメモリ等のハードウェアを時分割共用する。すなわち、暗号化装置における公開鍵暗号化方式の信号処理は、ＤＥＳ暗号化処理を用いた乱数の生成、ＳＨＡ−１処理によるハッシュ値の算出、及び楕円曲線暗号化処理における楕円曲線の算出に大別される。しかしながら、これらの処理は、同時には行うことができないものであることから、ハードウェアを共用する場合には必然的に時分割処理を行うことになる。そこで、暗号化装置においては、これを利用して、レジスタやメモリ等のハードウェアを各処理で時分割共用する。これにより、暗号化装置は、回路規模の削減と電力消費の削減とを図ることが可能となる。
【００３３】
このように、暗号化装置は、楕円曲線暗号化処理、ＳＨＡ−１処理、及びＤＥＳ暗号化処理を行うための各ハードウェアを共用し、時分割処理を行うものとして構成される。
【００３４】
さて、暗号化装置においては、具体的に実装するにあたって、各ハードウェアを共用するために、楕円曲線暗号化処理、ＳＨＡ−１処理、及びＤＥＳ暗号化処理を行うための各ハードウェアを共用しやすい構成にする必要がある。以下では、これらの楕円曲線暗号化処理、ＳＨＡ−１処理、及びＤＥＳ暗号化処理を行うための各ハードウェアを共用しやすい構成とした具体的な実装例について説明した後、これらの各ハードウェアを統合した具体的な暗号化装置の実装例について説明する。
【００３５】
まず、ＳＨＡ−１処理を行うためのハードウェアであるＳＨＡ−１処理回路について説明する。
【００３６】
ＳＨＡ−１処理回路は、ＳＨＡ−１処理を行うものである。ＳＨＡ−１とは、認証やディジタル署名等に用いられるハッシュ関数の１つであり、５１２ビットの任意の原文から１６０ビットの擬似乱数であるハッシュ値を発生する不可逆な一方向性関数である。ＳＨＡ−１は、原文が１ビットでも異なる場合には、全く異なるハッシュ値を出力することから、ハッシュ値を生成して通信経路の両端で比較することにより、通信途中で原文が改竄されたか否かを検出する用途に広く用いられる。具体的には、ＳＨＡ−１を用いたＳＨＡ−１処理においては、あるメッセージを送信する場合には、送信側がメッセージとこのメッセージに対するハッシュ値とを同時に送信し、受信側では受け取ったメッセージからハッシュ値を算出し、その結果得られたハッシュ値と送信側から送信されたハッシュ値とを比較することにより、データの改竄の有無を検証することができる。ＳＨＡ−１処理回路は、このようなＳＨＡ−１処理を行うものとして構成されるが、ここでは、いわゆるＦＩＰＳ（Ｆｅｄｅｒａｌ Ｉｎｆｏｒｍａｔｉｏｎ Ｐｒｏｃｅｓｓｉｎｇ Ｓｔａｎｄａｒｄ）に規定されているＳＨＡ−１のうち、回路規模が比較的小さくて済む”ＡＬＴＥＲＮＡＴＩＶＥ ＭＥＴＨＯＤ”を採用する。
【００３７】
この”ＡＬＴＥＲＮＡＴＩＶＥ ＭＥＴＨＯＤ”のアルゴリズムは、通常であれば８０個の３２ビット・ワード配列Ｗ（０），・・・，Ｗ（７９）を用いて行うＳＨＡ−１処理を少ないメモリ空間で実現するための代替手段であり、｛Ｗ（ｔ）｝を循環キューとみなし、１６個の３２ビット・ワード配列Ｗ（０），・・・，Ｗ（１５）を用いて行うものである。このアルゴリズムにおいては、５１２ビット長のブロックＭ（ｉ）毎に、以下の４つの工程が行われる。なお、以下における値ＭＡＳＫは、１６進数で０００００００Ｆとする。
【００３８】
まず、このアルゴリズムにおいては、第１の工程として、ブロックＭ（ｉ）を１６個のワードＷ（０），・・・，Ｗ（１５）に分割する。なお、ワードＷ（０）は、最も左側のワードである。
【００３９】
続いて、このアルゴリズムにおいては、はじめの５つのワードバッファを、それぞれ、Ａ，Ｂ，Ｃ，Ｄ，Ｅとし、次の５つのワードバッファを、それぞれ、Ｈ０，Ｈ１，Ｈ２，Ｈ３，Ｈ４とすると、第２の工程として、次式（１）に示す演算を行う。
【００４０】
【数１】
続いて、このアルゴリズムにおいては、第３の工程として、変数ｔを”０”から”７９”まで変化させ、次式（２）に示す演算を行う。
【００４２】
【数２】
なお、上式（２）におけるＳｎ（Ｘ）は、Ｘをワード値、ｎを０≦ｎ＜３２の整数としたときの循環左シフト操作を表すものである。また、上式（２）におけるＦ（ｔ；Ｂ，Ｃ，Ｄ）は、次式（３）に示す関数であり、Ｋ（ｔ）は、次式（４）に示す１６進数のワード定数列である。
【００４４】
【数３】
【数４】
そして、このアルゴリズムにおいては、第４の工程として、次式（５）に示す演算を行い、一連の処理を終了する。
【００４７】
【数５】
ここで、このような”ＡＬＴＥＲＮＡＴＩＶＥ ＭＥＴＨＯＤ”のアルゴリズムを一般的な形式で実装すると、ＳＨＡ−１処理回路は、図２に示すような構成となる。
【００４９】
すなわち、ＳＨＡ−１処理回路は、同図に示すように、図示しないＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）から供給される演算用の値をテンポラリに保持するシフトレジスタ群１０と、上述したワードバッファＡ，Ｂ，Ｃ，Ｄ，Ｅとしての５つのシフトレジスタと上述した値ＴＥＭＰを保持するシフトレジスタとからなり結果としてのハッシュ値を取り込むためのシフトレジスタ群２０と、初期値Ｈ０，Ｈ１，Ｈ２，Ｈ３，Ｈ４及び上式（４）に示した１６進数のワード定数列Ｋ（ｔ）を保持するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）３０と、結果としてのハッシュ値を格納するＡＬＵ ＲＡＭ（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ Ｌｏｇｉｃａｌ Ｕｎｉｔ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）４０とを備えるとともに、上述したアルゴリズムにおける各種演算を行うための各種演算処理回路を備える。なお、同図におけるＭＵＸ０，ＭＵＸ３，ＭＵＸ４，ＭＵＸ５は、それぞれ、バス切り替えスイッチである。
【００５０】
ここで、ＳＨＡ−１処理回路においては、回路規模を考慮すると、上式（２）中、値ＴＥＭＰの算出式、すなわち、次式（６）に示す演算を実行する３２ビット５入力の加算器が最も回路規模の増大を招来する要因となる。そこで、ＳＨＡ−１処理回路としては、楕円曲線暗号化処理の演算時間に比べてＳＨＡ−１処理の演算時間が無視できるほど短いことを利用して、図３に示すように、３２ビット２入力の加算器を４回用いることにより、回路規模を削減することが可能となる。
【００５１】
【数６】
この場合、ＳＨＡ−１処理回路においては、図２に示した構成の場合に比べ、演算時間が約４〜５倍程度になるものの、楕円曲線暗号化処理の演算時間に比べれば十分短時間であることから、実用上は何らの支障も招来せず、サイズが膨大なデータやストリームに対してＳＨＡ−１処理を施すような特殊な場合を除けば、十分な性能を得ることが可能である。
【００５３】
なお、ＳＨＡ−１処理回路においては、後述するように、楕円曲線暗号化処理の際に使用する加算器と兼用することにより、当該ＳＨＡ−１処理回路における加算器そのものが不要となることから、さらに大幅な回路規模の削減を図ることが可能となる。
【００５４】
また、ＳＨＡ−１処理回路においては、上式（２）中、ワードＷ［ｓ］の算出式、すなわち、次式（７）に示す演算を実行する際に、必ず３２ビット×１６段のシフトレジスタが必要となることがわかる。
【００５５】
【数７】
さらに、ＳＨＡ−１処理回路においては、上式（２）中、ワードバッファＡ，Ｂ，Ｃ，Ｄ，Ｅの算出式、すなわち、次式（８）に示す演算を実行する際にも、少なくとも３２ビット×５〜６段のシフトレジスタが必要となる。
【００５７】
【数８】
ここで、楕円曲線暗号化処理を行うためのハードウェアである楕円曲線暗号化処理回路においては、後述するように、段数が可変とされる３２ビット×７段のシフトレジスタ群が３組設けられることから、ＳＨＡ−１処理回路においては、これらのシフトレジスタを流用することにより、当該ＳＨＡ−１処理回路に専用のシフトレジスタを設ける必要がなくなり、さらに大幅な回路規模の削減を図ることが可能となる。結果的に、暗号化装置においては、通常であれば６００００ゲート以上からなるＳＨＡ−１処理回路を、楕円曲線暗号化処理回路に対して２０００ゲート程度の追加回路のみで実現することができる。
【００５９】
さて、このようなＳＨＡ−１処理回路は、図４及び図５に示すような一連の工程を経ることにより、基本動作を行う。なお、ここでは、先に図２に示した構成からなるＳＨＡ−１処理回路の基本動作について説明する。
【００６０】
まず、ＳＨＡ−１処理回路は、図４に示すように、ステップＳ１において、変数ｔを”０”とする。
【００６１】
続いて、ＳＨＡ−１処理回路は、ステップＳ２において、シフトレジスタ群１０における各シフトレジスタに対して、パディングされたデータのうち、３２×１６ブロック（＝５１２ビット）からなる先頭のデータをロードする。
【００６２】
続いて、ＳＨＡ−１処理回路は、ステップＳ３において、バス切り替えスイッチＭＵＸ０を、演算処理回路Ｗ［ｓ］の出力側に切り替える。
【００６３】
続いて、ＳＨＡ−１処理回路は、ステップＳ４において、初期値Ｈ０，Ｈ１，Ｈ２，Ｈ３，Ｈ４をＲＯＭ３０から読み出し、バス切り替えスイッチＭＵＸ４、加算器、及びシフトレジスタ群２０における値ＴＥＭＰを保持するシフトレジスタを介して、シフトレジスタ群２０におけるワードバッファＡ，Ｂ，Ｃ，Ｄ，Ｅとしての各シフトレジスタに対して順次ロードする。
【００６４】
続いて、ＳＨＡ−１処理回路は、ステップＳ５において、値ＴＥＭＰとしてオールゼロをセットする。
【００６５】
続いて、ＳＨＡ−１処理回路は、ステップＳ６において、バス切り替えスイッチＭＵＸ５を制御して、次式（９）に示すように、加算器によって４回に分けた加算処理を行うことにより、上式（６）に示した演算と等価な演算を行い、値ＴＥＭＰを算出する。
【００６６】
【数９】
続いて、ＳＨＡ−１処理回路は、ステップＳ７において、バス切り替えスイッチＭＵＸ３を、演算処理回路Ｓ３０の出力側に切り替え、各シフトレジスタに保持されている値ＴＥＭＰ，Ａ．Ｂ．Ｃ．Ｄ．Ｅを、それぞれ、１クロック分だけ右にシフトする。これにより、ＳＨＡ−１処理回路は、上式（８）に示した各値を得ることができる。
【００６８】
続いて、ＳＨＡ−１処理回路は、ステップＳ８において、シフトレジスタ群１０における各シフトレジスタに保持されている値を、それぞれ、１クロック分だけ右にシフトする。
【００６９】
続いて、ＳＨＡ−１処理回路は、ステップＳ９において、変数ｔが”７９”に到達したか否かを判定する。ここで、ＳＨＡ−１処理回路は、変数ｔが”７９”に到達していないものと判定した場合には、ステップＳ１０へと処理を移行し、変数とを”１”だけインクリメントした後、ステップＳ２乃至ステップＳ８の処理を繰り返す。すなわち、ＳＨＡ−１処理回路は、ステップＳ２乃至ステップＳ８の処理を、変数ｔを”０”から”７９”まで変化させて行う。
【００７０】
一方、ＳＨＡ−１処理回路は、変数ｔが”７９”に到達したものと判定した場合には、ステップＳ１１へと処理を移行し、バス切り替えスイッチＭＵＸ３を、演算処理回路Ｓ３０の出力側とは反対側に切り替えるとともに、バス切り替えスイッチＭＵＸ４を、ＲＯＭ３０の出力側に切り替え、さらに、バス切り替えスイッチＭＵＸ５の出力をワードバッファＥとしてのシフトレジスタからの出力とすることにより、ワードバッファＡ，Ｂ，Ｃ，Ｄ，Ｅとしての各シフトレジスタに保持されている値に対して、それぞれ、初期値Ｈ０，Ｈ１，Ｈ２，Ｈ３，Ｈ４を加算器によって加算する。
【００７１】
続いて、ＳＨＡ−１処理回路は、ステップＳ１１における加算器による演算結果が、値ＴＥＭＰを保持するシフトレジスタに供給されることから、ステップＳ１２において、上式（５）の演算を実現するように、各シフトレジスタに保持されている値を、それぞれ、６クロック分だけ右にシフトする。
【００７２】
そして、ＳＨＡ−１処理回路は、図５に示すように、ステップＳ１３において、ワードバッファＡ，Ｂ，Ｃ，Ｄ，Ｅとしての各シフトレジスタに保持されている値を、それぞれ、ＡＬＵ ＲＡＭ４０に格納する。
【００７３】
続いて、ＳＨＡ−１処理回路は、ステップＳ１４において、パディングの結果が５１２ビットであるか否かを判定する。
【００７４】
ここで、ＳＨＡ−１処理回路は、パディングの結果が５１２ビットであるものと判定した場合には、ステップＳ１３においてＡＬＵ ＲＡＭ４０に格納された値が、最終的なハッシュ値となることから、そのまま一連の処理を終了する。
【００７５】
一方、ＳＨＡ−１処理回路は、パディングの結果が５１２ビットでない、すなわち、５１２ビットを超えるものと判定した場合には、ステップＳ１５において、パディングしたデータが全てシフトレジスタ群１０における各シフトレジスタに対してロードされて処理が終了したか否かを判定する。
【００７６】
ここで、ＳＨＡ−１処理回路は、パディングしたデータが全てシフトレジスタ群１０における各シフトレジスタに対してロードされておらず処理が終了していないものと判定した場合には、ステップＳ１６において、ステップＳ１３における状態を保持しつつ、次の５１２ビットのデータをシフトレジスタ群１０における各シフトレジスタに対してロードする。
【００７７】
続いて、ＳＨＡ−１処理回路は、ステップＳ１７において、バス切り替えスイッチＭＵＸ４を、ＡＬＵ ＲＡＭ４０の出力側に切り替え、ステップＳ１３においてＡＬＵ ＲＡＭ４０に格納された値を、それぞれ、ワードバッファＡ，Ｂ，Ｃ，Ｄ，Ｅとしての各シフトレジスタに対してロードする。
【００７８】
続いて、ＳＨＡ−１処理回路は、ステップＳ１８において、バス切り替えスイッチＭＵＸ０を、演算処理回路Ｗ［ｓ］の出力側に切り替え、図４中ステップＳ５からの処理を繰り返す。
【００７９】
そして、ＳＨＡ−１処理回路は、ステップＳ１５における判定の結果、パディングしたデータが全てシフトレジスタ群１０における各シフトレジスタに対してロードされて処理が終了したものと判定した場合には、ステップＳ１３においてＡＬＵ ＲＡＭ４０に格納された値が、最終的なハッシュ値となることから、そのまま一連の処理を終了する。
【００８０】
ＳＨＡ−１処理回路は、このような一連の処理を行うことにより、ハッシュ値を生成する。
【００８１】
つぎに、楕円曲線暗号化処理を行うためのハードウェアである楕円曲線暗号化処理回路について説明する。
【００８２】
楕円曲線暗号化処理回路は、楕円曲線暗号化処理を行うものである。楕円曲線暗号化とは、暗号化と復号とに異なる通信鍵を用いる公開鍵暗号化アルゴリズムの１つであり、１６０ビット長の鍵を用いることにより、１０２４ビット長の鍵を用いたいわゆるＲＳＡ（Ｒｉｖｅｓｔ−Ｓｈａｍｉｒ−Ａｄｌｅｍａｎ）暗号化方式と同等の性能を発揮する暗号化方式である。暗号化装置において、楕円曲線暗号化処理回路は、いわゆるモンゴメリー（Ｍｏｎｔｇｏｍｅｒｙ）法を用いて構成される。すなわち、楕円曲線暗号化処理回路は、図６に示すように、図示しないＣＰＵから供給される演算用の値をテンポラリに保持する３２ビット幅のシフトレジスタ群５０，６０と、結果を取り込むためのシフトレジスタ群７０と、主に３２ビット幅の入力を有する図示しない加算器、減算器、及び乗算器を内部に有する楕円曲線演算処理コア回路８０とを備える。なお、同図におけるＭＵＸ０，ＭＵＸ１，ＭＵＸ２は、それぞれ、バス切り替えスイッチである。
【００８３】
このような楕円曲線暗号化処理回路においては、モンゴメリー法と称される特殊な手法を用いて処理の高速化及び回路規模の削減を実現する。モンゴメリー法による楕円曲線演算処理コア回路８０は、主に、加算器、減算器、及び乗算器の組み合わせ回路によって構成され、演算のステップ毎に３２ビット幅のデータ同士の処理を行う。そこで、暗号化装置においては、回路規模の削減を図るために、上述したように、楕円曲線演算処理コア回路８０の内部に設けられる加算器を、ＳＨＡ−１処理回路における加算器と共用する。
【００８４】
さらに、モンゴメリー法による楕円曲線演算処理コア回路８０と、これと共用されるＳＨＡ―１処理回路を構成する乗算器による処理においては、加算器及び減算器が処理に要する処理時間に比べて乗算器が処理に要する処理時間は大きい。従って、これに伴う処理の遅延は、ゲートにおいて消費される消費電力が鋭いピークを持つことを抑制し、ゲートにおける瞬時電力を低減することが可能となる。
【００８５】
また、楕円曲線暗号化処理回路においては、３組の３２ビット幅のシフトレジスタ群５０，６０，７０が設けられるが、例えば１６０ビット幅、１９２ビット幅、又は２２４ビット幅にも対応するために、各シフトレジスタ群５０，６０，７０のそれぞれに対応して、ビット幅を可変とするためのバス切り替えスイッチＭＵＸ０，ＭＵＸ１，ＭＵＸ２が設けられる。すなわち、楕円曲線暗号化処理回路においては、１６０ビット幅、１９２ビット幅、又は２２４ビット幅にも対応するために、３組の３２ビット幅のシフトレジスタ群５０，６０，７０が、それぞれ、５，６，７段に切り替え可能に構成される。
【００８６】
この具体例としては、図７（Ａ）にシフトレジスタ群６０の近傍の要部構成を示すように、入力と、５段目、６段目、及び７段目のシフトレジスタのそれぞれからの出力とのうち、いずれか１つの信号を、バス切り替えスイッチＭＵＸ１からの出力とするように、シフトレジスタ群６０における各シフトレジスタのうち、右側のシフトレジスタから個数を可変とするものが考えられる。また、他の具体例としては、図７（Ｂ）にシフトレジスタ群６０の近傍の要部構成を示すように、入力と、７段目のシフトレジスタのそれぞれからの出力とのうち、いずれか１つの信号を出力とするバス切り替えスイッチＭＵＸ１を設けるとともに、１段目のシフトレジスタの後段にバス切り替えスイッチＭＵＸ２を設け、さらに、２段目のシフトレジスタの後段にバス切り替えスイッチＭＵＸ３を設けるといったように、シフトレジスタ群６０における各シフトレジスタのうち、左側のシフトレジスタから個数を可変とするものが考えられる。なお、楕円曲線暗号化処理回路においては、シフトレジスタ群５０，７０についても、同様に構成することができる。
【００８７】
このように、楕円曲線暗号化処理回路においては、３組の３２ビット幅のシフトレジスタ群５０，６０，７０のそれぞれに対応して、ビット幅を可変とするためのバス切り替えスイッチＭＵＸ０，ＭＵＸ１，ＭＵＸ２が設けられる。そこで、暗号化装置においては、回路規模の削減を図るために、上述したように、楕円曲線暗号化処理回路におけるシフトレジスタ群５０，６０，７０と、ＳＨＡ−１処理回路におけるシフトレジスタとを共用するとともに、楕円曲線暗号化処理回路におけるバス切り替えスイッチＭＵＸ０，ＭＵＸ１，ＭＵＸ２と、ＳＨＡ−１処理回路におけるバス切り替えスイッチとを共用する。
【００８８】
さらに、上述したＳＨＡ−１処理回路は、先に図３に示したように構成すると、３２ビット幅のシフトレジスタ群を用いて構成することができる。このようなＳＨＡ−１処理回路において、最終的な結果としてのハッシュ値や演算途中経過の値を保持するシフトレジスタは、先に図２に示したように、ＡＬＵ ＲＡＭに代替することができる。したがって、暗号化装置においては、楕円曲線暗号化処理回路における演算処理で用いる図示しないＡＬＵ ＲＡＭとＳＨＡ−１処理回路におけるＡＬＵ ＲＡＭとを共用する。これにより、暗号化装置においては、回路規模を抑制するのみならず、次回の楕円曲線暗号化処理にて用いるハッシュ値をＡＬＵ ＲＡＭに即座に格納することから、データ転送の手間を省略し、処理の高速化を図ることも可能となる。
【００８９】
また、楕円曲線暗号化処理回路にて算出された値や、ＳＨＡ―１処理回路における最終的な結果としてのハッシュ値や演算途中の値をＡＬＵ ＲＡＭに格納するために、楕円曲線暗号化処理回路やＳＨＡ―１処理回路がＡＬＵ ＲＡＭにアクセスするに際しては、消費される電力が当該暗号化処理回路における他の各種信号処理において消費される電力のピークに比べてその電力のピークが大きい。そこで、後述するように、楕円曲線暗号化処理回路やＳＨＡ―１処理回路がＣＰＵやＲＡＭからデータを受け取るに際してのゲートを制御し、ＡＬＵ ＲＡＭへのアクセス以外の各種処理を制限することにより、ＡＬＵ ＲＡＭへのアクセスと、他の各種処理とを時分割にて行い、該暗号化処理回路にて消費される消費電力のピークを低減することが可能となる。
【００９０】
また、楕円曲線暗号化処理回路やＳＨＡ―１処理回路へのゲートが制限されるに際して、これら処理回路がＣＰＵからの指示に関するデータを受け取ることなく処理を行うために、これら処理回路は自立的に処理を行うことができる。従って、該暗号化処理装置全体における瞬時電力を低減することができ、瞬時電力が制限電力を超えた場合における再処理動作を行うことを低減することができ、処理を高速に行うことが可能となる。
【００９１】
最後に、ＤＥＳ暗号化処理を行うためのハードウェアであるＤＥＳ暗号化処理回路について説明する。
【００９２】
ＤＥＳ暗号化処理回路は、ＤＥＳ暗号化処理を行うものである。ＤＥＳ暗号化とは、暗号化と復号とに同じ通信鍵を用いる共通鍵暗号化アルゴリズムの１つである。暗号化装置において、ＤＥＳ暗号化処理回路は、ＤＥＳ暗号化処理を３重に行ういわゆるトリプルＤＥＳ暗号化処理を行うものとして構成される。
【００９３】
ここで、ＤＥＳ暗号化処理回路においては、トリプルＤＥＳ暗号化処理を行うことから、通常のシングルＤＥＳ暗号化処理を行う場合に比べ、鍵データを保持するシフトレジスタ群の規模が大きくなり、ビット列に対してＤＥＳ暗号化処理を施す際の連鎖技法であるいわゆるＣＢＣ（Ｃｉｐｈｅｒ Ｂｌｏｃｋ Ｃｈａｉｎｉｎｇ）モードを行う際にも、シフトレジスタ群が必要となる。したがって、ＤＥＳ暗号化処理回路においては、これらのシフトレジスタ群をゲート換算すると、いわゆるＳボックスに比較しても大きく、全体として回路規模を増大させる要因となる。
【００９４】
ところで、トリプルＤＥＳ暗号化処理は、１つのＤＥＳ演算処理コア回路を用いて、鍵データを３種類に変化させて３回演算処理を行うことによって実行される。そこで、ＤＥＳ暗号化処理回路としては、いわゆるＴｙｐｅ Ａの非接触型ＩＣカードに適用する場合には、先に図６に示した楕円曲線暗号化処理回路におけるシフトレジスタ群７０を、この鍵データを保持するシフトレジスタ群として用いれば、楕円曲線暗号化処理回路に対する追加回路として、６４ビット幅又は３２ビット幅のバス切り替えスイッチを１つだけ設けるだけでよい。ここで、バス切り替えスイッチは、楕円曲線暗号化処理回路にも設けられていることから、ＤＥＳ暗号化処理回路としては、このバス切り替えスイッチを流用すれば追加回路も不要となる。一方、ＤＥＳ暗号化処理回路としては、いわゆるＴｙｐｅ Ｂの非接触型ＩＣカードに適用する場合には、予め３種類の鍵データを用意しておき、シングルＤＥＳ暗号化処理を行う毎に、２個のシフトレジスタ分だけシフトして鍵データを交換することにより、Ｔｙｐｅ Ａの場合と同様な動作を行うことができる。また、ＤＥＳ暗号化処理回路においては、データを保持するシフトレジスタや結果を保持するシフトレジスタについても、楕円曲線暗号化処理回路におけるシフトレジスタ群と共用することができることから、非常に僅かな追加回路でトリプルＤＥＳ暗号化処理を行うことが可能となる。
【００９５】
このようなＤＥＳ暗号化処理回路は、具体的には、図８に示すように構成することができる。すなわち、ＤＥＳ暗号化処理回路は、図示しないＣＰＵから供給されるデータを保持する３２ビット幅のシフトレジスタ群９０と、鍵データを保持するシフトレジスタ群１００と、ＤＥＳ演算処理コア回路１２０を有する演算処理回路１１０とを備える。なお、同図におけるＭＵＸ，ＭＵＸ０は、それぞれ、バス切り替えスイッチである。
【００９６】
ＤＥＳ暗号化処理回路においては、本来であれば６４ビット幅のバッファを必要とするところ、３２ビット幅のシフトレジスタ群９０，１００でまかなうことができる。また、ＤＥＳ暗号化処理回路においては、トリプルＤＥＳ暗号化処理に用いる鍵データの交換を行うためにバス切り替えスイッチを用いず、巡回させる形式とすることにより、バス切り替えスイッチを不要としている。このように、ＤＥＳ暗号化処理回路は、上述した楕円曲線暗号化処理回路に対して、ＤＥＳ演算処理コア回路１２０を含む演算処理回路１１０以外には殆ど追加回路を必要とせず、大幅に回路規模を削減することが可能となる。
【００９７】
さて、以上では、各部を共用しやすい構成としたＳＨＡ−１処理回路、楕円曲線暗号化処理回路、及びＤＥＳ暗号化処理回路について説明したが、以下では、これらのＳＨＡ−１処理回路、楕円曲線暗号化処理回路、及びＤＥＳ暗号化処理回路を統合して暗号化装置を構成することを考える。
【００９８】
先に図２に示したＳＨＡ−１処理回路、図６に示した楕円曲線暗号化処理回路、及び図８に示したＤＥＳ暗号化処理回路を、それぞれ、重ね合わせると、共通の構成部位が極めて多く存在することがわかる。したがって、暗号化装置は、図９に示すように構成することができる。
【００９９】
すなわち、暗号化装置は、同図に示すように、２つのシフトレジスタ群２００，２１０と、先に図２に示したＳＨＡ−１処理回路におけるＲＯＭ３０に相当するＲＯＭ２２０と、先に図２に示したＳＨＡ−１処理回路におけるＡＬＵ ＲＡＭ４０及び先に図６に示した楕円曲線暗号化処理回路における楕円曲線演算処理コア回路８０として機能するモンゴメリー演算回路２３０と、先に図８に示したＤＥＳ暗号化処理回路における演算処理回路１１０に相当する演算処理回路２４０と、ＳＨＡ−１処理における各種演算を行うための上述した各種演算処理回路とを備える。なお、同図においては、シフトレジスタ群２００と演算処理回路２４０との配線については図示を省略している。
【０１００】
より具体的には、暗号化装置においては、先に図２に示したＳＨＡ−１処理回路におけるシフトレジスタ群１０と、先に図６に示した楕円曲線暗号化処理回路におけるシフトレジスタ群５０，６０と、先に図８に示したＤＥＳ暗号化処理回路におけるシフトレジスタ群９０，１００とを、シフトレジスタ群２００として共用する。また、暗号化装置においては、先に図２に示したＳＨＡ−１処理回路におけるシフトレジスタ群２０と、先に図６に示した楕円曲線暗号化処理回路におけるシフトレジスタ群７０とを、シフトレジスタ群２１０として共用する。
【０１０１】
さらに、暗号化装置においては、モンゴメリー演算回路２３０とＳＨＡ−１処理にて用いられる加算器とを、バス切り替えスイッチＭＵＸを介して接続することにより、楕円曲線暗号化処理にて用いられる加算器を削減している。
【０１０２】
さらにまた、暗号化装置においては、先に図２に示したＳＨＡ−１処理回路におけるバス切り替えスイッチＭＵＸ０と、先に図６に示した楕円曲線暗号化処理回路におけるバス切り替えスイッチＭＵＸ０と、先に図８に示したＤＥＳ暗号化処理回路におけるバス切り替えスイッチＭＵＸ０とを共用するとともに、先に図６に示した楕円曲線暗号化処理回路におけるバス切り替えスイッチＭＵＸ１と、先に図８に示したＤＥＳ暗号化処理回路におけるバス切り替えスイッチＭＵＸ０とを共用する。
【０１０３】
このように、暗号化装置においては、ＳＨＡ−１処理回路、楕円曲線暗号化処理回路、及びＤＥＳ暗号化処理回路における各部を共用することができ、後述する各処理モードに応じて動作させるハードウェアを時分割に切り替えることにより、本来必要とされるゲート数の約１／２程度のゲート数にまで回路規模を削減することができる。また、暗号化装置においては、回路規模の削減にともない、消費電力も約１／２程度にまで削減することができる。
【０１０４】
さらに、後述するＡＬＵ ＲＡＭへのアクセスが行われるに際して、他の各種処理を制限することにより該暗号化処理装置全体で消費される電力の瞬時電力を低減することができる。特に、楕円暗号化処理回路やＳＨＡ―１処理回路にて演算された結果である値やハッシュ値を格納するＡＬＵ ＲＡＭへアクセスするに際しては、他の各種処理に比べて消費される瞬時電力が大きいことから、各種処理モードに応じて動作させるハードウェアを時分割で動作させることにより瞬時電力のピークを低減し、瞬時電力が制限電力を超えることによる再処理動作を行うことなく、高速な処理を可能とする。
【０１０５】
さらに、暗号化装置においては、これらの各部を制御する図示しないＣＰＵの負荷も削減することができる。例えば、暗号化装置においては、ＳＨＡ−１処理によって算出されたハッシュ値のＡＬＵ ＲＡＭ上における格納場所を、楕円曲線暗号化処理にて用いられるアドレスに予め設定しておくことにより、ＳＨＡ−１処理によるハッシュ値の算出後に、そのまま楕円曲線暗号化処理へと即座に移行することができることから、署名生成及び署名検証等の一連の動作の大半をハードウェアによって高速に実行することができる。したがって、暗号化装置においては、ＣＰＵの負荷を削減することができ、さらには、ソフトウェアの改竄等による攻撃に対する耐性も強固となる。通常、暗号化処理においては、途中の演算結果の授受をＣＰＵに委任した場合には、ソフトウェアを改竄することによって容易に成りすましを許容してしまう一方で、暗号化装置においては、このような演算途中におけるＣＰＵの介入による改竄を回避することができる。
【０１０６】
さて、以下では、このような暗号化装置を適用した応用例について説明する。
【０１０７】
暗号化装置は、上述したように、非接触型ＩＣカードに適用することができる。
【０１０８】
非接触ＩＣカードは、例えば図１０に示すように、各部を制御するＣＰＵ３００と、このＣＰＵ３００のワークエリアとして機能するメモリであって例えば２ＫＢ程度の容量を有するＲＡＭ３１０と、各種プログラム等を記憶する読み出し専用のメモリであって例えば３２ＫＢ程度の容量を有するＲＯＭ３２０と、電気的に書き換え可能とされるメモリであって例えば９ＫＢ程度の容量を有するＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）３３０と、電源回路等のアナログブロック３４０と、無線通信を行うためのＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）ブロック３５０と、上述した楕円曲線暗号化処理、ＳＨＡ−１処理、及びトリプルＤＥＳ暗号化処理を行う暗号化装置に相当するＥＣＣ／ＳＨＡ１／ＤＥＳブロック３６０と、例えば１ＫＢ程度の容量を有する上述したＡＬＵ ＲＡＭ３７０と、テスター用のランドからなるテストブロック３８０と、ＣＰＵ３００と各部との間でデータの授受を行うためのバスであるＣＰＵインターフェース３９０とを集積回路化したいわゆるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）として構成される。
【０１０９】
このような非接触型ＩＣカードは、先に図９に示した暗号化装置がＥＣＣ／ＳＨＡ１／ＤＥＳブロック３６０として組み込まれたものである。非接触ＩＣカードは、ＣＰＵ３００の制御のもとに、ＥＣＣ／ＳＨＡ１／ＤＥＳブロック３６０を動作させ、楕円曲線暗号化処理、ＳＨＡ−１処理、及びトリプルＤＥＳ暗号化処理を行う。このとき、非接触型ＩＣカードは、上述したように、各処理モードに応じて、動作させるハードウェアを時分割に切り替える。
【０１１０】
この時分割動作を具体的に説明するために、図１１に示すように、各部を機能的に表現する。なお、同図においては、アナログブロック３４０については図示を省略するとともに、説明の便宜上、ＥＣＣ／ＳＨＡ１／ＤＥＳブロック３６０を、楕円曲線暗号化処理及びＳＨＡ−１処理の機能を表すＥＣＣ／ＳＨＡ１ブロック３６０１と、トリプルＤＥＳ暗号化処理の機能を表すＤＥＳブロック３６０２とに大別して表現している。
【０１１１】
このような非接触型ＩＣカードにおける処理モードは、主に、通信を行う通信モード、楕円曲線暗号化処理を行う楕円曲線暗号化処理モード、トリプルＤＥＳ暗号化処理を行うＤＥＳ暗号化処理モード、及びＡＬＵ ＲＡＭ３７０に対してアクセスするＡＬＵ ＲＡＭモードの４つに大別される。
【０１１２】
非接触型ＩＣカードにおいては、通信モード時には、図１２（Ａ）中太線枠で示すように、ＣＰＵ３００、ＲＡＭ３１０、ＲＯＭ３２０、ＥＥＰＲＯＭ３３０、及びＲＦブロック３５０が動作する。すなわち、非接触型ＩＣカードにおいては、通信モード時には、ＣＰＵ３００の制御のもとに、ＲＯＭ３２０に記憶されている所定の通信プログラムが起動し、ＲＡＭ３２０やＥＥＰＲＯＭ３３０に記憶されている各種情報が、ＲＦブロック３５０を介して外部に送信されるとともに、ＲＦブロック３５０を介して外部から受信した各種情報が、ＲＡＭ３２０やＥＥＰＲＯＭ３３０に記憶される。また、通信モード時には、暗号エンジンは各種処理を行うことがなく、該非接触型ＩＣカード全体における消費電力は、通信モードで消費される電力に略等しくなる。つまり、通信モード、楕円曲線暗号化処理モード、トリプルＤＥＳ暗号化処理モード、及びＡＬＵ ＲＡＭモードを同時刻に動作させて各種処理を行うことがなく、通信モード時に消費される該非接触型ＩＣカード全体における消費電力は、通信モードを動作させるに際して消費される電力のみによって決まる。従って、該非接触型ＩＣカードにおける消費電力を低減することができるだけでなく、各モードを動作させるに際して消費される電力が同一時刻で加算される結果、該非接触型ＩＣカード全体における瞬時電力が制限電力を超えないように各種処理を行うことが可能となる。
【０１１３】
また、非接触型ＩＣカードにおいては、楕円曲線暗号化処理モード時には、同図（Ｂ）中太線枠で示すように、ＥＣＣ／ＳＨＡ１ブロック３６０１が動作する。すなわち、非接触型ＩＣカードにおいては、楕円曲線暗号化処理モード時には、ＥＣＣ／ＳＨＡ１ブロック３６０１によってＳＨＡ−１処理が行われ、ハッシュ値を生成する。また、楕円曲線暗号化処理モード時には、ＣＰＵ３００、ＲＡＭ３１０、ＲＯＭ３２０、ＥＥＰＲＯＭ３３０、及びＲＦブロック３５０がアイドリング状態とされ、ＥＣＣ／ＳＨＡ１ブロック３６０１からＡＬＵ ＲＡＭ３７０へのハッシュ値の格納又はＡＬＵ ＲＡＭ３７０からのハッシュ値の読み込みが制限される。
【０１１４】
また、ＥＣＣ／ＳＨＡ１ブロック３６０１は、楕円曲線暗号化処理モード時にＣＰＵ３００から送られる処理に関する命令の如きアシストを受けることなく、自立的に処理を行うことができ、ＣＰＵ３００、ＲＡＭ３１０、ＲＯＭ３２０、ＥＥＰＲＯＭ３３０、及びＲＦブロック３５０による各種処理に対して時分割にて行うことが可能となる。従って、個別の処理における消費電力を低減することが可能となる。ＥＣＣ／ＳＨＡ１ブロック３６０１とＡＬＵ ＲＡＭ３７０との間における演算結果としてのハッシュ値の格納又は読み込みに際しては、ＥＣＣ／ＳＨＡ１ブロック３６０１による演算処理中には、ＡＬＵ ＲＡＭ３７０との間におけるハッシュ値の受け渡しを行うことがなく、ＥＣＣ／ＳＨＡ１ブロック３６０１の演算処理が一旦停止される。これにより、ＥＣＣ／ＳＨＡ１ブロック３６０１における演算処理と、ＡＬＵ ＲＡＭ３７０へのアクセスが時分割で行われるように制限され、楕円曲線暗号化処理が行われる。
【０１１５】
さらに、非接触型ＩＣカードにおいては、ＤＥＳ暗号化処理モード時には、同図（Ｃ）中太線枠で示すように、ＤＥＳブロック３６０２が動作する。ここで、ＣＰＵ３００、ＲＡＭ３１０、ＲＯＭ３２０はアイドリング状態とされる。すなわち、非接触型ＩＣカードにおいては、ＤＥＳ暗号化処理モード時には、ＤＥＳブロック３６０２が、ＣＰＵ３００の制御のもとに、ＲＯＭ３２０に記憶されている所定の擬似乱数（Ｐｓｅｕｄｏ−ｒａｎｄｏｍ Ｎｕｍｂｅｒ；以下、ＰＮという。）系列がシード（ｓｅｅｄ）や鍵データとして読み出され、ＲＡＭ３１０がワークエリアとして用いられながら、ＤＥＳブロック３６０２と、ＣＰＵ３００、ＲＯＭ３００及びＲＡＭ３１０が時分割にて動作し、トリプルＤＥＳ暗号化処理が行われる。
【０１１６】
さらに、非接触型ＩＣカードにおいては、ＡＬＵ ＲＡＭモード時には、同図（Ｄ）中太線枠で示すように、ＡＬＵ ＲＡＭ３７０が動作し、ＥＣＣ／ＳＨＡ１ブロックが生成する演算結果及びＡＬＵ ＲＡＭ３７０に格納されたデータをＡＬＵ ＲＡＭ３７０とＥＣＣ／ＳＨＡ１ブロック３６０１との間で授受する。ＡＬＵ ＲＡＭ３７０を動作させるに際しては、ＣＰＵ３００、ＲＡＭ３１０、ＲＯＭ３２０、ＥＥＰＲＯＭ３３０、及びＲＦブロック３５０がアイドリング状態とされ、ＥＣＣ／ＳＨＡ１ブロック３６０１とのデータの授受を制限し、消費電力を低減することができる。例えば、ＥＣＣ／ＳＨＡ１ブロック３６０１を構成し、比較的消費電力が大きい乗算器から構成される回路にミュート回路を接続することにより、消費電力を低減することが可能となる。
【０１１７】
図１３は、縦軸を消費電力Ｗ、横軸を処理時刻Ｔとし、これら各処理モードにおいて消費される消費電力を比較した図である。同図（Ａ）はゲートにおける消費電力、同図（Ｂ）はＡＬＵ ＲＡＭにおける消費電力、同図（Ｃ）はＲＡＭにおける消費電力、さらに同図（Ｄ）は、ＥＣＣ／ＳＨＡ１ブロックを構成するゲート、ＡＬＵ ＲＡＭ、及びＲＡＭにける消費電力を加算した該非接触型ＩＣカードにおける全体の消費電力を示す。同図（Ａ）に示すように、ゲートにおける消費電力は、処理回路を構成する乗算器などの処理に際しての遅延によりピークが抑制されるとともに処理時間に沿って分散することになる。これにより、ゲートで消費される消費電力のみに関して瞬時電力が抑制されることになる。
【０１１８】
さらに、同図（Ａ）及び（Ｂ）に示すように、ＡＬＵ ＲＡＭが処理回路にアクセスするに際してはゲートにおける処理が停止されることにより、ＡＬＵ ＲＡＭで電力が消費されるタイミングにおいては、ゲートでは電力が消費されることがない。ＡＬＵ ＲＡＭにおけて電力が消費される時刻ｔ０とゲートにおける電力が消費される時刻ｔ１とのタイミングがずれることにより、ゲートにおける消費電力とＡＬＵ ＲＡＭにおける消費電力が同時に生じることがない。
【０１１９】
また、ＣＰＵやＲＡＭから自立的に処理を行うことができることにより、ＥＣＣ／ＳＨＡ１ブロックとＲＡＭとの間におけるデータの読み込みの回数を低減することができ、先に示した図１４（Ｃ）に比べ、図１３（Ｃ）に示すようにＲＡＭにおける消費電力を低減することもできる。
【０１２０】
従って、図１３（Ａ）乃至（Ｃ）に示す各処理における消費電力を加算し、非接触型ＩＣカードで消費される全体の消費電力は、同図（Ｄ）に示すように図１４（Ｄ）に示す消費電力に比べて瞬時電力が低減されたものとすることができ、例えば、非接触型ＩＣカードの制限電力が２０ｍＡである場合でも、制限電力を超えないように非接触型ＩＣカードを動作させることが可能となる。
【０１２１】
このように、非接触型ＩＣカードにおいては、比較的消費電力が大きい処理を行われるに際して、他の処理を制限することにより瞬時電力を低減することができ、制限電力を瞬時電力が超えることによる処理の遅延を生じることがなく高速な処理を行うことが可能となる。また、各処理モードに応じて、動作させるハードウェアを時分割に切り替えることにより、ハードウェアを共用した構成であっても、同時には行うことができない複数の処理を行うことが可能であるとともに、回路規模の削減と電力消費の削減とを図ることができる。
【０１２２】
以上説明したように、本発明の実施の形態として示す暗号化装置は、処理に際して瞬時電力が比較的大きいＡＬＵ ＲＡＭへのアクセスに際して、他の各演算処理を制限する。よって、他のＥＣＣ／ＳＨＡ１ブロックにおける処理のタイミングをずらすことにより瞬時電力を低減することができ、高速な処理を可能とすることができる。
【０１２３】
さらに、各種処理を行うための各ハードウェアを当該各種処理間で共用して時分割処理を行うことにより、回路規模を削減して極めて少ない電力消費のもとに高速且つ安全に公開鍵を用いた署名生成及び署名検証を行うこともできる。
【０１２４】
したがって、暗号化装置は、ＬＳＩ等として実装する際に、チップサイズを大幅に小型化することができることから、非接触型ＩＣカード等にも容易に適用することができる。このとき、暗号化装置は、電力消費が少なくて済むことから、非接触型ＩＣカードに適用した場合であっても、数センチメートルもの実用的な通信距離を実現することができ、該非接触型ＩＣカードの動作時における消費電力が制限電力を超える度に再度処理をやり直すことなく、高速な処理を行うことが可能となる。また、暗号化装置は、改竄等の攻撃に対する耐性にも優れていることから、高い安全性が要求される非接触型ＩＣカードを用いたサービスに適用して有効である。
【０１２５】
なお、本発明は、上述した実施の形態に限定されるものではない。例えば、上述した実施の形態では、公開鍵暗号化方式として、楕円曲線暗号化方式を採用して説明したが、本発明は、例えばＲＳＡ暗号化方式等の他の公開鍵暗号化方式にも容易に適用することができる。
【０１２６】
また、上述した実施の形態では、ハッシュ関数として、ＳＨＡ−１を用いるものとして説明したが、本発明は、例えばＭＤ５（Ｍｅｓｓａｇｅ Ｄｉｇｅｓｔ ５）等の他のハッシュ関数にも容易に適用することができる。
【０１２７】
さらに、上述した実施の形態では、暗号化処理を行う際に必要となる鍵生成の過程等において用いる乱数を、共通鍵暗号化方式の１つであるＤＥＳ暗号化方式を用いて生成するものとして説明したが、本発明は、乱数生成の手法については、任意のものを適用することができる。
【０１２８】
さらにまた、上述した実施の形態では、暗号化装置の適用例として、非接触型ＩＣカードを用いて説明したが、本発明は、同様の機能を要求する任意の装置やデバイスに適用することができるのは勿論である。
【０１２９】
このように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。
【０１３０】
【発明の効果】
以上詳細に説明したように、本発明にかかる暗号化装置は、公開鍵暗号化方式による暗号化処理を行う暗号化装置であって、公開鍵暗号化方式による暗号化処理を行う公開鍵暗号化処理手段と、公開鍵暗号化処理手段によって用いるハッシュ値を生成するハッシュ値生成手段と、ハッシュ値を格納する記憶手段とを備え、少なくとも、ハッシュ値生成手段が記憶手段にアクセスするに際して、公開鍵暗号化処理手段における各種演算処理を制限する。
【０１３１】
したがって、本発明にかかる暗号化装置は、ハッシュ値を格納するＡＬＵ ＲＡＭへアクセスするに際して、他の各処理を停止することにより、暗号化装置における瞬時電力のピークを低減された状態のもとに、公開鍵を用いた署名生成及び署名検証を高速且つ安全に行うことができる。
【０１３２】
また、本発明にかかる暗号化装置は、公開鍵暗号化処理手段による暗号化処理とハッシュ値生成手段によるハッシュ値生成処理との間で、使用するレジスタ群を時分割共用することにより、回路規模を削減して極めて少ない電力消費のもとに公開鍵を用いた署名生成及び署名検証を安全に行うことができる。
【０１３３】
また、この本発明にかかる暗号化装置は、公開鍵暗号化処理手段によって暗号化処理を行う際に必要となる乱数を生成するために、共通鍵暗号化方式による暗号化処理を行う共通鍵暗号化処理手段を備え、この共通鍵暗号化処理手段におけるデータを保持するレジスタ及び鍵データを保持するレジスタからなるレジスタ群を、公開鍵暗号化処理手段におけるレジスタ群と共用する。
【０１３４】
したがって、本発明にかかる暗号化装置は、共通鍵暗号化処理手段を備える場合には、公開鍵暗号化処理手段による暗号化処理とハッシュ値生成手段によるハッシュ値生成処理との間のみならず、この共通鍵暗号化処理手段による暗号化処理との間でも、使用するレジスタ群を時分割共用することにより、より回路規模と電力消費とを削減することができる。
【０１３５】
さらに、この本発明にかかる暗号化装置において、公開鍵暗号化処理手段は、公開鍵暗号化方式による暗号化処理に際する各種演算処理を行う公開鍵暗号化演算処理コア手段を有し、ハッシュ値生成手段は、ハッシュ値の生成処理に際する各種演算処理を行うハッシュ値演算処理コア手段を有し、公開鍵暗号化演算処理コア手段と、ハッシュ値演算処理コア手段とを共用する。
【０１３６】
さらにまた、この本発明にかかる暗号化装置において、公開鍵暗号化処理手段は、ビット幅を可変とするためのバス切り替えスイッチを有し、ハッシュ値生成手段におけるバス切り替えスイッチを、公開鍵暗号化処理手段におけるバス切り替えスイッチと共用する。
【０１３７】
したがって、本発明にかかる暗号化装置は、公開鍵暗号化処理手段による暗号化処理とハッシュ値生成手段によるハッシュ値生成処理との間で、演算処理に使用する演算処理コア手段を時分割共用し、また、公開鍵暗号化処理手段による暗号化処理とハッシュ値生成手段によるハッシュ値生成処理との間で、バス切り替えスイッチを時分割共用することにより、さらに大幅な回路規模の削減と電力消費の削減とを図ることができる。
【０１３８】
また、この本発明にかかる暗号化装置は、公開鍵暗号化処理手段によって暗号化処理を行う際に必要となる乱数を生成するために、共通鍵暗号化方式による暗号化処理を行う共通鍵暗号化処理手段を備え、この共通鍵暗号化処理手段におけるバス切り替えスイッチを、公開鍵暗号化処理手段におけるバス切り替えスイッチと共用する。
【０１３９】
したがって、本発明にかかる暗号化装置は、共通鍵暗号化処理手段を備える場合には、公開鍵暗号化処理手段による暗号化処理とハッシュ値生成手段によるハッシュ値生成処理との間のみならず、この共通鍵暗号化処理手段による暗号化処理との間でも、バス切り替えスイッチを時分割共用することにより、より回路規模と電力消費とを削減することができる。
【０１４０】
さらに、この本発明にかかる暗号化装置は、ハッシュ値生成手段によって生成されたハッシュ値を格納する記憶手段を備え、ハッシュ値生成手段は、生成したハッシュ値を記憶手段に格納する際に、公開鍵暗号化処理手段によって用いられるアドレスに当該ハッシュ値を格納し、公開鍵暗号化処理手段は、記憶手段に格納されたハッシュ値を読み出す。
【０１４１】
したがって、本発明にかかる暗号化装置は、ハッシュ値生成手段によって生成されたハッシュ値を、公開鍵暗号化処理手段による次回の暗号化処理にて用いるためにデータ転送することなく、記憶手段を介して受け渡すことにより、回路規模及び電力消費の削減のみならず、処理の高速化も図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態として示す暗号化装置の概念を説明する図であって、（Ａ）は、楕円曲線暗号化処理を行う暗号化エンジンにおけるハードウェア構成要素を機能分析的に分解した様子を示し、（Ｂ）は、ＳＨＡ−１処理を行う暗号化エンジンにおけるハードウェア構成要素を機能分析的に分解した様子を示し、（Ｃ）は、楕円曲線暗号化処理及びＳＨＡ−１処理のそれぞれを行うためのハードウェア構成要素としてのレジスタを共用した様子を示す図である。
【図２】ＳＨＡ−１処理回路の具体的な実装例としての構成を説明するブロック図である。
【図３】ＳＨＡ−１処理回路の具体的な実装例としての他の構成を説明するブロック図である。
【図４】図２に示すＳＨＡ−１処理回路における基本動作を説明するためのフローチャートである。
【図５】図２に示すＳＨＡ−１処理回路における基本動作を説明するためのフローチャートであって、図４に示す工程に続く残りの工程を説明する図である。
【図６】楕円曲線暗号化処理回路の具体的な実装例としての構成を説明するブロック図である。
【図７】同楕円曲線暗号化処理回路の具体的な実装例としての要部構成を説明するブロック図であって、（Ａ）は、シフトレジスタ群における各シフトレジスタのうち、右側のシフトレジスタから個数を可変としてビット幅を切り替える場合の構成を示し、（Ｂ）は、シフトレジスタ群における各シフトレジスタのうち、左側のシフトレジスタから個数を可変としてビット幅を切り替える場合の構成を示す図である。
【図８】ＤＥＳ暗号化処理回路の具体的な実装例としての構成を説明するブロック図である。
【図９】同暗号化装置の具体的な実装例としての構成を説明するブロック図である。
【図１０】同暗号化装置を適用した非接触型ＩＣカードの構成を説明するブロック図である。
【図１１】同非接触型ＩＣカードにおける各部を機能的に表現したブロック図である。
【図１２】同非接触型ＩＣカードにおける時分割動作を説明するための図であり、（Ａ）は、通信モード時における動作を説明するためのブロック図であり、（Ｂ）は、楕円曲線暗号化処理モード時における動作を説明するためのブロック図であり、（Ｃ）は、ＤＥＳ暗号化処理モード時における動作を説明するためのブロック図であり、（Ｄ）は、ＡＬＵ ＲＡＭモード時における動作を説明するためのブロック図である。
【図１３】同非接触型ＩＣカードにおける消費電力を説明するための図であり、（Ａ）は、ゲートにおける消費電力を説明する図であり、（Ｂ）は、ＡＬＵ ＲＡＭアクセス時における消費電力を説明するための図であり、（Ｃ）は、ＲＡＭにおける消費電力を説明するための図であり、（Ｄ）は、該非接触型ＩＣカード全体の消費電力を説明するための図である。
【図１４】従来の非接触型ＩＣカードにおける消費電力を説明するための図であり、（Ａ）は、ゲートにおける消費電力を説明する図であり、（Ｂ）は、ＡＬＵ ＲＡＭアクセス時における消費電力を説明するための図であり、（Ｃ）は、ＲＡＭにおける消費電力を説明するための図であり、（Ｄ）は、該非接触型ＩＣカード全体の消費電力を説明するための図である。
【符号の説明】
１０，２０，５０，６０，７０，９０，１００，２００，２１０ シフトレジスタ群、 ３０，２２０，３２０ ＲＯＭ、 ４０，３７０ ＡＬＵ ＲＡＭ、８０ 楕円曲線演算処理コア回路、 １１０ 演算処理回路、 １２０ ＤＥＳ演算処理コア回路、 ２３０ モンゴメリー演算回路、 ３００ ＣＰＵ、 ３１０ ＲＡＭ、 ３３０ ＥＥＰＲＯＭ、 ３４０ アナログブロック、 ３５０ ＲＦブロック、 ３６０ ＥＣＣ／ＳＨＡ１／ＤＥＳブロック、 ３６０１ ＥＣＣ／ＳＨＡ１ブロック、 ３６０２ ＤＥＳブロック、 ３８０ テストブロック、 ３９０ ＣＰＵインターフェース
Claims (12)
- 公開鍵暗号化方式による暗号化処理を行う暗号化装置であって、
公開鍵暗号化方式による暗号化処理を行う公開鍵暗号化処理手段と、
前記公開鍵暗号化処理手段によって用いるハッシュ値を生成するハッシュ値生成手段と、
前記ハッシュ値を格納する記憶手段とを備え、
少なくとも、前記ハッシュ値生成手段が前記記憶手段にアクセスするに際して、前記公開鍵暗号化処理手段における各種演算処理を制限すること
を特徴とする暗号化装置。 - 前記公開鍵暗号化処理手段は、演算用の値を保持するためのレジスタ及び結果を取り込むためのレジスタからなるレジスタ群を有し、
少なくとも、前記ハッシュ値生成手段における演算用の値を保持するためのレジスタ及び結果としてのハッシュ値を取り込むためのレジスタからなるレジスタ群を、前記公開鍵暗号化処理手段における前記レジスタ群と共用し、処理モードに応じて、動作させるハードウェアを時分割に切り替えること
を特徴とする請求項１記載の暗号化装置。 - 前記公開鍵暗号化処理手段によって暗号化処理を行う際に必要となる乱数を生成するために、共通鍵暗号化方式による暗号化処理を行う共通鍵暗号化処理手段を備え、
前記共通鍵暗号化処理手段におけるデータを保持するレジスタ及び鍵データを保持するレジスタからなるレジスタ群を、前記公開鍵暗号化処理手段における前記レジスタ群と共用すること
を特徴とする請求項１記載の暗号化装置。 - 前記共通鍵暗号化処理手段は、ＤＥＳ暗号化処理を行うこと
を特徴とする請求項３記載の暗号化装置。 - 前記公開鍵暗号化処理手段は、公開鍵暗号化方式による暗号化処理に際する各種演算処理を行う公開鍵暗号化演算処理コア手段を有し、
前記ハッシュ値生成手段は、前記ハッシュ値の生成処理に際する各種演算処理を行うハッシュ値演算処理コア手段を有し、
前記公開鍵暗号化演算処理コア手段と、前記ハッシュ値演算処理コア手段とを共用すること
を特徴とする請求項１記載の暗号化装置。 - 前記公開鍵暗号化演算処理コア手段における加算手段と、前記ハッシュ値演算処理コア手段における加算手段とを共用すること
を特徴とする請求項５記載の暗号化装置。 - 前記公開鍵暗号化処理手段は、ビット幅を可変とするためのバス切り替えスイッチを有し、
前記ハッシュ値生成手段におけるバス切り替えスイッチを、前記公開鍵暗号化処理手段における前記バス切り替えスイッチと共用すること
を特徴とする請求項１記載の暗号化装置。 - 前記公開鍵暗号化処理手段によって暗号化処理を行う際に必要となる乱数を生成するために、共通鍵暗号化方式による暗号化処理を行う共通鍵暗号化処理手段を備え、
前記共通鍵暗号化処理手段におけるバス切り替えスイッチを、前記公開鍵暗号化処理手段における前記バス切り替えスイッチと共用すること
を特徴とする請求項７記載の暗号化装置。 - 前記ハッシュ値生成手段は、生成したハッシュ値を前記記憶手段に格納するに際して、前記公開鍵暗号化処理手段によって用いられるアドレスに該ハッシュ値を格納し、
前記公開鍵暗号化処理手段は、前記記憶手段に格納されたハッシュ値を読み出すこと
を特徴とする請求項１記載の暗号化装置。 - 前記公開鍵暗号化処理手段は、楕円曲線暗号化処理を行うこと
を特徴とする請求項１記載の暗号化装置。 - 前記ハッシュ値生成手段は、ＳＨＡ−１処理を行うこと
を特徴とする請求項１記載の暗号化装置。 - 通信機能を有する非接触型ＩＣカードに組み込まれていること
を特徴とする請求項１記載の暗号化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241367A JP2004078053A (ja) | 2002-08-22 | 2002-08-22 | 暗号化装置 |
| US10/633,658 US7403614B2 (en) | 2002-08-22 | 2003-08-05 | Encryption apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241367A JP2004078053A (ja) | 2002-08-22 | 2002-08-22 | 暗号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004078053A true JP2004078053A (ja) | 2004-03-11 |
| JP2004078053A5 JP2004078053A5 (ja) | 2005-10-27 |
Family
ID=32023866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002241367A Pending JP2004078053A (ja) | 2002-08-22 | 2002-08-22 | 暗号化装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7403614B2 (ja) |
| JP (1) | JP2004078053A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9705679B2 (en) | 2013-06-04 | 2017-07-11 | Mitsubishi Electric Corporation | Data authentication device and data authentication method |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7401110B1 (en) * | 2004-09-09 | 2008-07-15 | Sun Microsystems, Inc. | System, method and apparatus for an improved MD5 hash algorithm |
| JP4308840B2 (ja) * | 2006-11-08 | 2009-08-05 | Ｏｋｉセミコンダクタ株式会社 | Ｓｈａ演算方法およびｓｈａ演算装置 |
| US9317708B2 (en) * | 2008-08-14 | 2016-04-19 | Teleputers, Llc | Hardware trust anchors in SP-enabled processors |
| JP5198572B2 (ja) * | 2008-10-07 | 2013-05-15 | 富士通株式会社 | 暗号化装置 |
| JP5755970B2 (ja) * | 2011-08-26 | 2015-07-29 | 株式会社東芝 | 演算装置 |
| US8958550B2 (en) * | 2011-09-13 | 2015-02-17 | Combined Conditional Access Development & Support. LLC (CCAD) | Encryption operation with real data rounds, dummy data rounds, and delay periods |
| US11785005B2 (en) * | 2020-09-23 | 2023-10-10 | Apple Inc. | Secure tunneling with implicit device identification |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736672A (ja) | 1993-07-20 | 1995-02-07 | Canon Inc | 乱数発生器、及びそれを用いた通信システム及びその方法 |
| US5764772A (en) * | 1995-12-15 | 1998-06-09 | Lotus Development Coporation | Differential work factor cryptography method and system |
| GB9707861D0 (en) | 1997-04-18 | 1997-06-04 | Certicom Corp | Arithmetic processor |
| JPH11109859A (ja) | 1997-10-06 | 1999-04-23 | Nec Corp | 擬似乱数発生方法および装置 |
| US6088800A (en) | 1998-02-27 | 2000-07-11 | Mosaid Technologies, Incorporated | Encryption processor with shared memory interconnect |
| JP2000124887A (ja) * | 1998-10-14 | 2000-04-28 | Fuji Xerox Co Ltd | グループ単位の暗号化・復号方法および署名方法ならびに装置 |
| US6625592B1 (en) * | 1999-08-10 | 2003-09-23 | Harris-Exigent, Inc. | System and method for hash scanning of shared memory interfaces |
| US20020016917A1 (en) * | 2000-08-04 | 2002-02-07 | Tomohiko Kitamura | System integrated circuit |
| EP1325583A2 (en) * | 2000-10-13 | 2003-07-09 | Eversystems Inc. | Secret key messaging |
| DE10061998A1 (de) | 2000-12-13 | 2002-07-18 | Infineon Technologies Ag | Kryptographieprozessor |
-
2002
- 2002-08-22 JP JP2002241367A patent/JP2004078053A/ja active Pending
-
2003
- 2003-08-05 US US10/633,658 patent/US7403614B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9705679B2 (en) | 2013-06-04 | 2017-07-11 | Mitsubishi Electric Corporation | Data authentication device and data authentication method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040076292A1 (en) | 2004-04-22 |
| US7403614B2 (en) | 2008-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kim et al. | Design and implementation of a private and public key crypto processor and its application to a security system | |
| Güneysu et al. | Cryptanalysis with COPACOBANA | |
| US6021201A (en) | Method and apparatus for integrated ciphering and hashing | |
| JP4782343B2 (ja) | “ミドルマン”詐欺に対する可能性を減少すると同時に匿名のユーザを認証する方法 | |
| CN108833103B (zh) | 射频识别标签和读取设备之间进行安全通信的方法和系统 | |
| Bosselaers et al. | Integrity Primitives for Secure Information Systems: Final Ripe Report of Race Integrity Primitives Evaluation | |
| Samir et al. | ASIC and FPGA comparative study for IoT lightweight hardware security algorithms | |
| JP2008252299A (ja) | 暗号処理システム及び暗号処理方法 | |
| US10146701B2 (en) | Address-dependent key generation with a substitution-permutation network | |
| KR100800468B1 (ko) | 저전력 고속 동작을 위한 하드웨어 암호화/복호화 장치 및그 방법 | |
| JP2003526118A (ja) | 基本的なレジスタ演算を用いた暗号プリミティブのインプリメント | |
| JP2002535878A (ja) | 公開鍵および秘密鍵による暗号化方法 | |
| JP2003501698A (ja) | 基本的なレジスタ演算を用いたパラメータの生成 | |
| CN112202547A (zh) | 一种轻量级分组密码gfcs实现方法、装置及可读存储介质 | |
| US6111952A (en) | Asymmetrical cryptographic communication method and portable object therefore | |
| JP2004054128A (ja) | 暗号化装置 | |
| JP2004304800A (ja) | データ処理装置におけるサイドチャネル攻撃防止 | |
| Borst et al. | Cryptography on smart cards | |
| JP2004078053A (ja) | 暗号化装置 | |
| Mühlbach et al. | Secure communication in microcomputer bus systems for embedded devices | |
| Lee et al. | Lightweight and low-latency AES accelerator using shared SRAM | |
| Panato et al. | An IP of an Advanced Encryption Standard for Altera/spl trade/devices | |
| KR100564599B1 (ko) | 역원 계산 회로, 역원계산 방법 및 상기 역원계산 방법을실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수있는 기록매체 | |
| CN110493003B (zh) | 一种基于四基二进制底层模运算的快速加密系统 | |
| JP5179933B2 (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050527 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050819 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080529 |