JP2004071836A

JP2004071836A - Method for manufacturing semiconductor substrate

Info

Publication number: JP2004071836A
Application number: JP2002229192A
Authority: JP
Inventors: Hisashi Adachi; 足立　尚志
Original assignee: Sumitomo Mitsubishi Silicon Corp
Current assignee: Sumco Corp
Priority date: 2002-08-06
Filing date: 2002-08-06
Publication date: 2004-03-04
Anticipated expiration: 2022-08-06
Also published as: JP4123861B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor substrate by which the occurrence of a defective product due to particles and flaws resulted from a substrate holding jig can be reduced. <P>SOLUTION: The semiconductor substrate is held by a susceptor and it is heated by a heat treatment device. At this point, particles on the supporting surface of the susceptor for the substrate are displaced to the backside of the substrate, and they are baked onto the surface thereof by heat while the substrate is heated. In addition, flaws are caused in the outer periphery of the rear side of the substrate, and particles generating accompanied with the flaws are baked. Then, the backside of the heated semiconductor substrate is removed by only a small quantity. In this case, the particles and flaws baked onto the backside of the substrate are removed. As a result, the occurrence of defective semiconductor substrates and defective devices due to the particles or flaws can be reduced. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は半導体基板の製造方法、詳しくは半導体単結晶基板の熱処理工程において、基板保持治具による保持を原因とした半導体単結晶基板の裏面に対する傷の発生またはパーティクルの付着を防ぐ半導体基板の製造技術に関する。
【０００２】
【従来の技術】
近年、片面鏡面ウェーハの製造にあって、デバイスメーカからのウェーハの表面精度の要求が厳しくなっている。これにより、高精度な片面鏡面ウェーハに対しては、裏面研磨を施すことが一般的となっている。ウェーハの裏面が粗ければ、例えばデバイス作製時のフォトリソ工程で、真空チャックされたウェーハの裏面の凹凸がウェーハの表面（デバイス形成面）に転写され、露光時の焦点がぼやけたり、歩留りが低下するためである。
また、近年にあっては、シリコンウェーハの直径が２００ｍｍ（８インチ）から３００ｍｍ以上へと大口径化している。大口径ウェーハでは、各種の高温熱処理工程、成膜工程におけるウェーハの保持に際して、自重によるウェーハ変形を原因としたスリップの発生のおそれがある。
それを防ぐため、ウェーハ保持部が大きい基板保持治具を使用し、ウェーハの外周部の裏面を大きな面積で保持する方法が採用されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、裏面が研磨されたウェーハの外周部を下方から大きな保持面積で保持すると、小さな保持面積で保持した場合よりも、基板保持治具のウェーハ保持面に付着したパーティクルなどが、ウェーハの裏面に転移する可能性が高くなる。しかも、ウェーハの外周部の裏面に基板保持治具との接触による傷が発生し、この傷に伴うパーティクルがウェーハの裏面に飛移する恐れもあった。
こうして発生したパーティクルは、その後の熱処理工程で、ウェーハの裏面に焼き付けられる。焼き付けられたパーティクルは、後工程のＳＣ−１液またはＳＣ−２液などによる洗浄では、ほとんど除去することができない。その結果、裏面にパーティクルを有するウェーハは、顕著な不良品を除き、そのままデバイスメーカに出荷されていた。これにより、デバイスメーカでは、前述したようにデバイス作製時のフォトリソ工程で、真空チャックされたウェーハの裏面の凹凸がウェーハの表面に転写されて露光時の焦点がぼやけたり、ウェーハの裏面から剥がれた一部のパーティクルが、新たにウェーハの表面に付着して歩留りを低下させていた。
従来、このような熱処理後のウェーハ裏面の課題を解消するため、基板保持治具からの発塵を低減する各種の方法が開発されている。しかしながら、これらの従来法は抜本的にパーティクルを低減することができる技術ではなかった。
【０００４】
そこで、発明者は、鋭意研究の結果、既存のエッチング装置または研磨装置などを使用し、熱処理後のウェーハの裏面を若干量だけ除去すれば、基板保持治具に起因したパーティクルおよび傷などによる不良品の発生を低減できることを知見し、この発明を完成させた。
【０００５】
【発明の目的】
この発明は、基板保持治具に起因したパーティクルおよび傷などによる不良品の発生を低減することができる半導体基板の製造方法を提供することを、その目的としている。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板の少なくとも表面を鏡面研磨する工程と、この後、半導体基板を熱処理装置を用いて熱処理する工程と、この熱処理された半導体基板の裏面を所定量だけ除去する工程とを備えた半導体基板の製造方法である。
半導体基板としては、代表的なシリコンウェーハ以外にも、例えばガリウム砒素ウェーハ（ＧａＡｓウェーハ）などを採用することができる。
熱処理装置の種類は限定されない。例えば、半導体基板の表面に薄膜をそれぞれ形成するエピタキシャル成長装置、ＣＶＤ装置、スパッタリング装置および真空蒸着装置などを採用することができる。また、半導体基板を熱処理する装置は、この熱酸化装置の他、半導体基板の表面の平坦度を高める水素アニール装置、アルゴンアニール装置などを採用することができる。さらには、ＳＩＭＯＸ基板の作製時などに用いられるイオン注入後の高温アニール装置などを採用することができる。熱処理の条件は、熱処理装置の種類によりそれぞれ異なる。例えば、貼り合わせＳＯＩ基板の場合では酸化性ガスの雰囲気下で１１００℃程度の熱処理、ＳＩＭＯＸ基板の場合では埋め込みシリコン酸化膜を形成するために、酸化性ガスの雰囲気下で１３００℃以上の熱処理となる。
【０００７】
半導体基板の裏面を除去する所定量とは、基板保持治具に起因したパーティクルおよび傷を除去可能な量である。
この半導体基板の裏面除去時には、デバイス形成面の損傷を最小限に抑えるため、半導体基板の表面側を非接触状態で保持した方が好ましい。これには、例えばベルヌーイチャック方式またはエッジクランプ方式などを採用することができる。特に、ＳＩＭＯＸ基板の場合には、表面シリコン層（活性層）の厚さが０．１〜０．２μｍ程度であるので、基板の表面に傷を発生させないように非接触式保持を利用したエッチングによる除去が好ましい。ただし、これに限定しなくても、半導体基板の熱処理時には、通常、半導体基板の表面に熱酸化膜が形成されることから、この熱酸化膜を保護膜として半導体基板を真空吸着またはワックス貼着などしてもよい。このような保持方法は、大きな保持力を必要とする研磨を採用した場合に有利となる。
【０００８】
請求項２に記載の発明は、上記裏面の除去量は０．１〜２０μｍである請求項１に記載の半導体基板の製造方法である。
好ましい裏面の除去量は０．１〜５μｍである。０．１μｍ未満ではパーティクルやキズの低減効果が乏しいという不都合が生じる。また、２０μｍを超えると表面精度の劣化（フラットネスの劣化）という不都合が生じる。
【０００９】
請求項３に記載の発明は、上記裏面の除去は、研磨により行う請求項１または請求項２に記載の半導体基板の製造方法である。
使用される研磨装置としては、例えば、半導体基板を研磨ヘッドに真空吸着する方式の装置、キャリアプレートを介して、半導体基板を研磨ヘッドにワックス貼着するワックスマウント方式の装置、または水を含むバックパッドによって半導体基板を研磨ヘッドに保持するワックスレスマウント方式の装置などを採用することができる。
さらに、研磨装置は、１枚の半導体基板だけを研磨する枚葉式の装置でもよい。または、複数枚の半導体基板を同時に研磨するバッチ式の装置でもよい。そして、研磨装置は、研磨ヘッドを研磨定盤の上方に対向配置したものでもよいし、これとは上下を逆に配置したものでもよい。
研磨布としては、例えば発泡したウレタンのブロックをスライスした発泡性ウレタンタイプの研磨布、ポリエステルフェルトにポリウレタンを含浸させた多孔性の不織布タイプの研磨布などを採用することができる。
研磨時には、通常、研磨剤として、例えばコロイダルシリカ（シリカゾル）などの遊離砥粒を含むスラリーが、研磨布の研磨作用面に供給される。
【００１０】
請求項４に記載の発明は、上記裏面の除去は、エッチングにより行う請求項１または請求項２に記載の半導体基板の製造方法である。
ここでいうエッチングとは、フッ酸と硝酸とを混合した混酸などを用いる酸エッチングでもよい。また、ＮａＯＨ、ＫＯＨなどのアルカリ性エッチング液を用いるアルカリエッチングでもよい。さらには、気相中で半導体基板の裏面をエッチングするドライエッチングでもよい。ドライエッチングとしては、例えばプラズマエッチングを採用することができる。プラズマエッチングは、反応性ガスプラズマを利用したドライエッチングの一種で、高周波放電プラズマ中に発生した化学的に活性度の高い冷気状態にある原子または分子（ラジカル）を反応種として用いる化学反応である。
【００１１】
請求項５に記載の発明は、上記裏面の除去は、エッチングおよび研磨により行われる請求項１または請求項２に記載の半導体基板の製造方法である。
エッチングによる半導体基板の裏面の除去量、および、研磨による半導体基板の裏面の除去量は限定されない。同じでもどちらを多くしてもよい。
エッチング工程と研磨工程の順位は限定されない。例えば、エッチング後、研磨を行ってもよい。これとは逆に、研磨後にエッチングを行ってもよい。
【００１２】
請求項６に記載の発明は、上記半導体基板は、貼り合わせＳＯＩ基板、ＳＩＭＯＸ基板、水素ガスまたはアルゴンガス雰囲気中で熱処理された半導体基板、ＲＴＡ処理基板、エピタキシャル基板である請求項１〜請求項５のうち、何れか１項に記載の半導体基板の製造方法である。
ＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）とは、半導体基板を急速加熱した後に急速冷却する熱処理である。通常、ハロゲンランプを熱源とした急速加熱装置が用いられる。
【００１３】
【作用】
この発明によれば、半導体基板を基板保持治具により保持し、熱処理装置により熱処理する。このとき、基板保持治具の基板支持面に存在するパーティクルが、基板の裏面に転移し、この熱処理時の熱により焼き付く。また、基板保持治具との接触により基板の外周部の裏面に傷も発生し、その傷に伴うパーティクルが、基板の裏面に付着して、同様に焼き付きが起きる。
その後、既存のエッチング装置または研磨装置などを使用し、熱処理後の半導体基板の裏面を若干量だけ除去する。その際、基板保持治具に起因した半導体基板の裏面に焼き付いたパーティクルおよび傷なども除去される。この結果、これらのパーティクルおよび傷などに起因した半導体基板の不良品、および、デバイスの不良品の発生を低減することができる。
【００１４】
【発明の実施の形態】
以下、この発明の実施例に係る半導体基板の製造方法を説明する。図１は、この発明の一実施例に係る半導体基板の製造方法を示すフローシートである。
【００１５】
両面鏡面仕上げされた直径３００ｍｍのシリコン単結晶基板を用い、大電流イオン注入装置を使用し、あらかじめ５５０℃に保持した炉内で、１８０ｋｅＶの加速電圧により、シリコン単結晶基板の内部に、その表面側から酸素イオンを４×１０^１７ａｔｍｓ／ｃｍ^３で注入する。次に、シリコン単結晶基板をＳＣ−１洗浄およびＳＣ−２洗浄する。それから、縦型熱処理炉にシリコン単結晶基板を挿入し、アルゴンガス雰囲気中で、１３５０℃、酸素分圧０．５％、４時間の熱処理を行う。
その後、酸素分圧を５０％まで引き上げ、さらに７時間の熱処理を施す。これにより、所定の厚さの表面シリコン層１２とバルク層１３との間に埋め込みシリコン酸化膜１１が介されたＳＩＭＯＸ基板１０が得られる（図１（ａ））。
【００１６】
これらの熱処理時には、スリップ防止のため、リング形状のサセプタを用いて、シリコン単結晶基板の外周部の裏面が広範囲に保持される。その際、サセプタの基板支持面に存在するパーティクルが、ウェーハの裏面に転移し、その後、この熱処理時の熱によって焼き付けられる。また、サセプタとの接触により、シリコン単結晶基板の外周部の裏面に傷が発生する。しかも、その傷に伴って発生したパーティクルも基板裏面に焼き付く。そして、得られたＳＩＭＯＸ基板１０を炉内より取り出す。このＳＩＭＯＸ基板１０には、熱処理により厚さ０．４μｍ程度のシリコン酸化膜１４が被着されている。
【００１７】
次に、このＳＩＭＯＸ基板１０の表面を、チャック面との間に窒素ガスが供給されているベルヌーイチャック２０により保持する。それから、ＳＩＭＯＸ基板１０の裏面だけを例えば２５℃のＨＦ水溶液に５分間接触させる。これにより、上述した熱処理時、基板の露出面の全域に形成されたシリコン酸化膜１４のうち、裏面側のシリコン酸化膜１４の部分が除去される（図１（ｂ））。その後、このシリコン酸化膜１４が除去されたＳＩＭＯＸ基板１０の裏面にだけ、フッ酸と硝酸とを４：１で混合した混酸溶液（２５℃）を数秒〜数分間接触させる。これにより、ＳＩＭＯＸ基板１０の裏面側が、０．１〜２０μｍの範囲でエッチングされる（図１（ｃ））。エッチング量は、薬液の配合比，温度等の条件により変化するもので、適宜調整できる。
このとき、サセプタに起因してＳＩＭＯＸ基板１０の裏面に焼き付いていたパーティクルおよび傷が除去される。その結果、このようなパーティクルおよび傷などに起因したＳＩＭＯＸ基板１０の不良品の発生、および、デバイス作製時の例えばフォトリソ工程で、真空チャックされたＳＩＭＯＸ基板１０の裏面の凹凸がその表面に転写され、露光時の焦点がぼやけたりして発生したデバイスの不良品の個数を低減することができる。その後、ＳＩＭＯＸ基板１０はＳＣ−１洗浄およびＳＣ−２洗浄され、デバイスメーカに出荷される。
【００１８】
ここで、一実施例に示す製造方法（本発明）により作製されたＳＩＭＯＸ基板（試験例１〜６）と、従来の製造方法により作製されたＳＩＭＯＸ基板（比較例１）とについて、ＳＩＭＯＸ基板の裏面に対するパーティクルおよび傷の発生についての試験結果を報告する。パーティクルおよび傷の発生の度合いは、集光灯の下で、目視外観検査を実施することにより測定した。
このうち、比較例１では、作製されたＳＩＭＯＸ基板をＨＦ水溶液に５分間だけ浸漬し、その露出面の全域からシリコン酸化膜を除去した後、裏面のエッチングが施されないまま、ＳＣ−１洗浄およびＳＣ−２洗浄された。試験例１〜６では、混酸液によるＳＩＭＯＸ基板の裏面のエッチング量が、０．５μｍ（試験例１）、５μｍ（試験例２）、１０μｍ（試験例３）、２０μｍ（試験例４）、３０μｍ（試験例５）および５０μｍ（試験例６）となるようにエッチング条件を適宜変更した。その結果を表１に示す。
【００１９】
【表１】

【００２０】
また、ＳＩＭＯＸ基板ではなく、アルゴンガス中で熱処理されたシリコン単結晶基板について、この発明法により得られたシリコン単結晶基板（試験例７）と、従来法により得られたシリコン単結晶基板（比較例２）に対する試験結果を報告する。使用されるシリコン単結晶基板は、一実施例に記載された方法と同じ方法で作製されたＣＺウェーハとし、これを縦型高温熱処理装置に挿入し、アルゴン雰囲気下で１２００℃、１時間だけ熱処理した。シリコン単結晶基板を支持するサセプタには、一実施例の場合と同じものを採用した。
比較例２のシリコン単結晶基板は、裏面のエッチングが施されないまま、ＳＣ−１洗浄およびＳＣ−２洗浄された。試験例７では、混酸液によるシリコン単結晶基板の裏面を５μｍだけエッチングした。その結果を同じく表１に示す。
【００２１】
表１から明らかなように、比較例１のＳＩＭＯＸ基板の外周部の裏面または比較例２のシリコン単結晶基板の外周部の裏面に、サセプタによるパーティクルが多発した。しかも、両裏面には傷も発生していた。これに対して、ＳＩＭＯＸ基板の裏面をエッチング、または、アルゴンガス雰囲気下で加熱処理されたシリコン単結晶基板の裏面をエッチングした試験例１〜７にあっては、パーティクルが大幅に低減し、傷の発生も抑えられた。しかも、その傷はエッチング量の増加に伴い低減する傾向が見られた。ただし、エッチング量が２０μｍの場合と３０μｍの場合とでは、顕著な差はなかった。
【００２２】
【発明の効果】
この発明によれば、熱処理後の半導体基板の裏面を若干量だけ除去するように構成したので、この裏面の除去時に、基板保持治具に起因して半導体基板の裏面に存在するパーティクルおよび傷などを除去することができる。その結果、半導体基板の不良品およびこの基板の表面に作製されるデバイスの不良品の発生頻度をそれぞれ低減することができる。
【図面の簡単な説明】
【図１】この発明の一実施例に係る半導体基板の製造方法を示すフローシートである。
【符号の説明】
１０　ＳＩＭＯＸ基板。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor substrate, and more particularly to a method for manufacturing a semiconductor substrate which prevents generation of scratches or adhesion of particles to the back surface of the semiconductor single crystal substrate due to holding by a substrate holding jig in a heat treatment step of the semiconductor single crystal substrate. About technology.
[0002]
[Prior art]
In recent years, in the manufacture of single-sided mirror-surfaced wafers, the demand for wafer surface accuracy from device manufacturers has become strict. For this reason, it is common to grind the back surface of a high-precision single-sided mirror surface wafer. If the back surface of the wafer is rough, for example, in the photolithography process during device fabrication, the irregularities on the back surface of the vacuum-chucked wafer are transferred to the front surface of the wafer (device formation surface), blurring the focus during exposure and reducing the yield. To do that.
In recent years, the diameter of a silicon wafer has increased from 200 mm (8 inches) to 300 mm or more. In the case of a large-diameter wafer, there is a possibility that a slip may occur due to the deformation of the wafer due to its own weight when holding the wafer in various high-temperature heat treatment processes and film formation processes.
In order to prevent this, a method of using a substrate holding jig having a large wafer holding portion and holding the back surface of the outer peripheral portion of the wafer with a large area has been adopted.
[0003]
[Problems to be solved by the invention]
However, if the outer peripheral portion of the wafer whose back surface is polished is held from below with a large holding area, particles and the like adhering to the wafer holding surface of the substrate holding jig are more likely to adhere to the back surface of the wafer than when holding the small holding area. The likelihood of metastasis increases. In addition, the back surface of the outer peripheral portion of the wafer may be scratched by contact with the substrate holding jig, and particles associated with the scratch may be transferred to the back surface of the wafer.
The particles thus generated are burned on the back surface of the wafer in a subsequent heat treatment step. The baked particles can hardly be removed by washing with a SC-1 solution or an SC-2 solution in a later step. As a result, wafers having particles on the back surface have been shipped to device manufacturers as they are, except for remarkable defective products. Thereby, in the device maker, as described above, in the photolithography process at the time of device fabrication, irregularities on the back surface of the vacuum-chucked wafer were transferred to the front surface of the wafer, and the focus during exposure was blurred or peeled off from the back surface of the wafer Some particles newly adhered to the surface of the wafer and reduced the yield.
Conventionally, in order to solve the problem on the back surface of the wafer after the heat treatment, various methods for reducing dust generation from the substrate holding jig have been developed. However, these conventional methods are not techniques capable of drastically reducing particles.
[0004]
Therefore, as a result of earnest research, the inventor has found that if an existing etching apparatus or polishing apparatus is used to remove a small amount of the back surface of the wafer after the heat treatment, particles and scratches caused by the substrate holding jig can be used. The inventors have found that the generation of non-defective products can be reduced, and have completed the present invention.
[0005]
[Object of the invention]
An object of the present invention is to provide a method of manufacturing a semiconductor substrate that can reduce the occurrence of defective products due to particles and scratches caused by a substrate holding jig.
[0006]
[Means for Solving the Problems]
According to the first aspect of the present invention, at least a step of mirror-polishing at least the surface of the semiconductor substrate, a step of heat-treating the semiconductor substrate using a heat treatment apparatus, and removing a predetermined amount of the back surface of the heat-treated semiconductor substrate And a method of manufacturing a semiconductor substrate.
As the semiconductor substrate, for example, a gallium arsenide wafer (GaAs wafer) or the like can be employed other than the typical silicon wafer.
The type of the heat treatment apparatus is not limited. For example, an epitaxial growth apparatus, a CVD apparatus, a sputtering apparatus, a vacuum evaporation apparatus, or the like that forms a thin film on the surface of a semiconductor substrate can be employed. As a device for heat-treating a semiconductor substrate, in addition to the thermal oxidation device, a hydrogen annealing device, an argon annealing device, or the like that increases the flatness of the surface of the semiconductor substrate can be employed. Further, a high-temperature annealing apparatus after ion implantation used for manufacturing a SIMOX substrate or the like can be employed. The conditions of the heat treatment differ depending on the type of the heat treatment apparatus. For example, in the case of a bonded SOI substrate, a heat treatment of about 1100 ° C. is performed in an atmosphere of an oxidizing gas, and in the case of a SIMOX substrate, a heat treatment of 1300 ° C. or more is performed in an atmosphere of an oxidizing gas to form a buried silicon oxide film. Become.
[0007]
The predetermined amount for removing the back surface of the semiconductor substrate is an amount capable of removing particles and scratches caused by the substrate holding jig.
When removing the back surface of the semiconductor substrate, it is preferable that the front surface side of the semiconductor substrate be held in a non-contact state in order to minimize damage to the device formation surface. For this, for example, a Bernoulli chuck method or an edge clamp method can be adopted. In particular, in the case of a SIMOX substrate, since the thickness of the surface silicon layer (active layer) is about 0.1 to 0.2 μm, etching using non-contact type holding is performed so as not to cause scratches on the surface of the substrate. Is preferred. However, without being limited to this, a thermal oxide film is usually formed on the surface of the semiconductor substrate during the heat treatment of the semiconductor substrate. Therefore, the semiconductor substrate is vacuum-adsorbed or wax-bonded using the thermal oxide film as a protective film. And so on. Such a holding method is advantageous when polishing that requires a large holding force is employed.
[0008]
The invention according to claim 2 is the method for manufacturing a semiconductor substrate according to claim 1, wherein the removal amount of the back surface is 0.1 to 20 μm.
A preferable removal amount of the back surface is 0.1 to 5 μm. If it is less than 0.1 μm, there is a disadvantage that the effect of reducing particles and scratches is poor. On the other hand, if it exceeds 20 μm, there is a disadvantage that the surface accuracy is deteriorated (the flatness is deteriorated).
[0009]
A third aspect of the present invention is the method for manufacturing a semiconductor substrate according to the first or second aspect, wherein the removal of the back surface is performed by polishing.
The polishing apparatus used includes, for example, an apparatus of a type that vacuum-adsorbs a semiconductor substrate to a polishing head, an apparatus of a wax mount type that sticks a semiconductor substrate to a polishing head via a carrier plate, or a bag containing water. It is possible to employ a waxless mount type device that holds the semiconductor substrate on the polishing head by a pad.
Further, the polishing apparatus may be a single wafer type apparatus for polishing only one semiconductor substrate. Alternatively, a batch-type apparatus for simultaneously polishing a plurality of semiconductor substrates may be used. The polishing apparatus may be one in which the polishing head is arranged above the polishing platen, or one in which the polishing head is arranged upside down.
As the polishing cloth, for example, a foaming urethane type polishing cloth obtained by slicing a foamed urethane block, a porous nonwoven cloth polishing cloth in which polyester felt is impregnated with polyurethane, or the like can be used.
During polishing, a slurry containing free abrasive grains such as colloidal silica (silica sol) is usually supplied to the polishing surface of the polishing cloth as a polishing agent.
[0010]
The invention according to claim 4 is the method for manufacturing a semiconductor substrate according to claim 1 or 2, wherein the removal of the back surface is performed by etching.
The etching here may be an acid etching using a mixed acid obtained by mixing hydrofluoric acid and nitric acid. Alternatively, alkali etching using an alkaline etching solution such as NaOH or KOH may be used. Further, dry etching for etching the back surface of the semiconductor substrate in a gas phase may be used. As the dry etching, for example, plasma etching can be employed. Plasma etching is a type of dry etching using reactive gas plasma, and is a chemical reaction that uses, as a reactive species, a chemically active atom or molecule (radical) generated in high-frequency discharge plasma in a chemically active state. .
[0011]
The invention according to claim 5 is the method for manufacturing a semiconductor substrate according to claim 1 or 2, wherein the removal of the back surface is performed by etching and polishing.
The removal amount of the back surface of the semiconductor substrate by etching and the removal amount of the back surface of the semiconductor substrate by polishing are not limited. The same or both may be increased.
The order of the etching step and the polishing step is not limited. For example, polishing may be performed after etching. Conversely, etching may be performed after polishing.
[0012]
In the invention described in claim 6, the semiconductor substrate is a bonded SOI substrate, a SIMOX substrate, a semiconductor substrate heat-treated in a hydrogen gas or argon gas atmosphere, an RTA-processed substrate, or an epitaxial substrate. 5. The method of manufacturing a semiconductor substrate according to any one of Items 5.
RTA (Rapid Thermal Annealing) is a heat treatment in which a semiconductor substrate is rapidly heated and then rapidly cooled. Usually, a rapid heating device using a halogen lamp as a heat source is used.
[0013]
[Action]
According to the present invention, the semiconductor substrate is held by the substrate holding jig and is heat-treated by the heat treatment device. At this time, particles existing on the substrate support surface of the substrate holding jig are transferred to the back surface of the substrate and are burned by the heat during the heat treatment. In addition, a scratch is also generated on the back surface of the outer peripheral portion of the substrate due to the contact with the substrate holding jig, and particles associated with the scratch adhere to the back surface of the substrate, causing burn-in similarly.
After that, a slight amount of the back surface of the semiconductor substrate after the heat treatment is removed using an existing etching apparatus or polishing apparatus. At this time, particles, scratches, and the like burned on the back surface of the semiconductor substrate due to the substrate holding jig are also removed. As a result, it is possible to reduce the occurrence of defective semiconductor substrates and devices due to these particles and scratches.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a method for manufacturing a semiconductor substrate according to an embodiment of the present invention will be described. FIG. 1 is a flow sheet showing a method for manufacturing a semiconductor substrate according to one embodiment of the present invention.
[0015]
Using a silicon single crystal substrate having a diameter of 300 mm, both surfaces of which are mirror-finished, using a large current ion implanter, in a furnace previously maintained at 550 ° C., at an accelerating voltage of 180 keV, inside the silicon single crystal substrate, Oxygen ions are implanted from the side at 4 × 10 ¹⁷ atms / cm ³ . Next, the silicon single crystal substrate is subjected to SC-1 cleaning and SC-2 cleaning. Then, the silicon single crystal substrate is inserted into a vertical heat treatment furnace, and heat treatment is performed at 1350 ° C. and an oxygen partial pressure of 0.5% for 4 hours in an argon gas atmosphere.
Thereafter, the oxygen partial pressure is raised to 50%, and heat treatment is further performed for 7 hours. As a result, a SIMOX substrate 10 in which the buried silicon oxide film 11 is interposed between the surface silicon layer 12 and the bulk layer 13 having a predetermined thickness is obtained (FIG. 1A).
[0016]
During these heat treatments, the back surface of the outer peripheral portion of the silicon single crystal substrate is held in a wide range by using a ring-shaped susceptor to prevent slippage. At this time, the particles existing on the substrate supporting surface of the susceptor are transferred to the back surface of the wafer, and then burned by the heat during the heat treatment. Further, due to the contact with the susceptor, the back surface of the outer peripheral portion of the silicon single crystal substrate is damaged. In addition, particles generated due to the scratches also burn on the back surface of the substrate. Then, the obtained SIMOX substrate 10 is taken out of the furnace. A silicon oxide film 14 having a thickness of about 0.4 μm is deposited on the SIMOX substrate 10 by heat treatment.
[0017]
Next, the surface of the SIMOX substrate 10 is held by a Bernoulli chuck 20 to which a nitrogen gas is supplied between the SIMOX substrate 10 and the chuck surface. Then, only the rear surface of the SIMOX substrate 10 is brought into contact with, for example, a 25 ° C. HF aqueous solution for 5 minutes. Thereby, at the time of the above-described heat treatment, the portion of the silicon oxide film 14 on the back surface side of the silicon oxide film 14 formed over the entire exposed surface of the substrate is removed (FIG. 1B). After that, only the back surface of the SIMOX substrate 10 from which the silicon oxide film 14 has been removed is brought into contact with a mixed acid solution (25 ° C.) in which hydrofluoric acid and nitric acid are mixed at a ratio of 4: 1 for several seconds to several minutes. Thereby, the back surface side of the SIMOX substrate 10 is etched in a range of 0.1 to 20 μm (FIG. 1C). The etching amount varies depending on conditions such as the mixing ratio of the chemical solution and the temperature, and can be appropriately adjusted.
At this time, particles and flaws burned on the back surface of the SIMOX substrate 10 due to the susceptor are removed. As a result, defective products of the SIMOX substrate 10 caused by such particles and scratches, and irregularities on the back surface of the vacuum-chucked SIMOX substrate 10 are transferred to the front surface in, for example, a photolithography process at the time of device fabrication. In addition, the number of defective devices generated due to blurring of the focus during exposure can be reduced. Thereafter, the SIMOX substrate 10 is subjected to SC-1 cleaning and SC-2 cleaning, and is shipped to a device maker.
[0018]
Here, the SIMOX substrate (Test Examples 1 to 6) manufactured by the manufacturing method (the present invention) shown in one example and the SIMOX substrate (Comparative Example 1) manufactured by the conventional manufacturing method were compared with the SIMOX substrate. We report the test results for the generation of particles and scratches on the back side. The degree of generation of particles and scratches was measured by performing a visual appearance inspection under a condensing lamp.
Among them, in Comparative Example 1, the manufactured SIMOX substrate was immersed in an HF aqueous solution for only 5 minutes, and after removing the silicon oxide film from the entire exposed surface, SC-1 cleaning and cleaning were performed without etching the back surface. SC-2 was washed. In Test Examples 1 to 6, the etching amount of the back surface of the SIMOX substrate by the mixed acid solution was 0.5 μm (Test Example 1), 5 μm (Test Example 2), 10 μm (Test Example 3), 20 μm (Test Example 4), and 30 μm. The etching conditions were appropriately changed so as to obtain (Test Example 5) and 50 μm (Test Example 6). Table 1 shows the results.
[0019]
[Table 1]

[0020]
Further, instead of a SIMOX substrate, a silicon single crystal substrate heat-treated in an argon gas was used, and a silicon single crystal substrate obtained by the method of the present invention (Test Example 7) and a silicon single crystal substrate obtained by the conventional method (comparison) The test results for Example 2) are reported. The silicon single crystal substrate used was a CZ wafer prepared by the same method as described in one embodiment, and this was inserted into a vertical high-temperature heat treatment apparatus, and heat-treated at 1200 ° C. for 1 hour in an argon atmosphere. did. The same susceptor that supports the silicon single crystal substrate was used as in the example.
The silicon single crystal substrate of Comparative Example 2 was subjected to SC-1 cleaning and SC-2 cleaning without etching the back surface. In Test Example 7, the back surface of the silicon single crystal substrate was etched by 5 μm using a mixed acid solution. Table 1 also shows the results.
[0021]
As is clear from Table 1, particles generated by the susceptor frequently occurred on the rear surface of the outer peripheral portion of the SIMOX substrate of Comparative Example 1 or the outer peripheral surface of the silicon single crystal substrate of Comparative Example 2. Moreover, scratches also occurred on both back surfaces. On the other hand, in Test Examples 1 to 7 in which the back surface of the SIMOX substrate was etched or the back surface of the silicon single crystal substrate heated under an argon gas atmosphere was etched, particles were significantly reduced, Occurrence was also suppressed. Moreover, the scratches tended to decrease as the etching amount increased. However, there was no significant difference between the case where the etching amount was 20 μm and the case where the etching amount was 30 μm.
[0022]
【The invention's effect】
According to the present invention, since the rear surface of the semiconductor substrate after the heat treatment is configured to be removed by a small amount, particles and scratches present on the rear surface of the semiconductor substrate due to the substrate holding jig during the removal of the rear surface are removed. Can be removed. As a result, the frequency of occurrence of defective semiconductor substrates and defective products of devices manufactured on the surface of the substrate can be reduced.
[Brief description of the drawings]
FIG. 1 is a flow sheet showing a method for manufacturing a semiconductor substrate according to one embodiment of the present invention.
[Explanation of symbols]
10 SIMOX substrate.

Claims

Mirror-polishing at least the surface of the semiconductor substrate,
Thereafter, a step of heat-treating the semiconductor substrate using a heat treatment apparatus,
Removing a predetermined amount of the back surface of the heat-treated semiconductor substrate.

The method for manufacturing a semiconductor substrate according to claim 1, wherein the removal amount of the back surface is 0.1 to 20 μm.

3. The method according to claim 1, wherein the removal of the back surface is performed by polishing.

3. The method according to claim 1, wherein the removal of the back surface is performed by etching.

3. The method according to claim 1, wherein the removal of the back surface is performed by etching and polishing.

The semiconductor substrate according to any one of claims 1 to 5, wherein the semiconductor substrate is a bonded SOI substrate, a SIMOX substrate, a semiconductor substrate heat-treated in a hydrogen gas or argon gas atmosphere, an RTA-processed substrate, or an epitaxial substrate. A manufacturing method of the semiconductor substrate according to the above.