JP2004062491A - Stabilized dc power supply circuit - Google Patents
Stabilized dc power supply circuit Download PDFInfo
- Publication number
- JP2004062491A JP2004062491A JP2002219366A JP2002219366A JP2004062491A JP 2004062491 A JP2004062491 A JP 2004062491A JP 2002219366 A JP2002219366 A JP 2002219366A JP 2002219366 A JP2002219366 A JP 2002219366A JP 2004062491 A JP2004062491 A JP 2004062491A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 230000001681 protective effect Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、直流安定化電源回路に関し、特に電圧制御用トランジスタを保護する過電流制限回路を備えた直流安定化電源回路に関する。
【0002】
【従来の技術】
直流安定化電源回路の一例として特開2000−187515号公報(先行技術1)に開示された回路を図2から説明する。図において、1は非安定化直流電圧(入力電圧)Viが供給される入力端子、2は安定化された出力電圧Voが出力される出力端子、3は接地端子、Q1はPNP型の電圧制御用トランジスタ(第1のトランジスタ)で、エミッタからコレクタに通じる主電流路が入力端子1と出力端子2間に直列的に接続されている。R1、R2は出力端子2と接地端子3間に直列接続された電圧検出用抵抗(第1、第2の抵抗)、4は基準電圧Vrを発生する基準電圧発生回路、5は電圧検出用抵抗R1、R2によって分圧された接続点6の電圧Veと基準電圧発生回路4の基準電圧Vrとを入力し、その差電圧を増幅する差動増幅器、7は差動増幅器5の出力により電圧制御用トランジスタQ1を駆動制御するドライバ回路で、図示例では、ベースが差動増幅器5の出力に接続され、コレクタが入力端子1に、エミッタが直列接続された第3、第4、第5の抵抗R3、R4、R5を介して接地された第2のトランジスタQ2と、ベースが第2のトランジスタQ2のエミッタに、コレクタが電圧制御用トランジスタQ1のベースに、エミッタがダイオード接続された第4のトランジスタQ4を介して第4、第5の抵抗R4、R5の接続点にそれぞれ接続された第3のトランジスタQ3で構成されている。8は過電流制限回路で、図示例ではベースがドライバ回路7の第2のトランジスタQ2のエミッタに接続された抵抗R3、R4の接続点に、エミッタが電圧検出用抵抗である第1、第2の抵抗R1、R2の接続点6にそれぞれ接続された第5のトランジスタQ5と、ベースが第5のトランジスタQ5のコレクタに、エミッタが差動増幅器5の出力にそれぞれ接続され、コレクタが接地された第6のトランジスタQ6で構成されている。第2〜第5のトランジスタQ2〜Q5はNPN型、第6のトランジスタQ6はPNP型である。図2に付属した他の回路は説明を省略する。
【0003】
この直流安定化電源回路は、基準電圧Vrと出力端子2の出力電圧Voに比例した接続点6に表れる分圧電圧Veの差電圧を差動増幅器5で増幅し、ドライバ回路7のトランジスタQ2、Q3によって電流増幅し、電圧制御用トランジスタQ1のベース電圧を制御することにより、出力電圧Voを安定した所定の電圧に設定することができる。一方、出力電流が増大すると電圧制御用トランジスタQ1のベース電流Ibが増大し、トランジスタQ3のエミッタ電圧が上昇する。この結果、過電流制限回路8のトランジスタQ5のベース電圧が上昇し、このトランジスタQ5のコレクタ、エミッタ間を導通してコレクタ電圧を引き下げ、さらにPNP型トランジスタQ6のベース電圧を引き下げるため、トランジスタQ6が導通し、差動増幅器5の出力を低下させる。このようにして差動増幅器5の出力電圧が低下すると、トランジスタQ2、Q3を通して電圧制御用トランジスタQ1のベース電流が制限されるため、この直流安定化電源回路は過電流から保護される。さらに、負荷が短絡するなど出力端子2の出力電圧が低下し、大電流が流れる状態では、分圧電圧Veが接地電圧に近づき、差動増幅器5は電圧制御用トランジスタQ1が出力電圧を所定の電圧に引き上げるように動作させようとする。これにより電圧制御用トランジスタQ1のベース電流は増大するためトランジスタQ3のエミッタ電圧は上昇する。その結果、トランジスタQ5、Q6は導通状態となり、差動増幅器5の出力電圧を引き下げ、電圧制御用トランジスタQ1の動作を制限させるように作用するが、さらには出力端子2の電圧が所定の電圧のときあるいは過電流状態のときに対して、負荷短絡状態では分圧電圧Veが接地電圧に近い低電圧に引き下げられるため、トランジスタQ5のベース、エミッタ間電圧は、過電流制限時より大きくすることができ、トランジスタQ5のコレクタ、エミッタ間抵抗を過電流制限時より低くでき、差動増幅器5の出力を確実に引き下げ、電圧制御用トランジスタQ1の動作を確実に制限することができる。この直流安定化電源回路は図3に示すように出力電流がゼロの状態から定格出力電流I1までは定格出力電圧V1を保ち、定格出力電流I1を超える過電流状態では出力電圧、出力電流ともやや減少し、さらに定格出力電流I1を大きく超える負荷が短絡に近い状態では出力電圧、出力電流とも減少し、負荷短絡状態では出力電圧はゼロに近く、出力電流を定格出力電流I1の数分の1に抑える、いわゆる「フ」の字特性を示す。
【0004】
フの字特性を有する直流安定化電源回路の他の例として特開平2−170213号公報(先行技術2)に開示された回路を図4に示す。図において、1、2、3はそれぞれ入力端子、出力端子、接地端子、Q1は電圧制御用トランジスタ、R1、R2は直列接続された電圧検出用抵抗で、入力端子1と出力端子2の間には電圧制御用トランジスタQ1のエミッタからコレクタに通じる主電流路が直列的に接続され、出力端子2と接地端子3の間には電圧検出用抵抗R1、R2が直列接続されている。4は基準電圧発生回路、5は基準電圧発生回路4の基準電圧Vrと抵抗R1、R2で分圧された分圧電圧Veがそれぞれ入力され、増幅された差電圧を出力する差動増幅器、7は差動増幅器5の出力により電圧制御用トランジスタQ1を駆動制御するドライバ回路で、図示例では、ベースが差動増幅器5の出力に、コレクタが入力端子1にそれぞれ接続され、エミッタが抵抗R6を介して接地された第2のトランジスタQ2と、ベースが第2のトランジスタQ2のエミッタに、コレクタが電圧制御用トランジスタQ1のベースにそれぞれ接続され、エミッタが抵抗R7を介して接地された第3のトランジスタで構成されている。8は過電流制限回路で、ベースがドライバ回路7の第2のトランジスタQ2のエミッタに、コレクタが差動増幅器5の出力に、エミッタが第1、第2の抵抗R1、R2の接続点6にそれぞれ接続された第7のトランジスタQ7で構成されている。この回路ではトランジスタQ1はPNP型、他のトランジスタQ2、Q3、Q7はそれぞれNPN型を示す。また9は入力端子1と差動増幅器5の出力の間に接続された定電流回路を示す。
【0005】
この直流安定化電源回路は図2回路と同様に基準電圧Vrと出力端子2の出力電圧Voに比例した分圧電圧Veの差電圧を差動増幅器5で増幅し、トランジスタQ2、Q3によって電流増幅し、電圧制御用トランジスタQ1のベース電圧を制御することにより、出力電圧Voを安定した所定の電圧に設定することができる。一方、出力電流が増大すると電圧制御用トランジスタQ1のベース電流が増大し抵抗R7の端子間電圧が増大し、トランジスタQ3のエミッタ電圧が上昇し、トランジスタQ3の導通が制限されるため、定格電流を超える大電流が流れると電圧制御用トランジスタQ1は電流制限される。このとき過電流制限回路8のトランジスタQ7のエミッタには高い分圧電圧Veが供給されるため、トランジスタQ7は導通しない。さらにドライバ回路7の入力電圧が上昇し、出力電流が増大し過電流状態となるとトランジスタQ2のエミッタ電圧がさらに上昇する。これによりトランジスタQ3は電圧制御用トランジスタQ1にさらに電流を流すように制御するが、過電流制限回路8のトランジスタQ7のベース電圧が分圧電圧Veに設定されたエミッタ電圧を超え、さらに上昇するとトランジスタQ7のコレクタ、エミッタ間が導通しドライバ回路7の入力電圧を制限するため電圧制御用トランジスタQ1に流れる電流が制限され過電流から保護される。さらに出力電流が増大し負荷が短絡状態となると出力端子2と接地端子3の端子間電圧が低下する。この状態では差動増幅器5は基準電圧Vrと分圧電圧Veの差が大きいため、差動増幅器5は電圧制御用トランジスタQ1にさらに大きな電流を流させる大きな差電圧を出力し、ドライバ回路7のトランジスタQ2、Q3のベース電圧を順次上昇させ、電圧制御用トランジスタQ1のベースに大きな電流を流し、短絡状態の負荷に大電流を供給するように作動する。負荷が短絡状態となり出力端子電圧が低下するとトランジスタQ7のエミッタ電圧(分圧電圧Ve)が低下すると同時にベース電圧が上昇するため、コレクタ、エミッタ間が導通し、ドライバ回路7の入力と接地間を短絡する。そのため電圧制御用トランジスタQ1のベース電流Ibが制限され、出力電流(短絡電流)が制限される。
【0006】
このように各先行技術1、2に開示された直流安定化電源回路は負荷短絡状態を含む過電流から保護される。
【0007】
【発明が解決しようとする課題】
ところで図2,図4に示す回路は、電圧制御用トランジスタのベース電流の大きさを検出して過電流制限や短絡からの保護をしているが、電圧制御用トランジスタのhfeがばらつくと、同じ出力電流でもベース電流値が異なり、過電流制限や短絡保護の動作点が電圧制御用トランジスタのhfeにより左右されるという問題があった。
【0008】
そのため特に電圧制御用トランジスタのhfeを管理して製造する必要があり、hfeの値に応じて電圧制御用トランジスタのベースに接続される抵抗の値を調整する必要があるなど製造管理が煩雑であった。
【0009】
また過電流制限回路の過電流検出部が電圧制御用トランジスタのドライブ回路に組み込まれているため、ドライブ回路のトランジスタのばらつきも抑える必要があった。
【0010】
【課題を解決するための手段】
本発明は上記課題の解決を目的として提案されたもので、入力端子と出力端子間に電流検出用抵抗と電圧制御用トランジスタの主電流路とを直列的に接続し、出力端子と接地端子間に電圧検出用抵抗を接続し、電圧検出用抵抗によって分圧された電圧と基準電圧とを差動増幅器に入力して各電圧の差電圧を増幅し、この増幅された差電圧により前記電圧制御用トランジスタを導通制御して出力端子に安定化された直流電圧を出力するとともに、電流検出用抵抗の電圧降下を検出しこの検出電圧により差動増幅器の出力と電圧検出用分圧抵抗の間を導通制御して前記電圧制御用トランジスタに流れる電流を制限する過電流制限回路を備えたことを特徴とする直流安定化電源回路を提供する
【0011】
【発明の実施の形態】
本発明による直流安定化電源回路は、入力端子と電圧制御用トランジスタの間に挿入した電流検出用抵抗の電圧降下を検出し、この検出電圧により、基準電圧と出力端子電圧に比例した分圧電圧の電圧差を増幅する差動増幅器の出力と、電圧検出用抵抗の接続部との間を導通制御して前記電圧制御用トランジスタに流れる電流を制限する過電流制限回路を備えたことを特徴とするが、この過電流制限回路は、エミッタが電流検出用抵抗と電圧制御用トランジスタの間に接続され、ベース、コレクタ間が短絡され、コレクタが定電流源回路を介して接地された第1のトランジスタと、ベースが第1のトランジスタのベースと共通接続され、エミッタが入力端子に接続され、コレクタが抵抗を介して接地された第2のトランジスタとからなる電流ミラー回路と、ベースが第2のトランジスタのコレクタに接続され、コレクタが差動増幅器の出力に、エミッタが電圧検出用分圧抵抗の間にそれぞれ接続された第3のトランジスタを含む回路で構成することができる。
【0012】
【実施例】
以下に本発明の実施例を図1から説明する。図において、11は非安定化直流電圧(入力電圧)Viが供給される入力端子、12は安定化された出力電圧Voが出力される出力端子、13は接地端子、R11は電流検出用抵抗、Q11はPNP型の電圧制御用トランジスタ、R12、R13は直列接続されて中間の接続点で電圧が検出される電圧検出用抵抗(電圧検出用分圧抵抗)で、入力端子11と出力端子12間に、電流検出用抵抗R11と電圧制御用トランジスタQ11のエミッタからコレクタに通じる主電流路が直列的に接続され、出力端子12と接地端子13間に抵抗R12、R13が直列接続されている。14は基準電圧Vrを発生する基準電圧発生回路、15は電圧検出用抵抗R12、R13によって分圧された電圧Veと基準電圧発生回路4の基準電圧Vrとを入力し、その差電圧を増幅する差動増幅器、16は差動増幅器15の出力と電圧制御用トランジスタQ11のベース間に挿入され差動増幅器15の入力電圧である分圧電圧Veと基準電圧Vrの差電圧が一定になるように電圧制御用トランジスタQ11を導通制御し、出力端子2に安定化された出力電圧Voを出力する。17は電圧制御用トランジスタQ11を安全動作領域内で動作させるように制限する安全動作領域制限回路で、抵抗R14、逆方向配置された過電圧検出用ツェナーダイオードD1、抵抗R15、順方向配置された過電圧検出用ダイオードD2を電圧制御用トランジスタQ11のエミッタ、コレクタ間に直列接続することにより構成され、トランジスタQ11の両端にかかる過電圧をダイオードD1、D2で吸収し保護する。18は過電流制限回路で、一対のトランジスタ(第1、第2のトランジスタ)Q12、Q13の各ベースを共通接続し、一方のトランジスタQ12のベース、コレクタ間を直結し、そのエミッタを前記抵抗R14を介して電流検出用抵抗R11と電圧制御用トランジスタQ11の接続点に接続し、トランジスタQ12のコレクタを電流源19を介して接地し、他のトランジスタQ13のエミッタを抵抗R16を介して入力端子11に、コレクタを抵抗R17を介して接地して、電流ミラー回路を構成する第1、第2のトランジスタQ12、Q13の他のトランジスタQ13のコレクタにトランジスタ(第3のトランジスタ)Q14のベースを、このトランジスタQ14のコレクタを差動増幅器5の出力端子に接続し、エミッタを電圧検出用抵抗R12、R13の接続点に接続している。図示例では第1、第2のトランジスタQ12、Q13はPNP型、第3のトランジスタQ14はNPN型である。
【0013】
上記直流安定化電源回路の動作を説明する。入力端子11に入力電圧Viを供給すると基準電圧発生回路14の出力に基準電圧Vrを発生する。一方、出力端子12には、入力端子11の電圧から電圧制御用トランジスタQ11のエミッタ、コレクタ間電圧を差し引いた電圧が発生し、この電圧に応じて電圧検出用抵抗R12、R13の接続点に分圧電圧Veが発生する。基準電圧Vrと分圧電圧Veはそれぞれ差動増幅器15に入力され、各電圧Vr、Veの増幅された差電圧がドライブ回路16を介して電圧制御用トランジスタQ11のベースに接続される。そのため電圧制御用トランジスタQ11のエミッタ、コレクタ間電圧は前記電圧Vr、Veの差電圧に応じて変化し出力端子12の出力電圧を一定の電圧Voを出力し入力端子11に供給される入力電圧Viが変動しても出力端子12には安定化された出力電圧Voが出力される。
【0014】
次にこの直流安定化電源回路の保護回路の動作を説明する。入力端子11に供給された入力電圧Viに大振幅のリプルやラインノイズが重畳して電圧制御用トランジスタQ11の安全動作領域を超える過大な電圧が供給されてダイオードD1の逆方向電圧を超えると、抵抗R14、R15に電流が流れる。そのため電圧制御用トランジスタQ11のエミッタ、コレクタ間にかかる電圧は、ダイオードD1の逆方向電圧とダイオードD2の順方向電圧、各抵抗R14、R15の端子間電圧を加算した電圧に制限され電圧制御用トランジスタQ11は保護される。電流ミラー回路を構成する一対のトランジスタQ12、Q13は、トランジスタQ12に流れる電流が増減するとトランジスタQ13のコレクタ電流も増減する。トランジスタQ12のエミッタは抵抗R14を介して電流検出用抵抗R11と電圧制御用トランジスタQ11のエミッタの接続点に接続されているため、電流検出用抵抗R11に電流が流れると抵抗R11の端子間電圧は上昇し、トランジスタQ12のエミッタ電圧は低下する。その結果、トランジスタQ12のエミッタ電流は増大し、これによりトランジスタQ13のコレクタ電流も増大するため抵抗R17を介して接地されたコレクタ電圧は上昇する。即ち、電流検出用抵抗R11に流れる電流に対応してトランジスタQ13のコレクタ電圧は変動し抵抗R11に流れる電流が増大すればトランジスタQ13のコレクタ電圧は上昇する。このようにしてトランジスタQ13のコレクタ電圧が上昇するとトランジスタQ14のベース、エミッタ間電圧が上昇するため、電流検出用抵抗R11に流れる電流、即ち出力端子12から負荷に流れる出力電流が増大するとトランジスタQ14は非導通状態から導通状態に移行し、差動増幅器15の出力と接地間を導通し、差動増幅器15の出力を引き下げ、ドライブ回路16を通して電圧制御用トランジスタQ11のベース電圧を引き上げ、電圧制御用トランジスタQ11のエミッタ、コレクタ間電圧を上昇させ、出力電圧Voを引き下げるとともに電流を制限する。また出力端子12と接地端子13間に接続された負荷が短絡するなど出力端子12の電圧がほぼ接地電圧まで低下した場合、接続点の分圧電圧Veはほぼ接地電圧となり、差動増幅器15は基準電圧Vrとの差電圧を出力し出力端子12の電圧を引き上げるように電圧制御用トランジスタQ11を制御しようとするが、負荷短絡状態では電流検出用抵抗R11に大電流が流れ、これによりトランジスタQ12のエミッタ電圧が引き下げられるため、トランジスタQ13のコレクタ電流が増大し、トランジスタQ14を導通させ、差動増幅器15の出力を接地し、電圧制御用トランジスタQ11のベース電圧を引き上げ、電圧制御用トランジスタQ11のエミッタ、コレクタ間電圧を上昇させ、出力電圧Voを引き下げるとともに電流を制限する。
【0015】
このようにこの直流安定化電源回路は出力電流が出力端子2に負荷を接続していないほぼ0の状態から所定の電流までは出力電圧を一定に保ち、出力電流が所定電流を超えると電圧制御用トランジスタQ11のエミッタ、コレクタ電圧が上昇するとともに、コレクタ電流が制限されるため、出力電圧が低下するとともに出力電流が低下するいわゆるフの字特性を示し、負荷短絡状態を含む過電流から保護される。この直流安定化電源回路では、電圧制御用トランジスタQ11の動作を制限するトランジスタQ14は、電圧制御用トランジスタQ11やそのドライブ回路16から分離独立しており、トランジスタQ14のベースに供給される電圧は、電圧制御用トランジスタQ11のベース電流によって設定されるのではなく、電圧制御用トランジスタQ11に流れる主電流を電流検出用抵抗R11によって直接的に検出し電流ミラー回路によって増幅して供給されるため、トランジスタQ14のベースに供給される電圧は電圧制御用トランジスタQ11のhfeに影響されず、またエミッタには、電圧検出用抵抗の分圧電圧が供給されるため、過電流状態で出力端子12の電圧が低下した状態および負荷短絡状態で出力端子12の電圧が接地電圧に近接した状態では定格出力電流状態での分圧電圧に対して低い電圧に設定できるため、特に負荷短絡状態では先行技術1、2に比してトランジスタQ14のベース、エミッタ間電圧を大きくでき、小さな短絡電流でも確実に電圧制御用トランジスタQ11を導通制御でき、保護回路が動作状態での内部消費電力を低減でき、フの字特性を改善することができる。
【0016】
【発明の効果】
以上のように、本発明による直流安定化電源回路は、電圧制御用トランジスタのhfeのばらつきに影響されず、負荷短絡状態を含む過電流制限を確実にでき、短絡電流を抑え内部消費電力を低減したフの字特性の良好な直流安定化電源回路を実現できる。
【図面の簡単な説明】
【図1】本発明による直流安定化電源回路を示す回路図
【図2】過電流制限回路付き直流安定化電源回路の一例を示す回路図
【図3】図2に示す回路の出力電圧−出力電流特性図
【図4】過電流制限回路付き直流安定化電源回路の他の例を示す回路図
【符号の説明】
11 入力端子
12 出力端子
13 接地端子
14 基準電圧発生回路
15 差動増幅器
16 ドライブ回路
18 過電流制限回路
Q11 電圧制御用トランジスタ
Q14 トランジスタ
R11 電流検出用抵抗
R12、R13 電圧検出用分圧抵抗
Ve 分圧電圧
Vi 入力電圧
Vo 出力電圧
Vr 基準電圧[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a stabilized DC power supply circuit, and more particularly to a stabilized DC power supply circuit having an overcurrent limiting circuit for protecting a voltage control transistor.
[0002]
[Prior art]
A circuit disclosed in Japanese Patent Application Laid-Open No. 2000-187515 (Prior Art 1) will be described with reference to FIG. 2 as an example of a DC stabilized power supply circuit. In the figure, 1 is an input terminal to which an unstabilized DC voltage (input voltage) Vi is supplied, 2 is an output terminal to which a stabilized output voltage Vo is output, 3 is a ground terminal, and Q1 is a PNP type voltage control. In the transistor for use (first transistor), a main current path from the emitter to the collector is connected in series between the
[0003]
This DC stabilized power supply circuit amplifies the difference voltage between the reference voltage Vr and the divided voltage Ve appearing at the
[0004]
FIG. 4 shows a circuit disclosed in Japanese Unexamined Patent Application Publication No. 2-170213 (prior art 2) as another example of a stabilized DC power supply circuit having a square-shaped characteristic. In the drawing,
[0005]
This DC stabilized power supply circuit amplifies the difference voltage between the reference voltage Vr and the divided voltage Ve proportional to the output voltage Vo of the output terminal 2 by the differential amplifier 5 and the current amplification by the transistors Q2 and Q3 as in the circuit of FIG. By controlling the base voltage of the voltage control transistor Q1, the output voltage Vo can be set to a stable predetermined voltage. On the other hand, when the output current increases, the base current of the voltage control transistor Q1 increases, the voltage between the terminals of the resistor R7 increases, the emitter voltage of the transistor Q3 increases, and the conduction of the transistor Q3 is limited. When a large current exceeding the value flows, the voltage control transistor Q1 is current-limited. At this time, since the high divided voltage Ve is supplied to the emitter of the transistor Q7 of the overcurrent limiting
[0006]
Thus, the stabilized DC power supply circuits disclosed in the
[0007]
[Problems to be solved by the invention]
By the way, the circuits shown in FIGS. 2 and 4 detect the magnitude of the base current of the voltage control transistor to protect from overcurrent and short-circuit. However, if the hfe of the voltage control transistor varies, the same applies. The output current also has a different base current value, and there is a problem in that the operating point of overcurrent limitation and short-circuit protection is influenced by hfe of the voltage control transistor.
[0008]
Therefore, it is particularly necessary to control and manufacture the hfe of the voltage control transistor, and it is necessary to adjust the value of the resistor connected to the base of the voltage control transistor according to the value of hfe. Was.
[0009]
Further, since the overcurrent detection section of the overcurrent limiting circuit is incorporated in the drive circuit of the voltage control transistor, it is necessary to suppress variations in the transistors of the drive circuit.
[0010]
[Means for Solving the Problems]
The present invention has been proposed for the purpose of solving the above-mentioned problem, and a resistor for current detection and a main current path of a transistor for voltage control are connected in series between an input terminal and an output terminal, so that an output terminal and a ground terminal are connected. And a reference voltage and a voltage divided by the voltage detecting resistor are input to a differential amplifier to amplify a difference voltage between the voltages, and the amplified voltage difference is used to control the voltage. Controls the conduction of the output transistor and outputs a stabilized DC voltage to the output terminal, detects the voltage drop of the current detection resistor, and detects the voltage drop between the output of the differential amplifier and the voltage detection resistor. [0011] A DC stabilized power supply circuit is provided, comprising an overcurrent limiting circuit for controlling conduction and limiting a current flowing through the voltage control transistor.
BEST MODE FOR CARRYING OUT THE INVENTION
A DC stabilized power supply circuit according to the present invention detects a voltage drop of a current detection resistor inserted between an input terminal and a voltage control transistor, and detects a voltage drop in proportion to a reference voltage and an output terminal voltage by the detected voltage. And an overcurrent limiting circuit that controls conduction between the output of the differential amplifier that amplifies the voltage difference between the differential amplifier and the connection of the voltage detection resistor to limit the current flowing through the voltage control transistor. However, this overcurrent limiting circuit has a first circuit in which an emitter is connected between a current detecting resistor and a voltage controlling transistor, a base and a collector are short-circuited, and a collector is grounded via a constant current source circuit. A current consisting of a transistor and a second transistor whose base is commonly connected to the base of the first transistor, whose emitter is connected to the input terminal, and whose collector is grounded via a resistor And a circuit including a third transistor whose base is connected to the collector of the second transistor, the collector is connected to the output of the differential amplifier, and the emitter is connected between the voltage detecting voltage dividing resistors. be able to.
[0012]
【Example】
An embodiment of the present invention will be described below with reference to FIG. In the figure, 11 is an input terminal to which an unstabilized DC voltage (input voltage) Vi is supplied, 12 is an output terminal to which a stabilized output voltage Vo is output, 13 is a ground terminal, R11 is a current detecting resistor, Q11 is a PNP-type voltage controlling transistor, R12 and R13 are voltage detecting resistors (voltage detecting voltage dividing resistors) connected in series and detecting a voltage at an intermediate connection point, between the
[0013]
The operation of the stabilized DC power supply circuit will be described. When the input voltage Vi is supplied to the
[0014]
Next, the operation of the protection circuit of the DC stabilized power supply circuit will be described. When a large amplitude ripple or line noise is superimposed on the input voltage Vi supplied to the
[0015]
As described above, this DC stabilized power supply circuit keeps the output voltage constant from the state where the output current is almost zero with no load connected to the output terminal 2 to a predetermined current, and controls the voltage when the output current exceeds the predetermined current. Since the emitter and collector voltages of the transistor Q11 rise and the collector current is limited, the output voltage decreases and the output current decreases, so that the output current decreases. You. In this DC stabilized power supply circuit, the transistor Q14 for restricting the operation of the voltage control transistor Q11 is independent of the voltage control transistor Q11 and its
[0016]
【The invention's effect】
As described above, the stabilized DC power supply circuit according to the present invention is not affected by the variation in hfe of the voltage control transistor, can reliably limit the overcurrent including the load short-circuit state, suppress the short-circuit current, and reduce the internal power consumption. Thus, a stabilized DC power supply circuit having good square-shaped characteristics can be realized.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a stabilized DC power supply circuit according to the present invention. FIG. 2 is a circuit diagram showing an example of a stabilized DC power supply circuit with an overcurrent limiting circuit. FIG. 3 is an output voltage-output of the circuit shown in FIG. FIG. 4 is a circuit diagram showing another example of a stabilized DC power supply circuit with an overcurrent limiting circuit.
DESCRIPTION OF
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002219366A JP3860089B2 (en) | 2002-07-29 | 2002-07-29 | DC stabilized power supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002219366A JP3860089B2 (en) | 2002-07-29 | 2002-07-29 | DC stabilized power supply circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004062491A true JP2004062491A (en) | 2004-02-26 |
JP3860089B2 JP3860089B2 (en) | 2006-12-20 |
Family
ID=31940295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002219366A Expired - Fee Related JP3860089B2 (en) | 2002-07-29 | 2002-07-29 | DC stabilized power supply circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3860089B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103135646A (en) * | 2013-01-23 | 2013-06-05 | 苏州硅智源微电子有限公司 | Low voltage current limiting circuit |
CN104319992A (en) * | 2014-09-22 | 2015-01-28 | 矽力杰半导体技术(杭州)有限公司 | Differential circuit and integrated circuit using same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018126913A1 (en) * | 2018-10-29 | 2020-04-30 | Knorr-Bremse Systeme für Nutzfahrzeuge GmbH | Surge protection circuit for a control device for a vehicle, control device for a vehicle and method for testing an overvoltage protection circuit for a control device for a vehicle |
-
2002
- 2002-07-29 JP JP2002219366A patent/JP3860089B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103135646A (en) * | 2013-01-23 | 2013-06-05 | 苏州硅智源微电子有限公司 | Low voltage current limiting circuit |
CN104319992A (en) * | 2014-09-22 | 2015-01-28 | 矽力杰半导体技术(杭州)有限公司 | Differential circuit and integrated circuit using same |
CN104319992B (en) * | 2014-09-22 | 2017-06-16 | 矽力杰半导体技术(杭州)有限公司 | Differential circuit and apply its integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JP3860089B2 (en) | 2006-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3394389B2 (en) | DC stabilized power supply circuit | |
JP4963891B2 (en) | Load drive circuit | |
JPH0683042B2 (en) | Output driver circuit | |
US20110018621A1 (en) | Current mirror circuit | |
JPH1146120A (en) | Differential amplifier circuit | |
US20090021201A1 (en) | Constant-current and constant-voltage driving circuit of dcbl fan motor with low acoustic noise and controllable speed | |
JP2004062491A (en) | Stabilized dc power supply circuit | |
JP3451954B2 (en) | Voltage comparison circuit | |
JP3659741B2 (en) | Output transistor protection circuit | |
JP2845065B2 (en) | Operational amplifier | |
JP4011435B2 (en) | Overcurrent detection circuit | |
JP5331515B2 (en) | Stabilized power circuit | |
JP4483010B2 (en) | Power amplifier protection circuit | |
KR100264892B1 (en) | Circuit for limitting current | |
JP2540759B2 (en) | Transistor amplifier | |
JPH09266412A (en) | Power amplification element protection method and power amplification element protection device | |
JP3860020B2 (en) | DC stabilized power supply circuit | |
JPH0119284B2 (en) | ||
JPH08115135A (en) | Overcurrent detecting circuit | |
JPS6352482B2 (en) | ||
JP3338274B2 (en) | Power amplifier circuit | |
JP2605803Y2 (en) | Overload detection circuit | |
JPS6231522B2 (en) | ||
JP3504478B2 (en) | DC stabilized power supply | |
JPH05137233A (en) | Surge protective circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050119 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060829 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060920 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100929 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100929 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110929 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120929 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |