JP2004039916A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004039916A JP2004039916A JP2002195997A JP2002195997A JP2004039916A JP 2004039916 A JP2004039916 A JP 2004039916A JP 2002195997 A JP2002195997 A JP 2002195997A JP 2002195997 A JP2002195997 A JP 2002195997A JP 2004039916 A JP2004039916 A JP 2004039916A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor device
- silver
- region
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 526
- 239000002184 metal Substances 0.000 claims abstract description 523
- 229910052709 silver Inorganic materials 0.000 claims abstract description 172
- 239000004332 silver Substances 0.000 claims abstract description 171
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 169
- 239000010949 copper Substances 0.000 claims abstract description 150
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 147
- 229910052802 copper Inorganic materials 0.000 claims abstract description 147
- 238000000034 method Methods 0.000 claims description 84
- 238000007747 plating Methods 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 42
- 238000001953 recrystallisation Methods 0.000 claims description 20
- 239000007787 solid Substances 0.000 claims description 19
- 229910045601 alloy Inorganic materials 0.000 claims description 13
- 239000000956 alloy Substances 0.000 claims description 13
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 12
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 10
- 238000006073 displacement reaction Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 abstract description 62
- 238000013508 migration Methods 0.000 abstract description 54
- 230000005012 migration Effects 0.000 abstract description 53
- 230000004888 barrier function Effects 0.000 abstract description 36
- 239000011229 interlayer Substances 0.000 abstract description 27
- 239000010410 layer Substances 0.000 abstract description 10
- 230000006872 improvement Effects 0.000 abstract description 2
- 239000000243 solution Substances 0.000 description 34
- 230000008569 process Effects 0.000 description 31
- 238000000137 annealing Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 11
- 230000009977 dual effect Effects 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 239000002245 particle Substances 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- YCKOAAUKSGOOJH-UHFFFAOYSA-N copper silver Chemical compound [Cu].[Ag].[Ag] YCKOAAUKSGOOJH-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000006722 reduction reaction Methods 0.000 description 4
- YPNVIBVEFVRZPJ-UHFFFAOYSA-L silver sulfate Chemical compound [Ag+].[Ag+].[O-]S([O-])(=O)=O YPNVIBVEFVRZPJ-UHFFFAOYSA-L 0.000 description 4
- 229910000367 silver sulfate Inorganic materials 0.000 description 4
- SQGYOTSLMSWVJD-UHFFFAOYSA-N silver(1+) nitrate Chemical compound [Ag+].[O-]N(=O)=O SQGYOTSLMSWVJD-UHFFFAOYSA-N 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052790 beryllium Inorganic materials 0.000 description 3
- 229910052793 cadmium Inorganic materials 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XPPKVPWEQAFLFU-UHFFFAOYSA-N diphosphoric acid Chemical compound OP(O)(=O)OP(O)(O)=O XPPKVPWEQAFLFU-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000765 intermetallic Inorganic materials 0.000 description 3
- 230000002427 irreversible effect Effects 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- AQEDFGUKQJUMBV-UHFFFAOYSA-N copper;ethane-1,2-diamine Chemical compound [Cu].NCCN AQEDFGUKQJUMBV-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- PEVJCYPAFCUXEZ-UHFFFAOYSA-J dicopper;phosphonato phosphate Chemical compound [Cu+2].[Cu+2].[O-]P([O-])(=O)OP([O-])([O-])=O PEVJCYPAFCUXEZ-UHFFFAOYSA-J 0.000 description 2
- 235000011180 diphosphates Nutrition 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 229920000090 poly(aryl ether) Polymers 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229940048084 pyrophosphate Drugs 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- -1 silver ions Chemical class 0.000 description 2
- 229910001961 silver nitrate Inorganic materials 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- DYZHZLQEGSYGDH-UHFFFAOYSA-N 7-bicyclo[4.2.0]octa-1,3,5-trienyl-[[7,8-bis(ethenyl)-7-bicyclo[4.2.0]octa-1,3,5-trienyl]oxy]silane Chemical compound C1C2=CC=CC=C2C1[SiH2]OC1(C=C)C2=CC=CC=C2C1C=C DYZHZLQEGSYGDH-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 108010010803 Gelatin Proteins 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000002202 Polyethylene glycol Substances 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NEIHULKJZQTQKJ-UHFFFAOYSA-N [Cu].[Ag] Chemical compound [Cu].[Ag] NEIHULKJZQTQKJ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000001814 effect on stress Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229920000159 gelatin Polymers 0.000 description 1
- 239000008273 gelatin Substances 0.000 description 1
- 235000019322 gelatine Nutrition 0.000 description 1
- 235000011852 gelatine desserts Nutrition 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001223 polyethylene glycol Polymers 0.000 description 1
- 229920001451 polypropylene glycol Polymers 0.000 description 1
- 229940005657 pyrophosphoric acid Drugs 0.000 description 1
- 150000003242 quaternary ammonium salts Chemical class 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】金属領域を備えた半導体装置において、ストレスマイグレーション耐性を高め、信頼性を向上させる。
【解決手段】絶縁膜１０１中に、バリアメタル膜１０２および銅含有金属膜１０３からなる下層配線を形成し、この上に層間絶縁膜１０４（または１０４ａおよび１０４ｂ）を形成する。この層間絶縁膜１０４（または１０４ａおよび１０４ｂ）中にバリアメタル膜１０６（または１０６ａおよび１０６ｂ）および銅含有金属膜１１１（または１１１ａおよび１１１ｂ）からなる上層配線を形成する。下層配線および上層配線の表面に銀含有金属保護膜１０８ａおよび１０８ｂを形成する。
【選択図】 図１
【解決手段】絶縁膜１０１中に、バリアメタル膜１０２および銅含有金属膜１０３からなる下層配線を形成し、この上に層間絶縁膜１０４（または１０４ａおよび１０４ｂ）を形成する。この層間絶縁膜１０４（または１０４ａおよび１０４ｂ）中にバリアメタル膜１０６（または１０６ａおよび１０６ｂ）および銅含有金属膜１１１（または１１１ａおよび１１１ｂ）からなる上層配線を形成する。下層配線および上層配線の表面に銀含有金属保護膜１０８ａおよび１０８ｂを形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、金属領域を含む半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年における半導体装置の高集積化への要請から、配線やプラグの材料として銅が広く用いられるようになってきた。銅は、従来用いられていたアルミニウムに比べて抵抗が低く、エレクトロマイグレーション耐性にも優れるという特徴を有している。
【０００３】
しかし、素子の微細化がさらに進行するにつれ、こうした銅を用いた配線においてもエレクトロマイグレーション（以下「ＥＭ」という）の発生が問題となるようになってきた。銅配線を構成する銅膜は、通常めっき法などにより形成されるが、この場合、銅膜は多数の多結晶構造の銅粒子が集合した形態となる。こうした構造の銅配線に電圧を印加すると、銅粒子の粒界を経由して物質移動がおこり、結果としてＥＭが発生する。配線幅の小さい配線においては、銅粒子のサイズも小さくなることから、このような粒界を介した物質移動によるＥＭの問題はより顕著となる。こうしたＥＭの問題を解決するため、銅配線に銀を含有する検討がいくつかなされている。
【０００４】
特開平１１−２０４５２４号公報には、銀、ニオブまたはＡｌ２Ｏ３を含有する銅合金によりなる配線が記載されている。ここでは、例えば、配線中の銀の含有率は１質量％以下、ニオブの含有率は０．４質量％以下が好ましいとされ、銀やニオブの含有率をそれ以上にすると、銀やニオブを主成分とする相が合金膜に局所的に析出して配線の導電率がばらつくという問題があるとされている。
【０００５】
特開２０００−３４９０８５号公報には、Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、またはＴｉを含有する銅合金で構成された配線が記載されている。同公報においては、配線中のＡｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、またはＴｉの含有率は０．１質量％以上最大固溶限未満とされている。例えば、銅に対する最大固溶限以上の銀を添加した場合、銀が一部合金化されずに析出してしまうことから導電性が低下することが考えられるとしている。
【０００６】
【発明が解決しようとする課題】
ところで、最近、銅配線のストレスマイグレーションの発生が問題となりつつある。図１１は、ダマシン法により形成した銅多層配線の断面模式図である。下層配線１２１ａの上部に上層配線１２１ｂが接続した構成となっており、上層配線１２１ｂは、接続プラグとその上部に形成された配線からなっている。このような銅多層配線において、銅のストレスマイグレーションにより、下層配線１２１ａと上層配線１２１ｂの接続プラグとの界面において、空洞１２２ａまたは１２２ｂが発生してしまうことがあり、配線間の接続不良が引き起こされて半導体装置の歩留が低下したり、長期間の使用により半導体装置が不安定になるという課題が生じる。
【０００７】
図１１（ａ）では、上層配線１２１ｂ側に空洞１２２ａが発生している。すなわち、上層配線１２１ｂを構成する接続プラグの部分に空洞１２２ａが生じている。このような空洞１２２ａは、上層配線１２１ｂ中に、銅の「吸い上げ」が起こり、接続プラグ中で銅が上方にマイグレートすることにより発生すると考えられる。この種の空洞１２２ａは、高温の熱処理サイクルにおいてより顕著に発生する。一方、図１１（ｂ）では、下層配線１２１ａの上面に空洞１２２ｂが発生している。この種の空洞１２２ｂは、下層配線１２１ａにおいて、上層配線１２１ｂの接続プラグ部分と接する表面で、銅が拡散することにより欠陥が集合して生じると考えられる。
【０００８】
本発明者らの検討によれば、このような空洞化現象は、半導体装置の実用化温度（例えばボンディング工程、フォトレジストのベーキング工程等）である約１５０℃前後で顕著に生じるということが判明した。このような空洞１２２ａまたは１２２ｂが生じるために、接続プラグと配線との接続不良が生じ、半導体装置の歩留が低下したり、長期間の使用により半導体装置が不安定になるという課題が生じると考えられる。また、いずれの空洞１２２ａおよび１２２ｂも、半導体プロセス中の熱履歴等により銅配線中に内部応力が生じることが原因で発生すると思われるが、図１１（ａ）の空洞１２２ａの発生防止には配線全体の変形を抑えることが効果的であり、図１１（ｂ）の空洞１２２ｂの発生防止には、配線が接続プラグと接する表面の材料強度を高めることが効果的であると考えられる。
【０００９】
こうしたストレスマイグレーションの発生を抑制するためには、プロセス上の検討とあわせ、配線等金属領域を構成する材料そのものについての検討が必要となる。
【００１０】
さらに、近年においては、素子の動作においても、従来にもまして高水準の特性が求められるようになってきており、銅配線を上回る高速動作性を示す配線等の材料の開発が望まれている。
【００１１】
上記事情に鑑み、本発明は、金属領域を備えた半導体装置において、ストレスマイグレーション耐性を高め、信頼性を向上させることを目的とする。さらに本発明は、こうした半導体装置を安定的に製造できるプロセスを提供することを目的とする。
【００１２】
【課題を解決するための手段】
図１２および図１３は、金属領域を含む半導体装置に昇温過程および降温過程からなる熱履歴を与えた場合の金属領域中の内部応力の変化の様子を示す図である。図中横軸は温度を、縦軸は内部応力を示す。室温から温度を上昇するにつれ、金属領域中の内部応力は引張りモードから圧縮モードへ変化する。そして、図１２に示すように、金属領域を構成する金属の再結晶化温度Ｔ１を超えると塑性変形が生じ、内部応力は比較的一定の値を示しながら推移する（過程ａ）。続いて温度を下げるにつれ、金属領域中の内部応力は比較的一定の割合で圧縮モードから引張りモードへと変化する（過程ｂ）。
【００１３】
このように、半導体装置に熱履歴を与えたとき、金属領域の温度−内部応力曲線は、昇温過程と降温過程とでは一般に異なる。本発明者はこのような相違により金属領域の不可逆損失が大きくなり、金属領域中のストレスマイグレーションが引き起こされると推察した。ここで、この相違を表す指標を「ヒステリシス幅」と定義する。ヒステリシス幅は、昇温過程を示す曲線と降温過程を示す曲線との間の乖離の最大幅を示す。たとえば図１３においては、過程ａおよび過程ｂとの間の最大の幅がヒステリシス幅となる。ヒステリシス幅、すなわち、昇温過程と降温過程における相違が大きいほどストレスマイグレーションや変形の程度も大きくなり、ボイド発生による断線など、素子の信頼性が低下する。
【００１４】
また、本発明者らの検討によれば、図１１（ｂ）に示したタイプの空洞１２２ｂは、配線表面の粒子（グレイン）のバウンダリ（境界）近傍で生じることが判明した。特に、複数のグレインのバウンダリが重なる部分で空洞が生じやすい。これらの結果から、本発明者は、配線表面において、バウンダリ部分でストレスマイグレーションが生じやすく、特に、配線と接続プラグとの界面近傍にバウンダリが存在する場合に、配線や接続プラグにストレスマイグレーションが生じることが空洞化の原因の一つであることを見出した。
【００１５】
そこで、本発明者は以上の推察のもと、金属領域の界面におけるストレスマイグレーションを抑制するために、以下のような本発明を導き出した。
【００１６】
本発明によれば、半導体基板と、半導体基板上に形成された、銅を主成分とする金属領域と、を含み、金属領域の上部表面近傍に、銅とは異なる異種金属元素が偏在した異種元素偏在部が設けられたことを特徴とする半導体装置が提供される。
【００１７】
異種元素偏在部において銅と異種金属元素とが合金化され、強度を向上することができる。これにより、金属領域の表面が保護され、金属領域のストレスマイグレーションを低減することができる。ここで、異種金属元素として、Ｂｅ、Ｍｇ、Ｚｎ、Ｐｄ、Ａｇ、Ｃｄ、Ａｕ、Ｈｇ、Ｐｔ、Ｓｉ、Ｚｒ、Ａｌ、Ｔｉ等が例示され、これらを単独または二種以上含むことができる。異種金属元素としてＢｅ、Ｍｇ、Ｚｎ、Ｐｄ、Ａｇ、Ｃｄ、Ａｕ、またはＨｇを用いた場合、金属領域の抵抗上昇率を抑えることができる。また、Ｚｒ、Ａｌ、またはＴｉを用いた場合、たとえば絶縁膜やバリアメタル膜等と金属領域との密着性を向上することができる。また、Ｍｇを用いた場合、金属領域表面の腐食を阻止することができる。
【００１８】
金属領域は、上部表面側から異種金属元素が拡散し、下方にいくにつれて異種金属元素の含有率が低下する構成とすることができる。これにより、金属領域の上部表面側の強度を高めるとともに、金属領域全体としての抵抗上昇率を低減することができる。また、異種金属元素は、金属領域の表面に偏在する傾向があるため、金属領域の上部表面に異種元素偏在部が形成された構成とすることができる。
【００１９】
異種金属元素は、銅よりも電気化学的に貴な金属を含むことができる。銅よりも電気化学的に貴な金属としては、Ａｇ、Ａｕ、Ｈｇ、ＰｔまたはＰｄが例示される。このような金属を用いることにより、置換めっき法を用いて金属領域の表面に異種金属元素を均一に析出させることができ、金属領域を異種元素偏在部により保護することができるとともに、金属領域の抵抗上昇率を抑えることができる。
【００２０】
この半導体装置は、異種元素偏在部の上面に接して接続プラグを設けてもよい。これにより、金属領域において、接続プラグとの界面が異種元素偏在部により保護されるので、金属領域のストレスマイグレーション耐性を向上することができる。
【００２１】
異種元素偏在部を構成する金属全体に対する異種金属元素の含有率が、銅に対する異種金属元素の固溶限を超えるようにすることができる。このような構成にすることにより、異種元素偏在部を効果的に強化することができ、ストレスマイグレーション耐性を低減することができる。
【００２２】
本発明によれば、半導体基板と、半導体基板上に形成された第一の金属領域と、第一の金属領域の上部表面の少なくとも一部を覆うように形成され、第一の金属領域を構成する金属よりも再結晶化温度が高い金属により構成された第二の金属領域と、を含むことを特徴とする半導体装置が提供される。
【００２３】
金属領域の再結晶化温度を上昇させることにより、ヒステリシス幅を低減することができる。再結晶化温度とは、原子の拡散によって結晶粒の変形や粒成長が生じる温度である。図１４に示すように、金属領域の再結晶化温度は、昇温過程における温度−内部応力曲線の変曲点、すなわち温度を上げ始めたときの直線と水平線の交点に相当する。再結晶化温度Ｔ１を上昇させて温度を上げ始めたときの直線の傾きを減少させるとともに水平なプラトー部を減少させれば、温度−内部応力曲線は図１３（ｂ）に示したようになり、ヒステリシス幅が小さくなる。すなわち、プロセス温度の最高値（図１２および図１３におけるヒステリシスカーブの右端の点）と再結晶化温度Ｔ１との差異を小さくすることによってヒステリシス幅を低減することができる。ヒステリシス幅が小さくなると、金属領域において、熱履歴を受けた場合の不可逆損失が少なく、ストレスマイグレーションが効果的に抑制される。また、再結晶が起こると金属領域中にボイドが発生したり変形が生じたりすることから、再結晶化温度が高いことは信頼性の高い金属領域を得る上で重要な条件となる。
【００２４】
この構成によれば、第一の金属領域の上部表面が、ストレスマイグレーション耐性が高い第二の金属領域で覆われるので、第一の金属領域の表面を保護することができる。第一の金属領域は、めっき法、化学気相成長法（ＣＶＤ：ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング法等の方法で形成することができる。第一の金属領域表面にバウンダリが存在する場合であっても、表面が保護されているので、ストレスマイグレーションを抑えることができる。また、本発明によれば、第一の金属領域の上部表面が、ストレスマイグレーション耐性が高い第二の金属領域に接して覆われているので、第一の金属領域を構成する金属の変位を第二の金属領域により抑えることができる。これにより、第一の金属領域のストレスマイグレーションを低減することができる。
【００２５】
ここで、第二の金属領域を構成する金属の再結晶化温度を、好ましくは２００℃以上、より好ましくは３００℃以上とすることにより、ヒステリシス幅を効果的に低減することができる。これにより、ストレスマイグレーションの発生を安定的に抑制することができる。また、半導体装置のプロセス温度は通常４００℃以下であるので、再結晶化温度を３５０℃以上とすると、プロセス中におけるストレスマイグレーションが一層効果的に抑制される。
【００２６】
第一の金属領域は、銅を主成分として含むことができる。第二の金属領域は、Ｂｅ、Ｍｇ、Ｚｎ、Ｐｄ、Ａｇ、Ｃｄ、Ａｕ、Ｐｔ、Ｓｉ、Ｚｒ、Ａｌ、またはＴｉから選択される一又は二以上の金属を含むことができる。第二の金属領域は、これらの金属と銅との合金を含むことができる。これにより、第二の金属領域を構成する金属の再結晶化温度を高めることができる。
【００２７】
本発明によれば、半導体基板と、半導体基板上に形成された第一の金属領域と、第一の金属領域の上部表面の少なくとも一部を覆うように形成され、第一の金属領域を構成する金属よりも温度−応力曲線におけるヒステリシス幅が狭い金属により構成された第二の金属領域と、を含むことを特徴とする半導体装置が提供される。
【００２８】
第二の金属領域を構成する金属のヒステリシス幅は、好ましくは１５０ＭＰａ以下、より好ましくは１００ＭＰａ以下とする。こうすることにより、ストレスマイグレーションの発生を安定的に抑制することができる。さらに、ヒステリシス幅を８０ＭＰａとすれば、０．１ミクロン程度の微細な配線を形成した場合にもストレスマイグレーションの発生が効果的に抑制される。また、第二の金属領域を構成する金属の弾性限界は、第一の金属領域を構成する金属の弾性限界より高いことが好ましい。金属の弾性限界が高い方が強度が高くなり、第一の金属領域を第二の金属領域で保護する利点を得ることができる。
【００２９】
この半導体装置は、第二の金属領域を介して第一の金属領域に電気的に接続された接続プラグをさらに含むことができる。これにより、第一の金属領域において、接続プラグとの界面が第二の金属領域により保護されるので、ストレスマイグレーション耐性を向上することができる。
【００３０】
第二の金属領域は、第一の金属領域を主として構成する金属よりも電気化学的に貴な金属を含むことができる。つまり、第二の金属領域は、第一の金属の領域を主として構成する金属よりもイオン化傾向の低い金属を含むことができる。このような金属を用いることにより、置換めっき法を用いて第一の金属領域の表面に第二の金属領域を構成する金属を均一に析出させることができ、第一の金属領域を第二の金属領域により保護することができるとともに、抵抗上昇率を抑えることができる。
【００３１】
第二の金属領域は、第一の金属領域を主として構成する金属とは異なる異種金属元素を第一の金属領域の上部表面から拡散して形成することができる。第二の金属領域は、第一の金属領域を主として構成する金属と当該金属とは異なる異種金属元素との合金とすることができる。
【００３２】
第一の金属領域は異種金属元素を含み、第一の金属領域を構成する金属全体に対する異種金属元素の含有率は、第二の金属領域を構成する金属全体に対する異種金属元素の含有率よりも低くすることができる。ここで、第一の金属領域は、異種金属元素を第一の金属領域を主として構成する金属に添加したときに、抵抗上昇率がほとんど生じない程度に異種金属元素を含む領域とすることができる。たとえば金属全体に対する異種金属元素の含有率が０．１質量％以下である領域を第一の金属領域とすることができ、金属全体に対する異種金属元素の含有量が０．１質量％よりも大きい領域を第二の金属領域とすることができる。これにより、第一の金属領域により抵抗上昇率の低減を確保しつつ、第二の金属領域によりストレスマイグレーションを低減することができる。
【００３３】
第二の金属領域を構成する金属全体に対する異種金属元素の含有率が、第一の金属領域を主として構成する金属に対する異種金属元素の固溶限を超えるようにできる。このような構成にすることにより、第二の金属領域を効果的に強化することができ、ストレスマイグレーション耐性を低減することができる。
【００３４】
異種金属元素は銀とすることができる。第一の金属領域は銅を主成分として構成することができる。
【００３５】
本発明によれば、半導体基板と、半導体基板上に形成され、銅を含む金属により構成された第一の金属領域と、第一の金属領域の上部表面の少なくとも一部を覆うように形成され、銅と銀の合金を含む金属により構成された第二の金属領域と、を含むことを特徴とする半導体装置が提供される。
【００３６】
本発明者は、半導体装置における金属領域を、銀を含有する銅合金により構成すると、銅単独で構成した場合に比べて、半導体製造プロセス等において熱履歴を受けた際の不可逆損失が少なく、ストレスマイグレーションが効果的に抑制されることを見出した。また、銅合金全体に対する銀の含有率が高い方が、ストレスマイグレーションがより効果的に抑制されることも見出した。第一の金属領域を銅を主成分とする金属により構成し、その上部を銀を含有する銀合金を含む第二の金属領域で保護することにより、第一の金属領域および第二の金属領域のストレスマイグレーションを抑制することができる。さらに、第二の金属領域を構成する金属全体に対する銀の含有率を高くすると、ストレスマイグレーションをより効果的に抑制することができる。
【００３７】
ここで、たとえば金属全体に対する銀の含有率が０．１質量％以下である領域を第一の金属領域とすることができ、金属全体に対する銀の含有量が０．１質量％よりも大きい領域を第二の金属領域とすることができる。金属全体に対する銀の含有率が０．１質量％以下であれば、銅に銀を添加しても抵抗の上昇がほとんど生じないため、第一の金属領域の抵抗上昇率の低減を確保しつつ、第二の金属領域によりストレスマイグレーションを低減することができる。
【００３８】
第一の金属領域は、銅と銀の合金を含む金属により構成され、第二の金属領域を構成する金属全体に対する銀の含有率は、第一の金属領域を構成する金属全体に対する銀の含有率よりも高くすることができる。この構成によれば、第一の金属領域を第二の金属領域により保護することができ、ストレスマイグレーションをより効果的に抑制することができる。
【００３９】
この半導体装置は、第二の金属領域を介して第一の金属領域に電気的に接続された接続プラグをさらに含むことができる。第一の金属領域は、第二の金属領域とともに配線、プラグまたはパッドを構成することができる。
【００４０】
本発明における第一の金属および第二の金属は、その他の成分をさらに含むこともできる。金属全体に対してたとえば１質量％以下の範囲でＺｒ、Ｉｎ、Ａｌ、Ｔｉ、Ｓｎ等を添加することができる。これらの金属を含むことにより、金属領域と絶縁膜、またはバリアメタル膜等との間の密着性を向上させることができる。
【００４１】
また本発明によれば、半導体基板上に金属膜を形成する工程と、金属膜の上部表面の少なくとも一部を覆うように、金属膜を主として構成する金属とは異なる異種金属元素を堆積する工程と、金属膜の上部に異種金属元素を拡散させる工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００４２】
また本発明によれば、半導体基板上に金属膜を形成する工程と、金属膜の上部表面の少なくとも一部を覆うように、金属膜を主として構成する金属よりも電気化学的に貴な異種金属元素を含む溶液を金属膜に接触させて異種金属元素を堆積する工程と、金属膜の上部に異種金属元素を拡散させる工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００４３】
この半導体装置の製造方法において、異種金属元素を拡散させる工程は、金属膜を熱処理する工程を含むことができる。これにより、金属膜を構成する金属のグレインの粒子径が大きくなり、抵抗値が安定的に減少する。また、金属膜を主として構成する金属と異種金属元素との界面付近で、異種金属元素が金属膜を主として構成する金属中に均一分散され、析出強化が起こる。
【００４４】
異種金属元素は置換めっき法により金属膜の上部に堆積されることができる。このような置換めっき法により、金属膜の膜厚を保ったまま、その上部を異種金属元素に置換することができるので、金属膜を寸法通りに形成することができるとともに、金属膜表面を平坦に保つことができる。ここで、金属膜を主として構成する金属として銅を用いることができ、異種金属元素として銀を用いることができる。
【００４５】
以上、本発明の構成について説明したが、これらを種々変形して用いることも可能である。たとえば、本発明をダマシン法による配線構造に適用した場合、本発明の効果はより顕著となる。以下、そうした態様について説明する。
【００４６】
すなわち、本発明における第一の金属領域および第二の金属領域は、シングルダマシン法またはデュアルダマシン法により形成することができる。
【００４７】
シングルダマシン法は以下の工程を含む。
（ａ）半導体基板上に、第一の金属膜により構成された第一の配線を形成する工程
（ｂ）第一の配線の表面に第二の金属膜を形成する工程
（ｃ）第一の配線を覆うように半導体基板の上部全体に第一の層間絶縁膜を形成する工程
（ｄ）第一の層間絶縁膜を選択的に除去して第一の配線の上面に達する接続孔を形成する工程
（ｅ）接続孔の内面を覆うバリアメタル膜を形成した後、接続孔を埋め込むように金属膜を形成する工程
（ｆ）接続孔外部に形成された金属膜を除去して接続プラグを形成する工程
（ｇ）接続プラグを覆うように半導体基板の上部全体に第二の層間絶縁膜を形成する工程
（ｈ）第二の層間絶縁膜を選択的に除去することにより、底面に接続プラグの露出する配線溝を形成する工程
（ｉ）配線溝の内面を覆うバリアメタル膜を形成した後、配線溝を埋め込むように第一の金属膜を形成する工程
（ｊ）配線溝外部に形成された第一の金属膜を除去することにより第二の配線を形成する工程
（ｋ）第二の配線の表面に第二の金属膜を形成する工程
【００４８】
このプロセスにおいて、第一の金属膜、接続プラグの全部または一部を、本発明における「第一の金属領域」とし、第二の金属膜を本発明における「第二の金属領域」とし、本発明に係る半導体装置およびその製造方法を適用することができる。ここで、上記（ａ）〜（ｋ）の工程の一部を適宜省略することもできる。
【００４９】
デュアルダマシン法は以下の工程を含む。
（ａ）半導体基板上に、第一の金属膜により構成された第一の配線を形成する工程
（ｂ）第一の配線の表面に第二の金属膜を形成する工程
（ｃ）第一の配線を覆うように半導体基板の上部全体に第一の層間絶縁膜を形成する工程
（ｄ）第一の層間絶縁膜を選択的に除去して第一の配線の上面に達する接続孔と、この接続孔の上部に接続する配線溝を形成する工程
（ｅ）接続孔および配線溝の内面を覆うバリアメタル膜を形成した後、接続孔および配線溝を埋め込むように第一の金属膜を形成する工程
（ｆ）配線溝外部に形成された第一の金属膜を除去することにより第二の配線を形成する工程
（ｇ）第二の配線の表面に第二の金属膜を形成する工程
【００５０】
このプロセスにおいて、第一の金属膜の全部または一部を、本発明における「第一の金属領域」とし、第二の金属膜を本発明における「第二の金属領域」とし、本発明に係る半導体装置およびその製造方法を適用することができる。ここで、上記（ａ）〜（ｇ）の工程の一部を適宜省略することもできる。
【００５１】
以上のようなダマシンプロセスにより形成された配線構造は、
半導体基板と、
この半導体基板上に形成された第一の配線と、
第一の配線表面に形成された第一の金属保護膜と、
この第一の配線に接続して設けられた接続プラグと、
この接続プラグに接続して設けられた第二の配線と、
第二の配線表面に形成された第二の金属保護膜と、を含む構成を有する。
【００５２】
この半導体装置において、第一および第二の配線、接続プラグの全部または一部を、本発明における「第一の金属領域」または「金属領域」とし、第一および第二の金属保護膜を本発明における「第二の金属領域」または「異種元素偏在部」として本発明を適用することができる。
【００５３】
【発明の実施の形態】
図１は、本発明にかかる半導体装置の一例を示す断面模式図である。図１（ａ）は、いわゆるデュアルダマシン法により形成された銅多層配線構造に本発明を適用した例である。絶縁膜１０１中に、バリアメタル膜１０２および銅含有金属膜１０３からなる下層配線が形成されている。銅含有金属膜１０３の表面には、銀含有金属保護膜１０８ａが形成される。この上に層間絶縁膜１０４が形成され、この層間絶縁膜１０４中にバリアメタル膜１０６および銅含有金属膜１１１からなる上層配線が形成されている。銅含有金属膜１１１の表面にも銀含有金属保護膜１０８ｂが形成される。上層配線は、断面Ｔ字形状を有しており、Ｔ字の下の部分が配線接続プラグを構成し、Ｔ字の上部が上層配線を構成している。
【００５４】
銅含有金属膜１０３および１１１は、例えば銅の含有量が５０％以上の金属により構成することができる。また、銅含有金属膜１０３および１１１は、後述する銀の他に、金や白金を含む構成とすることができる。銅含有金属膜１０３および１１１は、クロム、モリブデン等を含んでもよい。なお、本明細書における「合金」とは、２種以上の金属元素を融解・凝固させたものを意味し、金属元素のほかに非金属または半金属元素を含むものも合金とよぶものとする。また、合金の組織状態としては成分元素の混ざり方から固溶体や金属間化合物をつくる場合とそれらの混合物をなす場合がある。すなわち、本明細書では、固溶限以上の成分を添加したものも「合金」と称するものとする。
【００５５】
銀含有金属保護膜１０８ａおよび１０８ｂは、銀のみで構成することもでき、銀を含む合金により構成することができる。本実施の形態において、銀含有金属保護膜１０８ａおよび１０８ｂを構成する合金に対する銀の含有率の下限は特にないが、たとえば０．１質量％よりも大きくすることができる。好ましくは１質量％以上、より好ましくは２質量％以上とすることができる。こうすることにより、ストレスマイグレーションの発生をより安定的に抑制することができる。
【００５６】
また、銀含有金属保護膜１０８ａおよび１０８ｂにおける銀の含有率は、銅に対する銀の固溶限を超える範囲とすることができる。こうすることによって、製造プロセス等の変動があった場合でもストレスマイグレーションの発生をより安定的に抑制することができる。その理由は必ずしも明らかではないが、銀の含有量を銅に対する銀の固溶限を超える範囲とすることにより、銀含有金属保護膜１０８ａおよび１０８ｂが熱履歴を受けた場合におけるヒステリシスの影響が顕著に低減させることによるものと考えられる。
【００５７】
ここで、銅に対する銀の固溶限について図１５を参照して説明する。図１５に示されるように、Ａｇ−Ｃｕの２成分系共融化合物は、共晶点Ｙが３９．９質量％（銅に対する銀の質量％で換算）、共晶温度が７７９℃、Ｃｕに対するＡｇの最大固溶限Ｚ（Ｃｕに対するＡｇの固溶限が最大となる点）は４．９質量％（Ｃｕに対するＡｇの質量％で換算）である。図１５において、曲線Ｘ上にその温度における固溶限があり、固溶限が最大となるのが点Ｚ（最大固溶限）となっている。半導体装置の製造においてはプロセスの最高温度が約４００℃程度であり、この温度では固溶限が１質量％程度（Ｃｕに対するＡｇの質量％で換算）である。ここで、銅銀合金における原子基準および質量基準の関係は、たとえば銀含有率０．９ａｔｍ−％が１．５質量％に相当する関係となっている。
【００５８】
銀含有金属保護膜１０８ａおよび１０８ｂを構成する金属全体に対する銀の平均含有率の上限は特にないが、銀含有金属保護膜１０８ａおよび１０８ｂを安定的に形成する観点からは、好ましくは９９質量％以下、より好ましくは８０質量％以下、さらに好ましくは５０質量％以下とするのがよい。
【００５９】
銅含有金属膜１０３および１１１、ならびに銀含有金属保護膜１０８ａおよび１０８ｂともに、銅および銀を含む合金により構成することができるが、この場合、銀含有金属保護膜１０８ａおよび１０８ｂを構成する金属全体に対する銀の含有率は、銅含有金属膜１０３および１１１を構成する金属全体に対する銀の含有率より高くすることができる。参照例１および参照例２にて後述するように、銅配線において、銅配線を構成する金属全体に対する銀の含有率を高くすることにより、その銅配線の再結晶化温度が高くなり、ストレスマイグレーション耐性を向上することができるからである。こうすることにより、銅含有金属膜１０３および１１１の上部を銀含有金属保護膜１０８ａおよび１０８ｂによって保護する利点を得ることができる。
【００６０】
金属全体に対する銀の含有率が０．１質量％以下であれば、銅に銀を添加しても抵抗の上昇がほとんど生じないため、銅含有金属膜１０３および１１１は、金属全体に対する銀の含有率が０．１質量％以下となるように構成することができる。これにより、配線の抵抗上昇率の低減を確保することができる。
【００６１】
本実施の形態において、たとえば、金属全体に対する銀の含有率が０．１質量％以下の領域を銅含有金属膜１０３および１１１とすることができ、金属全体に対する銀の含有率が０．１質量％より大きい領域を銀含有金属保護膜１０８ａおよび１０８ｂとすることができる。このように定義したときの、銀含有金属保護膜１０８ａおよび１０８ｂの平均膜厚の下限は、好ましくは、５ｎｍ以上とすることができる。これにより、銅含有金属膜１０３および１１１へのストレスマイグレーションを低減することができる。また、銀含有金属保護膜１０８ａの平均膜厚の上限は、特に限定されないが、好ましくは、銅含有金属膜１０３と銀含有金属保護膜１０８ａの合計平均膜厚の６０％以下、より好ましくは２０％以下とすることができる。銀含有金属保護膜１０８ｂの平均膜厚の上限も特に限定されないが、同様に、好ましくは銅含有金属１１１のＴ時の上部の配線部分と銀含有金属保護膜１０８ｂの合計平均膜厚の６０％以下、より好ましくは２０％以下とすることができる。
【００６２】
ストレスマイグレーション耐性を向上させる観点からは、配線を構成する金属全体に対する銀の含有率が高い方が好ましいが、配線抵抗を低減させる観点からは、配線を構成する金属全体に対する銀の含有率が低い方が好ましい。本実施の形態においては、ストレスマイグレーションの影響を受けやすい配線表面を銀含有保護膜１０８ａまたは１０８ｂで保護することにより、銅含有金属膜１０３および１１１へのストレスマイグレーションを低減することができるとともに、接続プラグとの間のコンタクト抵抗の影響も受けることなく、歩留のよい高性能の半導体装置を製造することができる。また、配線全体に高濃度の銀を拡散させた場合、残留応力が大きくなり、歩留まりが劣化するという問題が生じることがあるが、本実施の形態の構成によれば、このような問題も低減することができる。
【００６３】
図１（ｂ）は、本発明をシングルダマシン法により形成された銅多層配線構造に適用した例である。図１（ｂ）に示した構成では、バリアメタル膜１０６ｂの介在により銅含有金属膜が接続プラグ部分（１１１ａ）と配線部分（１１１ｂ）の２つの部分に分離されることから、ストレスマイグレーションの発生が一層、抑制されるという利点が得られる。
【００６４】
図１（ｂ）においては、絶縁膜１０１中に、バリアメタル膜１０２および銅含有金属膜１０３からなる下層配線が形成されている。その上に第一の層間絶縁膜１０４ａおよび第二の層間絶縁膜１０４ｂが形成され、この第一の層間絶縁膜１０４ａおよび第二の層間絶縁膜１０４ｂ中に、銅含有金属膜１１１ａおよびバリアメタル膜１０６ａからなるビアプラグ、及び銅含有金属膜１１１ｂ、バリアメタル膜１０６ｂおよび銀含有金属保護膜１０８ｂからなる上層配線が、それぞれ形成されている。
【００６５】
図１（ａ）および１（ｂ）の配線構造において、絶縁膜１０１、層間絶縁膜１０４、１０４ａまたは１０４ｂとしては、ＨＳＱ（ハイドロジェンシルセスキオキサン）、ＭＳＱ（メチルシルセスキオキサン）、またはＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）等のポリオルガノシロキサン、ポリアリールエーテル（ＰＡＥ）、ジビニルシロキサン−ビス−ベンゾシクロブテン（ＢＣＢ）、またはＳｉｌｋ（登録商標）等の芳香族含有有機材料、ＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）、ＦＯＸ（ｆｌｏｗａｂｌｅ ｏｘｉｄｅ）、パリレン、サイトップ、またはＢＣＢ（Ｂｅｎｓｏｃｙｃｌｏｂｕｔｅｎｅ）等の低誘電率材料を用いることができる。なお、ＨＳＱについては、いわゆるラダー型のものやケージ型のもの等、種々の構造のものを用いることができる。こうした低誘電率の絶縁膜を用いることによりクロストーク等が抑制され、素子の信頼性が向上する。
【００６６】
絶縁膜１０１や層間絶縁膜１０４、１０４ａまたは１０４ｂの材料としては、配線を構成する金属と熱膨張係数が略等しいものを用いることが好ましい。こうすることにより接続プラグおよび配線のストレスマイグレーションを効果的に軽減することができる。こうした観点からは、たとえば金属配線として銅含有金属膜を用いた場合、層間絶縁膜等としてＨＳＱを用いることが好ましい。
【００６７】
図１の配線構造において、バリアメタル膜１０２、１０６、１０６ａ、または１０６ｂは、例えばＴｉ、Ｗ、Ｔａ等の高融点金属を含むものとすることができる。好ましいバリアメタル膜としては、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ等が例示され、特にＴａおよびＴａＮがこの順で積層したタンタル系バリアメタルが好ましく用いられる。バリアメタル膜は、スパッタリング法、ＣＶＤ等の方法によって形成することができる。バリアメタル膜の膜厚はその材料、配線構造等に応じて適宜に設定されるが、たとえば１〜３０ｎｍ程度とする。
【００６８】
図１には示していないが、絶縁膜１０１と層間絶縁膜１０４または１０４ａとの間に、拡散防止膜を適宜設けることもできる。拡散防止膜は、配線やプラグを構成する金属が絶縁膜中を拡散することを防止する役割を果たす。また、配線構造の形成プロセスにおいて層間接続孔を形成する場合のエッチング阻止膜としての機能を持たせることもできる。拡散防止膜としては、ＳｉＣ、ＳｉＣＮ、ＳｉＮ、ＳｉＯＦ、ＳｉＯＮ等を例示することができる。
【００６９】
以下、図面を参照して本発明の実施の形態についてさらに詳細に説明する。
【００７０】
［第一の実施の形態］
本実施の形態では、本発明をデュアルダマシン法による銅配線に適用した例について図２および図３を参照して説明する。
【００７１】
はじめに不図示のシリコン基板上に絶縁膜１０１を形成し、この絶縁膜１０１中にバリアメタル膜１０２、銅含有金属膜１０３、および銀含有金属保護膜１０８ａからなる下層配線を形成する。なお、下層配線の形成は、以下に説明する手順と同様の工程により作製することができる。
【００７２】
絶縁膜１０１上に層間絶縁膜１０４を形成した後、多段階のドライエッチングにより部分的に接続孔が設けられその部分がＴ字状の断面部を有する配線溝１０５を形成する。この工程が終わった段階の状態を図２（ａ）に示す。
【００７３】
続いて、基板表面全体にバリアメタル膜１０６を形成する（図２（ｂ））。バリアメタル膜１０６を構成する材料は、前述したように、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ等の高融点金属を含むものとすることができ、これらの２つ以上を積層した多層膜とすることができる。バリアメタル膜１０６は、スパッタリング法、ＣＶＤ法などの方法によって形成することができる。
【００７４】
続いてバリアメタル膜１０６上に、シード金属膜１０７を形成する（図２（ｃ））。シード金属膜１０７は、その上部にめっきを成長させるための種としての役割を果たすものであり、銅含有金属を用いることができる。シード金属膜１０７は通常、スパッタリング法により形成することができる。
【００７５】
続いてめっき法により基板表面に銅めっき膜１１０を形成する（図３（ａ））。ここでのめっき液は、例えば硫酸銅水溶液など通常の銅めっき液を用いることができるが、塩化物イオンを含まないめっき液とすることが好ましい。たとえば、通常の硫酸銅水溶液から塩化物イオンを除去したものや、ピロリン酸銅めっき液、エチレンジアミン銅めっき液などが好ましく用いられる。こうすることにより、後の工程で銅めっき膜１１０中の塩化物イオンと銀が反応して析出することを防止することができ、銀含有金属保護膜１０８ｂを安定的に形成することができる。
【００７６】
続いて、２００℃から４５０℃の温度範囲で、アニーリングを行う。このアニーリングにより銅めっき膜１１０を構成する銅グレインの粒子径がアニール前に比べて大きくなり、抵抗値が安定的に減少する。
【００７７】
その後、配線溝の外部に形成された銅めっき膜１１０をＣＭＰ（化学的機械的研磨）により除去して銅含有金属膜１１１を形成する（図３（ｂ））。
【００７８】
この状態で、基板表面を銀含有液に接触させ、銅含有金属膜１１１表面に銀含有金属保護膜１０８ｂを形成する（図３（ｃ））。銀は銅よりも析出電位が低く、電気化学的に貴な金属であるので、銅含有金属膜１１１表面で酸化還元反応が起こり、銀が析出することによって銀含有金属保護膜１０８ｂが形成されるのである。銀含有液としては、例えば硫酸銀水溶液などが好ましく用いられる。この場合、硫酸銀水溶液の濃度は、たとえば、質量基準で５０ｐｐｍ以上３０質量％以下とすることができる。特に、飽和あるいは過飽和状態であることが望ましい。こうすることによって、銅の溶解を抑制することができ、金属領域の変形等を抑えることができる。こうした銀含有液に接触させることによって、銅含有金属膜１１１上に銀が析出し、銅含有金属膜１１１中の銅と銀の合金を含む銀含有金属保護膜１０８ｂが形成される。このとき、銀含有金属保護膜１０８ｂにおける銀の含有率は、銅に対する固溶限を超えるのが好ましい。銀含有金属保護膜１０８ｂにおける銀の含有率が銅に対する固溶限を超えている場合、銀含有金属保護膜１０８ｂ中に銀と銅との金属間化合物が形成され、これによりストレスマイグレーション耐性が向上すると考えられるからである。以上の工程により、銅含有金属膜１１１により構成された配線の表面に銀含有金属保護膜１０８ｂが形成された配線構造が得られる。
【００７９】
また、銀含有金属保護膜１０８ｂを形成後、２００℃から４５０℃の温度範囲で、アニーリングを行うことができる。このアニーリングにより銀含有金属保護膜１０８ｂを構成する銀グレインの粒子径がアニール前に比べて大きくなり、抵抗値が安定的に減少する。ここで、アニーリングは５分から１０分の間の比較的短い時間、ランプアニールにより行うことができる。これにより、銀含有金属保護膜１０８ｂと銅含有金属膜１１１との界面付近で、銀が銅含有金属膜１１１中に均一に分散される。このとき、銀含有金属保護膜１０８ｂ中に銀と銅との金属間化合物が含まれていた場合、析出強化が起こるため、銀含有金属保護膜１０８ｂの強度を効果的に高めることができる。また、銀含有金属保護膜１０８ｂは、銅含有金属膜１１１と銀含有金属保護膜１０８ｂの合計膜厚の約６０％以下の領域に形成することができる。
【００８０】
この方法によれば、銅含有金属膜１１１の膜厚を保ったまま、その上部を銀含有金属保護膜１０８ｂに置換することができるので、配線溝の寸法通りの配線を形成することができる。また、銀含有金属保護膜１０８ｂは、銅含有金属膜１１１表面の銅が銀に置換されることにより形成されるので、銀含有金属保護膜１０８ｂを平坦に保つことができる。さらに、銅含有金属膜１１１表面の銅が銀に置換されると、置換反応が自動的に停止するので、銀含有金属保護膜１０８ｂの膜厚を再現よく制御することができ、配線構造を安定的に製造することができる。
【００８１】
以上の方法によれば、簡便な工程で銅含有金属膜１０３または１１１からなる配線の界面を銀含有金属保護膜１０８ａまたは１０８ｂにより保護することができ、図３（ｄ）に示すように、多層配線構造とした場合にも、ストレスマイグレーション耐性の高い配線構造を安定的に形成することができる。すなわち、この方法によれば、配線が接続プラグと接する表面の強度を高めることができるので、特に図１１（ｂ）に示した空洞１２２ｂの発生を阻止することができ、そのため配線のストレスマイグレーション耐性を高めることができる。また、配線の上部が銀含有保護膜で覆われているために、配線全体の変形が抑えられるので、図１１（ａ）に示した空洞１２２ａの発生を低減することもできる。
【００８２】
［第二の実施の形態］
本実施の形態では、本発明をシングルダマシン法による銅配線に適用した点で第一の実施の形態と異なる。以下、図１（ｂ）を参照して説明する。なお、本実施の形態において、第一の実施の形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
【００８３】
はじめに不図示のシリコン基板上に絶縁膜１０１を形成し、この絶縁膜１０１中にバリアメタル膜１０２、銅含有金属膜１０３、および銀含有金属保護膜１０８ａからなる下層配線を形成する。なお、下層配線の形成は、以下に説明する手順と同様の工程により作製することができる。
【００８４】
絶縁膜１０１上に第一の層間絶縁膜１０４ａを形成した後、ドライエッチングにより接続孔（不図示）を形成し、基板表面全体にバリアメタル膜１０６ａおよび銅含有金属膜１１１ａを形成する。接続孔外部に形成されたバリアメタル膜１０６ａおよび銅含有金属膜１１１ａをＣＭＰにより除去する。
【００８５】
次いで、第一の層間絶縁膜１０４ａ上に第二の層間絶縁膜１０４ｂを形成した後、ドライエッチングにより配線溝（不図示）を形成し、基板表面全面にバリアメタル膜１０６ｂおよび銅含有金属膜１１１ｂを形成する。アニーリングを行った後、配線溝外部に形成されたバリアメタル膜１０６ｂおよび銅含有金属膜１１１ｂをＣＭＰにより除去する。
【００８６】
この状態で、基板表面を銀含有液に接触させ、銅含有金属膜１１１ｂ表面に銀含有金属保護膜１０８ｂを形成する。以上の工程により、銅含有金属膜１１１ｂにより構成された配線の表面に銀含有金属保護膜１０８ｂが形成された配線構造が得られる。
【００８７】
以上の方法によれば、簡便な工程で銅含有金属膜１０３および１１１ｂからなる配線の界面を銀含有金属保護膜１０８ａおよび１０８ｂにより保護することができ、ストレスマイグレーション耐性の高い配線構造を安定的に形成することができる。すなわち、この方法によれば、配線が接続プラグと接する表面の強度を高めることができるので、特に図１１（ｂ）に示した空洞１２２ｂの発生を阻止することができ、そのため配線のストレスマイグレーション耐性を高めることができる。
【００８８】
また、本実施の形態においては、バリアメタル膜１０６ｂの介在により銅含有金属膜が接続プラグ部分（１１１ａ）と配線部分（１１１ｂ）の２つの部分に分離されることから、配線全体の変形が抑えられるので、図１１（ａ）に示した空洞１２２ａの発生を低減することもできる。
【００８９】
［第三の実施の形態］
本実施の形態においては、銀含有金属保護膜１０８ａおよび１０８ｂを銅および銀を含むめっき液により形成する点で、第一の実施の形態と異なる。本実施の形態における半導体製造装置の製造方法を図２および図４を参照して説明する。
【００９０】
まず、第一の実施の形態における図２（ａ）から図２（ｃ）までの工程を実施してバリアメタル膜１０６上に、シード金属膜１０７を形成する。続いて、めっき法により基板表面に銅めっき膜１１０を形成する（図４（ａ））。ここでのめっき液は、第一の実施の形態において銅めっき膜１１０を形成した場合と同様のものを用いることができる。その後、２００℃から４５０℃の温度範囲で、アニーリングを行うことができる。
【００９１】
続いて、銅および銀を含むめっき液を用いた無電解めっき法により、銅めっき膜１１０上部に銀含有めっき膜１１２を形成する。ここで用いるめっき液は、銅および銀を含むものであり、銅の含有率に対して銀の含有率が０．１質量％以上８０質量％以下のものが好ましく用いられる。
【００９２】
銀含有めっき膜１１２を形成するためのめっき液は、塩化物イオンを含まないことが好ましい。塩化物イオンがめっき液中に存在するとめっき液中での銀の析出が顕著となり銀が膜に取り込まれる前に沈殿等が発生するため、安定的な合金膜を形成することが困難となる。
【００９３】
こうしためっき液の具体例としては、以下のものが挙げられる。
（ｉ）ピロリン酸めっき液
通常のピロリン酸銅めっき液に対して銀イオンを添加することにより、銅、銀を含むピロリン酸めっき液を作製することができる。銀の添加は、硝酸銀溶液、硫酸銀溶液等を添加する等の方法により実現することができる。このめっき液の具体的な組成は、たとえば、
銅０．０１〜５ｍｏｌ／Ｌ、
銀０．０１〜５ｍｏｌ／Ｌ、
エチレンジアミン０．０１〜５ｍｏｌ／Ｌ、および
水
を含む構成とする。
【００９４】
（ｉｉ）エチレンジアミンめっき液
通常のエチレンジアミン銅めっき液に対して銀イオンを添加することにより、銅、銀を含むエチレンジアミンめっき液を作製することができる。銀の添加は、硝酸銀溶液、硫酸銀溶液等を添加する等の方法により実現することができる。このめっき液の具体的な組成は、たとえば、
銅０．０１〜５ｍｏｌ／Ｌ、
銀０．０１〜５ｍｏｌ／Ｌ、
ピロリン酸またはその塩０．０１〜５ｍｏｌ／Ｌ、および
水
を含む構成とする。
【００９５】
上記各めっき液には適宜添加剤を加えることもできる。たとえば、ポリエチレングリコール、ポリプロピレングリコール、４級アンモニウム塩、ゼラチンなどの界面活性剤を使用することができる。これらは、めっきで析出した銅の結晶の大きさを均一化するとともにめっき膜の厚みを均一にする作用を有する。界面活性剤の添加量については特に制限がないが、一般的にはめっき液全体に対して質量基準で１〜１０００ｐｐｍとする。
【００９６】
めっき液は、実質的に塩素を含まないことが好ましく、具体的には塩素濃度が０．０１ｍｇ／Ｌ以下であることが好ましい。こうすることによって、銀が塩素と反応して析出することを有効に防止することができ、銅銀合金からなる金属膜を安定的に形成することができる。
【００９７】
続いて、２００℃から４５０℃の温度範囲で、アニーリングを行うことができる。このアニーリングにより銀含有めっき膜１１２を構成する銀グレインの粒子径がアニール前に比べて大きくなり、抵抗値が安定的に減少する。ここで、アニーリングは５分から１０分の間の比較的短い時間、ランプアニールにより行うことができる。
【００９８】
続いて、ＣＭＰにより基板表面を平坦化してバリアメタル膜１０６、銅含有金属膜１１１、および銀含有金属保護膜１０８ｂからなる配線構造が形成される（図４（ｃ））。
【００９９】
以上の方法によれば、簡便な工程で銅含有金属膜１１１からなる配線の界面を銀含有金属保護膜１０８ｂにより保護することができる。図４（ｄ）に示すように、多層配線構造とした場合にも、配線上部の接続プラグとの界面が銀含有金属保護膜１０８ｂにより保護されるので、ストレスマイグレーション耐性の高い配線構造を安定的に形成することができる。
【０１００】
なお、本実施の形態において、デュアルダマシン法により配線構造を製造する方法を説明したが、シングルダマシン法によっても同様に配線構造を製造することができる。シングルダマシン法によれば、接続プラグとその上方の配線との間にバリアメタル膜が介在し、接続プラグと配線が２つの部分に分離されることから、ストレスマイグレーションの発生が一層、抑制されるという利点が得られる。
【０１０１】
【実施例】
（実施例１）
以下に示すａ１からａ５の試料を作成して、各試料の抵抗を測定した。
ａ１：第一の実施の形態で説明したのと同様のデュアルダマシン法により配線を作製した。銀含有金属保護膜１０８ｂの形成後のアニーリングはランプアニールにより約１０分間行った。これにより、配線の平均膜厚の約２０％の領域に銀が拡散され、この領域における銀の平均含有率は、約２質量％であった。
【０１０２】
ａ２：第二の実施の形態で説明したのと同様のシングルダマシン法により配線を作製した。銀含有金属保護膜１０８ｂの形成後のアニーリングはランプアニールにより約１０分間行った。これにより、配線の平均膜厚の約２０％の領域に銀が拡散され、この領域における銀の平均含有率は、約２質量％であった。
【０１０３】
ａ３：第一の実施の形態で説明したのと同様のデュアルダマシン法により配線を作製した。銀含有金属保護膜１０８ｂの形成後のアニーリングは炉熱処理により約３０分間行った。これにより、配線全体に銀が拡散し、配線中の銀の平均含有率は約０．４質量％であった。
【０１０４】
ａ４：第一の実施の形態で説明したのと同様のデュアルダマシン法により配線を作製したが、銀含有金属保護膜１０８ｂは形成しなかった。
【０１０５】
ａ５：塩化物イオンを含まない銀および銅を含むめっき液を用いためっき法で、デュアルダマシン法により配線を作製した。配線金属中の銀含有率は２質量％とした。
【０１０６】
配線のサイズは、いずれも幅０．１３μｍ、膜厚０．３μｍ、長さ４０ｍｍとした。得られた配線について配線抵抗を測定した結果を表１に示す。各配線の組成は２次イオン質量分析法（ＳＩＭＳ：ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定した。
【表１】
【０１０７】
試料ａ１および試料ａ２は、配線上部の銀の組成比が２質量％、試料ａ３は配線全体の銀の組成比が０．４質量％であり、試料ａ１〜試料ａ３における配線全体における銀の含有量は等しい。また、試料ａ５において、配線上部における銀の組成比は２質量％である。試料ａ１、および試料ａ２の抵抗値は、銅単独の試料ａ４と比較すると、多少の抵抗上昇が見られるが、配線全体に銀が拡散された試料ａ５の抵抗値に比べると、抵抗上昇が低減することが示された。また、試料ａ１、試料ａ２、および試料ａ３は、置換めっき法により形成しているが、試料ａ３はアニーリングの時間が長いため、銅膜全体に銀が拡散されて全体としての抵抗値が高くなっていると考えられる。
【０１０８】
（実施例２）
実施例１で作製した試料ａ１、および試料ａ３〜試料ａ５と同様の手法で、図５に示すような２層配線構造を作製し、歩留試験を行った。この２層配線構造は、ビアチェーンとよばれるものであり、１万本の第一の配線２２ａが平行に設けられ、これらと直行して、１万本の第二の配線２２ｂが平行に設けられている。これらの配線間は２万個の接続プラグ２８により接続されている。図中、半導体基板および層間絶縁膜等は省略している。このビアチェーンの端部２点に所定の電圧を印加することにより、１万本の第一の配線２２ａ、１万本の第二の配線２２ｂおよび２万個の接続プラグ２８を経由する電気抵抗が測定される。これをチェーン抵抗とよぶ。チェーン抵抗は、ビアの接続状態の良否を判別するのに有効な手法である。配線構造を所定の温度環境に置き、チェーン抵抗の変化を測定することで、ストレスマイグレーション耐性を適切に評価することができる。表２に、試料ａ１、および試料ａ３〜試料ａ５についての初期歩留を示す。初期歩留とは、ウェハ上に各試料ａ１、および試料ａ３〜試料ａ５の配線構造について、複数のチップを形成し、抵抗値を測定したときに、一定値以下の抵抗値を示す試料の割合のことである。表２に、試料ａ４の初期歩留を１００％としたときの試料ａ１、および試料ａ３〜試料ａ５の初期歩留の結果を示す。
【表２】
【０１０９】
以上のように、配線上部のみに銀含有保護膜が形成された試料ａ１の歩留まりは、配線全体に銀が拡散された試料ａ３およびａ５に比べて初期歩留が良好であった。また、銅のみで構成された試料ａ４の初期歩留と比較しても、ほとんど歩留低下が見られなかった。このことから、配線上部に銀含有保護膜を形成した場合、残留応力の上昇が最小限に抑えられることが示された。
【０１１０】
また、試料ａ１、および試料ａ３〜試料ａ５は、１５０℃の温度下で５００時間放置し、その後、ビアチェーンの歩留試験を行った。
【表３】
【０１１１】
各試料ａ１、および試料ａ３〜試料ａ５について、それぞれビアチェーンの抵抗値の初期値を１００％として試料の抵抗値を相対値として算出した。表中、抵抗値の範囲が示されているが、これは、上記試料を複数用意し、評価の結果、得られた抵抗の範囲を示したものである。数値が高い程、ストレスマイグレーション耐性が高い。
【０１１２】
表３に示すように、試料ａ１、およびａ５についてはほぼ同様の歩留が得られた。これにより、配線上部における銀の組成比がストレスマイグレーション耐性に効果があることが示された。また、試料ａ１およびａ３の結果に示されるように、配線全体における銀の含有量が等しくても、配線上部の銀の組成比が低いと、歩留が低下することが判明した。このように、本実施例の結果から、銅により形成された配線の表面を銀含有金属保護膜で保護することにより、ストレスマイグレーションを効果的に抑制できることが確認された。以上のように、本発明によれば、合金化による抵抗上昇と残留応力の上昇を最小限に抑え、かつ、ストレスマイグレーション耐性を高めることができる。
【０１１３】
（参照例１）
ここでは、配線を構成する金属全体に対する銀の含有率とストレスマイグレーション耐性との関係を検証する。本実施例においても、図５に示すような２層配線構造を作製し、歩留試験を行った。
【表４】
【０１１４】
本実施例の試料は、デュアルダマシン法により作製した。上記試料を作製した後、１５０℃の温度下で５００時間放置し、その後、ビアチェーンの歩留試験を行った。ここで、試料ｂ１は、実施例２における試料ａ４と同じである。また、試料ｂ３は、実施例２における試料ａ５と同じである。
【０１１５】
表４に、試料ｂ１の初期値を１００％としたときの試料ｂ１〜ｂ３の抵抗値を相対値により示す。表中、抵抗値の範囲が示されているが、これは、上記試料を複数用意し、評価の結果、得られた抵抗の範囲を示したものである。数値が高い程、ストレスマイグレーション耐性が高い。
【０１１６】
本実施例の結果から、銀銅合金からなる配線構造、特に配線を構成する金属全体に対する銀の含有率が高くなるほどストレスマイグレーション耐性を効果的に抑制できることが確認された。また、配線を構成する金属全体に対する銀の含有率が、銀の銅に対する固溶限である１質量％より大きい場合に、ストレスマイグレーションを効果的に抑制できることも示された。
【０１１７】
（参照例２）
銅膜または銅銀合金膜のヒステリシス特性および再結晶化温度を測定した。
【０１１８】
試料は、以下のようにして作製した。まずシリコン基板上にプラズマＣＶＤによって膜厚５００ｎｍのシリコン酸化膜を形成し、その上に膜厚５０ｎｍのＴａ膜を形成した。次いでその上にスパッタリング法により銅からなるめっきシード膜を膜厚１００〜２００ｎｍで形成した後、所定のめっき液を用いて銅膜または銅銀合金膜を膜厚６００〜７００ｎｍで形成した。銅膜または銅銀合金膜の組成は、表５に示したとおりである。なお、めっき液１は塩化物イオンを含み、めっき液２は塩化物イオンを含まないものである。
【０１１９】
以上のように作製した試料に対して２５℃〜４００℃の熱サイクルを与えた。この熱履歴において、昇温過程における昇温速度を１０℃／ｍｉｎ、とし、降温過程における降温速度を約１０℃／ｍｉｎとした。熱サイクルは２回とし、２回目の熱サイクルを与えた際のヒステリシス特性を評価した。１回目の熱サイクルではめっき膜を構成する粒子の成長が起こること、実使用条件下やプロセス中の熱処理に対する安定性の評価が重要であることを考慮すると、ヒステリシス特性を正確に把握するには、２回目の熱サイクルを与えた際のヒステリシス特性を評価することが適切と考えられるからである。また、再結晶化温度についても２回目の熱サイクルを与えた際に測定した。
【０１２０】
ヒステリシス特性は、基板の反りの測定によりめっき膜中の内部応力を算出する方式を用いた。基板の反りは、基板表面に照射したレーザ光の反射角度を測定することにより算出した。以上のようにして求めたヒステリシス特性（２回目の熱サイクルを与えた際の温度−応力曲線）からヒステリシス幅および再結晶化温度を求めた。結果を表５に示す。また、一部の試料についてヒステリシス曲線を図６〜図１０に示す。試料ｃ１が図６、試料ｃ２が図９、試料ｃ４が図７、試料ｃ５が図８、試料ｃ６が図１０に対応する。
【表５】
以上の結果からわかるように、配線を構成する金属全体に対する銀の含有率が１質量％より大きくすると、再結晶化温度が高くなるとともにヒステリシス幅が顕著に低減される。参照例１におけるｂ３の特性が良好であったのは、このようなヒステリシス特性の向上が原因であると考えられる。
【０１２１】
【発明の効果】
以上説明したように本発明によれば、配線構造等の金属領域の表面を、再結晶化温度の高い金属、または温度−応力曲線におけるヒステリシス幅が狭い金属により保護するため、ストレスマイグレーション耐性等に優れる信頼性に優れた半導体装置が提供される。また、本発明により、こうした半導体装置を安定的に製造するプロセスが提供される。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一例を示す断面模式図である。
【図２】図１（ａ）に示した配線構造の製造方法を示す工程図である。
【図３】図１（ａ）に示した配線構造の製造方法を示す工程図である。
【図４】第三の実施の形態における配線構造の製造方法を示す工程図である。
【図５】ビアチェーン抵抗を測定する原理を説明するための図である。
【図６】ヒステリシスカーブの測定結果の一例を示すグラフである。
【図７】ヒステリシスカーブの測定結果の一例を示すグラフである。
【図８】ヒステリシスカーブの測定結果の一例を示すグラフである。
【図９】ヒステリシスカーブの測定結果の一例を示すグラフである。
【図１０】ヒステリシスカーブの測定結果の一例を示すグラフである。
【図１１】ストレスマイグレーションにより空洞の発生した配線構造を示す断面図である。
【図１２】金属領域の温度−内部応力曲線の一例を示すグラフである。
【図１３】金属領域の温度−内部応力曲線の一例を示すグラフである。
【図１４】再結晶化温度と温度−内部応力曲線の関係を示す図である。
【図１５】Ａｇ−Ｃｕの２成分系共融化合物の状態図である。
【符号の説明】
１０１ 絶縁膜
１０２ バリアメタル膜
１０３ 銅含有金属膜
１０４ 層間絶縁膜
１０４ａ 第一の層間絶縁膜
１０４ｂ 第二の層間絶縁膜
１０５ 配線溝
１０６ バリアメタル膜
１０６ａ バリアメタル膜
１０６ｂ バリアメタル膜
１０７ シード金属膜
１０８ａ 銀含有金属保護膜
１０８ｂ 銀含有金属保護膜
１１０ 銅めっき膜
１１１ 銅含有金属膜
１１１ａ 銅含有金属膜
１１１ｂ 銅含有金属膜
１１２ 銀合金めっき膜
１２１ａ 下層配線
１２１ｂ 上層配線
１２２ａ 空洞
１２２ｂ 空洞
【発明の属する技術分野】
本発明は、金属領域を含む半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年における半導体装置の高集積化への要請から、配線やプラグの材料として銅が広く用いられるようになってきた。銅は、従来用いられていたアルミニウムに比べて抵抗が低く、エレクトロマイグレーション耐性にも優れるという特徴を有している。
【０００３】
しかし、素子の微細化がさらに進行するにつれ、こうした銅を用いた配線においてもエレクトロマイグレーション（以下「ＥＭ」という）の発生が問題となるようになってきた。銅配線を構成する銅膜は、通常めっき法などにより形成されるが、この場合、銅膜は多数の多結晶構造の銅粒子が集合した形態となる。こうした構造の銅配線に電圧を印加すると、銅粒子の粒界を経由して物質移動がおこり、結果としてＥＭが発生する。配線幅の小さい配線においては、銅粒子のサイズも小さくなることから、このような粒界を介した物質移動によるＥＭの問題はより顕著となる。こうしたＥＭの問題を解決するため、銅配線に銀を含有する検討がいくつかなされている。
【０００４】
特開平１１−２０４５２４号公報には、銀、ニオブまたはＡｌ２Ｏ３を含有する銅合金によりなる配線が記載されている。ここでは、例えば、配線中の銀の含有率は１質量％以下、ニオブの含有率は０．４質量％以下が好ましいとされ、銀やニオブの含有率をそれ以上にすると、銀やニオブを主成分とする相が合金膜に局所的に析出して配線の導電率がばらつくという問題があるとされている。
【０００５】
特開２０００−３４９０８５号公報には、Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、またはＴｉを含有する銅合金で構成された配線が記載されている。同公報においては、配線中のＡｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、またはＴｉの含有率は０．１質量％以上最大固溶限未満とされている。例えば、銅に対する最大固溶限以上の銀を添加した場合、銀が一部合金化されずに析出してしまうことから導電性が低下することが考えられるとしている。
【０００６】
【発明が解決しようとする課題】
ところで、最近、銅配線のストレスマイグレーションの発生が問題となりつつある。図１１は、ダマシン法により形成した銅多層配線の断面模式図である。下層配線１２１ａの上部に上層配線１２１ｂが接続した構成となっており、上層配線１２１ｂは、接続プラグとその上部に形成された配線からなっている。このような銅多層配線において、銅のストレスマイグレーションにより、下層配線１２１ａと上層配線１２１ｂの接続プラグとの界面において、空洞１２２ａまたは１２２ｂが発生してしまうことがあり、配線間の接続不良が引き起こされて半導体装置の歩留が低下したり、長期間の使用により半導体装置が不安定になるという課題が生じる。
【０００７】
図１１（ａ）では、上層配線１２１ｂ側に空洞１２２ａが発生している。すなわち、上層配線１２１ｂを構成する接続プラグの部分に空洞１２２ａが生じている。このような空洞１２２ａは、上層配線１２１ｂ中に、銅の「吸い上げ」が起こり、接続プラグ中で銅が上方にマイグレートすることにより発生すると考えられる。この種の空洞１２２ａは、高温の熱処理サイクルにおいてより顕著に発生する。一方、図１１（ｂ）では、下層配線１２１ａの上面に空洞１２２ｂが発生している。この種の空洞１２２ｂは、下層配線１２１ａにおいて、上層配線１２１ｂの接続プラグ部分と接する表面で、銅が拡散することにより欠陥が集合して生じると考えられる。
【０００８】
本発明者らの検討によれば、このような空洞化現象は、半導体装置の実用化温度（例えばボンディング工程、フォトレジストのベーキング工程等）である約１５０℃前後で顕著に生じるということが判明した。このような空洞１２２ａまたは１２２ｂが生じるために、接続プラグと配線との接続不良が生じ、半導体装置の歩留が低下したり、長期間の使用により半導体装置が不安定になるという課題が生じると考えられる。また、いずれの空洞１２２ａおよび１２２ｂも、半導体プロセス中の熱履歴等により銅配線中に内部応力が生じることが原因で発生すると思われるが、図１１（ａ）の空洞１２２ａの発生防止には配線全体の変形を抑えることが効果的であり、図１１（ｂ）の空洞１２２ｂの発生防止には、配線が接続プラグと接する表面の材料強度を高めることが効果的であると考えられる。
【０００９】
こうしたストレスマイグレーションの発生を抑制するためには、プロセス上の検討とあわせ、配線等金属領域を構成する材料そのものについての検討が必要となる。
【００１０】
さらに、近年においては、素子の動作においても、従来にもまして高水準の特性が求められるようになってきており、銅配線を上回る高速動作性を示す配線等の材料の開発が望まれている。
【００１１】
上記事情に鑑み、本発明は、金属領域を備えた半導体装置において、ストレスマイグレーション耐性を高め、信頼性を向上させることを目的とする。さらに本発明は、こうした半導体装置を安定的に製造できるプロセスを提供することを目的とする。
【００１２】
【課題を解決するための手段】
図１２および図１３は、金属領域を含む半導体装置に昇温過程および降温過程からなる熱履歴を与えた場合の金属領域中の内部応力の変化の様子を示す図である。図中横軸は温度を、縦軸は内部応力を示す。室温から温度を上昇するにつれ、金属領域中の内部応力は引張りモードから圧縮モードへ変化する。そして、図１２に示すように、金属領域を構成する金属の再結晶化温度Ｔ１を超えると塑性変形が生じ、内部応力は比較的一定の値を示しながら推移する（過程ａ）。続いて温度を下げるにつれ、金属領域中の内部応力は比較的一定の割合で圧縮モードから引張りモードへと変化する（過程ｂ）。
【００１３】
このように、半導体装置に熱履歴を与えたとき、金属領域の温度−内部応力曲線は、昇温過程と降温過程とでは一般に異なる。本発明者はこのような相違により金属領域の不可逆損失が大きくなり、金属領域中のストレスマイグレーションが引き起こされると推察した。ここで、この相違を表す指標を「ヒステリシス幅」と定義する。ヒステリシス幅は、昇温過程を示す曲線と降温過程を示す曲線との間の乖離の最大幅を示す。たとえば図１３においては、過程ａおよび過程ｂとの間の最大の幅がヒステリシス幅となる。ヒステリシス幅、すなわち、昇温過程と降温過程における相違が大きいほどストレスマイグレーションや変形の程度も大きくなり、ボイド発生による断線など、素子の信頼性が低下する。
【００１４】
また、本発明者らの検討によれば、図１１（ｂ）に示したタイプの空洞１２２ｂは、配線表面の粒子（グレイン）のバウンダリ（境界）近傍で生じることが判明した。特に、複数のグレインのバウンダリが重なる部分で空洞が生じやすい。これらの結果から、本発明者は、配線表面において、バウンダリ部分でストレスマイグレーションが生じやすく、特に、配線と接続プラグとの界面近傍にバウンダリが存在する場合に、配線や接続プラグにストレスマイグレーションが生じることが空洞化の原因の一つであることを見出した。
【００１５】
そこで、本発明者は以上の推察のもと、金属領域の界面におけるストレスマイグレーションを抑制するために、以下のような本発明を導き出した。
【００１６】
本発明によれば、半導体基板と、半導体基板上に形成された、銅を主成分とする金属領域と、を含み、金属領域の上部表面近傍に、銅とは異なる異種金属元素が偏在した異種元素偏在部が設けられたことを特徴とする半導体装置が提供される。
【００１７】
異種元素偏在部において銅と異種金属元素とが合金化され、強度を向上することができる。これにより、金属領域の表面が保護され、金属領域のストレスマイグレーションを低減することができる。ここで、異種金属元素として、Ｂｅ、Ｍｇ、Ｚｎ、Ｐｄ、Ａｇ、Ｃｄ、Ａｕ、Ｈｇ、Ｐｔ、Ｓｉ、Ｚｒ、Ａｌ、Ｔｉ等が例示され、これらを単独または二種以上含むことができる。異種金属元素としてＢｅ、Ｍｇ、Ｚｎ、Ｐｄ、Ａｇ、Ｃｄ、Ａｕ、またはＨｇを用いた場合、金属領域の抵抗上昇率を抑えることができる。また、Ｚｒ、Ａｌ、またはＴｉを用いた場合、たとえば絶縁膜やバリアメタル膜等と金属領域との密着性を向上することができる。また、Ｍｇを用いた場合、金属領域表面の腐食を阻止することができる。
【００１８】
金属領域は、上部表面側から異種金属元素が拡散し、下方にいくにつれて異種金属元素の含有率が低下する構成とすることができる。これにより、金属領域の上部表面側の強度を高めるとともに、金属領域全体としての抵抗上昇率を低減することができる。また、異種金属元素は、金属領域の表面に偏在する傾向があるため、金属領域の上部表面に異種元素偏在部が形成された構成とすることができる。
【００１９】
異種金属元素は、銅よりも電気化学的に貴な金属を含むことができる。銅よりも電気化学的に貴な金属としては、Ａｇ、Ａｕ、Ｈｇ、ＰｔまたはＰｄが例示される。このような金属を用いることにより、置換めっき法を用いて金属領域の表面に異種金属元素を均一に析出させることができ、金属領域を異種元素偏在部により保護することができるとともに、金属領域の抵抗上昇率を抑えることができる。
【００２０】
この半導体装置は、異種元素偏在部の上面に接して接続プラグを設けてもよい。これにより、金属領域において、接続プラグとの界面が異種元素偏在部により保護されるので、金属領域のストレスマイグレーション耐性を向上することができる。
【００２１】
異種元素偏在部を構成する金属全体に対する異種金属元素の含有率が、銅に対する異種金属元素の固溶限を超えるようにすることができる。このような構成にすることにより、異種元素偏在部を効果的に強化することができ、ストレスマイグレーション耐性を低減することができる。
【００２２】
本発明によれば、半導体基板と、半導体基板上に形成された第一の金属領域と、第一の金属領域の上部表面の少なくとも一部を覆うように形成され、第一の金属領域を構成する金属よりも再結晶化温度が高い金属により構成された第二の金属領域と、を含むことを特徴とする半導体装置が提供される。
【００２３】
金属領域の再結晶化温度を上昇させることにより、ヒステリシス幅を低減することができる。再結晶化温度とは、原子の拡散によって結晶粒の変形や粒成長が生じる温度である。図１４に示すように、金属領域の再結晶化温度は、昇温過程における温度−内部応力曲線の変曲点、すなわち温度を上げ始めたときの直線と水平線の交点に相当する。再結晶化温度Ｔ１を上昇させて温度を上げ始めたときの直線の傾きを減少させるとともに水平なプラトー部を減少させれば、温度−内部応力曲線は図１３（ｂ）に示したようになり、ヒステリシス幅が小さくなる。すなわち、プロセス温度の最高値（図１２および図１３におけるヒステリシスカーブの右端の点）と再結晶化温度Ｔ１との差異を小さくすることによってヒステリシス幅を低減することができる。ヒステリシス幅が小さくなると、金属領域において、熱履歴を受けた場合の不可逆損失が少なく、ストレスマイグレーションが効果的に抑制される。また、再結晶が起こると金属領域中にボイドが発生したり変形が生じたりすることから、再結晶化温度が高いことは信頼性の高い金属領域を得る上で重要な条件となる。
【００２４】
この構成によれば、第一の金属領域の上部表面が、ストレスマイグレーション耐性が高い第二の金属領域で覆われるので、第一の金属領域の表面を保護することができる。第一の金属領域は、めっき法、化学気相成長法（ＣＶＤ：ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング法等の方法で形成することができる。第一の金属領域表面にバウンダリが存在する場合であっても、表面が保護されているので、ストレスマイグレーションを抑えることができる。また、本発明によれば、第一の金属領域の上部表面が、ストレスマイグレーション耐性が高い第二の金属領域に接して覆われているので、第一の金属領域を構成する金属の変位を第二の金属領域により抑えることができる。これにより、第一の金属領域のストレスマイグレーションを低減することができる。
【００２５】
ここで、第二の金属領域を構成する金属の再結晶化温度を、好ましくは２００℃以上、より好ましくは３００℃以上とすることにより、ヒステリシス幅を効果的に低減することができる。これにより、ストレスマイグレーションの発生を安定的に抑制することができる。また、半導体装置のプロセス温度は通常４００℃以下であるので、再結晶化温度を３５０℃以上とすると、プロセス中におけるストレスマイグレーションが一層効果的に抑制される。
【００２６】
第一の金属領域は、銅を主成分として含むことができる。第二の金属領域は、Ｂｅ、Ｍｇ、Ｚｎ、Ｐｄ、Ａｇ、Ｃｄ、Ａｕ、Ｐｔ、Ｓｉ、Ｚｒ、Ａｌ、またはＴｉから選択される一又は二以上の金属を含むことができる。第二の金属領域は、これらの金属と銅との合金を含むことができる。これにより、第二の金属領域を構成する金属の再結晶化温度を高めることができる。
【００２７】
本発明によれば、半導体基板と、半導体基板上に形成された第一の金属領域と、第一の金属領域の上部表面の少なくとも一部を覆うように形成され、第一の金属領域を構成する金属よりも温度−応力曲線におけるヒステリシス幅が狭い金属により構成された第二の金属領域と、を含むことを特徴とする半導体装置が提供される。
【００２８】
第二の金属領域を構成する金属のヒステリシス幅は、好ましくは１５０ＭＰａ以下、より好ましくは１００ＭＰａ以下とする。こうすることにより、ストレスマイグレーションの発生を安定的に抑制することができる。さらに、ヒステリシス幅を８０ＭＰａとすれば、０．１ミクロン程度の微細な配線を形成した場合にもストレスマイグレーションの発生が効果的に抑制される。また、第二の金属領域を構成する金属の弾性限界は、第一の金属領域を構成する金属の弾性限界より高いことが好ましい。金属の弾性限界が高い方が強度が高くなり、第一の金属領域を第二の金属領域で保護する利点を得ることができる。
【００２９】
この半導体装置は、第二の金属領域を介して第一の金属領域に電気的に接続された接続プラグをさらに含むことができる。これにより、第一の金属領域において、接続プラグとの界面が第二の金属領域により保護されるので、ストレスマイグレーション耐性を向上することができる。
【００３０】
第二の金属領域は、第一の金属領域を主として構成する金属よりも電気化学的に貴な金属を含むことができる。つまり、第二の金属領域は、第一の金属の領域を主として構成する金属よりもイオン化傾向の低い金属を含むことができる。このような金属を用いることにより、置換めっき法を用いて第一の金属領域の表面に第二の金属領域を構成する金属を均一に析出させることができ、第一の金属領域を第二の金属領域により保護することができるとともに、抵抗上昇率を抑えることができる。
【００３１】
第二の金属領域は、第一の金属領域を主として構成する金属とは異なる異種金属元素を第一の金属領域の上部表面から拡散して形成することができる。第二の金属領域は、第一の金属領域を主として構成する金属と当該金属とは異なる異種金属元素との合金とすることができる。
【００３２】
第一の金属領域は異種金属元素を含み、第一の金属領域を構成する金属全体に対する異種金属元素の含有率は、第二の金属領域を構成する金属全体に対する異種金属元素の含有率よりも低くすることができる。ここで、第一の金属領域は、異種金属元素を第一の金属領域を主として構成する金属に添加したときに、抵抗上昇率がほとんど生じない程度に異種金属元素を含む領域とすることができる。たとえば金属全体に対する異種金属元素の含有率が０．１質量％以下である領域を第一の金属領域とすることができ、金属全体に対する異種金属元素の含有量が０．１質量％よりも大きい領域を第二の金属領域とすることができる。これにより、第一の金属領域により抵抗上昇率の低減を確保しつつ、第二の金属領域によりストレスマイグレーションを低減することができる。
【００３３】
第二の金属領域を構成する金属全体に対する異種金属元素の含有率が、第一の金属領域を主として構成する金属に対する異種金属元素の固溶限を超えるようにできる。このような構成にすることにより、第二の金属領域を効果的に強化することができ、ストレスマイグレーション耐性を低減することができる。
【００３４】
異種金属元素は銀とすることができる。第一の金属領域は銅を主成分として構成することができる。
【００３５】
本発明によれば、半導体基板と、半導体基板上に形成され、銅を含む金属により構成された第一の金属領域と、第一の金属領域の上部表面の少なくとも一部を覆うように形成され、銅と銀の合金を含む金属により構成された第二の金属領域と、を含むことを特徴とする半導体装置が提供される。
【００３６】
本発明者は、半導体装置における金属領域を、銀を含有する銅合金により構成すると、銅単独で構成した場合に比べて、半導体製造プロセス等において熱履歴を受けた際の不可逆損失が少なく、ストレスマイグレーションが効果的に抑制されることを見出した。また、銅合金全体に対する銀の含有率が高い方が、ストレスマイグレーションがより効果的に抑制されることも見出した。第一の金属領域を銅を主成分とする金属により構成し、その上部を銀を含有する銀合金を含む第二の金属領域で保護することにより、第一の金属領域および第二の金属領域のストレスマイグレーションを抑制することができる。さらに、第二の金属領域を構成する金属全体に対する銀の含有率を高くすると、ストレスマイグレーションをより効果的に抑制することができる。
【００３７】
ここで、たとえば金属全体に対する銀の含有率が０．１質量％以下である領域を第一の金属領域とすることができ、金属全体に対する銀の含有量が０．１質量％よりも大きい領域を第二の金属領域とすることができる。金属全体に対する銀の含有率が０．１質量％以下であれば、銅に銀を添加しても抵抗の上昇がほとんど生じないため、第一の金属領域の抵抗上昇率の低減を確保しつつ、第二の金属領域によりストレスマイグレーションを低減することができる。
【００３８】
第一の金属領域は、銅と銀の合金を含む金属により構成され、第二の金属領域を構成する金属全体に対する銀の含有率は、第一の金属領域を構成する金属全体に対する銀の含有率よりも高くすることができる。この構成によれば、第一の金属領域を第二の金属領域により保護することができ、ストレスマイグレーションをより効果的に抑制することができる。
【００３９】
この半導体装置は、第二の金属領域を介して第一の金属領域に電気的に接続された接続プラグをさらに含むことができる。第一の金属領域は、第二の金属領域とともに配線、プラグまたはパッドを構成することができる。
【００４０】
本発明における第一の金属および第二の金属は、その他の成分をさらに含むこともできる。金属全体に対してたとえば１質量％以下の範囲でＺｒ、Ｉｎ、Ａｌ、Ｔｉ、Ｓｎ等を添加することができる。これらの金属を含むことにより、金属領域と絶縁膜、またはバリアメタル膜等との間の密着性を向上させることができる。
【００４１】
また本発明によれば、半導体基板上に金属膜を形成する工程と、金属膜の上部表面の少なくとも一部を覆うように、金属膜を主として構成する金属とは異なる異種金属元素を堆積する工程と、金属膜の上部に異種金属元素を拡散させる工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００４２】
また本発明によれば、半導体基板上に金属膜を形成する工程と、金属膜の上部表面の少なくとも一部を覆うように、金属膜を主として構成する金属よりも電気化学的に貴な異種金属元素を含む溶液を金属膜に接触させて異種金属元素を堆積する工程と、金属膜の上部に異種金属元素を拡散させる工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００４３】
この半導体装置の製造方法において、異種金属元素を拡散させる工程は、金属膜を熱処理する工程を含むことができる。これにより、金属膜を構成する金属のグレインの粒子径が大きくなり、抵抗値が安定的に減少する。また、金属膜を主として構成する金属と異種金属元素との界面付近で、異種金属元素が金属膜を主として構成する金属中に均一分散され、析出強化が起こる。
【００４４】
異種金属元素は置換めっき法により金属膜の上部に堆積されることができる。このような置換めっき法により、金属膜の膜厚を保ったまま、その上部を異種金属元素に置換することができるので、金属膜を寸法通りに形成することができるとともに、金属膜表面を平坦に保つことができる。ここで、金属膜を主として構成する金属として銅を用いることができ、異種金属元素として銀を用いることができる。
【００４５】
以上、本発明の構成について説明したが、これらを種々変形して用いることも可能である。たとえば、本発明をダマシン法による配線構造に適用した場合、本発明の効果はより顕著となる。以下、そうした態様について説明する。
【００４６】
すなわち、本発明における第一の金属領域および第二の金属領域は、シングルダマシン法またはデュアルダマシン法により形成することができる。
【００４７】
シングルダマシン法は以下の工程を含む。
（ａ）半導体基板上に、第一の金属膜により構成された第一の配線を形成する工程
（ｂ）第一の配線の表面に第二の金属膜を形成する工程
（ｃ）第一の配線を覆うように半導体基板の上部全体に第一の層間絶縁膜を形成する工程
（ｄ）第一の層間絶縁膜を選択的に除去して第一の配線の上面に達する接続孔を形成する工程
（ｅ）接続孔の内面を覆うバリアメタル膜を形成した後、接続孔を埋め込むように金属膜を形成する工程
（ｆ）接続孔外部に形成された金属膜を除去して接続プラグを形成する工程
（ｇ）接続プラグを覆うように半導体基板の上部全体に第二の層間絶縁膜を形成する工程
（ｈ）第二の層間絶縁膜を選択的に除去することにより、底面に接続プラグの露出する配線溝を形成する工程
（ｉ）配線溝の内面を覆うバリアメタル膜を形成した後、配線溝を埋め込むように第一の金属膜を形成する工程
（ｊ）配線溝外部に形成された第一の金属膜を除去することにより第二の配線を形成する工程
（ｋ）第二の配線の表面に第二の金属膜を形成する工程
【００４８】
このプロセスにおいて、第一の金属膜、接続プラグの全部または一部を、本発明における「第一の金属領域」とし、第二の金属膜を本発明における「第二の金属領域」とし、本発明に係る半導体装置およびその製造方法を適用することができる。ここで、上記（ａ）〜（ｋ）の工程の一部を適宜省略することもできる。
【００４９】
デュアルダマシン法は以下の工程を含む。
（ａ）半導体基板上に、第一の金属膜により構成された第一の配線を形成する工程
（ｂ）第一の配線の表面に第二の金属膜を形成する工程
（ｃ）第一の配線を覆うように半導体基板の上部全体に第一の層間絶縁膜を形成する工程
（ｄ）第一の層間絶縁膜を選択的に除去して第一の配線の上面に達する接続孔と、この接続孔の上部に接続する配線溝を形成する工程
（ｅ）接続孔および配線溝の内面を覆うバリアメタル膜を形成した後、接続孔および配線溝を埋め込むように第一の金属膜を形成する工程
（ｆ）配線溝外部に形成された第一の金属膜を除去することにより第二の配線を形成する工程
（ｇ）第二の配線の表面に第二の金属膜を形成する工程
【００５０】
このプロセスにおいて、第一の金属膜の全部または一部を、本発明における「第一の金属領域」とし、第二の金属膜を本発明における「第二の金属領域」とし、本発明に係る半導体装置およびその製造方法を適用することができる。ここで、上記（ａ）〜（ｇ）の工程の一部を適宜省略することもできる。
【００５１】
以上のようなダマシンプロセスにより形成された配線構造は、
半導体基板と、
この半導体基板上に形成された第一の配線と、
第一の配線表面に形成された第一の金属保護膜と、
この第一の配線に接続して設けられた接続プラグと、
この接続プラグに接続して設けられた第二の配線と、
第二の配線表面に形成された第二の金属保護膜と、を含む構成を有する。
【００５２】
この半導体装置において、第一および第二の配線、接続プラグの全部または一部を、本発明における「第一の金属領域」または「金属領域」とし、第一および第二の金属保護膜を本発明における「第二の金属領域」または「異種元素偏在部」として本発明を適用することができる。
【００５３】
【発明の実施の形態】
図１は、本発明にかかる半導体装置の一例を示す断面模式図である。図１（ａ）は、いわゆるデュアルダマシン法により形成された銅多層配線構造に本発明を適用した例である。絶縁膜１０１中に、バリアメタル膜１０２および銅含有金属膜１０３からなる下層配線が形成されている。銅含有金属膜１０３の表面には、銀含有金属保護膜１０８ａが形成される。この上に層間絶縁膜１０４が形成され、この層間絶縁膜１０４中にバリアメタル膜１０６および銅含有金属膜１１１からなる上層配線が形成されている。銅含有金属膜１１１の表面にも銀含有金属保護膜１０８ｂが形成される。上層配線は、断面Ｔ字形状を有しており、Ｔ字の下の部分が配線接続プラグを構成し、Ｔ字の上部が上層配線を構成している。
【００５４】
銅含有金属膜１０３および１１１は、例えば銅の含有量が５０％以上の金属により構成することができる。また、銅含有金属膜１０３および１１１は、後述する銀の他に、金や白金を含む構成とすることができる。銅含有金属膜１０３および１１１は、クロム、モリブデン等を含んでもよい。なお、本明細書における「合金」とは、２種以上の金属元素を融解・凝固させたものを意味し、金属元素のほかに非金属または半金属元素を含むものも合金とよぶものとする。また、合金の組織状態としては成分元素の混ざり方から固溶体や金属間化合物をつくる場合とそれらの混合物をなす場合がある。すなわち、本明細書では、固溶限以上の成分を添加したものも「合金」と称するものとする。
【００５５】
銀含有金属保護膜１０８ａおよび１０８ｂは、銀のみで構成することもでき、銀を含む合金により構成することができる。本実施の形態において、銀含有金属保護膜１０８ａおよび１０８ｂを構成する合金に対する銀の含有率の下限は特にないが、たとえば０．１質量％よりも大きくすることができる。好ましくは１質量％以上、より好ましくは２質量％以上とすることができる。こうすることにより、ストレスマイグレーションの発生をより安定的に抑制することができる。
【００５６】
また、銀含有金属保護膜１０８ａおよび１０８ｂにおける銀の含有率は、銅に対する銀の固溶限を超える範囲とすることができる。こうすることによって、製造プロセス等の変動があった場合でもストレスマイグレーションの発生をより安定的に抑制することができる。その理由は必ずしも明らかではないが、銀の含有量を銅に対する銀の固溶限を超える範囲とすることにより、銀含有金属保護膜１０８ａおよび１０８ｂが熱履歴を受けた場合におけるヒステリシスの影響が顕著に低減させることによるものと考えられる。
【００５７】
ここで、銅に対する銀の固溶限について図１５を参照して説明する。図１５に示されるように、Ａｇ−Ｃｕの２成分系共融化合物は、共晶点Ｙが３９．９質量％（銅に対する銀の質量％で換算）、共晶温度が７７９℃、Ｃｕに対するＡｇの最大固溶限Ｚ（Ｃｕに対するＡｇの固溶限が最大となる点）は４．９質量％（Ｃｕに対するＡｇの質量％で換算）である。図１５において、曲線Ｘ上にその温度における固溶限があり、固溶限が最大となるのが点Ｚ（最大固溶限）となっている。半導体装置の製造においてはプロセスの最高温度が約４００℃程度であり、この温度では固溶限が１質量％程度（Ｃｕに対するＡｇの質量％で換算）である。ここで、銅銀合金における原子基準および質量基準の関係は、たとえば銀含有率０．９ａｔｍ−％が１．５質量％に相当する関係となっている。
【００５８】
銀含有金属保護膜１０８ａおよび１０８ｂを構成する金属全体に対する銀の平均含有率の上限は特にないが、銀含有金属保護膜１０８ａおよび１０８ｂを安定的に形成する観点からは、好ましくは９９質量％以下、より好ましくは８０質量％以下、さらに好ましくは５０質量％以下とするのがよい。
【００５９】
銅含有金属膜１０３および１１１、ならびに銀含有金属保護膜１０８ａおよび１０８ｂともに、銅および銀を含む合金により構成することができるが、この場合、銀含有金属保護膜１０８ａおよび１０８ｂを構成する金属全体に対する銀の含有率は、銅含有金属膜１０３および１１１を構成する金属全体に対する銀の含有率より高くすることができる。参照例１および参照例２にて後述するように、銅配線において、銅配線を構成する金属全体に対する銀の含有率を高くすることにより、その銅配線の再結晶化温度が高くなり、ストレスマイグレーション耐性を向上することができるからである。こうすることにより、銅含有金属膜１０３および１１１の上部を銀含有金属保護膜１０８ａおよび１０８ｂによって保護する利点を得ることができる。
【００６０】
金属全体に対する銀の含有率が０．１質量％以下であれば、銅に銀を添加しても抵抗の上昇がほとんど生じないため、銅含有金属膜１０３および１１１は、金属全体に対する銀の含有率が０．１質量％以下となるように構成することができる。これにより、配線の抵抗上昇率の低減を確保することができる。
【００６１】
本実施の形態において、たとえば、金属全体に対する銀の含有率が０．１質量％以下の領域を銅含有金属膜１０３および１１１とすることができ、金属全体に対する銀の含有率が０．１質量％より大きい領域を銀含有金属保護膜１０８ａおよび１０８ｂとすることができる。このように定義したときの、銀含有金属保護膜１０８ａおよび１０８ｂの平均膜厚の下限は、好ましくは、５ｎｍ以上とすることができる。これにより、銅含有金属膜１０３および１１１へのストレスマイグレーションを低減することができる。また、銀含有金属保護膜１０８ａの平均膜厚の上限は、特に限定されないが、好ましくは、銅含有金属膜１０３と銀含有金属保護膜１０８ａの合計平均膜厚の６０％以下、より好ましくは２０％以下とすることができる。銀含有金属保護膜１０８ｂの平均膜厚の上限も特に限定されないが、同様に、好ましくは銅含有金属１１１のＴ時の上部の配線部分と銀含有金属保護膜１０８ｂの合計平均膜厚の６０％以下、より好ましくは２０％以下とすることができる。
【００６２】
ストレスマイグレーション耐性を向上させる観点からは、配線を構成する金属全体に対する銀の含有率が高い方が好ましいが、配線抵抗を低減させる観点からは、配線を構成する金属全体に対する銀の含有率が低い方が好ましい。本実施の形態においては、ストレスマイグレーションの影響を受けやすい配線表面を銀含有保護膜１０８ａまたは１０８ｂで保護することにより、銅含有金属膜１０３および１１１へのストレスマイグレーションを低減することができるとともに、接続プラグとの間のコンタクト抵抗の影響も受けることなく、歩留のよい高性能の半導体装置を製造することができる。また、配線全体に高濃度の銀を拡散させた場合、残留応力が大きくなり、歩留まりが劣化するという問題が生じることがあるが、本実施の形態の構成によれば、このような問題も低減することができる。
【００６３】
図１（ｂ）は、本発明をシングルダマシン法により形成された銅多層配線構造に適用した例である。図１（ｂ）に示した構成では、バリアメタル膜１０６ｂの介在により銅含有金属膜が接続プラグ部分（１１１ａ）と配線部分（１１１ｂ）の２つの部分に分離されることから、ストレスマイグレーションの発生が一層、抑制されるという利点が得られる。
【００６４】
図１（ｂ）においては、絶縁膜１０１中に、バリアメタル膜１０２および銅含有金属膜１０３からなる下層配線が形成されている。その上に第一の層間絶縁膜１０４ａおよび第二の層間絶縁膜１０４ｂが形成され、この第一の層間絶縁膜１０４ａおよび第二の層間絶縁膜１０４ｂ中に、銅含有金属膜１１１ａおよびバリアメタル膜１０６ａからなるビアプラグ、及び銅含有金属膜１１１ｂ、バリアメタル膜１０６ｂおよび銀含有金属保護膜１０８ｂからなる上層配線が、それぞれ形成されている。
【００６５】
図１（ａ）および１（ｂ）の配線構造において、絶縁膜１０１、層間絶縁膜１０４、１０４ａまたは１０４ｂとしては、ＨＳＱ（ハイドロジェンシルセスキオキサン）、ＭＳＱ（メチルシルセスキオキサン）、またはＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）等のポリオルガノシロキサン、ポリアリールエーテル（ＰＡＥ）、ジビニルシロキサン−ビス−ベンゾシクロブテン（ＢＣＢ）、またはＳｉｌｋ（登録商標）等の芳香族含有有機材料、ＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）、ＦＯＸ（ｆｌｏｗａｂｌｅ ｏｘｉｄｅ）、パリレン、サイトップ、またはＢＣＢ（Ｂｅｎｓｏｃｙｃｌｏｂｕｔｅｎｅ）等の低誘電率材料を用いることができる。なお、ＨＳＱについては、いわゆるラダー型のものやケージ型のもの等、種々の構造のものを用いることができる。こうした低誘電率の絶縁膜を用いることによりクロストーク等が抑制され、素子の信頼性が向上する。
【００６６】
絶縁膜１０１や層間絶縁膜１０４、１０４ａまたは１０４ｂの材料としては、配線を構成する金属と熱膨張係数が略等しいものを用いることが好ましい。こうすることにより接続プラグおよび配線のストレスマイグレーションを効果的に軽減することができる。こうした観点からは、たとえば金属配線として銅含有金属膜を用いた場合、層間絶縁膜等としてＨＳＱを用いることが好ましい。
【００６７】
図１の配線構造において、バリアメタル膜１０２、１０６、１０６ａ、または１０６ｂは、例えばＴｉ、Ｗ、Ｔａ等の高融点金属を含むものとすることができる。好ましいバリアメタル膜としては、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ等が例示され、特にＴａおよびＴａＮがこの順で積層したタンタル系バリアメタルが好ましく用いられる。バリアメタル膜は、スパッタリング法、ＣＶＤ等の方法によって形成することができる。バリアメタル膜の膜厚はその材料、配線構造等に応じて適宜に設定されるが、たとえば１〜３０ｎｍ程度とする。
【００６８】
図１には示していないが、絶縁膜１０１と層間絶縁膜１０４または１０４ａとの間に、拡散防止膜を適宜設けることもできる。拡散防止膜は、配線やプラグを構成する金属が絶縁膜中を拡散することを防止する役割を果たす。また、配線構造の形成プロセスにおいて層間接続孔を形成する場合のエッチング阻止膜としての機能を持たせることもできる。拡散防止膜としては、ＳｉＣ、ＳｉＣＮ、ＳｉＮ、ＳｉＯＦ、ＳｉＯＮ等を例示することができる。
【００６９】
以下、図面を参照して本発明の実施の形態についてさらに詳細に説明する。
【００７０】
［第一の実施の形態］
本実施の形態では、本発明をデュアルダマシン法による銅配線に適用した例について図２および図３を参照して説明する。
【００７１】
はじめに不図示のシリコン基板上に絶縁膜１０１を形成し、この絶縁膜１０１中にバリアメタル膜１０２、銅含有金属膜１０３、および銀含有金属保護膜１０８ａからなる下層配線を形成する。なお、下層配線の形成は、以下に説明する手順と同様の工程により作製することができる。
【００７２】
絶縁膜１０１上に層間絶縁膜１０４を形成した後、多段階のドライエッチングにより部分的に接続孔が設けられその部分がＴ字状の断面部を有する配線溝１０５を形成する。この工程が終わった段階の状態を図２（ａ）に示す。
【００７３】
続いて、基板表面全体にバリアメタル膜１０６を形成する（図２（ｂ））。バリアメタル膜１０６を構成する材料は、前述したように、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ等の高融点金属を含むものとすることができ、これらの２つ以上を積層した多層膜とすることができる。バリアメタル膜１０６は、スパッタリング法、ＣＶＤ法などの方法によって形成することができる。
【００７４】
続いてバリアメタル膜１０６上に、シード金属膜１０７を形成する（図２（ｃ））。シード金属膜１０７は、その上部にめっきを成長させるための種としての役割を果たすものであり、銅含有金属を用いることができる。シード金属膜１０７は通常、スパッタリング法により形成することができる。
【００７５】
続いてめっき法により基板表面に銅めっき膜１１０を形成する（図３（ａ））。ここでのめっき液は、例えば硫酸銅水溶液など通常の銅めっき液を用いることができるが、塩化物イオンを含まないめっき液とすることが好ましい。たとえば、通常の硫酸銅水溶液から塩化物イオンを除去したものや、ピロリン酸銅めっき液、エチレンジアミン銅めっき液などが好ましく用いられる。こうすることにより、後の工程で銅めっき膜１１０中の塩化物イオンと銀が反応して析出することを防止することができ、銀含有金属保護膜１０８ｂを安定的に形成することができる。
【００７６】
続いて、２００℃から４５０℃の温度範囲で、アニーリングを行う。このアニーリングにより銅めっき膜１１０を構成する銅グレインの粒子径がアニール前に比べて大きくなり、抵抗値が安定的に減少する。
【００７７】
その後、配線溝の外部に形成された銅めっき膜１１０をＣＭＰ（化学的機械的研磨）により除去して銅含有金属膜１１１を形成する（図３（ｂ））。
【００７８】
この状態で、基板表面を銀含有液に接触させ、銅含有金属膜１１１表面に銀含有金属保護膜１０８ｂを形成する（図３（ｃ））。銀は銅よりも析出電位が低く、電気化学的に貴な金属であるので、銅含有金属膜１１１表面で酸化還元反応が起こり、銀が析出することによって銀含有金属保護膜１０８ｂが形成されるのである。銀含有液としては、例えば硫酸銀水溶液などが好ましく用いられる。この場合、硫酸銀水溶液の濃度は、たとえば、質量基準で５０ｐｐｍ以上３０質量％以下とすることができる。特に、飽和あるいは過飽和状態であることが望ましい。こうすることによって、銅の溶解を抑制することができ、金属領域の変形等を抑えることができる。こうした銀含有液に接触させることによって、銅含有金属膜１１１上に銀が析出し、銅含有金属膜１１１中の銅と銀の合金を含む銀含有金属保護膜１０８ｂが形成される。このとき、銀含有金属保護膜１０８ｂにおける銀の含有率は、銅に対する固溶限を超えるのが好ましい。銀含有金属保護膜１０８ｂにおける銀の含有率が銅に対する固溶限を超えている場合、銀含有金属保護膜１０８ｂ中に銀と銅との金属間化合物が形成され、これによりストレスマイグレーション耐性が向上すると考えられるからである。以上の工程により、銅含有金属膜１１１により構成された配線の表面に銀含有金属保護膜１０８ｂが形成された配線構造が得られる。
【００７９】
また、銀含有金属保護膜１０８ｂを形成後、２００℃から４５０℃の温度範囲で、アニーリングを行うことができる。このアニーリングにより銀含有金属保護膜１０８ｂを構成する銀グレインの粒子径がアニール前に比べて大きくなり、抵抗値が安定的に減少する。ここで、アニーリングは５分から１０分の間の比較的短い時間、ランプアニールにより行うことができる。これにより、銀含有金属保護膜１０８ｂと銅含有金属膜１１１との界面付近で、銀が銅含有金属膜１１１中に均一に分散される。このとき、銀含有金属保護膜１０８ｂ中に銀と銅との金属間化合物が含まれていた場合、析出強化が起こるため、銀含有金属保護膜１０８ｂの強度を効果的に高めることができる。また、銀含有金属保護膜１０８ｂは、銅含有金属膜１１１と銀含有金属保護膜１０８ｂの合計膜厚の約６０％以下の領域に形成することができる。
【００８０】
この方法によれば、銅含有金属膜１１１の膜厚を保ったまま、その上部を銀含有金属保護膜１０８ｂに置換することができるので、配線溝の寸法通りの配線を形成することができる。また、銀含有金属保護膜１０８ｂは、銅含有金属膜１１１表面の銅が銀に置換されることにより形成されるので、銀含有金属保護膜１０８ｂを平坦に保つことができる。さらに、銅含有金属膜１１１表面の銅が銀に置換されると、置換反応が自動的に停止するので、銀含有金属保護膜１０８ｂの膜厚を再現よく制御することができ、配線構造を安定的に製造することができる。
【００８１】
以上の方法によれば、簡便な工程で銅含有金属膜１０３または１１１からなる配線の界面を銀含有金属保護膜１０８ａまたは１０８ｂにより保護することができ、図３（ｄ）に示すように、多層配線構造とした場合にも、ストレスマイグレーション耐性の高い配線構造を安定的に形成することができる。すなわち、この方法によれば、配線が接続プラグと接する表面の強度を高めることができるので、特に図１１（ｂ）に示した空洞１２２ｂの発生を阻止することができ、そのため配線のストレスマイグレーション耐性を高めることができる。また、配線の上部が銀含有保護膜で覆われているために、配線全体の変形が抑えられるので、図１１（ａ）に示した空洞１２２ａの発生を低減することもできる。
【００８２】
［第二の実施の形態］
本実施の形態では、本発明をシングルダマシン法による銅配線に適用した点で第一の実施の形態と異なる。以下、図１（ｂ）を参照して説明する。なお、本実施の形態において、第一の実施の形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
【００８３】
はじめに不図示のシリコン基板上に絶縁膜１０１を形成し、この絶縁膜１０１中にバリアメタル膜１０２、銅含有金属膜１０３、および銀含有金属保護膜１０８ａからなる下層配線を形成する。なお、下層配線の形成は、以下に説明する手順と同様の工程により作製することができる。
【００８４】
絶縁膜１０１上に第一の層間絶縁膜１０４ａを形成した後、ドライエッチングにより接続孔（不図示）を形成し、基板表面全体にバリアメタル膜１０６ａおよび銅含有金属膜１１１ａを形成する。接続孔外部に形成されたバリアメタル膜１０６ａおよび銅含有金属膜１１１ａをＣＭＰにより除去する。
【００８５】
次いで、第一の層間絶縁膜１０４ａ上に第二の層間絶縁膜１０４ｂを形成した後、ドライエッチングにより配線溝（不図示）を形成し、基板表面全面にバリアメタル膜１０６ｂおよび銅含有金属膜１１１ｂを形成する。アニーリングを行った後、配線溝外部に形成されたバリアメタル膜１０６ｂおよび銅含有金属膜１１１ｂをＣＭＰにより除去する。
【００８６】
この状態で、基板表面を銀含有液に接触させ、銅含有金属膜１１１ｂ表面に銀含有金属保護膜１０８ｂを形成する。以上の工程により、銅含有金属膜１１１ｂにより構成された配線の表面に銀含有金属保護膜１０８ｂが形成された配線構造が得られる。
【００８７】
以上の方法によれば、簡便な工程で銅含有金属膜１０３および１１１ｂからなる配線の界面を銀含有金属保護膜１０８ａおよび１０８ｂにより保護することができ、ストレスマイグレーション耐性の高い配線構造を安定的に形成することができる。すなわち、この方法によれば、配線が接続プラグと接する表面の強度を高めることができるので、特に図１１（ｂ）に示した空洞１２２ｂの発生を阻止することができ、そのため配線のストレスマイグレーション耐性を高めることができる。
【００８８】
また、本実施の形態においては、バリアメタル膜１０６ｂの介在により銅含有金属膜が接続プラグ部分（１１１ａ）と配線部分（１１１ｂ）の２つの部分に分離されることから、配線全体の変形が抑えられるので、図１１（ａ）に示した空洞１２２ａの発生を低減することもできる。
【００８９】
［第三の実施の形態］
本実施の形態においては、銀含有金属保護膜１０８ａおよび１０８ｂを銅および銀を含むめっき液により形成する点で、第一の実施の形態と異なる。本実施の形態における半導体製造装置の製造方法を図２および図４を参照して説明する。
【００９０】
まず、第一の実施の形態における図２（ａ）から図２（ｃ）までの工程を実施してバリアメタル膜１０６上に、シード金属膜１０７を形成する。続いて、めっき法により基板表面に銅めっき膜１１０を形成する（図４（ａ））。ここでのめっき液は、第一の実施の形態において銅めっき膜１１０を形成した場合と同様のものを用いることができる。その後、２００℃から４５０℃の温度範囲で、アニーリングを行うことができる。
【００９１】
続いて、銅および銀を含むめっき液を用いた無電解めっき法により、銅めっき膜１１０上部に銀含有めっき膜１１２を形成する。ここで用いるめっき液は、銅および銀を含むものであり、銅の含有率に対して銀の含有率が０．１質量％以上８０質量％以下のものが好ましく用いられる。
【００９２】
銀含有めっき膜１１２を形成するためのめっき液は、塩化物イオンを含まないことが好ましい。塩化物イオンがめっき液中に存在するとめっき液中での銀の析出が顕著となり銀が膜に取り込まれる前に沈殿等が発生するため、安定的な合金膜を形成することが困難となる。
【００９３】
こうしためっき液の具体例としては、以下のものが挙げられる。
（ｉ）ピロリン酸めっき液
通常のピロリン酸銅めっき液に対して銀イオンを添加することにより、銅、銀を含むピロリン酸めっき液を作製することができる。銀の添加は、硝酸銀溶液、硫酸銀溶液等を添加する等の方法により実現することができる。このめっき液の具体的な組成は、たとえば、
銅０．０１〜５ｍｏｌ／Ｌ、
銀０．０１〜５ｍｏｌ／Ｌ、
エチレンジアミン０．０１〜５ｍｏｌ／Ｌ、および
水
を含む構成とする。
【００９４】
（ｉｉ）エチレンジアミンめっき液
通常のエチレンジアミン銅めっき液に対して銀イオンを添加することにより、銅、銀を含むエチレンジアミンめっき液を作製することができる。銀の添加は、硝酸銀溶液、硫酸銀溶液等を添加する等の方法により実現することができる。このめっき液の具体的な組成は、たとえば、
銅０．０１〜５ｍｏｌ／Ｌ、
銀０．０１〜５ｍｏｌ／Ｌ、
ピロリン酸またはその塩０．０１〜５ｍｏｌ／Ｌ、および
水
を含む構成とする。
【００９５】
上記各めっき液には適宜添加剤を加えることもできる。たとえば、ポリエチレングリコール、ポリプロピレングリコール、４級アンモニウム塩、ゼラチンなどの界面活性剤を使用することができる。これらは、めっきで析出した銅の結晶の大きさを均一化するとともにめっき膜の厚みを均一にする作用を有する。界面活性剤の添加量については特に制限がないが、一般的にはめっき液全体に対して質量基準で１〜１０００ｐｐｍとする。
【００９６】
めっき液は、実質的に塩素を含まないことが好ましく、具体的には塩素濃度が０．０１ｍｇ／Ｌ以下であることが好ましい。こうすることによって、銀が塩素と反応して析出することを有効に防止することができ、銅銀合金からなる金属膜を安定的に形成することができる。
【００９７】
続いて、２００℃から４５０℃の温度範囲で、アニーリングを行うことができる。このアニーリングにより銀含有めっき膜１１２を構成する銀グレインの粒子径がアニール前に比べて大きくなり、抵抗値が安定的に減少する。ここで、アニーリングは５分から１０分の間の比較的短い時間、ランプアニールにより行うことができる。
【００９８】
続いて、ＣＭＰにより基板表面を平坦化してバリアメタル膜１０６、銅含有金属膜１１１、および銀含有金属保護膜１０８ｂからなる配線構造が形成される（図４（ｃ））。
【００９９】
以上の方法によれば、簡便な工程で銅含有金属膜１１１からなる配線の界面を銀含有金属保護膜１０８ｂにより保護することができる。図４（ｄ）に示すように、多層配線構造とした場合にも、配線上部の接続プラグとの界面が銀含有金属保護膜１０８ｂにより保護されるので、ストレスマイグレーション耐性の高い配線構造を安定的に形成することができる。
【０１００】
なお、本実施の形態において、デュアルダマシン法により配線構造を製造する方法を説明したが、シングルダマシン法によっても同様に配線構造を製造することができる。シングルダマシン法によれば、接続プラグとその上方の配線との間にバリアメタル膜が介在し、接続プラグと配線が２つの部分に分離されることから、ストレスマイグレーションの発生が一層、抑制されるという利点が得られる。
【０１０１】
【実施例】
（実施例１）
以下に示すａ１からａ５の試料を作成して、各試料の抵抗を測定した。
ａ１：第一の実施の形態で説明したのと同様のデュアルダマシン法により配線を作製した。銀含有金属保護膜１０８ｂの形成後のアニーリングはランプアニールにより約１０分間行った。これにより、配線の平均膜厚の約２０％の領域に銀が拡散され、この領域における銀の平均含有率は、約２質量％であった。
【０１０２】
ａ２：第二の実施の形態で説明したのと同様のシングルダマシン法により配線を作製した。銀含有金属保護膜１０８ｂの形成後のアニーリングはランプアニールにより約１０分間行った。これにより、配線の平均膜厚の約２０％の領域に銀が拡散され、この領域における銀の平均含有率は、約２質量％であった。
【０１０３】
ａ３：第一の実施の形態で説明したのと同様のデュアルダマシン法により配線を作製した。銀含有金属保護膜１０８ｂの形成後のアニーリングは炉熱処理により約３０分間行った。これにより、配線全体に銀が拡散し、配線中の銀の平均含有率は約０．４質量％であった。
【０１０４】
ａ４：第一の実施の形態で説明したのと同様のデュアルダマシン法により配線を作製したが、銀含有金属保護膜１０８ｂは形成しなかった。
【０１０５】
ａ５：塩化物イオンを含まない銀および銅を含むめっき液を用いためっき法で、デュアルダマシン法により配線を作製した。配線金属中の銀含有率は２質量％とした。
【０１０６】
配線のサイズは、いずれも幅０．１３μｍ、膜厚０．３μｍ、長さ４０ｍｍとした。得られた配線について配線抵抗を測定した結果を表１に示す。各配線の組成は２次イオン質量分析法（ＳＩＭＳ：ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定した。
【表１】
試料ａ１および試料ａ２は、配線上部の銀の組成比が２質量％、試料ａ３は配線全体の銀の組成比が０．４質量％であり、試料ａ１〜試料ａ３における配線全体における銀の含有量は等しい。また、試料ａ５において、配線上部における銀の組成比は２質量％である。試料ａ１、および試料ａ２の抵抗値は、銅単独の試料ａ４と比較すると、多少の抵抗上昇が見られるが、配線全体に銀が拡散された試料ａ５の抵抗値に比べると、抵抗上昇が低減することが示された。また、試料ａ１、試料ａ２、および試料ａ３は、置換めっき法により形成しているが、試料ａ３はアニーリングの時間が長いため、銅膜全体に銀が拡散されて全体としての抵抗値が高くなっていると考えられる。
【０１０８】
（実施例２）
実施例１で作製した試料ａ１、および試料ａ３〜試料ａ５と同様の手法で、図５に示すような２層配線構造を作製し、歩留試験を行った。この２層配線構造は、ビアチェーンとよばれるものであり、１万本の第一の配線２２ａが平行に設けられ、これらと直行して、１万本の第二の配線２２ｂが平行に設けられている。これらの配線間は２万個の接続プラグ２８により接続されている。図中、半導体基板および層間絶縁膜等は省略している。このビアチェーンの端部２点に所定の電圧を印加することにより、１万本の第一の配線２２ａ、１万本の第二の配線２２ｂおよび２万個の接続プラグ２８を経由する電気抵抗が測定される。これをチェーン抵抗とよぶ。チェーン抵抗は、ビアの接続状態の良否を判別するのに有効な手法である。配線構造を所定の温度環境に置き、チェーン抵抗の変化を測定することで、ストレスマイグレーション耐性を適切に評価することができる。表２に、試料ａ１、および試料ａ３〜試料ａ５についての初期歩留を示す。初期歩留とは、ウェハ上に各試料ａ１、および試料ａ３〜試料ａ５の配線構造について、複数のチップを形成し、抵抗値を測定したときに、一定値以下の抵抗値を示す試料の割合のことである。表２に、試料ａ４の初期歩留を１００％としたときの試料ａ１、および試料ａ３〜試料ａ５の初期歩留の結果を示す。
【表２】
以上のように、配線上部のみに銀含有保護膜が形成された試料ａ１の歩留まりは、配線全体に銀が拡散された試料ａ３およびａ５に比べて初期歩留が良好であった。また、銅のみで構成された試料ａ４の初期歩留と比較しても、ほとんど歩留低下が見られなかった。このことから、配線上部に銀含有保護膜を形成した場合、残留応力の上昇が最小限に抑えられることが示された。
【０１１０】
また、試料ａ１、および試料ａ３〜試料ａ５は、１５０℃の温度下で５００時間放置し、その後、ビアチェーンの歩留試験を行った。
【表３】
各試料ａ１、および試料ａ３〜試料ａ５について、それぞれビアチェーンの抵抗値の初期値を１００％として試料の抵抗値を相対値として算出した。表中、抵抗値の範囲が示されているが、これは、上記試料を複数用意し、評価の結果、得られた抵抗の範囲を示したものである。数値が高い程、ストレスマイグレーション耐性が高い。
【０１１２】
表３に示すように、試料ａ１、およびａ５についてはほぼ同様の歩留が得られた。これにより、配線上部における銀の組成比がストレスマイグレーション耐性に効果があることが示された。また、試料ａ１およびａ３の結果に示されるように、配線全体における銀の含有量が等しくても、配線上部の銀の組成比が低いと、歩留が低下することが判明した。このように、本実施例の結果から、銅により形成された配線の表面を銀含有金属保護膜で保護することにより、ストレスマイグレーションを効果的に抑制できることが確認された。以上のように、本発明によれば、合金化による抵抗上昇と残留応力の上昇を最小限に抑え、かつ、ストレスマイグレーション耐性を高めることができる。
【０１１３】
（参照例１）
ここでは、配線を構成する金属全体に対する銀の含有率とストレスマイグレーション耐性との関係を検証する。本実施例においても、図５に示すような２層配線構造を作製し、歩留試験を行った。
【表４】
本実施例の試料は、デュアルダマシン法により作製した。上記試料を作製した後、１５０℃の温度下で５００時間放置し、その後、ビアチェーンの歩留試験を行った。ここで、試料ｂ１は、実施例２における試料ａ４と同じである。また、試料ｂ３は、実施例２における試料ａ５と同じである。
【０１１５】
表４に、試料ｂ１の初期値を１００％としたときの試料ｂ１〜ｂ３の抵抗値を相対値により示す。表中、抵抗値の範囲が示されているが、これは、上記試料を複数用意し、評価の結果、得られた抵抗の範囲を示したものである。数値が高い程、ストレスマイグレーション耐性が高い。
【０１１６】
本実施例の結果から、銀銅合金からなる配線構造、特に配線を構成する金属全体に対する銀の含有率が高くなるほどストレスマイグレーション耐性を効果的に抑制できることが確認された。また、配線を構成する金属全体に対する銀の含有率が、銀の銅に対する固溶限である１質量％より大きい場合に、ストレスマイグレーションを効果的に抑制できることも示された。
【０１１７】
（参照例２）
銅膜または銅銀合金膜のヒステリシス特性および再結晶化温度を測定した。
【０１１８】
試料は、以下のようにして作製した。まずシリコン基板上にプラズマＣＶＤによって膜厚５００ｎｍのシリコン酸化膜を形成し、その上に膜厚５０ｎｍのＴａ膜を形成した。次いでその上にスパッタリング法により銅からなるめっきシード膜を膜厚１００〜２００ｎｍで形成した後、所定のめっき液を用いて銅膜または銅銀合金膜を膜厚６００〜７００ｎｍで形成した。銅膜または銅銀合金膜の組成は、表５に示したとおりである。なお、めっき液１は塩化物イオンを含み、めっき液２は塩化物イオンを含まないものである。
【０１１９】
以上のように作製した試料に対して２５℃〜４００℃の熱サイクルを与えた。この熱履歴において、昇温過程における昇温速度を１０℃／ｍｉｎ、とし、降温過程における降温速度を約１０℃／ｍｉｎとした。熱サイクルは２回とし、２回目の熱サイクルを与えた際のヒステリシス特性を評価した。１回目の熱サイクルではめっき膜を構成する粒子の成長が起こること、実使用条件下やプロセス中の熱処理に対する安定性の評価が重要であることを考慮すると、ヒステリシス特性を正確に把握するには、２回目の熱サイクルを与えた際のヒステリシス特性を評価することが適切と考えられるからである。また、再結晶化温度についても２回目の熱サイクルを与えた際に測定した。
【０１２０】
ヒステリシス特性は、基板の反りの測定によりめっき膜中の内部応力を算出する方式を用いた。基板の反りは、基板表面に照射したレーザ光の反射角度を測定することにより算出した。以上のようにして求めたヒステリシス特性（２回目の熱サイクルを与えた際の温度−応力曲線）からヒステリシス幅および再結晶化温度を求めた。結果を表５に示す。また、一部の試料についてヒステリシス曲線を図６〜図１０に示す。試料ｃ１が図６、試料ｃ２が図９、試料ｃ４が図７、試料ｃ５が図８、試料ｃ６が図１０に対応する。
【表５】
【０１２１】
【発明の効果】
以上説明したように本発明によれば、配線構造等の金属領域の表面を、再結晶化温度の高い金属、または温度−応力曲線におけるヒステリシス幅が狭い金属により保護するため、ストレスマイグレーション耐性等に優れる信頼性に優れた半導体装置が提供される。また、本発明により、こうした半導体装置を安定的に製造するプロセスが提供される。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一例を示す断面模式図である。
【図２】図１（ａ）に示した配線構造の製造方法を示す工程図である。
【図３】図１（ａ）に示した配線構造の製造方法を示す工程図である。
【図４】第三の実施の形態における配線構造の製造方法を示す工程図である。
【図５】ビアチェーン抵抗を測定する原理を説明するための図である。
【図６】ヒステリシスカーブの測定結果の一例を示すグラフである。
【図７】ヒステリシスカーブの測定結果の一例を示すグラフである。
【図８】ヒステリシスカーブの測定結果の一例を示すグラフである。
【図９】ヒステリシスカーブの測定結果の一例を示すグラフである。
【図１０】ヒステリシスカーブの測定結果の一例を示すグラフである。
【図１１】ストレスマイグレーションにより空洞の発生した配線構造を示す断面図である。
【図１２】金属領域の温度−内部応力曲線の一例を示すグラフである。
【図１３】金属領域の温度−内部応力曲線の一例を示すグラフである。
【図１４】再結晶化温度と温度−内部応力曲線の関係を示す図である。
【図１５】Ａｇ−Ｃｕの２成分系共融化合物の状態図である。
【符号の説明】
１０１ 絶縁膜
１０２ バリアメタル膜
１０３ 銅含有金属膜
１０４ 層間絶縁膜
１０４ａ 第一の層間絶縁膜
１０４ｂ 第二の層間絶縁膜
１０５ 配線溝
１０６ バリアメタル膜
１０６ａ バリアメタル膜
１０６ｂ バリアメタル膜
１０７ シード金属膜
１０８ａ 銀含有金属保護膜
１０８ｂ 銀含有金属保護膜
１１０ 銅めっき膜
１１１ 銅含有金属膜
１１１ａ 銅含有金属膜
１１１ｂ 銅含有金属膜
１１２ 銀合金めっき膜
１２１ａ 下層配線
１２１ｂ 上層配線
１２２ａ 空洞
１２２ｂ 空洞
Claims (24)
- 半導体基板と、
前記半導体基板上に形成された、銅を主成分とする金属領域と、
を含み、
前記金属領域の上部表面近傍に、銅とは異なる異種金属元素が偏在した異種元素偏在部が設けられたことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、前記異種金属元素は、銅よりも電気化学的に貴な金属であることを特徴とする半導体装置。
- 請求項１または２に記載の半導体装置において、前記異種金属元素は、銀であることを特徴とする半導体装置。
- 請求項１乃至３いずれか記載の半導体装置において、
前記異種元素偏在部の上面に接して形成された接続プラグをさらに含むことを特徴とする半導体装置。 - 請求項１乃至４いずれかに記載の半導体装置において、
前記異種元素偏在部を構成する金属全体に対する前記異種金属元素の含有率が、銅に対する前記異種金属元素の固溶限を超えることを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された第一の金属領域と、
前記第一の金属領域の上部表面の少なくとも一部を覆うように形成され、前記第一の金属領域を構成する金属よりも再結晶化温度が高い金属により構成された第二の金属領域と、
を含むことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された第一の金属領域と、
前記第一の金属領域の上部表面の少なくとも一部を覆うように形成され、前記第一の金属領域を構成する金属よりも温度−応力曲線におけるヒステリシス幅が狭い金属により構成された第二の金属領域と、
を含むことを特徴とする半導体装置。 - 請求項６または７に記載の半導体装置において、
前記第二の金属領域を介して前記第一の金属領域に電気的に接続された接続プラグをさらに含むことを特徴とする半導体装置。 - 請求項６乃至８いずれかに記載の半導体装置において、
前記第二の金属領域は、前記第一の金属領域を主として構成する金属よりも電気化学的に貴な金属を含むことを特徴とする半導体装置。 - 請求項６乃至８いずれかに記載の半導体装置において、
前記第二の金属領域は、前記第一の金属領域を主として構成する金属とは異なる異種金属元素を前記第一の金属領域の上部表面から拡散して形成されたことを特徴とする半導体装置。 - 請求項６乃至８いずれかに記載の半導体装置において、
前記第二の金属領域は、前記第一の金属領域を主として構成する金属と当該金属とは異なる異種金属元素との合金であることを特徴とする半導体装置。 - 請求項１０または１１に記載の半導体装置において、
前記第一の金属領域は前記異種金属元素を含み、前記第一の金属領域を構成する金属全体に対する前記異種金属元素の含有率は、前記第二の金属領域を構成する金属全体に対する前記異種金属元素の含有率よりも低いことを特徴とする半導体装置。 - 請求項１０乃至１２いずれかに記載の半導体装置において、
前記第二の金属領域を構成する金属全体に対する前記異種金属元素の含有率が、前記第一の金属領域を主として構成する金属に対する前記異種金属元素の固溶限を超えることを特徴とする半導体装置。 - 請求項１０乃至１３いずれかに記載の半導体装置において、
前記異種金属元素は銀であることを特徴とする半導体装置。 - 請求項６乃至１４いずれかに記載の半導体装置において、前記第一の金属領域は銅を主成分として構成されたことを特徴とする半導体装置。
- 半導体基板と、
前記半導体基板上に形成され、銅を含む金属により構成された第一の金属領域と、
前記第一の金属領域の上部表面の少なくとも一部を覆うように形成され、銅と銀の合金を含む金属により構成された第二の金属領域と、
を含むことを特徴とする半導体装置。 - 請求項１６に記載の半導体装置において、前記第一の金属領域は、銅と銀の合金を含む金属により構成され、前記第二の金属領域を構成する金属全体に対する銀の含有率は、前記第一の金属領域を構成する金属全体に対する銀の含有率よりも高いことを特徴とする半導体装置。
- 請求項１６または１７に記載の半導体装置において、
前記第二の金属領域を介して前記第一の金属領域に電気的に接続された接続プラグをさらに含むことを特徴とする半導体装置。 - 請求項６乃至１８いずれかに記載の半導体装置において、前記第一の金属領域は、前記第二の金属領域とともに配線、プラグまたはパッドを構成することを特徴とする半導体装置。
- 半導体基板上に金属膜を形成する工程と、
前記金属膜の上部表面の少なくとも一部を覆うように、前記金属膜を主として構成する金属とは異なる異種金属元素を堆積する工程と、
前記金属膜の上部に前記異種金属元素を拡散させる工程と、
を含むことを特徴とする半導体装置の製造方法。 - 半導体基板上に金属膜を形成する工程と、
前記金属膜の上部表面の少なくとも一部を覆うように、前記金属膜を主として構成する金属よりも電気化学的に貴な異種金属元素を含む溶液を前記金属膜に接触させて前記異種金属元素を堆積する工程と、
前記金属膜の上部に前記異種金属元素を拡散させる工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項２０または２１に記載の半導体装置の製造方法において、
前記異種金属元素を拡散させる工程は、金属膜を熱処理する工程を含むことを特徴とする半導体装置の製造方法。 - 請求項２０乃至２２いずれかに記載の半導体装置の製造方法において、
前記異種金属元素は置換めっき法により前記金属膜の上部に堆積されることを特徴とする半導体装置の製造方法。 - 請求項２０乃至２３いずれかに記載の半導体装置の製造方法において、
前記金属膜を主として構成する金属は銅であって、前記異種金属元素は銀であることを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002195997A JP2004039916A (ja) | 2002-07-04 | 2002-07-04 | 半導体装置およびその製造方法 |
| US10/609,952 US7332813B2 (en) | 2002-07-04 | 2003-06-30 | Semiconductor device |
| CNB03145349XA CN100334725C (zh) | 2002-07-04 | 2003-07-04 | 半导体器件和半导体器件的制造方法 |
| TW092118355A TWI259554B (en) | 2002-07-04 | 2003-07-04 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002195997A JP2004039916A (ja) | 2002-07-04 | 2002-07-04 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004039916A true JP2004039916A (ja) | 2004-02-05 |
Family
ID=29997035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002195997A Pending JP2004039916A (ja) | 2002-07-04 | 2002-07-04 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7332813B2 (ja) |
| JP (1) | JP2004039916A (ja) |
| CN (1) | CN100334725C (ja) |
| TW (1) | TWI259554B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006001356A1 (ja) * | 2004-06-24 | 2006-01-05 | Nec Corporation | 半導体装置及びその製造方法 |
| JP2006128680A (ja) * | 2004-10-26 | 2006-05-18 | Asm Japan Kk | 集積回路内での金属層の選択的形成 |
| US7205667B2 (en) | 2004-07-14 | 2007-04-17 | Fujitsu Limited | Semiconductor device having copper wiring |
| JP2008147252A (ja) * | 2006-12-06 | 2008-06-26 | Renesas Technology Corp | 半導体装置とその製造方法 |
| JP2008536295A (ja) * | 2005-03-11 | 2008-09-04 | エルジー・ケム・リミテッド | 銀被覆電極を有するｌｃｄ装置 |
| WO2013058234A1 (ja) * | 2011-10-17 | 2013-04-25 | 東京エレクトロン株式会社 | 半導体装置の製造方法および半導体装置 |
| US9177857B2 (en) | 2008-01-21 | 2015-11-03 | Renesas Electronics Corporation | Semiconductor device with high reliability and manufacturing method thereof |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4052868B2 (ja) * | 2002-04-26 | 2008-02-27 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6958291B2 (en) * | 2003-09-04 | 2005-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect with composite barrier layers and method for fabricating the same |
| US7229913B2 (en) * | 2003-09-25 | 2007-06-12 | Intel Corporation | Stitched micro-via to enhance adhesion and mechanical strength |
| JP4764606B2 (ja) * | 2004-03-04 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7217651B2 (en) * | 2004-07-28 | 2007-05-15 | Intel Corporation | Interconnects with interlocks |
| JP2006165378A (ja) * | 2004-12-09 | 2006-06-22 | Sony Corp | 半導体装置の製造方法 |
| KR100649015B1 (ko) * | 2004-12-30 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 테스트 패턴 배치시 체인저항 측정을 위한 패턴 및 그 형성방법 |
| US7247946B2 (en) * | 2005-01-18 | 2007-07-24 | International Business Machines Corporation | On-chip Cu interconnection using 1 to 5 nm thick metal cap |
| US7387961B2 (en) * | 2005-01-31 | 2008-06-17 | Taiwan Semiconductor Manufacturing Co., Ltd | Dual damascene with via liner |
| US7538434B2 (en) * | 2005-03-08 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper interconnection with conductive polymer layer and method of forming the same |
| JP4778765B2 (ja) * | 2005-10-07 | 2011-09-21 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2010232408A (ja) * | 2009-03-27 | 2010-10-14 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| DE102009021488A1 (de) * | 2009-05-15 | 2010-12-16 | Globalfoundries Dresden Module One Llc & Co. Kg | Verbessertes Elektromigrationsverhalten von Kupferleitungen in Metallisierungssystemen von Halbleiterbauelementen durch Legierung von Oberflächen |
| JP5304536B2 (ja) | 2009-08-24 | 2013-10-02 | ソニー株式会社 | 半導体装置 |
| WO2011158319A1 (ja) * | 2010-06-14 | 2011-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2014187204A (ja) | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| CN103904025A (zh) * | 2014-03-24 | 2014-07-02 | 上海华力微电子有限公司 | 提高金属连线电迁移可靠性的方法 |
| US9299656B2 (en) * | 2014-06-02 | 2016-03-29 | Infineon Technologies Ag | Vias and methods of formation thereof |
| US10727122B2 (en) * | 2014-12-08 | 2020-07-28 | International Business Machines Corporation | Self-aligned via interconnect structures |
| CN104538346A (zh) * | 2014-12-26 | 2015-04-22 | 上海集成电路研发中心有限公司 | 一种铜互连结构的形成方法 |
| KR102777131B1 (ko) * | 2016-12-14 | 2025-03-05 | 삼성전자주식회사 | 반도체 장치 |
| US11430693B1 (en) * | 2021-03-10 | 2022-08-30 | Yuan Ze University | Method for microstructure modification of conducting lines |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100232506B1 (ko) * | 1995-06-27 | 1999-12-01 | 포만 제프리 엘. | 전기적 접속을 제공하는 배선 구조 및 도체와 그 도체형성방법 |
| JP3545177B2 (ja) * | 1997-09-18 | 2004-07-21 | 株式会社荏原製作所 | 多層埋め込みＣｕ配線形成方法 |
| JP3040745B2 (ja) | 1998-01-12 | 2000-05-15 | 松下電子工業株式会社 | 半導体装置及びその製造方法 |
| JPH11238699A (ja) * | 1998-02-20 | 1999-08-31 | Toshiba Corp | 半導体装置の製造方法及びＣｕ埋め込み配線の形成方法 |
| US6214728B1 (en) * | 1998-11-20 | 2001-04-10 | Chartered Semiconductor Manufacturing, Ltd. | Method to encapsulate copper plug for interconnect metallization |
| JP2000349085A (ja) | 1999-06-01 | 2000-12-15 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
| US6291082B1 (en) * | 2000-06-13 | 2001-09-18 | Advanced Micro Devices, Inc. | Method of electroless ag layer formation for cu interconnects |
| JP2002075994A (ja) * | 2000-08-24 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6465889B1 (en) * | 2001-02-07 | 2002-10-15 | Advanced Micro Devices, Inc. | Silicon carbide barc in dual damascene processing |
| US6723635B1 (en) * | 2002-04-04 | 2004-04-20 | Advanced Micro Devices, Inc. | Protection low-k ILD during damascene processing with thin liner |
-
2002
- 2002-07-04 JP JP2002195997A patent/JP2004039916A/ja active Pending
-
2003
- 2003-06-30 US US10/609,952 patent/US7332813B2/en not_active Expired - Fee Related
- 2003-07-04 TW TW092118355A patent/TWI259554B/zh not_active IP Right Cessation
- 2003-07-04 CN CNB03145349XA patent/CN100334725C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006001356A1 (ja) * | 2004-06-24 | 2006-01-05 | Nec Corporation | 半導体装置及びその製造方法 |
| JPWO2006001356A1 (ja) * | 2004-06-24 | 2008-04-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US8188600B2 (en) | 2004-06-24 | 2012-05-29 | Nec Corporation | Semiconductor device and method of fabricating the same |
| JP5012022B2 (ja) * | 2004-06-24 | 2012-08-29 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US7205667B2 (en) | 2004-07-14 | 2007-04-17 | Fujitsu Limited | Semiconductor device having copper wiring |
| US7871924B2 (en) | 2004-07-14 | 2011-01-18 | Fujitsu Semiconductor Limited | Semiconductor device having copper wiring |
| JP2006128680A (ja) * | 2004-10-26 | 2006-05-18 | Asm Japan Kk | 集積回路内での金属層の選択的形成 |
| JP2008536295A (ja) * | 2005-03-11 | 2008-09-04 | エルジー・ケム・リミテッド | 銀被覆電極を有するｌｃｄ装置 |
| JP2008147252A (ja) * | 2006-12-06 | 2008-06-26 | Renesas Technology Corp | 半導体装置とその製造方法 |
| US9177857B2 (en) | 2008-01-21 | 2015-11-03 | Renesas Electronics Corporation | Semiconductor device with high reliability and manufacturing method thereof |
| WO2013058234A1 (ja) * | 2011-10-17 | 2013-04-25 | 東京エレクトロン株式会社 | 半導体装置の製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI259554B (en) | 2006-08-01 |
| TW200403808A (en) | 2004-03-01 |
| CN100334725C (zh) | 2007-08-29 |
| US7332813B2 (en) | 2008-02-19 |
| CN1476086A (zh) | 2004-02-18 |
| US20040004289A1 (en) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004039916A (ja) | 半導体装置およびその製造方法 | |
| JP4052868B2 (ja) | 半導体装置の製造方法 | |
| JP4555540B2 (ja) | 半導体装置 | |
| US8216940B2 (en) | Method for manufacturing a semiconductor device | |
| JP4591084B2 (ja) | 配線用銅合金、半導体装置及び半導体装置の製造方法 | |
| US6706629B1 (en) | Barrier-free copper interconnect | |
| TWI298510B (en) | Semiconductor device and method for manufacturing same | |
| US20070042596A1 (en) | Method of forming an interconnect structure for a semiconductor device | |
| KR20100036934A (ko) | 반도체장치 및 이를 제조하는 방법 | |
| JPH11307530A (ja) | 半導体装置及びその製造方法 | |
| JP2011009439A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20120231623A1 (en) | Method of manufacturing a high-reliability semiconductor device | |
| JP5089850B2 (ja) | 半導体装置 | |
| Sullivan | Reliability considerations for copper metallizations in ULSI circuits | |
| JP2010003906A (ja) | 半導体装置及びその製造方法 | |
| JP2007059734A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20040020891A1 (en) | Low Cu percentages for reducing shorts in AlCu lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081202 |