[go: up one dir, main page]

JP2004037656A - Driving method, driving circuit, and display device - Google Patents

Driving method, driving circuit, and display device Download PDF

Info

Publication number
JP2004037656A
JP2004037656A JP2002192435A JP2002192435A JP2004037656A JP 2004037656 A JP2004037656 A JP 2004037656A JP 2002192435 A JP2002192435 A JP 2002192435A JP 2002192435 A JP2002192435 A JP 2002192435A JP 2004037656 A JP2004037656 A JP 2004037656A
Authority
JP
Japan
Prior art keywords
current
transistor
voltage
output
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002192435A
Other languages
Japanese (ja)
Other versions
JP2004037656A5 (en
Inventor
Hitoshi Tsuge
柘植　仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2002192435A priority Critical patent/JP2004037656A/en
Publication of JP2004037656A publication Critical patent/JP2004037656A/en
Publication of JP2004037656A5 publication Critical patent/JP2004037656A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driving method for a pixel circuit which does not give rise to a delay in assigning intensity levels even during low gradation, a driving circuit, and a display device. <P>SOLUTION: The driving circuit for driving the pixel circuit 28 to perform assigning intensity levels by a current capacity with a current output is provided with a voltage generating section 11 for generating the first prescribed voltage and a current generating section 14 for generating the current corresponding to gradation data 13. When the gradation data 13 is greater than the first prescribed value, the current is outputted from the section 14 for the first prescribed period within one horizontal period and when the gradation 13 is smaller than the first prescribed value, the first prescribed voltage is outputted from the section 11 within the second prescribed period in the first prescribed period in place of the current output or the first prescribed voltage is outputted simultaneously with the current output. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、有機電界発光素子など、電流量により階調表示を行なう画素回路の駆動のために電流出力を行なう駆動方法、駆動用回路、表示装置に関する。
【０００２】
【従来の技術】
有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置として期待されている。
【０００３】
有機発光素子のように、素子の発光強度と素子に印加される電界が比例関係とならず、素子の発光強度と素子を流れる電流密度が比例関係にあるため、素子の膜厚のばらつき及び入力信号値のばらつきに対し、発光強度のばらつきは電流制御により階調表示を行なうほうが小さくすることができる。
【０００４】
図２４に従来の電流量により階調表示を行なう表示装置に用いる、電流出力を行なう駆動用回路のブロック構成を示す。従来の駆動用回路においては、入力された階調データに応じて電流発生部１１４は電流を発生させ、所定のタイミングでソース信号線２１ａに接続される出力１１８に上記電流を供給する。そして、階調データが異なれば電流発生部１１４は、異なる階調データに対応した電流を発生させ、同様に出力１１８に出力する。
【０００５】
図２５は、このような駆動用回路を備えたソースドライバを１０１を用いて構成した表示装置の例を示す。図２５に示す各画素２８の有機発光素子２４を表示させるには、１水平走査期間内で信号線２５によりトランジスタ２２ｃ及び２２ｄを導通状態とし、電源２７よりトランジスタ２２ａ及びソース信号線２１ａを介してソースドライバ１０１に電流（Ｉ３）を引き込ませる。この状態でのトランジスタ２２ａの周囲の等価回路を図１８（ａ）に示す。図１８（ａ）において、ソースドライバ１０１は、電流源１２５として示されている。
【０００６】
この時の電流量の大小により階調表示を行なう。コンデンサ２３にはトランジスタ２２ａのドレイン電流に対応するゲート電圧に応じた電荷が蓄積される。すなわち、電流源１２５に引かれることによりトランジスタ２２ａに電流が流れると、Ｉ３の電流が流れると、図１８（ｂ）に示すトランジスタ２２ａのソースドレイン間のＶ−Ｉ特性から決定される電圧Ｖ３がコンデンサ２３に印加され、コンデンサ２３には、電圧Ｖ３に応じた電荷が蓄積される。
【０００７】
その後、信号線２６によりトランジスタ２２ｂを導通させ、信号線２５によりトランジスタ２２ｃ、２２ｄを非導通状態とし、電源２７よりコンデンサ２３の電荷に応じた電流Ｉ３がトランジスタ２２ａを介して有機発光素子２４に流れる。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の駆動用回路を使用した表示装置においては、ソース信号線２１ａの浮遊容量２９ａとトランジスタ２２ａのソースドレイン間の抵抗との積によりソース信号線２１ａに流れる電流は徐々に変化する。そのため浮遊容量２９ａの値及び上記抵抗値が大きくなると、１水平走査期間内に電流が所定の値まで変化しないことがある。
【０００９】
例えば、電流源１２５を制御してトランジスタ２２ａに流れる電流を図１８（ｂ）に示すＩ３からＩ１に変化させコンデンサ２３の両端に電圧Ｖ１を印加しようとする場合を考える。図１８（ｂ）のトランジスタ２２ａの特性によると、電流Ｉ３が流れている場合よりも電流Ｉ１が流れている場合の方がトランジスタ２２ａのソースドレイン間の抵抗が大きいことがわかる。
【００１０】
このように、ソース信号線２１ａに流れる電流が小さく（低階調に）なるにつれ、トランジスタ２２ａのソースドレイン間抵抗が大きくなる。電流がＩ３からＩ１に変化する際の時定数は、経路の抵抗と浮遊容量２９ａの積で表されるため、電流が小さくなるほど、変化に時間がかかる。トランジスタ２２ａのダイオード特性と、ソース信号線２１ａの浮遊容量２９ａの容量値によるが、例えばソース信号線２１ａに流す電流が１μＡに変化するのに５０μ秒かかるのに対し、１０ｎＡに変化するのには２５０μ秒かかる。
【００１１】
ソース信号線２１ａに流れる電流値は電源２７からトランジスタ２２ａを介して、電荷をソース信号線２１ａに供給し、浮遊容量２９ａの電荷を変化させることで、ソース信号線２１ａの電圧を変化させ、トランジスタ２２ａを流れる電流（＝ソース信号線２１ａを流れる電流）が変化する。電荷の供給量が、電流が小さい領域では少ないため、ソース信号線２１ａの電圧変化が遅くなり、その結果電流値の変化も遅くなる。
【００１２】
これにより水平走査期間を短くすることができず、表示行数によってはフレーム周波数の低下によりフリッカが発生するという問題がある。
【００１３】
本発明は、上記の課題を鑑み、低階調時においても、階調表示に遅れを生じない、画素回路の駆動方法、駆動用回路、表示装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するための第１の本発明は、電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動方法において、第１の階調データが第１の所定値以上の場合は、前記電流出力を１水平期間内の第１の所定期間行ない、前記第１の階調データが前記第１の所定値より小さい場合は、前記第１の所定期間内の第２の所定期間内において、前記電流出力に替えて、または前記電流出力と同時に第１の所定の電圧を出力する、駆動方法である。
【００１５】
第２の本発明は、電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動用回路において、第１の所定の電圧を発生する第１の電圧発生部と、第１の階調データに応じた電流を発生する第１の電流発生部と、を備え、前記第１の階調データが第１の所定値以上の場合は、前記第１の電流発生部から前記電流が１水平期間内の第１の所定期間出力され、前記第１の階調データが前記第１の所定値より小さい場合は、前記第１の電圧発生部から前記第１の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記電流出力に代えて、または前記電流出力と同時に前記第１の所定の電圧が出力される、駆動用回路である。
【００１６】
第３の本発明は、電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動用回路において、第２の所定の電圧、第３の所定の電圧、および第４の所定の電圧のうちの少なくともいずれかの電圧を発生する第２の電圧発生部と、第２の階調データに応じた電流を発生する第２の電流発生部と、第３の階調データに応じた電流を発生する第３の電流発生部と、第４の階調データに応じた電流を発生する第４の電流発生部と、を備え、前記第２の階調データが第２の所定値以上の場合は、前記第２の電流発生部から前記第２の階調データに応じた電流が１水平期間内の第１の所定期間出力され、前記第３の階調データが第３の所定値以上の場合は、前記第３の電流発生部から前記第３の階調データに応じた電流が１水平期間内の第１の所定期間出力され、前記第４の階調データが第４の所定値以上の場合は、前記第４の電流発生部から前記第４の階調データに応じた電流が１水平期間内の第１の所定期間出力され、前記第２の階調データが前記第２の所定値より小さい場合は、前記第２の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記第２の電流出力に代えて、または前記第２の電流出力と同時に前記第２の所定の電圧が出力され、前記第３の階調データが前記第３の所定値より小さい場合は、前記第３の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記第３の電流出力に代えて、または前記第３の電流出力と同時に前記第２の所定の電圧が出力され、前記第４の階調データが前記第４の所定値より小さい場合は、前記第４の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記第４の電流出力に代えて、または前記第４の電流出力と同時に前記第２の所定の電圧が出力される駆動用回路である。
【００１７】
第４の本発明は、前記第１の所定の電圧は、前記第１の階調データのうち最も低い第１の階調データに相当する電圧である、第２の本発明の駆動用回路である。
【００１８】
第５の本発明は、前記第１の所定の電圧が、前記第１の階調データのうちのゼロ階調データに相当する電圧である、第４の本発明の駆動用回路である。
【００１９】
第６の本発明は、前記第２の所定の電圧が、前記第２の階調データのうち最も低い第２の階調データに相当する電圧であり、前記第３の所定の電圧が、前記第３の階調データのうち最も低い第３の階調データに相当する電圧であり、前記第４の所定の電圧が、前記第４の階調データのうち最も低い第４の階調データに相当する電圧である、第３の本発明の駆動用回路である。
【００２０】
第７の本発明は、前記第２の所定期間が、前記第１の所定期間の終了時点を含まない、第２〜６の本発明のいずれかの駆動用回路である。
【００２１】
第８の本発明は、前記第２の所定期間が、前記第１の所定期間の開始時点を含む、第２〜７の本発明のいずれかの駆動用回路である。
【００２２】
第９の本発明は、前記電圧発生部の出力側と前記画素回路のソース信号線との間に接続された第１のスイッチと、階調データが入力され、前記階調データに応じて前記第１のスイッチの動作を制御する電圧出力制御部と、前記電流発生部の出力側と前記画素回路のソース信号線との間に接続された第２のスイッチと、前記第２のスイッチの動作を制御する電流出力制御部と、をさらに備える、第２から８の本発明のいずれかの駆動用回路である。
【００２３】
第１０の本発明は、電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動用回路において、階調データに応じた電流を発生する電流発生部を備え、画素回路に用いられる表示素子の１垂直走査期間中の表示時間が、１垂直走査期間から１水平走査期間内の第１の所定の期間が減算された期間の１／Ｎ倍（Ｎ＞１）であり、前記電流発生部から出力される電流は、前記表示素子が１垂直走査期間から１水平走査期間内の第１の所定の期間が減算された期間にわたって表示される際に流れる電流に比べて、Ｎ倍である、駆動用回路である。
【００２４】
第１１の本発明は、前記第１の所定期間が、１水平走査期間である、第２〜１０のいずれかの駆動用回路である。
【００２５】
第１２の本発明は、第２〜１１の本発明のいずれかの駆動用回路で構成されたソースドライバと、前記ソースドライバに接続されたソース信号線と、第１の制御信号および第２の制御信号を出力するためのゲートドライバと、前記ゲートドライバに接続され、前記第１の制御信号が伝達される第１制御線と、前記ゲートドライバに接続され、前記第２の制御信号が伝達される第２制御線と、画素に対応する複数の画素回路と、を備える表示装置であって、前記画素回路は、その一端が接地された表示素子と、電源にそのドレイン側が接続された第１のトランジスタと、前記表示素子の他端にそのソース側が接続さたれ第２のトランジスタと、前記第２のトランジスタのドレイン側にそのドレイン側が接続された第３のトランジスタと、前記第２のトランジスタのドレイン側にそのソース側が接続された第４のトランジスタと、前記第１のトランジスタのゲート側にその一端が接続され、前記第１のトランジスタのドレイン側にその他端が接続されたコンデンサと、を有し、前記第１のトランジスタのソース側は、前記第２のトランジスタのドレイン側に接続され、前記第２のトランジスタのゲート側は、前記第２制御線に接続され、前記第３のトランジスタのゲート側は、前記第１制御線に接続され、前記第３のトランジスタのソース側は、前記ソース信号線に接続され、前記第４のトランジスタのゲート側は、前記第１制御線に接続され、前記第４のトランジスタのドレイン側は、前記第１のトランジスタのゲート側に接続される、表示装置である。
【００２６】
第１３の本発明は、第２〜１１の本発明のいずれかの駆動用回路で構成されたソースドライバと、前記ソースドライバに接続されたソース信号線と、第３の制御信号、第４の制御信号、および第５の制御信号を出力するためのゲートドライバと、前記ゲートドライバに接続され、前記第３の制御信号が伝達される第３制御線と、前記ゲートドライバに接続され、前記第４の制御信号が伝達される第４制御線と、前記ゲートドライバに接続され、前記第５の制御信号が伝達される第５制御線と、画素に対応する複数の画素回路と、を備える表示装置であって、前記画素回路は、その一端が接地された表示素子と、電源にそのドレイン側が接続された第１のトランジスタと、前記表示素子の他端にそのソース側が接続された第２のトランジスタと、前記ソース信号線にそのソース側が接続された第３のトランジスタと、前記第３のトランジスタのドレイン側にそのソース側が接続された第４のトランジスタと、前記第３のトランジスタのドレイン側にそのソース側が接続された第５のトランジスタと、前記第１のトランジスタのゲート側にその一端が接続され、前記第１のトランジスタのドレイン側にその他端が接続されたコンデンサと、を有し、前記第１のトランジスタのソース側は、前記第２のトランジスタのドレイン側に接続され、前記第２のトランジスタのゲート側は、前記第５制御線に接続され、前記第３のトランジスタのゲート側は、前記第３制御線に接続され、前記第４のトランジスタのゲート側は、前記第４制御線に接続され、前記第４のトランジスタのドレイン側は、前記第１のトランジスタのゲート側に接続され、前記第５のトランジスタのゲート側は、前記第１のトランジスタのゲート側に接続され、前記第５のトランジスタのドレイン側は、前記第１のトランジスタのドレイン側に接続される、表示装置である。
【００２７】
第１４の本発明は、前記表示素子が、有機発光素子である、第１２または１３の本発明の表示装置である。
【００２８】
【発明の実施の形態】
（実施の形態１）
図１に本発明の実施の形態１の駆動用回路の構成を示す。以下、図１、図２を参照しながら本実施の形態の駆動用回路の構成および動作を説明する。
【００２９】
図１に記載の駆動用回路は、本発明の第１の所定の電圧の一例である、本発明の第１の階調データの一例である階調データ１３に応じた電流を発生する本発明の第１の電流発生部の一例である電流発生部１４と、ゼロ階調に相当する電圧（以下黒電圧とする）を発生する本発明の第１の電圧発生部の一例である電圧発生部１１と、階調データ１３に応じて電圧発生部１１からの出力を制御する電圧出力制御部１２と、電圧制御部１２による制御により電圧発生部１１からの出力をＯＮ、ＯＦＦさせる本発明の第１のスイッチとの一例であるスイッチ１６と、電流発生部１４からの出力を制御する電流出力制御部１５と、電流出力制御部１５による制御により電流発生部１４からの出力をＯＮ、ＯＦＦさせる本発明の第２のスイッチの一例であるスイッチ１７とから構成される。
【００３０】
図２は、このような駆動用回路を備えたソースドライバ１を用いて構成された表示装置の例を示す。
【００３１】
図２に示す表示装置は、第１の制御信号を出力するための本発明の第１制御線の一例である信号線２５、および第２の制御信号を出力するための本発明の第２制御線の一例である信号線２６を有するゲートドライバ２と、画素に対応する複数の画素回路と、を備える表示装置である。
【００３２】
ここでは、複数の画素回路のうち、画素回路２８ａの構成について説明する。他の画素回路についても同様の構成である。画素回路２８ａは、その一端が接地された本発明の表示素子の一例である有機発光素子２４と、電源２７にそのドレイン側が接続された本発明の第１のトランジスタの一例であるトランジスタ２２ａと、有機発光素子２４の他端にそのソース側が接続された本発明の第２のトランジスタの一例であるトランジスタ２２ｂと、トランジスタ２２ｂのドレイン側にそのドレイン側が接続された本発明の第３のトランジスタの一例であるトランジスタ２２ｃと、トランジスタｂのドレイン側にそのソース側が接続された本発明の第４のトランジスタの一例であるトランジスタ２２ｄと、トランジスタ２２ａのゲート側にその一端が接続され、トランジスタ２２ａのドレイン側にその他端が接続されたコンデンサ２３と、を有している。
【００３３】
そして、トランジスタ２２ａのソース側は、トランジスタ２２ｂのドレイン側に接続され、トランジスタ２２ｂのゲート側は、信号線２６に接続され、トランジスタ２２ｃのゲート側は、信号線２５に接続され、トランジスタ２２ｃのソース側は、ソース信号線２１ａに接続され、トランジスタ２２ｄのゲート側は、信号線２５に接続され、トランジスタ２２ｄのドレイン側は、トランジスタ２２ａのゲート側に接続されている。
【００３４】
階調データ１３に応じた電流が電流発生部１４より出力される。１水平走査期間内で電圧印加を始めの１〜３μ秒、その後電流出力を行なうために、制御部１２で１水平走査期間を検出し、クロック及びカウンタなどによりスイッチ１６の導通期間を設定する。スイッチ１７は常に導通状態であっても構わないが、スイッチ１６の導通期間には非導通状態とするほうが望ましい。図１１に１水平走査期間内でのスイッチ１６およびスイッチ１７の動作を示す。
【００３５】
図２中の各画素の有機発光素子２４を表示させるには、１水平走査期間内で信号線２５によりトランジスタ２２ｃ及び２２ｄを導通状態とし、電源２７よりトランジスタ２２ａ及びソース信号線２１ａを介してソースドライバ１に電流（Ｉ１）を引き込ませる。この時の電流量の大小により階調表示を行なう。コンデンサ２３にはトランジスタ２２ａのドレイン電流に対応するゲート電圧に応じた電荷が蓄積される。
【００３６】
その後信号線２６によりトランジスタ２２ｂを導通させ、信号線２５によりトランジスタ２２ｃ、２２ｄを非導通状態とし、電源２７よりコンデンサ２３の電荷に応じた電流がトランジスタ２２ａを介して有機発光素子２４に流れる。
【００３７】
このとき、有機発光素子２４に流れる電流値の変化を早くするためには、所定のソース電流値に対する電圧をソース信号線２１ａに印加すれば、トランジスタ２２ａのゲート電位もソース信号線２１ａの浮遊容量と配線抵抗の積による時定数により変化する。これによりトランジスタ２２ａは所定の電流をソース信号線２１ａに流すように変化する。
【００３８】
配線抵抗は、トランジスタ２２ａのソースドレイン間抵抗に比べ、非常に小さいため、変化も非常に早くなる。１〜３μ秒程度で変化する。
【００３９】
但し、所定の電流値をソース信号線２１ａに流すためのソース電圧はトランジスタ２２ａの電流−電圧特性のばらつきにより変化する。したがって所定電流値からのずれを補償するために所定電流値を流す電流源をソース信号線２１ａに接続して、ソース信号線２１ａに流れる電流値を所定電流値にまで変化させる。
【００４０】
このことを実現するために、ソースドライバ１の各出力部を図１のような構成として、ソース信号線２１ａに最初に黒電圧を出力し、次に階調データ１３に応じた電流を出力する。
【００４１】
階調データ１３に応じた電流を発生する電流発生部１４が１８に出力され、ソース信号線２１に階調に応じた電流を流す。その一方でソース信号線２１に黒電圧を印加するために電圧発生部１１をスイッチ１６を介して１８に出力できるようにされている。
【００４２】
階調に応じた電圧を印加後、階調に応じた電流を流す方法では複数の電圧源と複数の電流源が必要となるので、回路規模が大きくなる。
【００４３】
電流値の変化は、トランジスタ２２ａの見かけの抵抗が、低階調表示時に比べ高階調表示時の方が小さくなるため、波形の変化の速度は階調が増加するにつれ早くなる。そこで、書きこみにくい黒にあわせた電圧を印加し、その後所定の電流値をソース信号線に流すことで所定の階調を表示するようにする。
【００４４】
このように、水平走査期間の始めに黒電圧を印加することで低階調は表示しやすくなったが、上記の動作では、高階調表示においては、一度黒表示状態となってから高階調表示へ変化するため、高階調まで変化する前に水平走査期間が終わる可能性がある。２つ以上の水平走査期間にわたって高階調表示をする場合（例えば階調Ａ、階調Ｂ、いずれも黒を示す階調とは異なる）、黒電圧を印加する場合、ソース信号線の状態は黒→階調Ａ→黒→階調Ｂと変化する。一方黒電圧を印加しない場合にはソース信号線の状態は階調Ａ→階調Ｂと変化する。黒→階調Ｂに比べ、階調Ａ→階調Ｂの方が変化量小さく、早く変化できる。
【００４５】
そこで、電圧発生部１１を出力１８に印加するかどうかのスイッチ１６の制御を表示階調に応じて変更できるようにする。具体的には高階調表示時に、電圧を印加しないようにする。
【００４６】
そのためにスイッチ１６の制御を行なう電圧出力制御部１２に階調データ１３を入力し、階調データ１３の値に応じて、電圧出力制御部１２の出力を変化できるようにした。
【００４７】
例えば６４階調表示を行なう場合（階調ゼロを黒、階調６３を白とする）、スイッチ１６が１水平走査期間の間非導通となる階調は階調４から階調６３とすると、階調データ１３の第１の所定値は４であり、階調が３以下になると、１水平走査期間のうちの開始時点を含む本発明の第２の所定期間の一例である１〜３μ秒間だけ電圧発生部１１の電圧が１８に出力されるように電圧制御部１２が制御される。また、第１の所定値が１とすると（すなわち、階調１から階調６３が白とすると）、階調ゼロのときにのみ１水平走査期間のうちの開始時点を含む１〜３μ秒だけ電圧発生部１１の電圧が１８に出力されるように電圧出力制御部１２が制御される。そして、電圧が出力された後、電流発生部１４から階調データ１３に対応する電流が１水平期間の終了時点を含む期間で出力されるように電流出力制御部１５が制御される。
【００４８】
図３から図７に電流発生部の構成の例を示す。ここでは、一例として階調データが４ビット、１６階調の場合で説明を行なう。
【００４９】
図３の３４は電流源となるトランジスタで、ゲート電圧に応じた電流が流れる。出力１８とトランジスタ３４の間にはスイッチ３３が接続される。データのビットの重みに応じてスイッチ３３に接続するトランジスタ数を変えることでデータに応じた電流が１８に出力される。最下位ビットにはトランジスタ１つ、次に上位ビットにはトランジスタ２つ、次に上位ビットにはトランジスタ４つ、最上位ビットにはトランジスタ８つが接続される。階調データ１３に応じてスイッチ３３をオンオフさせることで、階調データ１３に応じて出力と接続されるトランジスタ数が変化し、階調表示される。
【００５０】
１階調あたりの刻み幅の調整は可変抵抗３６を変化させることで行なわれる。トランジスタ３５とトランジスタ３４はカレントミラー構成となり、トランジスタ３５に流れる電流に対し、ミラー比に応じた電流がトランジスタ３４を流れる。可変抵抗３６の値を変化させるとトランジスタ３５を流れる電流が変化するため、１階調あたりの電流増加分を変化させることができる。
【００５１】
図４も同様に出力に接続されるトランジスタの数により階調表示を行なうが、図３と異なる点は、１階調あたりの刻み幅を決めるトランジスタ３４の電圧を電圧源４１により直接制御するようにした点である。
【００５２】
図５は図３の可変抵抗３６の代わりに定電流回路を接続したものである。電圧源５５の電圧値と抵抗５３によりトランジスタ５１に流れる電流が決められる。階調に応じて電流値を変化させる方法は図３、４と同一である。
【００５３】
図６はトランジスタ６３のゲート電圧により出力１８に流れる電流を変化させることで階調表示を行なうものである。ゲート電圧は階調データ１３により変化する。階調データ１３をデジタルアナログ変換部６１によりアナログ信号に変化しこの信号がトランジスタ６３のゲート電圧に入力されることで、電流を変化させる。
【００５４】
図３から図６で生成された階調に応じた電流出力に対し、黒電圧を電圧発生部１１にて発生させ、階調データ１３及び１水平走査期間の時間に応じてスイッチ１６を制御することで本発明が実現可能である。
【００５５】
図３から図６は、１出力の場合について説明する図である。複数列存在する場合に全ての列において同一階調時に同一電流出力を行なうためにはトランジスタ３４に流れる電流が全ての列で等しくある必要がある。
【００５６】
図３の構成で複数列において同一電流出力させるために電流発生部１４を改良したのが図７である。可変抵抗７２を流れる電流に対し、少なくとも１対のカレントミラー部を用意し、カレントミラーにより電流を複数の系統に分配する。必要であればさらにカレントミラーを構成し、複数の系統に電流を分配する。分配されたトランジスタ７５のゲート信号線を各列のトランジスタ３４のゲート信号線に接続することで、同一電流出力が得られる。このときゲート信号線が共通の各カレントミラーを形成するトランジスタは近接配置することでミラー比のばらつきが少なく電流を分配することができる。トランジスタ７５ｂ及び７６ｃのゲート信号線から先の構成は７５ａの構成と同じである。
【００５７】
図４の構成では、電圧源４１の出力を各行のトランジスタ３４のゲート信号線に供給する。電圧源４１の電圧によりトランジスタ３４のゲート電圧を変化させることで１階調あたりの出力電流を制御できるようにした点が図３の構成と異なる点である。
【００５８】
複数列にわたって同一電流を出力できるようにしたのが図１３である。各列のトランジスタ３４のゲート信号線全てに共通の電圧がかかるようにし、その電圧を電圧源４１で供給できるようにした。例えば３４ａのトランジスタが１列目、３４ｂが２列目、３４ｃが３列目とする。この方法は、トランジスタ３４のしきい値電圧がトランジスタごとにばらついた場合、全出力が同一階調であっても出力電流値が異なり、信号線ごとの筋のムラが発生する可能性がある。しかし、結晶シリコンを用いて作成する場合、隣接出力間でのしきい値電圧の差は小さいこと、しきい値電圧は１つのチップにおいてある方向になだらかに変化することから、表示を行なった場合にはムラは筋状にはならず、輝度は一端から他端へなだらかに変化するため、表示特性に問題はない。これにより簡単な構成で、電流発生部１４が形成できる。
【００５９】
図５は演算増幅器５４及びトランジスタ５２及び抵抗５３を用いて定電流源を形成し、定電流源により流れる電流をトランジスタ５１及び３４のカレントミラーを用いてトランジスタ３４にミラー比に応じた電流を流すようにした構成である。電流源に流れる電流は電圧源５５と抵抗５３及び抵抗５３に接続された電源５６の値により決まる。
【００６０】
複数列にわたり同一電流を供給するには図７の構成のトランジスタ７１及び可変抵抗７２の代わりにトランジスタ５１、５２及び抵抗５３、演算増幅器５４、電圧源５５を用いればよい。更に、トランジスタ７３から７５を用いず、トランジスタ５１のゲート信号線を各列のトランジスタ３４に供給してもよい（図１４）。またトランジスタ５２はバイポーラトランジスタとなっているが、ＭＯＳトランジスタを用いても同様に電流源を構成できる。
【００６１】
本発明実施の形態における画素回路としては、図８に示す構成のものも考えられる。すなわち、図８に示す画素回路は、その一端が接地された表示素子８４と、電源にそのドレイン側が接続された本発明の第１のトランジスタの一例であるトランジスタ８２ａと、前記表示素子８４の他端にそのソース側が接続された本発明の第２のトランジスタの一例であるトランジスタ８２ｂと、ソース信号線８１ａにそのソース側が接続された本発明の第３のトランジスタの一例である８２ｃと、トランジスタ８２ｃのドレイン側にそのソース側が接続された本発明の第４のトランジスタの一例であるトランジスタ８２ｄと、トランジスタ８２ｃのドレイン側にそのソース側が接続された本発明の第５のトランジスタの一例であるトランジスタ８２ｅと、トランジスタ８２ａのゲート側にその一端が接続され、トランジスタ８２ａのドレイン側にその他端が接続されたコンデンサ８３と、を有している。
【００６２】
そして、トランジスタ８２ａのソース側は、トランジスタ８２ｂのドレイン側に接続され、トランジスタ８２ｂのゲート側は、本発明の第５制御線の一例である信号線８７に接続され、トランジスタ８２ｃのゲート側は、本発明の第３制御線の一例である信号線８５に接続され、トランジスタ８２ｄのゲート側は、本発明の第４制御線の一例である信号線８６に接続され、トランジスタ８２ｄのドレイン側は、トランジスタ８２ａのゲート側に接続され、トランジスタ８２ｅのゲート側は、トランジスタ８２ａののゲート側に接続され、トランジスタ８２ｅのドレイン側は、トランジスタ８２ａのドレイン側に接続される。このような構成の画素回路も上記と同様の効果が得られる。
【００６３】
以上のように本実施の形態の駆動用回路によれば、電流出力型の半導体回路において、所定の電流値に変化するまでに時間がかかる低階調領域においてのみ、低階調表示時の電流に対するソース電圧を出力できるようにしたことで、低階調表示時には黒電圧印加後所定電流を流すことで、短期間に電流を所定値に変化させ、高階調表示時には電流のみですばやく所定値に変化できるようになった。
【００６４】
（実施の形態２）
実施の形態２の駆動用回路は、カラー表示のための駆動用回路に関する。
【００６５】
有機発光素子でマルチカラーディスプレイを構成する方法として、赤、緑、青色に発光する素子を順に並べる方法（ＲＧＢ並置法）や、白色発光素子とカラーフィルタを組み合わせる方法、青色発光素子と色変換層（ＣＣＭ）を組み合わせる方法（Ｐｒｏｃｅｅｄｉｎｇ　ｏｆ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｄｉｓｐｌａｙ　Ｗｏｒｋｓｈｏｐ１９９７，　ｐ５８１〜５８４，　１９９７）などがある。
【００６６】
有機発光素子の輝度に対する電流特性は、ＲＧＢ並置法においては各色の発光効率が異なることから例えば図１０に示すように同一輝度に対する電流値が異なる。またカラーフィルタを用いる方法では、各色でのカラーフィルタの透過率に違いがあれば、同一輝度に対する電流値が色ごとに異なる。またＣＣＭを用いる場合においても、色変換効率が青から赤及び青から緑で異なるため、基本的には各色ごとに同一輝度に対する電流値は異なる。それゆえ発光開始電流も色ごとに異なる。図１０の例では赤、緑、青はそれぞれＩＲ、ＩＧ、ＩＢとなる。
【００６７】
そこで、本発明の第２の階調データを赤（Ｒ）の階調データとし、本発明の第３の階調データを緑（Ｇ）の階調データとし、本発明の第４の階調データを青（Ｂ）とする。図９に示す本発明の第２の電圧発生部の一例である電圧発生部８１で発生する電圧は、ソース信号線にゼロ階調に必要な電流を流すときのソース信号線電圧であることから、色ごとに電圧が異なる。また、本発明の第２の電流発生部の一例である電流発生部１３２は、赤の階調データに応じた電流を発生し、本発明の第３の電流発生部の一例である電流発生部１３３、緑の階調データに応じた電流を発生し、本発明の第４の電流発生部の一例である電流発生部１３４は、青の階調データに応じた電流を発生する。
【００６８】
そして表示色ごとに異なる電圧を電圧発生部８１から９１、９２、９３に供給する。９１には、本発明の第２の所定の電圧の一例である、赤（Ｒ）の発光素子の発光開始電流が流れる時のソース電位に対応した電圧（すなわち、赤のゼロ階調データに相当する電圧、以下ＶＲという）を、９２、９３にも同様に本発明の第３の所定の電圧の一例である、緑（Ｇ）の発光素子の発光開始電流が流れる時のソース電位に対応した電圧（すなわち、緑のゼロ階調データに相当する電圧、以下ＶＧという）を、本発明の第４の所定の電圧の一例である、青（Ｂ）の発光素子の発光開始電流が流れる時のソース電位に対応した電圧（すなわち、青のゼロ階調データに相当する電圧、以下ＶＢという）を供給する。
【００６９】
供給する電圧値は、図１０に示すような有機発光素子の電流−輝度特性より発光開始電流（Ｉｄａｒｋ）を算出する。画素が図２のようなカレントコピア構成であれば、有機発光素子２４に流れる電流を制御するトランジスタ２２ａの電流−電圧特性において、ソース信号線２１にＩｄａｒｋだけ電流が流れる時のトランジスタ２２ａのゲート電圧を算出し、このゲート電圧を電圧発生部８１において生成するようにする。
【００７０】
すなわち、赤の階調データが第２の所定値より大きい場合は、電流発生部１３２から上記赤の階調データに応じた電流が１水平期間出力され、第２の所定値より小さい場合は、電圧発生部８１からＶＲが１水平走査期間のうちの開始時点を含む１〜３μ秒間だけ出力され、その後電流発生部１３２から上記赤の階調データに応じた電流が１水平期間の終了時点を含んで出力される。また、緑の階調データが第３の所定値より大きい場合は、電流発生部１３３から上記緑の階調データに応じた電流が１水平期間出力され、第３の所定値より小さい場合は、電圧発生部８１からＶＧが１水平走査期間のうちの開始時点を含む１〜３μ秒間だけ出力され、その後電流発生部１３３から上記緑の階調データに応じた電流が１水平期間の終了時点を含んで出力される。また、青の階調データが第４の所定値より大きい場合は、電流発生部１３４から上記青の階調データに応じた電流が１水平期間出力され、第４の所定値より小さい場合は、電圧発生部８１からＶＢが１水平走査期間のうちの開始時点を含む１〜３μ秒間だけ出力され、その後電流発生部１３４から上記青の階調データに応じた電流が１水平期間の終了時点を含んで出力される。
【００７１】
また画素構成はカレントコピア構成ばかりでなく図８に示すようなカレントミラー構成の場合でも本発明を実施することが可能である。トランジスタ８２ａにＩｄａｒｋの電流が流れるときのゲート電圧を電圧発生部８１において生成すればよい。つまり画素の回路構成にかかわらず、有機発光素子に流れる電流を制御するトランジスタがＩｄａｒｋの電流を流す時のゲート電圧を電圧発生部８１で発生させればよい。
【００７２】
また図９に示すように電圧値を表示色ごとに異なる構成とするばかりでなく、さらに電圧出力制御部１２の出力を表示色ごとに変化させてもよい。例えば表示色ごとで、スイッチ１６の導通時間を変えたり、スイッチ１６を導通状態とする階調を変えたりする。これは所定電流値に変化するまでの時間が電流値により異なり、電流がたくさん流れるほど変化に要する時間が短いことから、発光開始電流が大きい表示色に比べ、小さい表示色ではより高階調側まで電圧発生部８１の電圧を印加して、低階調表示しやすくするためである。
【００７３】
図２の画素構成においてＲＧＢ並置法によるマルチカラー表示装置を作成した場合、階調０の時のみ１から３μ秒程度電圧発生部の電圧を印加すればよい。
【００７４】
発光色の表示特性によっては、必ずしも電圧を印加しなくても低階調表示ができる。
【００７５】
例えば図１０に示す輝度ー電流特性を持つ赤色発光素子（Ｒ）、緑色発光素子（Ｇ）、青色発光素子（Ｂ）でマルチカラー表示装置を作成した場合、黒を表示するための電流値が色ごとに異なり、赤色発光素子に比べ緑色発光素子では電流値が小さくなければならないことがわかる。
【００７６】
図２や図８に示すような画素構成、並びに有機発光素子に流す電流をトランジスタの電流によりゲート電位を変化させ階調表示を行なう表示装置において、低電流になればなるほど、有機発光素子に流す電流を制御するトランジスタに流れる電流が所定電流値まで変化するのに要する時間が長くなる。特に最低電流に変化するのが最も時間がかかる。その結果、前の水平走査期間で流れた電流値から水平走査期間内で完全に黒階調の電流値にまで変化できず、ある途中の階調を示す電流が流れるため、黒表示が難しい。
【００７７】
しかし、発光開始電流が大きい場合、必ずしもトランジスタに流れる電流が０でなくても黒表示が可能となる。赤色発光素子では電流がＩＲ以下であればよいわけである。水平走査期間の長さによっては、黒表示を行なう場合にＩＧ以下の電流にまでは変化できないが、ＩＧより大きくＩＢ以下の電流にできることがある。この時、電圧発生部８１より発生された電圧を印加しなくても赤及び青画素は黒表示可能で、緑画素のみ黒表示できない。
【００７８】
そこで、図１２に示すように、電圧出力制御部１２にイネーブル信号１２１を表示色ごとに入力し、電圧発生部１１の電圧を印加するかどうかどうかを表示色ごとに選択できるようにしてもよい。上の例の表示装置においては、赤、青の１２１ａ及び１２１ｃにイネーブル信号を入力し、階調にかかわらず、すべての水平走査期間内でスイッチ１６を非導通状態とし、１２１ｂのみ、階調データ１３が階調ゼロを示すときに水平走査期間の一部の期間でスイッチ１６が閉じるようにすればよい。これにより表示色ごとに黒電圧を印加するかどうかを選択できるようになる。
【００７９】
またこの方法は、図９の構成に比べ、必要な表示色のみ電圧を印加する場合、電圧発生部１１で発生する電圧の種類を削減することが可能である。１色のみ黒電圧印加の場合は３つから１つに、２色黒電圧印加の場合でも３つから２つに削減でき、電源部の回路規模を小さくすることが可能となる。
【００８０】
以上のように本実施の形態の駆動用回路によれば、カラー表示のための電流出力型の半導体回路において、所定の電流値に変化するまでに時間がかかる低階調領域においてのみ、低階調表示時の電流に対するソース電圧を出力できるようにしたことで、低階調表示時には黒電圧印加後所定電流を流すことで、短期間に電流を所定値に変化させ、高階調表示時には電流のみですばやく所定値に変化できるようになった。
【００８１】
なお、本実施の形態の説明において、第２の階調データが赤の階調データであり、第３の階調データが緑であり、第４の階調データが青である、として説明してきたが、第２〜４の階調データは他の色のデータであってもよく、各色による輝度−電流特性が図１０と同様の特性を示していれば、上記と同様の効果を得ることができる。
【００８２】
（実施の形態３）
実施の形態３の駆動用回路は、黒電圧を印加せずに階調表示に遅れを生じさせない駆動用回路に関する。
【００８３】
黒電圧印加により階調ゼロの場合に、所定電流値までに変化する時間が短くなったが、中間調表示時などでは電流変化する時間は変わらない。そこで階調ゼロ以外の全ての階調において変化時間を短くするために、出力１８に出力する電流値を所定のＮ倍（Ｎ＞１）流す（すなわち、有機発光素子２４が１垂直走査期間から１水平走査期間が減算された期間にわたって表示される際に流れる電流のＮ倍を流す）ようにし、輝度が増加する分点灯時間を従来の１／Ｎ倍とすることで所定輝度を出すようにした。
【００８４】
図１５にソースドライバ１の１列分の出力部の構成と対応する１画素分の回路構成を示した。ソース信号線２１に所定電流値のＮ倍の電流を流すために、電圧源５５もしくは抵抗５３により低電流源に流れる電流をＮ倍とし、トランジスタ５１に流れる電流がＮ倍となる。これによりカレントミラーを形成するトランジスタ３４に流れる電流もＮ倍となるため、ソース信号線２１に流れる電流をＮ倍とすることができる。このようにＮ倍の電流を流すのに階調データ１３をＮ倍とするのではなく、トランジスタ３４の１つあたりに流れる電流をＮ倍とすることで、容易にＮ倍電流をソース信号線２１に出力することが可能である。
【００８５】
次に有機発光素子２４の点灯時間を１／Ｎ倍とするためにゲートドライバ２の出力波形を変更する。画素２８に注目すると、トランジスタ２２ｂは電源からの電流を制御する駆動用トランジスタ２２ａの電流を有機発光素子２４に流すかどうかを選択するスイッチであるため、トランジスタ２２ｂの導通時間を１／Ｎ倍とすれば、点灯時間が１／Ｎ倍となる。そこで図１６に示すようにゲート信号線２６の波形を図１６（ａ）から図１６（ｂ）のように変更し、導通期間を１６１の期間（すなわち有機発光素子２４の１垂直走査期間（１フレーム）中の表示時間）から、１６２の期間（すなわち１垂直走査期間から１水平走査期間が減算された期間の１／Ｎ倍）に変更することで点灯時間を１／Ｎ倍とした。
【００８６】
ソース信号線２１に流す電流値を多くすることで電源から流れる電流を制御するトランジスタ２２ａに流れる電流も多くなり、トランジスタ２２ａの見かけの抵抗値が下がる。これにより電源からトランジスタ２２ａを通して電流を供給する際に、ソース信号線２１の浮遊容量２９とトランジスタ２２ａの見かけの抵抗による波形なまりは時定数が小さくなることにより減少する。これにより全ての階調において、波形が所定電流値にまで変化するまでの時間が短くなる。
【００８７】
なお、この方法は電流発生部１４の構成が低電流源とカレントミラーによってできたもの以外でも、図３、図４の構成でも実現可能である。トランジスタ３４のゲート電位を変化させればＮ倍電流出力を実現できるためである。
【００８８】
また、上記の説明において、有機発光素子２４表示時間が、１垂直走査期間から１水平走査期間内の第１の所定の期間が減算された期間であるときは、この期間を１／Ｎ倍（Ｎ＞１）とし、流れる電流をＮ倍としてもよい。
【００８９】
また表示部の画素構成もカレントコピア構成ばかりでなく、カレントミラー構成でも実現可能である。図１７において、有機発光素子８４の点灯時間を１／Ｎ倍できるようにスイッチ８２ｂの導通時間をゲート信号線８７により制御すればよいからである。
【００９０】
以上のように本実施の形態の駆動用回路によれば、電流出力型の半導体回路において、所定の電流値に変化するまでに時間がかかる低階調領域においても黒電圧を発生する電圧発生部を必要とせずに、短期間に電流を所定値に変化させることができる。
【００９１】
なお、以上までの説明では、本発明の駆動用回路、表示装置を構成するトランジスタは、ｎ型ＭＯＳトランジスタとして図示、説明してきたが、ｐ型ＭＯＳトランジスタであってもよい。図１９に、図１５に示す表示装置をｐ型ＭＯＳトランジスタで構成した場合の例を示す。また図２０に示す表示装置は、図１９に示す表示装置において、画素回路としてカレントミラー型のものが使用された例を示す。また図２１に、図４に示す駆動用回路を、図２２に、図３に示す駆動用回路を、図２３に、図３に示す駆動用回路を、それぞれｐ型ＭＯＳトランジスタで構成した場合の例を示す。
【００９２】
また、以上までの説明において、各図に示す電流発生部の構成は、一例として階調データが４ビット、１６階調の場合で説明を行なったが、任意のビット数でも同様に実現可能である。その場合は、ビットの重みに対応した数のトランジスタとスイッチを用意すれば実現可能であるし、また、例えば図６に記載の回路においては、デジタルアナログ変換部６１の入力ビット数を増減させればよい。
【００９３】
また、以上までの説明において、各階調データが各所定値以上の場合は、電流出力を１水平期間内行なう、として説明してきたが、電流出力が１水平期間内の適当な期間（第１の所定期間）内に行なわれてもよい。また、各階調データが各所定値より小さい場合は、上記第１の所定期間内の第２の所定期間（１〜３μｓｅｃ）内に各所定の電圧出力が行なわれ、その後第１の所定の期間の終了時点まで電流出力が行なわれてもよい。その場合は、第２の所定期間は、第１の所定期間の終了時点を含まない。また、第２の所定期間は第１の所定期間の開始時点を含まなくてもよい。すなわち、電圧出力が第１の所定期間内の適当な期間で行なわれ、その後電流出力によりトランジスタ２２ａに流れる電流を第１の所定期間内に変化させることができれば、上記と同様の効果を得ることができる。
【００９４】
また、以上までの説明では、第１の所定期間の開始時点からは電圧が出力され、その後電流が出力されるとして説明してきたが、電圧が出力されると同時に電流が出力されていてもよい。その場合も、第１の所定期間の終了時点までに電圧出力が終了していれば、上記と同様の効果を得ることができる。
【００９５】
また、以上までの説明では、各所定の電圧は、各階調データのうちゼロ階調データに相当する電圧（すなわち黒電圧）であるとして説明してきたが、各所定の電圧は、黒電圧に近い電圧であってもよい。その場合は、電圧を出力後、電流を出力している間に画素の階調表示に遅れが生じない程度の電圧が出力されれば上記と同様の効果を得ることができる。
【００９６】
また、以上までの説明では、各所定の電圧は、各階調データのうちゼロ階調データに相当する電圧であるとして説明してきたが、各所定の電圧は、ゼロ階調に相当するものではなく、各階調データのうち最も低い階調データに相当する電圧であってもよい。その場合も上記と同様の効果を得ることができる。
【００９７】
また、以上の発明においてトランジスタはＭＯＳトランジスタとして説明を行なったがＭＩＳトランジスタやバイポーラトランジスタでも同様に適用可能である。
【００９８】
またトランジスタは結晶シリコン、低温ポリシリコン、高温ポリシリコン、アモルファスシリコン、ガリウム砒素化合物などどの材質でも本発明を適用可能である。
【００９９】
表示素子として、有機発光素子で説明を行なったが、無機エレクトロルミネッセンス素子、発光ダイオードなど電流と輝度が比例関係となる表示素子ならどのような素子を用いても実施可能である。
【０１００】
【発明の効果】
本発明によれば、低階調時においても、階調表示に遅れを生じない画素回路の駆動方法、駆動用回路、表示装置を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の一実施の形態による電流出力部及び電圧出力部の構成を示した図である。
【図２】図２は、ソース信号線に流れる電流に応じて階調表示を行なう表示装置の画素構成の１例を示した図である。
【図３】図３は、図１の構成において、カレントミラー構成により電流発生部を形成した場合の図である。
【図４】図４は、図１の構成において、低電流源となるトランジスタのゲート信号線に電圧を印加することで電流を調整できるようにした図である。
【図５】図５は、図１の構成において、カレントミラー構成により電流発生部を形成し、電流出力を行なうトランジスタとカレントミラーを構成するトランジスタの電流入力を低電流源で行なった場合の図である。
【図６】図６は、図１の構成において、電流発生部を階調に応じてトランジスタのゲート信号線電位を変えることで階調に応じた電流出力を出せる構成とした図である。
【図７】図７は、図３の構成の電流発生部を用いて複数の列に同一の電流値を出力できるようにしたときの電流発生部の構成を示した図である。
【図８】図８は、ソース信号線に流れる電流に応じて階調表示を行なう表示装置の画素構成の１例を示した図である。
【図９】図９は、表示色の異なる複数列の場合に階調に応じた電流出力と、黒電圧を印加できるようにした図である。
【図１０】図１０は、有機発光素子の表示色ごとの輝度−電流特性の例を示した図である。
【図１１】図１１は、ある水平走査期間内での、電流出力と電圧出力のタイミングを示した図である。
【図１２】図１２は、図９の構成において、電圧発生部の電圧出力を１系統にした場合の図である。
【図１３】図１３は、図４の構成の電流発生部を用いて複数の列に同一の電流値を出力できるようにしたときの電流発生部の構成を示した図である。
【図１４】図１４は、図５の構成の電流発生部を用いて複数の列に同一の電流値を出力できるようにしたときの電流発生部の構成を示した図である。
【図１５】図１５は、カレントコピア構成の画素及び１列分のソースドライバ出力部の構成を示した図である。
【図１６】図１６は、図１５の構成における１フレーム内でのゲート信号線波形を示した図である。
【図１７】図１７は、カレントミラー構成の画素及び１列分のソースドライバ出力部の構成を示した図である。
【図１８】図１８は、本発明の一実施の形態の駆動用回路の動作を説明する図である。
【図１９】図１９は、本発明の一実施の形態の表示装置をｐ型ＭＯＳトランジスタで構成した一例を示す図である。
【図２０】図２０は、本発明の一実施の形態の表示装置をｐ型ＭＯＳトランジスタで構成した一例を示す図である。
【図２１】図２１は、本発明の一実施の形態の駆動回路をｐ型ＭＯＳトランジスタで構成した一例を示す図である。
【図２２】図２２は、本発明の一実施の形態の駆動回路をｐ型ＭＯＳトランジスタで構成した一例を示す図である。
【図２３】図２３は、本発明の一実施の形態の駆動回路をｐ型ＭＯＳトランジスタで構成した一例を示す図である。
【図２４】図２４は、従来技術の駆動回路の構成を示す図である。
【図２５】図２５は、従来の表示装置の構成を示す図である。
【符号の説明】
１　　　ソースドライバ
２　　　ゲートドライバ
１１、８１　電圧発生部
１２　電圧出力制御部
１３　階調データ
１４　電流発生部
１５　電流出力制御部
１６、１７　スイッチ
１８　出力信号線
２１ａ　　ソース信号線
２２ａ〜ｅ　　トランジスタ
２３　　　コンデンサ
２４　　　有機発光素子
２５、２６　　信号線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a driving method, a driving circuit, and a display device for outputting a current for driving a pixel circuit such as an organic electroluminescent device that performs a gray scale display by a current amount.
[0002]
[Prior art]
The organic light-emitting element is a self-luminous element, and thus does not require a backlight required for a liquid crystal display device, and is expected as a next-generation display device because of its advantages such as a wide viewing angle.
[0003]
As in the case of organic light-emitting devices, the luminous intensity of the device is not proportional to the electric field applied to the device, and the luminous intensity of the device is proportional to the current density flowing through the device. In contrast to the variation in the signal value, the variation in the light emission intensity can be reduced by performing gradation display by current control.
[0004]
FIG. 24 shows a block configuration of a driving circuit for outputting a current, which is used in a conventional display device for performing a gray scale display by a current amount. In the conventional driving circuit, the current generator 114 generates a current in accordance with the input grayscale data, and supplies the current to an output 118 connected to the source signal line 21a at a predetermined timing. If the grayscale data is different, the current generator 114 generates a current corresponding to the different grayscale data and outputs the same to the output 118 similarly.
[0005]
FIG. 25 illustrates an example of a display device in which a source driver including such a driving circuit is configured using 101. In order to display the organic light emitting element 24 of each pixel 28 shown in FIG. 25, the transistors 22c and 22d are turned on by the signal line 25 within one horizontal scanning period, and the power supply 27 supplies the transistor 22a and the source signal line 21a via the transistor 22a and the source signal line 21a. The current (I3) is drawn into the source driver 101. FIG. 18A shows an equivalent circuit around the transistor 22a in this state. In FIG. 18A, the source driver 101 is shown as a current source 125.
[0006]
At this time, gradation display is performed according to the magnitude of the current amount. Charge corresponding to a gate voltage corresponding to a drain current of the transistor 22a is stored in the capacitor 23. That is, when a current flows through the transistor 22a by being drawn by the current source 125, when a current I3 flows, a voltage V3 determined from the VI characteristic between the source and the drain of the transistor 22a shown in FIG. The electric charge corresponding to the voltage V3 is stored in the capacitor 23.
[0007]
Thereafter, the transistor 22b is turned on by the signal line 26, the transistors 22c and 22d are turned off by the signal line 25, and a current I3 according to the charge of the capacitor 23 flows from the power supply 27 to the organic light emitting element 24 via the transistor 22a. .
[0008]
[Problems to be solved by the invention]
However, in a display device using a conventional driving circuit, the current flowing through the source signal line 21a gradually changes due to the product of the floating capacitance 29a of the source signal line 21a and the resistance between the source and drain of the transistor 22a. Therefore, when the value of the floating capacitance 29a and the resistance value increase, the current may not change to a predetermined value within one horizontal scanning period.
[0009]
For example, consider a case where the current source 125 is controlled to change the current flowing through the transistor 22a from I3 to I1 shown in FIG. According to the characteristics of the transistor 22a in FIG. 18B, the resistance between the source and the drain of the transistor 22a is larger when the current I1 flows than when the current I3 flows.
[0010]
As described above, as the current flowing through the source signal line 21a becomes smaller (lower gradation), the resistance between the source and the drain of the transistor 22a becomes larger. The time constant when the current changes from I3 to I1 is represented by the product of the resistance of the path and the stray capacitance 29a. Therefore, the change takes longer as the current decreases. Depending on the diode characteristics of the transistor 22a and the capacitance of the stray capacitance 29a of the source signal line 21a, for example, it takes 50 μs to change the current flowing through the source signal line 21a to 1 μA. It takes 250 μs.
[0011]
The value of the current flowing through the source signal line 21a is supplied from the power supply 27 to the source signal line 21a via the transistor 22a, and the charge of the floating capacitor 29a is changed to change the voltage of the source signal line 21a. The current flowing through 22a (= current flowing through source signal line 21a) changes. Since the amount of supplied electric charge is small in a region where the current is small, the voltage change of the source signal line 21a is delayed, and as a result, the change of the current value is also delayed.
[0012]
As a result, the horizontal scanning period cannot be shortened, and there is a problem that flicker occurs due to a decrease in the frame frequency depending on the number of display rows.
[0013]
In view of the above problems, it is an object of the present invention to provide a driving method, a driving circuit, and a display device of a pixel circuit which do not cause a delay in gradation display even at a low gradation.
[0014]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a driving method for driving a pixel circuit for performing a gray scale display by a current amount by a current output, wherein the first gray scale data is equal to or more than a first predetermined value. In the case, the current output is performed for a first predetermined period within one horizontal period, and when the first gradation data is smaller than the first predetermined value, a second predetermined period during the first predetermined period is set. A driving method for outputting a first predetermined voltage instead of or simultaneously with the current output during a period.
[0015]
According to a second aspect of the present invention, there is provided a driving circuit for driving a pixel circuit that performs gradation display by a current amount by a current output, wherein the first voltage generating section generates a first predetermined voltage; A first current generator for generating a current corresponding to the grayscale data, wherein when the first grayscale data is equal to or greater than a first predetermined value, the first current generator generates the current from the first current generator. If the first gradation data is output for a first predetermined period within one horizontal period and the first gradation data is smaller than the first predetermined value, the first predetermined voltage is output from the first voltage generator to the first predetermined period. A drive circuit for outputting the first predetermined voltage instead of or simultaneously with the current output during a second predetermined period within one predetermined period.
[0016]
According to a third aspect of the present invention, there is provided a driving circuit for driving a pixel circuit which performs gradation display by a current amount by a current output, wherein the second predetermined voltage, the third predetermined voltage, and the fourth predetermined voltage A second voltage generator for generating at least one of the voltages, a second current generator for generating a current corresponding to the second grayscale data, and a second current generator for generating a current corresponding to the third grayscale data A third current generating section for generating a current; and a fourth current generating section for generating a current corresponding to the fourth gradation data, wherein the second gradation data is equal to or more than a second predetermined value. In this case, a current corresponding to the second grayscale data is output from the second current generator for a first predetermined period within one horizontal period, and the third grayscale data is output as a third predetermined value. In the case described above, the current corresponding to the third grayscale data is output from the third current generator in the first horizontal period. Is output for a predetermined period of time, and when the fourth grayscale data is equal to or greater than a fourth predetermined value, a current corresponding to the fourth grayscale data is output from the fourth current generating unit in the first horizontal period. 1 is output for a predetermined period, and when the second gradation data is smaller than the second predetermined value, the second predetermined voltage is within a second predetermined period of the first predetermined period. If the second predetermined voltage is output instead of the second current output or simultaneously with the second current output, and the third gradation data is smaller than the third predetermined value, In the second predetermined period of the first predetermined period, the third predetermined voltage is used instead of the third current output or simultaneously with the third current output. Output, and when the fourth gradation data is smaller than the fourth predetermined value, the fourth gradation data The second predetermined voltage is output instead of the fourth current output or simultaneously with the fourth current output within a second predetermined period of the first predetermined period. It is a driving circuit.
[0017]
According to a fourth aspect of the present invention, in the driving circuit according to the second aspect, the first predetermined voltage is a voltage corresponding to the lowest first gradation data among the first gradation data. is there.
[0018]
A fifth aspect of the present invention is the drive circuit according to the fourth aspect of the present invention, wherein the first predetermined voltage is a voltage corresponding to zero gradation data of the first gradation data.
[0019]
In a sixth aspect of the present invention, the second predetermined voltage is a voltage corresponding to the lowest second gradation data among the second gradation data, and the third predetermined voltage is A voltage corresponding to the lowest third gradation data among the third gradation data, wherein the fourth predetermined voltage is the voltage corresponding to the lowest fourth gradation data among the fourth gradation data. 9 is a driving circuit according to a third embodiment of the present invention, which has a corresponding voltage.
[0020]
A seventh aspect of the present invention is the driving circuit according to any one of the second to sixth aspects of the present invention, wherein the second predetermined period does not include the end point of the first predetermined period.
[0021]
An eighth aspect of the present invention is the driving circuit according to any one of the second to seventh aspects of the present invention, wherein the second predetermined period includes a start point of the first predetermined period.
[0022]
According to a ninth aspect of the present invention, a first switch connected between an output side of the voltage generation unit and a source signal line of the pixel circuit, and grayscale data are input, and the first switch is connected to the first switch in accordance with the grayscale data. A voltage output control unit for controlling the operation of the first switch; a second switch connected between an output side of the current generation unit and a source signal line of the pixel circuit; and an operation of the second switch And a current output control unit for controlling the driving circuit according to any one of the second to eighth aspects of the present invention.
[0023]
According to a tenth aspect of the present invention, there is provided a driving circuit for driving a pixel circuit that performs a gray scale display by a current amount with a current output, including a current generating unit that generates a current corresponding to the gray scale data, and is used for the pixel circuit. A display time of one display element during one vertical scanning period is 1 / N times (N> 1) a period obtained by subtracting a first predetermined period within one horizontal scanning period from one vertical scanning period; The current output from the current generator is N times as large as the current flowing when the display element is displayed for a period obtained by subtracting a first predetermined period in one horizontal scanning period from one vertical scanning period. Which is a driving circuit.
[0024]
An eleventh aspect of the present invention is the driving circuit according to any one of the second to tenth aspects, wherein the first predetermined period is one horizontal scanning period.
[0025]
According to a twelfth aspect of the present invention, there is provided a source driver including the driving circuit according to any one of the second to eleventh aspects, a source signal line connected to the source driver, a first control signal and a second control signal. A gate driver for outputting a control signal, a first control line connected to the gate driver and transmitting the first control signal, and a first control line connected to the gate driver and transmitting the second control signal A second control line and a plurality of pixel circuits corresponding to the pixels, the pixel circuit comprising: a display element having one end grounded; and a first power supply having a drain connected to a power supply. A second transistor whose source side is connected to the other end of the display element, a third transistor whose drain side is connected to the drain side of the second transistor, A fourth transistor having a source connected to the drain of the transistor, a capacitor having one end connected to the gate of the first transistor, and the other end connected to the drain of the first transistor; A source side of the first transistor is connected to a drain side of the second transistor, a gate side of the second transistor is connected to the second control line, and the third transistor A gate side of the transistor is connected to the first control line, a source side of the third transistor is connected to the source signal line, and a gate side of the fourth transistor is connected to the first control line. The fourth transistor is a display device, wherein a drain side of the fourth transistor is connected to a gate side of the first transistor.
[0026]
According to a thirteenth aspect of the present invention, there is provided a source driver including the driving circuit according to any one of the second to eleventh aspects of the present invention, a source signal line connected to the source driver, a third control signal, A gate driver for outputting a control signal and a fifth control signal, a third control line connected to the gate driver and transmitting the third control signal, and a third control line connected to the gate driver; A display comprising: a fourth control line to which a fourth control signal is transmitted; a fifth control line connected to the gate driver, to which the fifth control signal is transmitted; and a plurality of pixel circuits corresponding to the pixels. The pixel circuit includes a display element having one end grounded, a first transistor having a drain connected to a power supply, and a second transistor having a source connected to the other end of the display element. Transistor A third transistor having a source connected to the source signal line, a fourth transistor having a source connected to the drain of the third transistor, and a source having a source connected to the drain of the third transistor; A fifth transistor connected to the first transistor; a capacitor having one end connected to the gate side of the first transistor and the other end connected to the drain side of the first transistor; The source of the transistor is connected to the drain of the second transistor, the gate of the second transistor is connected to the fifth control line, and the gate of the third transistor is connected to the third transistor. Connected to a control line, the gate side of the fourth transistor is connected to the fourth control line, and the drain side of the fourth transistor is connected The gate side of the first transistor is connected to the gate side of the fifth transistor, the gate side of the fifth transistor is connected to the gate side of the first transistor, and the drain side of the fifth transistor is connected to the first transistor. A display device connected to the drain side.
[0027]
The fourteenth invention is the display device according to the twelfth or thirteenth invention, wherein the display element is an organic light emitting element.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
FIG. 1 shows a configuration of a driving circuit according to Embodiment 1 of the present invention. Hereinafter, the configuration and operation of the driving circuit according to the present embodiment will be described with reference to FIGS.
[0029]
The driving circuit shown in FIG. 1 generates a current according to grayscale data 13 which is an example of first grayscale data of the present invention, which is an example of the first predetermined voltage of the present invention. And a voltage generator as an example of a first voltage generator of the present invention that generates a voltage corresponding to zero gradation (hereinafter referred to as a black voltage). 11, a voltage output control unit 12 for controlling an output from the voltage generation unit 11 in accordance with the grayscale data 13, and a second embodiment of the present invention for turning on and off the output from the voltage generation unit 11 under the control of the voltage control unit 12. A switch 16 as an example of the first switch, a current output control unit 15 for controlling the output from the current generation unit 14, and a switch for turning on and off the output from the current generation unit 14 under the control of the current output control unit 15. FIG. 3 is an example of a second switch of the present invention. And a switch 17.
[0030]
FIG. 2 shows an example of a display device configured using the source driver 1 having such a driving circuit.
[0031]
The display device shown in FIG. 2 includes a signal line 25 which is an example of a first control line of the present invention for outputting a first control signal, and a second control of the present invention for outputting a second control signal. The display device includes a gate driver 2 having a signal line 26 which is an example of a line, and a plurality of pixel circuits corresponding to pixels.
[0032]
Here, the configuration of the pixel circuit 28a among the plurality of pixel circuits will be described. Other pixel circuits have the same configuration. The pixel circuit 28a includes an organic light-emitting element 24 which is an example of a display element of the present invention having one end grounded, a transistor 22a which is an example of a first transistor of the present invention having a drain connected to a power supply 27, and An example of the second transistor of the present invention in which the source side is connected to the other end of the organic light emitting element 24, and an example of the third transistor of the present invention in which the drain side is connected to the drain side of the transistor 22b , A transistor 22d, which is an example of a fourth transistor of the present invention, having a source connected to the drain of the transistor b, and one end connected to the gate of the transistor 22a, and the drain of the transistor 22a. And a capacitor 23 connected to the other end.
[0033]
The source of the transistor 22a is connected to the drain of the transistor 22b, the gate of the transistor 22b is connected to the signal line 26, the gate of the transistor 22c is connected to the signal line 25, and the source of the transistor 22c is connected. The side is connected to the source signal line 21a, the gate side of the transistor 22d is connected to the signal line 25, and the drain side of the transistor 22d is connected to the gate side of the transistor 22a.
[0034]
A current corresponding to the gradation data 13 is output from the current generator 14. The control unit 12 detects one horizontal scanning period and sets a conduction period of the switch 16 by a clock, a counter, and the like in order to perform voltage application for the first one to three microseconds within one horizontal scanning period and then output a current. Although the switch 17 may be always in the conductive state, it is preferable that the switch 17 be in the non-conductive state during the conductive period of the switch 16. FIG. 11 shows the operation of the switches 16 and 17 within one horizontal scanning period.
[0035]
In order to display the organic light emitting element 24 of each pixel in FIG. 2, the transistors 22c and 22d are turned on by the signal line 25 within one horizontal scanning period, and the source is supplied from the power supply 27 via the transistor 22a and the source signal line 21a. The driver 1 draws the current (I1). At this time, gradation display is performed according to the magnitude of the current amount. Charge corresponding to a gate voltage corresponding to a drain current of the transistor 22a is stored in the capacitor 23.
[0036]
Thereafter, the transistor 22b is turned on by the signal line 26, the transistors 22c and 22d are turned off by the signal line 25, and a current corresponding to the charge of the capacitor 23 flows from the power supply 27 to the organic light emitting element 24 via the transistor 22a.
[0037]
At this time, in order to speed up the change in the value of the current flowing through the organic light emitting element 24, if a voltage corresponding to a predetermined source current value is applied to the source signal line 21a, the gate potential of the transistor 22a is also reduced by the floating capacitance of the source signal line 21a. And the wiring constant. As a result, the transistor 22a changes so that a predetermined current flows to the source signal line 21a.
[0038]
Since the wiring resistance is much smaller than the resistance between the source and the drain of the transistor 22a, the change becomes very fast. It changes in about 1 to 3 μsec.
[0039]
However, a source voltage for flowing a predetermined current value to the source signal line 21a changes due to a variation in current-voltage characteristics of the transistor 22a. Therefore, in order to compensate for a deviation from the predetermined current value, a current source for flowing the predetermined current value is connected to the source signal line 21a, and the current value flowing to the source signal line 21a is changed to the predetermined current value.
[0040]
In order to realize this, each output unit of the source driver 1 is configured as shown in FIG. 1, and first outputs a black voltage to the source signal line 21a, and then outputs a current corresponding to the gradation data 13. .
[0041]
A current generator 14 that generates a current corresponding to the grayscale data 13 is output to 18, and a current corresponding to the grayscale flows through the source signal line 21. On the other hand, in order to apply a black voltage to the source signal line 21, the voltage generator 11 can be output to 18 via the switch 16.
[0042]
In the method of applying a current corresponding to the gray scale after applying a voltage corresponding to the gray scale, a plurality of voltage sources and a plurality of current sources are required, so that the circuit scale is increased.
[0043]
The change in the current value is such that the apparent resistance of the transistor 22a is smaller in the high gradation display than in the low gradation display, so that the waveform change speed becomes faster as the gradation increases. Therefore, a voltage corresponding to black which is difficult to write is applied, and then a predetermined current value is applied to the source signal line to display a predetermined gradation.
[0044]
As described above, the application of the black voltage at the beginning of the horizontal scanning period facilitates the display of the low gray scale. However, in the above operation, in the high gray scale display, once the black display state is established, the high gray scale display is performed. Therefore, there is a possibility that the horizontal scanning period ends before changing to a high gradation. In the case where high gray scale display is performed over two or more horizontal scanning periods (for example, gray scale A and gray scale B are different from gray scale indicating black), when a black voltage is applied, the state of the source signal line is black. → gradation A → black → gradation B On the other hand, when the black voltage is not applied, the state of the source signal line changes from gradation A to gradation B. Compared with black → gradation B, gradation A → gradation B has a smaller change amount and can be changed faster.
[0045]
Therefore, the control of the switch 16 for applying the voltage generator 11 to the output 18 can be changed according to the display gradation. Specifically, no voltage is applied during high gradation display.
[0046]
For this purpose, the gradation data 13 is input to the voltage output control unit 12 that controls the switch 16, and the output of the voltage output control unit 12 can be changed according to the value of the gradation data 13.
[0047]
For example, in the case of performing 64-gradation display (gradation zero is black and gradation 63 is white), when the switch 16 is non-conductive for one horizontal scanning period, the gradation is from gradation 4 to gradation 63. The first predetermined value of the gradation data 13 is 4, and when the gradation becomes 3 or less, 1 to 3 μsec which is an example of the second predetermined period of the present invention including the start time of one horizontal scanning period. The voltage controller 12 is controlled so that the voltage of the voltage generator 11 is output to 18 only. Further, when the first predetermined value is 1 (that is, when the gradation 1 to the gradation 63 are white), only when the gradation is zero, only 1 to 3 μsec including the start time of one horizontal scanning period is included. The voltage output controller 12 is controlled so that the voltage of the voltage generator 11 is output to 18. Then, after the voltage is output, the current output control unit 15 is controlled so that the current corresponding to the gradation data 13 is output from the current generation unit 14 in a period including the end point of one horizontal period.
[0048]
3 to 7 show examples of the configuration of the current generator. Here, as an example, the case where the grayscale data is 4 bits and 16 grayscales will be described.
[0049]
Reference numeral 34 in FIG. 3 denotes a transistor serving as a current source, through which a current flows according to the gate voltage. A switch 33 is connected between the output 18 and the transistor 34. By changing the number of transistors connected to the switch 33 according to the weight of the data bit, a current corresponding to the data is output to 18. One transistor is connected to the least significant bit, two transistors are connected to the next most significant bit, four transistors are connected to the next most significant bit, and eight transistors are connected to the most significant bit. By turning on and off the switch 33 in accordance with the gradation data 13, the number of transistors connected to the output changes in accordance with the gradation data 13, and gradation display is performed.
[0050]
The adjustment of the step width per gradation is performed by changing the variable resistor 36. The transistor 35 and the transistor 34 have a current mirror configuration, and a current according to a mirror ratio with respect to a current flowing through the transistor 35 flows through the transistor 34. When the value of the variable resistor 36 changes, the current flowing through the transistor 35 changes, so that the amount of current increase per gradation can be changed.
[0051]
FIG. 4 similarly performs gradation display by the number of transistors connected to the output, but differs from FIG. 3 in that the voltage of the transistor 34 that determines the step width per gradation is directly controlled by the voltage source 41. It is the point which was made.
[0052]
FIG. 5 shows a configuration in which a constant current circuit is connected in place of the variable resistor 36 in FIG. The current flowing through the transistor 51 is determined by the voltage value of the voltage source 55 and the resistor 53. The method of changing the current value according to the gradation is the same as in FIGS.
[0053]
FIG. 6 shows a gray scale display by changing the current flowing to the output 18 according to the gate voltage of the transistor 63. The gate voltage changes according to the gradation data 13. The gray-scale data 13 is converted into an analog signal by the digital-to-analog converter 61, and this signal is input to the gate voltage of the transistor 63, thereby changing the current.
[0054]
In response to the current output corresponding to the gray scale generated in FIGS. 3 to 6, a black voltage is generated by the voltage generator 11, and the switch 16 is controlled according to the gray scale data 13 and the time of one horizontal scanning period. Thus, the present invention can be realized.
[0055]
3 to 6 are diagrams for explaining the case of one output. When there are a plurality of columns, in order to output the same current at the same gray scale in all the columns, the current flowing through the transistor 34 needs to be equal in all the columns.
[0056]
FIG. 7 shows an improvement of the current generator 14 in the configuration of FIG. 3 in order to output the same current in a plurality of columns. At least one pair of current mirror units is prepared for the current flowing through the variable resistor 72, and the current is distributed to a plurality of systems by the current mirror. If necessary, a current mirror is further configured to distribute current to a plurality of systems. By connecting the gate signal lines of the distributed transistors 75 to the gate signal lines of the transistors 34 in each column, the same current output can be obtained. At this time, by arranging the transistors forming the respective current mirrors having a common gate signal line in close proximity, the current can be distributed with less variation in the mirror ratio. The configuration beyond the gate signal lines of the transistors 75b and 76c is the same as the configuration of the transistor 75a.
[0057]
In the configuration of FIG. 4, the output of the voltage source 41 is supplied to the gate signal line of the transistor 34 in each row. The difference from the configuration in FIG. 3 is that the output current per gray scale can be controlled by changing the gate voltage of the transistor 34 according to the voltage of the voltage source 41.
[0058]
FIG. 13 shows that the same current can be output over a plurality of columns. A common voltage is applied to all the gate signal lines of the transistors 34 in each column, and the voltage can be supplied by the voltage source 41. For example, the transistor 34a is in the first column, the transistor 34b is in the second column, and the transistor 34c is in the third column. According to this method, when the threshold voltage of the transistor 34 varies from transistor to transistor, the output current value differs even if all outputs have the same gradation, and there is a possibility that stripe unevenness occurs for each signal line. However, when the display is made using crystalline silicon, the difference in threshold voltage between adjacent outputs is small, and the threshold voltage changes smoothly in one direction in one chip. Does not have a streak shape, and the luminance changes smoothly from one end to the other end, so that there is no problem in display characteristics. Thus, the current generator 14 can be formed with a simple configuration.
[0059]
FIG. 5 shows that a constant current source is formed by using the operational amplifier 54, the transistor 52, and the resistor 53, and the current flowing from the constant current source flows to the transistor 34 using the current mirrors of the transistors 51 and 34 in accordance with the mirror ratio. The configuration is as described above. The current flowing through the current source is determined by the values of the voltage source 55, the resistor 53, and the power supply 56 connected to the resistor 53.
[0060]
To supply the same current over a plurality of columns, transistors 51 and 52, a resistor 53, an operational amplifier 54, and a voltage source 55 may be used instead of the transistor 71 and the variable resistor 72 having the configuration shown in FIG. Further, the gate signal line of the transistor 51 may be supplied to the transistors 34 in each column without using the transistors 73 to 75 (FIG. 14). Although the transistor 52 is a bipolar transistor, a current source can be similarly formed by using a MOS transistor.
[0061]
As the pixel circuit in the embodiment of the present invention, a pixel circuit having a configuration shown in FIG. 8 is also conceivable. That is, the pixel circuit shown in FIG. 8 includes a display element 84 having one end grounded, a transistor 82a which is an example of a first transistor of the present invention having a drain connected to a power supply, and a display element 84 other than the display element 84. A transistor 82b which is an example of a second transistor of the present invention having its source connected to an end, a transistor 82c which is an example of a third transistor of the present invention having its source connected to a source signal line 81a, and a transistor 82c A transistor 82d which is an example of a fourth transistor of the present invention having a source connected to the drain of the transistor 82d, and a transistor 82e which is an example of a fifth transistor of the present invention having a source connected to the drain of the transistor 82c. And one end of the transistor 82a is connected to the gate side of the transistor 82a. The other end on the emission side is a, a capacitor 83 connected.
[0062]
The source side of the transistor 82a is connected to the drain side of the transistor 82b, the gate side of the transistor 82b is connected to a signal line 87 which is an example of a fifth control line of the present invention, and the gate side of the transistor 82c is The gate side of the transistor 82d is connected to a signal line 86 which is an example of a fourth control line of the present invention, and the drain side of the transistor 82d is connected to a signal line 85 which is an example of a third control line of the present invention. The gate side of the transistor 82a is connected to the gate side of the transistor 82a, the gate side of the transistor 82e is connected to the gate side of the transistor 82a, and the drain side of the transistor 82e is connected to the drain side of the transistor 82a. The pixel circuit having such a configuration can provide the same effect as described above.
[0063]
As described above, according to the driving circuit of the present embodiment, in the current output type semiconductor circuit, the current at the time of the low gradation display is reduced only in the low gradation region where it takes time to change to the predetermined current value. Output a source voltage for a low gray scale display, apply a predetermined current after applying a black voltage during low gray scale display, and change the current to a predetermined value in a short period of time. Now you can change.
[0064]
(Embodiment 2)
The driving circuit according to the second embodiment relates to a driving circuit for color display.
[0065]
As a method of forming a multi-color display using organic light-emitting elements, a method of sequentially arranging elements emitting red, green, and blue light (RGB side-by-side method), a method of combining a white light-emitting element with a color filter, a method of combining a blue light-emitting element and a color conversion layer (CCM) (Proceeding of International Display Works 1997, p581-584, 1997).
[0066]
Regarding the current characteristics with respect to the luminance of the organic light emitting element, the current values for the same luminance are different as shown in FIG. In the method using a color filter, if there is a difference in the transmittance of the color filter for each color, the current value for the same luminance differs for each color. Also in the case of using the CCM, since the color conversion efficiency is different from blue to red and from blue to green, the current value for the same luminance is basically different for each color. Therefore, the light emission start current also differs for each color. In the example of FIG. 10, red, green, and blue are IR, IG, and IB, respectively.
[0067]
Therefore, the second gradation data of the present invention is referred to as red (R) gradation data, the third gradation data of the present invention is referred to as green (G) gradation data, and the fourth gradation data of the present invention is referred to. The data is blue (B). The voltage generated by the voltage generator 81 which is an example of the second voltage generator of the present invention shown in FIG. 9 is a source signal line voltage when a current required for zero gradation flows through the source signal line. The voltage is different for each color. Further, the current generator 132 which is an example of the second current generator of the present invention generates a current according to the red gradation data, and the current generator 132 which is an example of the third current generator of the present invention. 133, a current corresponding to the green gradation data is generated, and the current generator 134, which is an example of the fourth current generator of the present invention, generates a current corresponding to the blue gradation data.
[0068]
Then, different voltages are supplied from the voltage generators 81 to 91, 92 and 93 for each display color. Reference numeral 91 denotes a voltage corresponding to the source potential when the light emission start current of the red (R) light-emitting element flows, which is an example of the second predetermined voltage of the present invention (that is, the voltage corresponds to the zero gradation data of red). The same applies to 92 and 93, which correspond to the source potential at the time when the emission start current of the green (G) light emitting element flows, which is an example of the third predetermined voltage of the present invention. The voltage (that is, the voltage corresponding to the green zero gradation data, hereinafter referred to as VG) is a voltage when the light emission start current of the blue (B) light emitting element, which is an example of the fourth predetermined voltage of the present invention, flows. A voltage corresponding to the source potential (that is, a voltage corresponding to blue zero gradation data, hereinafter referred to as VB) is supplied.
[0069]
As the supplied voltage value, a light emission start current (Idark) is calculated from the current-luminance characteristics of the organic light emitting device as shown in FIG. If the pixel has a current copier configuration as shown in FIG. 2, the current-voltage characteristic of the transistor 22 a that controls the current flowing through the organic light emitting element 24 indicates that the gate voltage of the transistor 22 a when the current flows through the source signal line 21 by Idark. Is calculated, and this gate voltage is generated in the voltage generator 81.
[0070]
That is, if the red gradation data is larger than the second predetermined value, a current corresponding to the red gradation data is output from the current generator 132 for one horizontal period. VR is output from the voltage generation unit 81 for only 1 to 3 μs including the start time of one horizontal scanning period, and then the current according to the red gradation data is output from the current generation unit 132 at the end of one horizontal period. Included and output. When the green gradation data is larger than the third predetermined value, a current corresponding to the green gradation data is output from the current generator 133 for one horizontal period. When the current is smaller than the third predetermined value, VG is output from the voltage generation unit 81 for 1 to 3 μs including the start time of one horizontal scanning period, and then the current according to the green gradation data is output from the current generation unit 133 at the end of one horizontal period. Included and output. When the blue gradation data is larger than the fourth predetermined value, a current corresponding to the blue gradation data is output from the current generator 134 for one horizontal period. VB is output from the voltage generator 81 for 1 to 3 μs including the start time of one horizontal scanning period, and then the current according to the blue gradation data is output from the current generator 134 at the end time of one horizontal period. Included and output.
[0071]
The present invention can be implemented not only in the case of a current copier configuration but also in a case of a current mirror configuration as shown in FIG. The voltage generator 81 may generate the gate voltage when the current Idark flows through the transistor 82a. That is, regardless of the circuit configuration of the pixel, the voltage generator 81 may generate the gate voltage when the transistor that controls the current flowing through the organic light emitting element flows the current Idark.
[0072]
In addition to the configuration in which the voltage value is different for each display color as shown in FIG. 9, the output of the voltage output control unit 12 may be changed for each display color. For example, for each display color, the conduction time of the switch 16 is changed, or the gradation for making the switch 16 conductive is changed. This is because the time required for the current to change to the predetermined current value differs depending on the current value, and the longer the current, the shorter the time required for the change. This is because the voltage of the voltage generator 81 is applied to facilitate low gradation display.
[0073]
In the case where a multi-color display device is formed by the RGB juxtaposition method in the pixel configuration shown in FIG.
[0074]
Depending on the display characteristics of the luminescent color, low gradation display can be performed without necessarily applying a voltage.
[0075]
For example, when a multi-color display device is made of a red light emitting element (R), a green light emitting element (G), and a blue light emitting element (B) having the luminance-current characteristics shown in FIG. It can be seen that the current value must be smaller in the green light emitting element than in the red light emitting element, depending on the color.
[0076]
In a pixel configuration as shown in FIGS. 2 and 8, and in a display device in which a current flowing through an organic light emitting element changes a gate potential by a transistor current to perform gradation display, the lower the current becomes, the more the current flows through the organic light emitting element. The time required for the current flowing through the transistor for controlling the current to change to a predetermined current value increases. In particular, it takes the longest time to change to the lowest current. As a result, the current value flowing in the previous horizontal scanning period cannot be completely changed to a black gradation current value in the horizontal scanning period, and a current indicating a halfway gradation flows, so that black display is difficult.
[0077]
However, when the light emission start current is large, black display is possible even if the current flowing through the transistor is not always zero. In the case of a red light emitting element, the current only needs to be IR or less. Depending on the length of the horizontal scanning period, when performing black display, the current cannot be changed to a current lower than IG, but a current larger than IG and lower than IB may be obtained. At this time, the red and blue pixels can display black, and only the green pixels cannot display black, without applying the voltage generated by the voltage generator 81.
[0078]
Therefore, as shown in FIG. 12, an enable signal 121 may be input to the voltage output control unit 12 for each display color, and whether to apply the voltage of the voltage generation unit 11 may be selected for each display color. . In the display device of the above example, an enable signal is input to the red and blue 121a and 121c, the switch 16 is turned off in all the horizontal scanning periods regardless of the gray scale, and only the gray scale data 121b is generated. The switch 16 may be closed during a part of the horizontal scanning period when 13 indicates zero gradation. This makes it possible to select whether or not to apply a black voltage for each display color.
[0079]
In addition, this method can reduce the number of types of voltages generated by the voltage generation unit 11 when only a required display color is applied, as compared with the configuration of FIG. In the case of applying a black voltage for only one color, the number can be reduced from three to one, and in the case of applying a two-color black voltage, it can be reduced from three to two, and the circuit scale of the power supply unit can be reduced.
[0080]
As described above, according to the driving circuit of the present embodiment, in a current output type semiconductor circuit for color display, only in a low gradation region where it takes time to change to a predetermined current value, a low By outputting a source voltage corresponding to the current at the time of gray scale display, the current can be changed to a predetermined value in a short time by applying a predetermined current after applying the black voltage at the time of low gradation display, and only the current at the time of high gradation display. Can quickly change to a predetermined value.
[0081]
In the description of the present embodiment, it has been described that the second gradation data is red gradation data, the third gradation data is green, and the fourth gradation data is blue. However, the second to fourth gradation data may be data of another color. If the luminance-current characteristics of each color show the same characteristics as those in FIG. Can be.
[0082]
(Embodiment 3)
The driving circuit according to the third embodiment relates to a driving circuit that does not cause a delay in gradation display without applying a black voltage.
[0083]
When the gray level is zero due to the application of the black voltage, the time required to change to a predetermined current value is shortened. However, the time during which the current is changed does not change at the time of halftone display. Therefore, in order to shorten the change time in all the gradations other than the gradation 0, the current value to be output to the output 18 is flowed by a predetermined N times (N> 1) (that is, the organic light emitting element 24 is turned on for one vertical scanning period). N times the current that flows when the display is performed over a period in which one horizontal scanning period is subtracted flows N times), and by increasing the lighting time by 1 / N times the conventional value, a predetermined luminance is obtained. did.
[0084]
FIG. 15 shows a circuit configuration for one pixel corresponding to the configuration of the output section for one column of the source driver 1. In order to allow a current N times the predetermined current value to flow through the source signal line 21, the current flowing to the low current source by the voltage source 55 or the resistor 53 is made N times, and the current flowing to the transistor 51 becomes N times. Thus, the current flowing through the transistor 34 forming the current mirror also becomes N times, so that the current flowing through the source signal line 21 can be made N times. In this way, instead of making the grayscale data 13 N times to flow the N times current, the current flowing per one of the transistors 34 is made N times so that the N times current can be easily supplied to the source signal line. 21 can be output.
[0085]
Next, the output waveform of the gate driver 2 is changed to make the lighting time of the organic light emitting element 24 1 / N times. Paying attention to the pixel 28, the transistor 22b is a switch for selecting whether or not the current of the driving transistor 22a for controlling the current from the power supply flows to the organic light emitting element 24, so that the conduction time of the transistor 22b is reduced to 1 / N times. Then, the lighting time becomes 1 / N times. Therefore, as shown in FIG. 16, the waveform of the gate signal line 26 is changed from FIG. 16A to FIG. 16B, and the conduction period is changed to the period 161 (that is, one vertical scanning period (1 The lighting time was set to 1 / N times by changing from the display time during the frame) to a period of 162 (that is, 1 / N times a period obtained by subtracting one horizontal scanning period from one vertical scanning period).
[0086]
By increasing the current value flowing through the source signal line 21, the current flowing through the transistor 22a that controls the current flowing from the power supply also increases, and the apparent resistance value of the transistor 22a decreases. Thus, when a current is supplied from the power supply through the transistor 22a, the rounding of the waveform due to the stray capacitance 29 of the source signal line 21 and the apparent resistance of the transistor 22a is reduced due to a small time constant. This shortens the time required for the waveform to change to the predetermined current value for all gradations.
[0087]
Note that this method can also be realized by the configurations of FIGS. 3 and 4 other than the configuration of the current generator 14 other than the configuration made by the low current source and the current mirror. This is because an N-fold current output can be realized by changing the gate potential of the transistor 34.
[0088]
In the above description, when the display time of the organic light emitting element 24 is a period obtained by subtracting the first predetermined period in one horizontal scanning period from one vertical scanning period, this period is multiplied by 1 / N ( N> 1), and the flowing current may be N times.
[0089]
The pixel configuration of the display unit can be realized not only with the current copier configuration but also with a current mirror configuration. In FIG. 17, the conduction time of the switch 82b may be controlled by the gate signal line 87 so that the lighting time of the organic light emitting element 84 can be increased by 1 / N.
[0090]
As described above, according to the driving circuit of the present embodiment, in the current output type semiconductor circuit, the voltage generation unit that generates the black voltage even in the low gradation region where it takes time to change to the predetermined current value The current can be changed to the predetermined value in a short period of time without the need for
[0091]
In the above description, the transistors constituting the driving circuit and the display device of the present invention have been illustrated and described as n-type MOS transistors, but may be p-type MOS transistors. FIG. 19 illustrates an example in which the display device illustrated in FIG. 15 is configured using p-type MOS transistors. 20 illustrates an example in which a current mirror type pixel circuit is used as the pixel circuit in the display device illustrated in FIG. Further, FIG. 21 shows a case where the driving circuit shown in FIG. 4 is used, FIG. 22 shows a case where the driving circuit shown in FIG. 3 is used, and FIG. 23 shows a case where the driving circuit shown in FIG. Here is an example.
[0092]
Further, in the above description, the configuration of the current generating unit shown in each drawing has been described by way of example in the case where the grayscale data is 4 bits and 16 grayscales. is there. In that case, this can be realized by preparing a number of transistors and switches corresponding to the bit weights. For example, in the circuit shown in FIG. 6, the number of input bits of the digital / analog conversion unit 61 can be increased or decreased. Just fine.
[0093]
Further, in the above description, it has been described that the current output is performed within one horizontal period when each gradation data is equal to or more than each predetermined value. (Predetermined period). When each gradation data is smaller than each predetermined value, each predetermined voltage output is performed within a second predetermined period (1 to 3 μsec) of the first predetermined period, and thereafter, during a first predetermined period. Current output may be performed until the end of the operation. In that case, the second predetermined period does not include the end point of the first predetermined period. Further, the second predetermined period may not include the start point of the first predetermined period. That is, if the voltage output is performed in an appropriate period within the first predetermined period and the current flowing through the transistor 22a can be changed within the first predetermined period by the current output, the same effect as described above can be obtained. Can be.
[0094]
In the above description, a voltage is output from the start of the first predetermined period, and then the current is output. However, the current may be output simultaneously with the output of the voltage. . Also in this case, if the voltage output is completed by the end of the first predetermined period, the same effect as described above can be obtained.
[0095]
Further, in the above description, each predetermined voltage is described as a voltage corresponding to zero gradation data (that is, a black voltage) in each gradation data, but each predetermined voltage is close to the black voltage. It may be a voltage. In this case, the same effect as described above can be obtained if a voltage is output to the extent that there is no delay in the gradation display of the pixel while the current is being output after the voltage is output.
[0096]
Further, in the above description, each predetermined voltage is described as a voltage corresponding to zero gradation data in each gradation data. However, each predetermined voltage is not equivalent to zero gradation. Alternatively, a voltage corresponding to the lowest gradation data among the gradation data may be used. In that case, the same effect as described above can be obtained.
[0097]
In the above invention, the transistor has been described as a MOS transistor. However, a MIS transistor or a bipolar transistor can be similarly applied.
[0098]
The present invention can be applied to any transistor such as crystalline silicon, low-temperature polysilicon, high-temperature polysilicon, amorphous silicon, and gallium arsenide.
[0099]
Although the description has been given of the organic light-emitting element as the display element, any display element having a proportional relationship between current and luminance, such as an inorganic electroluminescent element and a light-emitting diode, can be used.
[0100]
【The invention's effect】
According to the present invention, it is possible to provide a driving method, a driving circuit, and a display device of a pixel circuit which do not cause a delay in gradation display even at a low gradation.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a current output unit and a voltage output unit according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating an example of a pixel configuration of a display device that performs grayscale display according to a current flowing through a source signal line.
FIG. 3 is a diagram illustrating a case where a current generating unit is formed by a current mirror configuration in the configuration of FIG. 1;
FIG. 4 is a diagram in which current can be adjusted by applying a voltage to a gate signal line of a transistor serving as a low current source in the configuration of FIG. 1;
FIG. 5 is a diagram showing a case where a current generating portion is formed by a current mirror configuration in the configuration of FIG. 1, and a current output transistor and a current input of a transistor forming a current mirror are performed by a low current source; It is.
FIG. 6 is a diagram showing a configuration in which a current output corresponding to a gray scale can be output by changing a potential of a gate signal line of a transistor according to a gray scale in the configuration of FIG. 1;
FIG. 7 is a diagram showing a configuration of a current generator when the same current value can be output to a plurality of columns by using the current generator of the configuration of FIG. 3;
FIG. 8 is a diagram illustrating an example of a pixel configuration of a display device that performs gradation display according to a current flowing through a source signal line.
FIG. 9 is a diagram showing a configuration in which a current output corresponding to a gray scale and a black voltage can be applied to a plurality of columns having different display colors.
FIG. 10 is a diagram illustrating an example of a luminance-current characteristic for each display color of the organic light emitting device.
FIG. 11 is a diagram showing timings of current output and voltage output during a certain horizontal scanning period.
FIG. 12 is a diagram in a case where the voltage output of the voltage generating unit is one system in the configuration of FIG. 9;
FIG. 13 is a diagram showing a configuration of a current generator when the same current value can be output to a plurality of columns by using the current generator of the configuration of FIG. 4;
14 is a diagram showing a configuration of a current generating unit when the same current value can be output to a plurality of columns by using the current generating unit having the configuration of FIG. 5;
FIG. 15 is a diagram illustrating a configuration of a pixel having a current copier configuration and a source driver output unit for one column.
FIG. 16 is a diagram showing a gate signal line waveform within one frame in the configuration of FIG. 15;
FIG. 17 is a diagram illustrating a configuration of a pixel having a current mirror configuration and a source driver output unit for one column.
FIG. 18 is a diagram illustrating an operation of the driving circuit according to one embodiment of the present invention.
FIG. 19 is a diagram illustrating an example in which the display device according to one embodiment of the present invention is configured by p-type MOS transistors;
FIG. 20 is a diagram illustrating an example in which the display device according to one embodiment of the present invention is configured by p-type MOS transistors;
FIG. 21 is a diagram illustrating an example in which the drive circuit according to one embodiment of the present invention is configured by p-type MOS transistors;
FIG. 22 is a diagram illustrating an example in which the drive circuit according to one embodiment of the present invention is configured by p-type MOS transistors;
FIG. 23 is a diagram illustrating an example in which the drive circuit according to one embodiment of the present invention is configured by p-type MOS transistors;
FIG. 24 is a diagram illustrating a configuration of a conventional driving circuit.
FIG. 25 is a diagram illustrating a configuration of a conventional display device.
[Explanation of symbols]
1 Source driver
2 Gate driver
11, 81 Voltage generator
12 Voltage output controller
13 Gradation data
14 Current generator
15 Current output controller
16, 17 switch
18 Output signal line
21a Source signal line
22a-e transistor
23 Capacitor
24 Organic light emitting device
25, 26 signal line

Claims (14)

電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動方法において、
第１の階調データが第１の所定値以上の場合は、前記電流出力を１水平期間内の第１の所定期間行ない、
前記第１の階調データが前記第１の所定値より小さい場合は、前記第１の所定期間内の第２の所定期間内において、前記電流出力に替えて、または前記電流出力と同時に第１の所定の電圧を出力する、駆動方法。In a driving method of driving a pixel circuit that performs gradation display by a current amount with a current output,
When the first gradation data is equal to or greater than a first predetermined value, the current output is performed for a first predetermined period within one horizontal period,
When the first gradation data is smaller than the first predetermined value, the first output is replaced with the current output or simultaneously with the current output within the second predetermined period of the first predetermined period. A driving method for outputting a predetermined voltage. 電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動用回路において、
第１の所定の電圧を発生する第１の電圧発生部と、
第１の階調データに応じた電流を発生する第１の電流発生部と、を備え、
前記第１の階調データが第１の所定値以上の場合は、前記第１の電流発生部から前記電流が１水平期間内の第１の所定期間出力され、
前記第１の階調データが前記第１の所定値より小さい場合は、前記第１の電圧発生部から前記第１の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記電流出力に代えて、または前記電流出力と同時に前記第１の所定の電圧が出力される、駆動用回路。In a driving circuit that drives a pixel circuit that performs gradation display by a current amount by using a current output,
A first voltage generator that generates a first predetermined voltage;
A first current generation unit that generates a current according to the first gradation data,
When the first grayscale data is equal to or more than a first predetermined value, the current is output from the first current generation unit for a first predetermined period within one horizontal period,
When the first grayscale data is smaller than the first predetermined value, the first predetermined voltage is supplied from the first voltage generation unit within a second predetermined period of the first predetermined period. A driving circuit for outputting the first predetermined voltage instead of or simultaneously with the current output. 電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動用回路において、
第２の所定の電圧、第３の所定の電圧、および第４の所定の電圧のうちの少なくともいずれかの電圧を発生する第２の電圧発生部と、
第２の階調データに応じた電流を発生する第２の電流発生部と、
第３の階調データに応じた電流を発生する第３の電流発生部と、
第４の階調データに応じた電流を発生する第４の電流発生部と、を備え、
前記第２の階調データが第２の所定値以上の場合は、前記第２の電流発生部から前記第２の階調データに応じた電流が１水平期間内の第１の所定期間出力され、
前記第３の階調データが第３の所定値以上の場合は、前記第３の電流発生部から前記第３の階調データに応じた電流が１水平期間内の第１の所定期間出力され、
前記第４の階調データが第４の所定値以上の場合は、前記第４の電流発生部から前記第４の階調データに応じた電流が１水平期間内の第１の所定期間出力され、
前記第２の階調データが前記第２の所定値より小さい場合は、前記第２の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記第２の電流出力に代えて、または前記第２の電流出力と同時に前記第２の所定の電圧が出力され、
前記第３の階調データが前記第３の所定値より小さい場合は、前記第３の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記第３の電流出力に代えて、または前記第３の電流出力と同時に前記第２の所定の電圧が出力され、
前記第４の階調データが前記第４の所定値より小さい場合は、前記第４の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記第４の電流出力に代えて、または前記第４の電流出力と同時に前記第２の所定の電圧が出力される駆動用回路。In a driving circuit that drives a pixel circuit that performs gradation display by a current amount by using a current output,
A second voltage generator that generates at least one of a second predetermined voltage, a third predetermined voltage, and a fourth predetermined voltage;
A second current generator that generates a current according to the second grayscale data;
A third current generator that generates a current according to the third grayscale data;
A fourth current generation unit that generates a current according to the fourth grayscale data.
If the second grayscale data is equal to or greater than a second predetermined value, a current corresponding to the second grayscale data is output from the second current generator for a first predetermined period within one horizontal period. ,
When the third grayscale data is equal to or greater than a third predetermined value, a current corresponding to the third grayscale data is output from the third current generator for a first predetermined period in one horizontal period. ,
If the fourth grayscale data is equal to or greater than a fourth predetermined value, a current corresponding to the fourth grayscale data is output from the fourth current generator for a first predetermined period within one horizontal period. ,
When the second gradation data is smaller than the second predetermined value, the second predetermined voltage is applied to the second current output within a second predetermined period of the first predetermined period. Alternatively or simultaneously with the output of the second current, the second predetermined voltage is output,
When the third gradation data is smaller than the third predetermined value, the third predetermined voltage is applied to the third current output within a second predetermined period of the first predetermined period. Alternatively or simultaneously with the third current output, the second predetermined voltage is output,
When the fourth gradation data is smaller than the fourth predetermined value, the fourth predetermined voltage is applied to the fourth current output within a second predetermined period of the first predetermined period. A driving circuit that outputs the second predetermined voltage instead or simultaneously with the fourth current output. 前記第１の所定の電圧は、前記第１の階調データのうち最も低い第１の階調データに相当する電圧である、請求項２に記載の駆動用回路。The driving circuit according to claim 2, wherein the first predetermined voltage is a voltage corresponding to the lowest first gradation data among the first gradation data. 前記第１の所定の電圧は、前記第１の階調データのうちのゼロ階調データに相当する電圧である、請求項４に記載の駆動用回路。The driving circuit according to claim 4, wherein the first predetermined voltage is a voltage corresponding to zero gradation data of the first gradation data. 前記第２の所定の電圧は、前記第２の階調データのうち最も低い第２の階調データに相当する電圧であり、
前記第３の所定の電圧は、前記第３の階調データのうち最も低い第３の階調データに相当する電圧であり、
前記第４の所定の電圧は、前記第４の階調データのうち最も低い第４の階調データに相当する電圧である、請求項３に記載の駆動用回路。The second predetermined voltage is a voltage corresponding to the lowest second gradation data among the second gradation data,
The third predetermined voltage is a voltage corresponding to the lowest third gradation data among the third gradation data,
4. The driving circuit according to claim 3, wherein the fourth predetermined voltage is a voltage corresponding to the lowest fourth gradation data among the fourth gradation data. 5. 前記第２の所定期間は、前記第１の所定期間の終了時点を含まない、請求項２〜６のいずれかに記載の駆動用回路。The driving circuit according to any one of claims 2 to 6, wherein the second predetermined period does not include an end point of the first predetermined period. 前記第２の所定期間は、前記第１の所定期間の開始時点を含む、請求項２〜７のいずれかに記載の駆動用回路。The driving circuit according to any one of claims 2 to 7, wherein the second predetermined period includes a start point of the first predetermined period. 前記電圧発生部の出力側と前記画素回路のソース信号線との間に接続された第１のスイッチと、
階調データが入力され、前記階調データに応じて前記第１のスイッチの動作を制御する電圧出力制御部と、
前記電流発生部の出力側と前記画素回路のソース信号線との間に接続された第２のスイッチと、
前記第２のスイッチの動作を制御する電流出力制御部と、をさらに備える、請求項２から８のいずれかに記載の駆動用回路。A first switch connected between an output side of the voltage generation unit and a source signal line of the pixel circuit;
Grayscale data is input, and a voltage output control unit that controls the operation of the first switch according to the grayscale data;
A second switch connected between an output side of the current generation unit and a source signal line of the pixel circuit;
The driving circuit according to claim 2, further comprising: a current output control unit that controls an operation of the second switch. 電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動用回路において、
階調データに応じた電流を発生する電流発生部を備え、
画素回路に用いられる表示素子の１垂直走査期間中の表示時間が、１垂直走査期間から１水平走査期間内の第１の所定の期間が減算された期間の１／Ｎ倍（Ｎ＞１）であり、
前記電流発生部から出力される電流は、前記表示素子が１垂直走査期間から１水平走査期間内の第１の所定の期間が減算された期間にわたって表示される際に流れる電流に比べて、Ｎ倍である、駆動用回路。In a driving circuit that drives a pixel circuit that performs gradation display by a current amount by using a current output,
A current generator that generates a current corresponding to the grayscale data;
The display time of a display element used in a pixel circuit during one vertical scanning period is 1 / N times (N> 1) a period obtained by subtracting a first predetermined period within one horizontal scanning period from one vertical scanning period. And
The current output from the current generator is N compared to the current flowing when the display element is displayed over a period obtained by subtracting a first predetermined period within one vertical scanning period from one vertical scanning period. Driving circuit that is double. 前記第１の所定期間は、１水平走査期間である、請求項２〜１０のいずれかに記載の駆動用回路。The driving circuit according to claim 2, wherein the first predetermined period is one horizontal scanning period. 請求項２〜１１のいずれかに記載の駆動用回路で構成されたソースドライバと、
前記ソースドライバに接続されたソース信号線と、
第１の制御信号および第２の制御信号を出力するためのゲートドライバと、
前記ゲートドライバに接続され、前記第１の制御信号が伝達される第１制御線と、
前記ゲートドライバに接続され、前記第２の制御信号が伝達される第２制御線と、
画素に対応する複数の画素回路と、を備える表示装置であって、
前記画素回路は、
その一端が接地された表示素子と、
電源にそのドレイン側が接続された第１のトランジスタと、
前記表示素子の他端にそのソース側が接続さたれ第２のトランジスタと、
前記第２のトランジスタのドレイン側にそのドレイン側が接続された第３のトランジスタと、
前記第２のトランジスタのドレイン側にそのソース側が接続された第４のトランジスタと、
前記第１のトランジスタのゲート側にその一端が接続され、前記第１のトランジスタのドレイン側にその他端が接続されたコンデンサと、を有し、
前記第１のトランジスタのソース側は、前記第２のトランジスタのドレイン側に接続され、
前記第２のトランジスタのゲート側は、前記第２制御線に接続され、
前記第３のトランジスタのゲート側は、前記第１制御線に接続され、
前記第３のトランジスタのソース側は、前記ソース信号線に接続され、
前記第４のトランジスタのゲート側は、前記第１制御線に接続され、
前記第４のトランジスタのドレイン側は、前記第１のトランジスタのゲート側に接続される、表示装置。A source driver comprising the driving circuit according to claim 2,
A source signal line connected to the source driver,
A gate driver for outputting a first control signal and a second control signal;
A first control line connected to the gate driver, to which the first control signal is transmitted;
A second control line connected to the gate driver and to which the second control signal is transmitted;
A plurality of pixel circuits corresponding to the pixels, and a display device,
The pixel circuit includes:
A display element having one end grounded;
A first transistor having a drain connected to the power supply;
A second transistor having a source connected to the other end of the display element;
A third transistor having a drain connected to a drain of the second transistor;
A fourth transistor having a source connected to a drain of the second transistor;
A capacitor having one end connected to the gate side of the first transistor and the other end connected to the drain side of the first transistor;
A source side of the first transistor is connected to a drain side of the second transistor;
A gate side of the second transistor is connected to the second control line;
A gate side of the third transistor is connected to the first control line;
A source side of the third transistor is connected to the source signal line,
A gate side of the fourth transistor is connected to the first control line;
The display device, wherein a drain side of the fourth transistor is connected to a gate side of the first transistor. 請求項２〜１１のいずれかに記載の駆動用回路で構成されたソースドライバと、
前記ソースドライバに接続されたソース信号線と、
第３の制御信号、第４の制御信号、および第５の制御信号を出力するためのゲートドライバと、
前記ゲートドライバに接続され、前記第３の制御信号が伝達される第３制御線と、
前記ゲートドライバに接続され、前記第４の制御信号が伝達される第４制御線と、
前記ゲートドライバに接続され、前記第５の制御信号が伝達される第５制御線と、
画素に対応する複数の画素回路と、を備える表示装置であって、
前記画素回路は、
その一端が接地された表示素子と、
電源にそのドレイン側が接続された第１のトランジスタと、
前記表示素子の他端にそのソース側が接続された第２のトランジスタと、
前記ソース信号線にそのソース側が接続された第３のトランジスタと、
前記第３のトランジスタのドレイン側にそのソース側が接続された第４のトランジスタと、
前記第３のトランジスタのドレイン側にそのソース側が接続された第５のトランジスタと、
前記第１のトランジスタのゲート側にその一端が接続され、前記第１のトランジスタのドレイン側にその他端が接続されたコンデンサと、を有し、
前記第１のトランジスタのソース側は、前記第２のトランジスタのドレイン側に接続され、
前記第２のトランジスタのゲート側は、前記第５制御線に接続され、
前記第３のトランジスタのゲート側は、前記第３制御線に接続され、
前記第４のトランジスタのゲート側は、前記第４制御線に接続され、
前記第４のトランジスタのドレイン側は、前記第１のトランジスタのゲート側に接続され、
前記第５のトランジスタのゲート側は、前記第１のトランジスタのゲート側に接続され、
前記第５のトランジスタのドレイン側は、前記第１のトランジスタのドレイン側に接続される、表示装置。A source driver comprising the driving circuit according to claim 2,
A source signal line connected to the source driver,
A gate driver for outputting a third control signal, a fourth control signal, and a fifth control signal;
A third control line connected to the gate driver, to which the third control signal is transmitted;
A fourth control line connected to the gate driver, to which the fourth control signal is transmitted;
A fifth control line connected to the gate driver, to which the fifth control signal is transmitted;
A plurality of pixel circuits corresponding to the pixels, and a display device,
The pixel circuit includes:
A display element having one end grounded;
A first transistor having a drain connected to the power supply;
A second transistor having a source connected to the other end of the display element;
A third transistor having a source connected to the source signal line;
A fourth transistor having a source connected to a drain of the third transistor;
A fifth transistor having a source connected to the drain of the third transistor;
A capacitor having one end connected to the gate side of the first transistor and the other end connected to the drain side of the first transistor;
A source side of the first transistor is connected to a drain side of the second transistor;
The gate side of the second transistor is connected to the fifth control line,
A gate side of the third transistor is connected to the third control line;
A gate side of the fourth transistor is connected to the fourth control line,
A drain side of the fourth transistor is connected to a gate side of the first transistor;
A gate side of the fifth transistor is connected to a gate side of the first transistor;
The display device, wherein a drain side of the fifth transistor is connected to a drain side of the first transistor. 前記表示素子は、有機発光素子である、請求項１２または１３に記載の表示装置。14. The display device according to claim 12, wherein the display element is an organic light emitting element.
JP2002192435A 2002-07-01 2002-07-01 Driving method, driving circuit, and display device Pending JP2004037656A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002192435A JP2004037656A (en) 2002-07-01 2002-07-01 Driving method, driving circuit, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002192435A JP2004037656A (en) 2002-07-01 2002-07-01 Driving method, driving circuit, and display device

Publications (2)

Publication Number Publication Date
JP2004037656A true JP2004037656A (en) 2004-02-05
JP2004037656A5 JP2004037656A5 (en) 2007-11-29

Family

ID=31701710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002192435A Pending JP2004037656A (en) 2002-07-01 2002-07-01 Driving method, driving circuit, and display device

Country Status (1)

Country Link
JP (1) JP2004037656A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004177796A (en) * 2002-11-28 2004-06-24 Casio Comput Co Ltd Current generation and supply circuit, control method thereof, and display device including current generation and supply circuit
JP2004309924A (en) * 2003-04-09 2004-11-04 Matsushita Electric Ind Co Ltd Display device, source drive circuit, and display panel
JP2005208229A (en) * 2004-01-21 2005-08-04 Seiko Epson Corp Driving circuit, electro-optical device, driving method of electro-optical device, and electronic apparatus
JP2006133570A (en) * 2004-11-08 2006-05-25 Matsushita Electric Ind Co Ltd Current drive
WO2007037220A1 (en) * 2005-09-27 2007-04-05 Rohm Co., Ltd. D/a conversion circuit, organic el drive circuit, and organic el display device
JP2007267391A (en) * 2007-04-06 2007-10-11 Seiko Epson Corp DA converter, data line driving circuit, electro-optical device, and electronic apparatus
JP2009037083A (en) * 2007-08-03 2009-02-19 Sony Corp El display panel, wiring drive unit, and electronic equipment
JP2009188532A (en) * 2008-02-04 2009-08-20 Sanyo Electric Co Ltd Output value adjustment circuit and current value adjustment circuit
US7580011B2 (en) 2003-06-30 2009-08-25 Casio Computer Co., Ltd. Current generation supply circuit and display device
US7760161B2 (en) 2003-07-16 2010-07-20 Casio Computer Co., Ltd. Current generation supply circuit and display device
US7864167B2 (en) 2002-10-31 2011-01-04 Casio Computer Co., Ltd. Display device wherein drive currents are based on gradation currents and method for driving a display device
US8125419B2 (en) 2006-04-19 2012-02-28 Seiko Epson Corporation Electro-optical device, method for driving electro-optical device, and electronic apparatus
CN115088031A (en) * 2020-02-27 2022-09-20 京瓷株式会社 Display device
CN115938298A (en) * 2022-12-19 2023-04-07 惠科股份有限公司 Display driving circuit, array substrate and self-luminous display panel

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7864167B2 (en) 2002-10-31 2011-01-04 Casio Computer Co., Ltd. Display device wherein drive currents are based on gradation currents and method for driving a display device
JP2004177796A (en) * 2002-11-28 2004-06-24 Casio Comput Co Ltd Current generation and supply circuit, control method thereof, and display device including current generation and supply circuit
JP2004309924A (en) * 2003-04-09 2004-11-04 Matsushita Electric Ind Co Ltd Display device, source drive circuit, and display panel
US7304621B2 (en) 2003-04-09 2007-12-04 Matsushita Electric Industrial Co., Ltd. Display apparatus, source driver and display panel
US7864171B2 (en) 2003-04-09 2011-01-04 Panasonic Corporation Display apparatus, source driver and dispaly panel
US7580011B2 (en) 2003-06-30 2009-08-25 Casio Computer Co., Ltd. Current generation supply circuit and display device
US7760161B2 (en) 2003-07-16 2010-07-20 Casio Computer Co., Ltd. Current generation supply circuit and display device
JP2005208229A (en) * 2004-01-21 2005-08-04 Seiko Epson Corp Driving circuit, electro-optical device, driving method of electro-optical device, and electronic apparatus
US7489292B2 (en) 2004-01-21 2009-02-10 Seiko Epson Corporation Driving circuit, electro-optical device, method of driving the same, and electronic apparatus
JP2006133570A (en) * 2004-11-08 2006-05-25 Matsushita Electric Ind Co Ltd Current drive
WO2007037220A1 (en) * 2005-09-27 2007-04-05 Rohm Co., Ltd. D/a conversion circuit, organic el drive circuit, and organic el display device
US7629908B2 (en) * 2005-09-27 2009-12-08 Rohm Co., Ltd. D/A conversion circuit, organic EL drive circuit and organic EL display device
US8125419B2 (en) 2006-04-19 2012-02-28 Seiko Epson Corporation Electro-optical device, method for driving electro-optical device, and electronic apparatus
JP2007267391A (en) * 2007-04-06 2007-10-11 Seiko Epson Corp DA converter, data line driving circuit, electro-optical device, and electronic apparatus
JP2009037083A (en) * 2007-08-03 2009-02-19 Sony Corp El display panel, wiring drive unit, and electronic equipment
JP2009188532A (en) * 2008-02-04 2009-08-20 Sanyo Electric Co Ltd Output value adjustment circuit and current value adjustment circuit
CN115088031A (en) * 2020-02-27 2022-09-20 京瓷株式会社 Display device
CN115938298A (en) * 2022-12-19 2023-04-07 惠科股份有限公司 Display driving circuit, array substrate and self-luminous display panel
CN115938298B (en) * 2022-12-19 2023-11-17 惠科股份有限公司 Display driving circuit, array substrate and self-luminous display panel

Similar Documents

Publication Publication Date Title
US20240029686A1 (en) Systems and methods for operating pixels in a display to mitigate image flicker
KR101463651B1 (en) Organic light-emitting display device
US7256756B2 (en) Semiconductor device for driving a current load device and a current load device provided therewith
JP6309533B2 (en) Low power digital drive for active matrix displays.
US8860708B2 (en) Active matrix display drive control systems
US7358935B2 (en) Display device of digital drive type
CN104715717B (en) Organic Light Emitting Display Device
TWI503809B (en) Pixel circuit and display device
TWI438754B (en) Hybrid driver for light-emitting diode displays
JP4649332B2 (en) Current output type semiconductor circuit and display device
US20060022914A1 (en) Driving circuit and method for display panel
KR102685405B1 (en) Display device and driving method thereof
US7626565B2 (en) Display device using self-luminous elements and driving method of same
US20130208030A1 (en) Active matrix light-emitting diode display screen provided with attenuation means
KR102670814B1 (en) Display device and driving method thereof
TW202032521A (en) Image display device
JP2004037656A (en) Driving method, driving circuit, and display device
KR20030089419A (en) Image display apparatus
JP5589250B2 (en) Active matrix display device
TW202326675A (en) Pixel circuit and pixel driving apparatus
US20060290611A1 (en) Display device using self-luminous element and driving method of same
JP2006503327A (en) Active matrix organic electroluminescence display device
JP2003108065A (en) Active matrix display device and driving method thereof
JP2004341516A (en) Common anode passive matrix type organic light emitting diode (oled) display, driving circuit therefor, method for precharging same organic light emitting diode, and arrangement
CN115064129B (en) A driving circuit, a driving method, a backlight module and a display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080729