【０００１】
【発明の属する技術分野】
本発明はプリント配線基板の回路形成に関し、特に微細な回路形成を行なう際に生じる回路部分の端面のサイドエッチングの不具合を抑制することを特徴とする微細回路の形成方法に関する提案である。
【０００２】
【従来の技術】
携帯電話に代表される情報通信端末が飛躍的に使用人口と用途を拡大する中で、その情報通信端末の内部に使用されているプリント配線基板への技術的な要求も一段と高くなっている。その中でも、プリント配線基板上の配線をより高密度化することにより得られる、小型で軽量なプリント配線基板の要求が多くなり、それに伴い高密度な回路（パターン）部の要求が多くなっている。
【０００３】
プリント配線基板の高密度化は回路部の細線化技術を向上させることにより実現することが可能である。例えば、サブトラクティブ法における回路形成方法は、プリント配線基板の銅箔上に回路形成用レジストを被覆し、フォトマスクを使用することで露光、現像を行ない、その後銅箔のエッチングによって回路を作成する方法である。このサブトラクティブ法における代表的な工法としてはドライフィルムレジスト工法、及びＥＤ（電着塗装）工法が有名であり、前者は回路幅１００μｍ程度の回路形成を行なうことが可能であり、後者はより微細な回路として、回路幅５０μｍ程度の回路形成を行なうことが可能である。
【０００４】
近年では、回路部の細線化要求の背景から前記ＥＤ工法も多く使用されるようになったが、微細な回路形成を行なう場合に回路及び回路間が狭くなるほど回路形成上の不具合は起こしやすくなる。その微細な回路形成の際に生じる不具合の原因としては、回路部分端面のサイドエッチング不具合及びサイドエッチングから発生する回路部の断線の発生が多いことが問題点として挙げられる。
【０００５】
図２を用いて微細な回路形成の際に生じる回路部分の端面のサイドエッチング不具合について説明する。図２は従来の標準的なサブトラクティブ法における回路形成工程を示す概略断面説明図であり、図２（ａ）から（ｃ）では回路形成の銅箔２部分に、バフやスクラブ処理により粗化面１ｂとした後、フォトレジスト５を塗布し、露光用マスク４を用いて露光及びフォトレジストの現像を行なった工程を示している。露光及び現像後の、図２（ｄ）のエッチング工程でサイドエッチング不具合は生じる。図２（ｄ）における回路形成の際にエッチング液がフォトレジストと銅との界面７に侵入し、また、回路部の端面を過剰にエッチングすることで回路形成部分は目的とする幅よりも細くなることが度々ある。この現象をサイドエッチングによる不具合６と呼称している。更に、回路形成部分により過剰にエッチングが進行した場合、図に示したように目的とする回路幅よりも細く回路形成される。これは、回路形成部分は断線の原因となり、プリント配線基板としての機能を示さない不良製品が生じるため大きな問題点とされてきた。
【０００６】
特に、従来のＥＤ工法による回路形成の場合には、バフやスクラブのような物理研磨もしくは薬液によるソフトエッチングのような化学研磨が前処理として使用されていたが、これらの従来の回路形成前処理を使用した場合、プリント配線基板の微小なゆがみなどの問題により、バフの追従性や薬液の局部的な接触の不均一さから、プリント配線基板内の粗化状態が部分的に均一性がなくなるため、プリント配線基板間で粗化状態にばらつきが生じる。更に、バフの有する研磨目のような極部的に強く研磨されている箇所が発生するという問題があった。従来の方法は回路形成前処理においてこれらの問題が生じ、フォトレジストの密着性と濡れ性が弱い状態及び均一でない状態でプリント配線基板上に密着していたのが現状である。
【０００７】
一方、これまではサイドエッチングによる回路幅の細り、更には回路部分の過剰エッチングによる断線の不具合を抑制するために、回路幅のマスク上での補正が行なわれていた。その手法は、例えば回路形成後の回路幅で５０μｍを作成する際には、エッチング工程による回路幅の細りをあらかじめ考慮し、回路幅６０μｍ程度の露光用のマスクを使用する。すなわち、露光用のマスク上で回路幅をあらかじめ＋１０μｍ太く設計し、６０μｍとすることで、エッチング工程で回路幅が１０μｍ細くなることに対応し得、結果として回路形成後の回路幅は５０μｍとなる。
【０００８】
しかしながら、露光用のマスクを太く設計するこの手法は回路間のスペースが比較的太い場合に有効であるが、回路部分がより高密度化を必要とする背景を想定した場合には、この従来の回路形成方法は工法的に限界となる。また、この回路形成方法は回路部分の端面のサイドエッチング不具合を考慮に入れた回路形成方法であり、根本的なサイドエッチング不具合を抑制するための方法論ではない。したがって、プリント配線基板のより微細な回路形成を行なう際には、露光用のマスク上で回路幅の補正を行なうこと以外にも効果的な方法が必要である。
【０００９】
このようなプリント配線基板の微細な回路形成を行なう際に、近年ではサイドエッチング不具合を抑制する手段や回路形成用フォトレジスト密着性を向上させるための手段がいくつか公開されている。例えば、特開２００２−９４２１７公報では、回路形成用のエッチング液の噴霧に十分耐えられる強度の有機レジスト被膜を形成することで良好な導体パターンを歩留まり良く形成する方法が示されている。また、特開平１１−６８２９１号公報では、金属箔及び絶縁樹脂層の密着性を向上させる手段について検討を行ない、その結果、金属箔幅及び金属箔間隙が微細である信頼性の高いプリント配線板を製造する方法が示されている。
【００１０】
しかしながら、これらの方法論はプリント配線基板上での微細な表面凹凸を作成する手段ではなく、回路形成用のフォトレジストへの発明や回路形成金属部への発明が主たる内容であり、微細回路形成を確立するために特定の材料や資材を使用した箇所が特長的である。したがって、微細な回路形成を行なう際のサイドエッチング不具合を抑制することを目的とした、プリント配線基板の銅部分への粗化方法による効果的な手段は不透明な状態である。
【００１１】
【発明が解決しようとする課題】
本発明は以上のような背景に鑑みてなされたものであり、サイドエッチングの不具合を抑制し、回路間の絶縁不良や導通不良による不具合を生じさせない微細回路形成方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明者は上記目的を達成するために検討を重ねた。その結果、プリント配線基板の特に微細な回路形成を行なう際の前処理方法として、高圧噴射型粗化装置を使用してプリント配線基板の銅めっきもしくは銅箔表面を均一かつ微細に粗化すれば、フォトレジストをプリント配線基板に密着させる際にフォトレジストの銅めっきへの濡れ性と密着性を向上させ、回路形成時にフォトレジストの特に端面部分の剥がれやサイドエッチング不具合を抑制することができ、微細な回路形成を行なう際に回路間の絶縁不良や導通不良による不具合の発生を防止し得ることを見出して発明を完成するに至った。
【００１３】
すなわち、本発明は、回路形成用のフォトレジストをプリント配線基板に塗装する際に、基板表面の濡れ性を向上させると共に、フォトレジストと銅との密着性を向上させるために、予め高圧噴射型粗化装置を用いて、プリント配線基板の銅めっきもしくは銅箔表面を均一かつ微細に粗化することを特徴とする微細回路の形成方法により上記目的を達成したものである。
【００１４】
本発明において、プリント配線基板の微細な回路形成を行なう際の前処理としての粗化後の表面粗さ状態としては、目的とする微細回路の回路幅より低い値となる、ＪＩＳＢ０６０１−１９９４に準ずる凹凸の平均間隔（Ｓｍ）値の表面粗さ状態、就中目的とする微細回路幅の１／２以下の凹凸の平均間隔（Ｓｍ）値の表面粗さ状態とするのが、当該粗化状態の回路形成部へ回路形成用のフォトレジストを塗装する際に、フォトレジストと銅との気密性を向上させ、回路形成の際にエッチング液がフォトレジストと銅の界面に侵入することを抑制し、回路部分の端面のサイドエッチング不具合を抑制する上で、特に望ましい。
【００１５】
また、高圧噴射型粗化装置としては、特にウェットブラストが好適に用いられる。
【００１６】
また、フォトレジストの塗装方法としては、ＥＤ（電着塗装）工法を使用するのが有利である。
【００１７】
【発明の実施の形態】
本発明の実施の形態を図１を用いて説明する。図１は本発明方法による回路形成工程を示す概略断面説明図であり、まず図１（ａ）に示すように、回路形成前に高圧噴射型粗化装置（ウェットブラスト）を用い、プリント配線基板の銅箔２表面を均一かつ微細に粗化し、粗化面１ａとする。次に、図１（ｂ）に示すように、当該粗化面１ａにフォトレジスト５をＥＤ（電着工法）により塗装する。このフォトレジスト５は、上記粗化面１ａによって、銅箔２への良好な濡れ性と強い密着力にて塗布される。次に、図１（ｂ）〜（ｃ）に示すように、露光用マスク４を用いて露光及びフォトレジストの現像を行なう。次に、エッチング処理をするが、フォトレジスト５が銅箔２に十分な密着力で塗装されているので、エッチング液がフォトレジストと銅との界面７に侵入することが抑制され、回路部分のサイドエッチングが抑制される。その結果、エッチンク工程後の回路は図１（ｄ）に示されるような状態となり、回路間スペースも十分に取れているため問題は生じない。
【００１８】
本発明の回路形成方法の概要を従来方法と対比して下記表１に示す。
【００１９】
【表１】
【００２０】
本発明方法は、表１の工程▲１▼〜▲７▼の順に従って回路形成を行ない、次いでＥＤレジスト剥離、回路検査の各工程を経て完了する。
また、前記の如く、本発明方法による完成品を図１（ｄ）に、従来方法による不具合状態を図２（ｄ）に示した。
【００２１】
上記表１内の本発明方法で▲１▼バフ研磨を使用している意味を説明する。高圧噴射型表面粗化処理をプリント基板に銅めっきを行なった後の表面処理方法として使用される場合、めっき工程内の微弱な電流密度の変化などの問題により、めっき終了後にめっきの異常析出（５０〜２００μｍ程度のめっきの塊）がプリント基板の表面に生じていることがある。このような場合にはめっきの塊の大きさに応じて、高圧噴射型表面粗化処理前にバフ研磨を導入するとめっきの塊がバフ研磨により除去され、銅めっき表面の厚みの均一性が向上する。それは、高圧噴射型表面粗化処理としての効果が更に大きく示される結果となる。
【００２２】
次に、上記表１内の本発明方法における工程▲２▼及び▲４▼についてそれぞれ更に説明する。
【００２３】
工程▲２▼：高圧噴射型表面粗化処理
ＥＤレジスト塗装の前処理に従来の方法では、バフ＋スクラブ研磨を主に使用していた。しかしながら、微細回路形成を行なう際の前処理として、バフ＋スクラブ研磨を行なった場合、大きく分類すると２つの問題点が示されていた。
【００２４】
１つは、バフ＋スクラブ研磨後の表面粗さ状態である。後記試験例１にて本発明方法と従来方法の詳細な表面粗さ形状の比較を行なっているが、従来方法の標準なバフ＋スクラブ研磨後における表面粗さ形状の凹凸平均間隔を示すＳｍ値は１１０．２μｍである。これより、従来の回路形成前処理方法では、例えばＬ（回路幅）／Ｓ（回路間スペース）＝５０μｍ／５０μｍの微細な回路形成を行なう場合、回路形成する銅部分は回路幅よりも間隔の広い状態にしか粗化されておらず、その結果、バフ＋スクラブ研磨後の銅上にはＥＤレジストが濡れにくく、塗布されたＥＤレジストの密着性も低い値を示していた。したがって、微細な回路形成を行なう場合、ＥＤレジストと銅の界面にはエッチング液が侵入しやすく、回路形成終了後は図２に示すような回路細りの現象を生じさせることが度々生じていた。
【００２５】
一方、もう一つの問題点としては従来の回路形成前処理方法のバフ＋スクラブ研磨の場合、バフロールがプリント基板の表面を回転し、追従しながら研磨するため、プリント基板の有する微小なゆがみによって、研磨状態が局部的に不均一になる点である。これは、前記バフ＋スクラブ研磨以外の薬液による化学薬品を使用した化学研磨方法においても度々確認され、この不均一な研磨状態は後工程のＥＤレジスト塗布工程や回路形成工程で品質のばらつきを生じさせ、結果として良品質なプリント基板を作成する際に問題となることがあった。このような背景から微細な回路形成の前処理としては、プリント基板の微小なゆがみを問題としないタイプの研磨方法が望ましく、本発明では基板表面に研磨剤をシャワー状に吹き付ける高圧噴射型表面粗化方法に着眼した。また、当該粗化装置を使用することで表面処理後の形状が基板内で均一であり、かつ微細な凹凸があり、それは良品質な微細な回路を有するプリント配線基板を作成する際に望ましいと考えた。
【００２６】
高圧噴射型表面粗化処理の特徴は研磨剤と水と空気を十分に混合し、プラストガンと呼ばれる噴出口からエアー圧力でシャワーのようにプリント基板に吹き付ける工法である。この際、研磨剤がプリント基板の銅表面に叩き付けられて、結果として銅表面を均一にかつ微細に粗化することが可能である。また、プリント基板がコンベアにより搬送され、プリント基板に対して高圧噴射型表面粗化処理の研磨剤が垂直方向に当たるため、基板の微小なゆがみを問題視することもなく基板に研磨剤が十分に当たり、図１（ａ）のように回路形成部が粗化されることを特徴としている。
【００２７】
本発明方法での高圧噴射型表面粗化処理としてはウェットブラスト研磨を使用するのが望ましい。ウェットブラスト研磨はマコー株式会社製の「Ｐｈｙｓｉｃａｌ Ｆｉｎｅ Ｅｔｃｈｅｒ：ＦＲ−６６３、Ｗｅｔ Ｂｌａｓｔｉｎｇ Ｓｙｓｔｅｍ」が好適に使用され、その標準的な使用条件はプリント基板に対して垂直方向に吹き付けられる水平式装置であり、処理速度：０．３〜２．７Ｍ／分、エアー消費量：８．０〜１２．０ｍ３／分、エアー圧力０．１〜０．３ＭＰａ、研磨剤：♯８００〜２０００を標準条件とするのが好ましい。また、水と研磨剤（スラリー液）と圧縮空気を混合し、ブラストガンと呼ばれる噴射口から被加工物に投射する方法が望ましい。この理由は、基板の微小なゆがみを考慮することなく、ウェットブラスト処理したプリント基板の表面粗化状態は粗さの凹凸の平均間隔値（Ｓｍ）＝２３．６μｍであり、ＥＤレジストを塗布する前の状態としては微細なアンカー効果を有する表面状態であり、また基板全体が均一性を有して粗化されているからである。
【００２８】
工程▲４▼：電着塗装レジスト
本発明における電着塗装レジスト工程には、例えば日本ペイント株式会社製の「Ｐｈｏｔｏ ＥＤ Ｓｙｓｔｅｍ Ｐ−１０００」が好適に使用され、その標準的な使用方法はバッチ式の電着塗装法で、ポジ型のレジスト形成システムである。
【００２９】
【実施例】
以下実施例を挙げて本発明を更に説明する。
【００３０】
実施例１
（１）．プリント配線基板に回路形成部となる銅箔もしくは銅めっき品を材料として用意した。
（２）．前記（１）のプリント配線基板をウェットブラストで表面処理し、銅の表面を均一にかつ細かく粗化した。この粗化状態が銅の表面に塗布されるフォトレジストの密着性を向上させるために有効であり、また面内のばらつきが少ない方が回路形成上での品質の安定化に寄与する。この際、（１）工程の銅めっきにめっきの塊がある場合、必要に応じてウェットブラスト処理前にバフ＋ウェットブラスト処理を行なった。
（３）．前記（２）の粗化処理後に水洗浄を行ない、次いで基板にフォトレジストをＥＤ法により塗布した。
（４）．ＥＤレジスト塗布後に水洗、乾燥、露光、現像、エッチング、剥離、回路検査の順で回路形成工程を行ない、エッチング終了後の状態を図１（ｄ）に示した。本発明による回路形成前処理は銅の表面を均一にかつ細かく粗化しているため、従来の回路形成前処理と比較してフォトレジストの密着性は良好である。その結果、図１（ｄ）に示すように銅めっきに密着したフォトレジストはエッチング終了後にも剥がれを生じることなく銅に密着し、回路形成後の回路部分の形状は安定した台形構造を示している。この形状は従来の微細な回路形成前処理では得られにくい構造であり、本発明では回路形成前処理として銅の表面をウェットブラスト処理により均一にかつ細かく粗化したことがフォトレジストの密着性を向上させることとなり、微細なエッチング加工に対しても十分に安定した回路形成が行なえることを示す結果となった。
【００３１】
比較例１
（１）．プリント配線基板に回路形成部となる銅箔もしくは銅めっき品を材料として用意した。
（２）．前記（１）のプリント配線基板にバフ＋スクラブ処理を順に行ない、銅の表面を粗化した。
（３）．前記（２）のバフ＋スクラブ研磨を行ない、続いて水洗浄を行なった。
（４）．前記（３）水洗による基板洗浄後にＥＤ法でＥＤレジストを電着により塗布した。
（５）．ＥＤレジスト塗布後に水洗、乾燥、露光、現像、エッチング、剥離、回路検査の順で回路形成工程を行ない、エッチング終了後の状態を図２（ｄ）に示した。
従来方法による回路形成前処理は銅の表面が細かく粗化されていないために、ＥＤフォトレジストの密着性は良好ではない。そのため、フォトレジストと銅との界面よりエッチング液が進行し、回路部分の主にトップ部が細くなる傾向がある。また、エッチング液が回路のサイド部分に当たりやすくなり、微細な回路形成では回路部分の断線による不具合を生じさせることが度々生じていた。
【００３２】
試験例１
実施例１における表面粗化状態と比較例１における表面粗化状態を比較するために、回路形成前の表面粗さ状態を株式会社東京精密社製、表面粗さ形状測定器「サーフコム１４００Ａ−３ＤＦ−１２」を使用して接触式によるスキッドレス測定方法にて比較評価を行なった。パラメータ算出規格はＪＩＳ−９４規格にて行ない、測定速度は０．３ｍｍ／秒で各表面処理の状態を測定範囲３ｍｍとし評価した。また、表面処理ごとの粗化状態に注目し、測定結果はＪＩＳ規格の表記方法に基づき、最大高さ（Ｒｙ）、十点平均粗さ（Ｒｚ）、凹凸の平均間隔（Ｓｍ）の値を測定し、実施例１と比較例１の粗化状態を比較した。その結果を下記表２にまとめた。
【００３３】
特に、本発明方法（実施例１）においては表面処理状態として、凹凸の平均間隔を示すＳｍ値に注目している。Ｓｍ値の意味するところは、表面粗さ形状を測定した抽出曲線からその平均線の方向に基準長さ（Ｌ）だけ抜き取り、この抜き取り部分において一つの山（凹凸の凸部分）及びそれに隣り合う一つの谷（凹凸の凹部分）に対応する平均線の長さの和（凹凸の間隔）を求めたときの、この多数の凹凸の間隔による算術平均値である。
【００３４】
すなわち、最初に平均線を横切って山から谷へ向かう点から、次の山から谷へ向かうまでの横断点の間隔又は谷から山へ向かう横断点間の間隔を（Ｓｍｉ）とし、間隔の総数を（Ｎ）とした時、式１によって得られる値である。
【００３５】
【式１】
【００３６】
また、表面粗さ状態を示す凹凸の平均間隔（Ｓｍ）値は、従来は工業的なバルブやコック及びシリンダの気密度が要求される工作物に良く使用されてきたが、本発明においては回路形成部の銅とフォトレジストとの密着性を考える際にも応用できると考え、当該凹凸の平均間隔値に着目している。
【００３７】
表２に示した測定結果から、実施例１における粗化状態は比較例１における粗化状態と比較して、粗さ高さが１．７倍高くなり、平均粗さが２．１倍粗くなり、粗さ間隔が４．７倍狭くなる結果を得た。この数値は、本発明方法は従来方法より粗化状態の粗さの凹凸がより高く、凹凸の間隔がより狭ピッチ状態になっていることを示している。特に、本発明方法では粗さ間隔を示す凹凸の平均間隔（Ｓｍ）値が従来方法より４．７倍狭くなっており、これがフォトレジストと銅との濡れ性と密着性を良好にさせていると考えられる。
【００３８】
【表２】
【００３９】
試験例２
本発明方法による回路形成前のプリント配線基板の表面粗化状態と従来方法による表面粗化状態とを比較するために、「ＪＩＳ５４００−８．５．２碁盤目テープ法」に準ずる試験方法にてフォトレジストと銅との密着力試験について検討を行なった。試験方法は、始めに回路形成前の銅箔付き両面基板を用意し、その銅上をそれぞれ実施例１と比較例１と同様にして表面粗化処理を施した。次いで当該両面基板にネガ型ドライフィルムフォトレジスト（旭化成製：品番ＡＱ２５５９、厚み２５μｍ材）を熱圧着した。更に、当該両面基板をＵＶ露光機により８０ｍＪ／ｃｍ２のエネルギーで光照射し、ドライフィルムフォトレジストを光硬化させた。その後、前記ＪＩＳ規格の試験方法に基づきカッターナイフを使用し、ドライフィルムフォトレジスト上に１ｍｍ×１ｍｍの正方形の小片を１０×１０の配列で１００片作成した。次いでＪＩＳ規格に準ずるセロハンテープを１００片の上に貼り付け、９０度の角度にて引き剥がし試験を行ない、本発明方法と従来方法との両方のサンプルでセロハンテープにて引き剥がされた１ｍｍ×１ｍｍの小片数を記録した。この試験方法はドライフィルムフォトレジストの露光後の銅上への密着性を比較する試験方法であり、セロハンテープにて剥された小片数が少ない方がより高い力で密着していることを意味する試験方法である。その試験結果を下記表３にまとめた。
【００４０】
【表３】
【００４１】
前記密着力試験を同一条件の下で３回検討した。その結果、本発明方法による表面粗化処理を施した場合は３回の試験でいずれも引き剥がれた小片数は０であり、一方の従来方法の場合は引き剥がれた小片数が２０〜２２片であった。したがって、本発明方法の表面粗化処理はフォトレジストと銅との密着力を向上させることが試験結果より確認された。尚、当該密着力試験をＥＤフォトレジストにて同様に検討を行なったが、ＥＤフォトレジストはドライフィルムフォトレジストほど材料特性として剛性が無く、試験的に困難であった。それ故、本発明方法による密着力確認の試験はドライフィルムフォトレジストを使用して検討を行なっている。
【００４２】
試験例３
より強い力にてＥＤフォトレジストが銅上に密着した場合、ＥＤフォトレジストと銅との界面にはエッチング液が侵入しにくく、サイドエッチングの影響も受けにくいと考えられる。その結果、同一のエッチング条件では本発明方法にて作製された回路は目的通りの回路幅で出来上がり、一方の従来方法の場合は回路幅が細くなると考えられる。そのエッチング後の回路幅を比較する検討を行なった。
【００４３】
試験は始めに試験材料として１８μｍ銅箔付き両面基板を使用し、微細な回路としてＬ（回路幅）／Ｓ（回路間スペース）＝５０μｍ／５０μｍの試験パターンを用意した。その材料を使用し、それぞれ実施例１と比較例１と同様の表面処理方法にて、ＥＤフォトレジストを使用し表１の工程順序で回路形成を行なった。その後、回路幅のトップ部及びボトム部測長を回路形成ラインの流し方向（Ｘ方向）と垂直方向（Ｙ方向）で行ない、回路形成終了後の回路幅の比較を行なった。その試験結果を下記表４にまとめた。
【００４４】
回路形成終了後のトップ部、ボトム部は図３に示した回路形成終了後の回路断面において示してあり、特にエッチファクタは図３における、回路部の厚み１０と回路のボトム部とトップ部の差１１により算出した。
因に、エッチファクタとは、回路形成部の銅厚みを考慮に入れた回路トップ部の細りの状態を数値化したパラメータであり、算出方法は以下のように行なわれる。始めに、回路のボトム部９と回路のトップ部８の値より、回路片側のボトム部９とトップ部８の差１１を算出する。次に回路部の厚み１０を回路片側のボトム部９とトップ部８の差１１で割ることによってエッチファクタを求めることができる。
【００４５】
例えば、表４内（Ａ）本発明方法（Ｘ方向）の回路形成部の測長値を使用してエッチファクタを算出した場合、図３における回路のボトム部９＝４９．５μｍ、回路のトップ部８＝４４．２μｍより、回路片側のボトム部９とトップ部８の差１１＝２．６５μｍを得て、銅厚み１０＝１８μｍであることから、１８／２．６５≒６．８となり、エッチファクタ＝６．８と算出される。このエッチファクタは上記算出方法より、回路形成部の銅厚みが一定の場合に回路のトップ部が細くなることで数値が小さくなる。従って、エッチファクタの数値が高いほど回路トップ部の細りが抑制できていることを示し、特に微細な回路形成においては良好な回路形成状態であることを意味する。
【００４６】
【表４】
【００４７】
回路形成終了後の回路幅の測長結果より、本発明方法による回路形成方法では、Ｘ方向及びＹ方向共にボトム部が約５０μｍに対してトップ部が約４４μｍとなり、従来方法による回路形成方法では、Ｘ方向及びＹ方向共にボトム部が約５０μｍに対してトップ部が約４０μｍとなった。この結果より本発明方法による表面粗化処理を回路形成前に施した場合は、従来方法よりもサイドエッチングを抑制することが可能になり、回路幅の主にトップ部が細る不具合が解消されることが確認された。
【００４８】
また、表４内エッチファクタの結果より、本発明方法はＸ方向、Ｙ方向共にエッチファクタは約６．８であり高い値を示した。一方、従来方法はＸ方向、Ｙ方向共にエッチファクタは約３．９であり、本発明方法よりトップ部が細い台形の構造をした回路が出来上がることが確認された。この結果より、本発明方法は従来方法より理想的な微細な回路形成を行なうことの可能な方法であることが結果として得られた。
【００４９】
【発明の効果】
本発明方法は高圧噴射型粗化装置による処理を行なっているので、フォトレジストの銅上への濡れ性と密着性を向上させることが可能となる。その結果、本発明方法によればサイドエッチングを抑制することが可能となり、回路細りや更には回路の断線を発生させることなく、微細な回路形成を行なうことができる。
【図面の簡単な説明】
【図１】本発明方法による回路形成工程を示す概略断面説明図。
【図２】従来方法による回路形成工程を示す概略断面説明図。
【図３】回路形成終了後のトップ部、ボトム部、エッチファクタを説明する概略断面図である。
【符号の説明】
１ａ：高圧噴射型表面粗化装置（ウェットブラスト）による粗化面
１ｂ：従来方法（バフ＋スクラブ）による粗化面
２：銅箔もしくは銅めっき
３：絶縁層部
４：露光用マスク
５：フォトレジスト
６：サイドエッチング不具合
７：フォトレジストと銅との界面
８：回路のトップ部
９：回路のボトム部
１０：回路部の厚み
１１：回路のボトム部とトップ部の差[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to circuit formation on a printed circuit board, and more particularly to a proposal for a method for forming a fine circuit, which suppresses a problem of side etching of an end face of a circuit portion when a fine circuit is formed.
[0002]
[Prior art]
As information communication terminals typified by mobile phones have dramatically expanded their use population and applications, technical requirements for printed wiring boards used inside the information communication terminals have been further increased. Among them, there is an increasing demand for a small and lightweight printed wiring board, which is obtained by increasing the density of wiring on the printed wiring board, and accordingly, there is an increasing demand for a high-density circuit (pattern) portion. .
[0003]
Higher density of the printed wiring board can be realized by improving the technology of thinning the circuit portion. For example, a circuit forming method in the subtractive method is to coat a resist for forming a circuit on a copper foil of a printed wiring board, perform exposure and development by using a photomask, and then create a circuit by etching the copper foil. Is the way. As typical methods in this subtractive method, a dry film resist method and an ED (electrodeposition coating) method are well-known, and the former is capable of forming a circuit with a circuit width of about 100 μm, and the latter is a finer method. As a simple circuit, it is possible to form a circuit having a circuit width of about 50 μm.
[0004]
In recent years, the ED method has been widely used in view of a demand for thinning of a circuit portion. However, when a fine circuit is formed, a problem in circuit formation is more likely to occur as a circuit and a circuit are narrowed. . As the causes of the problems that occur when forming a fine circuit, there are many problems such as side etching defects at the end face of the circuit portion and disconnection of the circuit portion caused by the side etching.
[0005]
With reference to FIG. 2, a description will be given of a side etching defect at an end face of a circuit portion which occurs when a fine circuit is formed. FIG. 2 is a schematic cross-sectional explanatory view showing a circuit forming step in a conventional standard subtractive method. In FIGS. 2 (a) to 2 (c), the copper foil 2 for forming the circuit is roughened by buffing or scrubbing. After the surface 1b is formed, a step of applying a photoresist 5 and performing exposure and development of the photoresist using the exposure mask 4 is shown. A side etching defect occurs in the etching step of FIG. 2D after the exposure and the development. In forming the circuit in FIG. 2D, the etchant penetrates into the interface 7 between the photoresist and the copper, and the circuit forming portion is narrower than the intended width by excessively etching the end face of the circuit portion. It often happens. This phenomenon is referred to as a defect 6 due to side etching. Further, when the etching proceeds excessively in the circuit forming portion, the circuit is formed thinner than the target circuit width as shown in the figure. This has been considered to be a major problem because a circuit forming portion causes disconnection and a defective product that does not exhibit a function as a printed wiring board is generated.
[0006]
In particular, in the case of circuit formation by the conventional ED method, physical polishing such as buffing or scrubbing or chemical polishing such as soft etching with a chemical solution has been used as a pretreatment. In the case of using, due to problems such as minute distortion of the printed wiring board, the roughened state in the printed wiring board partially loses uniformity due to buff follow-up and uneven contact of the chemical solution locally Therefore, the roughened state varies between the printed wiring boards. Further, there is a problem that a portion which is extremely strongly polished, such as a polishing line of the buff, occurs. In the conventional method, these problems occur in the pretreatment of circuit formation, and at present, the photoresist is in close contact with the printed wiring board in a state where the adhesion and wettability of the photoresist are weak and non-uniform.
[0007]
On the other hand, in the past, correction of the circuit width on a mask has been performed in order to suppress the narrowing of the circuit width due to the side etching and the disconnection due to the excessive etching of the circuit portion. In the method, for example, when forming a circuit width of 50 μm after forming a circuit, an exposure mask having a circuit width of about 60 μm is used in consideration of the narrowing of the circuit width due to the etching process. That is, by designing the circuit width to be +10 μm thicker in advance on the exposure mask and setting it to 60 μm, it is possible to cope with the circuit width being reduced by 10 μm in the etching process, and as a result, the circuit width after forming the circuit is 50 μm. .
[0008]
However, this method of designing an exposure mask to be thick is effective when the space between circuits is relatively large, but in the case of a background in which the circuit portion requires higher density, this conventional method is used. The circuit forming method is limited in terms of the construction method. Further, this circuit forming method is a circuit forming method taking into account side etching defects at the end face of the circuit portion, and is not a methodology for suppressing fundamental side etching defects. Therefore, when a finer circuit is formed on a printed wiring board, an effective method is required in addition to the correction of the circuit width on the exposure mask.
[0009]
In order to form such a fine circuit on a printed wiring board, in recent years, there have been disclosed some means for suppressing side etching defects and means for improving the adhesion of a photoresist for circuit formation. For example, Japanese Patent Application Laid-Open No. 2002-94217 discloses a method of forming a good conductor pattern with good yield by forming an organic resist film having a strength enough to withstand spraying of an etching solution for forming a circuit. In Japanese Patent Application Laid-Open No. 11-68291, a means for improving the adhesion between a metal foil and an insulating resin layer is studied, and as a result, a highly reliable printed wiring board having a fine metal foil width and a small metal foil gap. Is shown.
[0010]
However, these methodologies are not a means of creating fine surface irregularities on a printed wiring board, but rather an invention of a photoresist for forming a circuit and an invention of a metal part for forming a circuit. The place where a specific material or material is used to establish is characteristic. Therefore, an effective means by a method of roughening a copper portion of a printed wiring board for the purpose of suppressing side etching defects when forming a fine circuit is in an opaque state.
[0011]
[Problems to be solved by the invention]
The present invention has been made in view of the above background, and an object of the present invention is to provide a method of forming a fine circuit that suppresses a problem of side etching and does not cause a problem due to insulation failure or conduction failure between circuits. .
[0012]
[Means for Solving the Problems]
The present inventor has repeatedly studied to achieve the above object. As a result, as a pretreatment method for forming a particularly fine circuit of a printed wiring board, if a copper plating or a copper foil surface of the printed wiring board is roughened uniformly and finely using a high-pressure injection type roughening device. When the photoresist is brought into close contact with the printed wiring board, the wettability and adhesion to the copper plating of the photoresist are improved, and the peeling of the photoresist, particularly at the end face portion, and side etching defects during circuit formation can be suppressed, The inventors have found that it is possible to prevent the occurrence of problems due to poor insulation or poor conduction between circuits when forming fine circuits, and have completed the invention.
[0013]
That is, when the present invention is applied to a printed circuit board with a photoresist for circuit formation, the wettability of the substrate surface is improved, and in order to improve the adhesion between the photoresist and copper, a high-pressure injection type is used in advance. The above object has been achieved by a method for forming a fine circuit, characterized by uniformly and finely roughening the copper plating or copper foil surface of a printed wiring board using a roughening device.
[0014]
In the present invention, the surface roughness after roughening as a pretreatment when forming a fine circuit on a printed wiring board is in accordance with JIS B0601-1994, which is lower than the circuit width of the target fine circuit. The surface roughness state of the average interval (Sm) value of the irregularities, and especially the surface roughness state of the average interval (Sm) value of the irregularities of 1/2 or less of the target fine circuit width, is the roughened state. Improves the airtightness between the photoresist and copper when applying the photoresist for circuit formation to the circuit formation area of the circuit, and suppresses the etching solution from entering the interface between the photoresist and copper during circuit formation. This is particularly desirable in suppressing side etching defects on the end face of the circuit portion.
[0015]
In particular, wet blast is suitably used as the high-pressure injection type roughening device.
[0016]
Further, as a method of coating the photoresist, it is advantageous to use an ED (electrodeposition coating) method.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to FIG. FIG. 1 is a schematic cross-sectional explanatory view showing a circuit forming step according to the method of the present invention. First, as shown in FIG. 1 (a), a high-pressure injection type roughening device (wet blast) is used to form a printed wiring board before circuit formation. Is uniformly and finely roughened to obtain a roughened surface 1a. Next, as shown in FIG. 1B, a photoresist 5 is applied to the roughened surface 1a by ED (electrodeposition method). The photoresist 5 is applied with good wettability and strong adhesion to the copper foil 2 by the roughened surface 1a. Next, as shown in FIGS. 1B to 1C, exposure and development of the photoresist are performed using the exposure mask 4. Next, an etching process is performed. Since the photoresist 5 is coated on the copper foil 2 with sufficient adhesion, the etching solution is suppressed from entering the interface 7 between the photoresist and the copper, and Side etching is suppressed. As a result, the circuit after the etching step is in a state as shown in FIG. 1D, and there is no problem because the space between the circuits is sufficient.
[0018]
The outline of the circuit forming method of the present invention is shown in Table 1 below in comparison with the conventional method.
[0019]
[Table 1]
[0020]
In the method of the present invention, a circuit is formed in the order of steps (1) to (7) in Table 1, and then the ED resist is stripped and the circuit is inspected to complete the steps.
Further, as described above, FIG. 1 (d) shows a finished product according to the method of the present invention, and FIG. 2 (d) shows a state of failure according to the conventional method.
[0021]
The meaning of using (1) buff polishing in the method of the present invention in Table 1 will be described. When high pressure injection type surface roughening treatment is used as a surface treatment method after copper plating on printed circuit boards, abnormal deposition of plating after plating is completed due to problems such as slight changes in current density during the plating process ( (A plating lump of about 50 to 200 μm) may be formed on the surface of the printed circuit board. In such cases, depending on the size of the plating mass, if buffing is introduced before the high-pressure injection-type surface roughening treatment, the plating mass is removed by buffing and the thickness uniformity of the copper plating surface is improved. I do. As a result, the effect as the high-pressure injection type surface roughening treatment is further enhanced.
[0022]
Next, the steps (2) and (4) in the method of the present invention in Table 1 will be further described.
[0023]
Step (2): High pressure injection type surface roughening treatment
In the conventional method, the buff + scrub polishing is mainly used for the pretreatment of the ED resist coating. However, when buff + scrub polishing is performed as a pretreatment for forming a fine circuit, two problems have been shown when roughly classified.
[0024]
One is a surface roughness state after buffing + scrub polishing. A detailed comparison of the surface roughness between the method of the present invention and the conventional method is performed in Test Example 1 to be described later. The Sm value indicating the average interval between the irregularities of the surface roughness after the standard buff and scrub polishing of the conventional method is performed. Is 110.2 μm. Thus, according to the conventional circuit forming pretreatment method, when a fine circuit is formed, for example, L (circuit width) / S (inter-circuit space) = 50 μm / 50 μm, the copper portion where the circuit is formed is spaced more than the circuit width. The surface was roughened only to a wide state, and as a result, the ED resist was hardly wet on the copper after the buff + scrub polishing, and the adhesion of the applied ED resist showed a low value. Therefore, when a fine circuit is formed, an etching solution easily penetrates into the interface between the ED resist and the copper, and often causes a phenomenon of circuit thinning as shown in FIG. 2 after completion of the circuit formation.
[0025]
On the other hand, as another problem, in the case of buff + scrub polishing of the conventional circuit formation pretreatment method, since the buff roll rotates and follows the surface of the printed circuit board and polishes while following, the fine distortion of the printed circuit board causes The point is that the polishing state becomes locally non-uniform. This is frequently confirmed in a chemical polishing method using chemicals other than the above-mentioned buff + scrub polishing, and the uneven polishing state causes a variation in quality in a subsequent ED resist coating step and a circuit forming step. As a result, there is a case where a problem arises when producing a high quality printed circuit board. From such a background, as a pretreatment for forming a fine circuit, a polishing method of a type that does not cause a small distortion of a printed circuit board is desirable. We focused on the method of conversion. In addition, by using the roughening device, the shape after the surface treatment is uniform in the substrate, and there are fine irregularities, which is desirable when producing a printed wiring board having a fine circuit with good quality. Thought.
[0026]
The feature of the high-pressure injection type surface roughening treatment is a method of sufficiently mixing an abrasive, water, and air and spraying the printed circuit board from an ejection port called a plast gun with air pressure like a shower. At this time, the abrasive is hit against the copper surface of the printed circuit board, and as a result, the copper surface can be uniformly and finely roughened. In addition, the printed circuit board is transported by a conveyor, and the abrasive of the high-pressure injection type surface roughening process is applied vertically to the printed circuit board, so that the abrasive can sufficiently hit the substrate without observing minute distortion of the substrate. 1A, the circuit forming portion is roughened.
[0027]
It is desirable to use wet blast polishing as the high pressure injection type surface roughening treatment in the method of the present invention. For the wet blast polishing, "Physical Fine Etcher: FR-663, Wet Blasting System" manufactured by McCorp Co., Ltd. is preferably used, and the standard use condition is a horizontal device that is sprayed in a vertical direction on a printed circuit board. , Processing speed: 0.3 to 2.7 M / min, air consumption: 8.0 to 12.0 m 3 / Min, air pressure of 0.1 to 0.3 MPa, abrasive: $ 800 to 2,000 as standard conditions. Further, a method of mixing water, an abrasive (slurry liquid) and compressed air, and projecting the mixture onto a workpiece from an injection port called a blast gun is desirable. The reason for this is that, without taking into account minute distortion of the substrate, the average surface roughness (Sm) of the roughness of the printed substrate subjected to the wet blasting process is 23.6 μm, and the ED resist is applied. This is because the previous state is a surface state having a fine anchor effect, and the entire substrate is roughened with uniformity.
[0028]
Process (4): Electrodeposition resist
In the electrodeposition coating resist step in the present invention, for example, “Photo ED System P-1000” manufactured by Nippon Paint Co., Ltd. is suitably used, and the standard usage is a batch type electrodeposition coating method, Is a resist forming system.
[0029]
【Example】
Hereinafter, the present invention will be further described with reference to examples.
[0030]
Example 1
(1). A copper foil or a copper plated product to be a circuit forming portion was prepared as a material on a printed wiring board.
(2). The printed wiring board of the above (1) was subjected to a surface treatment by wet blasting to uniformly and finely roughen the copper surface. This roughened state is effective for improving the adhesiveness of the photoresist applied to the copper surface, and the less in-plane variation contributes to the stabilization of quality in circuit formation. At this time, if there was a lump of plating in the copper plating in the step (1), buff + wet blasting was performed before the wet blasting as needed.
(3). After the roughening treatment (2), water washing was performed, and then a photoresist was applied to the substrate by an ED method.
(4). After the application of the ED resist, a circuit forming process was performed in the order of washing, drying, exposure, development, etching, peeling, and circuit inspection, and the state after the completion of the etching is shown in FIG. The circuit pre-treatment according to the present invention uniformly and finely roughens the surface of copper, so that the adhesiveness of the photoresist is better than that of the conventional circuit pre-treatment. As a result, as shown in FIG. 1D, the photoresist adhered to the copper plating adhered to the copper without peeling even after the etching was completed, and the shape of the circuit portion after the circuit formation showed a stable trapezoidal structure. I have. This shape is a structure that is difficult to obtain with the conventional fine circuit formation pretreatment.In the present invention, the copper surface is uniformly and finely roughened by wet blasting as a circuit formation pretreatment to improve the adhesion of the photoresist. As a result, the results show that a sufficiently stable circuit can be formed even with a fine etching process.
[0031]
Comparative Example 1
(1). A copper foil or a copper plated product to be a circuit forming portion was prepared as a material on a printed wiring board.
(2). The printed wiring board of (1) was subjected to a buff + scrub process in order to roughen the copper surface.
(3). The buff + scrub polishing of the above (2) was performed, followed by water washing.
(4). After washing the substrate by the above (3) washing with water, an ED resist was applied by electrodeposition by the ED method.
(5). After application of the ED resist, a circuit forming process was performed in the order of washing, drying, exposure, development, etching, peeling, and circuit inspection, and the state after the completion of the etching is shown in FIG.
In the circuit pre-treatment by the conventional method, the adhesion of the ED photoresist is not good because the copper surface is not finely roughened. For this reason, the etchant advances from the interface between the photoresist and the copper, and the top portion of the circuit portion mainly tends to be thin. Further, the etching liquid easily hits the side portions of the circuit, and in the case of forming a fine circuit, a problem often occurs due to disconnection of the circuit portion.
[0032]
Test example 1
In order to compare the surface roughened state in Example 1 with the surface roughened state in Comparative Example 1, the surface roughness before circuit formation was measured using a surface roughness shape measuring device “Surfcom 1400A-3DF” manufactured by Tokyo Seimitsu Co., Ltd. Comparative evaluation was performed by a contactless skidless measurement method using "-12". The parameters were calculated in accordance with JIS-94 standards, the measurement speed was 0.3 mm / sec, and the state of each surface treatment was evaluated in a measurement range of 3 mm. Also, focusing on the roughening state for each surface treatment, the measurement results are based on the notation method of the JIS standard, and the values of the maximum height (Ry), the ten-point average roughness (Rz), and the average interval of unevenness (Sm) are calculated. Measurements were made, and the roughened states of Example 1 and Comparative Example 1 were compared. The results are summarized in Table 2 below.
[0033]
In particular, in the method of the present invention (Example 1), attention is paid to an Sm value indicating an average interval of unevenness as a surface treatment state. The meaning of the Sm value is to extract a reference length (L) in the direction of the average line from the extraction curve obtained by measuring the surface roughness shape, and in this extraction portion, one peak (convex portion of unevenness) and its adjacent portion This is an arithmetic average value obtained by calculating the sum of the lengths of the average lines (intervals of the irregularities) corresponding to one valley (the concave and convex portions).
[0034]
That is, the interval between the crossing points from the point going from the mountain to the valley first across the average line to the next mountain to the valley or the space between the crossing points from the valley to the mountain is (Smi), and the total number of intervals is Is a value obtained by Expression 1 when is represented by (N).
[0035]
(Equation 1)
[0036]
The average spacing (Sm) value of the unevenness indicating the surface roughness state has conventionally been often used for industrial valves, cocks and cylinders requiring air tightness, but in the present invention, the circuit is used in the present invention. The present invention is considered to be applicable to the consideration of the adhesion between copper and a photoresist in a formation portion, and focuses on the average interval value of the irregularities.
[0037]
From the measurement results shown in Table 2, the roughened state in Example 1 was 1.7 times higher in roughness and 2.1 times rougher than the roughened state in Comparative Example 1. And the roughness interval was narrowed by 4.7 times. This value indicates that the method of the present invention has higher roughness in the roughened state and a narrower pitch between the unevenness than the conventional method. In particular, in the method of the present invention, the average interval (Sm) value of the unevenness indicating the roughness interval is 4.7 times narrower than that of the conventional method, which improves the wettability and adhesion between the photoresist and the copper. it is conceivable that.
[0038]
[Table 2]
[0039]
Test example 2
In order to compare the surface roughened state of the printed wiring board before circuit formation according to the method of the present invention with the surface roughened state according to the conventional method, a test method according to “JIS5400-8.5. The adhesion test between the photoresist and copper was examined. In the test method, first, a double-sided board with a copper foil before forming a circuit was prepared, and the copper was subjected to a surface roughening treatment in the same manner as in Example 1 and Comparative Example 1, respectively. Next, a negative type dry film photoresist (manufactured by Asahi Kasei: product number AQ2559, material having a thickness of 25 μm) was thermocompression-bonded to the double-sided substrate. Further, the double-sided substrate was subjected to 80 mJ / cm 2 The dry film photoresist was photo-cured by irradiating with light of the following energy. After that, 100 pieces of 1 mm × 1 mm square pieces were formed on the dry film photoresist in a 10 × 10 arrangement using a cutter knife based on the JIS standard test method. Next, a cellophane tape conforming to the JIS standard was adhered on 100 pieces, a peeling test was performed at an angle of 90 °, and 1 mm × peeled off with the cellophane tape in both the method of the present invention and the conventional method. The number of 1 mm pieces was recorded. This test method is a test method for comparing the adhesion of dry film photoresist to copper after exposure, and the smaller the number of small pieces peeled off with cellophane tape, the higher the force of adhesion. This is a test method. The test results are summarized in Table 3 below.
[0040]
[Table 3]
[0041]
The adhesion test was examined three times under the same conditions. As a result, when the surface roughening treatment was performed by the method of the present invention, the number of small pieces peeled off in all three tests was 0, and in the case of the conventional method, the number of small pieces peeled was 20 to 22 pieces. Met. Therefore, it was confirmed from the test results that the surface roughening treatment of the method of the present invention improves the adhesion between the photoresist and copper. In addition, the adhesion test was similarly examined using an ED photoresist, but the ED photoresist was not as rigid as a material characteristic of a dry film photoresist, and was difficult to test. Therefore, the test for confirming the adhesion by the method of the present invention is conducted by using a dry film photoresist.
[0042]
Test example 3
When the ED photoresist adheres to the copper with a stronger force, it is considered that the etchant hardly penetrates into the interface between the ED photoresist and the copper and is hardly affected by side etching. As a result, under the same etching conditions, a circuit manufactured by the method of the present invention is completed with a desired circuit width, whereas the circuit width is reduced in the case of the conventional method. A study was made to compare the circuit width after the etching.
[0043]
In the test, a double-sided board with 18 μm copper foil was used as a test material, and a test pattern of L (circuit width) / S (space between circuits) = 50 μm / 50 μm was prepared as a fine circuit. Using these materials, a circuit was formed by the same surface treatment method as in Example 1 and Comparative Example 1 using the ED photoresist in the process sequence shown in Table 1. Thereafter, the top and bottom of the circuit width were measured in the flowing direction (X direction) and the vertical direction (Y direction) of the circuit forming line, and the circuit widths after completion of circuit formation were compared. The test results are summarized in Table 4 below.
[0044]
The top part and the bottom part after the completion of the circuit formation are shown in the cross section of the circuit after the completion of the circuit formation shown in FIG. 3. In particular, the etch factor is the thickness 10 of the circuit part and the bottom part and the top part of the circuit in FIG. Calculated by difference 11.
Incidentally, the etch factor is a parameter obtained by quantifying the state of thinning of the circuit top portion in consideration of the copper thickness of the circuit forming portion, and the calculation method is performed as follows. First, a difference 11 between the bottom part 9 and the top part 8 on one side of the circuit is calculated from the values of the bottom part 9 and the top part 8 of the circuit. Next, the etch factor can be obtained by dividing the thickness 10 of the circuit portion by the difference 11 between the bottom portion 9 and the top portion 8 on one side of the circuit.
[0045]
For example, when the etch factor is calculated using the measured value of the circuit forming portion in the method (X direction) of the present invention in Table 4 (A), the bottom portion 9 of the circuit in FIG. From the portion 8 = 44.2 μm, the difference 11 = 2.65 μm between the bottom portion 9 and the top portion 8 on one side of the circuit is obtained, and the copper thickness 10 = 18 μm, so that 18 / 2.65 ≒ 6.8. The etch factor is calculated to be 6.8. According to the above calculation method, the value of the etch factor becomes smaller because the top portion of the circuit becomes thinner when the copper thickness of the circuit forming portion is constant. Therefore, the higher the value of the etch factor, the more the thinning of the circuit top portion can be suppressed, which means that a fine circuit is formed in a good circuit formation state.
[0046]
[Table 4]
[0047]
From the result of measuring the circuit width after the completion of the circuit formation, in the circuit formation method according to the method of the present invention, the bottom part is about 50 μm and the top part is about 44 μm in both the X and Y directions. In both the X and Y directions, the bottom portion was about 50 μm and the top section was about 40 μm. From this result, when the surface roughening treatment according to the method of the present invention is performed before circuit formation, side etching can be suppressed as compared with the conventional method, and the problem that the top portion of the circuit width is mainly narrowed is eliminated. It was confirmed that.
[0048]
Also, from the results of the etch factors in Table 4, the method of the present invention showed a high value of about 6.8 in both the X and Y directions. On the other hand, in the conventional method, the etch factor was about 3.9 in both the X and Y directions, and it was confirmed that a circuit having a trapezoidal structure with a narrow top portion was completed as compared with the method of the present invention. From these results, it was obtained that the method of the present invention is a method capable of forming an ideal fine circuit than the conventional method.
[0049]
【The invention's effect】
In the method of the present invention, since the treatment is performed by the high-pressure injection type roughening apparatus, it is possible to improve the wettability and adhesion of the photoresist on copper. As a result, according to the method of the present invention, side etching can be suppressed, and a fine circuit can be formed without causing circuit narrowing and further disconnection of the circuit.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional explanatory view showing a circuit forming step according to the method of the present invention.
FIG. 2 is a schematic cross-sectional explanatory view showing a circuit forming step according to a conventional method.
FIG. 3 is a schematic sectional view illustrating a top portion, a bottom portion, and an etch factor after completion of circuit formation.
[Explanation of symbols]
1a: Roughened surface by high pressure injection type surface roughening device (wet blast)
1b: Roughened surface by conventional method (buff + scrub)
2: Copper foil or copper plating
3: Insulation layer
4: Exposure mask
5: Photoresist
6: Side etching defect
7: Interface between photoresist and copper
8: Top part of circuit
9: Circuit bottom
10: Circuit part thickness
11: Difference between bottom and top of circuit
